KR102678808B1

KR102678808B1 - Fracture test apparatus and debris recovery method

Info

Publication number: KR102678808B1
Application number: KR1020190102954A
Authority: KR
Inventors: 사카에 마츠자키; 유타로 노무라
Original assignee: 가부시기가이샤 디스코
Priority date: 2018-09-28
Filing date: 2019-08-22
Publication date: 2024-06-26

Abstract

(과제) 파괴된 칩의 파편을 회수한다.
(해결 수단) 칩의 파괴 시험 장치로서, 칩을 파괴할 수 있는 칩 파괴 유닛과, 그 칩 파괴 유닛의 하방에 배치 형성되고, 칩 파괴 유닛에 의해 파괴된 그 칩의 파편을 유지하는 파편 유지면을 표면에 갖는 파편 회수 유닛을 구비하고, 그 칩 파괴 유닛은, 파괴되는 칩의 파괴 기점이 그 파편 회수 유닛의 그 파편 유지면에 대면하도록 그 칩을 파괴한다. 그 파편 회수 유닛의 그 파편 유지면은, 수평면을 따라도 된다. 또, 그 칩 파괴 유닛은, 연직 방향을 따른 제 1 면을 가진 제 1 칩 지지부와, 그 제 1 면에 대면하는 연직 방향을 따른 제 2 면을 가진 제 2 칩 지지부를 갖고, U 자상으로 만곡된 칩을 협지할 수 있는 칩 협지 유닛과, 그 제 1 칩 지지부와 그 제 2 칩 지지부를 서로 근접하는 방향으로 상대 이동시키는 이동 유닛을 구비해도 된다.(Task) Recover the fragments of the destroyed chip.
(Solution) A chip destruction test device comprising: a chip destruction unit capable of destroying a chip; and a fragment holding surface disposed below the chip destruction unit and holding fragments of the chip destroyed by the chip destruction unit. and a fragment recovery unit having on its surface, wherein the chip destruction unit destroys the chip so that the fracture origin of the chip to be broken faces the fragment holding surface of the fragment recovery unit. The debris holding surface of the debris recovery unit may be along a horizontal plane. Additionally, the chip breaking unit has a first chip support portion having a first surface along the vertical direction, and a second chip support portion having a second surface along the vertical direction facing the first surface, and is curved in a U-shape. A chip clamping unit capable of clamping the chip and a moving unit that relatively moves the first chip support portion and the second chip support portion in a direction to approach each other may be provided.

Description

Fracture test device and fragment recovery method {FRACTURE TEST APPARATUS AND DEBRIS RECOVERY METHOD}

본 발명은, 칩을 파괴하여 그 칩의 성질을 해석할 때에 사용되는 파괴 시험 장치 및 파괴된 칩의 파편을 회수하는 파편 회수 방법에 관한 것이다.The present invention relates to a destructive testing device used to break a chip and analyze the properties of the chip, and a fragment recovery method for recovering fragments of a broken chip.

디바이스가 탑재된 칩은, 반도체 재료 등으로 형성된 웨이퍼를 분할하여 형성된다. 먼저, 웨이퍼의 표면에 서로 교차하는 복수의 분할 예정 라인을 설정하고, 그 분할 예정 라인에 의해 구획되는 영역의 각각에 IC (Integrated Circuit) 나 LSI (Large-Scale Integrated circuit) 등의 디바이스를 형성한다. 그리고, 그 분할 예정 라인을 따라서 그 웨이퍼를 분할하면, 디바이스를 갖는 개개의 칩이 형성된다.A chip on which a device is mounted is formed by dividing a wafer made of a semiconductor material or the like. First, a plurality of division lines are set to intersect each other on the surface of the wafer, and devices such as IC (Integrated Circuit) or LSI (Large-Scale Integrated Circuit) are formed in each of the areas divided by the division lines. . Then, when the wafer is divided along the division line, individual chips containing devices are formed.

최근, 형성된 칩이 탑재되는 전자기기 등의 소형화의 경향이 현저하여, 칩 자체에 대해서도 소형화나 박형화의 요구가 높아지고 있다. 그래서, 박형의 칩을 형성하기 위해, 웨이퍼를 분할하기 전에 웨이퍼의 이면측을 연삭하여 웨이퍼를 박화하는 경우가 있다.In recent years, there has been a significant trend toward miniaturization of electronic devices on which formed chips are mounted, and demands for miniaturization and thinning of the chips themselves are increasing. Therefore, in order to form thin chips, there are cases where the back side of the wafer is ground to thin it before dividing the wafer.

그런데, 형성된 칩에 큰 충격이 가해지면, 그 칩에 크랙이나 균열 등의 손상이 생겨 디바이스의 기능이 상실되는 경우가 있다. 예를 들어, 형성된 칩의 항절 강도가 작은 경우, 그 칩에 손상이 생기기 쉬운 경향이 있다.However, if a large impact is applied to the formed chip, damage such as cracks or fissures may occur in the chip, resulting in loss of function of the device. For example, if the formed chip has a low transverse strength, the chip tends to be easily damaged.

칩의 항절 강도는, 예를 들어, 웨이퍼를 박화할 때에 실시된 연삭에 의해 이면측에 형성된 요철 등의 형상이나, 박화된 웨이퍼의 두께, 웨이퍼를 분할했을 때에 칩의 외주 가장자리에 생기는 결손이나 크랙의 형성 상태 등에 의해 변화한다. 또, 칩의 항절 강도는, 디바이스의 패턴의 형상이나, 디바이스를 구성하는 부재의 재질 등에 의해 변화한다.The breaking strength of a chip is, for example, the shape of the irregularities formed on the back side by grinding performed when thinning the wafer, the thickness of the thinned wafer, and the defects or cracks that occur on the outer edge of the chip when the wafer is split. It changes depending on the state of formation, etc. Additionally, the transverse strength of the chip varies depending on the shape of the device pattern, the material of the members constituting the device, etc.

그래서, 항절 강도가 높은 칩을 제조하기 위해서, 웨이퍼를 여러 가지 가공 조건에 의해 가공하여 칩을 시작 (試作) 하고, 시작된 여러 가지 칩의 항절 강도를 평가한다. 그리고, 평가의 결과에 근거하여, 보다 바람직한 웨이퍼의 가공 조건을 선정한다. 칩의 항절 강도를 평가하는 수법에는, 예를 들어, SEMI (Semiconductor Equipment and Materials International) 규격 G86-0303 으로 규정되는 3 점 굽힘 (3-Point Bending) 법이 있다.Therefore, in order to manufacture chips with high fracture strength, wafers are processed under various processing conditions to produce chips, and the fracture strengths of the various chips are evaluated. Then, based on the results of the evaluation, more preferable wafer processing conditions are selected. A method for evaluating the breaking strength of a chip includes, for example, the 3-Point Bending method specified in SEMI (Semiconductor Equipment and Materials International) standard G86-0303.

3 점 굽힘법에서는, 판상의 측정 대상물의 항절 강도를 측정할 때에, 2 개의 원기둥상의 지지체를 쓰러뜨려 서로 평행하게 나란히 놓고, 그 측정 대상물을 그 지지체의 측면 상에 그 지지체에 대해 고정시키지 않고 탑재한다. 그리고, 원기둥상의 압자를 그 2 개의 지지체 사이의 그 측정 대상물의 상방에, 그 2 개의 지지체에 평행하게 배치한다. 그 후, 그 압자에 의해 그 측정 대상물을 상방으로부터 가압하여 파괴하고, 그 때에 그 측정 대상물에 가해지고 있던 하중을 그 측정 대상물의 항절 강도로서 평가한다 (특허문헌 1 참조).In the three-point bending method, when measuring the bending strength of a plate-shaped measurement object, two cylindrical supports are knocked down and placed parallel to each other, and the measurement object is mounted on the side of the support without fixing it to the support. do. Then, a cylindrical indenter is placed above the measurement object between the two supports and parallel to the two supports. Thereafter, the measurement object is crushed by pressing it from above with the indenter, and the load applied to the measurement object at that time is evaluated as the bending strength of the measurement object (see Patent Document 1).

또한, 칩이 어떻게 파괴되어 가는지, 파괴가 진행되는 과정이나 기구가 분명하면, 항절 강도가 높아 잘 파괴되지 않는 칩을 제조할 수 있는 가공 조건을 도출하는 데 유리하다. 3 점 굽힘법에 의해 칩의 파괴가 진행되는 과정에 대해서는, 지금까지 다수의 해석이 이루어져 있으며, 그 기구도 분명해져 있다.In addition, if it is clear how the chip is destroyed and the process or mechanism by which the destruction progresses, it is advantageous to derive processing conditions that can produce chips with high fracture strength and are less prone to destruction. As to the process of chip destruction by the three-point bending method, many analyzes have been made so far, and the mechanism has become clear.

일본 공개특허공보 2014-222714호Japanese Patent Publication No. 2014-222714

최근, 두께가 30 ㎛ 이하의 매우 얇은 칩이 제조되고 있다. 이 매우 얇은 칩의 항절 강도를 평가하기 위해서 3 점 굽힘법에 의한 측정을 실시하고자 하면, 측정시에 압자로 칩을 가압해도 칩이 휘어질 뿐 칩을 파괴할 수 없다. 그 때문에, 그 칩의 항절 강도를 측정할 수 없다. 그래서, 매우 얇은 칩이라도 파괴할 수 있는 방법의 개발이 요망된다. 특정한 방법에 의해 매우 얇은 칩을 파괴할 수 있으면, 칩의 강도를 평가할 수 있다.Recently, very thin chips with a thickness of 30 μm or less are being manufactured. When measuring the bending strength of this very thin chip by using the three-point bending method, even if the chip is pressed with an indenter during measurement, the chip will only bend and cannot be destroyed. Therefore, the transverse strength of the chip cannot be measured. Therefore, there is a need to develop a method that can destroy even very thin chips. If a very thin chip can be broken by a specific method, the strength of the chip can be evaluated.

그리고, 3 점 굽힘법 이외의 방법에 의해 칩을 파괴하는 경우, 항절 강도가 높아 잘 파괴되지 않는 칩을 제조할 수 있는 가공 조건을 도출하기 위해서, 그 방법에 있어서 칩의 파괴가 진행되는 과정이 해석되는 것이 요망된다. 칩의 파괴가 진행되는 과정이나 기구를 해석하려면, 그 방법에 의해 파괴된 칩의 파편을 회수하여, 각 파편의 크기나 형상을 해석하는 것을 생각할 수 있다. 특히, 각 파편의 분산 상황을 파악할 수 있는 양태로 각 파편을 회수할 수 있으면, 그 칩의 파괴가 진행되는 과정이나 기구를 해석할 때에 유리해진다.In addition, when breaking a chip by a method other than the three-point bending method, in order to derive processing conditions that can produce a chip that has high transverse strength and is not easily broken, the process of breaking the chip in the method is It needs to be interpreted. To analyze the process or mechanism of chip destruction, it is conceivable to recover the fragments of the chip destroyed by that method and analyze the size and shape of each fragment. In particular, if each fragment can be recovered in a way that allows the dispersion state of each fragment to be grasped, it becomes advantageous when analyzing the process and mechanism of chip destruction.

본 발명은 이러한 문제를 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 파괴된 칩의 파편을 회수할 수 있는 파괴 시험 장치 및 파편 회수 방법을 제공하는 것이다. The present invention was made in view of these problems, and its purpose is to provide a destructive testing device and a fragment recovery method capable of recovering fragments of a broken chip.

본 발명의 일 양태에 의하면, 칩을 파괴할 수 있는 칩 파괴 유닛과, 그 칩 파괴 유닛의 하방에 배치 형성되고, 칩 파괴 유닛에 의해 파괴된 그 칩의 파편을 유지하는 파편 유지면을 표면에 갖는 파편 회수 유닛을 구비하고, 그 칩 파괴 유닛은, 파괴되는 칩의 파괴 기점이 그 파편 회수 유닛의 그 파편 유지면에 대면하도록 그 칩을 파괴하는 것을 특징으로 하는 파괴 시험 장치가 제공된다.According to one aspect of the present invention, a chip breaking unit capable of breaking a chip, and a fragment holding surface disposed below the chip breaking unit and retaining the fragments of the chip broken by the chip breaking unit, are provided on the surface. A destructive test device is provided, comprising a fragment recovery unit, wherein the chip destruction unit destroys the chip so that a fracture origin of the chip to be broken faces the fragment holding surface of the fragment recovery unit.

바람직하게는, 그 파편 회수 유닛의 그 파편 유지면은 수평면을 따른다.Preferably, the debris holding surface of the debris recovery unit follows a horizontal plane.

또, 바람직하게는, 그 칩 파괴 유닛은, 연직 방향을 따른 제 1 면을 가진 제 1 칩 지지부와, 그 제 1 면에 대면하는 연직 방향을 따른 제 2 면을 가진 제 2 칩 지지부를 갖고, U 자상으로 만곡된 칩을 협지 (挾持) 할 수 있는 칩 협지 유닛과, 그 제 1 칩 지지부와 그 제 2 칩 지지부를 서로 근접하는 방향으로 상대 이동시키는 이동 유닛을 구비한다.Also, preferably, the chip breaking unit has a first chip support portion having a first side along the vertical direction, and a second chip support portion having a second side along the vertical direction facing the first side, It is provided with a chip holding unit capable of holding a chip curved in a U-shape, and a moving unit that relatively moves the first chip support portion and the second chip support portion in a direction closer to each other.

또한, 바람직하게는, 그 파편 회수 유닛의 그 파편 유지면에는, 복수의 점착 시트가 적층되어 있고, 그 복수의 점착 시트는, 개개로 박리 가능하다.Also, preferably, a plurality of adhesive sheets are laminated on the debris holding surface of the debris recovery unit, and the plurality of adhesive sheets can be individually peeled.

또, 본 발명의 다른 일 양태에 의하면, 칩을 파괴함으로써 생성된 파편을 회수하는 파편 회수 방법으로서, 표면에 파편 유지면을 갖는 파편 회수 유닛을 준비하는 파편 회수 유닛 준비 스텝과, 그 파편 회수 유닛의 상방에서 칩을 파괴하는 파괴 스텝과, 그 파괴 스텝에서 파괴된 칩의 파편이 낙하하여 그 파편 회수 유닛의 파편 유지면에 부착됨으로써 파편을 회수하는 회수 스텝을 구비하는 것을 특징으로 하는 파편 회수 방법이 제공된다.Additionally, according to another aspect of the present invention, there is provided a debris recovery method for recovering debris generated by breaking a chip, comprising: a debris recovery unit preparation step of preparing a debris recovery unit having a debris holding surface on the surface; and the debris recovery unit. A fragment recovery method comprising a destruction step for destroying the chip from above, and a recovery step for recovering the fragments by causing the fragments of the chip destroyed in the destruction step to fall and adhere to the fragment holding surface of the fragment recovery unit. This is provided.

본 발명의 일 양태에 관련된 파괴 시험 장치는, 칩을 파괴하는 칩 파괴 유닛의 하방에 파편 회수 유닛을 구비한다. 그 파편 회수 유닛은, 칩 파괴 유닛에 의해 파괴된 그 칩의 파편을 유지하는 파편 유지면을 표면에 갖는다. 그 파괴 시험 장치를 사용하여 칩을 파괴할 때에는, 먼저 칩 파괴 유닛에 칩을 반입하고, 그 칩 파괴 유닛에 그 칩을 파괴시킨다.A destruction testing device according to one aspect of the present invention includes a fragment recovery unit below the chip destruction unit that destroys the chip. The fragment recovery unit has a fragment retaining surface on its surface that retains fragments of the chip destroyed by the chip destruction unit. When destroying a chip using the destruction test device, the chip is first brought into the chip destruction unit, and then the chip is destroyed by the chip destruction unit.

칩 파괴 유닛에 의해 파괴된 칩으로부터 생긴 파편은 하방으로 낙하하여, 파편 회수 유닛의 파편 유지면 상에 분산되고, 그 파편 회수 유닛에 유지된다. 본 발명의 일 양태에 관련된 파괴 시험 장치 및 파편 회수 방법에 의하면 파괴된 칩의 각 파편을 회수할 수 있기 때문에, 그 후, 각 파편을 관찰함으로써 각 파편의 크기나 형상, 칩이 파괴되기 전의 그 칩에 있어서의 위치 등에 관한 정보를 취득할 수 있다. 이들 정보는, 칩이 파괴되는 과정을 해석하는 데 유용하다.The fragments generated from the chip destroyed by the chip destruction unit fall downward, are dispersed on the fragment holding surface of the fragment recovery unit, and are held in the fragment recovery unit. Since each fragment of a broken chip can be recovered according to the destructive testing device and fragment recovery method according to one aspect of the present invention, each fragment is then observed to determine the size and shape of each fragment and the chip before it is destroyed. Information about the location on the chip, etc. can be obtained. This information is useful in interpreting the chip destruction process.

또, 칩이 파괴되어 하방으로 낙하할 때, 각 파편은 파괴의 과정을 반영하여 분산된다. 본 발명의 일 양태에 관련된 파괴 시험 장치 및 파편 회수 방법에서는, 각 파편의 상대적인 위치 관계가 그 파편 유지면 상에 보존되기 때문에, 그 파편 유지면에 유지된 각 파편의 분산 상황도 해석할 수 있다. 그 때문에, 칩이 파괴되는 과정이나 기구를 보다 상세하게 해석할 수 있다.Additionally, when the chip is destroyed and falls downward, each fragment is dispersed to reflect the destruction process. In the destructive testing device and fragment recovery method according to one aspect of the present invention, the relative positional relationship of each fragment is preserved on the fragment holding surface, so the distribution situation of each fragment held on the fragment holding surface can also be analyzed. . Therefore, the process and mechanism by which the chip is destroyed can be analyzed in more detail.

따라서, 본 발명의 일 양태에 의하면, 파괴된 칩의 파편을 회수할 수 있는 파괴 시험 장치 및 파편 회수 방법이 제공된다.Accordingly, according to one aspect of the present invention, a destructive testing device and a fragment recovery method capable of recovering fragments of a broken chip are provided.

도 1(A) 는, 칩을 모식적으로 나타내는 사시도이고, 도 1(B) 는, U 자상으로 만곡된 칩을 모식적으로 나타내는 사시도이다.
도 2 는, 칩 파괴 시험 장치를 모식적으로 나타내는 사시도이다.
도 3 은, 칩 파괴 시험 장치의 칩 협지 유닛에 협지된 칩을 모식적으로 나타내는 사시도이다.
도 4(A) 는, 이동 유닛을 작동시켜 칩의 만곡 정도를 증대시키는 모습을 모식적으로 나타내는 측면도이고, 도 4(B) 는, 칩의 파괴시의 모습을 모식적으로 나타내는 측면도이다.
도 5(A) 는, 칩의 파편을 회수한 파편 회수 유닛을 모식적으로 나타내는 상면도이고, 도 5(B) 는, 파괴된 칩의 잔존부가 파편 유지면에 첩착 (貼着) 된 파편 회수 유닛을 모식적으로 나타내는 상면도이다.
도 6(A) 는, 파편 회수 유닛과, 칩의 일례를 모식적으로 나타내는 상면도이고, 도 6(B) 는, 파편 회수 유닛과, 칩의 일례를 모식적으로 나타내는 단면도이다.
도 7 은, 파편 회수 방법의 각 스텝의 흐름을 나타내는 플로차트이다.FIG. 1(A) is a perspective view schematically showing a chip, and FIG. 1(B) is a perspective view schematically showing a chip curved in a U-shape.
Fig. 2 is a perspective view schematically showing a chip destruction test device.
Fig. 3 is a perspective view schematically showing a chip held in a chip clamping unit of a chip destruction test device.
FIG. 4(A) is a side view schematically showing how the moving unit is operated to increase the degree of curvature of the chip, and FIG. 4(B) is a side view schematically showing the state when the chip is destroyed.
FIG. 5(A) is a top view schematically showing a debris recovery unit that recovers chip fragments, and FIG. 5(B) is a fragment recovery view in which the remaining portion of a broken chip is adhered to a fragment holding surface. This is a top view schematically showing the unit.
FIG. 6(A) is a top view schematically showing an example of a debris recovery unit and a chip, and FIG. 6(B) is a cross-sectional view schematically showing an example of a debris recovery unit and a chip.
Figure 7 is a flow chart showing the flow of each step of the debris recovery method.

본 실시형태에 관련된 파괴 시험 장치 및 파편 회수 방법에 대해, 도면을 참조하여 설명한다. 먼저, 본 실시형태에 관련된 파괴 시험 장치 및 파편 회수 방법에 있어서 파괴되는 칩에 대해 설명한다. 도 1(A) 는, 칩 (1) 을 모식적으로 나타내는 사시도이다. 칩 (1) 은, 예를 들어, IC 나 LSI 등의 디바이스가 탑재된 칩을 반도체 웨이퍼로부터 제조하는 웨이퍼의 가공 방법의 개발에 있어서 시작되는 칩이다. The destructive testing device and fragment recovery method according to the present embodiment will be described with reference to the drawings. First, the chip destroyed in the destructive testing device and fragment recovery method according to the present embodiment will be described. Fig. 1(A) is a perspective view schematically showing the chip 1. The chip 1 is, for example, a chip that begins in the development of a wafer processing method for manufacturing a chip loaded with devices such as IC or LSI from a semiconductor wafer.

웨이퍼의 표면에 서로 교차하는 복수의 분할 예정 라인을 설정하고, 그 분할 예정 라인에 의해 구획된 각 영역에 디바이스를 형성하고, 그 웨이퍼를 그 분할 예정 라인을 따라서 분할하면, 디바이스가 탑재된 칩을 제작할 수 있다. 그 웨이퍼의 분할은, 예를 들어, 원환상의 절삭 블레이드를 구비한 절삭 장치, 또는, 웨이퍼를 레이저 가공하는 레이저 가공 장치에 있어서 실시된다.By setting a plurality of division lines that intersect each other on the surface of the wafer, forming devices in each area defined by the division lines, and dividing the wafer along the division lines, chips with devices are formed. It can be produced. The division of the wafer is performed, for example, in a cutting device equipped with an annular cutting blade or a laser processing device for laser processing the wafer.

그 레이저 가공 장치는, 예를 들어, 웨이퍼에 대해 흡수성을 갖는 파장의 레이저 빔을 그 분할 예정 라인을 따라서 조사하여, 웨이퍼의 표면에서부터 이면에 이르는 분할 홈을 어브레이션 가공에 의해 형성한다. 또는, 그 레이저 가공 장치는, 예를 들어, 웨이퍼에 대해 투과성을 갖는 파장의 레이저 빔을 그 분할 예정 라인을 따라서 그 웨이퍼의 소정의 높이 위치에 집광하고, 다광자 흡수 과정에 의해 개질층을 형성한다. 그 개질층에서부터 웨이퍼의 표면 및 이면에 도달하는 크랙이 형성되면, 웨이퍼가 그 분할 예정 라인을 따라서 분할된다.The laser processing device, for example, irradiates a laser beam with a wavelength that has absorption properties on the wafer along the division line, and forms a division groove extending from the front surface of the wafer to the back surface through ablation processing. Alternatively, the laser processing device, for example, focuses a laser beam with a wavelength that is transparent to the wafer at a predetermined height position of the wafer along the division line, and forms a modified layer through a multiphoton absorption process. do. When cracks are formed that extend from the modified layer to the front and back surfaces of the wafer, the wafer is divided along the dividing line.

그 웨이퍼는, 예를 들어, Si 나 SiC 등의 반도체 재료에 의해 형성된다. 박형의 칩을 형성하기 위해, 그 웨이퍼를 분할하기 전에, 웨이퍼의 이면측이 연삭되어 웨이퍼가 소정의 두께로 박화된다. 웨이퍼의 연삭은, 예를 들어, 웨이퍼를 이면측에서부터 빠른 속도로 연삭하는 조 (粗) 연삭과, 웨이퍼의 이면을 평탄하게 마감하는 마무리 연삭의 2 개의 단계로 나누어 실시되어도 된다. 웨이퍼는, 예를 들어, 연삭 가공에 의해 30 ㎛ 이하의 두께로 박화된다.The wafer is formed of a semiconductor material such as Si or SiC, for example. To form thin chips, before dividing the wafer, the back side of the wafer is ground to thin the wafer to a predetermined thickness. Grinding of the wafer may be performed, for example, in two stages: rough grinding, in which the wafer is ground from the back side at high speed, and finish grinding, in which the back side of the wafer is finished flat. The wafer is thinned to a thickness of 30 μm or less by, for example, grinding processing.

또한 그 웨이퍼는, 연삭 후에 이면측이 연마되어, 보다 평탄하게 마감되어도 된다. 또, 웨이퍼는, 그 절삭 장치 또는 레이저 가공 장치에 의해, 분할 예정 라인을 따라서 이면에 도달하지 않는 깊이의 가공 홈이 표면에 형성되고, 그 후, 연삭 장치에 의해 이면측이 연삭되어 그 가공 홈의 저부가 제거됨으로써 분할되어도 된다.Additionally, the back side of the wafer may be polished after grinding to achieve a more flat finish. In addition, a processing groove of a depth that does not reach the back surface is formed on the surface of the wafer along the dividing line by the cutting device or laser processing device, and then the back side is ground by a grinding device to form the processing groove. It may be divided by removing the bottom of .

칩의 항절 강도는, 예를 들어, 웨이퍼를 박화할 때에 실시된 연삭 및 연마에 의해 이면측에 형성된 요철 형상이나, 박화된 웨이퍼의 두께 등에 따라서 변화한다. 즉, 웨이퍼의 이면측의 가공 상태에 따라 칩의 항절 강도가 변화한다. 또, 칩의 항절 강도는, 웨이퍼에 형성되는 디바이스의 구조물의 재질, 형상, 및 위치에 따라서 변화하고, 나아가, 웨이퍼를 분할할 때의 가공 조건 등에 따라서 변화한다.The bending strength of the chip varies depending on, for example, the uneven shape formed on the back side by grinding and polishing performed when thinning the wafer, the thickness of the thinned wafer, etc. In other words, the bending strength of the chip changes depending on the processing condition of the back side of the wafer. Additionally, the transverse strength of the chip varies depending on the material, shape, and position of the device structure formed on the wafer, and further changes depending on processing conditions when dividing the wafer.

본 실시형태에 관련된 파괴 시험 장치 및 파편 회수 방법에 의해 파괴되는 칩 (1) 은, 예를 들어, 웨이퍼의 이면을 가공하는 바람직한 가공 조건을 도출하기 위해서 시작되는 칩이다. 예를 들어, 칩 (1) 은, 착안되는 특정한 가공 조건의 변화에 따른 칩의 항절 강도의 변화를 평가하여, 파괴가 진행되는 과정의 변화를 해석하는 데 적합한 양태로 시작된다.The chip 1 destroyed by the destructive testing device and fragment recovery method according to the present embodiment is, for example, a chip that is started to derive desirable processing conditions for processing the back side of a wafer. For example, the chip 1 is started in an aspect suitable for analyzing the change in the fracture process by evaluating the change in the fracture strength of the chip according to the change in the specific processing conditions in mind.

예를 들어, 웨이퍼의 이면측을 가공하는 가공 조건에 착안하여 항절 강도가 비교적 높은 칩을 제작할 수 있는 가공 조건을 얻고자 하는 경우 등에 있어서는, 디바이스가 형성된 칩을 시작할 필요는 없다. 이 경우, 디바이스가 형성되어 있지 않은 칩 (1) 을 시작하여 항절 강도를 평가하면 충분하고, 칩 (1) 은, 표면에 디바이스가 형성되어 있지 않은 웨이퍼를 사용하여 시작된다. 디바이스가 형성되어 있지 않은 웨이퍼를 사용하면 비용을 낮게 억제할 수 있어, 효율적이다.For example, in cases where it is desired to obtain processing conditions that can produce a chip with relatively high fracture strength by focusing on the processing conditions for processing the back side of the wafer, there is no need to start the chip with the device formed. In this case, it is sufficient to evaluate the transverse strength by starting with the chip 1 on which no device is formed, and the chip 1 is started using a wafer with no device formed on the surface. Using wafers without devices on them can keep costs low and is efficient.

본 실시형태에 관련된 파괴 시험 장치 및 파편 회수 방법에서는, 칩 (1) 이 파괴된다. 칩 (1) 은, 예를 들어, 도 1(A) 에 나타내는 바와 같이, 사각형의 판상으로 형성된다. 칩 (1) 은, 여러 가지 가공 조건으로 시작되어 파괴된다. 시작되는 칩 (1) 은, 예를 들어, 가로 8 ㎝, 세로 1 ㎝, 두께 30 ㎛ 로 형성된다.In the destructive testing device and fragment recovery method according to the present embodiment, the chip 1 is destroyed. The chip 1 is formed in a square plate shape, for example, as shown in FIG. 1(A). Chip 1 is destroyed starting with various processing conditions. The starting chip 1 is formed, for example, to be 8 cm wide, 1 cm long, and 30 μm thick.

단, 칩 (1) 은 이것으로 한정되지 않는다. 그 칩 (1) 의 형상은, 사각형의 판상이 아니어도 된다. 또, 칩 (1) 의 표면 (1a) 에는, 디바이스가 형성되어 있지 않아도 된다. 또한, 칩 (1) 은, 반도체 재료로 형성된 웨이퍼로부터 형성되어 있지 않아도 된다. 칩 (1) 은, 예를 들어, 붕규산 유리나 소다 유리 등의 유리 기판으로부터 형성되어도 된다. 본 실시형태에 관련된 파괴 시험 장치 및 파편 회수 방법에 의하면, 예를 들어, 3 점 굽힘법에 있어서 잘 파괴되지 않는 다양한 칩 (1) 을 파괴할 수 있다.However, chip (1) is not limited to this. The shape of the chip 1 does not have to be a rectangular plate shape. Additionally, a device does not need to be formed on the surface 1a of the chip 1. Additionally, the chip 1 does not have to be formed from a wafer formed of a semiconductor material. The chip 1 may be formed from a glass substrate such as borosilicate glass or soda glass, for example. According to the destructive testing device and fragment recovery method according to the present embodiment, various chips 1 that are not easily broken by, for example, the three-point bending method can be broken.

다음으로, 본 실시형태에 관련된 파괴 시험 장치에 대해 설명한다. 도 2 는, 파괴 시험 장치 (2) 를 모식적으로 나타내는 사시도이다. 파괴 시험 장치 (2) 는, 칩 (1) 을 파괴할 수 있는 칩 파괴 유닛 (4) 과, 칩 파괴 유닛 (4) 의 하방에 배치 형성된 파편 회수 유닛 (12) 을 구비한다. 칩 파괴 유닛 (4) 은, 칩 (1) 을 협지할 수 있는 칩 협지 유닛 (6) 을 갖는다.Next, the destructive testing device according to this embodiment will be described. Fig. 2 is a perspective view schematically showing the destructive testing device 2. The destructive testing device 2 includes a chip breaking unit 4 capable of breaking the chip 1, and a fragment recovery unit 12 disposed below the chip breaking unit 4. The chip breaking unit 4 has a chip holding unit 6 capable of holding the chip 1.

칩 협지 유닛 (6) 은, 연직 방향을 따른 제 1 면 (8a) 을 가진 제 1 칩 지지부 (6a) 와, 연직 방향을 따른 제 2 면 (8b) 을 가진 제 2 칩 지지부 (6b) 를 갖는다. 제 1 칩 지지부 (6a) 의 제 1 면 (8a) 과, 제 2 칩 지지부 (6b) 의 제 2 면 (8b) 은 서로 마주 본 평행한 면이다. 제 1 칩 지지부 (6a) 는, U 자상으로 만곡된 칩 (1) 의 일단 (3a) 측을 지지할 수 있고, 제 2 칩 지지부 (6b) 는, 칩 (1) 의 타단 (3b) 측을 지지할 수 있다.The chip clamping unit 6 has a first chip support portion 6a having a first surface 8a along the vertical direction, and a second chip support portion 6b having a second surface 8b along the vertical direction. . The first surface 8a of the first chip support 6a and the second surface 8b of the second chip support 6b are parallel surfaces facing each other. The first chip support portion 6a can support one end 3a of the chip 1 curved in a U-shape, and the second chip support portion 6b can support the other end 3b of the chip 1. I can support it.

제 1 칩 지지부 (6a) 의 제 1 면 (8a) 과 제 2 칩 지지부 (6b) 의 제 2 면 (8b) 에는, 실리콘 수지 등의 탄성 부재나, 칩 (1) 의 정전 흡착 기구 등이 배치 형성되어도 된다. 양 칩 지지부 (6a, 6b) 에 그 탄성 부재나 그 정전 흡착 기구 등이 배치 형성되면, 협지된 칩 (1) 의 미끄러짐이 억제되고, 또한 파괴된 후의 칩 (1) 이 양 칩 지지부 (6a, 6b) 에 의해 계속해서 유지되기 쉬워진다.An elastic member such as silicone resin, an electrostatic attraction mechanism for the chip 1, etc. are disposed on the first surface 8a of the first chip support 6a and the second surface 8b of the second chip support 6b. It may be formed. When the elastic member, the electrostatic adsorption mechanism, etc. are disposed and formed on both chip supports 6a and 6b, slipping of the clamped chip 1 is suppressed, and the broken chip 1 is held in both chip supports 6a and 6b. 6b) makes it easier to maintain.

또, 칩 파괴 유닛 (4) 은, 이동 유닛 (10) 을 갖는다. 이동 유닛 (10) 은, 제 1 칩 지지부 (6a) 와 제 2 칩 지지부 (6b) 의 각각의 기단측 (상단측) 을 지지한다. 그 이동 유닛 (10) 은, 예를 들어, 모터 등의 동력 (도시 생략) 을 구비하여, 칩 협지 유닛 (6) 의 제 1 칩 지지부 (6a) 와 제 2 칩 지지부 (6b) 를 서로 근접하는 방향으로 상대 이동시킬 수 있다.Additionally, the chip breaking unit 4 has a moving unit 10. The moving unit 10 supports the proximal end side (upper end side) of each of the first chip support portion 6a and the second chip support portion 6b. The moving unit 10 is provided with a power such as a motor (not shown), for example, to bring the first chip support portion 6a and the second chip support portion 6b of the chip clamping unit 6 close to each other. It can be moved relative to any direction.

제 1 칩 지지부 (6a) 와 제 2 칩 지지부 (6b) 의 사이에 U 자상으로 만곡된 칩 (1) 을 배치 형성하고, 이동 유닛 (10) 에 의해 제 1 칩 지지부 (6a) 및 제 2 칩 지지부 (6b) 를 서로 근접하는 방향으로 이동시켜 칩 (1) 의 만곡 정도를 강하게 하면, 이윽고 칩 (1) 이 파괴된다. 본 발명의 일 양태에 관련된 파괴 시험 장치 (2) 에서는, 3 점 굽힘법에 의해 실현 가능한 만곡의 정도를 초과하여 칩 (1) 을 만곡시킬 수 있기 때문에, 3 점 굽힘법에 의해서 파괴할 수 없는 칩 (1) 을 파괴할 수 있다.A chip 1 curved in a U shape is disposed between the first chip support 6a and the second chip support 6b, and the first chip support 6a and the second chip are moved by the moving unit 10. When the support portions 6b are moved in a direction closer to each other to increase the degree of curvature of the chip 1, the chip 1 is eventually destroyed. In the destructive testing device (2) according to one aspect of the present invention, the chip (1) can be curved beyond the degree of curvature that can be achieved by the three-point bending method, so that the chip (1) cannot be destroyed by the three-point bending method. Chip (1) can be destroyed.

예를 들어, 이동 유닛 (10) 및 칩 협지 유닛 (6) 은, 산업용 로봇 아암에 의해 구성된다. 이 경우, 이동 유닛 (10) 의 내부에는, 예를 들어, 제 1 칩 지지부 (6a) 및 제 2 칩 지지부 (6b) 가 상대 이동하는 방향을 따른 가이드 레일 (도시 생략) 이 형성된다. 그리고, 그 가이드 레일에는, 제 1 칩 지지부 (6a) 와 제 2 칩 지지부 (6b) 의 각각의 기단측이 그 가이드 레일을 따라서 이동 가능하게 장착된다.For example, the moving unit 10 and the chip holding unit 6 are configured by an industrial robot arm. In this case, for example, a guide rail (not shown) is formed inside the moving unit 10 along the direction in which the first chip support portion 6a and the second chip support portion 6b move relative to each other. Then, the proximal end sides of the first chip support portion 6a and the second chip support portion 6b are mounted on the guide rail so as to be movable along the guide rail.

또한, 이동 유닛 (10) 은, 그 가이드 레일에 대해 수직인 방향을 따른 회전축부 (도시 생략) 를 구비하는 모터의 그 회전축부에 끼워 넣은 기어 (도시 생략) 를 구비한다. 또, 제 1 칩 지지부 (6a) 의 기단측 및 제 2 칩 지지부 (6b) 의 기단측에, 각각, 평판상의 막대상 부재의 일면에 복수의 이 (齒) 가 형성된 형상의 부재인 래크 (도시 생략) 가 그 가이드 레일을 따라서 형성된다. 그리고, 각각의 래크의 그 복수의 이가 그 기어에 서로 맞물리는 양태로, 2 개의 그 래크에 의해 사이에 그 기어가 끼인다.Additionally, the moving unit 10 is provided with a gear (not shown) fitted into the rotating shaft portion of a motor (not shown) having a rotating shaft portion (not shown) along a direction perpendicular to the guide rail. In addition, on the proximal end side of the first chip support portion 6a and the proximal end side of the second chip support portion 6b, a rack is provided, which is a member in the shape of a flat rod-shaped member with a plurality of teeth formed on one surface (as shown), respectively. omitted) is formed along the guide rail. Then, the plurality of teeth of each rack mesh with each other, and the gear is sandwiched between the two racks.

그 모터 등의 동력을 작동시켜 그 기어를 회전시키면, 각각의 래크가 그 가이드 레일을 따라서 서로 반대 방향으로 이동하여, 제 1 칩 지지부 (6a) 와 제 2 칩 지지부 (6b) 가 서로 가까워진다. 단, 이동 유닛 (10) 의 구성은 이것으로 한정되지 않는다. 예를 들어, 제 1 칩 지지부 (6a) 와 제 2 칩 지지부 (6b) 의 일방에만 그 래크가 형성되어도 되고, 이 경우, 모터 등의 동력은, 래크가 형성된 칩 지지부만을 이동시킬 수 있다. When power such as the motor is activated to rotate the gear, each rack moves in opposite directions along the guide rail, and the first chip support portion 6a and the second chip support portion 6b become closer to each other. However, the configuration of the mobile unit 10 is not limited to this. For example, the rack may be formed only on one of the first chip support portion 6a and the second chip support portion 6b, and in this case, power such as a motor can move only the chip support portion on which the rack is formed.

또는, 예를 들어, 이동 유닛 (10) 의 내부에는, 제 1 칩 지지부 (6a) 및 제 2 칩 지지부 (6b) 가 서로 가까워지는 방향을 따른 볼 나사 (도시 생략) 가 배치된다. 그 볼 나사에는, 제 1 칩 지지부 (6a) 와 제 2 칩 지지부 (6b) 의 일방의 기단측에 형성된 너트부 (도시 생략) 가 나사 결합된다. 그리고, 모터 등에 의해 그 볼 나사를 회전시키면, 그 너트부가 이동하여, 제 1 칩 지지부 (6a) 와 제 2 칩 지지부 (6b) 가 서로 가까워지는 방향으로 이동한다.Alternatively, for example, inside the moving unit 10, a ball screw (not shown) is disposed along a direction in which the first chip support portion 6a and the second chip support portion 6b approach each other. A nut portion (not shown) formed on the proximal end side of one of the first chip support portion 6a and the second chip support portion 6b is screwed to the ball screw. Then, when the ball screw is rotated by a motor or the like, the nut portion moves in a direction in which the first chip support portion 6a and the second chip support portion 6b approach each other.

칩 파괴 유닛 (4) 은, 예를 들어, 이동 유닛 (10) 의 케이싱 측면에, 제 1 칩 지지부 (6a) 의 제 1 면 (8a) 과 제 2 칩 지지부 (6b) 의 제 2 면 (8b) 과의 거리를 나타내는 스케일을 가져도 된다. 모터 등으로 구성된 동력은, 예를 들어, 제 1 칩 지지부 (6a) 및 제 2 칩 지지부 (6b) 사이의 거리가 소정 거리가 되도록, 그 스케일을 참조하여 제 1 칩 지지부 (6a) 및 제 2 칩 지지부 (6b) 를 상대 이동시켜도 된다. The chip breaking unit 4 is provided, for example on the casing side of the mobile unit 10, with a first side 8a of the first chip support 6a and a second side 8b of the second chip support 6b. ) You may have a scale indicating the distance from . The power consisting of a motor or the like is, for example, applied to the first chip support 6a and the second chip support 6a with reference to the scale so that the distance between the first chip support 6a and the second chip support 6b is a predetermined distance. The chip support portion 6b may be relatively moved.

파편 회수 유닛 (12) 은, 예를 들어, 칩 파괴 유닛 (4) 의 소정 거리 하방에 배치 형성되고, 수평면을 따른 평판상의 기대 (14) 와, 그 기대 (14) 의 상면에 배치 형성된 점착 시트 (16) 를 구비한다. 파편 회수 유닛 (12) 과 칩 파괴 유닛 (4) 은, 지지 부재에 의해 그 소정 거리를 유지하면서 지지되어도 된다. 그 점착 시트 (16) 의 상면은 점착성을 가져, 칩 (1) 의 파편을 유지하는 파편 유지면 (18) 이 된다. 칩 파괴 유닛 (4) 에 의해 칩 (1) 을 파괴하면, 칩 (1) 의 파편이 낙하하여 파편 회수 유닛 (12) 의 파편 유지면 (18) 에 도달하고, 그 파편이 파편 유지면 (18) 에 유지된다.The debris recovery unit 12 is, for example, disposed at a predetermined distance below the chip breaking unit 4, and includes a flat base 14 along a horizontal plane, and an adhesive sheet disposed on the upper surface of the base 14. (16) is provided. The fragment recovery unit 12 and the chip destruction unit 4 may be supported by a support member while maintaining a predetermined distance therefrom. The upper surface of the adhesive sheet 16 has adhesive properties and serves as a debris holding surface 18 that holds the debris of the chip 1. When the chip 1 is destroyed by the chip destruction unit 4, the fragments of the chip 1 fall and reach the fragment holding surface 18 of the fragment recovery unit 12, and the fragments reach the fragment holding surface 18. ) is maintained.

칩 (1) 을 파괴할 때, 칩 (1) 의 만곡 부분의 외측에 파괴 기점 (1c) (도 4(B) 참조) 이 생기고, 그 파괴 기점 (1c) 으로부터 파편이 분산된다. 칩 (1) 을 칩 협지 유닛 (6) 에 협지시킬 때에는, 각 파편을 적절히 회수하기 위해서 파괴 기점 (1c) 을 파편 유지면 (18) 에 대면시킨다.When breaking the chip 1, a fracture origin 1c (see Fig. 4(B)) is created outside the curved portion of the chip 1, and fragments are dispersed from the fracture origin 1c. When the chip 1 is clamped to the chip holding unit 6, the breaking origin 1c is brought against the fragment holding surface 18 in order to properly collect each fragment.

칩 파괴 유닛 (4) 에 의해 칩 (1) 이 파괴되었을 때에 발생하는 파편은, 파편 회수 유닛 (12) 의 파편 유지면 (18) 상에 분산된다. 이 때, 각 파편의 형상이나 크기, 분산 상황 등은, 칩 (1) 의 구조나 칩 (1) 의 파괴 방법 등에 따라 변화한다.The fragments generated when the chip 1 is broken by the chip breaking unit 4 are dispersed on the fragment holding surface 18 of the fragment recovery unit 12. At this time, the shape, size, distribution situation, etc. of each fragment changes depending on the structure of the chip 1, the destruction method of the chip 1, etc.

그 때문에, 칩 파괴 유닛 (4) 에 의한 칩 (1) 의 파괴 방법을 일정하게 하면, 발생하는 파편의 크기나 형상 등에는 무시할 수 없는 정도의 재현성이 나타난다. 특히, 칩 파괴 유닛 (4) 과 파편 회수 유닛 (12) 의 거리가 소정 거리가 되도록 이간시키고, 칩 (1) 을 칩 협지 유닛 (6) 에 소정 위치에서 협지시키면, 파편 유지면 (18) 에 첩착되는 각 파편의 상대 위치에도 무시할 수 없는 정도의 재현성이 나타난다. Therefore, if the method of breaking the chip 1 by the chip breaking unit 4 is kept constant, a non-negligible degree of reproducibility appears in the size and shape of the generated fragments. In particular, when the chip breaking unit 4 and the fragment recovery unit 12 are spaced apart to a predetermined distance and the chip 1 is held by the chip holding unit 6 at a predetermined position, the chip holding surface 18 There is also a non-negligible degree of reproducibility in the relative positions of each attached fragment.

칩 (1) 을 파괴한 후, 각 파편의 크기나 형상뿐만 아니라, 파편 유지면 (18) 에 있어서의 각 파편의 상대 위치를 해석함으로써 각 파편이 칩 (1) 의 어느 부분으로부터 생긴 것인지에 관한 정보가 얻어진다. 그 정보가 얻어지면, 항절 강도가 높은 칩 (1) 을 형성하기 위한 웨이퍼의 가공 조건을 더욱 상세하게 검토할 수 있다. After breaking the chip (1), information about which part of the chip (1) each fragment originated from by analyzing the size and shape of each fragment as well as the relative position of each fragment on the fragment holding surface (18). is obtained. Once that information is obtained, the wafer processing conditions for forming the chip 1 with high fracture strength can be examined in more detail.

파편 회수 유닛 (12) 은, 각 파편의 상대적인 위치 관계를 유지하면서 각 파편을 회수할 수 있기 때문에, 각 파편의 분산 상황을 보존할 수 있다. 그리고, 파편 유지면 (18) 상에 파편이 분산된 후에 점착 시트 (16) 를 기대 (14) 로부터 박리시키면, 각 파편의 분산 상황을 보존하면서 각 파편을 반송할 수 있다. 그 때문에, 각 파편이 첩착된 점착 시트 (16) 를 각종 해석을 적절하게 실시할 수 있는 장소로 반송함으로써, 보다 정밀도가 높은 해석이 가능해진다.Since the fragment recovery unit 12 can recover each fragment while maintaining the relative positional relationship of each fragment, the dispersion status of each fragment can be preserved. Then, if the adhesive sheet 16 is peeled from the base 14 after the fragments are dispersed on the fragment holding surface 18, each fragment can be transported while preserving the state of dispersion of each fragment. Therefore, by transporting the adhesive sheet 16 with each piece attached to a location where various analyzes can be appropriately performed, analysis with higher precision becomes possible.

그리고, 기대 (14) 의 상면에는 복수의 점착 시트 (16) 가 적층되고, 그 복수의 점착 시트 (16) 는 개개로 박리 가능하게 되어 있어도 된다. 이 경우, 칩 파괴 유닛 (4) 에 의해 파괴된 칩 (1) 의 파편이 첩착된 최상층의 점착 시트 (16) 를 박리시키면 다음 점착 시트 (16) 가 상방에 노출되기 때문에, 다음 칩 (1) 의 파괴 시험의 준비가 용이해진다.Then, a plurality of adhesive sheets 16 are laminated on the upper surface of the base 14, and the plurality of adhesive sheets 16 may be individually peelable. In this case, when the uppermost adhesive sheet 16 to which the fragments of the chip 1 destroyed by the chip breaking unit 4 are adhered is peeled off, the next adhesive sheet 16 is exposed upward, so that the next chip 1 Preparation for destructive testing becomes easier.

또한, 파괴 시험 장치 (2) 는, 칩 (1) 이 파괴된 것을 검출하는 검출 유닛을 구비해도 된다. 예를 들어, 그 검출 유닛은 이동 유닛 (10) 의 모터 등의 동력에 접속되어 있어, 모터로부터 출력되는 토크를 감시한다. 칩 (1) 의 만곡이 강해질수록, 제 1 칩 지지부 (6a) 및 제 2 칩 지지부 (6b) 가 받는 칩 (1) 의 반발력이 강해지기 때문에, 칩 (1) 의 반발력을 억제하고 추가로 칩 (1) 을 만곡시키기 위해서, 그 모터가 출력하는 토크는 증대되어 간다.Additionally, the destructive testing device 2 may be provided with a detection unit that detects that the chip 1 is broken. For example, the detection unit is connected to power such as the motor of the moving unit 10 and monitors the torque output from the motor. As the curvature of the chip 1 becomes stronger, the repulsion force of the chip 1 received by the first chip support portion 6a and the second chip support portion 6b becomes stronger, so that the repulsion force of the chip 1 is suppressed and additional chip (1) In order to bend , the torque output by the motor increases.

그리고, 칩 (1) 이 만곡에 견디지 못하고 칩 (1) 에 손상이 생기면, 칩 (1) 이 발생시키는 그 반발력이 급속히 작아져, 모터가 출력하는 토크가 급격하게 저하된다. 그 때문에, 모터가 출력하는 토크의 변화를 감시함으로써, 칩 (1) 에 생긴 파괴를 검출할 수 있다.And, if the chip 1 cannot withstand the bending and the chip 1 is damaged, the repulsive force generated by the chip 1 rapidly decreases, and the torque output by the motor rapidly decreases. Therefore, by monitoring changes in the torque output by the motor, damage to the chip 1 can be detected.

단, 그 검출 유닛은 이것으로 한정되지 않고, 다른 방법에 의해 칩 (1) 의 파괴가 검출되어도 된다. 예를 들어, 파괴 시험 장치 (2) 는, 그 검출 유닛으로서 진동 센서를 구비해도 된다. 이 경우, 칩 (1) 의 파괴에 수반하여 파괴 시험 장치 (2) 에 전해지는 진동을 그 진동 센서에 의해 관측함으로써 그 검출 유닛은 칩 (1) 의 파괴를 검출할 수 있다.However, the detection unit is not limited to this, and destruction of the chip 1 may be detected by other methods. For example, the destructive testing device 2 may be provided with a vibration sensor as its detection unit. In this case, the detection unit can detect the destruction of the chip 1 by observing the vibration transmitted to the destructive testing device 2 accompanying the destruction of the chip 1 with the vibration sensor.

그리고, 그 검출 유닛은, 제 1 칩 지지부 (6a) 및 제 2 칩 지지부 (6b) 의 사이에 배치된 카메라 유닛이어도 된다. 이 경우, 그 카메라 유닛에 의해 칩 (1) 의 만곡부를 촬영하고, 그 카메라 유닛에 의해 촬영된 영상에 의해 칩 (1) 의 파괴를 검출해도 된다. 또, 파괴 시험 장치 (2) 는, 검출 유닛을 구비하지 않아도 되며, 그 파괴 시험 장치 (2) 의 사용자가 육안으로 보아 칩 (1) 의 파괴를 검출해도 된다.Additionally, the detection unit may be a camera unit disposed between the first chip support portion 6a and the second chip support portion 6b. In this case, the curved part of the chip 1 may be photographed using the camera unit, and the destruction of the chip 1 may be detected using the image captured by the camera unit. In addition, the destructive test device 2 does not need to be equipped with a detection unit, and the user of the destructive test device 2 may detect the destruction of the chip 1 by visual inspection.

그 검출 유닛에 의해 칩 (1) 의 파괴를 검출할 수 있으면, 칩 (1) 의 파괴가 생겼을 때의 제 1 칩 지지부 (6a) 와 제 2 칩 지지부 (6b) 의 거리 등으로부터 칩 (1) 의 파괴가 생겼을 때의 칩 (1) 의 만곡 정도에 관한 정보가 얻어진다. 그리고, 그 정보로부터 칩 (1) 의 항절 강도의 평가가 가능해진다. 칩 (1) 의 항절 강도를 평가할 수 있으면, 칩 (1) 의 제조 방법과 칩 (1) 의 항절 강도의 관계성이 얻어지기 때문에, 항절 강도가 높은 칩 (1) 의 제조 방법을 도출할 때에 유리하다.If the detection unit can detect the destruction of the chip 1, the distance between the first chip support portion 6a and the second chip support portion 6b when the chip 1 is broken, etc. Information regarding the degree of curvature of the chip 1 when destruction occurs is obtained. And from that information, it becomes possible to evaluate the bending strength of the chip 1. If the transversal strength of the chip 1 can be evaluated, a relationship between the manufacturing method of the chip 1 and the transversal strength of the chip 1 can be obtained, so when deriving a manufacturing method of the chip 1 with a high transversal strength It is advantageous.

다음으로, 칩 (1) 을 파괴함으로써 생성된 파편을 회수하는 본 실시형태에 관련된 파편 회수 방법에 대해 설명한다. 그 파괴 회수 방법은, 예를 들어, 도 2 에 나타내는 파괴 시험 장치 (2) 에 의해 실시된다. 도 7 은, 그 파편 회수 방법의 각 스텝의 흐름을 나타내는 플로차트이다. 이하, 그 파편 회수 방법의 각 스텝에 대해 상세히 서술한다.Next, a fragment recovery method related to the present embodiment for recovering fragments generated by breaking the chip 1 will be described. The destruction recovery method is carried out, for example, by the destruction test device 2 shown in FIG. 2 . Figure 7 is a flow chart showing the flow of each step of the debris recovery method. Hereinafter, each step of the fragment recovery method will be described in detail.

본 실시형태에 관련된 파편 회수 방법에서는, 먼저, 표면에 파편 유지면 (18) 을 갖는 파편 회수 유닛 (12) 을 준비하는 파편 회수 유닛 준비 스텝 (S1) 을 실시한다. 파편 회수 유닛 준비 스텝 (S1) 에서는, 예를 들어, 파괴 시험 장치 (2) 의 기대 (14) 상에 점착 시트 (16) 를 배치 형성한다. 그리고, 파편 회수 유닛 (12) 의 상방의 칩 파괴 유닛 (4) 에 의해 칩 (1) 을 파괴할 준비를 한다.In the debris recovery method according to the present embodiment, a debris recovery unit preparation step S1 is first performed to prepare a debris recovery unit 12 having a debris holding surface 18 on its surface. In the fragment recovery unit preparation step S1, for example, the adhesive sheet 16 is placed and formed on the base 14 of the destructive test device 2. Then, preparations are made to destroy the chip 1 by the chip destruction unit 4 above the fragment recovery unit 12.

파편 회수 유닛 준비 스텝 (S1) 의 다음에, 칩 파괴 유닛 (4) 의 칩 협지 유닛 (6) 에 칩 (1) 을 협지시키는 칩 협지 스텝 (S2) 을 실시해도 된다. 칩 협지 스텝 (S2) 에서는, 칩 협지 유닛 (6) 을 이동 유닛 (10) 에 의해 조작하여, 제 1 칩 지지부 (6a) 및 제 2 칩 지지부 (6b) 를 서로 소정 거리 이간된 초기 위치로 상대 이동시킨다. 이하, 제 1 칩 지지부 (6a) 만을 이동시키고, 제 2 칩 지지부 (6b) 를 고정시키는 경우를 예로 설명한다.After the fragment recovery unit preparation step S1, a chip clamping step S2 may be performed in which the chip 1 is clamped to the chip clamping unit 6 of the chip destruction unit 4. In the chip clamping step S2, the chip clamping unit 6 is operated by the moving unit 10 to move the first chip support portion 6a and the second chip support portion 6b to initial positions spaced apart from each other by a predetermined distance. Move it. Hereinafter, a case in which only the first chip support portion 6a is moved and the second chip support portion 6b is fixed will be described as an example.

그 후, 도 1(B) 에 나타내는 바와 같이 칩 (1) 을 U 자로 만곡시킨 상태에서, 칩 협지 유닛 (6) 의 제 1 칩 지지부 (6a) 및 제 2 칩 지지부 (6b) 사이에 그 칩 (1) 을 꽂아 넣는다. 도 3(A) 에, 칩 협지 유닛 (6) 에 협지된 칩 (1) 을 모식적으로 나타낸다. Thereafter, with the chip 1 curved into a U shape as shown in FIG. 1(B), the chip is placed between the first chip support portion 6a and the second chip support portion 6b of the chip clamping unit 6. (1) Insert. FIG. 3(A) schematically shows the chip 1 held by the chip clamping unit 6.

또한, 나중에 칩 (1) 이 파괴되어 파편이 분산될 때에, 칩 (1) 이 협지되는 위치에 따른 파편의 분산 상황에 대한 영향을 개략 일정하게 하기 위해서, 칩 (1) 이 협지되는 위치는 항상 일정한 위치로 하는 것이 바람직하다. 복수의 칩 (1) 을 파괴하고, 각각, 파편을 회수하여 분산 상황을 해석할 때에, 칩 (1) 이 협지되는 위치가 일정하면, 각각의 칩 (1) 이 파괴되는 과정을 해석할 때에 그 위치의 차이에 따른 분산 상황에 대한 영향을 제외시키기 쉬워진다.In addition, when the chip 1 is later broken and the fragments are dispersed, in order to roughly keep the influence on the dispersion situation of the fragments depending on the position where the chip 1 is held, the position where the chip 1 is held is always It is desirable to keep it in a certain position. When destroying a plurality of chips (1), recovering fragments from each and analyzing the distribution situation, if the position where the chips (1) are held is constant, when analyzing the process of destroying each chip (1), It becomes easier to exclude the influence of the distribution situation due to differences in location.

또, 후술하는 바와 같이, 제 1 칩 지지부 (6a) 와 제 2 칩 지지부 (6b) 를 근접시켜 칩 (1) 의 만곡 정도를 크게 하면, 칩 (1) 이 변형되어, 제 1 면 (8a) 및 제 2 면 (8b) 에 접촉하는 칩 (1) 의 이면 (1b) 의 면적이 증대된다. 이에 수반하여, 칩 (1) 의 만곡 부분이 이동 유닛 (10) 의 케이싱으로부터 멀어진다. Additionally, as will be described later, when the first chip support portion 6a and the second chip support portion 6b are brought close to each other to increase the degree of curvature of the chip 1, the chip 1 is deformed and the first surface 8a and the area of the back surface 1b of the chip 1 in contact with the second surface 8b is increased. Accompanying this, the curved portion of the chip 1 moves away from the casing of the moving unit 10.

그래서, 칩 협지 스텝 (S2) 에서는, 칩 (1) 의 만곡 정도를 크게 하여 칩 (1) 을 파괴할 때에, 칩 (1) 이 양 칩 지지부 (6a, 6b) 사이의 영역으로부터 벗어나지 않는 위치에 칩 (1) 을 위치시킨다. 바람직하게는, 만일 칩 (1) 이 파괴되지 않고 양 칩 지지부 (6a, 6b) 가 한없이 가까워지는 경우에 있어서도 양 칩 지지부 (6a, 6b) 사이의 그 영역에 칩 (1) 의 만곡 부분이 수납되도록, 칩 (1) 이 협지된다.Therefore, in the chip holding step S2, the degree of curvature of the chip 1 is increased so that when the chip 1 is broken, the chip 1 is positioned at a position where it does not deviate from the area between the two chip supports 6a and 6b. Place chip (1). Preferably, even if the chip 1 is not destroyed and the two chip supports 6a, 6b become infinitely close, the curved portion of the chip 1 is accommodated in the area between the two chip supports 6a, 6b. As much as possible, the chip 1 is clamped.

본 실시형태에 관련된 파편 회수 방법에서는, 다음으로, 파편 회수 유닛 (12) 의 상방에서 칩 (1) 을 파괴하는 파괴 스텝 (S3) 을 실시한다. 그 파괴 스텝 (S3) 에서는, 이동 유닛 (10) 을 작동시켜 제 1 칩 지지부 (6a) 및 제 2 칩 지지부 (6b) 를 서로 근접하는 방향으로 상대 이동시킨다. 도 4(A) 는, 제 1 칩 지지부 (6a) 를 초기 위치 (6c) 로부터 이동시켜 제 2 칩 지지부 (6b) 에 근접시키는 모습을 모식적으로 나타내는 측면도이다.In the fragment recovery method according to the present embodiment, a destruction step S3 is performed to destroy the chip 1 above the fragment recovery unit 12. In the breaking step S3, the moving unit 10 is activated to relatively move the first chip support portion 6a and the second chip support portion 6b in a direction closer to each other. FIG. 4(A) is a side view schematically showing the first chip support portion 6a being moved from the initial position 6c to approach the second chip support portion 6b.

제 1 칩 지지부 (6a) 를 제 2 칩 지지부 (6b) 에 근접시키면, 칩 (1) 이 보다 강하게 만곡되고, 이윽고 칩 (1) 이 만곡에 견디지 못하고 파괴된다. 도 4(B) 는, 칩 (1) 의 만곡 부분이 파괴되어 칩 (1) 의 파괴 기점 (1c) 으로부터 파편 (1d) 이 비산하는 모습을 모식적으로 나타내는 측면도이다.When the first chip support portion 6a is brought closer to the second chip support portion 6b, the chip 1 is bent more strongly, and eventually the chip 1 cannot withstand the bending and is destroyed. FIG. 4(B) is a side view schematically showing how the curved portion of the chip 1 is broken and the fragments 1d fly away from the fracture origin 1c of the chip 1.

본 실시형태에 관련된 파편 회수 방법에서는, 다음으로, 그 파괴 스텝 (S3) 에서 파괴된 칩 (1) 의 파편이 낙하하여 그 파편 회수 유닛 (12) 의 파편 유지면 (18) 에 부착됨으로써 파편을 회수하는 회수 스텝 (S4) 을 실시한다. 도 4(B) 에 나타내는 바와 같이, 칩 (1) 이 파괴되었을 때에 파괴 기점 (1c) 으로부터 생긴 칩 (1) 의 파편 (1d) 은, 파편 회수 유닛의 파편 유지면 (18) 상에 분산된다.In the fragment recovery method according to the present embodiment, fragments of the chip 1 destroyed in the destruction step S3 fall and adhere to the fragment holding surface 18 of the fragment recovery unit 12, thereby removing the fragments. A recovery step (S4) for recovery is performed. As shown in Fig. 4(B), when the chip 1 is broken, the fragments 1d of the chip 1 generated from the fracture origin 1c are dispersed on the fragment holding surface 18 of the fragment recovery unit. .

도 5(A) 는, 칩 (1) 의 파편 (1d) 이 파편 유지면 (18) 상에 분산된 파편 회수 유닛 (12) 을 모식적으로 나타내는 상면도이다. 파편 유지면 (18) 은, 예를 들어, 점착 시트 (16) 의 점착면이고, 파편 유지면 (18) 상에 분산된 파편 (1d) 은 점착 시트 (16) 에 첩착된다.FIG. 5(A) is a top view schematically showing the fragment recovery unit 12 in which fragments 1d of the chip 1 are dispersed on the fragment holding surface 18. The fragment holding surface 18 is, for example, an adhesive surface of the adhesive sheet 16, and the fragments 1d dispersed on the fragment holding surface 18 are adhered to the adhesive sheet 16.

파편 유지면 (18) 에 있어서의 각 파편 (1d) 의 분산 상황은, 칩 (1) 이 파괴되기 전의 칩 (1) 에 있어서의 위치나, 칩 (1) 의 파괴 과정에 따라 변화한다. 그 때문에, 파편 유지면 (18) 에 있어서의 각 파편 (1d) 의 상대 위치를 해석하면, 칩 (1) 의 파괴 과정에 관한 정보를 얻는 데 유리하게 된다. 예를 들어, 파편 (1d) 이 첩착된 점착 시트 (16) 를 파편 회수 유닛 (12) 의 기대 (14) 로부터 박리시키면, 각 파편 (1d) 의 상대적인 위치 관계를 유지하면서 각 파편 (1d) 을 반송할 수 있기 때문에, 예를 들어, 파편 (1d) 의 해석에 적절한 장소로 파편 (1d) 을 반송할 수 있다.The dispersion state of each fragment 1d on the fragment holding surface 18 changes depending on the position of the chip 1 before the chip 1 is broken or the destruction process of the chip 1. Therefore, analyzing the relative position of each fragment 1d on the fragment holding surface 18 is advantageous in obtaining information regarding the destruction process of the chip 1. For example, when the adhesive sheet 16 to which the fragments 1d is adhered is peeled from the base 14 of the fragment recovery unit 12, each fragment 1d is separated while maintaining the relative positional relationship of each fragment 1d. Since it can be transported, for example, the fragment 1d can be transported to a location suitable for analysis of the fragment 1d.

그리고, 회수 스텝 (S4) 에서는, 파편 유지면 (18) 에, 제 1 칩 지지부 (6a) 에 지지된 칩 (1) 의 일단 (3a) 측과, 제 2 칩 지지부 (6b) 에 지지된 칩 (1) 의 타단 (3b) 측이 첩착되어도 된다. 도 5(B) 는, 파편 (1d) 이 분산된 지점의 근방에, 칩 (1) 의 일단 (3a) 측과 타단 (3b) 측이 첩착된 파편 회수 유닛 (12) 을 모식적으로 나타내는 상면도이다. 또한, 칩 (1) 의 일단 (3a) 측과 타단 (3b) 측은, 파괴 시험 장치 (2) 의 조작자의 수작업에 의해 파편 유지면 (18) 상에 첩착되어도 된다.Then, in the recovery step S4, one end 3a side of the chip 1 supported on the first chip support 6a and the chip supported on the second chip support 6b are placed on the fragment holding surface 18. The other end (3b) side of (1) may be glued. FIG. 5(B) is a top view schematically showing the debris recovery unit 12 in which one end 3a and the other end 3b of the chip 1 are attached near the point where the debris 1d is dispersed. It is a degree. Additionally, the one end (3a) side and the other end (3b) side of the chip (1) may be adhered to the fragment holding surface (18) by manual work of the operator of the destructive testing device (2).

파괴된 칩 (1) 의 파단면에는, 칩 (1) 이 파괴되는 과정이 반영된 형상이 남는다. 그 때문에, 칩 (1) 의 파단면을 해석함으로써, 칩 (1) 의 파괴 과정의 해석에 유용한 정보가 얻어진다. 칩 (1) 의 일단 (3a) 측과 타단 (3b) 측을 파편 (1d) 과 함께 점착 시트 (16) 에 첩착하면, 그 파편 (1d) 등의 반송이나 관리, 관찰이 용이해진다.On the fracture surface of the broken chip 1, a shape reflecting the process of breaking the chip 1 remains. Therefore, by analyzing the fracture surface of the chip 1, useful information can be obtained for analysis of the destruction process of the chip 1. When the one end (3a) side and the other end (3b) side of the chip 1 are adhered together with the fragment 1d to the adhesive sheet 16, it becomes easy to transport, manage, and observe the fragment 1d.

이상에서 설명한 바와 같이, 본 실시형태에 관련된 파편 회수 방법에 의하면, 각 파편 (1d) 을 서로의 상대적인 위치 관계를 유지하면서 회수할 수 있기 때문에, 파편 유지면 (18) 에 유지된 각 파편 (1d) 의 분산 상황을 해석할 수 있다. 그 때문에, 칩 (1) 이 파괴되는 과정을 보다 상세하게 해석할 수 있다. 칩 (1) 이 파괴되는 과정을 해석할 수 있으면, 항절 강도가 높아 잘 파괴되지 않는 칩 (1) 을 제조하는 웨이퍼의 가공 방법을 도출할 때에 유리하다.As explained above, according to the fragment recovery method according to the present embodiment, each fragment 1d can be recovered while maintaining their relative positional relationship with each other, so each fragment 1d held on the fragment holding surface 18 ) can interpret the distribution situation. Therefore, the process by which chip 1 is destroyed can be analyzed in more detail. If the process by which the chip 1 is destroyed can be analyzed, it is advantageous when deriving a wafer processing method for manufacturing the chip 1, which has high fracture strength and is less likely to be destroyed.

또한, 본 발명은, 상기한 실시형태의 기재로 한정되지 않고, 여러 가지로 변경하여 실시할 수 있다. 예를 들어, 본 발명의 일 양태에 관련된 파괴 시험 장치 (2) 및 파편 회수 방법에 대해, 칩 파괴 유닛 (4) 에 의해 칩 (1) 을 파괴하고, 소정 거리 이간된 파편 회수 유닛 (12) 에 의해 파편 (1d) 을 회수하는 경우에 대해 설명했지만, 본 발명의 일 양태는 이것으로 한정되지 않는다. 즉, 파편 회수 유닛은 칩 (1) 에 첩착되어도 되고, 그 파편 회수 유닛의 파편 유지면은 만곡되어 있어도 된다.In addition, the present invention is not limited to the description of the above-described embodiments, and can be implemented with various modifications. For example, in the destructive testing device 2 and the fragment recovery method according to one aspect of the present invention, the chip 1 is destroyed by the chip breaking unit 4, and the fragment recovery units 12 are spaced a predetermined distance apart. Although the case of recovering the fragment 1d has been described, one aspect of the present invention is not limited to this. That is, the debris recovery unit may be adhered to the chip 1, and the debris holding surface of the debris recovery unit may be curved.

도 6(A) 및 도 6(B) 에, 칩 (1) 의 일단 (3a) 측과 타단 (3b) 측의 각각의 이면 (1b) 에 파편 회수 유닛 (12a) 으로서 점착 테이프 (16a) 를 첩착하는 경우에 대해서 나타낸다. 도 6(A) 는, 칩 (1) 과, 파편 회수 유닛 (12a) 을 모식적으로 나타내는 상면도이고, 도 6(B) 는, 칩 (1) 과, 파편 회수 유닛 (12a) 을 모식적으로 나타내는 단면도이다.6(A) and 6(B), an adhesive tape 16a is attached as a fragment recovery unit 12a on each back surface 1b of the chip 1 at one end 3a and the other end 3b. Indicates the case of adhesion. FIG. 6(A) is a top view schematically showing the chip 1 and the fragment recovery unit 12a, and FIG. 6(B) is a schematic view of the chip 1 and the fragment recovery unit 12a. It is a cross-sectional view shown as .

도 6(B) 에 나타내는 바와 같이, 파편 회수 유닛 (12a) 인 점착 테이프 (16a) 는, 칩 (1) 의 이면 (1b) 에 첩착된 각 부분의 사이에서 중력에 따라 아래로 처져 있다. 그리고, 파편 유지면 (18a) 은, 수평면에 따르지 않고 만곡되어 있다. 칩 (1) 을 파괴할 때에는, 점착 테이프 (16a) 가 첩착된 칩 (1) 을 도 1(B) 에 나타내는 바와 같이 U 자상으로 만곡시켜, 예를 들어, 도 2 에 나타내는 파괴 시험 장치 (2) 로 반입하여 칩 협지 유닛 (6) 에 협지시킨다.As shown in Fig. 6(B), the adhesive tape 16a, which is the fragment recovery unit 12a, hangs down due to gravity between the respective parts adhered to the back surface 1b of the chip 1. And the fragment holding surface 18a is curved rather than along the horizontal plane. When breaking the chip 1, the chip 1 to which the adhesive tape 16a is attached is bent into a U shape as shown in FIG. 1(B) and used, for example, in the destruction test device 2 shown in FIG. 2. ) and clamped into the chip clamping unit (6).

그리고, 칩 (1) 의 일단 (3a) 측과 타단 (3b) 측을 이동 유닛 (10) 에 의해 서로 근접시켜, 칩 (1) 의 만곡 정도를 증대시킨다. 칩 (1) 이 만곡에 견디지 못하고 만곡 부분이 파괴되면, 파괴 기점으로부터 파편 (1d) 이 생긴다. 그리고, 각 파편 (1d) 은, 파편 회수 유닛 (12a) 의 파편 유지면 (18a) 상에 분산되어 낙하하고, 점착 테이프 (16a) 에 부착된다. 이 때, 점착 테이프 (16a) 가 만곡되어 있기 때문에, 각 파편 (1d) 은 파편 유지면 (18a) 상의 보다 넓은 범위로 확산된다.Then, the one end 3a side and the other end 3b side of the chip 1 are brought close to each other by the moving unit 10, thereby increasing the degree of curvature of the chip 1. If the chip 1 cannot withstand the bending and the curved portion is destroyed, fragments 1d are generated from the point of destruction. Then, each fragment 1d is dispersed and falls on the fragment holding surface 18a of the fragment recovery unit 12a, and is attached to the adhesive tape 16a. At this time, because the adhesive tape 16a is curved, each fragment 1d spreads over a wider area on the fragment holding surface 18a.

그 후, 점착 테이프 (16a) 를 테이블 등의 수평면 상에 탑재하면, 노출된 파편 유지면 (18a) 상의 전체로 확산된 상태로 각 파편 (1d) 이 분포하게 된다. 그 때문에, 개개의 파편 (1d) 의 관찰이 용이해져, 각 파편 (1d) 의 크기나 형상에 관한 정보나, 각 파편 (1d) 의 위치에 관한 정보를 보다 고정밀도로 취득할 수 있다.Thereafter, when the adhesive tape 16a is mounted on a horizontal surface such as a table, each fragment 1d is distributed in a spread state over the entire exposed fragment holding surface 18a. Therefore, observation of each individual fragment 1d becomes easy, and information regarding the size and shape of each fragment 1d and information regarding the position of each fragment 1d can be acquired with higher precision.

그리고, 파괴된 칩 (1) 의 일단 (3a) 측과 타단 (3b) 측은 칩 (1) 이 파괴되기 전부터 점착 테이프 (16a) 에 첩착되어 있기 때문에, 칩 (1) 이 파괴된 후, 칩 (1) 의 일단 (3a) 측과 타단 (3b) 측을 점착 테이프 (16a) 에 첩착하는 스텝을 생략할 수 있다. 그 때문에, 칩 (1) 의 파단면의 해석이 용이해진다. Since the one end (3a) side and the other end (3b) side of the broken chip 1 are adhered to the adhesive tape 16a even before the chip 1 is broken, after the chip 1 is broken, the chip ( The step of affixing one end (3a) and the other end (3b) of 1) to the adhesive tape 16a can be omitted. Therefore, analysis of the fracture surface of the chip 1 becomes easy.

또한, 칩 (1) 의 이면 (1b) 에 있어서의 점착 테이프 (16a) 가 첩착되는 영역, 및 점착 테이프 (16a) 의 점착면에 있어서의 칩 (1) 의 이면 (1b) 에 첩착되는 영역은, 소정의 영역으로 되는 것이 바람직하다. 이 경우, 파편 회수 유닛 (12a) 의 파편 유지면 (18a) 으로서 노출되는 점착 테이프 (16a) 의 점착면의 영역 및 점착 테이프 (16a) 의 형상이 일정하게 된다.In addition, the area on the back surface 1b of the chip 1 to which the adhesive tape 16a is attached, and the area on the adhesive surface of the adhesive tape 16a to which the adhesive tape 16a is attached to the back surface 1b of the chip 1 are: , it is desirable to have a predetermined area. In this case, the area of the adhesive surface of the adhesive tape 16a exposed as the debris holding surface 18a of the debris recovery unit 12a and the shape of the adhesive tape 16a become constant.

복수의 칩 (1) 을 파괴하여 파편의 분산 상황을 해석하고자 할 때, 각 칩 (1) 에 점착 테이프 (16a) 를 동일하게 첩착함으로써, 점착 테이프 (16a) 의 첩착의 방법이 파편 (1d) 의 분산 상황에 미치는 영향을 최대한 배제할 수 있다.When breaking a plurality of chips 1 and analyzing the distribution of fragments, the adhesive tape 16a is equally attached to each chip 1, so that the adhesive tape 16a is attached to the fragment 1d. The influence on the distribution situation can be excluded as much as possible.

그리고, 상기한 실시형태에서는, 파괴 시험 장치 (2) 는 칩 (1) 을 3 점 굽힘법과는 상이한 방법에 의해 파괴하는 칩 파괴 유닛 (4) 을 구비하여, 칩 (1) 을 3 점 굽힘법과는 상이한 방법에 의해 파괴하는 경우에 대해 설명했지만, 본 발명의 일 양태는 이것으로 한정되지 않는다.And, in the above-described embodiment, the destructive testing device 2 is provided with a chip breaking unit 4 that destroys the chip 1 by a method different from the three-point bending method, and destroys the chip 1 by a method different from the three-point bending method. has described cases of destruction by different methods, but one aspect of the present invention is not limited to this.

3 점 굽힘법에 의해 파괴 가능한 칩 (1) 에 대해서도, 보다 항절 강도가 높은 칩 (1) 을 제조할 수 있는 웨이퍼의 가공 방법을 도출하기 위해서, 칩 (1) 의 파괴가 진행되는 과정을 한층 더 상세하게 해석하고 싶은 경우가 있다. 그 때문에, 3 점 굽힘법에 의해 칩 (1) 을 파괴하는 경우에 있어서도 파괴된 칩 (1) 의 파편의 적절한 회수가 요망되하는 경우가 있다.In order to derive a wafer processing method that can produce a chip 1 with higher bending strength even for the chip 1 that can be broken by the three-point bending method, the process of breaking the chip 1 is further investigated. There are times when you want to interpret it in more detail. Therefore, even when the chip 1 is broken by the three-point bending method, appropriate recovery of fragments of the broken chip 1 may be required.

그래서, 본 발명의 일 양태에 관련된 파괴 시험 장치 (2) 가 구비하는 칩 파괴 유닛 (4) 은, 3 점 굽힘법에 의해 칩 (1) 을 파괴해도 된다. 그리고, 본 발명의 일 양태에 관련된 파편 회수 방법에서는, 파괴 스텝 (S3) 에 있어서, 칩 (1) 을 3 점 굽힘법에 의해 파괴해도 된다. 3 점 굽힘법에 의해 파괴된 칩 (1) 으로부터 생긴 각 파편 (1d) 을 파편 회수 유닛 (12) 에 의해 회수할 수 있으면, 3 점 굽힘법에 의해 칩 (1) 이 파괴되는 과정을 종래보다 상세하게 해석할 수 있다.Therefore, the chip breaking unit 4 provided in the destructive testing device 2 according to one aspect of the present invention may destroy the chip 1 by a three-point bending method. In the fragment recovery method according to one aspect of the present invention, in the breaking step S3, the chip 1 may be broken by a three-point bending method. If each fragment 1d resulting from the chip 1 destroyed by the three-point bending method can be recovered by the fragment recovery unit 12, the process of breaking the chip 1 by the three-point bending method can be performed more efficiently than before. It can be interpreted in detail.

그 밖에, 상기 실시형태에 관련된 구조, 방법 등은, 본 발명의 목적하는 범위를 일탈하지 않는 한도 내에서 적절히 변경하여 실시할 수 있다.In addition, the structure, method, etc. related to the above embodiments can be implemented with appropriate changes without departing from the intended scope of the present invention.

1 : 칩
1a : 표면
1b : 이면
1c : 파괴 기점
1d : 파편
3a : 일단
3b : 타단
2 : 파괴 시험 장치
4 : 칩 파괴 유닛
6 : 칩 협지 유닛
6a, 6b : 칩 지지부
6c : 초기 위치
8a, 8b : 면
10 : 이동 유닛
12, 12a : 파편 회수 유닛
14 : 기대
16, 16a : 점착 시트
18, 18a : 파편 유지면1: Chip
1a: surface
1b: back side
1c: point of destruction
1d: fragment
3a: For now
3b: Other end
2: Destructive test device
4: Chip destruction unit
6: Chip clamping unit
6a, 6b: Chip support
6c: initial position
8a, 8b: cotton
10: mobile unit
12, 12a: Debris recovery unit
14: Expectations
16, 16a: Adhesive sheet
18, 18a: fragment holding surface

Claims

A chip destruction unit capable of destroying chips,
a fragment recovery unit disposed below the chip destruction unit and having a fragment retention surface on its surface for retaining fragments of the chip destroyed by the chip destruction unit;
The fragment recovery unit is provided with an adhesive sheet on the fragment holding surface that retains the fragments of the fallen chip with adhesiveness,
A destructive testing device characterized in that the chip destruction unit destroys the chip so that the destruction origin of the chip to be broken faces the fragment holding surface of the fragment recovery unit.

According to claim 1,
A destructive testing device characterized in that the fragment holding surface of the fragment recovery unit is along a horizontal plane.

The method of claim 1 or 2,
The chip destruction unit is,
A chip having a first chip support portion with a first surface along a vertical direction and a second chip support portion with a second surface along a vertical direction facing the first surface, and capable of holding a chip curved in a U-shape. Narrow land unit,
A destructive testing device comprising a moving unit that relatively moves the first chip support portion and the second chip support portion in a direction closer to each other.

The method of claim 1 or 2,
A plurality of the adhesive sheets are laminated on the debris holding surface of the debris recovery unit,
A destructive testing device characterized in that the plurality of adhesive sheets can be individually peeled.

A fragment recovery method for recovering fragments of the chip generated by destroying the chip, comprising:
A debris recovery unit preparation step for preparing a debris recovery unit having a debris retention surface on the surface and an adhesive sheet for retaining chip debris on the debris retention surface;
A destruction step that destroys the chip above the fragment recovery unit,
A fragment recovery method comprising a recovery step for recovering fragments of the chip by causing the fragments of the chip destroyed in the destruction step to fall and adhere to the adhesive sheet of the fragment holding surface of the fragment recovery unit.

According to claim 5,
A plurality of the adhesive sheets are laminated on the debris holding surface of the debris recovery unit,
In the recovery step, the uppermost adhesive sheet to which the chip fragments are attached is peeled off to expose the next adhesive sheet.