KR20200019805A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20200019805A
KR20200019805A KR1020180095076A KR20180095076A KR20200019805A KR 20200019805 A KR20200019805 A KR 20200019805A KR 1020180095076 A KR1020180095076 A KR 1020180095076A KR 20180095076 A KR20180095076 A KR 20180095076A KR 20200019805 A KR20200019805 A KR 20200019805A
Authority
KR
South Korea
Prior art keywords
line
sensing
electrode
disposed
lines
Prior art date
Application number
KR1020180095076A
Other languages
English (en)
Other versions
KR102505625B1 (ko
Inventor
문동진
한인영
한혜윤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180095076A priority Critical patent/KR102505625B1/ko
Priority to US16/503,969 priority patent/US10860156B2/en
Priority to CN201910680325.1A priority patent/CN110830614B/zh
Priority to EP19191242.7A priority patent/EP3611604B1/en
Publication of KR20200019805A publication Critical patent/KR20200019805A/ko
Application granted granted Critical
Publication of KR102505625B1 publication Critical patent/KR102505625B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/0249—Details of the mechanical connection between the housing parts or relating to the method of assembly
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0262—Details of the structure or mounting of specific components for a battery compartment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0266—Details of the structure or mounting of specific components for a display module assembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0277—Details of the structure or mounting of specific components for a printed circuit board assembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/03—Constructional features of telephone transmitters or receivers, e.g. telephone hand-sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/18—Telephone sets specially adapted for use in ships, mines, or other places exposed to adverse environment
    • H04M1/185—Improving the rigidity of the casing or resistance to shocks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

전자 장치는 제1 방향에서 제1 길이를 가진 제1 행 전극 및 제1 길이보다 큰 제2 길이를 가진 제2 행 전극을 포함하는 복수의 행 전극들, 제1 방향에서 서로 인접하고 제2 방향에서 제3 길이를 가진 제1 열 전극 및 제3 길이보다 큰 제4 길이를 가진 제2 열 전극을 포함하는 복수의 열 전극들, 행 전극들의 일 단들에 각각 연결된 복수의 제1 라인들, 열 전극들의 일 단들에 각각 연결된 복수의 제2 라인들, 및 열 전극들의 타 단들에 각각 연결된 복수의 제3 라인들을 포함하고, 제1 내지 제3 라인들은 평면상에서 서로 이격되어 배치된다.

Description

전자 장치{ELECTRONIC APPARATUS}
본 발명은 전자 장치에 관한 것으로, 상세하게는 입력 감지 유닛을 포함하는 전자 장치에 관한 것이다.
전자 장치는 전기적 신호에 따라 활성화된다. 전자 장치는 영상을 표시하는 표시 유닛이나, 외부 입력을 감지하는 입력 감지 유닛과 같이 다양한 전자 부품들로 구성된 장치들을 포함할 수 있다. 전자 부품들은 다양하게 배열된 신호 라인들에 의해 전기적으로 서로 연결될 수 있다.
신호 라인들은 전자 부품들의 수나 처리 환경에 따라 다양한 수로 제공될 수 있으며, 정해진 패널 영역 내에서 전기적 신호 간섭 방지를 위해 적정 공간에 배열되도록 설계된다. 신호 라인들은 패드들을 통해 외부에서 인가되는 전기적 신호들을 제공받을 수 있다. 전자 장치의 처리 속도나 처리 데이터가 증가할수록 많은 수의 신호 라인들과 패드들이 요구되며, 이에 따라, 전자 부품들이나 신호 라인 간의 상호 간섭이 증가될 수 있다.
따라서, 본 발명은 전기적 신호 간섭에 따른 감도 저하를 방지할 수 있는 전자 장치를 제공하는 데 그 목적이 있다.
본 발명의 일 실시예에 따른 전자 장치는 각각이 제1 방향을 따라 연장되고 상기 제1 방향과 교차하는 제2 방향을 따라 배열되고, 상기 제2 방향에서 서로 인접하고 상기 제1 방향에서 제1 길이를 가진 제1 행 전극 및 상기 제1 길이보다 큰 제2 길이를 가진 제2 행 전극을 포함하는 복수의 행 전극들, 각각이 상기 제2 방향을 따라 연장되고 상기 제1 방향을 따라 배열되고, 상기 제1 방향에서 서로 인접하고 상기 제2 방향에서 제3 길이를 가진 제1 열 전극 및 상기 제3 길이보다 큰 제4 길이를 가진 제2 열 전극을 포함하는 복수의 열 전극들, 상기 행 전극들의 일 단들에 각각 연결된 복수의 제1 라인들, 상기 열 전극들의 일 단들에 각각 연결된 복수의 제2 라인들, 및 상기 열 전극들의 타 단들에 각각 연결된 복수의 제3 라인들을 포함하고, 상기 제1 내지 제3 라인들은 평면상에서 서로 이격되어 배치된다.
상기 제1 행 전극의 일 단과 상기 제2 행 전극의 일 단은 상기 제2 방향을 따라 정렬되고, 상기 제1 열 전극의 타 단과 상기 제2 열 전극의 타 단은 상기 제1 방향을 따라 정렬될 수 있다.
상기 제1 라인들과 상기 제2 라인들은 동일한 층 상에 배치될 수 있다.
상기 행 전극들 각각은, 상기 제1 방향을 따라 배열된 복수의 제1 감지 패턴들 및 상기 제1 감지 패턴들을 연결하는 복수의 제1 브릿지 패턴들을 포함하고, 상기 열 전극들 각각은, 상기 제2 방향을 따라 배열된 복수의 제2 감지 패턴들 및 상기 제2 감지 패턴들을 연결하고 상기 제1 브릿지 패턴들과 상이한 층 상에 배치된 복수의 제2 브릿지 패턴들을 포함하고, 상기 제2 라인들은 상기 제2 감지 패턴들과 동일한 층 상에 배치될 수 있다.
상기 제2 라인은 상기 제2 감지 패턴들과 일체의 형상을 가질 수 있다.
상기 제2 라인은 상기 제1 브릿지 패턴들 및 상기 제2 브릿지 패턴들 중 어느 하나와 동일한 층 상에 배치될 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 상기 제1 라인 내지 제3 라인들과 상이한 전압을 수신하는 기준 라인을 더 포함하고, 상기 기준 라인은 상기 제1 내지 제3 라인들로부터 평면상에서 이격될 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 상기 제1 라인들, 상기 제2 라인들, 상기 제3 라인들, 및 상기 기준 라인과 상이한 전압을 수신하는 가드 라인을 더 포함하고, 상기 가드 라인은, 상기 제1 라인들과 상기 제2 라인들 중 서로 인접하는 하나의 제1 라인과 하나의 제2 라인 사이에 배치된 제1 가드 라인, 상기 제1 라인들 중 상기 기준 라인과 인접하는 라인과 상기 기준 라인 사이에 배치된 제2 가드 라인, 상기 제2 라인들 중 상기 기준 라인과 인접하는 라인과 상기 기준 라인 사이에 배치된 제3 가드 라인, 및 상기 제2 라인들 중 상기 행 전극들에 인접하는 라인과 상기 행 전극들 사이에 배치된 제4 가드 라인 중 적어도 어느 하나를 포함할 수 있다.
상기 제4 가드 라인은, 상기 제1 행 전극의 타 단으로부터 이격되고 상기 제2 행 전극의 타 단에 인접하여 배치될 수 있다.
상기 전자 패널은, 영상을 표시하는 표시 패널 유닛, 상기 제1 라인들과 각각 연결된 복수의 제1 패드들, 상기 제2 라인들과 각각 연결된 복수의 제2 패드, 상기 제3 라인들과 각각 연결된 복수의 제3 패드들, 및 상기 표시 패널 유닛에 연결된 복수의 표시 패드들을 더 포함할 수 있다.
상기 제1 패드들은 과 상기 제2 패드들은 상기 표시 패드들을 사이에 두고 상기 제1 방향에서 서로 이격되어, 상기 표시 패드들의 양측에 각각 배치될 수 있다.
상기 제1 패드들과 상기 제2 패드들은 상기 표시 패드들로부터 동일한 측에 배치될 수 있다.
상기 제1 행 전극의 타 단과 상기 제2 열 전극의 일 단이 마주하는 노치 영역은 상기 열 전극들 및 상기 행 전극들로부터 평면상에서 이격될 수 있다.
상기 노치 영역은 상기 제1 방향에서 상기 제1 길이와 상기 제2 길이 사이의 차이와 대응되는 길이 및 상기 제2 방향에서 상기 제3 길이와 상기 제4 길이 사이의 차이와 대응되는 너비를 가질 수 있다.
상기 영상은 상기 노치 영역에 표시되지 않을 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 노치 영역을 제공하는 노치부가 정의된 전자 패널, 및 상기 노치 영역과 평면상에서 중첩하도록 배치되는 전자 모듈을 포함하고, 상기 전자 패널은, 제1 방향을 따라 연장되고, 일 단 및 상기 일 단에 대향되고 상기 노치부에 인접하는 타 단을 포함하는 제1 행 전극, 상기 제1 방향에 교차하는 제2 방향을 따라 연장되고, 상기 노치부에 인접하는 일 단 및 상기 일 단에 대향되는 타 단을 포함하는 제1 열 전극, 상기 제1 행 전극에 연결된 제1 감지 라인, 상기 제1 열 전극의 일 단에 연결된 제2 감지 라인, 및 상기 제1 열 전극의 타 단에 연결된 제3 감지 라인을 포함하고, 상기 제1 감지 라인은 상기 제1 행 전극의 상기 일 단에 연결되고 상기 제2 감지 라인 및 상기 제3 감지 라인으로부터 평면상에서 이격될 수 있다.
상기 제2 감지 라인의 적어도 일부는 상기 노치부에 인접할 수 있다.
상기 제2 감지 라인의 적어도 일부는 상기 제1 행 전극의 상기 타 단에 인접할 수 있다.
상기 제1 감지 라인과 상기 제2 감지 라인은 동일한 층 상에 배치될 수 있다.
상기 제1 행 전극은 상기 제1 방향을 따라 배열된 복수의 제1 감지 패턴들 및 상기 제1 감지 패턴들을 각각 연결하는 복수의 제1 브릿지 패턴들을 포함하고 상기 제1 열 전극은 상기 제2 방향을 따라 배열된 복수의 제2 감지 패턴들 및 상기 제2 감지 패턴들을 각각 연결하고 상기 제1 브릿지 패턴들과 상이한 층 상에 배치된 복수의 제2 브릿지 패턴들을 포함하고, 상기 제1 감지 라인은 상기 제1 감지 패턴과 동일한 층 상에 배치되고, 상기 제2 감지 라인은 상기 제2 감지 패턴과 동일한 층 상에 배치될 수 있다.
상기 제1 감지 라인은 상기 제1 감지 패턴과 일체의 형상을 가질 수 있다.
상기 제1 감지 라인은 상기 제1 감지 패턴의 적어도 일부를 커버할 수 있다.
상기 베이스 기판은, 일 방향을 따라 연장되고 상기 일 방향에 교차하는 방향에서 서로 대향된 제1 변과 제2 변, 및 상기 교차하는 방향을 따라 연장되고 상기 일 방향에서 서로 대향된 제3 변과 제4 변을 포함하고, 상기 노치부는 상기 제1 변과 상기 제4 변에 연결되고, 상기 제1 변은 상기 제2 변보다 짧은 길이를 갖고, 상기 제4 변은 상기 제3 변보다 짧은 길이를 가질 수 있다.
상기 전자 모듈은 촬영 모듈, 음향 출력 모듈, 광 감지 모듈, 및 열 감지 모듈 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 일 실시예에 따른 전자 장치는, 노치 영역을 제공하는 노치부가 정의되고, 영상을 표시하는 표시 패널 유닛 및 상기 표시 패널 유닛 상에 배치된 입력 감지 유닛을 포함하는 전자 패널, 및 상기 노치 영역과 평면상에서 중첩하도록 배치되는 전자 모듈을 포함하고, 상기 입력 감지 유닛은, 일 방향을 따라 연장되고 상기 노치부에 인접하는 일 단 및 상기 일 단에 대향되는 타 단을 포함하는 제1 전극, 상기 제1 전극에 교차하는 방향으로 연장되고, 상기 노치부에 인접하는 일 단 및 상기 일 단에 대향되는 타 단을 포함하는 제2 전극, 상기 제1 전극에 연결된 제1 라인, 및 상기 제2 전극에 연결된 제2 라인을 포함하고, 상기 제1 라인은 상기 제1 전극을 사이에 두고 상기 노치부로부터 이격되고 상기 제2 라인은 상기 노치부와 상기 제2 전극 사이에 배치된다.
본 발명의 일 실시예에 따른 전자 장치는, 상기 제2 전극에 연결된 제3 라인을 더 포함하고, 상기 제3 라인은 상기 노치부로부터 이격되어 상기 제2 전극의 상기 타 단에 연결될 수 있다.
상기 제1 내지 제3 라인들은 평면상에서 비 중첩할 수 있다.
상기 제1 라인과 상기 제2 라인은 동일 층 상에 배치될 수 있다.
본 발명의 일 실시예에 따른 전자 장치는, 상기 표시 패널 유닛에 연결된 복수의 표시 패널 패드들, 상기 제1 라인에 연결된 제1 패드, 상기 제2 라인에 연결된 제2 패드, 및 상기 제3 라인에 연결된 제3 패드를 더 포함하고, 상기 제1 내지 제3 패드들은 상기 표시 패널 패드들로부터 동일측에 배치될 수 있다.
본 발명의 일 실시예에 따른 전자 장치는, 상기 표시 패널 유닛에 연결된 복수의 표시 패널 패드들, 상기 제1 라인에 연결된 제1 패드, 상기 제2 라인에 연결된 제2 패드, 및 상기 제3 라인에 연결된 제3 패드를 더 포함하고, 상기 제1 패드는 상기 표시 패널 패드들을 사이에 두고 상기 제2 패드 및 상기 제3 패드 중 적어도 어느 하나와 이격되어 배치될 수 있다.
본 발명에 따르면, 입력 감지 유닛에 있어서, 서로 상이한 전기적 신호를 전달하는 신호 라인들 사이의 평면상에서의 중첩에 따른 노이즈 발생을 방지할 수 있다. 또한, 비 정형의 액티브 영역을 제공하는 전자 장치에 있어서, 신호 라인들의 중첩을 감소시키는 배치를 통해 외부 입력을 감지하는 감도 저하 불량을 용이하게 방지할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 1b는 도 1a에 도시된 전자 장치의 분해 사시도이다.
도 2는 도 1a에 도시된 전자 장치의 전자 장치의 블록도이다.
도 3은 도 2a에 도시된 구성들 중 일부 구성을 도시한 분해 사시도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 전자 패널의 일부 구성들을 도시한 평면도들이다.
도 5a 및 도 5b는 전자 패널의 일부 영역을 확대한 평면도들이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 전자 패널의 일부 영역을 간략히 도시한 단면도들이다.
도 7a는 도 3의 AA'영역을 간략히 도시한 평면도이다.
도 7b는 도 3의 BB'를 따라 자른 단면도이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 전자 패널의 평면도들이다.
도 9a는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 9b는 도 9a에 도시된 일부 구성의 평면도이다.
도 10a는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 10b는 도 10a에 도시된 일부 구성의 평면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의됩니다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 일 실시예에 따른 전자 장치의 사시도이다. 도 1b는 도 1a에 도시된 전자 장치의 분해 사시도이다. 도 2는 도 1a에 도시된 전자 장치의 전자 장치의 블록도이다.
도 1a는 본 발명의 일 실시예에 따른 전자 장치의 사시도이다. 도 1b는 도 1a에 도시된 전자 장치의 분해 사시도이다. 도 2는 도 1a에 도시된 전자 장치의 전자 장치의 블록도이다. 이하, 도 1a 내지 도 2를 참조하여 본 발명에 대해 설명한다.
전자 장치(ED)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 전자 장치(ED)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 전자 장치(ED)는 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등을 포함할 수 있다. 본 실시예에서, 전자 장치(ED)는 스마트 폰으로 예시적으로 도시되었다.
전자 장치(ED)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(IS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(IS)은 전자 장치(ED)의 전면(front surface)과 대응될 수 있으며, 윈도우 부재(WM)의 전면(IS)과 대응될 수 있다. 이하, 전자 장치(ED)의 표시면, 전면, 및 윈도우 부재(WM)의 전면은 동일한 참조부호를 사용하기로 한다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다. 도 1a에서 영상(IM)의 일 예로 인터넷 검색창이 도시되었다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 전면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다. 전면과 배면 사이의 제3 방향(DR3)에서의 이격 거리는 표시 패널(DP)의 제3 방향(DR3)에서의 두께와 대응될 수 있다. 전면과 한편, 제1 내지 제3 방향들(DR1, DR3, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
전자 장치(ED)의 전면은 투과 영역(TA) 및 베젤 영역(BZA)으로 구분될 수 있다. 전자 장치(ED)의 전면은 실질적으로 윈도우 부재(WM)의 전면(IS)에 의해 정의될 수 있다. 이하, 전자 장치(ED)의 전면과 윈도우 부재(WM)의 전면(IS)은 동일한 참조부호로 설명한다.
투과 영역(TA)은 영상(IM)이 표시되는 영역일 수 있다. 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인한다. 본 실시예에서, 투과 영역(TA)은 꼭지점들이 둥근 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤 영역(BZA)은 투과 영역(TA)에 인접한다. 베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 투과 영역(TA)을 에워쌀 수 있다. 이에 따라, 투과 영역(TA)의 형상은 실질적으로 베젤 영역(BA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TA)의 일측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 전자 장치는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 실시예에서, 베젤 영역(BZA)은 적어도 일측이 주변에 비해 투과 영역(TA)을 향해 돌출된 형상을 가질 수 있다. 이에 따라, 상대적으로 투과 영역(TA)은 주변에 비해 상대적으로 함몰된 일측을 포함하는 형상을 가질 수 있다.
베젤 영역(BZA) 중 돌출된 형상을 가진 영역에는 소정의 모듈 홀(EMH)이 배치될 수 있다. 모듈 홀(EMH)은 투과 영역(TA)과 대응되도록 광학적으로 투명한 영역일 수 있다. 본 실시예에서는 서로 이격된 두 개의 모듈 홀들을 예시적으로 도시하였다. 전자 장치(ED)는 모듈 홀(EMH)을 통해 외부에서 인가되는 광 또는 열을 수신하거나, 피사체를 촬영할 수 있다. 모듈 홀(EMH)은 후술하는 전자 모듈들(EM1, EM2) 중 적어도 어느 하나와 중첩할 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
본 발명에 따른 전자 장치(ED)는 외부에서 인가되는 사용자의 입력(TC)을 감지할 수 있다. 사용자의 입력(TC)은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 본 실시예에서, 사용자의 입력(TC)은 전면에 인가되는 사용자의 손으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 상술한 바와 같이 사용자의 입력(TC)은 다양한 형태로 제공될 수 있고, 또한, 전자 장치(ED)는 전자 장치(ED)의 구조에 따라 전자 장치(ED)의 측면이나 배면에 인가되는 사용자의 입력(TC)을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
전자 장치(ED)는 표시면(IS)을 활성화시켜 영상(IM)을 활성화시키는 동시에 외부 입력(TC)을 감지할 수 있다. 본 실시예에서 외부 입력(TC)을 감지하는 영역은 영상(IM)이 표시되는 투과 영역(TA) 구비된 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 외부 입력(TC)을 감지하는 영역은 베젤 영역(BZA)에 제공되거나, 표시면(IS)의 모든 영역에 제공될 수도 있다.
도 1b 및 도 2를 참조하여 전자 장치(ED)의 구성들을 살펴보면, 전자 장치(ED)는 표시 장치(DD), 전자 모듈(EM), 전원공급 모듈(PM), 브라켓(BRK), 및 외부 케이스(EDC)를 포함할 수 있다. 도 1a 및 도 1b에서 상기 구성들은 단순하게 도시되었다.
표시 장치(DD)는 윈도우 부재(WM) 및 전자 패널(EP)을 포함한다. 도 1a에 도시된 것과 같이, 윈도우 부재(WM)는 전자 장치(ED)의 외관을 구성한다. 윈도우 부재(WM)는 외부 충격으로부터 전자 장치(ED) 내부 구성들을 보호하며, 실질적으로 전자 장치(ED)의 표시면(IS)을 제공하는 구성일 수 있다.
전자 패널(EP)은 윈도우 부재(WM)의 배면에 배치된다. 전자 패널(EP)은 이미지(IM)를 표시하고 외부 입력(TC)을 감지할 수 있다. 전자 패널(EP)은 표시 패널 유닛(DPU) 및 입력 감지 유닛(ISU)을 포함할 수 있다. 표시 패널 유닛(DPU)은 실질적으로 영상(IM)을 생성하는 구성일 수 있다. 표시 패널 유닛(DPU)이 생성하는 영상(IM)은 투과 영역(TA)을 통해 표시면(IS)에 표시되어 외부에서 사용자에게 시인된다.
입력 감지 유닛(ISU)은 외부에서 인가되는 외부 입력(TC)을 감지한다. 상술한 바와 같이, 입력 감지 유닛(ISU)은 윈도우 부재(WM)에 제공되는 외부 입력(TC)을 감지할 수 있다.
외부 케이스(EDC)는 윈도우 부재(WM)와 결합될 수 있다. 외부 케이스(EDC)는 전자 장치(ED)의 외관을 구성한다. 수납 부재(BM)는 윈도우 부재(WM)와 결합되어 내부 공간을 정의한다.
외부 케이스(EDC)는 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 외부 케이스(EDC)는 글라스, 플라스틱, 메탈로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 외부 케이스(EDC)는 내부 공간에 수용된 전자 장치(ED)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다. 외부 케이스(EDC)가 제공하는 내부 공간에는 전자 장치(ED)를 구성하는 각종 구성들이 수용될 수 있다.
브라켓(BRK)은 표시 장치(DD) 및/또는 외부 케이스(EDC)와 결합되어 전자 장치(ED)의 내부 공간을 분할한다. 브라켓(BRK)은 다른 구성부품들이 배치될 수 있는 공간을 제공한다. 또한, 브라켓(BRK)은 표시 장치(DD)가 흔들림 없이 고정되도록 표시 장치(DD)를 지지할 수 있다. 브라켓(BRK)에는 전자모듈(EM)이 고정되도록 전자모듈(EM)의 형상에 대응하는 결합홈이 정의될 수 있다. 브라켓(BRK)은 금속 또는 플라스틱 부재를 포함한다. 하나의 브라켓(BRK)을 예시적으로 도시하였으나, 전자 장치(ED)는 복수 개의 브라켓(BRK)을 포함할 수 있다.
전원공급 모듈(PM)은 전자장치(ED)의 전반적인 동작에 필요한 전원을 공급한다. 전원공급 모듈(PM)은 통상적인 배터리 모듈을 포함할 수 있다.
전자 모듈(EM)은 마더보드 및 마더보드에 실장되며 전자 장치(ED)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 마더 보드는 커넥터(미 도시)를 통해 표시장치(DD)와 전기적으로 연결될 수 있다. 여기서 마더 보드는 리지드 타입의 인쇄회로기판을 포함할 수 있다.
전자 모듈(EM)은 전자 패널(EP)과 전기적으로 연결된 마더보드에 직접 실장되거나 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 마더보드에 전기적으로 연결될 수 있다. 여기서 마더보드는 리지드 타입의 인쇄 회로 기판을 포함할 수 있다.
전자 모듈(EM)은 제어 모듈(10), 무선통신 모듈(20), 영상입력 모듈(30), 음향입력 모듈(40), 음향출력 모듈(50), 메모리(60), 외부 인터페이스(70), 발광 모듈(80), 수광 모듈(90), 및 카메라 모듈(100) 등을 포함할 수 있다. 상기 모듈들 중 일부는 마더보드에 실장되지 않고, 연성회로기판을 통해 마더보드에 전기적으로 연결될 수 있다.
제어 모듈(10)은 전자 장치(ED)의 전반적인 동작을 제어한다. 제어 모듈(10)은 마이크로프로세서일 수 있다. 예를 들어 제어 모듈(10)은 표시장치(DD)를 활성화 시키거나, 비활성화 시킨다. 제어 모듈(10)은 표시장치(DD)로부터 수신된 터치 신호에 근거하여 영상입력 모듈(30), 음향입력 모듈(40), 음향출력 모듈(50) 등을 제어할 수 있다.
무선통신 모듈(20)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(20)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(20)은 송신할 신호를 변조하여 송신하는 송신부(22)와, 수신되는 신호를 복조하는 수신부(24)를 포함한다.
영상입력 모듈(30)은 영상 신호를 처리하여 표시장치(DD)에 표시 가능한 영상 데이터로 변환한다. 음향입력 모듈(40)은 녹음 모드, 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력받아 전기적인 음성 데이터로 변환한다. 음향출력 모듈(50)은 무선통신 모듈(20)로부터 수신된 음향 데이터 또는 메모리(60)에 저장된 음향 데이터를 변환하여 외부로 출력한다.
외부 인터페이스(70)는 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 한다.
발광 모듈(80)은 광을 생성하여 출력한다. 발광 모듈(80)은 적외선을 출력할 수 있다. 발광 모듈(80)은 LED 소자를 포함할 수 있다. 수광 모듈(90)은 적외선을 감지할 수 있다. 수광 모듈(90)은 소정 레벨 이상의 적외선이 감지된 때 활성화될 수 있다. 수광 모듈(90)은 CMOS 센서를 포함할 수 있다. 발광 모듈(80)에서 생성된 적외광이 출력된 후, 외부 물체(예컨대 사용자 손가락 또는 얼굴)에 의해 반사되고, 반사된 적외광이 수광 모듈(90)에 입사될 수 있다. 카메라 모듈(100)은 외부의 이미지를 촬영한다.
전자 모듈(EM)은 모듈 홀(EMH)을 통해 전달되는 외부 입력을 수신하거나 모듈 홀(MH)을 통해 출력을 제공할 수 있다. 전자 모듈(EM2)은 도 2에 도시된 구성들 중 적어도 어느 하나일 수 있다. 예를 들어, 전자 모듈(EM)은 카메라, 스피커, 또는 광이나 열 등의 감지 센서일 수 있다. 전자 모듈(EM)은 모듈 홀(EMH)을 통해 수신되는 외부 피사체를 감지하거나 모듈 홀(EMH)을 통해 음성 등의 소리 신호를 외부에 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 전자 모듈(EM)은 도 2에 도시된 모듈들 중 복수의 모듈들을 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
한편, 도시되지 않았으나, 본 발명의 일 실시예에 따른 전자 장치(EA)는 전자 모듈(EM)과 전자 패널(EP) 사이에 배치되는 투명 부재를 더 포함할 수도 있다. 모듈 홀(MH)을 통해 전달되는 외부 입력이 투명 부재를 통과하여 전자 모듈(EM)에 전달되도록 투명 부재는 광학적으로 투명한 필름일 수 있다. 투명 부재는 전자 패널(EP)의 배면에 부착되거나 별도의 점착층 없이 전자 패널(EP)과 전자 모듈(EM) 사이에 배치될 수 있다. 본 발명의 일 실시예에 따른 전자 장치(EA)는 다양한 구조를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 3은 도 2a에 도시된 구성들 중 일부 구성을 도시한 분해 사시도이다. 도 3에는 표시 장치(DD)의 분해 사시도를 도시하였다. 이하, 도 3을 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 2에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
표시 장치(DD)는 상술한 윈도우 부재(WM)와 전자 패널(EP) 외에, 메인 회로 기판(MCB), 제1 회로 기판(CB1), 및 제2 회로 기판(CB2)을 포함할 수 있다.
상술한 바와 같이, 윈도우 부재(WM)는 광학적으로 투명한 투과 영역(TA) 및 투과 영역(TA)에 인접한 베젤 영역(BZA)을 포함하는 전면을 포함한다. 윈도우 부재(WM)는 도 2a에 도시된 윈도우 부재(WM)와 대응되므로, 이하 중복된 설명은 생략하기로 한다.
전자 패널(EP)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS1)을 제공한다. 전자 패널(EP)은 전기적 신호에 따라 액티브 영역(AA)을 활성화시킨다. 전자 패널(EP)은 평면상에서 구분되는 액티브 영역(AA) 및 주변 영역(NAA)을 포함할 수 있다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다. 투과 영역(TA)은 적어도 액티브 영역(AA)의 전체와 중첩할 수 있다.
본 실시예에서, 액티브 영역(AA)은 이미지(IM: 도 1a 참조)가 표시되는 영역이며, 동시에 외부 입력(TC: 도 1a 참조)이 감지되는 영역일 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA) 내에서 이미지(IM)가 표시되는 영역과 외부 입력(TC)이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로, 구동 배선, 또는 패드 등이 배치될 수 있다.
본 실시예에서, 복수의 패드들(PD)을 주변 영역(NAA)에 간략히 도시하였다. 패드들(PD)은 제1 방향(DR1)을 따라 서로 이격되어 배열된다. 본 실시예에서, 패드들(PD)은 복수의 표시 패널 패드들 및 복수의 입력 감지 패드들을 포함할 수 있다.
표시 패널 패드들은 제1 회로 기판(CB1)에 접속된다. 본 실시예에서, 표시 패널 패드들은 제1 회로 기판(CB1)에 의해 커버된 상태로 도시되어, 용이한 설명을 위해 음영 처리하여 도시하였다.
입력 감지 패드들은 제1 회로 기판(CB1)으로부터 노출되어 제2 회로 기판(CB2)에 접속된다. 입력 감지 패드들은 제1 회로 기판(CB1)에 접속되는 패드들을 사이에 두고, 분리된 두 영역들에 배열될 수 있다.
제1 회로 기판(CB1) 및 제2 회로 기판(CB2)은 패드들(PD)에 접속되어 전자 패널(EP)과 전기적으로 연결된다. 제1 회로 기판(CB1) 및 제2 회로 기판(CB2)은 서로 다른 패드들에 연결될 수 있다.
제1 회로 기판(CB1)은 표시 패널 패드들에 연결된다. 제1 회로 기판(CB1)은 연성 회로 기판일 수 있다. 제1 회로 기판(CB1)은 표시 패널 패드들을 통해 전자 패널(EP)의 표시 패널 유닛(DPU: 도 2 참조)과 전기적으로 연결될 수 있다.
제2 회로 기판(CB2)은 입력 감지 패드들에 연결된다. 제2 회로 기판(CB2)은 연성 회로 기판일 수 있다. 제2 회로 기판(CB2)은 입력 감지 패드들을 통해 전자 패널(EP)의 입력 감지 유닛(ISU: 도 2 참조)에 전기적으로 연결될 수 있다.
제2 회로 기판(CB2)은 제1 내지 제3 절개부들(P1, P2, P3)을 포함할 수 있다. 제1 절개부(P1)와 제2 절개부(P1)는 제1 방향(DR1)에서 서로 이격되어 두 영역으로 분리된 입력 감지 패드들(TPD)에 각각 연결된다. 본 발명에 따른 제2 회로 기판(CB2)은 서로 이격된 절개부들(P1, P2)을 포함함으로써, 두 영역으로 분리되어 배열된 입력 감지 패드들 각각에 용이하게 접속될 수 있다.
제3 절개부(P3)는 제1 절개부(P1) 및 제2 절개부(P2)의 반대 방향으로 연장된다. 제3 절개부(P3)는 메인 회로 기판(MCB)에 접속될 수 있다. 도시되지 않았으나, 제3 절개부(P3)에는 메인 회로 기판(MCB)에 연결되기 위한 소정의 커넥터가 더 배치될 수도 있다. 제2 회로 기판(CB3)은 제3 절개부(P3)를 포함함으로써, 메인 회로 기판(MCB)에 용이하게 접속될 수 있다
메인 회로 기판(MCB)은 전자 패널(EP)을 구동하기 위한 각종 구동 회로나 전원 공급을 위한 커넥터 등을 포함할 수 있다. 제1 회로 기판(CB1)과 제2 회로 기판(CB2)은 각각 메인 회로 기판(MCB)에 접속될 수 있다. 본 발명에 따르면, 하나의 메인 회로 기판(MCB)을 통해 전자 패널(EP)을 용이하게 제어할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 전자 패널(EP)에 있어서, 입력 감지 유닛(ISU)과 표시 패널 유닛(DPU)은 서로 다른 메인 회로 기판에 연결될 수도 있고, 제1 회로 기판(CB1)과 제2 회로 기판(CB2) 중 어느 하나는 메인 회로 기판(MCB)에 연결되지 않을 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
한편, 본 실시예에서, 전자 패널(EP)은 액티브 영역(AA) 및 주변 영역(NAA)이 윈도우 부재(WM)를 향하는 평탄한 상태로 조립된다. 다만 이는 예시적으로 도시한 것이고, 전자 패널(EP)중 주변 영역(NAA)의 일부는 휘어질 수 있다. 이 때, 주변 영역(NAA) 중 일부는 전자 장치(ED)의 배면을 향하게 되어, 전자 장치(ED) 전면에서의 베젤 영역(BZA)이 감소될 수 있다. 또는, 전자 패널(EP)은 액티브 영역(AA)의 일부도 휘어진 상태로 조립될 수도 있다. 또는, 본 발명의 일 실시예에 따른 전자 패널(EP)에 있어서 주변 영역(NAA)은 생략될 수도 있다.
전자 패널(EP)은 평면상에서 비 정형의 액티브 영역(AA)을 제공할 수 있다. 액티브 영역(AA)의 형상은 전자 패널(EP)의 평면상에서의 형상이나, 전자 패널(EP)을 구성하는 구성들의 배치를 통해 다양하게 설계될 수 있다.
예를 들어, 전자 패널(EP)의 적어도 일측에는 다른 측들 대비 함몰된 노치부(NT)가 정의될 수 있다. 이에 따라, 액티브 영역(AA)은 적어도 일측이 함몰된 형상으로 정의될 수 있다.
도 3에서 노치부(NT)는 전자 패널(EP)의 우측 상단에 정의된 것으로 도시되었다. 구체적으로, 본 실시예에서, 전자 패널(EP)은 제1 변(S1), 제2 변(S2), 제3 변(S3), 제4 변(S4), 및 노치부(NT)를 포함하는 복수의 모서리들을 가진 다각 형상으로 도시되었다.
제1 변(S1)은 제1 방향(DR1)을 따라 연장된다. 제2 변(S2)은 제1 변(S1)과 평행을 이루며 제1 변(S1)에 대향되는 모서리일 수 있다. 제2 변(S2)은 제1 방향(DR1)에서 제1 변(S1)보다 긴 길이를 가진다.
제3 변(S3)은 제2 방향(DR2)을 따라 연장되며, 제1 변(S1)의 일 단과 제2 변(S2)의 일 단을 연결한다. 제4 변(S4)은 제3 변(S3)과 평행을 이루며, 노치부(NT)와 제2 변(S2)의 타 단을 연결한다. 제4 변(S4)은 제3 변(S3)에 대향되는 모서리일 수 있다. 제4 변(S4)은 제2 방향(DR2)에서 제3 변(S3)보다 짧은 길이를 가진다.
노치부(NT)는 제1 변(S1)의 타 단과 제4 변(S4)을 연결한다. 노치부(NT)는 서로 연결된 제1 노치변(N1)과 제2 노치변(N2)을 포함한다.
제1 노치변(N1)은 제1 방향(DR1)을 따라 연장되고 제4 변(S4)에 연결된다. 제1 노치변(N1)은 제1 변(S1) 및 제2 변(S2)과 평행을 이루며, 제2 변(S2)의 일부와 대향될 수 있다.
제2 노치변(N2)은 제2 방향(DR2)을 따라 연장되고 제1 변(S1)의 타 단에 연결된다. 제2 노치변(N2)은 제3 변(S3) 및 제4 변(S4)과 평행을 이루며, 제3 변(S3)의 일부와 대향될 수 있다.
노치부(NT)는 제2 변(S2)과 제3 변(S3)을 포함하는 사각 형상의 패널 중 일부가 제거되어 정의된 부분일 수 있다. 이에 따라, 제1 노치변(N1)은 제1 변(S1)과 제2 변(S2) 사이의 길이의 차이와 실질적으로 동일한 길이를 가질 수 있다. 또한, 제2 노치변(N2)은 제3 변(S3)과 제4 변(S4) 사이의 길이의 차이와 실질적으로 동일한 길이를 가질 수 있다.
노치부(NT)와 인접한 공간은 노치 영역(NTA)으로 정의될 수 있다. 노치 영역(NTA)은 제1 방향(DR1)에서 제1 노치변(N1)의 길이와 대응되는 길이를 갖고, 제2 방향(DR2)에서 제2 노치변(N2)의 길이와 대응되는 너비를 가진 사각 형상으로 정의될 수 있다. 노치부(NT)에 의해 정의되는 노치 영역(NTA)은 모듈 홀(EMH)과 중첩하는 영역이며, 전자 모듈(EM: 도 2a 참조)과 평면상에서 중첩하는 영역일 수 있다.
전자 모듈(EM)은 노치 영역(NTA)에 중첩하도록 배치됨으로써, 전자 패널(EP)의 구성들, 예를 들어 신호 라인들이나 화소들과 간섭되지 않을 수 있다. 예를 들어, 전자 모듈(EM)이 카메라 모듈인 경우, 전자 모듈(EM)은 노치 영역(NTA)에 배치됨으로써 전자 패널(EP)에 배치된 구성들과 평면상에서 중첩되지 않을 수 있다. 이에 따라, 베젤 영역(BZA)의 증가 없이도 피사체를 용이하게 촬영할 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 전자 패널의 일부 구성들을 도시한 평면도들이다. 도 5a 및 도 5b는 전자 패널의 일부 영역을 확대한 평면도들이다. 도 4a에는 표시 패널 유닛(DPU)의 평면도를 간략히 도시하였고, 도 4b에는 입력 감지 유닛(ISU)의 평면도를 간략히 도시하였다. 도 5a에는 도 4b에 도시된 XX영역을 도시하였고, 도 5b에는 도 4b에 도시된 YY영역을 도시하였다. 이하, 도 4a 내지 도 5b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 3에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 4a에 도시된 것과 같이, 표시 패널 유닛(DPU)은 복수의 신호 라인들(GL, DL, PL), 복수의 화소들(PX), 전원 패턴(VDD), 및 복수의 표시 패널 패드들(DPD)을 포함할 수 있다. 표시 패널 유닛(DPU)의 구성들은 베이스 기판(BS) 상에 배치될 수 있다. 도 4a에는 용이한 설명을 위해 하나의 화소(PX)에 대한 신호 회로도를 간략히 도시하였고, 하나의 화소(PX)에 연결된 신호 라인들(GL, DL, PL)을 표시하였다.
베이스 기판(BS)은 제1 영역(AA1) 및 제2 영역(NAA1)을 포함하는 전면(IS1)을 제공할 수 있다. 제1 영역(AA1)은 화소들(PX)이 배치되는 영역으로, 전자 패널의 모서리들(S1, S2, S3, S4) 및 노치부(NT)를 따라 정의되는 형상을 가진다. 이에 따라, 화소들(PX)은 노치 영역(NTA)에는 배치되지 않을 수 있다. 제1 영역(AA1)은 액티브 영역(AA: 도 3 참조)과 대응되고 제2 영역(NAA1)은 주변 영역(NAA: 도 3 참조)과 대응될 수 있다.
복수의 신호 라인들(GL, DL, PL)은 스캔 라인(GL), 데이터 라인(DL), 및 전원 라인(PL)을 포함할 수 있다. 스캔 라인(GL)은 화소(PX)에 스캔 신호를 전달한다. 화소(PX)는 스캔 신호에 응답하여 온/오프될 수 있다. 데이터 라인(DL)은 화소(PX)에 데이터 신호를 전달한다. 화소(PX)는 데이터 신호에 응답하여 광을 표시할 수 있다. 전원 라인(PL)은 화소(PX)에 전원 신호(이하, 제1 전원 신호)를 전달한다. 한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 화소(PX)는 다양한 신호 라인들에 추가적으로 연결될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
화소(PX)는 복수로 구비되어 제1 영역(AA1) 내에 배열될 수 있다. 본 실시예에서는 복수의 화소들 중 하나의 화소(PX)의 신호 회로도를 예시적으로 도시하였다. 화소(PX)는 제1 박막 트랜지스터(TR1), 커패시터(CP), 제2 박막 트랜지스터(TR2), 및 발광 소자(EE)를 포함할 수 있다. 제1 박막 트랜지스터(TR1)는 화소(PX)의 온-오프를 제어하는 스위칭 소자일 수 있다. 제1 박막 트랜지스터(TR1)는 스캔 라인(GL)을 통해 전달된 스캔 신호에 응답하여 데이터 라인(DL)을 통해 전달된 데이터 신호를 전달 또는 차단할 수 있다.
커패시터(CP)는 제1 박막 트랜지스터(TR1)와 전원 라인(PL)에 연결된다. 커패시터(CP)는 제1 박막 트랜지스터(TR1)로부터 전달된 데이터 신호와 전원 라인(PL)에 인가된 제1 전원 신호 사이의 차이에 대응하는 전하량을 충전한다.
제2 박막 트랜지스터(TR2)는 제1 박막 트랜지스터(TR1), 커패시터(CP), 및 발광 소자(EE)에 연결된다. 제2 박막 트랜지스터(TR2)는 커패시터(CP)에 저장된 전하량에 대응하여 발광 소자(EE)에 흐르는 구동전류를 제어한다. 커패시터(CAP)에 충전된 전하량에 따라 제2 박막 트랜지스터(TR2)의 턴-온 시간이 결정될 수 있다. 제2 박막 트랜지스터(TR2)는 턴-온 시간 동안 전원 라인(PL)을 통해 전달된 제1 전원 신호를 발광 소자(EE)에 제공한다.
발광 소자(EE)는 전기적 신호에 따라 광을 발생시키거나 광량을 제어할 수 있다. 예를 들어, 발광 소자(EE)는 유기발광소자, 양자점 발광소자, 전기 영동 소자, 또는 전기 습윤 소자를 포함할 수 있다.
발광 소자(EE)는 전원 단자(VSS)와 연결되어 전원 라인(PL)이 제공하는 제1 전원 신호와 상이한 전원 신호(이하, 제2 전원 신호)를 제공받는다. 발광 소자(EMD)에는 제2 박막 트랜지스터(TR2)로부터 제공되는 전기적 신호와 제2 전원 신호 사이의 차이에 대응하는 구동 전류가 흐르게 되고, 발광 소자(EE)는 구동 전류에 대응하는 광을 생성할 수 있다. 한편, 이는 예시적으로 도시한 것이고, 화소(PX)는 다양한 구성과 배열을 가진 전자 소자들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
전원 패턴(VDD)은 주변 영역(NAA)에 배치된다. 본 실시예에서, 전원 패턴(VDD)은 복수의 전원 라인들(PL)과 접속된다. 이에 따라, 표시 패널 유닛(DPU)은 전원 패턴(VDD)을 포함함으로써, 복수의 화소들에 동일한 제1 전원 신호를 제공할 수 있다.
표시 패널 패드들(DPD)은 주변 영역(NAA)에 배치된다. 상술한 바와 같이, 제2 회로 기판(CB2: 도 3 참조)은 표시 패널 패드들(DPD)을 통해 표시 패널 유닛(DPU)과 전기적으로 연결된다. 표시 패널 패드들(DPD)은 화소(PX)에 연결된 신호 라인들 중 어느 하나와 연결될 수 있다. 예를 들어, 표시 패널 패드들(DPD)은 데이터 라인(DL)에 연결된 패드(PDD1) 및 전원 패턴(VDD)에 연결된 패드(PDD2)를 포함할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 표시 패널 패드들(DPD)은 스캔 라인(GL)에 연결된 패드나, 미 도시된 신호 라인들에 연결된 패드들을 더 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 4b를 참조하면, 입력 감지 유닛(ISU)은 베이스 기판(BS) 상에 배치된다. 입력 감지 유닛(ISU)은 표시 패널 유닛(DPU) 상에 배치되거나, 표시 패널 유닛(DPU)과 베이스 기판(BS) 사이에 배치되거나, 베이스 기판(BS)을 사이에 두고 표시 패널 유닛(DPU)으로부터 이격되어 배치될 수도 있다.
입력 감지 유닛(ISU)은 복수의 제1 감지 전극들(SE1), 복수의 제2 감지 전극들(SE2), 복수의 라인들(L1, L2, L3, L41, L42, L51, L52, L53), 및 복수의 입력 감지 패드들(TPD1, TPD2)을 포함한다.
제1 감지 전극들(SE1) 및 제2 감지 전극들(SE2)은 제1 영역(AA2)에 배치된다. 제1 영역(AA2)은 표시 패널 유닛(DPU)의 제1 영역(AA1)과 중첩하며, 전자 패널(EP)의 액티브 영역(AA)에 대응될 수 있다. 라인들(L1, L2, L3, L41, L42, L51, L52, L53) 및 입력 감지 패드들(TPD)은 제2 영역(NAA2)에 배치된다. 상술한 바와 같이, 입력 감지 패드들(TPD1, TPD2)은 분리된 영역들에 배치된 제1 감지 패드 그룹(TPD1) 및 제2 감지 패드 그룹(TPD2)을 포함할 수 있다. 제2 영역(NAA2)은 표시 패널 유닛(DPU)의 제2 영역(NAA1)과 중첩하며, 전자 패널(EP)의 주변 영역(NAA)에 대응될 수 있다.
제1 감지 전극들(SE1) 각각은 제1 방향(DR1)을 따라 연장된다. 제1 감지 전극들(SE1)은 제2 방향(DR2)을 따라 배열된다. 제1 감지 전극들(SE1)은 복수의 제1 감지 패턴들(SP1) 및 복수의 제1 브릿지 패턴들(BR1)을 포함할 수 있다. 제1 브릿지 패턴들(BR1) 각각은 제1 방향(DR1)에서 인접하는 두 개의 제1 감지 패턴들(SP1)을 연결한다.
제1 감지 전극들(SE1)은 각각이 제1 방향(DR1)을 따라 연장되고 제2 방향(DR2)을 따라 배열된 복수의 행 전극들(H1, H2)을 포함한다. 행 전극들(H1, H2)은 제1 행 전극(H1) 및 제2 행 전극(H2)을 포함할 수 있다.
제1 행 전극(H1)은 제1 감지 전극들(SE1) 중 제3 변(S3)과 제2 노치변(N2) 사이에 배치된 감지 전극일 수 있다. 제1 행 전극(H1)의 양 단 중 일 단은 노치 영역(NTA)과 마주할 수 있다. 제1 행 전극(H1)은 제1 방향(DR1)에서 볼 때, 노치 영역(NTA)과 중첩할 수 있다. 제1 라인(L1)은 제1 행 전극(H1)을 사이에 두고 제1 방향(DR1)에서 노치 영역(NTA)으로부터 이격되어 배치될 수 있다.
제2 행 전극(H2)은 제1 감지 전극들(SE1) 중 제3 변(S3)과 제4 변(S4) 사이에 배치된 감지 전극일 수 있다. 제2 행 전극(H2)은 제1 방향(DR1)에서 볼 때, 노치 영역(NTA)과 중첩하지 않는다.
제1 행 전극(H1)과 제2 행 전극(H2)은 제1 방향(DR1)에서 서로 상이한 길이를 가질 수 있다. 제1 행 전극(H1)의 제1 방향(DR1)에서의 길이는 제2 행 전극(H2)의 제1 방향(DR1)에서의 길이보다 작은 길이를 가질 수 있다. 제1 행 전극(H1)의 제1 방향(DR1)에서의 길이와 제2 행 전극(H2)의 제1 방향(DR1)에서의 길이의 차이는 실질적으로 제1 노치변(N1)의 길이와 대응될 수 있고, 노치 영역(NTA)의 제1 방향(DR1)에서의 길이와 대응될 수 있다.
제1 행 전극(H1)은 제1 방향(DR1)에서 서로 마주하는 일 단(H1E1, 이하 제1 좌측 단) 및 타 단(H1E2, 이하 제1 우측 단)을 포함한다. 제1 좌측 단(H1E1)은 제3 변(S3)에 인접하고, 제1 우측 단(H1E2)은 제2 노치변(N2)에 인접한다. 제1 우측 단(H1E2)은 노치 영역(NTA)과 제1 방향(DR1)에서 마주한다.
제2 행 전극(H2)도 제1 방향(DR1)에서 서로 대향되는 일 단(H2E1, 이하 제2 좌측 단) 및 타 단(H2E2, 이하 제2 우측 단)을 포함한다. 제2 좌측 단(H2E1)은 제3 변(S3)에 인접하고, 제2 우측 단(H1E2)은 제4 변(S4)에 인접한다. 본 실시예에서, 제1 행 전극(H1)은 단일의 감지 전극으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제1 행 전극(H1)은 노치 영역(NTA)의 제2 방향(DR2)에서의 너비, 즉 제2 노치변(N2)의 길이에 대응되는 수로 구비될 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 제2 감지 전극들(SE2) 각각은 제2 방향(DR2)을 따라 연장된다. 제2 감지 전극들(SE2)은 제1 방향(DR1)을 따라 배열된다. 제2 감지 전극들(SE2)은 제1 감지 전극들(SE1)과 교차되어 배열될 수 있다. 제1 감지 전극들(SE1)은 복수의 제1 감지 패턴들(SP1) 및 복수의 제1 브릿지 패턴들(BR1)을 포함할 수 있다. 제1 브릿지 패턴들(BR1) 각각은 제1 방향(DR1)에서 인접하는 두 개의 제1 감지 패턴들(SP1)을 연결한다.
제2 감지 전극들(SE2)은 각각이 제2 방향(DR2)을 따라 연장되고 제1 방향(DR1)을 따라 배열된 복수의 열 전극들(V1, V2)을 포함한다. 열 전극들(V1, V2)은 제1 열 전극(V1) 및 제2 열 전극(V2)을 포함할 수 있다.
제1 열 전극(V1)은 제2 감지 전극들(SE2) 중 제1 노치변(N1)과 제2 변(S2) 사이에 배치된 감지 전극일 수 있다. 제1 열 전극(V1)의 양 단 중 일 단은 노치 영역(NTA)과 마주할 수 있다. 제1 열 전극(V1)은 제2 방향(DR2)에서 볼 때, 노치 영역(NTA)과 중첩할 수 있다.
제2 열 전극(V2)은 제2 감지 전극들(SE2) 중 제1 변(S1)과 제2 변(S2) 사이에 배치된 감지 전극일 수 있다. 제2 열 전극(V1)은 제2 방향(DR2)에서 볼 때, 노치 영역(NTA)과 중첩하지 않는다.
제1 열 전극(V1)과 제2 열 전극(V2)은 제2 방향(DR2)에서 서로 상이한 길이를 가질 수 있다. 제1 열 전극(V1)의 제2 방향(DR2)에서의 길이는 제2 열 전극(V2)의 제2 방향(DR2)에서의 길이보다 작은 길이를 가질 수 있다. 제1 열 전극(V1)의 제2 방향(DR2)에서의 길이와 제2 열 전극(V2)의 제2 방향(DR2)에서의 길이의 차이는 실질적으로 제2 노치변(N2)의 길이와 대응될 수 있고, 노치 영역(NTA)의 제2 방향(DR2)에서의 너비와 대응될 수 있다.
제1 열 전극(V1)은 제2 방향(DR2)에서 서로 마주하는 일 단(V1E1, 이하 제1 상측 단) 및 타 단(V1E2, 이하 제1 하측 단)을 포함한다. 제1 상측 단(V1E1)은 제1 노치변(N1)에 인접하고, 제1 하측 단(V1E2)은 제2 변(S2)에 인접한다. 제1 상측 단(V1E1)은 노치 영역(NTA)과 제2 방향(DR2)에서 마주한다.
제2 열 전극(V2)도 제2 방향(DR2)에서 서로 대향되는 일 단(V2E1, 이하 제2 상측 단) 및 타 단(V2E2, 이하 제2 하측 단)을 포함한다. 제2 상측 단(V2E1)은 제1 변(S1)에 인접하고, 제2 하측 단(V1E2)은 제2 변(S2)에 인접한다.
라인들(L1, L2, L3, L41, L42, L51, L52, L53)은 제1 감지 전극들(SE1) 및 제2 감지 전극들(SE2)과 입력 감지 패드들(TPD1, TPD2)을 연결한다. 라인들(L1, L2, L3, L41, L42, L43, L51, L52, L53)은 복수의 제1 라인들(L1), 복수의 제2 라인들(L2), 복수의 제3 라인들(L3), 복수의 전원 라인들(L41, L42, L43), 및 복수의 가드 라인들(L51, L52, L53)을 포함할 수 있다.
제1 라인들(L1)은 제1 감지 전극들(SE1)과 제1 감지 패드(T1)를 연결한다. 제1 감지 패드들(T1)은 제1 감지 패드 그룹(TPD1)에 배치된다. 제1 라인들(L1)은 제1 감지 전극들(SE1)의 일 단들에 연결되어 제1 감지 패드 그룹(TPD1) 중 제1 감지 패드들(T1)을 통해 제1 감지 전극들(SE1)에 전기적 신호를 전달한다. 본 실시예에서, 제1 라인들(L1)은 제1 좌측 단(H1E1) 및 제2 좌측 단(H2E1)은 제1 라인들(L1)에 각각 연결될 수 있다.
제2 라인들(L2)은 제2 감지 전극들(SE2)과 제2 감지 패드들(T2)을 연결한다. 제2 감지 패드(T2)는 제2 감지 패드 그룹(TPD2)에 배치된다. 제2 라인들(L2)은 제2 감지 전극들(SE2)의 일 단들에 연결되어 제2 감지 패드 그룹(TPD2) 중 제2 감지 패드들(T2)을 통해 제2 감지 전극들(SE2)에 전기적 신호를 전달한다. 본 실시예에서, 제1 상측 단(V1E1) 및 제2 상측 단(V2E1)은 제2 라인들(L2)에 각각 연결될 수 있다.
본 실시예에 따른 제2 감지 전극들(SE2)은 제3 라인들(L3)과도 연결될 수 있다. 제3 라인들(L3)은 제2 감지 전극들(SE2)과 제3 감지 패드들(T3)을 연결한다. 제3 감지 패드들(T3)은 제2 감지 패드 그룹(TPD2)에 배치된다. 제3 라인들(L3)은 제2 감지 전극들(SE2)의 타 단들에 연결되어 제3 감지 패드들(T3)을 통해 제2 감지 전극들(SE2)에 전기적 신호를 전달한다. 본 실시예에서, 제1 하측 단(V1E2) 및 제2 하측 단(V2E2)은 제3 라인들(L3)에 각각 연결될 수 있다.
본 발명에 따르면, 제1 감지 전극들(SE1)에 비해 상대적으로 긴 길이들을 가진 제2 감지 전극들(SE2)에 제2 라인들(L2) 및 제3 라인들(L3)을 연결시킴으로써, 제2 영역(AA2) 내에서의 저항 감소에 따른 감도 저하를 방지할 수 있다. 이에 따라, 액티브 영역(AA) 내에서의 고른 감도를 제공하는 입력 감지 유닛(ISU)이 제공될 수 있다.
본 실시예에서, 제1 감지 전극들(SE1)에 연결된 제1 라인들(L1)은 제2 감지 전극들(SE2)에 연결된 제2 라인들(L2) 및 제3 라인들(L3)과 평면상에서 비 중첩할 수 있다. 도 5b를 참조하면, 노치 영역(NTA)과 인접하는 영역에는 제1 라인들(L1)과 제2 라인들(L2) 중 제2 라인들(L2)만 존재한다. 제1 감지 전극들(SE1)은 제1 라인들(L1)에 연결되며, 제1 라인들(L1)과의 연결은 좌측 단들(H1E1, H2E2)을 통해 이루어질 수 있다. 제1 우측 단(H1E2)과 제2 우측 단(H2E2)은 제2 영역(AA2)에 인접할 뿐, 제1 라인들(L1)이나 다른 신호 라인에 연결되지 않는다.
본 발명에 따르면, 노치부(NT)에서 제1 라인들(L1)과 제2 라인들(L2)은 평면상에서 이격되고 서로 비 중첩할 수 있다. 이에 따라, 제1 라인들(L1)과 제2 라인들(L2) 사이의 평면상에서의 중첩에 따른 상호 전기적 간섭이 방지될 수 있다. 이에 따라, 제1 라인들(L1)과 제2 라인들(L2) 사이의 기생 커패시턴스 등의 발생이 방지되고, 노치부(NT)가 배치된 영역에서 발생될 수 있는 제1 감지 전극(SE1)과 제2 감지 전극(SE2) 사이의 노이즈가 감소될 수 있다. 이에 따라, 입력 감지 유닛(ISU)의 감도가 향상될 수 있다.
또한, 본 발명에 따르면, 제1 라인들(L1)은 노치부(NT)를 경유하지 않는다. 제1 라인들(L1)은 노치부(NT)에 의해 서로 상이한 길이를 가진 복수의 행 전극들(H1, H2)에 대해 실질적으로 동일한 형태로 접속될 수 있다. 제1 행 전극(H1)과 제2 행 전극(H2)이 서로 상이한 길이들을 갖더라도, 제1 라인들(L1)이 양 단들 중 제2 방향(DR2)을 따라 정렬된 일 단들에 접속됨으로써, 상대적으로 짧은 길이를 가진 제1 행 전극(H1)의 접속을 위해 신호 라인의 길이가 추가되는 문제가 방지될 수 있다. 이에 따라, 전자 패널(EP)이 소정의 노치부(NT)를 갖더라도, 제1 감지 전극들(SE1)과 제1 라인들(L1) 사이의 안정적인 접속이 이루어질 수 있다.
전원 라인들(L41, L42, L43)은 입력 감지 유닛(ISU)에 기저 전압을 제공할 수 있다. 본 실시예에서, 전원 라인들(L41, L42, L43)은 접지 전압을 제공할 수 있다. 전원 라인들(L41, L42, L43)은 서로 다른 패드들에 연결된 제1 전원 라인(L41), 제2 전원 라인(L42), 및 제3 전원 라인(L43)을 포함한다.
제1 전원 라인(L41) 및 제2 전원 라인(L42)은 베이스 기판(BS)의 가장 자리를 따라 배치될 수 있다. 예를 들어, 제1 전원 라인(L41)은 제3 변(S3)을 따라 연장되어 제1 전원 패드(T41)에 연결된다. 제2 전원 라인(L42)은 제1 변(S1), 제2 노치변(N2), 제1 노치변(N1), 및 제4 변(S4)을 경유하여 제2 전원 패드(T42)에 연결된다. 제3 전원 라인(L43)은 제2 변(S2)에 배치되고 제3 라인들(L3)을 따라 연장되어 제3 전원 패드(T43)에 연결된다.
가드 라인들(L51, L52, L53)은 인접하는 신호 라인들 사이를 전기적으로 차폐한다. 본 발명에 따르면, 서로 다른 신호들을 전달하는 인접 신호 라인들 사이의 기생 커패시턴스 발생을 방지하여 노이즈 발생을 용이하게 방지할 수 있다.
본 실시예에서, 가드 라인들(L51, L52, L53)은 서로 다른 패드들에 연결된 제1 가드 라인(L51), 제2 가드 라인(L52), 제3 가드 라인(L53), 제4 가드 라인(L54), 및 제5 가드 라인(L55)을 포함한다.
제1 가드 라인(L51)은 제1 전원 라인(L41)과 제1 라인들(L1) 사이에 배치된다. 구체적으로, 제1 가드 라인(L51)은 제1 라인들(L1) 중 최 좌측에 배치된 제1 라인, 예를 들어 제1 행 전극(H1)에 연결된 제1 라인과 제1 전원 라인(L41) 사이에 배치될 수 있다. 제1 가드 라인(L51)은 제1 행 전극(H1)에 연결된 제1 라인 및 제1 전원 라인(L41) 각각과 상이한 전압을 수신한다. 이에 따라, 제1 행 전극(H1)에 연결된 제1 라인과 제1 전원 라인(L41) 사이의 전기적 간섭이 방지될 수 있다.
제2 가드 라인(L52)은 제2 전원 라인(L42)과 제2 라인들(L2) 사이에 배치된다. 구체적으로, 제2 가드 라인(L52)은 제2 라인들(L2) 중 최 우측에 배치된 제2 라인, 예를 들어 제2 열 전극들(V1) 중 최 좌측에 배치된 제2 열 전극에 연결된 제2 라인과 제2 전원 라인(L42) 사이에 배치될 수 있다. 제2 가드 라인(L52)은 제2 라인 및 제2 전원 라인(L42) 각각과 상이한 전압을 수신한다. 이에 따라, 제2 라인과 제2 전원 라인(L42) 사이의 전기적 간섭이 방지될 수 있다.
제3 가드 라인(L53)은 제3 전원 라인(L43)과 제3 라인들(L3) 사이에 배치된다. 구체적으로, 제3 가드 라인(L53)은 제3 라인들(L3) 중 최 하측에 배치된 제3 라인, 예를 들어 제2 열 전극들(V1) 중 최 좌측에 배치된 제2 열 전극에 연결된 제3 라인과 제3 전원 라인(L43) 사이에 배치될 수 있다. 제3 가드 라인(L53)은 제3 라인 및 제3 전원 라인(L43) 각각과 상이한 전압을 수신한다. 이에 따라, 제3 라인과 제3 전원 라인(L43) 사이의 전기적 간섭이 방지될 수 있다.
제4 가드 라인(L54)은 제1 라인들(L1)과 제3 감지 라인들(L3) 사이에 배치된다. 구체적으로, 제4 가드 라인(L54)은 제1 라인들(L1) 중 최 우측에 배치된 제1 라인과 제3 감지 라인들(L3) 중 최 좌측에 배치된 제3 라인 사이에 배치될 수 있다. 제4 가드 라인(L54)은 인접하는 제1 라인 및 제3 라인과 상이한 전압을 수신한다. 이에 따라, 인접하는 제1 라인과 제3 라인 사이의 전기적 간섭이 방지될 수 있다.
제5 가드 라인(L55)은 제2 라인들(L2)과 감지 전극들(SE1, SE2) 사이에 배치된다. 구체적으로, 제5 가드 라인(L55)은 제4 변(S4)을 따라 연장되어 제2 행 전극들(H2)의 타 단들(H2E2)과 제2 라인들(L2) 중 최 좌측에 배치된 제2 라인 사이에 배치될 수 있다. 제5 가드 라인(L55)은 감지 전극들(SE1, SE2)과 제2 라인 사이를 전기적으로 차폐하여 두 구성들 사이의 전기적 간섭을 방지한다.
한편, 본 발명에 따른 입력 감지 패드들은 표시 패널 패드들(DPD)이 배치되는 영역(점선 표시)을 사이에 두고 제1 방향(DR1)에서 서로 이격되어 배치되는 두 그룹들(TPD1, TPD2)로 구분될 수 있다. 이에 따라, 입력 감지 패드들(TPD1, TPD2)이 배치되는 영역을 분산시켜 신호 라인들의 증가를 방지하고 신호 라인들 설계의 복잡성을 해소할 수 있다.
본 발명에 따르면, 감지 전극들(SE1, SE2)에 연결되는 제1 내지 제3 라인들(L1, L2, L3)이 서로 이격되어 배치될 수 있다. 제1 라인들(L1)은 제1 감지 전극들(SE1)의 일 단들에 연결된다. 노치부(NT)에 인접하는 제1 행 전극(H1)의 타 단(H1E2)에는 신호 라인들이 연결되지 않도록 설계된다.
이에 따라, 제1 라인들(L1)과 제2 라인들(L2) 및 제1 라인들(L1)과 제3 라인들(L3)은 평면상에서 비 중첩할 수 있다. 제1 라인들(L1)이 제2 라인들(L2) 및 제3 라인들(L3)로부터 평면상에서 이격되어 배치되도록 설계됨으로써, 노치부(NT)에서 발생될 수 있는 신호 라인들 사이의 전기적 간섭이 방지되어 노이즈 발생이 방지될 수 있다. 이에 따라, 입력 감지 유닛(ISU)은 노치부(NT)를 구비하면서도 향상된 감도를 가질 수 있다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 전자 패널의 일부 영역을 간략히 도시한 단면도들이다. 도 6a 및 도 6b에는 5a에 도시된 Ⅰ-Ⅰ'를 따라 자른 단면도와 대응되는 영역을 도시하였다. 도 6a 및 도 6b에는 용이한 설명을 위해 표시 패널 유닛(DPU)은 간략히 도시하였다. 이하, 도 6a 및 도 6b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 5b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 6a에 도시된 것과 같이, 입력 감지 유닛(ISU)에 있어서, 제1 라인(L1)과 제2 라인(L2)은 서로 동일한 층 상에 배치될 수 있다. 제1 라인(L1)과 제2 라인(L2)은 제1 감지 패턴(SP1) 및 제2 감지 패턴(SP2)과 동일한 층 상에 배치되어 제1 감지 패턴(SP1) 및 제2 감지 패턴(SP2)에 각각 연결된다.
제1 라인(L1)은 절연층(IOL) 상에 배치되어 제1 감지 패턴(SP1)에 연결된다. 본 실시예에서, 제1 라인(L1)은 제1 감지 패턴(SP1)과 연결된 일체의 형상을 이룰 수 있다.
제1 브릿지 패턴(BP1)은 제2 브릿지 패턴(BP2)과 상이한 층 상에 배치된다. 본 실시예에서, 제1 브릿지 패턴(BP1)은 절연층(IOL)을 사이에 두고 제2 브릿지 패턴(BP2)과 이격되어 배치될 수 있다. 제1 감지 패턴(SP1)은 절연층(IOL)을 관통하여 제1 브릿지 패턴(BP1)에 연결된다. 제2 브릿지 패턴(BP2)은 제2 감지 패턴(SP2)과 동일 층 상에 배치된다.
제2 감지 패턴(SP2), 제2 브릿지 패턴(BP2), 및 제2 라인(L2)은 절연층(IOL) 상에 배치되어 서로 연결된다. 제2 감지 패턴(SP2), 제2 브릿지 패턴(BP2), 및 제2 라인(L2)은 일체로 형성될 수도 있다. 이에 따라, 제2 감지 전극(SE2)과 제2 라인(L2)을 하나의 마스크를 통해 동시에 형성할 수 있어, 공정이 단순화되고 공정 비용이 절감될 수 있다.
또는, 도 6b에 도시된 것과 같이, 제1 라인(L1-1)과 제2 라인(L2-1)은 절연층(IOL) 상에 배치되되, 제1 감지 패턴(SP1) 및 제2 감지 패턴(SP2)과 별도로 형성될 수도 있다. 제1 라인(L1-1)은 절연층(IOL) 상에 배치되어 제1 감지 패턴(SP1)의 적어도 일부를 커버한다. 제1 라인(L1-1)은 제1 감지 패턴(SP1)에 직접 접촉되어 제1 감지 전극(SE1)과 연결될 수 있다.
제2 라인(L2-1)은 절연층(IOL) 상에 배치되어 제2 감지 패턴(SP2)의 적어도 일부를 커버한다 제2 라인(L2-1)은 제2 감지 패턴(SP2)에 직접 접촉되어 제2 감지 전극(SE2)에 연결될 수 있다.
본 발명에 따르면, 제1 라인(L1)과 제2 라인(L2)이 평면상에서 비 중첩하도록 배치된다. 이에 따라, 서로 상이한 전기적 신호들을 전달하는 제1 라인(L1)과 제2 라인(L2)이 동일한 층상에 배치되도록 설계될 수 있다. 본 발명에 따르면, 제1 라인(L1, L1-1)과 제2 라인(L2, L2-1)이 동일한 층상에 배치되도록 설계함으로써, 제1 라인(L1)과 제2 라인(L2)을 하나의 마스크를 통해 동시에 형성할 수 있어 공정이 단순화되고 공정 비용이 절감될 수 있다.
도 7a는 도 3의 AA'영역을 간략히 도시한 평면도이고, 도 7b는 도 3의 BB'를 따라 자른 단면도이다. 도 7a 및 도 7b를 참조하여 본 발명의 일 실시예에 따른 전자 패널에 대해 설명한다. 한편, 도 1a 내지 도 도 6b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 7b에는 제3 변(S3)을 포함하는 영역에서의 전자 패널(EP)의 단면도를 도시하였다. 도 7b에 도시된 것과 같이, 전자 패널(EP)은 도 4a에 도시된 표시 패널 유닛(DPU) 및 도 4b에 도시된 입력 감지 유닛(ISU)을 모두 포함하는 구성으로 도시하였다. 이하, 도 7a 및 도 7b를 참조하여 본 발명에 대해 설명한다.
본 실시예에서, 입력 감지 유닛(ISU)은 표시 패널 유닛(DPU) 상에 배치된다. 표시 패널 유닛(DPU)은 화소(PX) 및 복수의 절연층들(10, 20, 30, 40), 및 봉지층을 포함할 수 있다. 봉지층은 제1 무기층(IOL1), 유기층(OL), 제2 무기층(IOL2)을 포함할 수 있다.
화소(PX)는 액티브 영역(AA)에 배치될 수 있다. 화소(PX)는 광을 생성하여 상술한 이미지(IM)를 구현한다. 화소(PX)는 복수로 구비되어 액티브 영역(AA)에 배열될 수 있다.
도 7b에는 도 4a에 도시된 화소(PX)의 등가 회로도의 구성들 중 하나의 박막 트랜지스터(TR-P, 이하 화소 트랜지스터)와 발광 소자(EE)를 예시적으로 도시하였다. 화소 트랜지스터(TR-P)는 도 4b에 도시된 제2 박막 트랜지스터(TR2)와 대응될 수 있다. 제1 내지 제3 절연층들(10, 20, 30) 각각은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다.
베이스 기판(BS)은 절연 기판일 수 있다. 베이스 기판(BS)은 플렉서블한 상태로 제공될 수 있다. 예를 들어, 베이스 기판(BS)은 폴리 이미드(Polyimide, PI)를 포함할 수 있다. 또는, 베이스 기판(BS)은 리지드한 상태로 제공될 수도 있다. 예를 들어, 베이스 기판(BS)은 유리, 플라스틱 등 다양한 물질로 구성될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 실시예에 따른 전자 패널(EP)은 베이스 기판(BS) 상에 배치된 보조층(BL)을 더 포함할 수 있다. 보조층(BL)은 무기물을 포함한다. 보조층(BL)은 배리어층(barrier layer) 및/또는 버퍼층(buffer layer)을 포함할 수 있다. 이에 따라, 보조층(BL)은 베이스 기판(BS)을 통해 유입되는 산소나 수분이 표시 패널 유닛(DPU)에 침투되는 것을 방지하거나, 표시 패널 유닛(DPU)이 베이스 기판(BS) 상에 안정적으로 형성되도록 베이스 기판(BS)의 표면 에너지를 감소시킬 수 있다.
화소 트랜지스터(TR-P)는 반도체 패턴(SP), 제어 전극(CE), 입력 전극(IE), 및 출력 전극(OE)을 포함한다. 반도체 패턴(SP)은 보조층(BL) 상에 배치된다. 반도체 패턴(SP)은 반도체 물질을 포함할 수 있다. 제어 전극(CE)은 제1 제1 절연층(11)을 사이에 두고 반도체 패턴(SP)으로부터 이격된다. 제어 전극(CE)은 상술한 제1 박막 트랜지스터(TR1) 및 커패시터(CAP)의 일 전극과 연결될 수 있다.
입력 전극(IE)과 출력 전극(OE)은 제2 절연층(12)을 사이에 두고 제어 전극(CE)으로부터 이격된다. 화소 트랜지스터(TR-P)의 입력 전극(IE)과 출력 전극(OE)은 제1 절연층(11) 및 제2 절연층(12)을 관통하여 반도체 패턴(SP)의 일측 및 타측에 각각 접속된다.
제3 절연층(13)은 제2 절연층(12) 상에 배치되어 입력 전극(IE) 및 출력 전극(OE)을 커버한다. 한편, 화소 트랜지스터(TR-P)에 있어서, 반도체 패턴(SP)이 제어 전극(CE) 상에 배치될 수도 있다. 또는, 반도체 패턴(SP)이 입력 전극(IE)과 출력 전극(OE) 상에 배치될 수도 있다. 또는, 입력 전극(IE)과 출력 전극(OE)은 반도체 패턴(SP)과 동일 층 상에 배치되어 반도체 패턴(SP)에 직접 접속될 수도 있다. 본 발명의 일 실시예에 따른 화소 트랜지스터(TR-P)는 다양한 구조들로 형성될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
발광 소자(EE)는 제3 절연층(13) 상에 배치된다. 본 실시예에서, 발광 소자(EE)는 유기발광소자를 예시적으로 도시하였다. 따라서, 발광 소자(EE)는 제1 전극(E1), 발광 패턴(EP1), 유기층(EL), 및 제2 전극(E2)을 포함할 수 있다.
제1 전극(E1)은 제3 절연층(13)을 관통하여 화소 트랜지스터(TR-P)에 접속될 수 있다. 한편, 도시되지 않았으나, 전자 패널(EP)은 제1 전극(E1)과 화소 트랜지스터(TR-P) 사이에 배치되는 별도의 연결 전극을 더 포함할 수도 있고, 이때, 제1 전극(E1)은 연결 전극을 통해 화소 트랜지스터(TR-P)에 전기적으로 접속될 수 있다.
제4 절연층(14)은 제3 절연층(13) 상에 배치된다. 제4 절연층(14)에는 개구부가 정의될 수 있다. 개구부는 제1 전극(E1)의 적어도 일부를 노출시킨다. 제4 절연층(14)은 화소 정의막일 수 있다.
발광 패턴(EP1)은 개구부에 배치되어, 개구부에 의해 노출된 제1 전극(E1) 상에 배치된다. 발광 패턴(EP1)은 발광 물질을 포함할 수 있다. 예를 들어, 발광 패턴(EP1)은 적색, 녹색, 및 청색을 발광하는 물질들 중 적어도 어느 하나의 물질로 구성될 수 있으며, 형광 물질 또는 인광 물질을 포함할 수 있다. 발광 패턴(EP1)은 유기 발광 물질 또는 무기 발광 물질을 포함할 수 있다. 발광 패턴(EP1)은 제1 전극(E1) 및 제2 전극(E2) 사이의 전위 차이에 대응하여 발광할 수 있다.
제어층(EL)은 제1 전극(E1)과 제2 전극(E2) 사이에 배치된다. 제어층(EL)은 발광 패턴(EP1)에 인접하여 배치된다. 제어층(EL)은 전하의 이동을 제어하여 발광 소자(OL)의 발광 효율 및 수명을 향상시킨다. 제어층(EL)은 정공 수송 물질, 정공 주입 물질, 전자 수송 물질, 전자 주입 물질 중 적어도 어느 하나를 포함할 수 있다.
본 실시예에서, 제어층(EL)은 발광 패턴(EP1)과 제2 전극(E2) 사이에 배치된 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제어층(EL)은 발광 패턴(EP1)과 제1 전극(E1) 사이에 배치될 수도 있고, 발광 패턴(EP1)을 사이에 두고 제3 방향(DR3)을 따라 적층되는 복수의 층들로 제공될 수도 있다.
제어층(EL)은 액티브 영역(AA)으로부터 주변 영역(NAA)까지 연장된 일체의 형상을 가질 수 있다. 제어층(EL)은 복수의 화소들에 공통적으로 제공될 수 있다.
제2 전극(E2)은 발광 패턴(EP1) 상에 배치된다. 제2 전극(E2)은 제1 전극(E1)과 대향될 수 있다. 제2 전극(E2)은 액티브 영역(AA)으로부터 주변 영역(NAA)까지 연장된 일체의 형상을 가질 수 있다. 제2 전극(E2)은 복수의 화소들에 공통적으로 제공될 수 있다. 화소들 각각에 배치된 각각의 발광 소자(EE)는 제2 전극(E2)을 통해 공통의 제2 전원 전압(VSS, 도 4a 참조)을 수신한다.
제2 전극(E2)은 투과형 도전 물질 또는 반 투과형 도전 물질을 포함할 수 있다. 이에 따라, 발광 패턴(EP1)에서 생성된 광은 제2 전극(E2)을 통해 제3 방향(DR3)을 향해 용이하게 출사될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 발광 소자(EE)는 설계에 따라, 제1 전극(E1)이 투과형 또는 반 투과형 물질을 포함하는 배면 발광 방식으로 구동되거나, 전면과 배면 모두를 향해 발광하는 양면 발광 방식으로 구동될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
봉지층은 발광 소자(EE) 상에 배치되어 발광 소자(EE)를 봉지한다. 봉지층은 액티브 영역(AA)으로부터 주변 영역(NAA)까지 연장된 일체의 형상을 가질 수 있다. 봉지층은 복수의 화소들에 공통적으로 제공될 수 있다. 한편, 도시되지 않았으나, 제2 전극(E2)과 봉지층 사이에는 제2 전극(E2)을 커버하는 캡핑층이 더 배치될 수도 있다.
봉지층은 제3 방향(DR3)을 따라 순차적으로 적층된 제1 무기층(IOL1), 유기층(OL), 및 제2 무기층(IOL2)을 포함할 수 있다. 다만 이에 한정되지 않고, 봉지층은 복수의 무기층들 및 유기층들을 더 포함할 수 있다.
제1 무기층(IOL1)은 제2 전극(E2)을 커버할 수 있다. 제1 무기층(IOL1)은 외부 수분이나 산소가 발광 소자(EE)에 침투하는 것을 방지할 수 있다. 예를 들어, 제1 무기층(IOL1)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제1 무기층(IOL1)은 증착 공정을 통해 형성될 수 있다.
유기층(OL)은 제1 무기층(IOL1) 상에 배치되어 제1 무기층(IOL1)에 접촉할 수 있다. 유기층(OL)은 제1 무기층(IOL1) 상에 평탄면을 제공할 수 있다. 제1 무기층(IOL1) 상면에 형성된 굴곡이나 제1 무기층(IOL1) 상에 존재하는 파티클(particle) 등은 유기층(OL)에 의해 커버되어, 제1 무기층(IOL1)의 상면의 표면 상태가 유기층(OL) 상에 형성되는 구성들에 미치는 영향을 차단할 수 있다. 또한, 유기층(OL)은 접촉하는 층들 사이의 응력을 완화시킬 수 있다. 유기층(OL)은 유기물을 포함할 수 있고, 스핀 코팅, 슬릿 코팅, 잉크젯 공정과 같은 용액 공정을 통해 형성될 수 있다.
제2 무기층(IOL2)은 유기층(OL) 상에 배치되어 유기층(OL)을 커버한다. 제2 무기층(IOL2)은 제1 무기층(IOL1) 상에 배치되는 것보다 상대적으로 평탄한 면에 안정적으로 형성될 수 있다. 제2 무기층(IOL2)은 유기층(OL)으로부터 방출되는 수분 등을 봉지하여 외부로 유입되는 것을 방지한다. 제2 무기층(IOL2)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제2 무기층(IOL2)은 증착 공정을 통해 형성될 수 있다.
입력 감지 유닛(ISU)은 표시 패널 유닛(DPU) 상에 배치된다. 입력 감지 유닛(ISU)은 액티브 영역(AA)에 배치된 감지 전극(SE) 및 주변 영역(NAA)에 배치된 감지 라인(L1)을 포함한다. 본 실시예서, 감지 라인(L1)은 도 4b에 도시된 제1 라인들(L1)중 일부를 예시적으로 도시하였다.
본 실시예에서, 입력 감지 유닛(ISU)은 제2 무기층(IOL2) 상에 직접 배치된 것으로 도시되었다. 구체적으로, 감지 전극(SE) 및 제1 라인들(L1)은 제2무기층(IOL2) 상에 직접 형성된다. 다만, 이는 예시적으로 도시한 것이고, 감지 전극(SE) 및 제1 라인들(L1)과 제2 무기층(IOL2) 사이에는 버퍼층과 같은 별도의 절연층이 더 배치될 수도 있다. 또한, 감지 전극(SE) 및 제1 라인들(L1)을 보호하기 위해 감지 전극(SE) 및 제1 라인들(L1)을 커버하는 별도의 절연층이 더 배치될 수도 있다.
감지 전극(SE)은 복수의 도전 패턴들(M1, M2)을 포함한다. 도전 패턴들(M1, M2)은 메쉬 패턴들일 수 있다. 도 7b를 참조하면, 도전 패턴들(M1, M2)은 서로 교차하는 제1 메쉬 패턴(M1) 및 제2 메쉬 패턴(M2)을 포함한다.
도 7a에는 서로 이격된 제1 감지 패턴(SP1) 및 제2 감지 패턴(SP2)을 도시하였다. 제1 감지 패턴(SP1) 및 제2 감지 패턴(SP2) 각각은 제1 및 제2 메쉬 패턴들(M1, M2)로 구현될 수 있다.
제1 및 제2 메쉬 패턴들(M1, M2) 각각은 도전 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 메쉬 패턴들(M1, M2) 각각은 금속, 투명 전도성 산화물, 및 전도성 고분자 중 적어도 어느 하나를 포함할 수 있다.
제1 및 제2 메쉬 패턴들(M1, M2) 각각은 발광 패턴(EP1)으로부터 이격되어 배치된다. 제1 및 제2 메쉬 패턴들(M1, M2) 각각은 발광 패턴(EP1)과 평면상에서 비 중첩할 수 있다. 도 7b에는 용이한 설명을 위해, 복수의 발광 패턴들(EP1, EP2, EP3)을 음영 처리하여 도시하였다.
발광 패턴들(EP1, EP2, EP3)은 서로 상이한 컬러의 광들을 발광 시킬 수 있다. 도 7a에 도시된 발광 패턴(EP1)은 발광 패턴들(EP1, EP2, EP3) 중 어느 하나일 수 있다. 발광 패턴들(EP1, EP2, EP3)은 발광하는 광들의 컬러에 따라 상이한 평면적으로 제공될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 발광 패턴들(EP1, EP2, EP3)은 동일한 형상을 가질 수도 있고, 발광 패턴들(EP1, EP2, EP3)이 발광하는 광의 컬러들은 서로 동일할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 발명에 따르면, 감지 전극(SE)이 광학적으로 불 투명하게 형성되더라도 감지 전극(SE)이 발광 패턴들(EP1, EP2, EP3)의 표시 특성에 미치는 영향이 방지될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제1 및 제2 메쉬 패턴들(M1, M2)은 발광 패턴들(EP1, EP2, EP3) 중 일부와 중첩할 수도 있고, 광학적으로 투명하게 제공되어 발광 패턴들(EP1, EP2, EP3)과 중첩하여 배치될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
다시 도 7b를 참조하면, 본 발명의 일 실시예에 따른 전자 패널(EP)은 주변 영역(NAA)에 배치된 박막 트랜지스터(TR-D, 이하 구동 트랜지스터), 복수의 신호 패턴들(E-VSS, E-CNT, VIN, CL), 및 복수의 댐 부들(DM1, DM2)을 더 포함할 수 있다. 구동 트랜지스터(TR-D)와 신호 패턴들(E-VSS, E-CNT, VIN, CL)은 표시 패널 유닛(DPU)을 구성할 수 있다.
구동 트랜지스터(TR-D)는 화소 트랜지스터(TR-P)와 대응되는 구조를 가진 것으로 예시적으로 도시되었다. 예를 들어, 구동 트랜지스터(TR-D)는 베이스 기판(BS) 상에 배치된 반도체 패턴(SP), 제1 절연층(11) 상에 배치된 제어 전극(CE), 제2 절연층(12) 상에 배치된 입력 전극(IE) 및 출력 전극(OE)을 포함할 수 있다. 이에 따라, 화소 트랜지스터(TR-P)와 구동 트랜지스터(TR-D)는 동일 공정 내에서 동시에 형성될 수 있어, 공정이 단순화되고 공정 비용이 절감될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 구동 트랜지스터(TR-D)는 화소 트랜지스터(TR-P)와 상이한 구조를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
신호 패턴들(E-VSS, E-CNT, VIN, CL)은 전원 공급 라인(E-VSS), 연결 전극(E-CNT), 초기화 전압 라인(VIN), 및 구동 신호 라인(CL)을 포함할 수 있다. 전원 공급 라인(E-VSS)은 화소(PX)의 전원 단자(VSS)와 대응될 수 있다. 이에 따라, 전원 공급 라인(E-VSS)은 발광 소자(EE)에 제2 전원 전압을 공급한다. 본 실시예에서, 화소들(PX)에 공급되는 제2 전원 전압들은 모든 화소들(PX)에 대해 공통된 전압일 수 있다.
전원 공급 라인(E-VSS)은 제2 절연층(12) 상에 배치된다. 전원 공급 라인(E-VSS)은 구동 트랜지스터(TR-D)의 입력 전극(IE)이나 출력 전극(OE)과 동일 공정 내에서 동시에 형성될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 전원 공급 라인(E-VSS)은 구동 트랜지스터(TR-D)의 입력 전극(IE)이나 출력 전극(OE)과 다른 층 상에 배치되어 별도의 공정을 통해 형성될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
연결 전극(E-CNT)은 제3 절연층(13) 상에 배치된다. 연결 전극(E-CNT)은 전원 공급 라인(E-VSS)에 전기적으로 접속된다. 연결 전극(E-CNT)은 제3 절연층(13) 상으로부터 연장되어 제3 절연층(13)으로부터 노출된 전원 공급 라인(E-VSS)의 상면을 커버한다.
발광 소자(EE)의 제2 전극(E2)은 표시 영역(DA)으로부터 연장되어 연결 전극(E-CNT)에 접속된다. 연결 전극(E-CNT)은 전원 공급 라인(E-VSS)으로부터 제2 전원 전압을 수신할 수 있다. 이에 따라, 제2 전원 전압은 연결 전극(E-CNT)을 통해 제2 전극(E2)에 전달되어 화소들마다 각각 제공될 수 있다.
연결 전극(E-CNT)은 발광 소자(EE)의 제1 전극(E1)과 동일한 층 상에 배치되어 제1 전극(E1)과 동시에 형성될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 연결 전극(E-CNT)은 제1 전극(E1)과 다른 층 상에 배치될 수도 있다.
구동 신호 라인(CL)은 복수로 제공되어 제2 절연층(12) 상에 배치될 수 있다. 구동 신호 라인(CL)은 주변 영역(NDA)에 배치될 수 있다. 구동 신호 라인(CL)은 패드(미 도시)와 연결되는 라우팅(routing) 배선이거나, 집적 회로(IC)를 구성하는 배선일 수도 있다. 구동 신호 라인(CL)은 제1 방향(DR1)에서 서로 이격되어 배치되며 각각 독립적으로 전기적 신호를 전달한다.
초기화 전압 라인(VIN)은 표시 영역(DA)에 배치되어 화소(PX)에 초기화 전압을 제공한다. 도시되지 않았으나, 초기화 전압 라인(VIN)은 복수로 제공되어 복수의 화소들 각각에 초기화 전압을 제공할 수 있다.
구동 신호 라인(CL)과 초기화 전압 라인(VIN)은 동일한 층 상에 배치되어 동일 공정을 통해 동시에 형성될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 구동 신호 라인(CL)과 초기화 전압 라인(VIN)은 별도의 공정을 통해 독립적으로 형성될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
댐 부(DM1, DM2)는 주변 영역(NDA)에 배치된다. 댐 부(DM1, DM2)는 봉지층(TFE)의 유기층(OL) 형성 시, 유기층(OL)이 표시 영역(DA)으로부터 댐 부(DM1, DM2)의 외측을 향해, 예를 들어 도 7a에서는 제3 변(S3)을 향해, 흘러 넘치는 것을 방지할 수 있다. 댐 부(DM1, DM2)는 표시 영역(DA)의 적어도 일측에 인접하여 배치될 수 있다. 댐 부(DM1, DM2)는 평면상에서 표시 영역(DA)을 에워쌀 수 있다. 댐 부(DM1, DM2)는 복수로 제공되어 제1 댐 부(DM1) 및 제2 댐 부(DM2)를 포함할 수 있다.
제1 댐 부(DM1)는 제2 댐 부(DM2)에 비해 상대적으로 표시 영역(DA)에 가까이 배치될 수 있다. 제1 댐 부(DM1)는 전원 공급 라인(E-VSS)과 평면상에서 중첩하도록 배치될 수 있다. 본 실시예에서, 연결 전극(E-CNT)은 단면상에서 제1 댐 부(DM1)와 전원 공급 라인(E-VSS) 사이를 지날 수 있다.
본 실시예에서, 제1 댐 부(DM1)는 제4 절연층(14)과 동일한 물질을 포함하며, 하나의 마스크를 통해 제4 절연층(14)과 동시에 형성될 수 있다. 이에 따라, 제1 댐 부(DM1)를 형성하기 위한 별도의 공정을 추가하지 않을 수 있어 공정 비용이 절감되고 공정이 단순화될 수 있다.
제2 댐 부(DM2)는 제1 댐 부(DM1)에 비해 상대적으로 외측에 배치될 수 있다. 제2 댐 부(DM2)는 전원 공급 라인(E-VSS)의 일부를 커버하는 위치에 배치될 수 있다. 본 실시예에서, 제2 댐 부(DM2)는 제1 층(DM2-L1) 및 제2 층(DM2-L2)을 포함하는 복층 구조를 가질 수 있다. 예를 들어, 제1 층(DM2-L1)은 제3 절연층(13)과 동시에 형성될 수 있고, 제2 층(DM2-L2)은 제4 절연층(14)과 동시에 형성될 수 있다. 이에 따라, 별도의 공정을 추가하지 않더라도 제2 댐 부(DM2)를 용이하게 형성할 수 있다.
본 실시예에서, 연결 전극(E-CNT)은 제2 댐 부(DM2)의 제1 층(DM2-L1) 상에 일부 중첩하여 배치될 수 있다. 연결 전극(E-CNT)의 끝 단은 제1 층(DM2-L1)과 제2 층(DM2-L2) 사이에 삽입될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 연결 전극(E-CNT)은 제2 댐 부(DM2)까지 연장되지 않을 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
제1 무기층(IOL1) 및 제2 무기층(IOL2)은 액티브 영역(AA)으로부터 제2 댐 부(DM2)의 외측까지 연장될 수 있다. 제1 무기층(IOL1) 및 제2 무기층(IOL2)은 제1 댐 부(DM1) 및 제2 댐 부(DM2)를 커버한다. 유기층(OL)은 제2 댐 부(DM2)의 내측에 배치될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 유기층(OL)의 일부는 제1 댐 부(DM1)와 중첩하는 영역까지 연장되어 형성될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 전자 패널의 평면도들이다. 도 8a 및 도 8b에는 용이한 설명을 위해 입력 감지 유닛(ISU-A, ISU-B)의 평면도들을 도시하였고, 도 4b와 대응되는 영역을 도시하였다. 따라서, 도 1a 내지 도 7에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 8a에 도시된 것과 같이, 입력 감지 유닛(ISU-A)에 있어서, 노치 영역(NTA)은 우측 하 단에 정의될 수도 있다. 노치부(NT)는 입력 감지 패드들(TPD1, TPD2)에 인접하는 위치에 정의된 것으로 도시되었다.
본 실시예에 따른 제1 감지 전극(SE1)에 있어서, 제1 행 전극(H1)은 복수로 구비될 수 있다. 두 개의 제1 행 전극들(H1)이 제2 노치변(N2)에 인접하여 노치 영역(NTA)에 마주한다.
제2 감지 전극(SE2)에 있어서, 제1 열 전극(V1) 중 하측 단부가 노치 영역(NTA)에 마주할 수 있다. 이에 따라, 신호 라인들(SL) 중 제3 감지 패드(T3)에 연결되는 라인들은 제1 노치변(N1) 및 제2 노치변(N2)을 경유하여 제3 감지 패드(T3)에 연결된다. 신호 라인들(SL) 중 제1 감지 패드(T1)에 연결되는 라인들은 제1 행 전극(H1)의 좌측 단부에 연결되어 노치 영역(NTA)으로부터 이격된다. 이에 따라, 신호 라인들(SL)은 평면상에서 비 중첩하여 배치되므로, 평면상에서의 중첩에 따른 노이즈 발생 등의 감도 저하 문제가 방지될 수 있다.
또는, 도 8b를 참조하면, 입력 감지 유닛(ISU-B)에 있어서, 노치 영역(NTA)은 좌측 상 단에 정의될 수도 있다. 입력 감지 유닛(ISU-B)은 실질적으로 도 4b에 도시된 입력 감지 유닛(ISU-B)과 제2 방향(DR2)을 따라 연장된 축을 중심으로 좌우 대칭의 구조를 가질 수 있다. 따라서, 중복된 설명은 생략하기로 한다.
본 발명에 따르면, 입력 감지 유닛(ISU-A, ISU-B)에 있어서, 노치부(NT)는 다양한 위치에 정의될 수 있다. 본 발명에 따르면, 노치부(NT)에서의 신호 라인들(SL) 사이의 평면상에서의 중첩을 방지할 수 있다. 이에 따라, 서로 다른 전기적 신호들을 전달하는 신호 라인들(SL) 간의 노이즈 발생을 방지할 수 있고, 입력 감지 유닛(ISU-A, ISU-B)의 감도 저하를 용이하게 방지할 수 있다.
도 9a는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다. 도 9b는 도 9a에 도시된 일부 구성의 평면도이다. 도 9b에는 용이한 설명을 위해 입력 감지 유닛(ISU-1)의 평면도를 도시하였다. 이하, 도 9a 및 도 9b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 8b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 9a 및 도 9b에 도시된 것과 같이, 표시 장치(DD-1)에 있어서, 패드들(PD)은 표시 패널 패드들(DPD)의 일측에 배치된 입력 감지 패드들(TPD)을 포함할 수 있다. 입력 감지 유닛(ISU-1)에 있어서, 입력 감지 패드들(TPD)의 위치를 제외하고, 다른 구성들은 도 4b에 도시된 입력 감지 유닛(ISU: 도 4b 참조)과 대응될 수 있다. 이하, 중복된 설명은 생략하기로 한다.
입력 감지 패드들(TPD)은 표시 패널 패드들(DPD)에 대하여 제1 방향(DR1)의 반대 방향 측에 인접한다. 도 3에 도시된 표시 장치(DD: 도 3 참조)와 달리, 입력 감지 패드들(TPD)은 단일의 영역 내에 배치될 수 있다.
이에 따라, 제2 회로 기판(CB2-1)은 제2 방향(DR2)을 따라 연장된 직사각형 형상을 가질 수 있다. 제2 회로 기판(CB2-1)은 복수의 절개부들이 없어도 입력 감지 유닛(ISU-1)에 안정적으로 접속될 수 있다.
본 발명에 따르면, 입력 감지 패드들(TPD)의 일 영역에서의 집적도를 향상시킴으로써, 회로 기판(CB2-1)과 입력 감지 유닛(ISU-1) 사이의 조립성이 용이해질 수 있다.
도 10a는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다. 도 10b는 도 10a에 도시된 일부 구성의 평면도이다. 도 10b에는 용이한 설명을 위해 입력 감지 유닛(ISU-2)의 평면도를 도시하였다. 이하, 도 10a 및 도 10b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 9b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 10a 및 도 10b에 도시된 것과 같이, 표시 장치(DD-2)에 있어서, 패드들(PD)은 표시 패널 패드들(DPD)의 일측에 배치된 입력 감지 패드들(TPD)을 포함할 수 있다. 입력 감지 유닛(ISU-2)에 있어서, 입력 감지 패드들(TPD)의 위치를 제외하고, 다른 구성들은 도 4b에 도시된 입력 감지 유닛(ISU: 도 4b 참조)과 대응될 수 있다. 이하, 중복된 설명은 생략하기로 한다.
도 10a 및 도 10b에 도시된 것과 같이, 전자 패널(EP-2)은 제1 변(S11), 제2 변(S12), 제3 변(S13), 및 제4 변(S14)을 포함하는 사각 형상을 가질 수 있다. 즉, 본 실시예에서, 전자 패널(EP-2)은 1 변(S11), 제2 변(S12), 제3 변(S13), 및 제4 변(S14) 중 어느 하나에 연결된 노치부는 제거될 수 있다.
다만, 본 발명의 일 실시예에 따른 전자 패널(EP-2)에 있어서, 액티브 영역(AA)에는 노치부(NT1)가 존재할 수 있다. 즉, 베이스 기판(BS-2)은 제1 방향(DR1)을 따라 연장된 두 변들 및 제2 방향(DR2)을 따라 연장된 두 변들을 포함하는 사각 형상의 플레이트 형상으로 제공되고, 입력 감지 유닛(ISU-2)은 적어도 일측에 정의된 노치부(NT1)를 따라 배열되도록 설계될 수 있다. 이에 따라, 입력 감지 유닛(ISU-2)에 있어서, 노치 영역(NTA)에는 제1 감지 전극(SE1), 제2 감지 전극(SE2), 및 신호 라인들(SL2)이 제공되지 않는다. 입력 감지 유닛(ISU-2)은 베이스 기판(BS-2)과 상이한 형상의 영역에 제공될 수 있다.
노치 영역(NTA)은 투명하게 제공될 수 있다. 예를 들어, 노치 영역(NTA)에는 표시 패널 유닛(DPU: 도 4a 참조)의 구성들도 배치되지 않을 수 있다. 이때, 노치 영역(NTA)은 광학적으로 투명 영역에 해당되며, 전기적 신호에 의해 활성화되지 않는 영역일 수 있다.
또는, 노치 영역(NTA)에는 화소들(PX: 도 4a 참조) 중 일부가 배치될 수도 있다. 이때, 노치 영역(NTA)은 외부 입력이 감지되지는 않으나, 소정의 영상이 표시되는 영역일 수 있다.
본 발명에 따르면, 입력 감지 유닛(ISU-2)은 베이스 기판(BS-2)의 형상에 관계없이 다양한 형상으로 감지 전극들을 배열할 수 있다. 또한, 입력 감지 유닛(ISU-2)은 다양한 형태의 감지 영역을 사용자에게 제공할 수 있다.
본 발명에 따르면, 신호 라인들(SL) 사이의 평면상에서의 중첩이 방지되도록 신호 라인들(SL)의 위치가 설계된 입력 감지 유닛(ISU-2)이 제공될 수 있다. 따라서, 본 발명에 따르면, 전자 패널(EP-2)의 형상에 관계 없이 신호 라인들(SL) 간의 중첩을 방지하여 노이즈 발생을 방지하고 외부 입력에 대해 향상된 감도를 가진 전자 장치를 사용자에게 제공할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
ED: 전자 장치 EP: 전자 패널
ISU: 입력 감지 유닛 NT: 노치부
SL: 신호 라인들

Claims (30)

  1. 각각이 제1 방향을 따라 연장되고 상기 제1 방향과 교차하는 제2 방향을 따라 배열되고, 상기 제2 방향에서 서로 인접하고 상기 제1 방향에서 제1 길이를 가진 제1 행 전극 및 상기 제1 길이보다 큰 제2 길이를 가진 제2 행 전극을 포함하는 복수의 행 전극들;
    각각이 상기 제2 방향을 따라 연장되고 상기 제1 방향을 따라 배열되고, 상기 제1 방향에서 서로 인접하고 상기 제2 방향에서 제3 길이를 가진 제1 열 전극 및 상기 제3 길이보다 큰 제4 길이를 가진 제2 열 전극을 포함하는 복수의 열 전극들;
    상기 행 전극들의 일 단들에 각각 연결된 복수의 제1 라인들;
    상기 열 전극들의 일 단들에 각각 연결된 복수의 제2 라인들; 및
    상기 열 전극들의 타 단들에 각각 연결된 복수의 제3 라인들을 포함하고,
    상기 제1 내지 제3 라인들은 평면상에서 서로 이격되어 배치된 전자 장치.
  2. 제1 항에 있어서,
    상기 제1 행 전극의 일 단과 상기 제2 행 전극의 일 단은 상기 제2 방향을 따라 정렬되고,
    상기 제1 열 전극의 타 단과 상기 제2 열 전극의 타 단은 상기 제1 방향을 따라 정렬된 전자 장치.
  3. 제1 항에 있어서,
    상기 제1 라인들과 상기 제2 라인들은 동일한 층 상에 배치되는 전자 장치.
  4. 제3 항에 있어서,
    상기 행 전극들 각각은, 상기 제1 방향을 따라 배열된 복수의 제1 감지 패턴들 및 상기 제1 감지 패턴들을 연결하는 복수의 제1 브릿지 패턴들을 포함하고,
    상기 열 전극들 각각은, 상기 제2 방향을 따라 배열된 복수의 제2 감지 패턴들 및 상기 제2 감지 패턴들을 연결하고 상기 제1 브릿지 패턴들과 상이한 층 상에 배치된 복수의 제2 브릿지 패턴들을 포함하고,
    상기 제2 라인들은 상기 제2 감지 패턴들과 동일한 층 상에 배치되는 전자 장치.
  5. 제4 항에 있어서,
    상기 제2 라인은 상기 제2 감지 패턴들과 일체의 형상을 갖는 전자 장치.
  6. 제4 항에 있어서,
    상기 제2 라인은 상기 제1 브릿지 패턴들 및 상기 제2 브릿지 패턴들 중 어느 하나와 동일한 층 상에 배치되는 전자 장치.
  7. 제1 항에 있어서,
    상기 제1 라인 내지 제3 라인들과 상이한 전압을 수신하는 기준 라인을 더 포함하고,
    상기 기준 라인은 상기 제1 내지 제3 라인들로부터 평면상에서 이격된 전자 장치.
  8. 제7 항에 있어서,
    상기 제1 라인들, 상기 제2 라인들, 상기 제3 라인들, 및 상기 기준 라인과 상이한 전압을 수신하는 가드 라인을 더 포함하고,
    상기 가드 라인은,
    상기 제1 라인들과 상기 제2 라인들 중 서로 인접하는 하나의 제1 라인과 하나의 제2 라인 사이에 배치된 제1 가드 라인;
    상기 제1 라인들 중 상기 기준 라인과 인접하는 라인과 상기 기준 라인 사이에 배치된 제2 가드 라인;
    상기 제2 라인들 중 상기 기준 라인과 인접하는 라인과 상기 기준 라인 사이에 배치된 제3 가드 라인; 및
    상기 제2 라인들 중 상기 행 전극들에 인접하는 라인과 상기 행 전극들 사이에 배치된 제4 가드 라인 중 적어도 어느 하나를 포함하는 전자 장치.
  9. 제8 항에 있어서,
    상기 제4 가드 라인은, 상기 제1 행 전극의 타 단으로부터 이격되고 상기 제2 행 전극의 타 단에 인접하여 배치되는 전자 장치.
  10. 제1 항에 있어서,
    상기 전자 패널은,
    영상을 표시하는 표시 패널 유닛;
    상기 제1 라인들과 각각 연결된 복수의 제1 패드들;
    상기 제2 라인들과 각각 연결된 복수의 제2 패드;
    상기 제3 라인들과 각각 연결된 복수의 제3 패드들; 및
    상기 표시 패널 유닛에 연결된 복수의 표시 패드들을 더 포함하는 전자 장치.
  11. 제10 항에 있어서,
    상기 제1 패드들은 과 상기 제2 패드들은 상기 표시 패드들을 사이에 두고 상기 제1 방향에서 서로 이격되어, 상기 표시 패드들의 양측에 각각 배치된 전자 장치.
  12. 제10 항에 있어서,
    상기 제1 패드들과 상기 제2 패드들은 상기 표시 패드들로부터 동일한 측에 배치된 전자 장치.
  13. 제1 항에 있어서,
    상기 제1 행 전극의 타 단과 상기 제2 열 전극의 일 단이 마주하는 노치 영역은 상기 열 전극들 및 상기 행 전극들로부터 평면상에서 이격되는 전자 장치.
  14. 제13 항에 있어서,
    상기 노치 영역은 상기 제1 방향에서 상기 제1 길이와 상기 제2 길이 사이의 차이와 대응되는 길이 및 상기 제2 방향에서 상기 제3 길이와 상기 제4 길이 사이의 차이와 대응되는 너비를 가진 전자 장치.
  15. 제14 항에 있어서,
    상기 영상은 상기 노치 영역에 표시되지 않는 전자 장치.
  16. 노치 영역을 제공하는 노치부가 정의된 전자 패널; 및
    상기 노치 영역과 평면상에서 중첩하도록 배치되는 전자 모듈을 포함하고,
    상기 전자 패널은,
    제1 방향을 따라 연장되고, 일 단 및 상기 일 단에 대향되고 상기 노치부에 인접하는 타 단을 포함하는 제1 행 전극;
    상기 제1 방향에 교차하는 제2 방향을 따라 연장되고, 상기 노치부에 인접하는 일 단 및 상기 일 단에 대향되는 타 단을 포함하는 제1 열 전극;
    상기 제1 행 전극에 연결된 제1 감지 라인;
    상기 제1 열 전극의 일 단에 연결된 제2 감지 라인; 및
    상기 제1 열 전극의 타 단에 연결된 제3 감지 라인을 포함하고,
    상기 제1 감지 라인은 상기 제1 행 전극의 상기 일 단에 연결되고 상기 제2 감지 라인 및 상기 제3 감지 라인으로부터 평면상에서 이격된 전자 장치.
  17. 제16 항에 있어서,
    상기 제2 감지 라인의 적어도 일부는 상기 노치부에 인접하는 전자 장치.
  18. 제16 항에 있어서,
    상기 제2 감지 라인의 적어도 일부는 상기 제1 행 전극의 상기 타 단에 인접하는 전자 장치.
  19. 제16 항에 있어서,
    상기 제1 감지 라인과 상기 제2 감지 라인은 동일한 층 상에 배치된 전자 장치.
  20. 제19 항에 있어서,
    상기 제1 행 전극은 상기 제1 방향을 따라 배열된 복수의 제1 감지 패턴들 및 상기 제1 감지 패턴들을 각각 연결하는 복수의 제1 브릿지 패턴들을 포함하고
    상기 제1 열 전극은 상기 제2 방향을 따라 배열된 복수의 제2 감지 패턴들 및 상기 제2 감지 패턴들을 각각 연결하고 상기 제1 브릿지 패턴들과 상이한 층 상에 배치된 복수의 제2 브릿지 패턴들을 포함하고,
    상기 제1 감지 라인은 상기 제1 감지 패턴과 동일한 층 상에 배치되고, 상기 제2 감지 라인은 상기 제2 감지 패턴과 동일한 층 상에 배치된 전자 장치.
  21. 제20 항에 있어서,
    상기 제1 감지 라인은 상기 제1 감지 패턴과 일체의 형상을 가진 전자 장치.
  22. 제20 항에 있어서,
    상기 제1 감지 라인은 상기 제1 감지 패턴의 적어도 일부를 커버하는 전자 장치.
  23. 제16 항에 있어서,
    상기 베이스 기판은,
    일 방향을 따라 연장되고 상기 일 방향에 교차하는 방향에서 서로 대향된 제1 변과 제2 변; 및
    상기 교차하는 방향을 따라 연장되고 상기 일 방향에서 서로 대향된 제3 변과 제4 변을 포함하고,
    상기 노치부는 상기 제1 변과 상기 제4 변에 연결되고,
    상기 제1 변은 상기 제2 변보다 짧은 길이를 갖고, 상기 제4 변은 상기 제3 변보다 짧은 길이를 가진 전자 장치.
  24. 제16 항에 있어서,
    상기 전자 모듈은 촬영 모듈, 음향 출력 모듈, 광 감지 모듈, 및 열 감지 모듈 중 적어도 어느 하나를 포함하는 전자 장치.
  25. 노치 영역을 제공하는 노치부가 정의되고, 영상을 표시하는 표시 패널 유닛 및 상기 표시 패널 유닛 상에 배치된 입력 감지 유닛을 포함하는 전자 패널; 및
    상기 노치 영역과 평면상에서 중첩하도록 배치되는 전자 모듈을 포함하고,
    상기 입력 감지 유닛은,
    일 방향을 따라 연장되고 상기 노치부에 인접하는 일 단 및 상기 일 단에 대향되는 타 단을 포함하는 제1 전극;
    상기 제1 전극에 교차하는 방향으로 연장되고, 상기 노치부에 인접하는 일 단 및 상기 일 단에 대향되는 타 단을 포함하는 제2 전극;
    상기 제1 전극에 연결된 제1 감지 라인; 및
    상기 제2 전극에 연결된 제2 감지 라인을 포함하고,
    상기 제1 감지 라인은 상기 제1 전극을 사이에 두고 상기 노치부로부터 이격되고
    상기 제2 감지 라인은 상기 노치부와 상기 제2 전극 사이에 배치된 전자 장치.
  26. 제25 항에 있어서,
    상기 제2 전극에 연결된 제3 감지 라인을 더 포함하고,
    상기 제3 감지 라인은 상기 노치부로부터 이격되어 상기 제2 전극의 상기 타 단에 연결된 전자 장치.
  27. 제26 항에 있어서,
    상기 제1 내지 제3 감지 라인들은 평면상에서 비 중첩하는 전자 장치.
  28. 제25 항에 있어서,
    상기 제1 감지 라인과 상기 제2 감지 라인은 동일 층 상에 배치된 전자 장치.
  29. 제28 항에 있어서,
    상기 표시 패널 유닛에 연결된 복수의 표시 패널 패드들;
    상기 제1 감지 라인에 연결된 제1 패드;
    상기 제2 감지 라인에 연결된 제2 패드; 및
    상기 제3 감지 라인에 연결된 제3 패드를 더 포함하고,
    상기 제1 내지 제3 패드들은 상기 표시 패널 패드들로부터 동일측에 배치된 전자 장치.
  30. 제28 항에 있어서,
    상기 표시 패널 유닛에 연결된 복수의 표시 패널 패드들;
    상기 제1 감지 라인에 연결된 제1 패드;
    상기 제2 감지 라인에 연결된 제2 패드; 및
    상기 제3 감지 라인에 연결된 제3 패드를 더 포함하고,
    상기 제1 패드는 상기 표시 패널 패드들을 사이에 두고 상기 제2 패드 및 상기 제3 패드 중 적어도 어느 하나와 이격되어 배치된 전자 장치.
KR1020180095076A 2018-08-14 2018-08-14 전자 장치 KR102505625B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180095076A KR102505625B1 (ko) 2018-08-14 2018-08-14 전자 장치
US16/503,969 US10860156B2 (en) 2018-08-14 2019-07-05 Electronic device
CN201910680325.1A CN110830614B (zh) 2018-08-14 2019-07-26 电子装置
EP19191242.7A EP3611604B1 (en) 2018-08-14 2019-08-12 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180095076A KR102505625B1 (ko) 2018-08-14 2018-08-14 전자 장치

Publications (2)

Publication Number Publication Date
KR20200019805A true KR20200019805A (ko) 2020-02-25
KR102505625B1 KR102505625B1 (ko) 2023-03-07

Family

ID=67658662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180095076A KR102505625B1 (ko) 2018-08-14 2018-08-14 전자 장치

Country Status (4)

Country Link
US (1) US10860156B2 (ko)
EP (1) EP3611604B1 (ko)
KR (1) KR102505625B1 (ko)
CN (1) CN110830614B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102533131B1 (ko) * 2018-05-08 2023-05-18 삼성디스플레이 주식회사 입력 감지 유닛 및 이를 포함한 전자 장치
EP4053680A4 (en) * 2019-10-29 2022-11-09 BOE Technology Group Co., Ltd. TOUCH SUBSTRATE AND TOUCH DISPLAY DEVICE
KR20210149291A (ko) * 2020-06-01 2021-12-09 삼성디스플레이 주식회사 표시 장치
KR20220051901A (ko) * 2020-10-19 2022-04-27 삼성디스플레이 주식회사 터치 센서 및 이를 포함하는 표시 장치
KR20230103726A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 터치 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160043212A (ko) * 2014-10-10 2016-04-21 삼성디스플레이 주식회사 터치 스크린 패널 및 이를 포함하는 표시장치
KR20170011974A (ko) * 2015-06-25 2017-02-02 시아오미 아이엔씨. 이동 단말기, 표시 제어방법 및 장치, 프로그램 및 기록매체
US20180129330A1 (en) * 2017-06-30 2018-05-10 Shanghai Tianma Micro-electronics Co., Ltd. Touch display panel, touch display device and drive method
CN108132732A (zh) * 2018-01-31 2018-06-08 武汉华星光电半导体显示技术有限公司 一种触摸屏及移动终端
US20180188584A1 (en) * 2016-12-29 2018-07-05 Hannstar Display (Nanjing) Corporation In-cell touch display panel

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102544696B1 (ko) 2015-02-16 2023-06-16 삼성디스플레이 주식회사 원형 터치 패널 및 그 제조 방법
KR102465377B1 (ko) 2016-02-12 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102518377B1 (ko) 2016-05-20 2023-04-06 엘지디스플레이 주식회사 지문센서 일체형 터치 스크린 장치
KR20180090936A (ko) * 2017-02-03 2018-08-14 삼성디스플레이 주식회사 터치 센서 및 이를 구비한 디스플레이 장치
CN107340942A (zh) 2017-08-26 2017-11-10 深圳欧菲光科技股份有限公司 触控面板及显示设备
US20190286272A1 (en) * 2018-03-14 2019-09-19 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Touch control display panel, touch control method and touch control display device
KR102427303B1 (ko) * 2018-09-10 2022-08-01 삼성디스플레이 주식회사 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160043212A (ko) * 2014-10-10 2016-04-21 삼성디스플레이 주식회사 터치 스크린 패널 및 이를 포함하는 표시장치
KR20170011974A (ko) * 2015-06-25 2017-02-02 시아오미 아이엔씨. 이동 단말기, 표시 제어방법 및 장치, 프로그램 및 기록매체
US20180188584A1 (en) * 2016-12-29 2018-07-05 Hannstar Display (Nanjing) Corporation In-cell touch display panel
US20180129330A1 (en) * 2017-06-30 2018-05-10 Shanghai Tianma Micro-electronics Co., Ltd. Touch display panel, touch display device and drive method
CN108132732A (zh) * 2018-01-31 2018-06-08 武汉华星光电半导体显示技术有限公司 一种触摸屏及移动终端

Also Published As

Publication number Publication date
US20200057530A1 (en) 2020-02-20
KR102505625B1 (ko) 2023-03-07
EP3611604A1 (en) 2020-02-19
EP3611604B1 (en) 2023-09-27
CN110830614B (zh) 2024-02-09
US10860156B2 (en) 2020-12-08
CN110830614A (zh) 2020-02-21

Similar Documents

Publication Publication Date Title
KR102528266B1 (ko) 전자 장치
US11635836B2 (en) Display device having shaped sealing member
CN111258444B (zh) 电子面板和包括该电子面板的电子装置
KR102505625B1 (ko) 전자 장치
US10969889B2 (en) Electronic apparatus and method for manufacturing the same
KR20200066473A (ko) 표시 장치
US11329070B2 (en) Electronic panel and electronic device including same
KR20210070459A (ko) 전자 장치
CN112840300B (zh) 电子设备
KR20210002232A (ko) 표시 패널 및 표시 장치
CN111862802A (zh) 显示装置
KR20210014244A (ko) 표시 장치
US20210126173A1 (en) Electronic apparatus
KR20200085638A (ko) 표시 장치, 그 제조 방법, 및 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant