KR20200011370A - 전기 전도율계 - Google Patents

Abstract

본 발명은 전극을 접속하는 전극 배선의 선간 용량에 의한 영향을 억제하여, 높은 정밀도로 전기 전도율을 계측하는 것을 목적으로 한다.
신호 생성 회로(21)가, 미리 설정된 신호 주파수(fg)에서 일정 진폭[설정 전류(Is)]을 갖는 교류의 구형파(矩形波) 전류를 구형파 신호(SG)로서 생성하고, 측정관(3)에 부착되어 있는 전극(T1, T2)에 인가하며, 검출 회로(11)가, 이들 T1, T2로부터 검출한 검출 전압을 샘플링함으로써 검출 전압(Vt)의 진폭을 검출한다.

Description

전기 전도율계{ELECTRIC CONDUCTIVITY METER}

본 발명은 액체의 전기 전도율을 계측하기 위한 전기 전도율 계측 기술에 관한 것이다.

액체의 전기 전도율(도전율)을 계측하는 기기로서, 2전극 방식의 전기 전도율계가 알려져 있다. 2전극 방식의 전기 전도율계는, 2개의 전극 사이에 정현파나 방형파(方形波) 등의 교류 신호를 인가하고, 전극 사이에 발생한 전기 신호를 검출함으로써 액체의 전기 전도율을 구하는 계측기이다. 2전극 방식의 전기 전도율계의 종래 기술에 대해서는, 특허문헌 1 내지 3에 개시가 있다.

예컨대, 특허문헌 1에는, 2개의 전극을 계측 대상인 액체 중에 담근 상태에 있어서, 한쪽의 전극에 교류 전압을 인가했을 때의 다른쪽의 전극에 유입되는 전류를 검출함으로써, 계측 대상인 액체의 전기 저항으로부터 전기 전도율을 계측하는 2전극 방식의 전기 전도율계가 개시되어 있다. 또한, 특허문헌 2, 3에는, 2개의 전극이 막대형으로 형성된 2전극 방식의 전기 전도율계가 개시되어 있다.

[특허문헌 1] 일본 특허 공고 평성 제7-15490호 공보 [특허문헌 2] 일본 특허 공개 제2005-148007호 공보 [특허문헌 3] 일본 특허 공개 제2002-296312호 공보

이러한 2전극 방식의 전기 전도율계에서는, 2개의 전극과 전기 전도율을 도출하는 회로를 한 쌍의 배선으로 연결할 필요가 있는데, 이들 배선의 길이에 따라서는 배선의 임피던스가 커져, 전기 전도율의 계측에 있어서 무시할 수 없게 된다. 따라서, 배선 임피던스의 영향에 의해 전극으로 검출한 신호 파형에 변형이 발생하여, 전기 전도율의 계측 정밀도가 저하된다고 하는 문제점이 있었다.

이 점에 대해서는, 특허문헌 1에 있어서 검토되어 있다. 도 17은 종래의 전기 전도율계의 신호 처리 회로를 도시한 회로도이다. 도 18은 도 17의 전극 사이 및 케이블에 관한 등가 회로이다.

도 17에 도시된 신호 처리 회로(50)에 있어서, 신호 생성 회로(51)에서 생성된 교류 구형파(矩形波)의 인가 전압(Vg)은, 버퍼 증폭기(U1)에서 인가 전압(Vg')으로 안정화된 후, 단자(N1) 및 전극 배선(LT1)을 통해 전극(T1)에 인가된다. 전극(T2)에 발생한 검출 전류(It)는, 전극 배선(LT2) 및 단자(N2)를 통해 연산 증폭기(U2)와 귀환 저항(Rf)에 입력되고, 검출 전압(Vt)으로 변환된 후, 동기 정류 회로(52)에서 정류되어 직류 전압(Et)으로 변환 출력된다.

도 18에 도시된 등가 회로에 있어서, Cp, Rp는, 전극(T1, T2)이 액체와 접액(接液)할 때에 전극-액체 사이에 발생하는 분극 용량 및 분극 저항이고, Rl은, 전극(T1, T2) 사이의 액체에 관한 액체 저항이다. 또한, Cw는, 전극 배선(LT1, LT2) 사이에 발생하는 선간 용량이고, Rw는, LT1, LT2가 갖는 배선 저항이다.

도 18에 도시된 바와 같이, 신호 처리 회로(50)측으로부터 단자(N1, N2)를 통해 전극(T1, T2)측을 본 경우, 분극 용량(Cp) 및 분극 저항(Rp)의 병렬 회로와 액체 저항(Rl)과의 직렬 회로에 대해, 선간 용량(Cw)과 배선 저항(Rw)의 직렬 회로가 병렬 접속되어 있는 것처럼 보인다.

특허문헌 1에서는, 이러한 Cp, Cw에 의한 검출 전압(Vt)의 변형의 영향이 작은 타이밍, 예컨대 인가 전압(Vg')의 출력 개시 직후에 발생하는 미분 노이즈의 후이며, 인가 전압(Vg')의 출력 정지 전까지의 기간에 복수 회 Vt를 샘플링하고, 얻어진 복수의 샘플 전압으로부터 Cp, Cw의 영향을 받지 않는 Vt를 계산식으로 구하고 있다.

그러나, 상기 계산식에서는 선간 용량(Cw)을 무시할 수 있다고 가정하고 있기 때문에, 전극 배선(LT1, LT2)이 길어 Cw를 무시할 수 없는 경우에는, 높은 정밀도로 전기 전도율을 계측할 수 없다고 하는 문제점이 있었다.

일반적으로, 분극 용량(Cp)의 영향을 억제하기 위해서는, T1, T2 사이에 인가하는 인가 전압(Vg)의 주파수를 높게 할 필요가 있다. 그러나, 인가 전압(Vg)의 주파수를 높게 하면 선간 용량(Cw)의 영향이 커지고, T1, T2로부터 얻어지는 검출 전압(Vt)의 변형이 커져, 전기 전도율의 계측 정밀도가 저하되는 원인이 된다. 또한, 전극 배선(LT1, LT2)이 길어지면 길어질수록 Cw가 커지고, 검출 전압(Vt)의 변형이 커져, 전기 전도율의 계측 정밀도가 저하되는 원인이 된다.

본 발명은 이러한 과제를 해결하기 위한 것으로, 전극을 접속하는 전극 배선의 선간 용량에 의한 영향을 억제하여, 높은 정밀도로 전기 전도율을 계측할 수 있는 전기 전도율 계측 기술을 제공하는 것을 목적으로 하고 있다.

이러한 목적을 달성하기 위해서, 본 발명에 따른 전기 전도율계는, 측정관 내의 액체에 관한 전기 전도율을 계측하는 전기 전도율계로서, 미리 설정된 신호 주파수에서 일정 진폭을 갖는 교류의 구형파 전류를 구형파 신호로서 생성하는 신호 생성 회로와, 상기 측정관에 부착되어 상기 구형파 신호를 상기 액체에 인가하는 제1 및 제2 전극과, 상기 제1 및 제2 전극으로부터 검출한 검출 전압을 샘플링함으로써 상기 검출 전압의 진폭을 검출하는 검출 회로와, 상기 진폭에 기초하여 상기 액체에 관한 전기 전도율을 연산 처리에 의해 구하는 연산 처리 회로를 구비하고 있다.

또한, 본 발명에 따른 상기 전기 전도율계의 일 구성예는, 상기 제1 및 제2 전극의 근방 위치에 배치되고, 상기 신호 생성 회로를 탑재하는 프린트 배선 기판을 더 구비하는 것이다.

또한, 본 발명에 따른 상기 전기 전도율계의 일 구성예는, 상기 제1 및 제2 전극의 근방 위치에 배치되고, 상기 검출 전압을 안정화하여 상기 검출 회로에 출력하는 버퍼 증폭기를 탑재하는 프린트 배선 기판을 더 구비하는 것이다.

또한, 본 발명에 따른 상기 전기 전도율계의 일 구성예는, 상기 제1 전극이, 상기 액체와 접액하는 접액 전극으로 이루어지고, 상기 제2 전극은, 상기 측정관의 외주부에 형성되고, 상기 액체와 접액하고 있지 않는 비접액 전극으로 이루어지는 것이다.

또한, 본 발명에 따른 상기 전기 전도율계의 일 구성예는, 상기 검출 회로가, 상기 구형파 신호의 반주기의 중앙 시간 위치에서, 상기 검출 전압을 샘플링하도록 한 것이다.

또한, 본 발명에 따른 상기 전기 전도율계의 일 구성예는, 상기 신호 생성 회로가, 상기 구형파 신호의 크기를 검출하는 전류 검출 회로와, 상기 신호 주파수를 나타내는 클록 신호와 상기 전류 검출 회로로부터의 검출 결과에 기초하여, 상기 구형파 신호의 진폭을 설정 전류로 유지하는 연산 증폭기를 포함하는 것이다.

본 발명에 의하면, 신호 주파수가 비교적 낮아도 검출 전압의 경사가 직선적이 되어, 검출 전압의 진폭을 안정되게 검출할 수 있다. 따라서, 신호 주파수로서 전극을 접속하는 전극 배선의 선간 용량에 의한 영향을 억제할 수 있을 정도의 주파수를 이용할 수 있고, 높은 정밀도로 전기 전도율을 계측하는 것이 가능해진다.

도 1은 제1 실시형태에 따른 전기 전도율계의 회로 구성을 도시한 블록도이다.
도 2는 제1 실시형태에 따른 전기 전도율계의 측면도이다.
도 3은 제1 실시형태에 따른 전기 전도율계의 상면도이다.
도 4는 제1 실시형태에 따른 전기 전도율계의 사시도이다.
도 5는 제1 실시형태에 따른 전기 전도율계의 다른 사시도이다.
도 6은 서브 기판을 도시한 정면도이다.
도 7은 서브 기판을 도시한 이면도이다.
도 8은 제1 실시형태에 따른 전기 전도율계의 동작을 도시한 신호 파형도이다.
도 9는 구형파 전류원의 구성예이다.
도 10은 제1 실시형태에 따른 전극측의 등가 회로이다.
도 11은 구형파 정전압 신호를 이용한 전기 전도율계의 동작을 도시한 신호 파형도이다.
도 12는 진폭 데이터와 전기 전도율의 대응 관계를 도시한 특성도이다.
도 13은 제2 실시형태에 따른 전기 전도율계의 측면도이다.
도 14는 제2 실시형태에 따른 전기 전도율계의 상면도이다.
도 15는 제2 실시형태에 따른 전기 전도율계의 사시도이다.
도 16은 제2 실시형태에 따른 전기 전도율계의 다른 사시도이다.
도 17은 종래의 전기 전도율계의 신호 처리 회로를 도시한 회로도이다.
도 18은 도 17의 전극 사이 및 케이블에 관한 등가 회로이다.

다음으로, 본 발명의 실시형태에 대해 도면을 참조하여 설명한다.

[제1 실시형태]

먼저, 도 1 내지 도 5를 참조하여, 본 발명의 제1 실시형태에 따른 전기 전도율계(10)에 대해 설명한다. 도 1은 제1 실시형태에 따른 전기 전도율계의 회로 구성을 도시한 블록도이다. 도 2는 제1 실시형태에 따른 전기 전도율계의 측면도이다. 도 3은 제1 실시형태에 따른 전기 전도율계의 상면도이다. 도 4는 제1 실시형태에 따른 전기 전도율계의 사시도이다. 도 5는 제1 실시형태에 따른 전기 전도율계의 다른 사시도이다.

본 발명에 따른 전기 전도율계(10)는, 도 1 내지 도 5에 도시된 바와 같이, 측정관(3)에 부착된 2개의 전극(T1, T2) 사이에 교류의 구형파 신호(SG)를 인가하고, T1, T2 사이로부터 검출한 검출 전압(Vt)의 진폭에 기초하여, 측정관(3) 내의 액체에 관한 전기 전도율을 구하는 기능을 갖고 있다.

도 1에 도시된 바와 같이, 전기 전도율계(10)는, 주된 회로부로서, 검출 회로(11), 연산 처리 회로(12), 설정·표시 회로(13), 전송 회로(14), 신호 생성 회로(21), 버퍼 증폭기(22)를 구비하고 있다.

본 발명은 이들 회로부 중, 신호 생성 회로(21) 및 버퍼 증폭기(22) 중, 적어도 어느 한쪽 또는 양쪽을, 측정관(3)의 외주면 중 전극(T1, T2)의 근방 위치에 부착된 서브 기판(프린트 배선 기판)(2)에 실장하고, 점퍼선(J1, J2)을 통해 전극(T1, T2)을 서브 기판(2)에 전기적으로 접속하도록 한 것이다. 이하에서는, 검출 회로(11), 연산 처리 회로(12), 설정·표시 회로(13), 및 전송 회로(14)를 메인 기판(프린트 배선 기판)(1)에 실장하고, 신호 생성 회로(21) 및 버퍼 증폭기(22)를 서브 기판(2)에 실장한 경우를 예로서 설명한다.

검출 회로(11)는, 신호 생성 회로(21)를 제어함으로써, 전극(T1, T2)에 대해 미리 설정된 신호 주파수(fg)에서 일정 진폭[설정 전류(Is)]을 갖는 교류의 구형파 전류를, 구형파 신호(SG) 즉 구형파 정전류 신호로서 인가하는 기능과, 전극(T1, T2)에 발생한 검출 전압(Vt)의 진폭을 검출하여 연산 처리 회로(12)에 출력하는 기능을 갖고 있다.

본 발명에 따른 전기 전도율계(10)의 바리에이션에 대해서는, 전극(T2)으로서 액체에 접액하지 않는 비접액 전극을 이용해도 좋고, 액체에 접액하는 접액 전극을 이용해도 좋다. 본 실시형태에서는, 전극(T2)이 비접액 전극인 경우를 예로서 설명한다. 한편, 전극(T2)이 접액 전극인 경우에 대해서는, 제2 실시형태에서 후술한다.

검출 회로(11)는, 주된 회로부로서, 클록 생성 회로(11A), 샘플 홀드 회로(SH 회로)(11B), 및 A/D 변환 회로(ADC 회로)(11C)를 구비하고 있다.

클록 생성 회로(11A)는, 연산 처리 회로(12)로부터의 클록 신호(CLK0)에 기초하여, 구형파 신호(SG) 생성용의 클록 신호(CLKs)와, 샘플링 제어용의 클록 신호(CLKh, CLKl)를 생성하는 기능을 갖고 있다.

샘플 홀드 회로(11B)는, 클록 생성 회로(11A)로부터의 클록 신호(CLKh, CLKl)에 기초하여 스위치(SWh, SWl)를 온 오프 제어함으로써, 버퍼 증폭기(22)로부터의 출력 전압(Vt')을 샘플 홀드하고, 얻어진 검출 전압(VH, VL)을 A/D 변환 회로(11C)에 출력하는 기능을 갖고 있다.

A/D 변환 회로(11C)는, 샘플 홀드 회로(11B)로부터의 VH, VL의 차분 전압, 즉 Vt의 진폭 전압을 A/D 변환하고, 얻어진 진폭 데이터(DA)를 연산 처리 회로(12)에 출력하는 기능을 갖고 있다.

메인 기판(1)에 실장되어 있는 커넥터(CN1)는, 4심의 접속 배선(LC)을 통해 서브 기판(2)에 실장되어 있는 커넥터(CN2)와 접속되어 있다. 이에 의해, 메인 기판(1)과 서브 기판(2)이 전기적으로 접속되어 있다. 구체적으로는, CN1의 단자(T11)로부터 LC를 통해 CN2의 단자(T21)에 클록 신호(CLKs)가 공급되고 있다. 또한, CN1의 단자(T12)로부터 LC를 통해 CN2의 단자(T22)에 기준 전압(Vs)이 공급되고 있다. 또한, CN1의 단자(T13)로부터 LC를 통해 CN2의 단자(T23)에 접지 전압(GND)이 공급되고 있다. 또한, CN2의 단자(T24)로부터 LC를 통해 CN1의 단자(T14)에 버퍼 증폭기(22)의 출력 전압(Vt')이 공급되고 있다.

또한, 서브 기판(2)은, 점퍼선(J1, J2)을 통해 제1 및 제2 전극(T1, T2)과 전기적으로 접속되어 있다. 구체적으로는, 서브 기판(2)에 형성된 패드(전극 접속 단자)(P1)가, 점퍼선(J1)을 통해 제1 전극(T1)과 접속되어 있고, 서브 기판(2)에 형성된 패드(전극 접속 단자)(P2)가, 점퍼선(J2)을 통해 제2 전극(T2)과 접속되어 있다. P1은, 서브 기판(2)에 형성된 배선 패턴(LP1)을 통해 서브 기판(2) 상의 접지 전압(GND)과 접속되어 있고, P2는, 서브 기판(2)에 형성된 배선 패턴(LP2)을 통해 서브 기판(2) 상의 신호 생성 회로(21) 및 버퍼 증폭기(22)와 접속되어 있다.

신호 생성 회로(21)는, 미리 설정된 신호 주파수(fg)에서 일정 진폭[설정 전류(Is)]을 갖는 교류의 구형파 전류를, 구형파 신호(SG) 즉 구형파 정전류 신호로서 생성하는 기능을 갖고 있다. 구체적으로는, 신호 생성 회로(21)는, 전체로서 온 오프 동작하는 구형파 전류원(IG)으로 이루어지고, T22의 기준 전압(Vs)과 T23의 접지 전압(GND)에 접속되며, T21의 클록 신호(CLKs)에 기초하여, 진폭이 설정 전류(Is)에서 CLKs와 동일한 신호 주파수(fg)를 갖는 구형파 신호(SG)를 생성하는 기능을 갖고 있다.

버퍼 증폭기(22)는, 예컨대 연산 증폭기나 버퍼 회로로 이루어지고, 전극(T1, T2)으로부터 검출한 검출 전압(Vt)을 안정화하여, 출력 전압(Vt')으로서 출력하는 기능을 갖고 있다. 구체적으로는, 버퍼 증폭기(22)에 있어서, 입력 단자는 LP2를 통해 패드(P2)에 접속되고, 출력 단자는 T24에 접속되어 있다.

연산 처리 회로(12)는, CPU와 프로그램을 협동시킴으로써, 검출 회로(11)에서 얻어진 진폭 데이터(DA)에 기초하여, 측정관(3) 내의 액체에 관한 전기 전도율을 연산 처리에 의해 구하는 기능을 갖고 있다. 연산 처리 회로(12)는, 주된 처리부로서, 전기 전도율 산출부(12A)와 빈 상태 판정부(12B)를 구비하고 있다.

전기 전도율 산출부(12A)는, 검출 회로(11)에서 얻어진 진폭 데이터(DA)에 기초하여, 측정관(3) 내의 액체에 관한 전기 전도율을 산출하는 기능을 갖고 있다. 구체적으로는, 미리 설정되어 있는 전기 전도율 산출식을 이용하여, 검출 회로(11)로부터의 진폭 데이터(DA)에 대응하는 전기 전도율을 계산해도 좋으나, 진폭 데이터(DA)와 전기 전도율의 대응 관계를 미리 계측하고, 얻어진 특성을 룩업 테이블로서 미리 설정해 두며, 검출 회로(11)로부터의 진폭 데이터(DA)에 기초하여 룩업 테이블을 참조함으로써, 측정관(3) 내의 액체에 관한 전기 전도율을 도출해도 좋다.

빈 상태 판정부(12B)는, 전기 전도율 산출부(12A)에 의해 산출된 전기 전도율에 기초하여, 측정관(3) 내의 액체의 유무를 판정하는 기능을 갖고 있다. 구체적으로는, 빈 상태 판정부(12B)는, 전기 전도율 산출부(12A)에 의해 산출된 전기 전도율과, 미리 설정되어 있는 임계값 전도율을 비교하고, 산출된 전기 전도율이 임계값 전도율보다 작은 경우, 측정관(3) 내에 액체가 존재하지 않는, 즉 빈 상태라고 판정한다.

설정·표시 회로(13)는, 조작용 버튼이나 LED·LCD 등의 표시 장치를 구비하고, 작업자의 설정 조작 입력을 검출하여 연산 처리 회로(12)에 출력하는 기능과, 연산 처리 회로(12)로부터의 각종 데이터를 표시하는 기능을 구비하고 있다.

전송 회로(14)는, 전송로(LT)를 통해 컨트롤러 등의 상위 장치(도시하지 않음)와의 사이에서 데이터 전송을 행하는 기능과, 연산 처리 회로(12)에서 얻어진 전기 전도율이나 빈 상태 판정 결과를, 상위 장치에 송신하는 기능을 구비하고 있다.

[전기 전도율계의 구조]

다음으로, 도 2 내지 도 5를 참조하여, 본 실시형태에 따른 전기 전도율계(10)의 구조에 대해 설명한다. 한편, 이하에서는, 편의상, 측정관(3)이 연장되는 방향을 제1 방향(X)이라고 하고, 제1 방향(X)에 직교하는 측정관(3)의 좌우 방향을 제2 방향(Y)이라고 하며, 제1 및 제2 방향(X, Y)에 직교하는 측정관(3)의 상하 방향을 제3 방향(Z)이라고 한다.

측정관(3)은, 원통 형상을 이루는 세라믹이나 수지 등의 절연성 및 유전성이 우수한 재료로 이루어지고, 하측 케이스(4)의 내부에 수납되어 있다. 하측 케이스(4)는, 상측에 개구부(4D)를 갖는 바닥이 있는 상자형의 수지, 또는 금속 케이스로 구성되어 있다.

하측 케이스(4)의 측면 중 제1 방향(X)과 직교하는 한 쌍의 측면(4A)에는, 전기 전도율계(10)의 외부에 설치되는 배관(도시하지 않음)과 측정관(3)을 연결 가능한, 금속 재료(예컨대, SUS)로 구성된 관형의 조인트(5A, 5B)가 배치되어 있다. 측정관(3)은, 제1 방향(X)을 따라 하측 케이스(4)의 내부에 수납되고, 측정관(3)의 양단부에는, 한 쌍의 O링(OR)을 사이에 두고 조인트(5A)와 조인트(5B)가 각각 연결된다.

여기서, 조인트(5A, 5B) 중 적어도 한쪽은, 전극(제1 전극)(T1)으로서 기능한다. 예컨대, 조인트(5A)는, 접지 전압(GND)(공통 전위)에 접속됨으로써, 외부의 배관과 측정관(3)을 연결할 뿐만이 아니라, 전극(T1)으로서도 기능한다.

이와 같이, 전극(T1)을 금속으로 이루어지는 조인트(5A)에 의해 실현함으로써, T1이 액체와 접촉하는 면적이 커진다.

이에 의해, T1에 이물의 부착이나 부식이 발생한 경우라도, 이물의 부착이나 부식이 발생한 부분의 면적이 T1의 전체 면적에 대해 상대적으로 작아지기 때문에, 분극 용량의 변화에 의한 측정 오차를 억제하는 것이 가능해진다. 또한, 조인트(5A)에 접지 전압(GND)이 인가되기 때문에, 조인트(5A)에 접속되는 외부 배관이 금속이어도, 외부 배관이 안테나가 되어 전자파 노이즈를 방사해 버리는 일은 없다. 또한, 조인트(5A)가 전극(T1)으로서 겸용되기 때문에, 별도로 T1을 설치할 필요가 없어, 전기 전도율계(10)의 소형화를 도모할 수 있다.

한편, 하측 케이스(4)의 측면 중 제2 방향(Y)과 직교하는 한 쌍의 측면(4B)과 하측 케이스(4)의 바닥면(4E)의 외측면에는, 단면 コ자 형상의 금속판으로 이루어지는 실드(6)가 부착되어 있다. 이에 의해, 전기 전도율계(10)로부터 외부에 방사되는 노이즈를 저감할 수 있다.

또한, 측정관(3)의 외주면(3A) 중, 서브 기판(2)을 사이에 두고 조인트(5A)와 반대측에는, 측정관(3)의 전체 둘레에 걸쳐 박막 도체로 이루어지는 면전극(제2 전극)(T2)이, 비접액 전극으로서 패턴 형성되어 있다. 또한, T2 중 서브 기판(2)측의 측단부에는, 패드(P3)가 서브 기판(2)을 향해 돌출되어 형성되어 있다.

전술한 바와 같이, 신호 생성 회로(21) 및 버퍼 증폭기(22) 중, 적어도 어느 한쪽을, 측정관(3)의 외주면(3A) 중 전극(T1, T2)의 근방 위치에 부착된 서브 기판(프린트 배선 기판)(2)에 실장하고, 점퍼선(J1, J2)을 통해 전극(T1, T2)을 서브 기판(2)에 전기적으로 접속하도록 한 것이다.

도 6은 서브 기판을 도시한 정면도이다. 도 7은 서브 기판을 도시한 이면도이다.

도 6에 도시된 바와 같이, 서브 기판(2) 중, 조인트(5A)로 이루어지는 전극(T1)측의 기판면(2A)에는, 제2 방향(Y)을 따라 관 구멍(2H)의 측면 위치에 패드(P1)가 패턴 형성되어 있고, J1을 통해 이 P1과 T1을 접속하고 있다. J1은 P1 및 T1의 외표면에 납땜된다.

또한, 도 7에 도시된 바와 같이, 서브 기판(2) 중, 전극(T2)측의 기판면(2B)에는, 제3 방향(Z)을 따라 관 구멍(2H)의 상측 위치에 패드(P2)가 패턴 형성되어 있고, J2를 통해 이 P2와 P3을 접속하고 있다. J2는 P2 및 P3에 납땜된다.

또한, 기판면(2B) 중, 패드(P2)를 포함하는 관 구멍(2H)의 상측에는, 회로 실장 영역(2G)이 형성되어 있고, 신호 생성 회로(21)나 버퍼 증폭기(22), 나아가서는 커넥터(CN2)가 실장되며, 배선 패턴(LP1, LP2)(도시하지 않음)을 통해 P1, P2가 접속되어 있다.

이에 의해, 서브 기판(2)과 전극(T1, T2)을 접속하는 전극 배선, 즉 점퍼선(J1, J2)의 길이를 매우 짧게 할 수 있고, J1, J2의 임피던스를 매우 낮게 억제할 수 있다. 또한, 서브 기판(2)에 신호 생성 회로(21) 또는 버퍼 증폭기(22)를 실장했기 때문에, 메인 기판(1)과 서브 기판(2)을 접속하는 접속 배선(LC)의 임피던스도 낮게 억제할 수 있다. 이 때문에, 전기 전도율의 계측에 있어서, 점퍼선(J1, J2) 나아가서는 접속 배선(LC)의 임피던스를 무시할 수 있다.

도 2에 도시된 바와 같이, 하측 케이스(4)의 상부에는, 개구부(4D)를 덮도록 상측 케이스(9)가 부착된다. 메인 기판(1)은, 이 상측 케이스(9) 내에 고정되어 있고, 검출 회로(11), 연산 처리 회로(12), 설정·표시 회로(13), 전송 회로(14) 등의 각 회로부가 실장되어 있다. 서브 기판(2)의 커넥터(CN2)는, 접속 배선(LC)을 통해 메인 기판(1)의 커넥터(CN1)와 접속되어 있다.

한편, 서브 기판(2) 중, 회로 부품이나 배선 패턴 이외의 영역에, 접지 전압(GND)과 접속된 접지 패턴을 형성해도 좋다. 이에 의해, 전기 전도율계(10)의 외부로부터 전극(T2)에 혼입되는 노이즈를 저감할 수 있고, 측정 오차를 억제하는 것이 가능해진다.

서브 기판(2)에 대해서는, 측정관(3)의 외주면(3A)이면 어느 방향에 부착해도 좋으나, 본 실시형태는, 서브 기판(2)에 형성한 관 구멍(2H)에 측정관(3)을 압입함으로써, 서브 기판(2)을 측정관(3)에 고정하고 있다.

도 6 및 도 7에 도시된 바와 같이, 서브 기판(2) 중, 지면(紙面)을 향해 좌우의 방향인 좌우 방향(Y)의 중앙 위치에는, 측정관(3)을 압입하기 위한 관 구멍(2H)이 형성되어 있다. 이에 의해, 부착 나사 등의 고정 부재를 이용하지 않고 매우 간소한 구성으로, 서브 기판(2)을 측정관(3)에 고정할 수 있다.

관 구멍(2H)의 크기는, 측정관(3)의 외주부의 크기와 동일하거나 혹은 약간 작게 설정되어 있다. 이때, 관 구멍(2H)은, 측정관(3)의 외주 형상에 맞춰 진원(眞圓) 형상으로 할 필요는 없고, 대략 다각형 형상, 도 6 및 도 7에서는 대략 팔각형 형상으로 해도 좋다. 이에 의해, 관 구멍(2H)의 단부가 외주면(3A)과 부분적으로 접촉하게 되고, 관 구멍(2H)의 단부의 전체 둘레에 걸쳐 외주면(3A)과 접하는 구성과 비교하여, 측정관(3)으로부터 서브 기판(2)에 실장한 신호 생성 회로(21)나 버퍼 증폭기(22)에 전해지는 열의 영향을 억제할 수 있다.

또한, 관 구멍(2H)과 측정관(3) 사이에 간극(2S)이 이산(離散)되어 형성되기 때문에, 관 구멍(2H)에 대해 측정관(3)을 용이하게 압입할 수 있어, 압입 전용의 지그를 준비할 필요가 없고, 작업 부담을 경감할 수 있다.

한편, 관 구멍(2H)의 형상에 대해서는 대략 다각형 형상에 한정되는 것은 아니며, 관 구멍(2H)의 구멍 벽면에 복수의 볼록부를 구비하고, 이 볼록부가 외주면(3A)과 접촉하도록 해도 좋다. 혹은, 관 구멍(2H)의 둘레부의 일부가 서브 기판(2)의 측단부를 향해 직접 개구되는 절결이나 간접적으로 개구되는 슬릿을 형성해도 좋다. 이에 의해, 전술과 동일한 작용 효과를 얻을 수 있다.

또한, 본 실시형태에 있어서, 하측 케이스(4)의 측면(4B)의 내벽부(4C)에는, 볼록형 또는 오목형의 레일로 이루어지는 한 쌍의 가이드부(7X, 7Y)가 형성되어 있다. 서브 기판(2)의 측단부(2X, 2Y)가 이들 가이드부(7X, 7Y)에 감합(嵌合)되도록, 하측 케이스(4)의 개구부(4D)로부터 삽입함으로써, 서브 기판(2)을 통해 측정관(3)이 하측 케이스(4)에 부착된다. 이에 의해, 매우 간소한 구조로 서브 기판(2) 나아가서는 측정관(3)을 하측 케이스(4)의 내부에 부착할 수 있다.

한편, 가이드부(7X, 7Y)에 대해서는, 볼록형 부분 또는 오목형 부분이 연장되어 형성되어 있을 필요는 없고, 측단부(2X, 2Y)가 원활하게 삽입되는 간격으로, 볼록형 부분 또는 오목형 부분을 복수로 분리하여 형성해도 좋다. 또한, 도 3에서는, 가이드부(7X, 7Y)가 2개의 돌출부로 이루어지는 경우가 예로서 도시되어 있으나, 돌출부를 대신하여 측단부(2X, 2Y)가 삽입되는 홈이어도 좋다.

또한, 가이드부(7X, 7Y)로 서브 기판(2)을 고정할 필요는 없고, 반대로 약간 여유가 있는 편이 조인트(5A, 5B)에 의한 나사 고정 시에, 측정관(3) 혹은 서브 기판(2)에 가해지는 기계적 스트레스를 완화할 수 있다.

[제1 실시형태의 동작]

다음으로, 도 8을 참조하여, 본 실시형태에 따른 전기 전도율계(10)의 동작에 대해 설명한다. 도 8은 제1 실시형태에 따른 전기 전도율계의 동작을 도시한 신호 파형도이다.

여기서는, 전극(T2)이 비접액 전극이고, 구형파 신호(SG)가 구형파 정전압 신호인 경우를 예로서 설명한다.

클록 생성 회로(11A)는, 연산 처리 회로(12)로부터의 클록 신호(CLK0)에 기초하여, 구형파 신호(SG) 생성용의 클록 신호(CLKs)와, 샘플링 제어용의 클록 신호(CLKh, CLKl)를 생성한다. 여기서는, CLKs의 주파수, 즉 구형파 신호(SG)의 신호 주파수(fg)가 150 ㎑인 경우가 나타나 있다.

신호 생성 회로(21)는, CLKs에 기초하여 구형파 전류원(IG)을 온 오프 제어한다. 이에 의해, 도 8에 도시된 바와 같이, 신호 주파수(fg)의 반주기마다 인가 전류(Ig)가, 미리 설정되어 있는 설정 전류(Is)와 제로 사이에서 전환되어, 전극(T2)에 인가되게 된다. 따라서, 신호 생성 회로(21)로부터 공급된 인가 전류(Ig)에 의해, 전극(T1, T2) 사이에 있어서의 액체의 액체 저항으로 발생한 전압이 전극(T1, T2) 사이의 전압, 즉 검출 전압(Vt)이 된다.

샘플 홀드 회로(11B)는, 클록 생성 회로(11A)로부터의 CLKh에 기초하여, 버퍼 증폭기(22)에서 Vt가 안정화(임피던스 변환)되어 얻어진 출력 전압(Vt') 중, Is가 공급되고 있는 하이 레벨 기간(TH)(SG의 반주기)에 있어서의 검출 전압(VH)을 샘플링한다. 또한, 샘플 홀드 회로(11B)는, 클록 생성 회로(11A)로부터의 CLKl에 기초하여, Vt' 중, 제로가 공급되고 있는 로우 레벨 기간(TL)(SG의 반주기)에 있어서의 검출 전압(VL)을 샘플링한다.

A/D 변환 회로(11C)는, 샘플 홀드 회로(11B)에서 얻어진 VH와 VL의 차분 전압(ΔVt)을 진폭 데이터(DA)로 A/D 변환하여 출력한다.

일반적으로는, 교류의 검출 전압(Vt)을 전파(全波) 정류하는 방법, 예컨대 TL에 있어서의 검출 전압(Vt)을 Vt의 중간 레벨에서 되접어 TH의 Vt와 가산하는 방법이 고려된다. 그러나, 이러한 방법에서는, TL과 TH의 Vt가 동일하지 않으면, 전파 정류해도 맥류가 남아, 안정된 직류 전압이 되지 않기 때문에, 계측 오차의 원인이 된다.

본 실시형태에 의하면, 교류의 검출 전압(Vt)을 전파 정류하지 않고, TL과 TH에서 각각 별개로 샘플링하고, 얻어진 VH, VL의 차분 전압을 진폭 데이터(DA)로서 취득하고 있다. 이 때문에, 액체의 유속 변화 등에 의해 Vt에 흔들림이 포함되어 있는 것과 같은 경우나, 외부로부터 액체를 통해 공통 모드 노이즈가 Vt에 혼입되어 있는 것과 같은 경우에도, 진폭 데이터(DA)에의 영향을 회피할 수 있고, 전기 전도율의 안정된 계측을 실현할 수 있다.

전기 전도율 산출부(12A)는, A/D 변환 회로(11C)로부터의 DA에 기초하여, 액체의 전기 전도율을 산출한다.

또한, 빈 상태 판정부(12B)는, 전기 전도율 산출부(12A)에서 얻어진 전기 전도율을 임계값 전도율과 비교함으로써, 측정관(3) 내가 빈 상태인지 아닌지 판정한다.

도 9는 구형파 전류원의 구성예이다. 도 9에 도시된 바와 같이, 구형파 전류원(IG)은, 스위치(SWi), 연산 증폭기(Ug), 및 전류 검출 회로(DET)를 구비하고 있다. SWi는, CLKs에 기초하여 Vs와 GND를 전환 출력하는 아날로그 스위치이다. DET는, IG로부터 출력되는 인가 전류(Ig)의 전류값을 검출하는 회로이다. Ug는, DET로부터의 전류 검출 출력에 기초하여 Ig의 전류값을 설정 전류(Is)로 유지 제어하고, SWi의 출력에 기초하여 Ig의 출력을 온 오프 제어하는 기능을 갖고 있다.

도 10은 제1 실시형태에 따른 전극측의 등가 회로이다. 전술한 바와 같이, 본 실시형태에서는, 구형파 신호(SG)로서 구형파 정전류 신호를 이용하고 있다. 이 때문에, 도 10에 도시된 바와 같이, 서브 기판(2)으로부터 본 전극측의 등가 회로는, 신호 생성 회로(21)의 구형파 전류원(IG)에 대해, 전극(T1, T2) 사이의 임피던스를 나타내는 측의 등가 회로(Zt)가 접속된 형식이 된다.

이때, Zt에 있어서, 전극(T1, T2)과 액체의 접액 시에 전극-액체 사이에 분극 용량(Cp) 및 분극 저항(Rp)이 발생하고, T2가 비접액 전극이기 때문에, 액체와 전극(T2) 사이에 전극 용량(Ct)이 발생한다. 따라서, 전극(T1, T2) 사이의 액체에 관한 액체 저항을 Rl이라고 하면, Zt는, 분극 용량(Cp) 및 분극 저항(Rp)의 병렬 회로와, 액체 저항(Rl)과, 전극 용량(Ct)이 직렬 접속된 등가 회로로 나타난다. 여기서, 구형파 신호(SG)의 신호 주파수를 fg=150 ㎑로 한 경우, Cp의 임피던스는 비교적 작으나, Ct의 임피던스가 어느 정도 커지기 때문에, Ct의 양단 전압(Vct) 나아가서는 Vt가 과도적으로 변화하게 된다.

도 11은 구형파 정전압 신호를 이용한 전기 전도율계의 동작을 도시한 신호 파형도이다. 도 8과 동일하게 하여 fg=150 ㎑로 한 경우, Cp의 임피던스는 비교적 작으나, Ct의 임피던스가 어느 정도 커진다. 이 때문에, 일정 진폭[설정 전압(Vs)]을 갖는 교류의 구형파 전압을, 구형파 신호(SG) 즉 구형파 정전압 신호로서 이용한 경우, Vct나 Vrl, 나아가서는 Vt가 각각의 시정수로 지수 함수적으로 변화하게 되어, VH, VL을 안정되게 검출할 수 없게 된다.

이와 같이, Vt의 파형이 변형된 경우, 진폭 데이터(DA)의 검출 시에 오차가 포함되기 쉬워지고, 결과로서 전기 전도율에 관한 측정 정밀도의 저하의 요인이 된다. 이 때문에, fg로서, Cp, Ct의 임피던스를 무시할 수 있을 정도의 높은 주파수를 이용할 필요가 있다. 한편, fg를 높게 하면, 도 18에 도시된 종래의 등가 회로와 같이 전극 배선의 선간 용량(Cw)에 의한 영향이 커져 전극 배선에서 신호 누설이 발생하여, Vt의 파형이 변형되는 원인이 된다.

이에 대해, 본 실시형태에서는, 구형파 신호(SG)로서 구형파 정전류 신호를 이용하고 있기 때문에, fg=150 ㎑로 한 경우에도, Vct 및 Vt의 경사가 직선적이 되어, VH, VL을 안정되게 검출할 수 있다.

인가 전류(Ig)가 설정 전류(Is)인 하이 레벨 기간(TH)에 검출된 검출 전압(Vt)을 VH로 하고, 그때의 Vrl 및 Vct를 VrlH 및 VctH라고 하면, VH=VrlH+VctH가 된다. 또한, Ig=0인 로우 레벨 기간(TL)에 검출된 검출 전압(Vt)을 VL로 하고, 그때의 Vrl 및 Vct를 VrlL 및 VctL이라고 하면, VL=VrlL+VctL이 된다.

이때, 검출한 VH, VL에는, Vct가 포함되지만, CLKh 및 CLKl이 TH, TL(SG의 반주기)의 중앙 위치를 나타내고 있기 때문에, 샘플링된 VH와 VL에 포함되는 VctH와 VctL은 동일해진다. 이에 의해, VH와 VL의 차분 전압(ΔVt)을 채용함으로써 VctH와 VctL이 상쇄되어, Vct를 포함하지 않는 진폭 데이터(DA)를 얻을 수 있다.

즉, ΔVt=VH-VL=VrlH-VrlL이 된다. 이에 의해, Ig가 일정하기 때문에, Rl은 다음의 식 (1)로 구해진다.

[식 (1)]

식 (1)에 있어서, Ig는 기지이고, 차분 전압(VH-VL)은, SH 회로(11B)에서 검출되고 A/D 변환 회로(11C)에서 진폭 데이터(DA)로 변환되어 연산 처리 회로(12)에 입력된다. 따라서, 전기 전도율 산출부(12A)는, 이들 데이터에 기초하여 Rl을 용이하게 산출할 수 있다.

도 12는 진폭 데이터와 전기 전도율의 대응 관계를 도시한 특성도이고, 종축이 진폭 데이터(DA)를 나타내고, 횡축이 전기 전도율을 나타내고 있다. 전기 전도율이 기지의 표준 유체를 복수 종 이용하여 캘리브레이션 작업을 행함으로써, 이러한 진폭 데이터(DA)와 전기 전도율의 대응 관계를 미리 계측하고, 얻어진 특성을 룩업 테이블로서, 예컨대 반도체 메모리(도시하지 않음)에 설정해 두며, 검출 회로(11)로부터의 진폭 데이터(DA)에 기초하여, 전기 전도율 산출부(12A)가, 룩업 테이블을 참조하여, 측정관(3) 내의 액체에 관한 전기 전도율을 도출해도 좋다.

[제1 실시형태의 효과]

이와 같이, 본 실시형태는, 신호 생성 회로(21)가, 미리 설정된 신호 주파수(fg)에서 일정 진폭을 갖는 교류의 구형파 전류를 구형파 신호(SG)로서 생성하고, 측정관(3)에 부착되어 있는 전극(T1, T2)에 인가하며, 검출 회로(11)가, 이들 T1, T2로부터 검출한 검출 전압(Vt)을 샘플링함으로써 검출 전압(Vt)의 진폭을 검출하도록 한 것이다.

이에 의해, fg가 비교적 낮아도 검출 전압(Vt)의 경사가 직선적이 되어, 검출 전압(Vt)의 진폭을 안정되게 검출할 수 있다. 따라서, fg로서 T1, T2를 접속하는 전극 배선의 선간 용량에 의한 영향을 억제할 수 있을 정도의 주파수를 이용할 수 있고, 높은 정밀도로 전기 전도율을 계측하는 것이 가능해진다.

또한, 본 실시형태에 있어서, T1로서 액체와 접액하는 접액 전극을 이용하고, T2로서 측정관(3)의 외주부에 형성되고, 액체와 접액하고 있지 않는 비접액 전극을 이용해도 좋다.

이에 의해, 전극면에의 오물 부착이나 전극의 부식에 기인하는 계측 오차의 발생을 억제할 수 있다. 또한, 백금흑과 같은 고가의 접액 전극을 이용할 필요가 없어, 대폭적인 비용 절감을 도모할 수 있다. 또한, 비접액 전극을 이용한 경우, 전극과 액체 사이에 전극 용량(Ct)이 발생하지만, 구형파 신호(SG)로서 구형파 정전류 신호를 이용하고 있기 때문에, 검출 전압(Vt)의 진폭을 안정되게 검출할 수 있다.

또한, 본 실시형태에 있어서, 검출 회로(11)가, 구형파 신호(SG)의 반주기의 중앙 시간 위치에서, 검출 전압(Vt)을 샘플링하도록 해도 좋다.

이에 의해, T2로서 비접액 전극을 이용한 경우에도, 하이 레벨 기간(TH)에 샘플링한 VH에 포함되는 T2의 전극 용량(Ct)의 양단 전압(VctH)과, 로우 레벨 기간(TL)에 샘플링한 VL에 포함되는 Ct의 양단 전압(VctL)이 동일해진다. 따라서, VH와 VL의 차분 전압(ΔVt)을 채용함으로써 VctH와 VctL이 상쇄되어, Vct를 포함하지 않는 진폭 데이터(DA)를 얻을 수 있다. 이 때문에, 높은 정밀도로 전기 전도율을 계측하는 것이 가능해진다.

또한, 본 실시형태에 있어서, 신호 생성 회로(21)의 구형파 전류원(IG)을, 구형파 신호(SG)인 인가 전류(Ig)의 크기를 검출하는 전류 검출 회로(DET)와, 신호 주파수(fg)를 나타내는 클록 신호(CLKs)와 전류 검출 회로(DET)로부터의 검출 결과에 기초하여, Ig의 진폭을 설정 전류(Is)로 유지하는 연산 증폭기(Ug)에 의해 구성해도 좋다. 이에 의해, 비교적 간소한 구성으로, 정밀도가 높은 안정된 Ig를 생성할 수 있다.

또한, 본 실시형태에 있어서, 측정관(3)에 부착되어 있는 전극(T1, T2)의 근방 위치에 서브 기판(2)을 배치하고, 구형파 신호(SG)를 생성하는 신호 생성 회로(21), 및 전극(T1, T2)으로부터 검출한 검출 전압(Vt)을 안정화하여 출력하는 버퍼 증폭기(22) 중, 적어도 어느 한쪽 또는 양쪽을, 서브 기판(2)에 탑재하도록 해도 좋다.

이에 의해, 신호 생성 회로(21)나 버퍼 증폭기(22)와 전극(T1, T2)을 접속하는 전극 배선, 즉 점퍼선(J1, J2)의 길이를 대폭 단축할 수 있고, 전극 배선 사이의 선간 용량을 작게 할 수 있다. 이 때문에, 비교적 높은 신호 주파수를 이용해도, 높은 정밀도로 전기 전도율을 계측하는 것이 가능해진다.

또한, 본 실시형태에 있어서, 서브 기판(2)에 측정관(3)이 삽입되는 관 구멍(2H)을 형성하고, 관 구멍(2H)과 측정관(3)의 외주면(3A)이 접촉함으로써, 외주면(3A)에 부착되도록 해도 좋다.

이에 의해, 부착 나사 등의 고정 부재를 이용하지 않고 매우 간소한 구성으로, 서브 기판(2)을 측정관(3)에 고정할 수 있다.

또한, 이러한 구성에 의해, 전극(T1)과 전극(T2) 사이에 측정관(3)의 길이 방향과 직교시켜 서브 기판(2)을 배치할 수 있다. 이 때문에, 서브 기판(2)으로부터 전극(T1, T2)까지의 전극 배선, 즉 점퍼선(J1, J2)을, 상이한 위치 및 방향에 배치·접속할 수 있고, 전극 배선 사이의 선간 용량을 매우 작게 할 수 있다. 또한, 전극(T1)인 조인트(5A)에 금속 배관이 접속된 경우, 액체에의 인가 전류가 금속 배관으로 돌아 들어가 계측 오차가 발생할 가능성이 있으나, 상기 구성에 의해, T1로부터 어느 정도의 거리를 갖고 T2를 용이하게 배치할 수 있다. 따라서, 금속 배관에 대한 인가 전류의 돌아 들어감을 억제할 수 있고, 정밀도 좋게 전기 전도율을 계측하는 것이 가능해진다.

또한, 본 실시형태에 있어서, 서브 기판(2)의 패턴면에, 전극(T1, T2)에의 전극 배선을 접속하기 위한 패드(전극 접속 단자)와, 신호 생성 회로(21) 및 버퍼 증폭기(22) 중, 적어도 어느 한쪽 또는 양쪽과 패드를 접속하기 위한 배선 패턴을 형성하도록 해도 좋다.

이에 의해, 커넥터를 이용하지 않고, 서브 기판(2)에 실장되어 있는 신호 생성 회로(21)나 버퍼 증폭기(22)와, 전극(T1, T2)을 점퍼선(J1, J2)에 의해 매우 용이하게 접속할 수 있다.

[제2 실시형태]

다음으로, 도 13 내지 도 16을 참조하여, 본 발명의 제2 실시형태에 따른 전기 전도율계(10)에 대해 설명한다. 도 13은 제2 실시형태에 따른 전기 전도율계의 측면도이다. 도 14는 제2 실시형태에 따른 전기 전도율계의 상면도이다. 도 15는 제2 실시형태에 따른 전기 전도율계의 사시도이다. 도 16은 제2 실시형태에 따른 전기 전도율계의 다른 사시도이다.

제1 실시형태에서는, 전극(T2)으로서 액체에 접액하지 않는 비접액 전극을 이용한 경우를 예로서 설명하였다. 본 실시형태에서는, 전극(T2)으로서 액체에 접액하는 접액 전극을 이용하는 경우에 대해 설명한다.

[전기 전도율계의 구조]

다음으로, 도 13 내지 도 16을 참조하여, 본 실시형태에 따른 전기 전도율계(10)의 구조에 대해 설명한다. 한편, 이하에서는, 편의상, 측정관(3)이 연장되는 방향을 제1 방향(X)이라고 하고, 제1 방향(X)에 직교하는 측정관(3)의 좌우 방향을 제2 방향(Y)이라고 하며, 제1 및 제2 방향(X, Y)에 직교하는 측정관(3)의 상하 방향을 제3 방향(Z)이라고 한다.

측정관(3)은, 원통 형상을 이루는 세라믹이나 수지 등의 절연성 및 유전성이 우수한 재료로 이루어지고, 하측 케이스(4)의 내부에 수납되어 있다. 하측 케이스(4)는, 바닥이 있는 상자형의 수지, 또는 금속 케이스로 구성되어 있다.

하측 케이스(4)의 측면 중 제1 방향(X)과 직교하는 한 쌍의 측면(4A)에는, 전기 전도율계(10)의 외부에 설치되는 배관(도시하지 않음)과 측정관(3)을 연결 가능한, 금속 재료(예컨대, SUS)로 구성된 관형의 조인트(5A, 5B)가 배치되어 있다. 이때, 측정관(3)은, 길이 방향(X)을 따라 하측 케이스(4)의 내부에 수납되고, 측정관(3)의 양단부에는, 한 쌍의 O링(OR)을 사이에 두고 조인트(5A)와 조인트(5B)가 각각 연결된다.

여기서, 조인트(5A, 5B) 중 적어도 한쪽은, 전극(제1 전극)(T1)으로서 기능한다. 예컨대, 조인트(5A)는, 접지 전압(GND)(공통 전위)에 접속됨으로써, 외부의 배관과 측정관(3)을 연결할 뿐만이 아니라, 전극(T1)으로서도 기능한다.

이와 같이, 전극(T1)을 금속으로 이루어지는 조인트(5A)에 의해 실현함으로써, T1이 액체와 접촉하는 면적이 커진다. 이에 의해, T1에 이물의 부착이나 부식이 발생한 경우라도, 이물의 부착이나 부식이 발생한 부분의 면적이 T1의 전체 면적에 대해 상대적으로 작아지기 때문에, 분극 용량의 변화에 의한 측정 오차를 억제하는 것이 가능해진다.

한편, 하측 케이스(4)의 측면 중 제2 방향(Y)과 직교하는 한 쌍의 측면(4B)과 하측 케이스(4)의 바닥면(4E)의 외측면에는, 단면 コ자 형상의 금속판으로 이루어지는 실드(6)가 부착되어 있다. 이에 의해, 전기 전도율계(10)로부터 외부에 방사되는 노이즈를 저감할 수 있다.

또한, 측정관(3)의 외주면(3A) 중, 서브 기판(2)을 사이에 두고 조인트(5A)와 반대측에는, 측정관(3)의 벽부를 관통하여 측정관(3) 내로 돌출되도록, 금속 봉체(棒體)로 이루어지는 접액 전극(제2 전극)(T2)이 부착되어 있다. 측정관(3) 내로 돌출된 부분은, 측정관(3) 내의 액체와 접액하게 된다.

전술한 바와 같이, 신호 생성 회로(21) 및 버퍼 증폭기(22) 중, 적어도 어느 한쪽을, 측정관(3)의 외주면(3A) 중 전극(T1, T2)의 근방 위치에 부착된 서브 기판(2)에 실장하고, 점퍼선(J1, J2)을 통해 전극(T1, T2)을 서브 기판(2)에 전기적으로 접속하도록 한 것이다. 이때, 구체적으로는, J1은 P1 및 T1의 외표면에 납땜되고, J2는 P2 및 T2에 납땜된다.

[제2 실시형태의 동작]

다음으로, 본 실시형태에 따른 전기 전도율계(10)의 동작에 대해 설명한다.

전극(T2)을 비접액 전극으로부터 접액 전극으로 변경한 경우, 비접액 전극의 경우에 있어서의 T2와 액체 사이의 전극 용량(Ct)이 없어진다. 이 때문에, 도 10에 도시된 등가 회로(Zt)는, 분극 용량(Cp) 및 분극 저항(Rp)의 병렬 회로와, 액체 저항(Rl)이 직렬 접속된 등가 회로로 나타난다. 본 실시형태에 따른 이 외의 전기 전도율 계측 동작에 대해서는, 제1 실시형태와 동일하며, 여기서의 상세한 설명은 생략한다.

[제2 실시형태의 효과]

이와 같이, 본 실시형태는, 전극(T1, T2)이, 액체와 접액하는 접액 전극으로 이루어지는 것이다. 이에 의해, T2로서 비접액 전극을 이용한 경우에 특유의, 액체와 전극(T2) 사이에 발생하는 용량(Ct)에 의한 영향을 배제할 수 있고, 구형파 신호(SG)의 신호 주파수로서 비교적 낮은 주파수를 이용할 수 있다. 이 때문에, 전극 배선, 즉 점퍼선(J1, J2)의 선간 용량에 의한 영향을 매우 작게 할 수 있고, 매우 높은 정밀도로 전기 전도율을 계측하는 것이 가능해진다.

[실시형태의 확장]

이상, 실시형태를 참조하여 본 발명을 설명하였으나, 본 발명은 상기 실시형태에 한정되는 것이 아니다. 본 발명의 구성이나 상세에는, 본 발명의 스코프 내에서 당업자가 이해할 수 있는 여러 가지 변경을 할 수 있다. 또한, 각 실시형태에 대해서는, 모순되지 않는 범위에서 임의로 조합하여 실시할 수 있다.

10: 전기 전도율계 1: 메인 기판
2: 서브 기판 2A, 2B: 기판면
2G: 회로 실장 영역 2H: 관 구멍
2S: 간극 2X, 2Y: 측단부
3: 측정관 3A: 외주면
4: 하측 케이스 4A, 4B: 측면
4C: 내벽부 4D: 개구부
4E: 바닥면 5A, 5B: 조인트
6: 실드 7X, 7Y: 가이드부
9: 상측 케이스 11: 검출 회로
11A: 클록 생성 회로 11B: 샘플 홀드 회로(SH 회로)
11C: A/D 변환 회로(ADC 회로) 12: 연산 처리 회로
13: 설정·표시 회로 14: 전송 회로
21: 신호 생성 회로 22: 버퍼 증폭기
IG: 구형파 전류원 T1, T2: 전극
P1, P2, P3: 패드 J1, J2: 점퍼선
LC: 접속 배선 CN1, CN2: 커넥터
LP1, LP2: 배선 패턴 SWg, SWh, SWl, SWi: 스위치
CLK0, CLKs, CLKh, CLKl: 클록 신호 Vs: 기준 전압
GND: 접지 전압 SG: 구형파 신호
Vg: 인가 전압 Ig: 인가 전류
Vt, VH, VL: 검출 전압 Vt': 출력 전압
DA: 진폭 데이터

Claims (7)

1. 측정관 내의 액체에 관한 전기 전도율을 계측하는 전기 전도율계로서,
   미리 설정된 신호 주파수에서 일정 진폭을 갖는 교류의 구형파(矩形波) 전류를 구형파 신호로서 생성하는 신호 생성 회로와,
   상기 측정관에 부착되어 상기 구형파 신호를 상기 액체에 인가하는 제1 전극 및 제2 전극과,
   상기 제1 전극 및 상기 제2 전극으로부터 검출한 검출 전압을 샘플링함으로써 상기 검출 전압의 진폭을 검출하는 검출 회로와,
   상기 진폭에 기초하여 상기 액체에 관한 전기 전도율을 연산 처리에 의해 구하는 연산 처리 회로를 포함하는 것을 특징으로 하는 전기 전도율계.
2. 제1항에 있어서,
   상기 제1 전극 및 상기 제2 전극의 근방 위치에 배치되고, 상기 신호 생성 회로를 탑재하는 프린트 배선 기판을 더 포함하는 것을 특징으로 하는 전기 전도율계.
3. 제1항에 있어서,
   상기 제1 전극 및 상기 제2 전극의 근방 위치에 배치되고, 상기 검출 전압을 안정화하여 상기 검출 회로에 출력하는 버퍼 증폭기를 탑재하는 프린트 배선 기판을 더 포함하는 것을 특징으로 하는 전기 전도율계.
4. 제1항 내지 제3항 중 어느 한 항에 있어서,
   상기 제1 전극은, 상기 액체와 접액(接液)하는 접액 전극으로 이루어지고, 상기 제2 전극은, 상기 측정관의 외주부에 형성되고, 상기 액체와 접액하지 않는 비접액 전극으로 이루어지는 것을 특징으로 하는 전기 전도율계.
5. 제1항 내지 제3항 중 어느 한 항에 있어서,
   상기 제1 전극 및 상기 제2 전극은, 상기 액체와 접액하는 접액 전극으로 이루어지는 것을 특징으로 하는 전기 전도율계.
6. 제1항 내지 제3항 중 어느 한 항에 있어서,
   상기 검출 회로는, 상기 구형파 신호의 반주기의 중앙 시간 위치에서, 상기 검출 전압을 샘플링하는 것을 특징으로 하는 전기 전도율계.
7. 제1항 내지 제3항 중 어느 한 항에 있어서,
   상기 신호 생성 회로는,
   상기 구형파 신호의 크기를 검출하는 전류 검출 회로와,
   상기 신호 주파수를 나타내는 클록 신호와 상기 전류 검출 회로로부터의 검출 결과에 기초하여, 상기 구형파 신호의 진폭을 설정 전류로 유지하는 연산 증폭기
   를 포함하는 것을 특징으로 하는 전기 전도율계.

Images