KR20200006741A - Light emitting diode having electrode extensions and light emitting device having the same - Google Patents

Light emitting diode having electrode extensions and light emitting device having the same Download PDF

Info

Publication number
KR20200006741A
KR20200006741A KR1020180080475A KR20180080475A KR20200006741A KR 20200006741 A KR20200006741 A KR 20200006741A KR 1020180080475 A KR1020180080475 A KR 1020180080475A KR 20180080475 A KR20180080475 A KR 20180080475A KR 20200006741 A KR20200006741 A KR 20200006741A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
extension
extensions
edge
Prior art date
Application number
KR1020180080475A
Other languages
Korean (ko)
Inventor
김예슬
김경완
문수영
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020180080475A priority Critical patent/KR20200006741A/en
Publication of KR20200006741A publication Critical patent/KR20200006741A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

Provided are a light emitting diode and a light emitting element having the same. According to an embodiment of the present invention, the light emitting diode comprises: a first bonding pad electrically connected to a first conductive semiconductor layer; a second bonding pad electrically connected to a second conductive semiconductor layer; first extension units extended from a first bonding pad side to a second bonding pad side and electrically connected to the first conductive semiconductor layer; and second extension units extended from the second bonding pad side to the first bonding pad side and electrically connected to the second conductive semiconductor layer. An interval between the first extension unit and the second extension unit is smaller as the light emitting diode is closer to an edge of one side or the other side from a center, and the second extension units have a greater width.

Description

전극 연장부들을 갖는 발광 다이오드 및 그것을 갖는 발광 소자{LIGHT EMITTING DIODE HAVING ELECTRODE EXTENSIONS AND LIGHT EMITTING DEVICE HAVING THE SAME}LIGHT EMITTING DIODE HAVING ELECTRODE EXTENSIONS AND LIGHT EMITTING DEVICE HAVING THE SAME

본 발명은 발광 다이오드 및 그것을 갖는 발광 소자에 관한 것으로, 특히, 전극 연장부들을 갖는 발광 다이오드 및 그것을 갖는 발광 소자에 관한 것이다.The present invention relates to a light emitting diode and a light emitting element having the same, and more particularly, to a light emitting diode having electrode extensions and a light emitting element having the same.

반도체를 이용한 무기 발광 다이오드는 조명, 디스플레이, 자동차 헤드 램프 등 다양한 분야에 사용되고 있으며, 그 적용 분야는 계속해서 늘어나고 있다.Inorganic light emitting diodes using semiconductors are used in various fields such as lighting, displays, and automobile headlamps, and their application fields continue to increase.

상기 발광 다이오드는 활성층을 사이에 두고 제2 도전형 반도체층과 제1 도전형 반도체층이 대향하여 배치된 구조를 가진다. 나아가, 전극들이 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 형성되며, 이들 전극들을 통해 외부로부터 전력이 공급되며, 이에 따라, 발광 다이오드로부터 광이 생성된다.The light emitting diode has a structure in which a second conductive semiconductor layer and a first conductive semiconductor layer are disposed to face each other with an active layer therebetween. Further, electrodes are formed in the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, respectively, and power is supplied from the outside through these electrodes, thereby generating light from the light emitting diode.

활성층의 넓은 영역에 걸쳐 광을 생성하기 위해 전극으로부터 입력된 전류를 발광 다이오드의 넓은 영역에 분산시킬 필요가 있다. 그러나 반도체층, 특히 p형 반도체층은 높은 비저항을 가지며, 두께가 상대적으로 얇기 때문에, p형 반도체층을 통한 전류 분산에 문제가 많다. 더욱이, 440nm 이하의 단파장 가시광선이나 근자외선을 생성하기 위해 사용되는 반도체층들은 일반적인 청색광 발광 다이오드의 반도체층들에 비해 더 큰 비저항을 가지며, 따라서, 전류 분산이 더 어렵다. 이에 따라, 발광 다이오드의 특정 영역에 전류가 집중되어 외부 양자 효율을 높이기 어렵다. 더욱이, 전류 밀도가 증가함에 따라 외부 양자 효율의 감소가 심해지는 드룹(droop) 현상이 발생된다.In order to generate light over a wide area of the active layer, it is necessary to disperse the current input from the electrode to a wide area of the light emitting diode. However, since the semiconductor layer, especially the p-type semiconductor layer, has a high specific resistance and is relatively thin in thickness, there are many problems in current dispersion through the p-type semiconductor layer. Moreover, semiconductor layers used to produce short wavelength visible or near ultraviolet light of 440 nm or less have a larger resistivity than semiconductor layers of a general blue light emitting diode, and thus current dispersion is more difficult. Accordingly, current is concentrated in a specific region of the light emitting diode, so it is difficult to increase external quantum efficiency. Moreover, as the current density increases, a droop phenomenon occurs in which the decrease in external quantum efficiency is severe.

본 발명이 해결하고자 하는 과제는, 넓은 영역에 걸쳐 전류를 분산시킬 수 있는 발광 다이오드 및 그것을 갖는 발광 소자를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a light emitting diode and a light emitting device having the same capable of distributing a current over a wide area.

본 발명의 일 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치된 제2 도전형 반도체층; 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 활성층; 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 본딩 패드; 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 본딩 패드; 상기 제1 본딩 패드 측으로부터 상기 제2 본딩 패드 측으로 연장하며, 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 연장부들; 상기 제2 본딩 패드 측으로부터 상기 제1 본딩 패드 측으로 연장하며, 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 연장부들을 포함하고, 상기 제1 연장부들 및 제2 연장부들은 각각 상기 제2 도전형 반도체층의 일측 가장자리 및 상기 일측 가장자리에 대향하는 타측 가장자리에 평행한 부분들을 포함하고, 상기 제1 연장부들과 상기 제2 연장부들은 상기 일측 가장자리와 상기 일측 가장자리에 대향하는 타측 가장자리 사이에서 교대로 배치되되, 제2 연장부들이 각각 상기 제2 도전형 반도체층의 일측 가장자리 및 타측 가장자리에 인접하여 배치되고, 중심에서 상기 일측 또는 타측 가장자리에 가까워질수록 제1 연장부와 제2 연장부 사이의 간격은 더 작아지되, 제1 연장부와 제2 연장부 사이의 간격은 상기 제2 연장부와 상기 일측 또는 타측 가장자리 사이의 간격보다 크고, 상기 제2 연장부들은 상기 중심보다 상기 일측 또는 타측 가장자리에 가까울수록 더 큰 폭을 가진다.A light emitting diode according to an embodiment of the present invention, the first conductivity type semiconductor layer; A second conductivity type semiconductor layer disposed on the first conductivity type semiconductor layer; An active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; A first bonding pad electrically connected to the first conductive semiconductor layer; A second bonding pad electrically connected to the second conductive semiconductor layer; First extensions extending from the first bonding pad side to the second bonding pad side and electrically connected to the first conductive semiconductor layer; A second extension part extending from the second bonding pad side to the first bonding pad side and electrically connected to the second conductive semiconductor layer, wherein the first extension parts and the second extension parts are respectively formed of the first extension pad part; And a portion parallel to one edge of the second conductivity type semiconductor layer and the other edge opposite the one edge, wherein the first and second extensions are between the one edge and the other edge opposite the one edge. Are alternately disposed in the second extension portions, and the second extension portions are disposed adjacent to one side edge and the other edge of the second conductivity type semiconductor layer, respectively, and the first extension portion and the second extension portion are closer to the one side or the other edge portion in the center thereof. The spacing between the parts becomes smaller, but the spacing between the first extension part and the second extension part is the second extension part and the one or the other side edge. Greater than the distance between the Li, the second extending portions has a larger width nearer to the one side or the other side edge than the center.

본 발명의 또 다른 실시예에 따른 발광 다이오드는, 기판; 상기 기판 상에 배치되며, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들; 상기 기판 상에서 서로 대향하여 배치된 제1 본딩 패드 및 제2 본딩 패드; 상기 제1 본딩 패드 측으로부터 상기 제2 본딩 패드 측으로 연장하며, 각 발광셀의 제1 도전형 반도체층에 전기적으로 접속된 제1 연장부들; 및 상기 제2 본딩 패드 측으로부터 상기 제1 본딩 패드 측으로 연장하며, 각 발광셀의 제2 도전형 반도체층에 전기적으로 접속된 제2 연장부들을 포함하되, 상기 제1 연장부들 및 제2 연장부들은 각각 상기 기판의 일측 가장자리 및 상기 일측 가장자리에 대향하는 타측 가장자리에 평행한 부분들을 포함하고, 각 발광셀 상에 적어도 하나의 제1 연장부 및 적어도 2개의 제2 연장부들이 서로 교대로 배치되되, 제2 연장부들이 각 발광셀의 양측 가장자리에 인접하여 배치되고, 상기 기판의 중심보다 상기 기판의 일측 또는 타측 가장자리에 더 가까운 발광셀 상의 제1 연장부와 제2 연장부 사이의 간격이 상기 기판의 중심에 더 가까운 발광셀 상의 제1 연장부와 제2 연장부 사이의 간격보다 더 작되, 제1 연장부와 제2 연장부 사이의 간격은 상기 제2 연장부와 상기 각 발광셀의 가장자리 사이의 간격보다 크고, 상기 기판의 중심보다 상기 기판의 일측 또는 타측 가장자리에 더 가까운 발광셀 상의 제2 연장부들은 상기 기판의 중심에 더 가까운 발광셀 상의 제2 연장부들보다 더 큰 폭을 가진다.In another embodiment, a light emitting diode includes: a substrate; A plurality of light emitting cells disposed on the substrate, each of the light emitting cells including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; First and second bonding pads disposed on the substrate to face each other; First extensions extending from the first bonding pad side to the second bonding pad side and electrically connected to the first conductive semiconductor layer of each light emitting cell; And second extensions extending from the second bonding pad side to the first bonding pad side and electrically connected to a second conductive semiconductor layer of each light emitting cell, wherein the first extensions and second extensions are provided. Each of which includes portions parallel to one edge of the substrate and the other edge opposite the one edge, wherein at least one first extension and at least two second extensions are alternately arranged on each light emitting cell. And second extensions are disposed adjacent to both edges of each of the light emitting cells, and a distance between the first and second extensions on the light emitting cells closer to one or the other edge of the substrate than the center of the substrate is the gap. The distance between the first extension and the second extension on the light emitting cell closer to the center of the substrate is smaller than the distance between the first extension and the second extension. The second extensions on the light emitting cells that are greater than the distance between the edges of each light emitting cell and are closer to one or the other edge of the substrate than the center of the substrate are more than the second extensions on the light emitting cells closer to the center of the substrate. Have a large width.

본 발명의 실시예들에 따르면, 전극 연장부들 사이의 간격과 함께 전극 연장부들의 폭을 조절함으로써 넓은 영역에 걸쳐 전류를 고르게 분산시킬 수 있는 발광 다이오드를 제공할 수 있다.According to embodiments of the present invention, it is possible to provide a light emitting diode capable of evenly distributing a current over a wide area by adjusting the width of the electrode extensions with the spacing between the electrode extensions.

본 발명의 다른 특징 및 장점은 이하 상세한 설명에 기재되거나 그것을 통해 명확하게 이해될 수 있을 것이다.Other features and advantages of the invention will be apparent from the following detailed description or be clearly understood through it.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 2a 및 도 2b는 각각 도 1의 절취선 A-A' 및 B-B'를 따라 취해진 단면도들이다.
도 3은 도 2b의 단면도를 간략화하여 나타낸 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 5a 및 도 5b는 각각 도 4의 절취선 C-C' 및 D-D'를 따라 취해진 개략적인 단면도들이다.
도 6은 도 5b의 단면도를 간략화하여 나타낸 단면도이다.
도 7은 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 단면도이다.1 is a schematic plan view illustrating a light emitting diode according to an embodiment of the present invention.
2A and 2B are cross-sectional views taken along the cut lines AA ′ and B-B ′ of FIG. 1, respectively.
3 is a cross-sectional view schematically illustrating the cross-sectional view of FIG. 2B.
4 is a schematic plan view for describing a light emitting diode according to still another embodiment of the present invention.
5A and 5B are schematic cross sectional views taken along the cut lines CC ′ and D-D ′ of FIG. 4, respectively.
6 is a cross-sectional view schematically illustrating the cross-sectional view of FIG. 5B.
7 is a schematic cross-sectional view for describing a light emitting device according to an embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, with reference to the accompanying drawings will be described embodiments of the present invention; The following embodiments are provided as examples to sufficiently convey the spirit of the present invention to those skilled in the art to which the present invention pertains. Accordingly, the invention is not limited to the embodiments described below and may be embodied in other forms. In the drawings, widths, lengths, thicknesses, and the like of components may be exaggerated for convenience. In addition, when one component is described as "on" or "on" another component, each component is different from each other as well as when the component is "right on" or "on" another portion. It also includes a case where another component is interposed therebetween. Like numbers refer to like elements throughout the specification.

본 발명의 일 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치된 제2 도전형 반도체층; 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 활성층; 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 본딩 패드; 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 본딩 패드; 상기 제1 본딩 패드 측으로부터 상기 제2 본딩 패드 측으로 연장하며, 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 연장부들; 상기 제2 본딩 패드 측으로부터 상기 제1 본딩 패드 측으로 연장하며, 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 연장부들을 포함하고, 상기 제1 연장부들 및 제2 연장부들은 각각 상기 제2 도전형 반도체층의 일측 가장자리 및 상기 일측 가장자리에에 대향하는 타측 가장자리에 평행한 부분들을 포함하고, 상기 제1 연장부들과 상기 제2 연장부들은 상기 일측 가장자리와 상기 일측 가장자리에 대향하는 타측 가장자리 사이에서 교대로 배치되되, 제2 연장부들이 각각 상기 제2 도전형 반도체층의 일측 가장자리 및 타측 가장자리에 인접하여 배치되고, 중심에서 상기 일측 또는 타측 가장자리에 가까워질수록 제1 연장부와 제2 연장부 사이의 간격은 더 작아지되, 제1 연장부와 제2 연장부 사이의 간격은 상기 제2 연장부와 상기 일측 또는 타측 가장자리 사이의 간격보다 크고, 상기 제2 연장부들은 상기 중심보다 상기 일측 또는 타측 가장자리에 가까울수록 더 큰 폭을 가진다.A light emitting diode according to an embodiment of the present invention, the first conductivity type semiconductor layer; A second conductivity type semiconductor layer disposed on the first conductivity type semiconductor layer; An active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; A first bonding pad electrically connected to the first conductive semiconductor layer; A second bonding pad electrically connected to the second conductive semiconductor layer; First extensions extending from the first bonding pad side to the second bonding pad side and electrically connected to the first conductive semiconductor layer; A second extension part extending from the second bonding pad side to the first bonding pad side and electrically connected to the second conductive semiconductor layer, wherein the first extension parts and the second extension parts are respectively formed of the first extension pad part; And a portion parallel to the one edge of the second conductivity type semiconductor layer and the other edge opposite to the one edge, wherein the first and second extensions are opposite to the one edge and the one edge. The second extension parts are alternately disposed between each other, and the second extension parts are disposed adjacent to one side edge and the other edge of the second conductivity type semiconductor layer, respectively, and the first extension part and the second extension part are closer to the one side or the other edge. The spacing between the extensions becomes smaller, but the spacing between the first and second extensions is such that the second extensions and the one or the other side are Greater than the distance between the seat and the second extending portions has a larger width nearer to the one side or the other side edge than the center.

제2 연장부들이 제2 도전형 반도체층의 양측 가장자리에 배치되므로, 양측 가장자리 근처에도 전류가 공급되어 광이 생성될 수 있다. 나아가, 발광 다이오드의 위치에 따라 제1 연장부와 제2 연장부 사이의 간격 및 제2 연장부들의 폭을 조절함으로써 발광 다이오드의 중앙 영역에 전류가 집중되는 것을 방지할 수 있다. 더욱이, 제2 연장부들의 폭을 조절함으로써 제2 연장부가 과도하게 제2 도전형 반도체층의 양측 가장자리에 근접하는 것을 방지할 수 있어, 발광 다이오드의 가장자리를 통해 전류가 집중되는 것도 방지할 수 있다.Since the second extensions are disposed at both edges of the second conductivity-type semiconductor layer, light may be generated by supplying a current near both edges. Furthermore, the concentration of the gap between the first extension part and the second extension part and the width of the second extension part may be adjusted according to the position of the light emitting diode to prevent concentration of current in the central area of the light emitting diode. Furthermore, by adjusting the widths of the second extensions, it is possible to prevent the second extensions from excessively approaching both edges of the second conductivity type semiconductor layer, thereby preventing concentration of current through the edges of the light emitting diodes. .

상기 제1 본딩 패드와 상기 제2 본딩 패드는 각각 상기 제2 도전형 반도체층의 다른 가장자리들에 인접하도록 서로 대향하여 배치될 수 있다.The first bonding pad and the second bonding pad may be disposed to face each other so as to be adjacent to other edges of the second conductive semiconductor layer.

또한, 상기 제1 본딩 패드 및 상기 제2 본딩 패드는 상기 제2 도전형 반도체층의 가장자리로 둘러싸인 영역 내에 배치될 수 있다.In addition, the first bonding pad and the second bonding pad may be disposed in an area surrounded by an edge of the second conductive semiconductor layer.

한편, 상기 제1 연장부들은 상기 제1 본딩 패드로부터 연장할 수 있으며, 상기 제2 연장부들은 상기 제2 본딩 패드로부터 연장할 수 있다.Meanwhile, the first extensions may extend from the first bonding pads, and the second extensions may extend from the second bonding pads.

나아가, 상기 제2 연장부들 중 하나가 상기 제2 도전형 반도체층의 중심을 지날 수 있다.Furthermore, one of the second extensions may pass through the center of the second conductivity type semiconductor layer.

또한, 상기 중심을 지나는 제2 연장부의 폭(W1)을 그것에 인접한 다른 제2 연장부의 폭(W2)으로 나눈 값(W1/W2)은 상기 중심을 지나는 제2 연장부와 그것에 인접한 제1 연장부 사이의 간격(D1)으로 상기 다른 제2 연장부와 상기 인접한 제1 연장부 사이의 간격(D2)을 나눈 값(D2/D1)보다 작을 수 있다.Furthermore, the value W1 / W2 obtained by dividing the width W1 of the second extension passing through the center by the width W2 of another second extension adjacent thereto is equal to the second extension passing through the center and the first extension adjacent thereto. The distance D1 may be smaller than the value D2 / D1 obtained by dividing the distance D2 between the other second extension part and the adjacent first extension part.

더욱이, 상기 중심을 지나는 제2 연장부의 폭(W1)을 그것에 인접한 다른 제2 연장부의 폭(W2)으로 나눈 값(W1/W2)은 상기 중심을 지나는 제2 연장부와 그것에 인접한 제1 연장부 사이의 간격(D1)으로 상기 다른 제2 연장부와 상기 인접한 제1 연장부 사이의 간격(D2)과 상기 다른 제2 연장부와 그것에 인접한 다른 제1 연장부 또는 상기 일측 가장자리 사이의 간격(D3)의 평균값을 나눈 값((D2+D3)/2D1)보다 더 클 수 있다.Furthermore, the value W1 / W2 obtained by dividing the width W1 of the second extension passing through the center by the width W2 of another second extension adjacent thereto is equal to the second extension passing through the center and the first extension adjacent thereto. The distance D2 between the other second extension and the adjacent first extension and the distance D3 between the other second extension and the other first extension or the one edge adjacent thereto ) May be greater than the average value of) divided by ((D2 + D3) / 2D1).

한편, 상기 발광 다이오드는 상기 제2 도전형 반도체층 상에 배치된 투명 전극을 더 포함할 수 있으며, 상기 제2 연장부들은 상기 투명 전극 상에 배치될 수 있다.The light emitting diode may further include a transparent electrode disposed on the second conductive semiconductor layer, and the second extensions may be disposed on the transparent electrode.

나아가, 상기 발광 다이오드는, 상기 제2 연장부들 하부에 배치되며, 상기 제2 도전형 반도체층과 상기 투명 전극 사이에 배치된 전류 장벽층을 더 포함할 수 있다.Furthermore, the light emitting diode may further include a current barrier layer disposed under the second extension parts and disposed between the second conductive semiconductor layer and the transparent electrode.

한편, 상기 발광 다이오드는, 상기 제1 도전형 반도체층의 일부 영역 상에 배치된 메사를 포함할 수 있으며, 상기 메사는 상기 활성층 및 상기 제2 도전형 반도체층을 포함할 수 있고, 상기 제2 도전형 반도체층의 일측 및 타측 가장자리 근처에서 상기 제1 도전형 반도체층이 노출될 수 있다.On the other hand, the light emitting diode may include a mesa disposed on a portion of the first conductivity type semiconductor layer, the mesa may include the active layer and the second conductivity type semiconductor layer, the second The first conductive semiconductor layer may be exposed near one side and the other edge of the conductive semiconductor layer.

본 발명의 또 다른 실시예에 따른 발광 다이오드는, 기판; 상기 기판 상에 배치되며, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들; 상기 기판 상에서 서로 대향하여 배치된 제1 본딩 패드 및 제2 본딩 패드; 상기 제1 본딩 패드 측으로부터 상기 제2 본딩 패드 측으로 연장하며, 각 발광셀의 제1 도전형 반도체층에 전기적으로 접속된 제1 연장부들; 및 상기 제2 본딩 패드 측으로부터 상기 제1 본딩 패드 측으로 연장하며, 각 발광셀의 제2 도전형 반도체층에 전기적으로 접속된 제2 연장부들을 포함하되, 상기 제1 연장부들 및 제2 연장부들은 각각 상기 기판의 일측 가장자리 및 상기 일측 가장자리에 대향하는 타측 가장자리에 평행한 부분들을 포함하고, 각 발광셀 상에 적어도 하나의 제1 연장부 및 적어도 2개의 제2 연장부들이 서로 교대로 배치되되, 제2 연장부들이 각 발광셀의 양측 가장자리에 인접하여 배치되고, 상기 기판의 중심보다 상기 기판의 일측 또는 타측 가장자리에 더 가까운 발광셀 상의 제1 연장부와 제2 연장부 사이의 간격이 상기 기판의 중심에 더 가까운 발광셀 상의 제1 연장부와 제2 연장부 사이의 간격보다 더 작되, 제1 연장부와 제2 연장부 사이의 간격은 상기 제2 연장부와 상기 각 발광셀의 가장자리 사이의 간격보다 크고, 상기 기판의 중심보다 상기 기판의 일측 또는 타측 가장자리에 더 가까운 발광셀 상의 제2 연장부들은 상기 기판의 중심에 더 가까운 발광셀 상의 제2 연장부들보다 더 큰 폭을 가진다.In another embodiment, a light emitting diode includes: a substrate; A plurality of light emitting cells disposed on the substrate, each of the light emitting cells including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; First and second bonding pads disposed on the substrate to face each other; First extensions extending from the first bonding pad side to the second bonding pad side and electrically connected to the first conductive semiconductor layer of each light emitting cell; And second extensions extending from the second bonding pad side to the first bonding pad side and electrically connected to a second conductive semiconductor layer of each light emitting cell, wherein the first extensions and second extensions are provided. Each of which includes portions parallel to one edge of the substrate and the other edge opposite the one edge, wherein at least one first extension and at least two second extensions are alternately arranged on each light emitting cell. And second extensions are disposed adjacent to both edges of each of the light emitting cells, and a distance between the first and second extensions on the light emitting cells closer to one or the other edge of the substrate than the center of the substrate is the gap. The distance between the first extension and the second extension on the light emitting cell closer to the center of the substrate is smaller than the distance between the first extension and the second extension. The second extensions on the light emitting cells that are greater than the distance between the edges of each light emitting cell and are closer to one or the other edge of the substrate than the center of the substrate are more than the second extensions on the light emitting cells closer to the center of the substrate. Have a large width.

또한, 하나의 발광셀 상에서 제1 연장부(들)와 제2 연장부들 사이의 간격은 상기 기판의 일측 또는 타측 가장자리에 가까울수록 더 작아질 수 있다.In addition, the distance between the first extension portion (s) and the second extension portions on one light emitting cell may be smaller as it is closer to one or the other edge of the substrate.

상기 발광 다이오드는, 각 발광셀의 제2 도전형 반도체층에 오믹 콘택하는 투명 전극을 더 포함할 수 있으며, 상기 제2 연장부들은 상기 투명 전극에 전기적으로 접속될 수 있다.The light emitting diode may further include a transparent electrode in ohmic contact with the second conductive semiconductor layer of each light emitting cell, and the second extensions may be electrically connected to the transparent electrode.

상기 발광 다이오드는 상기 제2 연장부들 하부에 배치되며, 상기 제2 도전형 반도체층과 상기 투명 전극 사이에 배치된 전류 장벽층을 더 포함할 수 있다.The light emitting diode may further include a current barrier layer disposed under the second extension parts and disposed between the second conductive semiconductor layer and the transparent electrode.

본 발명의 일 실시예에 따른 발광 소자는 상기 발광 다이오드 및 상기 발광 다이오드의 제1 및 제2 본딩 패드에 본딩된 본딩 와이어들을 포함한다.The light emitting device according to the exemplary embodiment of the present invention includes bonding wires bonded to the light emitting diode and the first and second bonding pads of the light emitting diode.

이하 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드(100)를 설명하기 위한 개략적인 평면도이고 도 2a 및 도 2b는 각각 도 1의 절취선 A-A' 및 B-B'를 따라 취해진 단면도들이다.1 is a schematic plan view illustrating a light emitting diode 100 according to an embodiment of the present invention, and FIGS. 2A and 2B are cross-sectional views taken along the cutting lines A-A 'and B-B' of FIG. 1, respectively.

우선, 도 1, 도 2a 및 도 2b를 참조하면, 상기 발광 다이오드(100)는 기판(21), 메사(M)를 포함하는 발광 구조체(30), 전류 장벽층(129a), 전류 장벽층(129b), 전류 차단층(129c), 투명 전극(33), 제1 본딩 패드(35), 제1 연장부들(35a), 제2 본딩 패드(37) 및 제2 연장부들(37a, 37b)를 포함할 수 있다.First, referring to FIGS. 1, 2A and 2B, the light emitting diode 100 includes a substrate 21, a light emitting structure 30 including a mesa M, a current barrier layer 129a, and a current barrier layer ( 129b, the current blocking layer 129c, the transparent electrode 33, the first bonding pads 35, the first extensions 35a, the second bonding pads 37, and the second extensions 37a and 37b. It may include.

기판(21)은 절연성 또는 도전성 기판일 수 있다. 또한, 기판(21)은 발광 구조체(120)를 성장시키기 위한 성장 기판일 수 있으며, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판, 질화알루미늄 기판 등을 포함할 수 있다. 예를 들어, 기판(21)은 사파이어 기판일 수 있으며, 특히, 패터닝된 사파이어 기판(patterned sapphire substrate; PSS)일 수 있고, 이 경우, 기판(21)은 그 상면에 복수의 돌출부들을 포함할 수 있다. 기판(21)은 대체로 기다란 직사각형 형상일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.The substrate 21 may be an insulating or conductive substrate. In addition, the substrate 21 may be a growth substrate for growing the light emitting structure 120, and may include a sapphire substrate, a silicon carbide substrate, a silicon substrate, a gallium nitride substrate, an aluminum nitride substrate, and the like. For example, the substrate 21 may be a sapphire substrate, and in particular, may be a patterned sapphire substrate (PSS), in which case the substrate 21 may include a plurality of protrusions on its top surface. have. The substrate 21 may have a generally long rectangular shape, but the present invention is not limited thereto.

기판(21) 상에 메사(M)를 포함하는 발광 구조체(30)가 배치된다. 발광 구조체(120)는 제1 도전형 반도체층(23), 제1 도전형 반도체층(23) 상에 위치하는 제2 도전형 반도체층(27), 및 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27)의 사이에 위치하는 활성층(25)을 포함할 수 있다. 한편, 메사(M)는 제2 도전형 반도체층(27) 및 활성층(25)을 포함한다.The light emitting structure 30 including the mesa M is disposed on the substrate 21. The light emitting structure 120 includes a first conductive semiconductor layer 23, a second conductive semiconductor layer 27 positioned on the first conductive semiconductor layer 23, and a first conductive semiconductor layer 23. The active layer 25 may be disposed between the second conductive semiconductor layers 27. The mesa M includes the second conductive semiconductor layer 27 and the active layer 25.

제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 MBE(molecular beam epitaxy)나 MOCVD(metalorganic chemical vapor deposition) 등과 같은 공지의 방법을 이용하여 챔버 내에서 기판(21) 상에 성장될 수 있다. 제1 도전형 반도체층(23)은 기판(21)과 함께 다이싱됨으로써 기판(21)과 동일한 평면 형상을 가질 수 있다. 그러나 본 발명이 반드시 이에 한정되는 것은 아니며, 제1 도전형 반도체층(23)의 기판(21)의 일부 영역 내에 위치할 수도 있다.The first conductive semiconductor layer 23, the active layer 25, and the second conductive semiconductor layer 27 may be formed in a chamber using a known method such as molecular beam epitaxy (MBE) or metalorganic chemical vapor deposition (MOCVD). It can be grown on the substrate 21. The first conductive semiconductor layer 23 may have the same planar shape as the substrate 21 by dicing together with the substrate 21. However, the present invention is not limited thereto, and the present invention may be located in a portion of the substrate 21 of the first conductivity type semiconductor layer 23.

한편, 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 Ⅲ-Ⅴ 계열 질화물계 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 제1 도전형 반도체층(23)은 n형 불순물 (예를 들어, Si, Ge. Sn)을 포함할 수 있고, 제2 도전형 반도체층(27)은 p형 불순물 (예를 들어, Mg, Sr, Ba)을 포함할 수 있다. 활성층(25)은 단일양자우물 구조 또는 다중양자우물 구조(MQW)를 포함할 수 있고, 원하는 파장의 광을 방출하도록 질화물계 반도체의 조성비가 조절될 수 있다. 특히, 본 실시예에 있어서, 440nm 이하의 단파장 가시광선 또는 약 300nm 내지 약 400nm 파장 범위 내의 근자외선을 방출하도록 활성층(25) 및 반도체층들(23, 25)의 조성비가 정해질 수 있다.Meanwhile, the first conductive semiconductor layer 23, the active layer 25, and the second conductive semiconductor layer 27 may include III-V series nitride semiconductors, and include, for example, (Al, Ga, In Nitride-based semiconductors such as N). The first conductive semiconductor layer 23 may include n-type impurities (eg, Si, Ge. Sn), and the second conductive semiconductor layer 27 may include p-type impurities (eg, Mg, Sr, Ba). The active layer 25 may include a single quantum well structure or a multi quantum well structure (MQW), and the composition ratio of the nitride semiconductor may be adjusted to emit light of a desired wavelength. In particular, in the present embodiment, the composition ratio of the active layer 25 and the semiconductor layers 23 and 25 may be determined to emit short wavelength visible light of 440 nm or less or near ultraviolet light in a wavelength range of about 300 nm to about 400 nm.

메사(M)는 제1 도전형 반도체층(23)의 일부 영역 상에 위치하며, 이에 따라, 메사(M)가 형성되지 않은 영역에는 제1 도전형 반도체층(23)의 상면이 노출된다. 메사(M)는 기판(21) 상에 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 성장시킨 후, 제2 도전형 반도체층(27)과 활성층(25)을 부분적으로 식각하여 형성될 수 있다. 메사(M)의 형태는 제한되지 않으나, 대체로 기판(21)과 유사한 형상을 가질 수 있다. 즉, 메사(M)는 도 1에 도시한 바와 같이 대체로 직사각형 형상을 가질 수 있으며, 일측 방향(길이 방향)으로 기다란 형상을 가질 수 있다. 또한, 메사(M)는 경사진 측면을 가질 수 있으나, 이에 한정되는 것은 아니며, 제1 도전형 반도체층(23)의 상면에 대해 수직한 측면을 가질 수도 있다.The mesa M is positioned on a portion of the first conductivity type semiconductor layer 23, and thus the top surface of the first conductivity type semiconductor layer 23 is exposed in a region where the mesa M is not formed. The mesa M grows the first conductivity type semiconductor layer 23, the active layer 25, and the second conductivity type semiconductor layer 27 on the substrate 21, and then the second conductivity type semiconductor layer 27 is formed. The active layer 25 may be partially etched. The shape of the mesa M is not limited, but may generally have a shape similar to that of the substrate 21. That is, the mesa M may have a generally rectangular shape as shown in FIG. 1, and may have an elongated shape in one direction (length direction). In addition, the mesa M may have an inclined side surface, but is not limited thereto. The mesa M may have a side surface perpendicular to the upper surface of the first conductive semiconductor layer 23.

또한, 메사(M)는 그 측면에 형성된 요철 패턴을 포함할 수 있다. 상기 요철 패턴은 건식 식각 및/또는 습식 식각 등의 패터닝 방법을 통해 형성될 수 있다. 상기 요철 패턴은 활성층(25)에서 생성된 광의 추출 효율을 향상시킨다.In addition, the mesa (M) may include an uneven pattern formed on its side. The uneven pattern may be formed through a patterning method such as dry etching and / or wet etching. The uneven pattern improves the extraction efficiency of light generated in the active layer 25.

한편, 메사(M)는 제1 도전형 반도체층(23)을 노출시키는 그루브를 포함할 수 있으며, 제1 본딩 패드(35) 및 제2 연장부들(35a)은 상기 그루브 내에 배치될 수 있다. The mesa M may include a groove exposing the first conductive semiconductor layer 23, and the first bonding pad 35 and the second extensions 35a may be disposed in the groove.

투명 전극(33)은 제2 도전형 반도체층(27) 상에 위치하며, 제2 도전형 반도체층(27)에 오믹 콘택할 수 있다. 투명 전극(33)은 도전성 산화물 또는 광 투과성 금속층과 같이 광 투과성 및 전기적 도전성을 갖는 물질을 포함할 수 있다. 예를 들어, 투명 전극(33)은 ITO(Indium Tin Oxide), ZnO(Zinc Oxide), ZITO (Zinc Indium Tin Oxide), ZIO (Zinc Indium Oxide), ZTO (Zinc Tin Oxide), GITO (Gallium Indium Tin Oxide), GIO (Gallium Indium Oxide), GZO (Gallium Zinc Oxide), AZO(Aluminum doped Zinc Oxide), FTO (Fluorine Tin Oxide), 또는 Ni/Au 적층 구조 중 적어도 하나를 포함할 수 있다.The transparent electrode 33 is positioned on the second conductive semiconductor layer 27 and may make ohmic contact with the second conductive semiconductor layer 27. The transparent electrode 33 may include a material having light transmittance and electrical conductivity, such as a conductive oxide or a light transmissive metal layer. For example, the transparent electrode 33 may be formed of indium tin oxide (ITO), zinc oxide (ZnO), zinc indium tin oxide (ZITO), zinc indium oxide (ZIO), zinc tin oxide (ZTO), gallium indium tin (GITO). Oxide), gallium indium oxide (GIO), gallium zinc oxide (GZO), aluminum doped zinc oxide (AZO), fluorine tin oxide (FTO), or at least one of a Ni / Au layered structure.

제1 본딩 패드(35)는 제2 도전형 반도체층(27)의 가장자리로 둘러싸인 영역 내에 배치될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 제1 본딩 패드(35)는 제2 도전형 반도체층(27)으로부터 전기적으로 절연되며, 이를 위해, 제1 본딩 패드(35)는 메사(M) 내에 형성된 그루브 내에 배치될 수 있다.The first bonding pad 35 may be disposed in an area surrounded by the edge of the second conductivity type semiconductor layer 27. However, the present invention is not limited thereto. The first bonding pad 35 is electrically insulated from the second conductive semiconductor layer 27, and for this purpose, the first bonding pad 35 may be disposed in a groove formed in the mesa M. FIG.

한편, 전류 장벽층(129b)이 제1 본딩 패드(35)의 하부 영역 내에 부분적으로배치될 수 있으며, 전류 차단층(129c)이 제1 본딩 패드(35) 주위의 그루브 측벽을 덮을 수 있다. 전류 장벽층(129b)은 제1 본딩 패드(35) 하부에 전류가 집중되는 것을 방지한다. 한편, 전류 차단층(129c)은 제1 본딩 패드(35) 상에 본딩되는 본딩 와이어가 투명 전극(33)이나 제2 도전형 반도체층(27)에 단락되는 것을 방지한다.Meanwhile, the current barrier layer 129b may be partially disposed in the lower region of the first bonding pad 35, and the current blocking layer 129c may cover the groove sidewalls around the first bonding pad 35. The current barrier layer 129b prevents current from concentrating under the first bonding pad 35. On the other hand, the current blocking layer 129c prevents the bonding wires bonded on the first bonding pads 35 from being short-circuited to the transparent electrode 33 or the second conductive semiconductor layer 27.

한편, 상기 제1 본딩 패드(35)로부터 제1 연장부들(35a)이 연장된다. 제1 연장부들(35a)은 메사(M)의 길이 방향에 평행한 양측(일측 및 상기 일측에 대향하는 타측) 가장자리에 평행한 부분들을 포함할 수 있다. 제1 연장부들(35a)은 메사(M) 내에 형성된 그루브 내에 배치될 수 있으며, 상기 그루브를 통해 노출된 제1 도전형 반도체층(23)에 콘택할 수 있다. 제1 연장부들(35a)은 제1 본딩 패드(35)와 함께 동일 공정에서 동일 재료로 함께 형성될 수 있다. 따라서, 제1 연장부들(35a)은 제1 본딩 패드(35)와 동일한 층 구조를 가질 수 있다. 나아가, 제1 연장부들(35a)은 제1 본딩 패드(35)와 인접하는 위치에 곡선 부분을 포함할 수 있다.Meanwhile, first extensions 35a extend from the first bonding pad 35. The first extension parts 35a may include portions parallel to edges of one side (one side and the other side opposite to the one side) parallel to the longitudinal direction of the mesa M. The first extensions 35a may be disposed in a groove formed in the mesa M, and may contact the first conductive semiconductor layer 23 exposed through the groove. The first extensions 35a may be formed together with the first bonding pad 35 in the same material in the same process. Therefore, the first extensions 35a may have the same layer structure as the first bonding pads 35. Furthermore, the first extensions 35a may include curved portions at positions adjacent to the first bonding pads 35.

제2 본딩 패드(37)는 메사(M) 상에 배치될 수 있다. 도시한 바와 같이, 제2 본딩 패드(37)는 제1 본딩 패드(35)에 대향하여 메사(M)의 길이 방향의 일측 끝단가장자리(길이 방향에 수직한 가장자리) 근처에 배치될 수 있다. 제2 본딩 패드(37)는 메사(M)의 가장자리로부터 이격되며, 따라서, 제2 본딩 패드(37)와 메사(M) 주위에 노출된 제1 도전형 반도체층(23) 사이에 메사(M)의 일부가 배치된다. The second bonding pads 37 may be disposed on the mesas M. FIG. As illustrated, the second bonding pads 37 may be disposed near one end edge (edge perpendicular to the length direction) of the mesa M in the longitudinal direction of the mesa M to face the first bonding pads 35. The second bonding pad 37 is spaced apart from the edge of the mesa M, and thus the mesa M between the second bonding pad 37 and the first conductive semiconductor layer 23 exposed around the mesa M. Is part of).

제2 본딩 패드(37)는 금속 물질을 포함할 수 있고, Ti, Pt, Au, Cr, Ni, Al 등을 포함할 수 있으며, 단일층 또는 다중층 구조로 형성될 수 있다. 예를 들어, 제2 본딩 패드(37)는 Ti층/Au층, Ti층/Pt층/Au층, Cr층/Au층, Cr층/Pt층/Au층, Ni층/Au층, Ni층/Pt층/Au층, 및 Cr층/Al층/Cr층/Ni층/Au층의 금속 적층 구조 중 적어도 하나를 포함할 수 있다. 제2 본딩 패드(37)는 또한 제1 본딩 패드(35)와 동일한 물질로 함께 형성될 수 있다.The second bonding pad 37 may include a metal material, may include Ti, Pt, Au, Cr, Ni, Al, or the like, and may be formed in a single layer or a multilayer structure. For example, the second bonding pads 37 include Ti layer / Au layer, Ti layer / Pt layer / Au layer, Cr layer / Au layer, Cr layer / Pt layer / Au layer, Ni layer / Au layer, and Ni layer. It may include at least one of a metal stacked structure of / Pt layer / Au layer, and Cr layer / Al layer / Cr layer / Ni layer / Au layer. The second bonding pads 37 may also be formed together of the same material as the first bonding pads 35.

한편, 제2 본딩 패드(37)로부터 제2 연장부들(37a, 37b)이 제1 본딩 패드(35)측으로 연장한다. 제2 본딩 패드(37)는 와이어를 본딩하기 위한 패드로서 와이어 볼을 형성할 수 있도록 제2 연장부들(37a, 37b)에 비해 상대적으로 넓은 폭을 가진다. 제2 연장부들(37a, 37b)은 제2 본딩 패드(37)와 동일 재료로 동일 공정에서 함께 형성될 수 있다.Meanwhile, second extension parts 37a and 37b extend from the second bonding pad 37 toward the first bonding pad 35. The second bonding pad 37 has a relatively wider width than the second extensions 37a and 37b to form a wire ball as a pad for bonding the wire. The second extensions 37a and 37b may be formed together in the same process with the same material as the second bonding pads 37.

본 실시예에서, 제1 연장부들(35a)과 제2 연장부들(37a, 37b)은 메사(M)의 길이 방향 양측 가장자리 사이에서 교대로 배치된다. 도 1에 도시되듯이, 제2 연장부(37a)는 제2 본딩 패드(37)로부터 제2 도전형 반도체층(27)의 중심을 지나도록 연장할 수 있다. 한편, 제2 연장부들(37b)은 각각 메사(M)의 길이 방향 양측 가장자리들에 인접하여 배치될 수 있다. 제1 연장부들(35a)은 각각 제2 연장부(37a)와 제2 연장부(37b) 사이에 배치된다.In the present embodiment, the first extensions 35a and the second extensions 37a, 37b are alternately arranged between the longitudinal side edges of the mesa M. As shown in FIG. As illustrated in FIG. 1, the second extension 37a may extend from the second bonding pad 37 to pass through the center of the second conductive semiconductor layer 27. Meanwhile, the second extension parts 37b may be disposed adjacent to both edges in the longitudinal direction of the mesa M, respectively. The first extensions 35a are disposed between the second extension 37a and the second extension 37b, respectively.

n형 불순물을 포함하는 반도체층(23)은 p형 불순물을 포함하는 반도체층(27)에 비해 상대적으로 낮은 비저항을 가진다. 따라서, n형 불순물을 포함하는 제1 도전형 반도체층(23) 내에서 캐리어(전자)가 더 빨리 분산되고, p형 불순물을 포함하는 제2 도전형 반도체층(27) 내에서 캐리어(정공)은 느리게 분산될 것이다. 이 때문에, 메사(M)의 가장자리 근처에 제1 연장부를 배치할 경우, 메사(M)의 가장자리와 제1 연장부 사이의 영역은 정공이 공급되지 못해 비발광 영역으로 남을 수 있다. 이에 반해, 메사(M)의 가장자리 근처에 제2 연장부를 배치할 경우, 메사(M)의 가장자리와 제2 연장부 사이의 영역에도 전자가 쉽게 분산되기 때문에, 이 영역에서 광이 방출될 수 있다. 본 실시예에 있어서, 메사(M)의 전 영역에 걸쳐 전류를 분산시키기 위해, 제2 연장부들(37b)이 각각 제1 연장부들(35a)에 비해 메사(M)의 길이 방향 양측 가장자리에 더 가깝게 배치된다.The semiconductor layer 23 including the n-type impurity has a relatively low resistivity compared to the semiconductor layer 27 including the p-type impurity. Therefore, carriers (electrons) are dispersed more quickly in the first conductivity type semiconductor layer 23 containing n-type impurities, and carriers (holes) are in the second conductivity type semiconductor layer 27 containing p-type impurities. Will disperse slowly. For this reason, when the first extension part is disposed near the edge of the mesa M, the area between the edge of the mesa M and the first extension part may remain as a non-light emitting area because holes are not supplied. In contrast, when the second extension portion is disposed near the edge of the mesa M, light may be emitted in this region because electrons are easily dispersed in the region between the edge of the mesa M and the second extension portion. . In the present embodiment, in order to distribute the current over the entire area of the mesa M, the second extensions 37b are respectively further at the longitudinal side edges of the mesas M compared to the first extensions 35a, respectively. Are placed close together.

제2 연장부들(37b)은 제2 본딩 패드(37)에 접하는 부분에 곡선 부분을 포함할 수 있으며, 또한, 메사(M)의 양측 가장자리에 평행한 부분을 포함할 수 있다. 나아가, 제2 연장부들(37b)은 제1 본딩 패드(35) 주위에 곡선 부분을 더 포함할 수 있다.The second extensions 37b may include a curved portion in contact with the second bonding pad 37 and may include a portion parallel to both edges of the mesa M. Furthermore, the second extensions 37b may further include curved portions around the first bonding pads 35.

제1 연장부들(35a)과 제2 연장부들(37a, 37b) 사이의 간격들 및 제2 연장부들(37a, 37b)의 폭에 대해서는 도 3을 참조하여 뒤에서 상세히 설명된다.Intervals between the first extensions 35a and the second extensions 37a and 37b and the width of the second extensions 37a and 37b are described in detail later with reference to FIG. 3.

한편, 전류 장벽층(29a)이 제2 본딩 패드(37)와 제2 연장부(37a) 하부에 배치될 수 있다. 특히, 전류 장벽층(29a)은 제2 도전형 반도체층(27)과 투명 전극(33) 사이에 배치될 수 있다. 전류 장벽층(29a)은 제2 본딩 패드(37)를 통해 공급된 전류가 제2 본딩 패드(37)나 제2 연장부(37a) 주위에 집중되는 것을 방지할 수 있다. 따라서, 전류 장벽층(29a)은 절연성 물질을 포함할 수 있으며, 단일층 또는 다중층으로 형성될 수도 있다. 예를 들어, 전류 장벽층(29a)은 SiOx 또는 SiNx을 포함할 수 있고, 또는 굴절률이 다른 절연성 물질층들이 적층된 분포 브래그 반사기를 포함할 수도 있다. 전류 장벽층(29a)은 광 투과성을 가질 수도 있고, 광 반사성을 가질 수도 있으며, 또한 선택적 광 반사성을 가질 수도 있다.Meanwhile, the current barrier layer 29a may be disposed under the second bonding pad 37 and the second extension 37a. In particular, the current barrier layer 29a may be disposed between the second conductivity-type semiconductor layer 27 and the transparent electrode 33. The current barrier layer 29a may prevent the current supplied through the second bonding pad 37 from being concentrated around the second bonding pad 37 or the second extension 37a. Accordingly, the current barrier layer 29a may include an insulating material and may be formed of a single layer or multiple layers. For example, the current barrier layer 29a may include SiO x or SiN x , or may include a distributed Bragg reflector in which layers of insulating material having different refractive indices are stacked. The current barrier layer 29a may have light transmittance, may have light reflectivity, or may have selective light reflectivity.

또한, 제2 본딩 패드(37) 및 제2 연장부들(37a, 37b)이 전류 장벽층(29a) 상에 한정되어 위치하도록 전류 장벽층(29a)은 제2 본딩 패드(37) 및 제2 연장부(37a)보다 큰 면적을 가질 수 있다.In addition, the current barrier layer 29a extends to the second bonding pad 37 and the second extension so that the second bonding pad 37 and the second extensions 37a and 37b are defined on the current barrier layer 29a. It may have a larger area than the portion 37a.

한편, 도 2a에 도시한 바와 같이, 투명 전극(33)은 제2 본딩 패드(37) 하부에 전류 장벽층(29a)을 노출시키는 개구부를 가질 수 있으며, 따라서, 제2 본딩 패드(37)는 전류 장벽층(29a)에 접촉할 수 있다. Meanwhile, as shown in FIG. 2A, the transparent electrode 33 may have an opening exposing the current barrier layer 29a under the second bonding pad 37, so that the second bonding pad 37 may be formed. It may contact the current barrier layer 29a.

도 3은 제1 연장부들(35a)과 제2 연장부들(37a, 37b) 사이의 간격 및 제2 연장부들(37a, 37b)의 폭을 설명하기 위해 도 2b의 단면도를 간략화하여 나타낸 것이다.FIG. 3 is a simplified cross-sectional view of FIG. 2B to explain the spacing between the first extensions 35a and the second extensions 37a and 37b and the width of the second extensions 37a and 37b.

도 3을 참조하면, 메사(M)의 중심을 지나는 제2 연장부(37a)를 기준으로 양측에 제1 연장부들(35a)이 배치되고, 제1 연장부들(35a)의 바깥측에 각각 제2 연장부들(37b)이 배치된다. 여기서, 제2 연장부(37a)는 폭(W1)을 가지며, 제2 연장부들(37b)은 폭(W2)을 가진다. 한편, 간격(D1)은 제1 연장부(35a)와 제2 연장부(37a) 사이의 거리이고, 간격(D2)은 제1 연장부(35a)와 제2 연장부(37b) 사이의 거리이다. 간격(D3)은 제2 연장부(37b)와 제2 도전형 반도체층(27)의 가장자리 사이의 거리이다. 제1 연장부들(35a)이 배치될 경우, 제1 연장부들(35a)을 통해 전자가 공급되므로, 제1 연장부(35a)와 제2 연장부들(37a, 37b) 사이의 거리(D1, D2)가 전류 분산에 지배적인 영향을 미치지만, 제1 연장부(35a)가 배치되지 않을 경우, 제1 도전형 반도체층(23)과 제2 연장부(37b) 사이의 거리가 지배적인 영향을 미친다. 따라서, 제1 연장부(35a)가 메사(M)의 가장자리 근처에 배치되지 않았으면, 간격(D3)은 제2 연장부(37b)와 제2 도전형 반도체층(27)의 가장자리 사이의 거리, 또는 제2 연장부(37b)와 노출된 제1 도전형 반도체층(23) 사이의 횡방향 거리로 정의된다. 제1 연장부(35a)가 메사(M)의 가장자리 근처에 배치된 경우, 간격(D3)은 제1 연장부(37b)와 제2 연장부(35a) 사이의 거리로 정의될 것이다.Referring to FIG. 3, first extensions 35a are disposed at both sides of the second extension portion 37a passing through the center of the mesa M, and each of the first extensions 35a is disposed outside the first extensions 35a. Two extensions 37b are arranged. Here, the second extension portion 37a has a width W1, and the second extension portions 37b have a width W2. On the other hand, the distance D1 is the distance between the first extension part 35a and the second extension part 37a, and the distance D2 is the distance between the first extension part 35a and the second extension part 37b. to be. The gap D3 is a distance between the second extension 37b and the edge of the second conductivity type semiconductor layer 27. When the first extensions 35a are disposed, electrons are supplied through the first extensions 35a, so that the distances D1 and D2 between the first extensions 35a and the second extensions 37a and 37b. ) Dominates the current dispersion, but when the first extension 35a is not disposed, the distance between the first conductivity type semiconductor layer 23 and the second extension 37b dominates. Crazy Therefore, if the first extension part 35a is not disposed near the edge of the mesa M, the distance D3 is the distance between the second extension part 37b and the edge of the second conductivity type semiconductor layer 27. Or the lateral distance between the second extension portion 37b and the exposed first conductive semiconductor layer 23. If the first extension 35a is disposed near the edge of the mesa M, the spacing D3 will be defined as the distance between the first extension 37b and the second extension 35a.

여기서, 간격(D3)은 간격(D1) 및 간격(D2)보다 작으며, 폭(W1)은 폭(W2)보다 작다. 전류는 제1 본딩 패드(35)와 제2 본딩 패드(37)가 마주보는 중앙 영역에 집중되기 쉽기 때문에, 중앙 영역에 집중되는 전류를 분산시키기 위해, 제2 연장부(37a)의 폭(W1)을 작게 함과 아울러, 제1 연장부(35a)와 제2 연장부(37a) 사이의 간격(D1)을 D2 및 D3보다 크게 한 것이다. 특히, D3는 D1뿐만 아니라 D2보다 작다. 특히, 메사(M)의 바깥측에 제1 연장부(35a)가 배치되지 않으면, 메사(M)의 가장자리 근처에서 전류가 분산되기 어렵기 때문에, D3를 상대적으로 작게 하여 전류 분산을 도울 수 있다. Here, the interval D3 is smaller than the interval D1 and the interval D2, and the width W1 is smaller than the width W2. Since the current is easily concentrated in the center region where the first bonding pad 35 and the second bonding pad 37 face each other, the width W1 of the second extension portion 37a is used to disperse the current concentrated in the center region. ) And the distance D1 between the first extension part 35a and the second extension part 37a is made larger than D2 and D3. In particular, D3 is smaller than D1 as well as D1. In particular, when the first extension part 35a is not disposed outside the mesa M, since current is hardly dispersed near the edge of the mesa M, D3 can be made relatively small to help the current dispersion. .

한편, 폭(W1)을 폭(W2)로 나눈 값, 즉, (W1/W2)는 간격(D1)으로 간격(D2)을 나눈 값, 즉, (D2/D1)보다 작다. 즉, 제1 연장부(35a)와 제2 연장부들(37a, 37b) 사이의 간격의 변화율은 제2 연장부들(37a, 37b)의 폭의 변화율보다 작다. 다만, W1/W2는 간격(D2)과 간격(D3)의 평균값을 간격(D1)으로 나눈 값, 즉, (D2+D3)/2D1은 보다는 크다.On the other hand, the value obtained by dividing the width W1 by the width W2, that is, (W1 / W2) is smaller than the value obtained by dividing the interval D2 by the interval D1, that is, (D2 / D1). That is, the rate of change of the gap between the first extension part 35a and the second extension parts 37a and 37b is smaller than the rate of change of the width of the second extension parts 37a and 37b. However, W1 / W2 is a value obtained by dividing the average value of the interval D2 and the interval D3 by the interval D1, that is, (D2 + D3) / 2D1.

폭을 조절함이 없이, 간격(D1, D2, D3)을 조절하여 발광 다이오드 내 전류 분산을 향상시킬 수 있으나, 이 경우, D3가 상대적으로 과도하게 좁아질 수 있다. 즉, 제2 연장부(37b)가 메사(M)의 가장자리에 과도하게 가깝게 배치될 수 있다. 이러한 경향은, 일반적인 청색 발광 다이오드에 비해 반도체층의 비저항이 상대적으로 큰 단파장 가시광선이나 근자외선을 방출하기 위한 발광 다이오드에서 발생하기 쉽다. 이 경우, 제2 연장부(37b)와 메사(M)의 가장자리 사이의 간격의 요동(fluctuation)에 기인하여, 메사(M)의 가장자리 중 특정부분에 전류가 집중되는 문제가 발생될 수 있다.Without adjusting the width, the distances D1, D2, and D3 may be adjusted to improve current dispersion in the light emitting diode, but in this case, D3 may be relatively excessively narrowed. That is, the second extension part 37b may be disposed excessively close to the edge of the mesa M. This tendency is likely to occur in light emitting diodes for emitting short wavelength visible light or near ultraviolet light, in which the resistivity of the semiconductor layer is relatively higher than that of a general blue light emitting diode. In this case, due to fluctuations in the gap between the second extension 37b and the edge of the mesa M, a problem may occur in which current is concentrated at a specific portion of the edge of the mesa M.

그러나 본 실시예에 따르면, 폭들(W1, W2)을 간격들(D1, D2, D3)과 함께 조절함으로써, 간격(D3)을 상대적으로 더 크게 할 수 있으며, 따라서, 메사(M)의 가장자리에서 전류가 집중되는 것을 완화할 수 있다.However, according to the present embodiment, by adjusting the widths W1 and W2 together with the intervals D1, D2 and D3, the distance D3 can be made relatively larger, and thus, at the edge of the mesa M. The concentration of current can be alleviated.

본 실시예에 있어서, 2개의 제1 연장부들(35a)과 3개의 제2 연장부들(37a, 37b)이 서로 교대로 배치된 것을 도시 및 설명하지만, 이에 한정되는 것은 아니며, 발광 다이오드의 면적이 증가할 경우, 더 많은 연장부들이 배치될 수 있다.In the present exemplary embodiment, two first extensions 35a and three second extensions 37a and 37b are alternately arranged and illustrated, but the present invention is not limited thereto. If increasing, more extensions can be arranged.

또한, 본 실시예에 있어서, 제2 연장부(37a)가 메사(M)의 중심을 지나도록 배치된 것에 대해 설명하지만, 이에 한정되는 것은 아니며, 제1 연장부(35a)가 중심을 지나도록 배치될 수도 있다.In addition, in this embodiment, although the 2nd extension part 37a is arrange | positioned so that it may pass through the center of the mesa M, it is not limited to this, The 1st extension part 35a is made to pass through the center. It may be arranged.

도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드(200)를 설명하기 위한 개략적인 평면도이고, 도 5a 및 도 5b는 각각 도 4의 절취선 C-C' 및 D-D'를 따라 취해진 개략적인 단면도들이다.4 is a schematic plan view illustrating a light emitting diode 200 according to another embodiment of the present invention, and FIGS. 5A and 5B are schematic cross-sectional views taken along the cut lines CC ′ and D-D ′ of FIG. 4, respectively. admit.

도 4, 도 5a 및 도 5b를 참조하면, 상기 발광 다이오드(200)는 앞서 도 1을 참조하여 설명한 발광 다이오드(100)와 대체로 유사하나, 기판(21) 상에 복수의 발광셀들(R1C1~R2C3)이 배치되고, 이들 발광셀들이 서로 전기적으로 연결된 것에 차이가 있다. 이하에서는 중복을 피하기 위해 앞서 설명한 사항과 구별되는 내용에 대해 설명한다.4, 5A, and 5B, the light emitting diode 200 is generally similar to the light emitting diode 100 described with reference to FIG. 1, but has a plurality of light emitting cells R1C1 ˜ 1 on the substrate 21. R2C3) is disposed, there is a difference that these light emitting cells are electrically connected to each other. Hereinafter, in order to avoid duplication, a description will be given of contents distinguished from the above-described matters.

기판(21)은 도 4의 평면도에서 보듯이 직사각형 또는 정사각형의 외형을 가질 수 있다. 앞의 실시예에서 기판(21)은 대체로 기다란 형상을 가지나, 본 실시예에서 기판(21)은 대체로 정사각형에 가까운 형상을 갖는다. 그러나 본 실시예가 반드시 이에 한정되는 것은 아니며, 기판(21)의 크기 및 형상은 다양하게 선택될 수 있다.The substrate 21 may have a rectangular or square outer shape as shown in the plan view of FIG. 4. In the previous embodiment, the substrate 21 has a generally elongated shape, but in the present embodiment, the substrate 21 has a shape that is generally close to a square. However, the present embodiment is not necessarily limited thereto, and the size and shape of the substrate 21 may be variously selected.

행(R)과 열(C)로 배열된 복수의 발광셀들(R1C1~R2C3)이 기판(21) 상에 배치된다. 각 발광셀은 제1 도전형 반도체층(23) 및 상기 제1 도전형 반도체층(23) 상에 배치된 메사(M)를 포함한다. 메사(M)는 앞서 설명한 바와 같이, 활성층(25) 및 제2 도전형 반도체층(27)을 포함하며, 제1 도전형 반도체층(23)보다 작은 면적을 가진다. A plurality of light emitting cells R1C1 to R2C3 arranged in a row R and a column C are disposed on the substrate 21. Each light emitting cell includes a first conductivity type semiconductor layer 23 and a mesa M disposed on the first conductivity type semiconductor layer 23. As described above, the mesa M includes the active layer 25 and the second conductive semiconductor layer 27, and has a smaller area than the first conductive semiconductor layer 23.

상기 복수의 발광셀들(R1C1~R2C3)은 메사 식각 영역 및 셀 분리 영역(ISO)에 의해 행렬 구조로 배열될 수 있다. 도면에, 복수의 발광셀들이 2×3 행렬로 배열된 것을 도시하고 있으나, 이에 한정되는 것은 아니며, 2×2 이상의 다양한 행렬로 배열될 수 있다.The plurality of light emitting cells R1C1 to R2C3 may be arranged in a matrix structure by mesa etching regions and cell isolation regions ISO. Although the drawings show that the plurality of light emitting cells are arranged in a 2 × 3 matrix, the present invention is not limited thereto and may be arranged in various matrices of 2 × 2 or more.

한편, 동일한 행에 배열된 발광셀들은 제1 도전형 반도체층(23)을 공유할 수 있다. 예를 들어, 제1행에 배열된 발광셀들(R1C1, R1C2, R1C3)은 제1 도전형 반도체층을 공유하며, 제2행에 배열된 발광셀들(R2C1, R2C2, R2C3) 또한, 제1 도전형 반도체층을 공유할 수 있다.Meanwhile, the light emitting cells arranged in the same row may share the first conductivity type semiconductor layer 23. For example, the light emitting cells R1C1, R1C2, and R1C3 arranged in the first row share the first conductivity type semiconductor layer, and the light emitting cells R2C1, R2C2, R2C3 arranged in the second row may also be formed in the second row. The single conductive semiconductor layer can be shared.

한편, 동일한 열에 배열된 발광셀들은 서로 분리된 제1 도전형 반도체층(23)을 가질 수 있다. 예를 들어, 제1열에 배열된 발광셀들(R1C1, R2C1)의 제1 도전형 반도체층들(23)은 셀 분리 영역(ISO)에 의해 서로 분리되며, 제2열에 배열된 발광셀들(R1C2, R2C2)의 제1 도전형 반도체층들(23) 또한, 셀 분리 영역(ISO)에 의해 서로 분리되며, 제3열에 배열된 발광셀들(R1C3, R2C3)의 제1 도전형 반도체층들(23) 또한, 셀 분리 영역(ISO)에 의해 분리된다.Meanwhile, the light emitting cells arranged in the same column may have the first conductivity type semiconductor layer 23 separated from each other. For example, the first conductive semiconductor layers 23 of the light emitting cells R1C1 and R2C1 arranged in the first column are separated from each other by the cell isolation region ISO, and the light emitting cells arranged in the second column ( The first conductive semiconductor layers 23 of R1C2 and R2C2 are also separated from each other by the cell isolation region ISO, and the first conductive semiconductor layers of the light emitting cells R1C3 and R2C3 arranged in a third column. (23) Furthermore, they are separated by the cell separation region ISO.

본 실시예에 있어서, 동일한 행에 배열된 발광셀들이 제1 도전형 반도체층(23)을 공유함으로써 전류가 특정 열을 따라 집중되는 것을 방지할 수 있다. 즉, 어느 하나의 행 내에서 특정 발광셀을 통해 전류가 집중되더라도 서로 공유된 제1 도전형 반도체층(23)을 통해 전류가 재분산될 수 있으며, 따라서, 다음 행의 발광셀들에 전류가 균일하게 분산되어 공급될 수 있다.In the present embodiment, the light emitting cells arranged in the same row share the first conductivity type semiconductor layer 23, thereby preventing the current from being concentrated along a specific column. That is, even if current is concentrated through a specific light emitting cell in one row, current may be redistributed through the first conductive semiconductor layer 23 shared with each other. It can be supplied uniformly distributed.

그러나 본 발명이 이에 한정되는 것은 아니며, 같은 행 내의 발광셀들도 셀 분리 영역에 의해 서로 분리될 수 있다.However, the present invention is not limited thereto, and light emitting cells in the same row may be separated from each other by a cell separation region.

투명 전극들(33)은 발광셀들 상에 각각 배치된다. 투명 전극(33)은 제2 도전형 반도체층(27)과 대체로 동일한 형상을 가진다. 다만, 투명 전극(33)이 제2 도전형 반도체층(27)보다 좁은 면적을 가질 수 있다. The transparent electrodes 33 are disposed on the light emitting cells, respectively. The transparent electrode 33 has substantially the same shape as the second conductivity type semiconductor layer 27. However, the transparent electrode 33 may have a smaller area than the second conductivity type semiconductor layer 27.

한편, 각 발광셀은 제2 도전형 반도체층(27) 및 활성층(25)을 관통하여 제1 도전형 반도체층(23)을 노출시키는 그루브를 포함할 수 있다. 그루브는 투명 전극(33), 제2 도전형 반도체층(27) 및 활성층(25)으로 둘러싸인다. 그루브는 도시한 바와 같이 발광셀의 일측 가장자리에서 타측 가장자리를 향해 기다란 형상을 가질 수 있다. 예를 들어, 도 4에 도시한 바와 같이, 그루브들은 셀 분리 영역(ISO)에 대해 수직한 방향으로 기다란 형상을 가질 수 있다.Each of the light emitting cells may include a groove penetrating the second conductive semiconductor layer 27 and the active layer 25 to expose the first conductive semiconductor layer 23. The groove is surrounded by the transparent electrode 33, the second conductivity type semiconductor layer 27, and the active layer 25. The groove may have an elongated shape from one edge of the light emitting cell toward the other edge as shown. For example, as shown in FIG. 4, the grooves may have an elongated shape in a direction perpendicular to the cell isolation region ISO.

발광셀들에 형성되는 그루브들은 대체로 서로 동일한 크기를 가지며, 따라서 그루브들에 의해 노출되는 제1 도전형 반도체층들(23)의 노출 영역들 또한 대체로 서로 동일한 크기를 가진다. 또한, 복수의 발광셀들(R1C1~R2C3)은 대체로 서로 동일한 크기를 가지며, 이에 따라, 활성층들(25)은 대체로 서로 동일한 광 생성 영역을 가질 수 있다. 활성층들(25)의 광 생성 영역들이 서로 유사하므로, 발광셀들에 전류를 균일하게 분산시킬 수 있다. 그러나 광을 균일하게 생성할 수 있도록 발광셀들의 면적은 조절될 수 있다. 예를 들어, 제2열에 배치된 발광셀들(R1C2, R2C2)이 제1열 및 제3열에 배치된 발광셀들(R1C1, R2C1, R1C3, R2C3)보다 더 큰 면적을 가질 수 있다.The grooves formed in the light emitting cells have substantially the same size, and therefore, the exposed regions of the first conductivity-type semiconductor layers 23 exposed by the grooves also have substantially the same size. In addition, the plurality of light emitting cells R1C1 to R2C3 have substantially the same size, and thus, the active layers 25 may have substantially the same light generating area. Since the light generating regions of the active layers 25 are similar to each other, it is possible to uniformly distribute current in the light emitting cells. However, the area of the light emitting cells may be adjusted to uniformly generate light. For example, the light emitting cells R1C2 and R2C2 arranged in the second column may have a larger area than the light emitting cells R1C1, R2C1, R1C3 and R2C3 arranged in the first column and the third column.

한편, 도 4에 도시한 바와 같이, 그루브들이 각각 활성층들(25) 내에서 대체로 동일한 위치들에 형성될 수 있으나, 제2 본딩 패드(37)가 형성되는 발광셀(R1C2)의 경우 제2 본딩 패드(37)에 의해 그루브의 위치가 약간 변형될 수 있다. 즉, 제2 본딩 패드(37)로부터의 이격 거리를 확보하기 위해 발광셀(R1C2) 에 형성된 그루브가 다른 발광셀들에 형성된 그루브들에 비해 약간 짧을 수 있다.Meanwhile, as shown in FIG. 4, the grooves may be formed at substantially the same positions in the active layers 25, but in the case of the light emitting cell R1C2 in which the second bonding pads 37 are formed, the second bonding may be performed. The position of the groove may be slightly modified by the pad 37. That is, the groove formed in the light emitting cell R1C2 may be slightly shorter than the grooves formed in the other light emitting cells in order to secure the separation distance from the second bonding pad 37.

제1 및 제2 본딩 패드들(35, 37)은 각각, 도 4에 도시한 바와 같이, 서로 다른 발광셀 영역 내에 배치될 수 있다. 예를 들어, 제1 본딩 패드(35)는 발광셀(R2C2) 영역에 배치되고, 제2 본딩 패드(37)는 발광셀(R1C2) 상에 배치될 수 있다.As illustrated in FIG. 4, the first and second bonding pads 35 and 37 may be disposed in different light emitting cell regions. For example, the first bonding pad 35 may be disposed in the light emitting cell R2C2 region, and the second bonding pad 37 may be disposed on the light emitting cell R1C2.

한편, 발광셀들(R2C1~R2C3)의 경우, 제1 연장부들(135a)은 제1 본딩 패드(135)로부터 연장되며, 각 그루브들 내에서 제1 도전형 반도체층들(23)에 접촉한다. 또한, 제1 연장부들(135a) 아래에 전류 장벽층들(129d)이 아일랜드 형태로 배치될 수도 있다. 첫 번째 행에 배열된 발광셀들(R1C1~R1C3)의 경우, 제1 연장부들(135a)이 그루브들 내에 배치되지만, 이들 제1 연장부들(135a)은 제1 본딩 패드(135)로부터 직접 연장되는 것은 아니며, 도시한 바와 같이, 두 번째 행에 배열된 발광셀들(R2C1~R2C3) 상의 제2 연장부들(137a, 137b, 137c)에 연결된다.Meanwhile, in the case of the light emitting cells R2C1 to R2C3, the first extensions 135a extend from the first bonding pad 135 and contact the first conductive semiconductor layers 23 in the grooves. . In addition, the current barrier layers 129d may be disposed in an island form under the first extensions 135a. In the case of the light emitting cells R1C1 to R1C3 arranged in the first row, the first extensions 135a are disposed in the grooves, but these first extensions 135a extend directly from the first bonding pad 135. As shown, the second extension portions 137a, 137b, and 137c on the light emitting cells R2C1 to R2C3 arranged in the second row are connected to each other.

제1 전극 연결부들(39)은 이웃하는 발광셀들 상의 제2 연장부들(137a, 137b)을 서로 전기적으로 연결하며, 제2 전극 연결부들(36)은 이웃하는 제1 연장부(135a)와 제2 연장부들(137a, 137b, 137c)를 전기적으로 연결한다. 제2 전극 연결부들(36)에 의한 전기적 단락을 방지하기 위해, 전류 차단층들(129e)이 제2 전극 연결부들(36) 하부에 각각 배치될 수 있다. 제1 전극 연결부들(39)은 제1 도전형 반도체층(23)으로부터 절연되며, 이를 위해 제1 전극 연결부들(37b) 하부에도 전류 차단층이 배치될 수 있다.The first electrode connectors 39 electrically connect the second extensions 137a and 137b on neighboring light emitting cells, and the second electrode connectors 36 are connected to the neighboring first extensions 135a. The second extensions 137a, 137b, and 137c are electrically connected to each other. In order to prevent an electrical short circuit by the second electrode connectors 36, the current blocking layers 129e may be disposed under the second electrode connectors 36, respectively. The first electrode connectors 39 are insulated from the first conductive semiconductor layer 23, and a current blocking layer may be disposed under the first electrode connectors 37b.

한편, 앞서 도 1을 참조하여 설명한 것과 유사하게, 전류 장벽층(129b)이 제1 본딩 패드(35)의 하부 영역 내에 부분적으로 배치되고, 전류 차단층(129c)이 제1 본딩 패드(35) 주위의 메사 측벽을 덮는다. 나아가, 전류 장벽층(129a)이 제2 본딩 패드(137) 및 제2 연장부들(137a, 137b, 137c) 하부에 배치될 수 있다. 전류 장벽층(129a)은 앞의 실시예들에서 설명한 바와 같이 투명 전극(33)과 제2 도전형 반도체층(27) 사이에 배치될 수 있다.On the other hand, similar to that described above with reference to FIG. 1, the current barrier layer 129b is partially disposed in the lower region of the first bonding pad 35, and the current blocking layer 129c is the first bonding pad 35. Cover the surrounding mesa sidewalls. Further, the current barrier layer 129a may be disposed under the second bonding pad 137 and the second extensions 137a, 137b, and 137c. The current barrier layer 129a may be disposed between the transparent electrode 33 and the second conductive semiconductor layer 27 as described in the above embodiments.

본 실시예에 있어서, 제1 연장부들(135a) 및 제2 연장부들(137a, 137b, 137c)은 기판(21) 또는 메사(M)의 양측 가장자리들에 평행한 부분들을 포함한다. 이들 평행한 부분들 사이의 간격 및 제2 연장부들(137a, 137b, 137c)의 폭에 대해 도 6을 참조하여 설명한다.In the present embodiment, the first extensions 135a and the second extensions 137a, 137b, and 137c include portions parallel to both edges of the substrate 21 or the mesas M. The spacing between these parallel portions and the width of the second extensions 137a, 137b, 137c will be described with reference to FIG. 6.

도 6은 제1 연장부들(135a)과 제2 연장부들(137a, 137b, 137c) 사이의 간격 및 제2 연장부들(137a, 137b, 137c)의 폭을 설명하기 위해 도 5b의 단면도를 간략화하여 나타낸 것이다.6 simplifies the cross-sectional view of FIG. 5B to illustrate the spacing between the first extensions 135a and the second extensions 137a, 137b, 137c and the width of the second extensions 137a, 137b, 137c. It is shown.

도 6을 참조하면, 제1 본딩 패드(135)와 제2 본딩 패드(137)를 잇는 중심선 상에 제1 연장부(135a)가 배치되며, 이 제1 연장부(135a)와 그에 인접한 제2 연장부(137a) 사이의 거리를 간격(D1)으로 정의한다. 한편, 발광셀들(R1C1, R1C2) 사이에 제1 연장부(135a)가 배치되지 않으며, 따라서, 제2 연장부(137a)와 발광셀(R1C2) 상의 메사(M)의 가장자리 사이의 거리를 간격(D2)으로 정의한다. 한편, 발광셀(R1C1)의 경우, 제2 연장부(137b)와 메사(M) 가장자리 사이의 거리를 간격(D3)로, 제2 연장부(137b)와 제1 연장부(135a) 사이의 거리를 간격(D4)로 정의한다. 유사하게, 제2 연장부(137c)와 제1 연장부(135a) 사이의 거리를 간격(D5)로, 제2 연장부(137c)와 메사(M)의 가장자리 사이의 거리를 간격(D6)로 정의한다. 한편, 제2 연장부들(137a, 137b, 137c)의 폭을 각각 W1, W2, W3로 정의한다.Referring to FIG. 6, a first extension part 135a is disposed on a center line connecting the first bonding pad 135 and the second bonding pad 137, and the first extension part 135a and a second adjacent part thereof are disposed. The distance between the extension portions 137a is defined as the interval D1. Meanwhile, the first extension part 135a is not disposed between the light emitting cells R1C1 and R1C2, and thus, the distance between the second extension part 137a and the edge of the mesa M on the light emitting cell R1C2 is determined. It is defined as the interval D2. In the case of the light emitting cell R1C1, the distance between the second extension part 137b and the edge of the mesa M is spaced D3 between the second extension part 137b and the first extension part 135a. The distance is defined as the interval D4. Similarly, the distance between the second extension 137c and the first extension 135a is the distance D5, and the distance between the edge of the second extension 137c and the mesa M is the distance D6. Defined as Meanwhile, the widths of the second extension parts 137a, 137b, and 137c are defined as W1, W2, and W3, respectively.

본 실시예에 있어서, W3는 W2보다 크고, W2는 W1보다 크다. 즉, 제2 연장부들(137a, 137b, 137c)의 폭은 기판(21)의 가장자리에 가까울수록 크다. 또한, D1은 D3 및 D5보다 크며, D4는 D5보다 크다. 나아가, D5는 D2, D3 및 D6보다 크며, D2는 D3보다 크고, D3는 D6보다 크다. 즉, 제1 연장부(135a)와 제2 연장부들(137a, 137b, 137c) 사이의 간격(D1, D4 또는 D5)은 제2 연장부들(137a, 137b, 137c)과 메사(M)의 가장자리 사이의 거리(D2, D3, D6)보다 크다. 또한, 간격들(D1, D4, D5) 및 간격들(D2, D3, D6)은 각각 기판(21)의 가장자리에 가까울수록 작아진다.In this embodiment, W3 is larger than W2 and W2 is larger than W1. That is, the widths of the second extension parts 137a, 137b and 137c are larger as they are closer to the edges of the substrate 21. Also, D1 is greater than D3 and D5, and D4 is greater than D5. Furthermore, D5 is greater than D2, D3 and D6, D2 is greater than D3, and D3 is greater than D6. That is, the distance D1, D4, or D5 between the first extension part 135a and the second extension parts 137a, 137b, and 137c is defined by the edges of the second extension parts 137a, 137b, 137c and the mesa M. Greater than the distance (D2, D3, D6) between. In addition, the gaps D1, D4, D5 and the gaps D2, D3, D6 are smaller as they become closer to the edge of the substrate 21, respectively.

여기서는 발광셀(R1C2)에 배치된 제1 연장부(135a)를 기준으로 왼쪽에 배치된 연장부들(135a, 137a, 137b, 137c)에 대해 설명하지만, 발광 다이오드는 대칭 구조를 가지므로 오른쪽에 배치된 연장부들에도 동일하게 적용될 수 있다. 또한, 두 번째 행에 배열된 발광셀들(R2C1~R2C3)의 경우에 대해서도 동일하게 적용될 수 있다.Here, the extension parts 135a, 137a, 137b, and 137c disposed on the left side with respect to the first extension part 135a disposed in the light emitting cell R1C2 will be described. However, since the light emitting diodes have a symmetrical structure, they are disposed on the right side. The same may be applied to the extended extensions. The same applies to the case of the light emitting cells R2C1 to R2C3 arranged in the second row.

본 실시예에 따르면, 제1 연장부들(135a)과 제2 연장부들(137a, 137b, 137c) 사이의 거리를 조절함과 아울러 제2 연장부들(137a, 137b, 137c)의 폭(W1, W2, W3)을 조절함으로써 기판(21)의 가장자리 근처에 전류가 집중되는 것을 방지하면서 전류를 고르게 분산시킬 수 있다.According to the present exemplary embodiment, the widths W1 and W2 of the second extensions 137a, 137b, and 137c are adjusted while adjusting the distance between the first extensions 135a and the second extensions 137a, 137b, and 137c. , W3) can be evenly distributed while preventing current from concentrating near the edge of the substrate 21.

도 7은 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 단면도이다.7 is a schematic cross-sectional view for describing a light emitting device according to an embodiment of the present invention.

도 7을 참조하면, 상기 발광 소자는 베이스(210), 제1 및 제2 리드들(221), 본딩 와이어들(231, 233), 리플렉터(231), 발광 다이오드(100), 본딩 와이어들(231, 233)을 포함할 수 있다.Referring to FIG. 7, the light emitting device includes a base 210, first and second leads 221, bonding wires 231 and 233, a reflector 231, a light emitting diode 100, and bonding wires ( 231, 233).

베이스(210)는 플라스틱 또는 세라믹 등 다양한 재료로 형성될 수 있으며, 인쇄회로기판 또는 몰딩된 리드프레임일 수 있다.The base 210 may be formed of various materials such as plastic or ceramic, and may be a printed circuit board or a molded lead frame.

제1 리드(221) 및 제2 리드(223)는 베이스(210)에 부착된다. 제1 리드(221) 및 제2 리드(223)는 베이스(210)에 인쇄된 인쇄회로이거나 리드 프레임으로부터 제공된 리드들일 수 있다.The first lead 221 and the second lead 223 are attached to the base 210. The first lead 221 and the second lead 223 may be printed circuits printed on the base 210 or may be leads provided from a lead frame.

발광 다이오드(100)는 베이스(210) 상에 실장될 수 있다. 도시한 바와 같이 발광 소자(100)는 제2 리드(223) 상에 실장될 수 있으나, 이에 한정되는 것은 아니며, 제1 리드(221) 상에 실장될 수도 있고, 제1 리드(221) 및 제2 리드(223)로부터 이격되어 베이스(210) 상에 실장될 수도 있다.The light emitting diode 100 may be mounted on the base 210. As illustrated, the light emitting device 100 may be mounted on the second lead 223, but is not limited thereto. The light emitting device 100 may be mounted on the first lead 221 and may be mounted on the first lead 221 and the first lead 221. The lead may be spaced apart from the two leads 223 and mounted on the base 210.

본딩 와이어(231)는 발광 다이오드(100)의 제1 본딩 패드(35)에 본딩되고, 본딩 와이어(233)는 제2 본딩 패드(37)에 본딩된다. 도 7에 도시된 바와 같이, 본딩와이어(233)는 제2 본딩 패드(37) 상에 배치된 볼 부분과 이로부터 연장하는 와이어 부분을 포함할 수 있다. 제1 본딩와이어(231) 또한 제1 본딩 패드(35) 상에 배치된 볼 부분과 이로부터 연장하는 와이어 부분을 포함할 수 있다.The bonding wire 231 is bonded to the first bonding pad 35 of the light emitting diode 100, and the bonding wire 233 is bonded to the second bonding pad 37. As shown in FIG. 7, the bonding wire 233 may include a ball portion disposed on the second bonding pad 37 and a wire portion extending therefrom. The first bonding wire 231 may also include a ball portion disposed on the first bonding pad 35 and a wire portion extending therefrom.

본딩 와이어(233)의 볼 부분은 제2 본딩 패드(37) 상부 영역 내에 한정되어 배치되지만, 반드시 이에 한정되는 것은 아니며, 적어도 일 부분이 제2 본딩 패드(37)의 측면측으로 벗어날 수 있다.Although the ball portion of the bonding wire 233 is limitedly disposed in the upper region of the second bonding pad 37, the ball portion of the bonding wire 233 is not necessarily limited thereto, and at least one portion may deviate to the side surface of the second bonding pad 37.

상기 본딩 와이어들(231, 233)은 구리 또는 은으로 형성될 수 있다. 구리 또는 은 와이어는 금 와이어에 비해 경제적이므로, 발광 소자 제조 비용을 절감할 수 있다.The bonding wires 231 and 233 may be formed of copper or silver. Since copper or silver wire is more economical than gold wire, it is possible to reduce the cost of manufacturing the light emitting device.

리플렉터(211)는 베이스(210) 상에 배치되어 발광 다이오드(100)를 둘러쌀 수 있다. 리플렉터(211)는 경사면을 가질 수 있으며, 발광 다이오드(100)에서 방출된 광을 반사시켜 발광 소자의 발광 효율을 향상시킬 수 있다.The reflector 211 may be disposed on the base 210 to surround the light emitting diode 100. The reflector 211 may have an inclined surface, and may reflect light emitted from the light emitting diode 100 to improve light emission efficiency of the light emitting device.

도시하지는 않았지만, 리플렉터(211)로 둘러싸인 영역은 파장변환 물질을 포함하는 몰딩부로 몰딩될 수 있다.Although not illustrated, an area surrounded by the reflector 211 may be molded by a molding part including a wavelength conversion material.

본 실시예에서, 베이스(210) 상에 발광 다이오드(100)가 배치된 것으로 설명하지만, 특별히 발광 다이오드(100)에 한정되는 것은 아니며, 발광 다이오드(200)가 배치될 수도 있고, 이들을 변형한 발광 다이오드가 배치될 수도 있다. 또한, 발광 소자는 여기에 설명된 특정 패키지 형태로 제한되는 것은 아니며, 본딩 와이어를 사용하는 다양한 패키지 또는 발광 모듈로 구현될 수 있다.In the present embodiment, the light emitting diode 100 is described as being disposed on the base 210, but is not particularly limited to the light emitting diode 100, and the light emitting diode 200 may be disposed, and light emitting modified thereto. Diodes may be arranged. In addition, the light emitting device is not limited to the specific package form described herein, and may be implemented as various packages or light emitting modules using a bonding wire.

또한, 발광 소자는 조명 기구, 디스플레이, 자동차 헤드 램프 등 다양한 제품에 실장되어 사용될 수 있다.In addition, the light emitting device may be mounted and used in various products such as lighting fixtures, displays, automobile headlamps.

이상에서, 본 발명의 다양한 실시예들에 대해 설명하였으나, 본 발명은 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.In the above, various embodiments of the present invention have been described, but the present invention is not limited to these embodiments. In addition, the matters or components described with respect to one embodiment may be applied to other embodiments without departing from the technical spirit of the present invention.

Claims (15)

제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 배치된 제2 도전형 반도체층;
상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 활성층;
상기 제1 도전형 반도체층에 전기적으로 접속된 제1 본딩 패드;
상기 제2 도전형 반도체층에 전기적으로 접속된 제2 본딩 패드;
상기 제1 본딩 패드 측으로부터 상기 제2 본딩 패드 측으로 연장하며, 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 연장부들;
상기 제2 본딩 패드 측으로부터 상기 제1 본딩 패드 측으로 연장하며, 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 연장부들을 포함하고,
상기 제1 연장부들 및 제2 연장부들은 각각 상기 제2 도전형 반도체층의 일측 가장자리 및 상기 일측 가장자리에에 대향하는 타측 가장자리에 평행한 부분들을 포함하고,
상기 제1 연장부들과 상기 제2 연장부들은 상기 일측 가장자리와 상기 일측 가장자리에 대향하는 타측 가장자리 사이에서 교대로 배치되되, 제2 연장부들이 각각 상기 제2 도전형 반도체층의 일측 가장자리 및 타측 가장자리에 인접하여 배치되고,
중심에서 상기 일측 또는 타측 가장자리에 가까워질수록 제1 연장부와 제2 연장부 사이의 간격은 더 작아지되, 제1 연장부와 제2 연장부 사이의 간격은 상기 제2 연장부와 상기 일측 또는 타측 가장자리 사이의 간격보다 크고,
상기 제2 연장부들은 상기 중심보다 상기 일측 또는 타측 가장자리에 가까울수록 더 큰 폭을 가지는 발광 다이오드.A first conductivity type semiconductor layer;
A second conductivity type semiconductor layer disposed on the first conductivity type semiconductor layer;
An active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer;
A first bonding pad electrically connected to the first conductive semiconductor layer;
A second bonding pad electrically connected to the second conductive semiconductor layer;
First extensions extending from the first bonding pad side to the second bonding pad side and electrically connected to the first conductive semiconductor layer;
A second extension part extending from the second bonding pad side to the first bonding pad side and electrically connected to the second conductive semiconductor layer;
The first extensions and the second extensions each include portions parallel to one edge and the other edge opposite to the one edge of the second conductivity type semiconductor layer,
The first extensions and the second extensions are alternately disposed between the one edge and the other edge opposite to the one edge, and the second extensions are one edge and the other edge of the second conductive semiconductor layer, respectively. Placed adjacent to,
As the center is closer to the one side or the other edge, the distance between the first extension part and the second extension part is smaller, and the distance between the first extension part and the second extension part is smaller than the second extension part and the one side or the other. Greater than the gap between the other edges,
The second extension parts have a greater width closer to the one side or the other edge than the center. 청구항 1에 있어서,
상기 제1 본딩 패드와 상기 제2 본딩 패드는 각각 상기 제2 도전형 반도체층의 다른 가장자리들에 인접하도록 서로 대향하여 배치된 발광 다이오드.The method according to claim 1,
And the first bonding pad and the second bonding pad are disposed to face each other so as to be adjacent to other edges of the second conductive semiconductor layer. 청구항 2에 있어서,
상기 제1 본딩 패드 및 상기 제2 본딩 패드는 상기 제2 도전형 반도체층의 가장자리로 둘러싸인 영역 내에 배치된 발광 다이오드.The method according to claim 2,
The first bonding pad and the second bonding pad are disposed in an area surrounded by an edge of the second conductive semiconductor layer. 청구항 1에 있어서,
상기 제1 연장부들은 상기 제1 본딩 패드로부터 연장하고,
상기 제2 연장부들은 상기 제2 본딩 패드로부터 연장하는 발광 다이오드.The method according to claim 1,
The first extensions extend from the first bonding pad,
The second extensions extend from the second bonding pad. 청구항 4에 있어서,
상기 제2 연장부들 중 하나가 상기 제2 도전형 반도체층의 중심을 지나는 발광 다이오드.The method according to claim 4,
One of the second extensions is a light emitting diode passing through the center of the second conductivity type semiconductor layer. 청구항 5에 있어서,
상기 중심을 지나는 제2 연장부의 폭(W1)을 그것에 인접한 다른 제2 연장부의 폭(W2)으로 나눈 값(W1/W2)은 상기 중심을 지나는 제2 연장부와 그것에 인접한 제1 연장부 사이의 간격(D1)으로 상기 다른 제2 연장부와 상기 인접한 제1 연장부 사이의 간격(D2)을 나눈 값(D2/D1)보다 작은 발광 다이오드.The method according to claim 5,
The value W1 / W2 obtained by dividing the width W1 of the second extension passing through the center by the width W2 of another second extension adjacent to the center extends between the second extension passing through the center and the first extension adjacent thereto. A light emitting diode smaller than the value (D2 / D1) divided by the distance (D1) divided by the distance (D2) between the other second extension and the adjacent first extension. 청구항 6에 있어서,
상기 중심을 지나는 제2 연장부의 폭(W1)을 그것에 인접한 다른 제2 연장부의 폭(W2)으로 나눈 값(W1/W2)은 상기 중심을 지나는 제2 연장부와 그것에 인접한 제1 연장부 사이의 간격(D1)으로 상기 다른 제2 연장부와 상기 인접한 제1 연장부 사이의 간격(D2)과 상기 다른 제2 연장부와 그것에 인접한 다른 제1 연장부 또는 상기 일측 가장자리 사이의 간격(D3)의 평균값을 나눈 값((D2+D3)/2D1)보다 더 큰 발광 다이오드.The method according to claim 6,
The value W1 / W2 obtained by dividing the width W1 of the second extension passing through the center by the width W2 of another second extension adjacent to the center extends between the second extension passing through the center and the first extension adjacent thereto. Of the spacing D2 between the other second extension and the adjacent first extension at a spacing D1 and the spacing D3 between the other second extension and the other first extension or one side edge adjacent thereto Light emitting diode larger than average value divided by ((D2 + D3) / 2D1). 청구항 1에 있어서,
상기 제2 도전형 반도체층 상에 배치된 투명 전극을 더 포함하고,
상기 제2 연장부들은 상기 투명 전극 상에 배치된 발광 다이오드.The method according to claim 1,
Further comprising a transparent electrode disposed on the second conductivity type semiconductor layer,
The second extensions are disposed on the transparent electrode. 청구항 8에 있어서.
상기 제2 연장부들 하부에 배치되며, 상기 제2 도전형 반도체층과 상기 투명 전극 사이에 배치된 전류 장벽층을 더 포함하는 발광 다이오드.The method of claim 8.
And a current barrier layer disposed under the second extensions and disposed between the second conductive semiconductor layer and the transparent electrode. 청구항 1에 있어서,
상기 제1 도전형 반도체층의 일부 영역 상에 배치된 메사를 포함하되,
상기 메사는 상기 활성층 및 상기 제2 도전형 반도체층을 포함하고,
상기 제2 도전형 반도체층의 일측 및 타측 가장자리 근처에서 상기 제1 도전형 반도체층이 노출된 발광 다이오드.The method according to claim 1,
Mesas disposed on a portion of the first conductivity type semiconductor layer,
The mesa includes the active layer and the second conductivity type semiconductor layer,
A light emitting diode in which the first conductive semiconductor layer is exposed near one side and the other edge of the second conductive semiconductor layer. 기판;
상기 기판 상에 배치되며, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들;
상기 기판 상에서 서로 대향하여 배치된 제1 본딩 패드 및 제2 본딩 패드;
상기 제1 본딩 패드 측으로부터 상기 제2 본딩 패드 측으로 연장하며, 각 발광셀의 제1 도전형 반도체층에 전기적으로 접속된 제1 연장부들; 및
상기 제2 본딩 패드 측으로부터 상기 제1 본딩 패드 측으로 연장하며, 각 발광셀의 제2 도전형 반도체층에 전기적으로 접속된 제2 연장부들을 포함하되,
상기 제1 연장부들 및 제2 연장부들은 각각 상기 기판의 일측 가장자리 및 상기 일측 가장자리에 대향하는 타측 가장자리에 평행한 부분들을 포함하고,
각 발광셀 상에 적어도 하나의 제1 연장부 및 적어도 2개의 제2 연장부들이 서로 교대로 배치되되, 제2 연장부들이 각 발광셀의 양측 가장자리에 인접하여 배치되고,
상기 기판의 중심보다 상기 기판의 일측 또는 타측 가장자리에 더 가까운 발광셀 상의 제1 연장부와 제2 연장부 사이의 간격이 상기 기판의 중심에 더 가까운 발광셀 상의 제1 연장부와 제2 연장부 사이의 간격보다 더 작되, 제1 연장부와 제2 연장부 사이의 간격은 상기 제2 연장부와 상기 각 발광셀의 가장자리 사이의 간격보다 크고,
상기 기판의 중심보다 상기 기판의 일측 또는 타측 가장자리에 더 가까운 발광셀 상의 제2 연장부들은 상기 기판의 중심에 더 가까운 발광셀 상의 제2 연장부들보다 더 큰 폭을 가지는 발광 다이오드.Board;
A plurality of light emitting cells disposed on the substrate, each of the light emitting cells including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
First and second bonding pads disposed on the substrate to face each other;
First extensions extending from the first bonding pad side to the second bonding pad side and electrically connected to the first conductive semiconductor layer of each light emitting cell; And
A second extension part extending from the second bonding pad side to the first bonding pad side and electrically connected to a second conductive semiconductor layer of each light emitting cell;
The first and second extensions each comprising portions parallel to one edge of the substrate and the other edge opposite the one edge,
At least one first extension part and at least two second extension parts are alternately disposed on each light emitting cell, and the second extension parts are disposed adjacent to both edges of each light emitting cell,
First and second extension portions on the light emitting cell closer to the center of the substrate with a distance between the first and second extension portions on the light emitting cells closer to one or the other edge of the substrate than the center of the substrate. Smaller than the interval between the gaps between the first extension and the second extension is greater than the distance between the second extension and the edge of each light emitting cell,
The second extension parts on the light emitting cell closer to one or the other edge of the substrate than the center of the substrate have a larger width than the second extension parts on the light emitting cell closer to the center of the substrate. 청구항 11에 있어서,
하나의 발광셀 상에서 제1 연장부(들)와 제2 연장부들 사이의 간격은 상기 기판의 일측 또는 타측 가장자리에 가까울수록 더 작아지는 발광 다이오드.The method according to claim 11,
The light emitting diode of claim 1, wherein the distance between the first extension portion (s) and the second extension portions on one light emitting cell is smaller as it is closer to one or the other edge of the substrate. 청구항 11에 있어서,
각 발광셀의 제2 도전형 반도체층에 오믹 콘택하는 투명 전극을 더 포함하고,
상기 제2 연장부들은 상기 투명 전극에 전기적으로 접속된 발광 다이오드. The method according to claim 11,
Further comprising a transparent electrode in ohmic contact with the second conductivity type semiconductor layer of each light emitting cell,
And the second extensions are electrically connected to the transparent electrode. 청구항 13에 있어서.
상기 제2 연장부들 하부에 배치되며, 상기 제2 도전형 반도체층과 상기 투명 전극 사이에 배치된 전류 장벽층을 더 포함하는 발광 다이오드.The method of claim 13.
And a current barrier layer disposed under the second extensions and disposed between the second conductive semiconductor layer and the transparent electrode. 청구항 1 내지 청구항 14의 어느 한 항에 기재된 발광 다이오드; 및
상기 발광 다이오드의 제1 및 제2 본딩 패드들에 본딩된 본딩 와이어들을 포함하는 발광 소자.The light emitting diode according to any one of claims 1 to 14; And
And bonding wires bonded to the first and second bonding pads of the light emitting diode.
KR1020180080475A 2018-07-11 2018-07-11 Light emitting diode having electrode extensions and light emitting device having the same KR20200006741A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180080475A KR20200006741A (en) 2018-07-11 2018-07-11 Light emitting diode having electrode extensions and light emitting device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180080475A KR20200006741A (en) 2018-07-11 2018-07-11 Light emitting diode having electrode extensions and light emitting device having the same

Publications (1)

Publication Number Publication Date
KR20200006741A true KR20200006741A (en) 2020-01-21

Family

ID=69369577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180080475A KR20200006741A (en) 2018-07-11 2018-07-11 Light emitting diode having electrode extensions and light emitting device having the same

Country Status (1)

Country Link
KR (1) KR20200006741A (en)

Similar Documents

Publication Publication Date Title
US9673355B2 (en) Light emitting diode having electrode pads
US10283498B2 (en) LED chip having ESD protection
US11239387B2 (en) Light emitting diode with high efficiency
KR101763072B1 (en) LED Device For Enhancing Light Extraction Efficiency And Current Injection Efficiency
US10923642B2 (en) Light emitting diode and light emitting device having the same
KR20210029565A (en) Light emitting diode and light emitting device having the same
US6642548B1 (en) Light-emitting diodes with loop and strip electrodes and with wide medial sections
TWI657595B (en) Optoelectronic semiconductor device
KR20150107400A (en) Light emitting diode
US20210066390A1 (en) Light-emitting device and manufacturing method thereof
KR20200006741A (en) Light emitting diode having electrode extensions and light emitting device having the same
CN109935671B (en) Light emitting element
KR101087970B1 (en) Semiconductor light emitting device
KR101773582B1 (en) High efficiency light emitting diode
KR20190129809A (en) Led chip having esd protection
KR101617227B1 (en) Semiconductor light emitting device
KR102641965B1 (en) Light emitting diode with high efficiency
CN107431105A (en) Luminescent device with reflector and top contact
US20220085245A1 (en) Semiconductor light emitting device and light emitting device package having the same
KR101928307B1 (en) Semiconductor light emitting device and method of manufacturing the same
KR20190136914A (en) Light emitting diode and light emitting device having the same
KR102519080B1 (en) Light emitting diode having plurality of light emitting cells
KR20240027671A (en) Light emitting diode with high efficiency
KR20180124224A (en) Light emitting diode with zinc oxide layer
KR20200010805A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application