KR20200001694A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20200001694A
KR20200001694A KR1020180074481A KR20180074481A KR20200001694A KR 20200001694 A KR20200001694 A KR 20200001694A KR 1020180074481 A KR1020180074481 A KR 1020180074481A KR 20180074481 A KR20180074481 A KR 20180074481A KR 20200001694 A KR20200001694 A KR 20200001694A
Authority
KR
South Korea
Prior art keywords
light emitting
low refractive
lower electrode
emitting layer
layer
Prior art date
Application number
KR1020180074481A
Other languages
English (en)
Other versions
KR102514938B1 (ko
Inventor
임형준
박한선
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180074481A priority Critical patent/KR102514938B1/ko
Priority to CN201910555736.8A priority patent/CN110660827B/zh
Priority to US16/453,150 priority patent/US11011724B2/en
Priority to JP2019120018A priority patent/JP6777793B2/ja
Publication of KR20200001694A publication Critical patent/KR20200001694A/ko
Application granted granted Critical
Publication of KR102514938B1 publication Critical patent/KR102514938B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H01L51/5275—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H01L27/3211—
    • H01L27/3225—
    • H01L27/3244—
    • H01L51/5012—
    • H01L51/52—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes

Abstract

본 발명의 일 실시예에 따른 표시장치는, 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 구비한 기판, 기판 상에 구비된 하부 전극, 하부 전극 상에 구비된 발광층, 및 발광층 상에 구비된 상부 전극을 포함한다. 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소 각각은 제1 시야각을 가지는 제1 모드 화소 및 상기 제1 시야각 보다 작은 제2 시야각을 가지는 제2 모드 화소를 포함한다.

Description

표시장치{DISPLAY DEVICE}
본 출원은 영상을 표시하는 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD, Liquid Crystal Display), 플라즈마표시장치(PDP, Plasma Display Panel), 퀀텀닷발광 표시장치 (QLED: Quantum dot Light Emitting Display), 유기발광 표시장치(OLED, Organic Light Emitting Display)와 같은 여러 가지 표시장치가 활용되고 있다.
표시장치들 중에서 유기발광 표시장치는 자체발광형으로서, 액정표시장치(LCD)에 비해 시야각, 대조비 등이 우수하며, 별도의 백라이트가 필요하지 않아 경량 박형이 가능하며, 소비전력이 유리한 장점이 있다. 또한, 유기발광 표시장치는 직류저전압 구동이 가능하고, 응답속도가 빠르며, 특히 제조비용이 저렴한 장점이 있다.
최근에는 표시장치에 표시되는 영상 정보를 통하여 제3자에게 정보가 유출되어 문제가 되고 있다. 이를 해결하기 위하여, 표시장치의 전면에 위치한 특정인에게만 영상 정보를 제공하기 위한 보안 필름이 개발되고 있다.
사용자는 보안 필름을 표시장치에 부착시킴으로써 주변의 제3자가 표시장치에 표시되는 영상 정보를 볼 수 없도록 한다. 또한, 사용자는 보안 필름을 표시장치로부터 탈착시킴으로써 주변의 제3자에게 표시장치에 표시되는 영상 정보를 보여줄 수 있다. 사용자는 이와 같은 보안 필름을 별도로 보관 및 관리해야 한다는 번거로움이 있다.
본 발명은 보안모드 및 일반모드를 선택적으로 변경할 수 있는 표시장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시장치는, 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 구비한 기판, 기판 상에 구비된 하부 전극, 하부 전극 상에 구비된 발광층, 및 발광층 상에 구비된 상부 전극을 포함한다. 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소 각각은 제1 시야각을 가지는 제1 모드 화소 및 상기 제1 시야각 보다 작은 제2 시야각을 가지는 제2 모드 화소를 포함한다.
본 발명에 따르면, 별도의 보안 필름을 부착하지 않고 사용자의 선택에 의하여 일반모드 또는 보안모드로 영상을 표시할 수 있다.
또한, 본 발명은 하나의 서브 화소에 제1 모드 화소 및 제2 모드 화소가 모두 포함되어 있기 때문에, 일반모드 또는 보안모드로 구동하더라도 구동하는 서브 화소의 전체 개수는 동일하다. 이에 따라, 본 발명의 일 실시예에 따른 표시장치는 일반모드 또는 보안모드로 선택 구동되더라도 해상도가 감소되지 않고 유지될 수 있다.
또한, 본 발명은 저굴절 구조물을 이용하여 제1 모드 화소의 제1 발광소자와 제2 모드 화소의 제2 발광소자를 단차를 가지도록 형성할 수 있다. 이와 같은 본 발명은 제1 발광소자를 상부에 배치하여 넓은 시야각의 영상을 표시할 수 있고, 제2 발광소자를 하부에 배치하여 좁은 시야각의 영상을 표시할 수 있다.
또한, 본 발명은 제1 발광소자 및 제2 발광소자를 상하부 구조로 배치함으로써 제1 발광소자 및 제2 발광소자 간에 간격을 줄일 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시장치는 개구율을 향상시킬 수 있다.
또한, 본 발명은 언더컷 구조를 가진 저굴절 구조물을 이용하여 별도의 패턴 공정 없이 제1 발광소자의 제1 하부 전극 및 제2 발광소자의 제2 하부 전극을 동시에 형성할 수 있다.
또한, 본 발명은 언더컷 구조를 가진 저굴절 구조물을 이용하여 별도의 패턴 공정 없이 제1 발광소자의 제1 발광층 및 제2 발광소자의 제2 발광층을 동시에 형성할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시장치는 제조 공정이 단순하고, 제조 비용을 절감할 수 있다.
위에서 언급된 본 출원의 효과 외에도, 본 출원의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 서브 화소들을 개략적으로 보여주는 평면도이다.
도 2는 도 1의 I-I의 제1 예를 보여주는 단면도이다.
도 3은 도 1의 I-I의 제2 예를 보여주는 단면도이다.
도 4는 도 1의 I-I의 제3 예를 보여주는 단면도이다.
도 5는 서브 화소들의 배치구조의 일 예를 개략적으로 보여주는 평면도이다.
도 6은 서브 화소들의 배치구조의 다른 예를 개략적으로 보여주는 평면도이다.
도 7은 본 발명의 일 실시예에 따른 표시장치의 제조방법을 보여주는 흐름도이다.
도 8a 내지 도 8l은 본 발명의 일 실시예에 따른 표시장치의 제조방법을 보여주는 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 서브 화소들을 개략적으로 보여주는 평면도이고, 도 2는 도 1의 I-I의 제1 예를 보여주는 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시장치는 기판(100), 회로 소자층(200), 하부 전극(310), 발광층(320), 상부 전극(330), 저굴절 구조물(340), 제1 절연막(352), 제2 절연막(354), 봉지층(360), 제1 블랙 매트릭스(BM1), 제2 블랙 매트릭스(BM2) 및 컬러필터(400)를 포함한다.
기판(100)은 플라스틱 필름(plastic film), 유리 기판(glass substrate), 또는 반도체 공정을 이용하여 형성된 실리콘 웨이퍼 기판일 수 있다. 기판(100)은 투명한 재료로 이루어질 수도 있고 불투명한 재료로 이루어질 수도 있다.
본 발명의 일 실시예에 따른 표시장치는 발광된 광이 상부쪽으로 방출되는 소위 상부 발광(Top emisison) 방식으로 이루어질 수 있다. 이에 따라, 기판(100)의 재료로는 투명한 재료뿐만 아니라 불투명한 재료가 이용될 수 있다.
기판(100) 상에는 제1 서브 화소(RP), 제2 서브 화소(GP) 및 제3 서브 화소(BP)가 구비될 수 있다. 제1 서브 화소(RP)는 적색(R) 광을 방출하고, 제2 서브 화소(GP)는 녹색(G) 광을 방출하며, 제3 서브 화소(BP)는 청색(B) 광을 방출하도록 구비될 수 있지만, 반드시 이에 한정되는 것은 아니다. 다른 실시예에 있어서, 기판(100) 상에는 백색 광을 방출하는 제4 서브 화소가 더 구비될 수도 있다. 또한, 각각의 서브 화소(RP, GP, BP)들의 배열 순서는 다양하게 변경될 수 있다.
이하에서는 설명의 편의를 위하여, 제1 서브 화소(RP)는 적색(R) 광을 방출하고, 제2 서브 화소(GP)는 녹색(G) 광을 방출하며, 제3 서브 화소(BP)는 청색(B) 광을 방출하는 것으로 가정하여 설명하도록 한다.
제1 서브 화소(RP), 제2 서브 화소(GP) 및 제3 서브 화소(BP) 각각은 제1 시야각을 가지는 제1 모드 화소(RP1, GP1, BP1) 및 제1 시야각 보다 작은 제2 시야각을 가지는 제2 모드 화소(RP2, GP2, BP2)를 포함한다. 제1 모드 화소(RP1, GP1, BP)은 일반모드에서 구동하여 제1 시야각을 가진 영상을 표시한다. 제2 모드 화소(RP2, GP2, BP2)는 보안모드에서 구동하여 제1 시야각 보다 작은 제2 시야각을 가진 영상을 표시한다.
제2 모드 화소(RP2, GP2, BP2)는 제1 모드 화소(RP1, GP1, BP1) 보다 작은 시야각을 가진다. 이에 따라, 제2 모드 화소(RP2, GP2, BP2)는 제1 방향(X축 방향)의 폭(W2)이 제1 모드 화소(RP1, GP1, BP1)의 폭(W1) 보다 작게 형성될 수 있다.
회로 소자층(200)은 기판(100) 상에 형성된다. 회로 소자층(200)은 게이트 라인들, 데이터 라인들 및 트랜지스터들(210, 220)을 포함할 수 있다. 게이트 라인들과 데이터 라인들은 서로 교차하도록 배치될 수 있다. 게이트 라인들은 게이트 구동부에 연결되어 게이트 신호들을 공급받는다. 데이터 라인들은 데이터 구동부에 연결되어 데이터 전압들을 공급받는다.
복수의 트랜지스터들은 회로 소자층(200) 내에 서브 화소(RP, GP, BP) 별로 배치된다. 또한, 서브 화소들(RP, GP, BP) 각각에 배치된 트랜지스터는 제1 모드 화소(RP1, GP1, BP1)를 구동시키기 위한 제1 트랜지스터(210) 및 제2 모드 화소(RP2, GP2, BP2)를 구동시키기 위한 제2 트랜지스터(220)를 포함한다.
일 예에 따른 하나의 제1 서브 화소(RP)에는 2개의 트랜지스터들(210, 220)이 배치될 수 있다. 구체적으로, 제1 서브 화소(RP)에는 제1 모드 화소(RP1)를 구동시키기 위한 제1 트랜지스터(210) 및 제2 모드 화소(RP2)를 구동시키기 위한 제2 트랜지스터(220)가 배치될 수 있다. 이때, 제1 트랜지스터(210)는 제1 컨택홀(CH1)을 통하여 제1 하부 전극(310a)에 연결되어 적색 광을 발광시키기 위한 구동 전압을 인가할 수 있다. 제2 트랜지스터(220)는 제2 컨택홀(CH2)을 통하여 제2 하부 전극(310b)에 연결되어 적색 광을 발광시키기 위한 구동 전압을 인가할 수 있다.
일 예에 따른 하나의 제2 서브 화소(GP)에는 2개의 트랜지스터들(210, 220)이 배치될 수 있다. 구체적으로, 제2 서브 화소(GP)에는 제1 모드 화소(GP1)를 구동시키기 위한 제1 트랜지스터(210) 및 제2 모드 화소(GP2)를 구동시키기 위한 제2 트랜지스터(220)가 배치될 수 있다. 이때, 제1 트랜지스터(210)는 제1 컨택홀(CH1)을 통하여 제1 하부 전극(310a)에 연결되어 녹색 광을 발광시키기 위한 구동 전압을 인가할 수 있다. 제2 트랜지스터(220)는 제2 컨택홀(CH2)을 통하여 제2 하부 전극(310b)에 연결되어 녹색 광을 발광시키기 위한 구동 전압을 인가할 수 있다.
일 예에 따른 하나의 제3 서브 화소(BP)에는 2개의 트랜지스터들(210, 220)이 배치될 수 있다. 구체적으로, 제3 서브 화소(BP)에는 제1 모드 화소(BP1)를 구동시키기 위한 제1 트랜지스터(210) 및 제2 모드 화소(BP2)를 구동시키기 위한 제2 트랜지스터(220)가 배치될 수 있다. 이때, 제1 트랜지스터(210)는 제1 컨택홀(CH1)을 통하여 제1 하부 전극(310a)에 연결되어 청색 광을 발광시키기 위한 구동 전압을 인가할 수 있다. 제2 트랜지스터(220)는 제2 컨택홀(CH2)을 통하여 제2 하부 전극(310b)에 연결되어 청색 광을 발광시키기 위한 구동 전압을 인가할 수 있다.
제1 트랜지스터(210) 및 제2 트랜지스터(220)는 서로 다른 층에 형성될 수 있다. 도 2에 도시된 바와 같이, 제2 트랜지스터(220)는 기판(100)과의 거리가 제1 트랜지스터(210) 보다 작을 수 있으나, 이에 반드시 한정되지 않는다. 일 예로, 제2 트랜지스터(220)가 기판(100) 상에 형성된 후, 제1 트랜지스터(210)가 형성될 수 있다.
다른 예로, 제2 트랜지스터(220)는 기판(100)과의 거리가 제1 트랜지스터(210) 보다 클 수 있다. 일 예로, 제1 트랜지스터(210)가 기판(100) 상에 형성된 후, 제2 트랜지스터(220)가 형성될 수 있다.
또 다른 예로, 제1 트랜지스터(210) 및 제2 트랜지스터(220)는 동일 층에 형성될 수 있다.
초고해상도를 구현하기 위하여, 서브 화소(RP, GP, BP)의 크기는 작아지고, 서브 화소(RP, GP, BP) 간의 간격도 줄어들 수 있다. 이러한 경우, 표시장치는 제1 트랜지스터(210) 및 제2 트랜지스터(220) 간에 누설(leakage)이 발생할 수 있다. 본 발명의 일 실시예에 따른 표시장치는 제1 트랜지스터(210) 및 제2 트랜지스터(220)를 서로 다른 층에 형성함으로써 제1 트랜지스터(210) 및 제2 트랜지스터(220) 사이에 누설(leakage)가 발생하는 것을 방지할 수 있다.
회로 소자층(200)에는 상면을 덮는 식각 방지층(230)이 더 형성될 수 있다. 식각 방지층(230)은 회로 소자층(200)가 형성된 이후 공정에서 식각액에 의하여 게이트 라인들, 데이터 라인들 및 트랜지스터들(210, 220)이 손상되는 것을 방지한다.
저굴절 구조물(340)은 회로 소자층(200) 상에 형성된다. 저굴절 구조물(340)은 제1 모드 화소(RP1, GP1, BP1)에 배치되며, 제2 모드 화소(RP2, GP2, BP2)에는 배치되지 않는다.
저굴절 구조물(340)은 제1 폭(W3)을 가진 제1 저굴절 구조물(342) 및 제1 폭(W3) 보다 큰 제2 폭(W4)을 가진 제2 저굴절 구조물(344)을 포함한다. 제1 저굴절 구조물(342)은 회로 소자층(200) 상에 제1 폭(W3)을 가지도록 형성된다. 제2 저굴절 구조물(344)은 제1 저굴절 구조물(342) 상에 제2 폭(W4)을 가지도록 형성된다. 제2 저굴절 구조물(344)의 제2 폭(W4)이 제1 저굴절 구조물(342)의 제1 폭(W3) 보다 작기 때문에, 저굴절 구조물(340)은 언더컷(UNDER CUT) 구조를 가지게 된다.
이러한 제1 저굴절 구조물(342) 및 제2 저굴절 구조물(344)은 발광층(320) 보다 작은 굴절률, 예컨대, 1.7 보다 작은 굴절률을 가지는 절연물질로 이루어질 수 있다. 제1 저굴절 구조물(342) 및 제2 저굴절 구조물(344) 각각은 무기막, 예를 들어 실리콘 산화막(SiOx) 또는 실리콘 산화질화막(SiON) 중 어느 하나로 형성될 수 있으나, 반드시 이에 한정되지는 않는다.
하부 전극(310)은 회로 소자층(200) 및 저굴절 구조물(340) 상에 형성된다. 하부 전극(310)은 서브 화소(RP, GP, BP) 별로 형성되며, 표시장치의 양극(Anode)으로 기능할 수 있다. 본 발명의 일 실시예에 따른 하부 전극(310)은 별도의 마스크를 사용하지 않고 복수의 서브 화소들(RP, GP, BP)에 일괄 증착될 수 있다. 이때, 하부 전극(310)은 저굴절 구조물(340)에 의하여 자가 정렬(self-align)되어 서브 화소(RP, GP, BP) 별로 형성될 수 있다.
또한, 서브 화소들(RP, GP, BP) 각각에 형성된 하부 전극(310)은 제1 모드 화소(RP1, GP1, BP1)에 배치된 제1 하부 전극(310a) 및 제2 모드 화소(RP2, GP2, BP2)에 배치된 제2 하부 전극(310b)를 포함한다.
제1 하부 전극(310a) 및 제2 하부 전극(310b)은 서로 다른 층에 형성되어, 각각 제1 트랜지스터(210) 및 제2 트랜지스터(220)에 연결된다.
보다 구체적으로, 제1 하부 전극(310a)은 제1 모드 화소(RP1, GP1, BP1)에 형성된 제2 저굴절 구조물(344) 상에 구비되어, 제2 저굴절 구조물(344) 및 제1 저굴절 구조물(342)을 관통하는 제1 컨택홀(CH1)을 통하여 제1 트랜지스터(210)와 연결된다.
제2 하부 전극(310b)은 저굴절 구조물(340)이 형성되지 않은 제2 모드 화소(RP2, GP2, BP2)에 구비되어, 제2 컨택홀(CH2)을 통하여 제2 트랜지스터(220)와 연결된다. 이때, 제2 하부 전극(310b)은 제1 모드 화소(RP1, GP1, BP1)에 형성된 제1 저굴절 구조물(342) 측에서 이격하여 구비된다.
본 발명의 일 실시예에 따른 표시장치는 상부 발광 방식으로 이루어질 수 있다. 따라서, 제1 하부 전극(310a) 및 제2 하부 전극(310b)은 발광층(320)에서 발광된 광을 상부쪽으로 반사시키기 위한 반사물질을 포함하여 이루어질 수 있다. 이 경우, 제1 하부 전극(310a) 및 제2 하부 전극(310b) 각각은 투명한 도전물질과 반사물질의 적층구조, 일 예로, 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질을 포함하여 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pb), 및 구리(Cu)의 합금이다.
제1 하부 전극(310a) 및 제2 하부 전극(310b)은 동시에 형성될 수 있다. 본 발명의 일 실시예에 따른 표시장치는 제1 모드 화소(RP1, GP1, BP1)에 저굴절 구조물(340)을 형성한다. 이때, 저굴절 구조물(340)은 하부에 배치된 제1 저굴절 구조물(342)이 상부에 배치된 제2 저굴절 구조물(344) 보다 폭이 작게 형성되어 언더컷 구조를 가지게 된다. 이와 같은 저굴절 구조물(340)이 형성된 기판(100) 상에 하부 전극(310)을 이루는 물질을 증착하게 되면, 저굴절 구조물(340) 상에는 제1 하부 전극(310a)이 형성되고, 저굴절 구조물(340)이 형성되지 않은 회로 소자층(200) 상에는 제2 하부 전극(310b)이 형성된다. 이때, 제1 하부 전극(310a) 및 제2 하부 전극(310b)은 서로 이격되어 형성되기 때문에 전기적으로 연결되지 않는다.
본 발명의 일 실시예에 따른 표시장치는 언더컷 구조를 가진 저굴절 구조물(340)을 이용하여 별도의 패턴 공정 없이 제1 하부 전극(310a) 및 제2 하부 전극(310b)을 자가 정렬(self-align)시키면서 동시에 형성할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시장치는 제조 공정이 단순하고, 제조 비용을 절감할 수 있다.
제1 절연막(352)은 제1 하부 전극(310a)의 양 끝단을 가리면서 제1 하부 전극(310a)의 일 부분을 노출시키도록 형성될 수 있다. 제1 절연막(352)은 제1 하부 전극(310a)의 양 끝단에 전류가 집중되어 발광 효율이 저하되는 것을 방지할 수 있다.
또한, 제1 절연막(352)은 제1 하부 전극(310a)의 양 끝단 뿐만 아니라 제2 저굴절 구조물(344)의 측벽에도 형성될 수 있다. 제1 절연막(352)은 제2 발광층(320b)에서 발광된 광이 저굴절 구조물(344)의 측벽을 향하여 입사되면, 입사된 광을 반사시켜 컬러필터(400)로 보낼 수 있다.
이러한 제1 절연막(352)은 발광층(320) 보다 작은 굴절률, 예컨대, 1.7 보다 작은 굴절률을 가지는 절연물질로 이루어질 수 있다. 제1 절연막(352)은 무기막, 예를 들어, 실리콘 산화막(SiOx), 실리콘 산화질화막(SiON), 또는 이들의 다중막으로 형성될 수 있으나, 반드시 이에 한정되지는 않는다.
제2 절연막(354)은 제2 하부 전극(310b)의 양 끝단을 가리면서 제2 하부 전극(310b)의 일 부분을 노출시키도록 형성될 수 있다. 제2 절연막(354)은 제2 하부 전극(310b)의 양 끝단에 전류가 집중되어 발광 효율이 저하되는 것을 방지할 수 있다. 이러한 제2 절연막(354)은 무기막, 예를 들어, 실리콘 산화막(SiOx), 실리콘 산화질화막(SiON), 또는 이들의 다중막으로 형성될 수 있으나, 반드시 이에 한정되지는 않는다. 제1 절연막(352) 및 제2 절연막(354)은 동시에 형성될 수 있다.
제1 블랙 매트릭스(BM1)는 제1 하부 전극(310a)과 저굴절 구조물(340) 사이에 형성될 수 있다. 제1 블랙 매트릭스(BM1)는 제2 발광층(320b)에서 발광된 광이 제1 하부 전극(310a)을 향하여 입사되면, 입사된 광을 흡수하여 제1 방향(X축 방향)으로 전달되는 것을 방지할 수 있다. 제1 블랙 매트릭스(BM1)는 블랙 안료를 포함하는 유기막으로 형성될 수 있으나, 이에 한정되지 않는다.
발광층(320)은 하부 전극(310) 상에 형성된다. 발광층(320)은 정공 수송층(hole transporting layer), 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 이 경우, 하부 전극(310)과 상부 전극(330)에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층으로 이동하게 되며, 발광층에서 서로 결합하여 발광하게 된다.
발광층(320)은 백색 광을 발광하는 백색 발광층일 수 있다. 이 경우, 발광층(320)은 서브 화소(RP, GP, BP)들에 공통적으로 형성되는 공통층일 수 있다.
발광층(320)이 백색 발광층인 경우, 2 스택(stack) 이상의 탠덤 구조로 형성될 수 있다. 스택들 각각은 정공 수송층(hole transporting layer), 적어도 하나의 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다.
또한, 스택들 사이에는 전하 생성층이 형성될 수 있다. 전하 생성층은 하부 스택과 인접하게 위치하는 n형 전하 생성층과 n형 전하 생성층 상에 형성되어 상부 스택과 인접하게 위치하는 p형 전하 생성층을 포함할 수 있다. n형 전하 생성층은 하부 스택으로 전자(electron)를 주입해주고, p형 전하 생성층은 상부 스택으로 정공(hole)을 주입해준다. n형 전하 생성층은 Li, Na, K, 또는 Cs와 같은 알칼리 금속, 또는 Mg, Sr, Ba, 또는 Ra와 같은 알칼리 토금속으로 도핑된 유기층으로 이루어질 수 있다. p형 전하 생성층은 정공수송능력이 있는 유기물질에 도펀트가 도핑되어 이루어질 수 있다.
이러한 발광층(320)은 제1 모드 화소(RP1, GP1, BP1)에 배치된 제1 발광층(320a) 및 제2 모드 화소(RP2, GP2, BP2)에 배치된 제2 발광층(320b)을 포함한다.
제1 발광층(320a) 및 제2 발광층(320b)은 서로 다른 층에 형성되어, 구동모드에 따라 발광한다.
보다 구체적으로, 제1 발광층(320a)은 제1 모드 화소(RP1, GP1, BP1)에 형성된 제1 하부 전극(310a) 상에 구비된다. 구동모드가 일반모드일 때, 제1 발광층(320a)은 제1 하부 전극(310a) 및 제1 상부 전극(330a)에 전압이 인가되어 발광하게 된다.
제2 발광층(320b)은 제2 모드 화소(RP2, GP2, BP2)에 형성된 제2 하부 전극(310b) 상에 구비된다. 구동모드가 보안모드일 때, 제2 발광층(320b)은 제2 하부 전극(310b) 및 제2 상부 전극(330b)에 전압이 인가되어 발광하게 된다.
제1 발광층(320a) 및 제2 발광층(320b)은 동시에 형성될 수 있다. 본 발명의 일 실시예에 따른 표시장치는 제1 모드 화소(RP1, GP1, BP1)에 저굴절 구조물(340)을 형성한다. 이때, 저굴절 구조물(340)은 하부에 배치된 제1 저굴절 구조물(342)이 상부에 배치된 제2 저굴절 구조물(344) 보다 폭이 작게 형성되어 언더컷 구조를 가지게 된다. 이와 같은 저굴절 구조물(340)이 형성된 기판(100) 상에 발광층(320)을 이루는 물질을 증착하게 되면, 저굴절 구조물(340) 상에 배치된 제1 하부 전극(310a) 상에는 제1 발광층(320a)이 형성되고, 저굴절 구조물(340)이 형성되지 않은 회로 소자층(200) 상에 배치된 제2 하부 전극(310b) 상에는 제2 발광층(320b)이 형성된다. 이때, 제1 발광층(320a) 및 제2 발광층(320b)은 서로 이격되어 형성될 수 있다.
발광층(320)이 공통층으로서 백색 광을 발광하는 백색 발광층일 수 있다. 발광층(320)이 백색 발광층인 경우, 2 스택(stack) 이상의 탠덤 구조로 형성될 수 있다. 이러한 백색 발광층은 제1 스택과 제2 스택 사이에 구비된 전하 생성층(Charge generation layer; CGL)에 의하여 인접한 서브 화소 간에 전하가 이동하여 누설전류가 발생할 가능성이 있다.
본 발명의 일 실시예에 따른 표시장치는 발광층(320)을 백색 발광층으로 형성하더라도 제1 발광층(320a) 및 제2 발광층(320b)이 서로 이격 형성되어 있으므로, 제1 발광층(320a) 및 제2 발광층(320b) 간에 전하가 이동할 수 없다. 이에 따라, 본 발명의 일 실시예에 따른 표시장치는 제1 발광층(320a) 및 제2 발광층(320b) 간에 누설전류가 발생하지 않는다.
또한, 본 발명의 일 실시예에 따른 표시장치는 하나의 서브 화소의 제1 발광층(320a)과 다른 서브 화소의 제2 발광층(320b)이 서로 이격 형성되어 있으므로, 서브 화소들(RP, GP, BP) 간에 전하가 이동할 수 없다. 이에 따라, 본 발명의 일 실시예에 따른 표시장치는 서브 화소들(RP, GP, BP) 간에 누설전류가 발생하지 않는다.
이에 따라, 본 발명의 일 실시예에 따른 표시장치는 구동모드 간에 간섭없이 구동될 수 있다. 제1 발광층(320a) 및 제2 발광층(320b)이 분리되지 않으면, 표시장치는 일반모드로 구동시 제1 모드 화소(RP1, GP1, BP1)는 물론 제1 모드 화소(RP1, GP1, BP1)와 인접한 제2 모드 화소(RP2, GP2, BP2)의 가장자리 영역에서도 발광이 일어날 수 있다. 또한, 표시장치는 보안모드로 구동시 제2 모드 화소(RP2, GP2, BP2)는 물론 제2 모드 화소(RP2, GP2, BP2)와 인접한 제1 모드 화소(RP1, GP1, BP1)의 가장자리 영역에서도 발광이 일어날 수 있다. 본 발명의 일 실시예에 따른 표시장치는 제1 발광층(320a) 및 제2 발광층(320b)을 분리되도록 형성함으로써 구동모드 간에 간섭없이 구동될 수 있다.
또한, 본 발명의 일 실시예에 따른 표시장치는 언더컷 구조를 가진 저굴절 구조물(340)을 이용하여 별도의 패턴 공정 없이 제1 발광층(320a) 및 제2 발광층(320b)을 자가 정렬(self-align)시키면서 동시에 형성할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시장치는 제조 공정이 단순하고, 제조 비용을 절감할 수 있다.
상부 전극(330)은 발광층(320) 상에 형성된다. 상부 전극(330)은 서브 화소(RP, GP, BP)들에 공통적으로 형성되는 공통층일 수 있으며, 표시장치의 음극(Cathode)으로 기능할 수 있다.
또한, 상부 전극(330)은 제1 모드 화소(RP1, GP1, BP1)에 배치된 제1 상부 전극(330a), 제2 모드 화소(RP2, GP2, BP2)에 배치된 제2 상부 전극(330b), 및 제1 상부 전극(330a)과 제2 상부 전극(330b)을 연결시키는 제3 상부 전극(330c)을 포함한다. 즉, 상부 전극(330)은 제1 모드 화소(RP1, GP1, BP1), 제2 모드 화소(RP2, GP2, BP2) 및 그들 사이의 경계 영역에도 형성된다.
본 발명의 일 실시예에 따른 표시장치는 상부 발광 방식으로 이루어질 수 있다. 따라서, 제1 상부 전극(330a), 제2 상부 전극(330b), 및 제3 상부 전극(330c)은 발광층(320)에서 발광된 광을 상부쪽으로 투과시키기 위해서 투명한 도전물질을 포함하여 이루어질 수 있다. 또한, 제1 상부 전극(330a), 제2 상부 전극(330b), 및 제3 상부 전극(330c)은 반투명 도전물질을 포함하여 이루어짐으로써 마이크로 캐버티(Micro Cavity) 효과를 얻을 수 있도록 할 수 있다. 이러한 제1 상부 전극(330a), 제2 상부 전극(330b), 및 제3 상부 전극(330c)은 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다.
봉지층(360)은 상부 전극(330) 상에 형성된다. 봉지층(360)은 상부 전극(330)을 덮도록 형성되어, 발광층(320)과 상부 전극(330)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위하여, 봉지층(360)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다. 구체적으로, 봉지층(360)은 제1 무기막(362) 및 유기막(364)을 포함할 수 있다.
제1 무기막(362)은 제1 상부 전극(330a), 제2 상부 전극(330b), 및 제3 상부 전극(330c)을 덮도록 형성된다. 제1 무기막(362)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 제1 무기막(362)은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법으로 증착될 수 있으나, 이에 제한되는 것은 아니다.
유기막(364)은 제1 무기막(362) 상에 형성되며, 이물들(particles)이 제1 무기막(362)을 뚫고 발광층(320)과 상부 전극(330)에 투입되는 것을 방지할 수 있다. 또한, 유기막(364)은 제1 모드 화소(RP1, GP1, BP1) 및 제2 모드 화소(RP2, GP2, BP2) 간에 단차를 채워 평탄화시킬 수 있다. 유기막(364)은 발광층(320) 보다 큰 굴절률, 예컨대, 1.7 보다 큰 굴절률을 가지는 유기 절연물질로 이루어질 수 있다.
도면에 도시하고 있지 않지만, 봉지층(360)은 유기막(364) 상에 형성된 제2 무기막(미도시)을 더 포함할 수 있다.
제2 블랙 매트릭스(BM2)는 제1 서브 화소(RP), 제2 서브 화소(GP) 및 제3 서브 화소(BP) 사이의 경계 영역에 형성된다. 제2 블랙 매트릭스(BM2)는 제1 서브 화소(RP), 제2 서브 화소(GP) 및 제3 서브 화소(BP) 간에 혼색이 발생하는 것을 방지할 수 있다.
또한, 제2 블랙 매트릭스(BM2)는 제1 서브 화소(RP), 제2 서브 화소(GP) 및 제3 서브 화소(BP) 각각에서 제1 모드 화소(RP1, GP1, BP1)와 제2 모드 화소(RP2, GP2, BP2) 사이의 경계 영역에 형성된다. 제2 블랙 매트릭스(BM2)는 보안모드로 구동시 제2 모드 화소(RP2, GP2, BP2)의 시야각이 넓어지는 것을 방지할 수 있다.
도 2는 제2 블랙 매트릭스(BM2)가 제1 모드 화소(RP1, GP1, BP1)와 제2 모드 화소(RP2, GP2, BP2) 사이의 경계 영역에도 형성되는 것으로 도시하고 있으나, 반드시 이에 한정되지는 않는다. 다른 일 실시예에 있어서, 제2 블랙 매트릭스(BM2)는 도 4에 도시된 바와 같이 제1 서브 화소(RP), 제2 서브 화소(GP) 및 제3 서브 화소(BP) 사이의 경계 영역에만 형성될 수도 있다.
또한, 도 2는 제2 블랙 매트릭스(BM2)가 봉지층(360)을 구성하는 제1 무기막(362)과 유기막(364) 사이에 형성되는 것으로 도시하고 있으나, 반드시 이에 한정되지는 않는다. 다른 일 실시예에 있어서, 제2 블랙 매트릭스(BM2)는 봉지층(360)과 컬러필터(400) 사이에 형성될 수도 있다.
이러한 제2 블랙 매트릭스(BM2)는 블랙 안료를 포함하는 유기막으로 형성될 수 있으나, 이에 한정되지 않는다.
컬러필터(400)는 봉지층(360) 상에 형성될 수 있다. 컬러필터(400)는 제1 서브 화소(RP), 제2 서브 화소(GP) 및 제3 서브 화소(BP) 각각에 대응되게 배치된다. 예를 들어, 적색 컬러필터(RF)는 제1 서브 화소(RP)에 대응되게 배치되며, 녹색 컬러필터(GF)는 제2 서브 화소(GP)에 대응되게 배치되고, 청색 컬러필터(BF)는 제3 서브 화소(BP)에 대응되게 배치될 수 있다.
한편, 도 2에서는 컬러필터(400)가 유기막(364)에 의하여 평탄화된 표면 상에 배치되는 것으로 도시하고 있으나, 이에 한정되지 않는다. 다른 일 실시예에 따른 표시장치는 유기막(364)이 생략될 수도 있다. 이때, 컬러필터(400)는 제1 무기막(362) 상에 배치되며, 제1 모드 화소(RP1, GP1, BP1) 및 제2 모드 화소(RP2, GP2, BP2) 간에 단차를 따라 형성될 수 있다.
도시하지는 않았지만, 컬러 필터(400) 상에 보호 필름이 추가로 구비될 수 있다.
본 발명의 일 실시예에 따른 표시장치는 서브 화소(RP, GP, BP)들 각각에 제1 시야각을 가지는 제1 모드 화소(RP1, GP1, BP1) 및 제1 시야각 보다 작은 제2 시야각을 가지는 제2 모드 화소(RP2, GP2, BP2)를 포함하는 것을 특징으로 한다.
이를 통해, 본 발명의 일 실시예에 따른 표시장치는 별도의 보안 필름을 부착하지 않고 사용자의 선택에 의하여 일반모드 또는 보안모드로 영상을 표시할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시장치는 하나의 서브 화소에 제1 모드 화소 및 제2 모드 화소가 모두 포함되어 있기 때문에, 일반모드 또는 보안모드로 구동하더라도 구동하는 서브 화소의 전체 개수는 동일하다. 이에 따라, 본 발명의 일 실시예에 따른 표시장치는 일반모드 또는 보안모드로 선택 구동되더라도 해상도가 감소되지 않고 유지될 수 있다.
또한, 본 발명의 일 실시예에 따른 표시장치는 저굴절 구조물(340)을 이용하여 제1 모드 화소(RP1, GP1, BP1)의 제1 발광소자와 제2 모드 화소(RP2, GP2, BP2)의 제2 발광소자 간에 단차를 가지도록 형성하는 것을 특징으로 한다.
본 발명은 저굴절 구조물(340) 상에 제1 하부 전극(310a), 제1 발광층(320a), 제1 상부 전극(330a)을 적층하여 제1 발광소자를 형성한다. 그리고 본 발명은 저굴절 구조물(340)이 형성되지 않은 회로 소자층(200) 상에 제2 하부 전극(310b), 제2 발광층(320b), 제2 상부 전극(330b)을 적층하여 제2 발광소자를 형성한다. 이와 같이 형성된 제1 발광소자 및 제2 발광소자는 단차를 가진다. 그리고, 제1 발광소자는 상부에 배치되어 넓은 시야각의 영상을 표시하고, 제2 발광소자는 하부에 배치되어 좁은 시야각의 영상을 표시한다.
본 발명의 일 실시예에 따른 표시장치는 제1 발광소자 및 제2 발광소자를 상하부 구조로 배치함으로써 제1 발광소자 및 제2 발광소자 간에 간격을 줄일 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시장치는 개구율을 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 표시장치는 언더컷 구조를 가진 저굴절 구조물(340)을 이용하여 별도의 패턴 공정 없이 제1 발광소자의 제1 하부 전극(310a) 및 제2 발광소자의 제2 하부 전극(310b)을 동시에 형성할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시장치는 언더컷 구조를 가진 저굴절 구조물(340)을 이용하여 별도의 패턴 공정 없이 제1 발광소자의 제1 발광층(320a) 및 제2 발광소자의 제2 발광층(320b)을 동시에 형성할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시장치는 제조 공정이 단순하고, 제조 비용을 절감할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시장치는 앞서 설명한 바와 같이 언더컷 구조를 가진 저굴절 구조물(340)을 이용하여 제1 발광소자의 제1 발광층(320a) 및 제2 발광소자의 제2 발광층(320b)을 형성한다. 이때, 제2 발광층(320b)의 양측에는 도 2에 도시된 바와 같이 에어 갭(Air Gap, AG)이 형성된다. 에어 갭(AG)은 제2 발광층(320b) 보다 굴절률이 작으므로, 본 발명의 일 실시예에 따른 표시장치는 제2 발광층(320b)에서 양측으로 발광된 광이 에어 갭(AG)과 제2 발광층(320b)의 계면에서 반사되어 전방으로 가이드될 수 있다.
또한, 본 발명의 일 실시예에 따른 표시장치는 저굴절 구조물(340)과 제1 하부 전극(310a) 사이에 제1 블랙 매트릭스(BM1)을 배치한다. 이를 통해, 본 발명의 일 실시예에 따른 표시장치는 제2 발광층(320b)에서 발광된 광이 제1 방향(X축 방향)으로 전달되는 것을 방지할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시장치는 저굴절 구조물(340)의 측벽에 발광층(320) 보다 작은 굴절률을 가지는 제1 절연막(352)을 형성함으로써, 제2 발광층(320b)에서 발광된 광을 저굴절 구조물(344)의 측벽에 반사시켜 전방으로 가이드할 수 있다.
도 3은 도 1의 I-I의 제2 예를 보여주는 단면도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 표시장치는 기판(100), 회로 소자층(200), 하부 전극(310), 발광층(320), 상부 전극(330), 저굴절 구조물(340), 제1 절연막(352), 제2 절연막(354), 봉지층(360), 제1 블랙 매트릭스(BM1), 제2 블랙 매트릭스(BM2) 및 컬러필터(400)를 포함한다.
도 3에 도시된 기판(100), 회로 소자층(200), 하부 전극(310), 상부 전극(330), 저굴절 구조물(340), 제1 절연막(352), 제2 절연막(354), 봉지층(360), 제1 블랙 매트릭스(BM1), 제2 블랙 매트릭스(BM2) 및 컬러필터(400)는 도 2에 도시된 구성과 실질적으로 동일하다. 이에, 동일한 구성에 대한 구체적인 설명은 생략하도록 한다.
도 3에 도시된 발광층(320)은 하부 전극(310) 상에 형성된다. 발광층(320)은 백색 광을 발광하는 백색 발광층일 수 있다. 이 경우, 발광층(320)은 서브 화소(RP, GP, BP)들에 공통적으로 형성되는 공통층일 수 있다.
발광층(320)은 제1 모드 화소(RP1, GP1, BP1)에 배치된 제1 발광층(320a) 및 제2 모드 화소(RP2, GP2, BP2)에 배치된 제2 발광층(320b)을 포함한다.
제1 발광층(320a) 및 제2 발광층(320b)은 서로 다른 위치에 형성되어, 구동모드에 따라 발광한다.
보다 구체적으로, 제1 발광층(320a)은 제1 모드 화소(RP1, GP1, BP1)에 형성된 제1 하부 전극(310a) 상에 구비된다. 구동모드가 일반모드일 때, 제1 발광층(320a)은 제1 하부 전극(310a) 및 제1 상부 전극(330a)에 전압이 인가되어 발광하게 된다.
제2 발광층(320b)은 제2 모드 화소(RP2, GP2, BP2)에 형성된 제2 하부 전극(310b) 상에 구비된다. 구동모드가 보안모드일 때, 제2 발광층(320b)은 제2 하부 전극(310b) 및 제2 상부 전극(330b)에 전압이 인가되어 발광하게 된다.
제1 발광층(320a) 및 제2 발광층(320b)은 동시에 형성될 수 있다. 본 발명의 일 실시예에 따른 표시장치는 제1 모드 화소(RP1, GP1, BP1)에 저굴절 구조물(340)을 형성한다. 이때, 저굴절 구조물(340)은 하부에 배치된 제1 저굴절 구조물(342)이 상부에 배치된 제2 저굴절 구조물(344) 보다 폭이 작게 형성된다. 이에 따라, 저굴절 구조물(340)은 제2 저굴절 구조물(344)의 하면의 일부가 제1 저굴절 구조물(342)과 중첩되고 제2 저굴절 구조물(344)의 하면의 나머지가 제1 저굴절 구조물(342)과 중첩되지 않고 노출된 언더컷 구조를 가지게 된다. 이와 같은 저굴절 구조물(340)이 형성된 기판(100) 상에 발광층(320)을 이루는 물질을 증착하게 되면, 저굴절 구조물(340) 상에 배치된 제1 하부 전극(310a) 상에는 제1 발광층(320a)이 형성되고, 저굴절 구조물(340)이 형성되지 않은 회로 소자층(200) 상에 배치된 제2 하부 전극(310b) 상에는 제2 발광층(320b)이 형성된다.
이때, 저굴절 구조물(340)이 형성된 기판(100) 상에 증착되는 발광층(320)의 두께는 상부 전극(330)이 단락되지 않도록 선택될 수 있다.
발광층(320)의 두께가 얇게 형성되면, 제1 발광층(320a) 및 제2 발광층(320b)은 서로 분리되어 구동모드 간에 간섭없이 구동이 가능하다는 장점이 있다. 그러나, 제2 저굴절 구조물(344)과 제2 발광층(320b) 사이에 이격거리가 커지기 때문에, 제1 발광층(320a) 및 제2 발광층(320b) 상에 증착되는 상부 전극(330)이 단락될 수 있다.
상부 전극(330)이 단락되는 것을 방지하기 위하여, 제1 발광층(320a) 및 제2 발광층(320b)은 적정한 두께를 가지도록 형성될 수 있다. 발광층(320)은 도 3에 도시된 바와 같이 제조공정의 오차에 의하여 제1 발광층(320a) 및 제2 발광층(320b) 이외에 제2 저굴절 구조물(344)의 양측에 제3 발광층(320c)이 더 형성될 수도 있다.
이때, 제3 발광층(320c)의 두께(W7)는 제1 발광층(320a)의 두께(W5) 및 제2 발광층(320b)의 두께(W6) 보다 얇게 형성된다. 본 발명의 일 실시예에 따른 표시장치는 제3 발광층(320c)의 두께(W7)가 제1 발광층(320a)의 두께(W5) 및 제2 발광층(320b)의 두께(W6) 보다 얇게 형성되므로, 제3 발광층(320c)의 저항이 높아진다. 이에 따라, 본 발명은 제1 발광층(320a) 및 제2 발광층(320b)은 서로 영향을 받는 것이 최소화될 수 있다. 또한, 본 발명은 발광층(320)을 통한 누설 전류로 인해 인접한 서브 화소가 영향을 받는 것을 최소화할 수 있다.
도 5는 서브 화소들의 배치구조의 일 예를 개략적으로 보여주는 평면도이고, 도 6은 서브 화소들의 배치구조의 다른 예를 개략적으로 보여주는 평면도이다.
화소는 제1 서브 화소(RP), 제2 서브 화소(GP) 및 제3 서브 화소(BP)를 포함한다. 제1 서브 화소(RP)는 적색(R) 광을 방출하고, 제2 서브 화소(GP)는 녹색(G) 광을 방출하며, 제3 서브 화소(BP)는 청색(B) 광을 방출하도록 구비될 수 있다.
제1 서브 화소(RP), 제2 서브 화소(GP) 및 제3 서브 화소(BP) 각각은 도 5에 도시된 바와 같이 제1 방향(X축 방향)으로 다른 색 광을 방출하는 서브 화소가 배치되고, 제2 방향(Y축 방향)으로 동일한 색 광을 방출하는 서브 화소가 배치될 수 있다.
또는, 제1 서브 화소(RP), 제2 서브 화소(GP) 및 제3 서브 화소(BP) 각각은 도 6에 도시된 바와 같이 제1 방향(X축 방향)으로 다른 색 광을 방출하는 서브 화소가 배치되고, 제2 방향(Y축 방향)으로도 다른 색 광을 방출하는 서브 화소가 배치될 수 있다.
한편, 제1 서브 화소(RP), 제2 서브 화소(GP) 및 제3 서브 화소(BP) 각각은 제1 시야각을 가지는 제1 모드 화소(RP1, GP1, BP1) 및 제1 시야각 보다 작은 제2 시야각을 가지는 제2 모드 화소(RP2, GP2, BP2)를 포함한다. 제1 모드 화소(RP1, GP1, BP)은 일반모드에서 구동하여 제1 시야각을 가진 영상을 표시한다. 제2 모드 화소(RP2, GP2, BP2)는 보안모드에서 구동하여 제1 시야각 보다 작은 제2 시야각을 가진 영상을 표시한다.
제1 모드 화소(RP1, GP1, BP) 각각은 도 5 및 도 6에 도시된 바와 같이 제1 방향(X축 방향)으로 제2 모드 화소(RP2, GP2, BP2)가 배치되고, 제2 방향(Y축 방향)으로도 제2 모드 화소(RP2, GP2, BP2)가 배치될 수 있다.
즉, 본 발명의 일 실시예에 따른 표시장치는 제1 방향(X축 방향)을 따라 제1 모드 화소(RP1, GP1, BP)와 제2 모드 화소(RP2, GP2, BP2)가 교대로 배치되고, 제2 방향(Y축 방향)을 따라 제1 모드 화소(RP1, GP1, BP)와 제2 모드 화소(RP2, GP2, BP2)가 교대로 배치될 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시장치의 제조방법을 보여주는 흐름도이다. 도 8a 내지 도 8l은 본 발명의 일 실시예에 따른 표시장치의 제조방법을 보여주는 단면도들이다.
먼저, 기판(100) 상에 회로 소자층(200)을 형성한다(S701).
보다 구체적으로, 도 8a와 같이 기판(100) 상에 제2 트랜지스터(220)를 형성한다. 그리고 나서, 제2 트랜지스터(220)가 형성된 기판(100) 상에 제1 트랜지스터(210)를 형성한다.
그리고 나서, 도 8b와 같이 제1 트랜지스터(210) 및 제2 트랜지스터(220) 상에 식각 방지층(230)을 형성하고, 제2 트랜지스터(220)의 일부를 노출시키는 제2 컨택홀(CH2)을 형성한다.
다음, 회로 소자층(200) 상에 저굴절 구조물(340)을 형성한다(S702).
보다 구체적으로, 도 8c와 같이 회로 소자층(200) 상에 제1 저굴절 구조물(342)을 이루는 제1 저굴절 물질을 형성하고, 제1 저굴절 물질 상에 제2 저굴절 구조물(344)을 이루는 제2 저굴절 물질을 형성한다. 그리고, 제2 저굴절 물질 상에 제1 블랙 매트릭스(BM1)을 이루는 물질을 형성한다.
제1 저굴절 물질과 제2 저굴절 물질 각각은 무기막, 예를 들어 실리콘 산화막(SiOx) 또는 실리콘 산화질화막(SiON) 중 어느 하나로 형성될 수 있으나, 반드시 이에 한정되지는 않는다.
이때, 제1 저굴절 물질과 제2 저굴절 물질은 식각 저항성이 다른 물질일 수 있다. 제1 저굴절 물질은 동일한 식각액에 대하여 제2 저굴절 물질 보다 식각 속도가 빠를 수 있다.
그리고 나서, 도 8d와 같이 제1 저굴절 물질 및 제2 저굴절 물질을 제2 모드 화소(RP2, GP2, BP2)에서 제거하여 패턴 형성하고, 제1 저굴절 물질 및 제2 저굴절 물질을 관통하여 제1 트랜지스터(210)의 일부를 노출시키는 제1 컨택홀(CH1)을 형성한다.
그리고 나서, 도 8e와 같이 패턴 형성된 제1 저굴절 물질 및 제2 저굴절 물질을 습식 식각하여 제1 저굴절 구조물(342) 및 제2 저굴절 구조물(344)을 형성한다. 이때, 제1 저굴절 구조물(342)은 제1 저굴절 물질은 동일한 식각액에 대하여 제2 저굴절 물질 보다 식각 속도가 빠르기 때문에 제2 저굴절 구조물(344) 보다 작은 폭을 가지도록 형성된다. 이에 따라, 언더컷 구조를 가진 저굴절 구조물(340)이 형성된다.
다음, 저굴절 구조물(340) 및 회로 소자층(200) 상에 하부 전극(310), 발광층(320) 및 상부 전극(330)을 형성한다(S703).
보다 구체적으로, 도 8f와 같이 저굴절 구조물(340) 및 회로 소자층(200)이 형성된 기판(100) 상에 하부 전극(310)을 증착한다. 하부 전극(310)은 투명한 도전물질과 반사물질의 적층구조, 일 예로, 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질을 포함하여 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pb), 및 구리(Cu)의 합금이다.
이때, 저굴절 구조물(340) 상에는 제1 하부 전극(310a)이 형성되고, 저굴절 구조물(340)이 형성되지 않아 노출된 회로 소자층(200) 상에는 제2 하부 전극(310b)이 형성된다.
이와 같이 본 발명의 일 실시예에 따른 표시장치는 저굴절 구조물(340)을 이용하여 별도의 패턴 공정 없이 제1 하부 전극(310a) 및 제2 하부 전극(310b)을 동시에 형성할 수 있다.
그리고 나서, 도 8g와 같이 하부 전극(310) 상에 제1 절연막(352) 및 제2 절연막(354)을 형성한다. 구체적으로, 하부 전극(310) 상에 절연물질을 형성한다. 절연물질은 무기막, 예를 들어, 실리콘 산화막(SiOx), 실리콘 산화질화막(SiON), 또는 이들의 다중막으로 형성될 수 있으나, 반드시 이에 한정되지는 않는다. 그리고 나서, 제1 하부 전극(310a)의 양 끝단 및 제2 저굴절 구조물(344)의 측벽을 가리면서 제1 하부 전극(310a)의 일 부분을 노출시키도록 패턴하여 제1 절연막(352)을 형성한다. 또한, 제2 하부 전극(310b)의 양 끝단을 가리면서 제2 하부 전극(310b)의 일 부분을 노출시키도록 패턴하여 제2 절연막(354)을 형성한다.
그리고 나서, 도 8h와 같이 하부 전극(310) 상에 발광층(320)을 형성한다. 발광층(320)은 증착 공정 또는 용액 공정으로 형성될 수 있다. 발광층(320)이 증착 공정으로 형성되는 경우, 증발 증착법(Evaporation)을 이용하여 형성될 수 있다.
발광층(320)은 백색 광을 발광하는 백색 발광층일 수 있다. 이 경우, 발광층(320)은 서브 화소(RP, GP, BP)들에 공통적으로 형성되는 공통층일 수 있다.
발광층(320)이 백색 발광층인 경우, 2 스택(stack) 이상의 탠덤 구조로 형성될 수 있다. 스택들 각각은 정공 수송층(hole transporting layer), 적어도 하나의 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다.
또한, 스택들 사이에는 전하 생성층이 형성될 수 있다. 전하 생성층은 하부 스택과 인접하게 위치하는 n형 전하 생성층과 n형 전하 생성층 상에 형성되어 상부 스택과 인접하게 위치하는 p형 전하 생성층을 포함할 수 있다. n형 전하 생성층은 하부 스택으로 전자(electron)를 주입해주고, p형 전하 생성층은 상부 스택으로 정공(hole)을 주입해준다. n형 전하 생성층은 Li, Na, K, 또는 Cs와 같은 알칼리 금속, 또는 Mg, Sr, Ba, 또는 Ra와 같은 알칼리 토금속으로 도핑된 유기층으로 이루어질 수 있다. p형 전하 생성층은 정공수송능력이 있는 유기물질에 도펀트가 도핑되어 이루어질 수 있다.
이때, 제1 하부 전극(310a) 상에는 제1 발광층(320a)이 형성되고, 제2 하부 전극(310b) 상에는 제2 발광층(320b)이 형성된다.
이와 같이 본 발명의 일 실시예에 따른 표시장치는 저굴절 구조물(340)을 이용하여 별도의 패턴 공정 없이 제1 발광층(320a) 및 제2 발광층(320b)을 자가 정렬(self-align)시키면서 동시에 형성할 수 있다.
그리고 나서, 도 8h와 같이 발광층(320) 상에 상부 전극(330)을 형성한다. 상부 전극(330)은 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다.
상부 전극(330)은 스퍼터링법(sputtering)과 같은 물리적 기상 증착법(physics vapor deposition)으로 형성될 수 있다. 스퍼터링법과 같은 물리적 기상 증착법으로 형성된 막은 스텝 커버리지(step coverage) 특성이 우수하다.
상부 전극(330)은 제1 발광층(320a) 및 제2 발광층(320b) 상에는 물론 제2 저굴절 구조물(344)의 측벽 상에도 형성될 수 있다. 즉, 제1 발광층(320a) 상에는 제1 상부 전극(330a)이 형성되고, 제2 발광층(320b) 상에는 제2 상부 전극(330b)이 형성되며, 제1 상부 전극(330a)과 제2 상부 전극(330b)을 연결시키는 제3 상부 전극(330c)이 형성된다.
다음, 상부 전극(330) 상에 봉지층(360) 및 제2 블랙 매트릭스(BM2)를 형성한다(S704).
보다 구체적으로, 도 8i와 같이 상부 전극(330) 상에 봉지층(360)을 구성하는 제1 무기막(362)이 형성된다. 이때, 제1 무기막(362)은 제1 상부 전극(330a), 제2 상부 전극(330b), 및 제3 상부 전극(330c)을 덮도록 형성되며, 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 제1 무기막(362)은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법으로 증착될 수 있으나, 이에 제한되는 것은 아니다.
그리고 나서, 도 8j와 같이 제1 무기막(362) 상에 제2 블랙 매트릭스(BM2)가 형성된다. 제2 블랙 매트릭스(BM2)는 제1 서브 화소(RP), 제2 서브 화소(GP) 및 제3 서브 화소(BP) 사이의 경계 영역에 형성된다. 또한, 제2 블랙 매트릭스(BM2)는 제1 서브 화소(RP), 제2 서브 화소(GP) 및 제3 서브 화소(BP) 각각에서 제1 모드 화소(RP1, GP1, BP1)와 제2 모드 화소(RP2, GP2, BP2) 사이의 경계 영역에 형성된다. 제2 블랙 매트릭스(BM2)는 블랙 안료를 포함하는 유기막으로 형성될 수 있으나, 이에 한정되지 않는다.
그리고 나서, 도 8k와 같이 제1 무기막(362) 상에 유기막(364)이 형성된다. 유기막(364)은 제1 모드 화소(RP1, GP1, BP1)의 제1 발광소자 및 제2 모드 화소(RP2, GP2, BP2)의 제2 발광소자 간에 단차를 채워 평탄화시킬 수 있다.
다음, 봉지층(360) 및 제2 블랙 매트릭스(BM2) 상에 컬러필터(400)를 형성한다(S705).
구체적으로, 도 8l과 같이 봉지층(360) 및 제2 블랙 매트릭스(BM2) 상에 컬러필터(400)가 형성된다. 컬러필터(400)는 제1 서브 화소(RP), 제2 서브 화소(GP) 및 제3 서브 화소(BP) 각각에 각각에 대응되게 배치된다. 예를 들어, 적색 컬러필터(RF)는 제1 서브 화소(RP)에 대응되게 배치되며, 녹색 컬러필터(GF)는 제2 서브 화소(GP)에 대응되게 배치되고, 청색 컬러필터(BF)는 제3 서브 화소(BP)에 대응되게 배치될 수 있다. 도면에 도시하고 있진 않지만, 컬러필터(400) 상에는 봉지 필름이 부착될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 기판 200: 회로 소자층
310: 하부 전극 320: 발광층
330: 상부 전극 340: 저굴절 구조물
352: 제1 절연막 354: 제2 절연막
360: 봉지층 400: 컬러필터

Claims (27)

  1. 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 구비한 기판;
    상기 기판 상에 구비된 하부 전극;
    상기 하부 전극 상에 구비된 발광층; 및
    상기 발광층 상에 구비된 상부 전극을 포함하고,
    상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소 각각은 제1 시야각을 가지는 제1 모드 화소 및 상기 제1 시야각 보다 작은 제2 시야각을 가지는 제2 모드 화소를 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 하부 전극은 상기 제1 모드 화소에 구비된 제1 하부 전극 및 상기 제2 모드 화소에 구비된 제2 하부 전극을 포함하는 표시장치.
  3. 제2항에 있어서,
    상기 제1 하부 전극 및 상기 제2 하부 전극은 서로 다른 층에 형성되는 표시장치.
  4. 제3항에 있어서,
    상기 제1 모드 화소에 구비되고 상기 발광층 보다 굴절률이 작은 저굴절 구조물을 더 포함하고,
    상기 제1 하부 전극은 상기 저굴절 구조물 상에 형성되고, 상기 제2 하부 전극은 상기 저굴절 구조물 양측에 형성되는 표시장치.
  5. 제4항에 있어서,
    상기 저굴절 구조물은 제1 폭을 가진 제1 저굴절 구조물, 및 상기 제1 저굴절 구조물 상에 상기 제1 폭 보다 큰 제2 폭을 가지는 제2 저굴절 구조물을 포함하며,
    상기 제1 하부 전극은 상기 제2 저굴절 구조물 상에 구비되고, 상기 제2 하부 전극은 상기 제1 저굴절 구조물 양측에서 이격하여 구비되는 표시장치.
  6. 제5항에 있어서,
    상기 제1 하부 전극의 끝단 및 상기 제2 저굴절 구조물의 측벽을 가리면서 상기 제1 하부 전극의 일 부분을 노출시키는 제1 절연막을 더 포함하는 표시장치.
  7. 제4항에 있어서,
    상기 제1 하부 전극 및 상기 저굴절 구조물 사이에 구비된 제1 블랙 매트릭스를 더 포함하는 표시장치.
  8. 제3항에 있어서,
    상기 제1 하부 전극 및 상기 제2 하부 전극은 동시에 형성되는 표시장치.
  9. 제2항에 있어서,
    상기 제2 하부 전극은 상기 제1 하부 전극 보다 폭이 작은 표시장치.
  10. 제2항에 있어서,
    상기 제2 하부 전극의 끝단을 가리면서 상기 제2 하부 전극의 일 부분을 노출시키는 제2 절연막을 더 포함하는 표시장치.
  11. 제2항에 있어서,
    상기 발광층은 상기 제1 하부 전극 상에 구비된 제1 발광층 및 상기 제2 하부 전극 상에 구비된 제2 발광층을 포함하는 표시장치.
  12. 제11항에 있어서,
    상기 제1 발광층 및 상기 제2 발광층은 서로 다른 층에 형성되는 표시장치.
  13. 제12항에 있어서,
    상기 제1 모드 화소에 구비되고 상기 발광층 보다 굴절률이 작은 저굴절 구조물을 더 포함하고,
    상기 제1 발광층은 상기 저굴절 구조물 상에 구비된 상기 제1 하부 전극 상에 형성되고, 상기 제2 발광층은 상기 저굴절 구조물 양측에 구비된 상기 제2 하부 전극 상에 형성되는 표시장치.
  14. 제13항에 있어서,
    상기 저굴절 구조물은 제1 폭을 가진 제1 저굴절 구조물, 및 상기 제1 저굴절 구조물 상에 상기 제1 폭 보다 큰 제2 폭을 가지는 제2 저굴절 구조물을 포함하며,
    상기 제1 발광층은 상기 제2 저굴절 구조물 상에 구비된 상기 제1 하부 전극 상에 형성되고, 상기 제2 발광층은 상기 제1 저굴절 구조물 측에서 이격하여 구비된 상기 제2 하부 전극 상에 형성되는 표시장치.
  15. 제14항에 있어서,
    상기 제2 발광층 및 상기 제1 저굴절 구조물 사이에 구비된 에어 갭(air-gap)을 더 포함하는 표시장치.
  16. 제14항에 있어서,
    상기 발광층은 상기 제2 저굴절 구조물 측벽에 형성된 제3 발광층을 더 포함하는 표시장치.
  17. 제16항에 있어서,
    상기 제3 발광층은 상기 제1 발광층 및 상기 제2 발광층 보다 두께가 얇은 표시장치.
  18. 제11항에 있어서,
    상기 제1 발광층 및 상기 제2 발광층은 동시에 형성되는 표시장치.
  19. 제11항에 있어서,
    상기 상부 전극은 상기 제1 발광층 상에 구비된 제1 상부 전극 및 상기 제2 발광층 상에 구비된 제2 상부 전극을 포함하는 표시장치.
  20. 제19항에 있어서,
    상기 제1 상부 전극 및 상기 제2 상부 전극은 동시에 형성되는 표시장치.
  21. 제19항에 있어서,
    상기 상부 전극은 상기 제1 상부 전극으로부터 상기 제2 상부 전극까지 연장되어 상기 제1 상부 전극 및 상기 제2 상부 전극을 연결시키는 제3 상부 전극을 더 포함하는 표시장치.
  22. 제1항에 있어서,
    상기 제1 모드 화소를 구동시키기 위한 제1 트랜지스터; 및
    상기 제2 모드 화소를 구동시키기 위한 제2 트랜지스터를 더 포함하는 표시장치.
  23. 제22항에 있어서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터는 서로 다른 층에 구비되는 표시장치.
  24. 제1항에 있어서,
    상기 상부 전극을 덮도록 형성된 제1 무기막; 및
    상기 제1 무기막 상에서 상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소 사이의 경계 영역에 구비된 제2 블랙 매트릭스를 더 포함하는 표시장치.
  25. 제24항에 있어서,
    상기 제2 블랙 매트릭스는 상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소 각각에서 상기 제1 모드 화소 및 상기 제2 모드 화소 사이의 경계 영역에 더 구비되는 표시장치.
  26. 제1항에 있어서,
    상기 발광층은 상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소에 공통적으로 형성되는 백색 발광층인 표시장치.
  27. 제26항에 있어서,
    상기 상부 전극 상에 배치된 컬러필터를 더 포함하는 표시장치.
KR1020180074481A 2018-06-28 2018-06-28 표시장치 KR102514938B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180074481A KR102514938B1 (ko) 2018-06-28 2018-06-28 표시장치
CN201910555736.8A CN110660827B (zh) 2018-06-28 2019-06-25 显示设备
US16/453,150 US11011724B2 (en) 2018-06-28 2019-06-26 Display apparatus
JP2019120018A JP6777793B2 (ja) 2018-06-28 2019-06-27 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180074481A KR102514938B1 (ko) 2018-06-28 2018-06-28 표시장치

Publications (2)

Publication Number Publication Date
KR20200001694A true KR20200001694A (ko) 2020-01-07
KR102514938B1 KR102514938B1 (ko) 2023-03-27

Family

ID=69028672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180074481A KR102514938B1 (ko) 2018-06-28 2018-06-28 표시장치

Country Status (4)

Country Link
US (1) US11011724B2 (ko)
JP (1) JP6777793B2 (ko)
KR (1) KR102514938B1 (ko)
CN (1) CN110660827B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022014843A1 (ko) * 2020-07-14 2022-01-20 삼성전자 주식회사 디스플레이 장치 및 이의 운용 방법
WO2023033365A1 (ko) * 2021-09-06 2023-03-09 삼성전자 주식회사 디스플레이를 포함하는 전자 장치 및 그의 동작 방법
US11693502B2 (en) 2021-08-24 2023-07-04 Samsung Display Co., Ltd. Display device
WO2024053902A1 (ko) * 2022-09-08 2024-03-14 삼성전자주식회사 광 제어 물질을 포함하는 디스플레이 패널 및 전자 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102393319B1 (ko) * 2017-07-04 2022-05-02 삼성디스플레이 주식회사 유기 발광 표시 장치
EP4184492A4 (en) * 2020-09-29 2024-01-10 Samsung Electronics Co Ltd METHOD FOR MANAGING PIXELS OF A DISPLAY DEVICE AND ELECTRONIC DEVICE SUPPORTING IT
CN116982406A (zh) * 2021-03-05 2023-10-31 株式会社半导体能源研究所 显示装置、显示模块、电子设备及显示装置的制造方法
KR20220130290A (ko) * 2021-03-17 2022-09-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR20230103742A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 발광 소자 및 이를 이용한 발광 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145174A1 (ja) * 2010-05-18 2011-11-24 キヤノン株式会社 表示装置
JP2012123129A (ja) * 2010-12-07 2012-06-28 Arisawa Mfg Co Ltd 立体画像表示装置
KR20170042426A (ko) * 2015-10-08 2017-04-19 삼성디스플레이 주식회사 유기 발광 소자, 이를 포함하는 유기 발광 표시 장치, 및 이의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4411288B2 (ja) * 2005-03-23 2010-02-10 キヤノン株式会社 表示装置
JP2013008663A (ja) * 2011-05-24 2013-01-10 Canon Inc 表示装置
KR101932564B1 (ko) * 2011-11-29 2018-12-28 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2015122248A (ja) * 2013-12-25 2015-07-02 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
CN103996694B (zh) * 2014-04-25 2015-06-10 京东方科技集团股份有限公司 一种oled显示器及其制备方法
TW201603248A (zh) * 2014-07-10 2016-01-16 友達光電股份有限公司 有機發光顯示面板
JP2016110943A (ja) * 2014-12-10 2016-06-20 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル及びその製造方法
KR20180047592A (ko) * 2016-10-31 2018-05-10 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
KR102656795B1 (ko) * 2016-11-30 2024-04-11 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
CN108281469B (zh) * 2018-01-29 2020-08-25 上海天马微电子有限公司 有机发光显示面板和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145174A1 (ja) * 2010-05-18 2011-11-24 キヤノン株式会社 表示装置
JP2012123129A (ja) * 2010-12-07 2012-06-28 Arisawa Mfg Co Ltd 立体画像表示装置
KR20170042426A (ko) * 2015-10-08 2017-04-19 삼성디스플레이 주식회사 유기 발광 소자, 이를 포함하는 유기 발광 표시 장치, 및 이의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022014843A1 (ko) * 2020-07-14 2022-01-20 삼성전자 주식회사 디스플레이 장치 및 이의 운용 방법
EP4156161A4 (en) * 2020-07-14 2024-02-21 Samsung Electronics Co Ltd DISPLAY DEVICE AND ITS OPERATING METHOD
US11693502B2 (en) 2021-08-24 2023-07-04 Samsung Display Co., Ltd. Display device
WO2023033365A1 (ko) * 2021-09-06 2023-03-09 삼성전자 주식회사 디스플레이를 포함하는 전자 장치 및 그의 동작 방법
WO2024053902A1 (ko) * 2022-09-08 2024-03-14 삼성전자주식회사 광 제어 물질을 포함하는 디스플레이 패널 및 전자 장치

Also Published As

Publication number Publication date
CN110660827A (zh) 2020-01-07
CN110660827B (zh) 2023-04-18
US11011724B2 (en) 2021-05-18
KR102514938B1 (ko) 2023-03-27
JP2020004723A (ja) 2020-01-09
US20200006694A1 (en) 2020-01-02
JP6777793B2 (ja) 2020-10-28

Similar Documents

Publication Publication Date Title
KR102514938B1 (ko) 표시장치
US10964765B2 (en) Organic light emitting display device, head mounted display including the same and method of fabricating the same
KR101454752B1 (ko) 유기발광다이오드표시장치 및 그 제조 방법
KR20160072010A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102631731B1 (ko) 표시장치 및 이의 제조방법
US11917877B2 (en) Display device with auxiliary electrode in trench
US20230329030A1 (en) Organic light emitting display apparatus
KR102520022B1 (ko) 표시장치
KR102043413B1 (ko) 전계 발광 표시 장치
CN111106142B (zh) 电致发光显示装置
KR20200029885A (ko) 유기발광표시장치와 그의 제조방법
US20220208880A1 (en) Electroluminescent Display Apparatus
KR102519547B1 (ko) 유기발광표시장치와 그를 포함한 헤드 장착형 디스플레이, 및 이의 제조방법
KR20210083715A (ko) 표시장치
KR102655936B1 (ko) 표시장치
KR20200014045A (ko) 전계 발광 표시 장치
KR102665230B1 (ko) 표시장치
US20230217692A1 (en) Display apparatus
US20230059253A1 (en) Display device
EP4340568A1 (en) Display substrate
KR20200048890A (ko) 표시장치
KR20220096855A (ko) 표시 장치
CN117396038A (zh) 一种显示面板及其显示装置
KR20200073805A (ko) 표시장치
KR20220096851A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant