KR20190142232A - 집적 회로 및 전자 펜 - Google Patents

집적 회로 및 전자 펜 Download PDF

Info

Publication number
KR20190142232A
KR20190142232A KR1020190069387A KR20190069387A KR20190142232A KR 20190142232 A KR20190142232 A KR 20190142232A KR 1020190069387 A KR1020190069387 A KR 1020190069387A KR 20190069387 A KR20190069387 A KR 20190069387A KR 20190142232 A KR20190142232 A KR 20190142232A
Authority
KR
South Korea
Prior art keywords
capacitor
capacitors
terminal
integrated circuit
capacitance
Prior art date
Application number
KR1020190069387A
Other languages
English (en)
Inventor
시게루 야마시타
도시히코 호리에
마사미츠 이토
Original Assignee
가부시키가이샤 와코무
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 와코무 filed Critical 가부시키가이샤 와코무
Publication of KR20190142232A publication Critical patent/KR20190142232A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G06F3/0383—Signal control means within the pointing device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • G06F3/03545—Pens or stylus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Filters And Equalizers (AREA)

Abstract

[과제] 보다 작은 면적으로, 공진 주파수의 조정을 실현한다.
[해결 수단] 집적 회로(6)는 코일(L)과 함께 공진 회로를 구성하는 가변 용량 콘덴서(VC)의 일단에 접속된 단자(C1P)와, 가변 용량 콘덴서(VC)의 타단에 접속된 단자(C1M)와, 단자(C1P, C1M)의 사이에 병렬로 접속된 복수의 콘덴서(Ca)와, 복수의 콘덴서(Ca) 각각의 용량을 변경하는 제어 회로(10)를 포함한다. 이것에 의하면, 집적 회로(6)내에서 복수의 콘덴서(Ca) 각각의 용량을 변경함으로써 공진 회로의 기준 공진 주파수를 바꿀 수 있으므로, 보다 작은 면적으로 기준 공진 주파수의 조정을 실현할 수 있다.

Description

집적 회로 및 전자 펜{INTEGRATED CIRCUIT AND ELECTRONIC PEN}
본 발명은 집적 회로 및 전자 펜에 관한 것으로, 특히, 공진 회로를 이용하여 펜 정보의 송신을 행하는 집적 회로 및 전자 펜에 관한 것이다.
전자 공명(EMR) 방식의 입력 시스템에 이용되는 전자 펜에는, 위치 검출 장치의 센서 코일로부터 송신된 자계에 의해 여자(勵磁)되는 코일과, 이 코일과 병렬로 접속되는 콘덴서에 의해서 구성되는 공진 회로가 구비된다(예를 들면, 특허문헌 1, 2를 참조). 이 공진 회로가 자계 안에 들어가면, 코일에 유도 기전력이 발생하고, 이것에 의해서 공진 회로에 전력이 축적된다. 전자 펜은, 이 전력을 이용하여, 필압 정보나 사이드 스위치 정보 등을 포함하는 펜 정보의 송신을 행하도록 구성된다.
펜 정보의 구체적인 송신 방법으로서는, 펜 정보의 내용에 따라서 공진 회로로의 신호의 공급을 온 오프함으로써 디지털 정보로서 펜 정보를 송신하는 방법이나, 펜 정보의 내용에 따라서 공진 회로의 공진 주파수를 변화시킴으로써 공진 주파수의 변위로서 펜 정보를 송신하는 방법 등이 알려져 있다. 이하, 전자의 경우의 공진 회로의 공진 주파수와, 후자의 경우에 변위의 기준이 되는 공진 주파수를 통합해서 「기준 공진 주파수」라고 칭한다.
전자 펜이 송신한 펜 정보를 위치 검출 장치가 정확하게 수신하기 위해서는, 공진 회로의 기준 공진 주파수가 미리 정해진 규격값과 같게 되어 있을 필요가 있다. 그러나, 코일의 인덕턴스나 콘덴서의 용량에는 제조상의 오차가 발생하기 때문에, 공진 회로를 조립한 직후의 단계에서는, 기준 공진 주파수에 불균일의 발생이 불가피하다. 그래서 전자 펜의 제조 공정에서는, 미리 복수의 콘덴서를 병렬로 배치해 놓고, 공진 회로를 조립한 후에 기준 공진 주파수를 측정하고, 그 결과에 따라 레이저에 의해 배선을 커트하고, 그것에 의해 몇 개의 콘덴서를 회로로부터 분리함으로써, 사후적으로 기준 공진 주파수를 상기 규격값에 맞추는 처리가 행해진다. 특허문헌 1에는, 이와 같은 기준 공진 주파수의 조정을 행할 수 있도록 구성된 전자 펜의 예가 개시되어 있다.
일본 특허 제6320231호 국제 공개 제2016/056299호
그런데, 특허문헌 1에 나타나는 바와 같은 레이저에 의한 배선 커트를 이용하는 경우, 배선 영역을 어느 정도 넓게 취할 필요가 있다. 그렇지만, 근래에는 전자 펜내에 마련하는 기판 사이즈의 축소가 요구되도록 되어 있어, 배선 영역을 충분히 확보하는 것이 어렵게 되어 가고 있다. 그래서, 보다 소면적으로 기준 공진 주파수의 조정을 실현할 수 있는 전자 펜이 요구되고 있다.
따라서, 본 발명의 목적 중 하나는, 보다 작은 면적으로 기준 공진 주파수의 조정을 실현할 수 있는 집적 회로 및 전자 펜을 제공하는 것에 있다.
본 발명의 제1 측면에 따른 집적 회로는, 코일과 함께 공진 회로를 구성하는 제1 콘덴서의 일단에 접속된 제1 단자와, 상기 제1 콘덴서의 타단에 접속된 제2 단자와, 상기 제1 및 제2 단자의 사이에 병렬로 접속된 복수의 제2 콘덴서와, 상기 복수의 제2 콘덴서 각각의 용량을 변경하는 제어 회로를 포함하는 집적 회로이다.
본 발명의 제1 측면에 따른 전자 펜은, 상기 집적 회로 및 상기 공진 회로를 포함하는 전자 펜으로서, 상기 제1 콘덴서는, 펜 끝에 가해지는 압력에 따라서 용량이 변화되도록 구성된 가변 용량 콘덴서를 포함하여 구성되는 전자 펜이다.
본 발명의 제2 측면에 따른 집적 회로는, 코일과 함께 공진 회로를 구성하는 제1 콘덴서의 일단에 접속된 제1 단자와, 상기 제1 콘덴서의 타단에 접속된 제2 단자와, 상기 제1 및 제2 단자의 사이에 병렬로 접속된 복수의 제2 콘덴서와, 상기 복수의 제2 콘덴서의 각각과 직렬로 마련된 복수의 스위치와, 상기 복수의 스위치 각각의 온 오프 상태를 제어하는 제어 회로를 포함하는 집적 회로이다.
본 발명의 제2 측면에 따른 전자 펜은, 상기 집적 회로 및 상기 공진 회로를 포함하는 전자 펜으로서, 상기 제1 콘덴서는, 펜 끝에 가해지는 압력에 따라서 용량이 변화되도록 구성된 가변 용량 콘덴서를 포함하여 구성되는 전자 펜이다.
본 발명의 제1 측면에 의하면, 집적 회로내에서 복수의 제2 콘덴서 각각의 용량을 변경함으로써 공진 회로의 기준 공진 주파수를 바꿀 수 있으므로, 보다 작은 면적으로 기준 공진 주파수의 조정을 실현할 수 있다.
본 발명의 제2 측면에 의하면, 집적 회로내에서 복수의 스위치의 온 오프 상태를 제어함으로써 공진 회로의 기준 공진 주파수를 바꿀 수 있으므로, 보다 작은 면적으로 기준 공진 주파수의 조정을 실현할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 전자 펜(1)의 외관을 나타내는 도면이다.
도 2는 도 1에 나타낸 하우징(2)내에 배치되는 기판(5)의 상면 사진이다.
도 3은 본 발명의 제1 실시 형태에 따른 전자 펜(1) 및 집적 회로(6)의 회로 구성을 나타내는 도면이다.
도 4는 도 3에 나타낸 콘덴서(Ca)의 모식적인 단면도이다.
도 5는 본 발명의 제1 실시 형태의 변형예에 따른 콘덴서(Ca)의 모식적인 단면도이다.
도 6은 본 발명의 제2 실시 형태에 따른 전자 펜(1) 및 집적 회로(6)의 회로 구성을 나타내는 도면이다.
도 7은 본 발명의 제3 실시 형태에 따른 전자 펜(1) 및 집적 회로(6)의 회로 구성을 나타내는 도면이다.
도 8은 본 발명의 배경 기술에 따른 전자 펜의 하우징내에 배치되는 기판(100)의 상면 사진이다.
이하, 첨부 도면을 참조하면서, 본 발명의 실시 형태에 대해서 상세하게 설명한다.
도 1은 본 발명의 제1 실시 형태에 따른 전자 펜(1)의 외관을 나타내는 도면이다. 동도에 나타내는 바와 같이, 전자 펜(1)은 통 모양의 하우징(2)과, 하우징(2)의 길이 방향의 일단에 배치된 펜 끝 부재(3)와, 하우징(2)의 표면에 마련된 조작 스위치(4)를 가지고 구성된다. 이 중 조작 스위치(4)는, 하우징(2)의 측면에 마련되는 경우에는 사이드 스위치 등으로 불리고, 하우징(2)의 단부에 마련되는 경우에는 테일 스위치 등으로 불린다.
전자 펜(1)을 이용하는 유저는, 한쪽 손으로 하우징(2)를 유지하고, 도시하지 않은 위치 검출 장치의 터치면에 펜 끝 부재(3)를 맞닿음시킨 상태로 전자 펜(1)을 이동시킴으로써, 위치 검출 장치에의 입력을 행한다. 입력시, 전자 펜(1)과 위치 검출 장치는, 상술한 전자 공명(EMR) 방식에 의한 통신을 행하도록 구성된다. 전자 펜(1)은, 이 통신에 의해, 펜 끝 부재(3)에 가해지는 압력(필압)을 나타내는 필압 정보와, 조작 스위치(4)의 온 오프 상태를 나타내는 스위치 정보를 포함하는 펜 정보를 송신 가능하게 구성된다. 자세한 것은 후술하지만, 전자 펜(1)은, 펜 정보의 내용에 따라서 공진 회로의 공진 주파수를 변화시킴으로써, 공진 주파수의 변위로서 펜 정보를 송신하도록 구성된다.
도 2는 도 1에 나타낸 하우징(2)내에 배치되는 기판(5)의 상면 사진이다. 동사진에 나타내는 바와 같이, 기판(5)의 표면에는, 도 1에도 나타낸 조작 스위치(4)와, 집적 회로(6)와, 이것들을 접속하는 배선 등이 배치된다. 또한, 도 3은 전자 펜(1) 및 집적 회로(6)의 회로 구성을 나타내는 도면이다. 동도에 나타내는 바와 같이, 전자 펜(1)은 추가로, 가변 용량 콘덴서(VC)(제1 콘덴서)와, 고정 용량 콘덴서(CB1, CB2)와, 코일(L)을 가지고 구성된다. 자세한 것은 후술하지만, 가변 용량 콘덴서(VC) 및 고정 용량 콘덴서(CB1, CB2)는, 코일(L)과 함께 전자 펜(1)의 공진 회로를 구성한다.
가변 용량 콘덴서(VC)는 펜 끝 부재(3)에 가해지는 필압에 따라서 용량이 변화되도록 구성된 콘덴서이다. 또한, 고정 용량 콘덴서(CB1, CB2)는 각각 가변 용량 콘덴서(VC)와 병렬로 접속되고, 전자 펜(1)의 공진 회로의 기준 공진 주파수를 설계 단계에서 조정하는 역할을 한다.
여기서, 본 발명의 과제에 대해서, 도 8을 참조하면서 자세하게 설명한다.
도 8은 본 발명의 배경 기술에 따른 전자 펜의 하우징내에 배치되는 기판(100)의 상면 사진이다. 동도에 나타내는 바와 같이, 기판(100)의 표면에는, 복수의 콘덴서(101)와, 복수의 콘덴서(101)의 각각과 직렬로 마련된 복수의 절단부(102)가 배치된다. 복수의 콘덴서는 각각 도시하지 않은 가변 용량 콘덴서와 병렬로 배치되어 있고, 도시하지 않은 코일과 함께, 본 발명의 배경 기술에 따른 전자 펜의 공진 회로를 구성하고 있다.
절단부(102)는 직선 모양의 배선에 의해서 구성되어 있고, 그 양측에는, 고립된 배선인 랜드 패턴(102a, 102b)이 마련되어 있다. 절단부(102)를 레이저에 의해서 절단할 때에는, 랜드 패턴(102a, 102b) 중 한쪽으로부터 다른 쪽에 걸쳐서, 레이저의 조사 포인트를 이동시킨다. 랜드 패턴(102a, 102b)을 마련하고 있는 것은, 기판(100)에 발생하는 패임을 경감하기 위함이다(자세한 것은 특허문헌 1을 참조). 절단부(102)가 절단되면, 대응하는 콘덴서(101)가 회로로부터 분리되고, 공진 회로의 합성 용량이 작아지므로, 기준 공진 주파수가 커진다. 따라서, 필요한 수만큼 절단부(102)를 절단함으로써, 임의의 기준 공진 주파수를 실현하는 것이 가능하게 된다.
그렇지만, 도 8의 전자 펜에 의하면, 복수의 콘덴서(101) 및 복수의 절단부(102)를 배치하기 위해서 큰 면적이 필요하게 되기 때문에, 기판(100)의 사이즈를 축소하는 것이 어렵다. 상술한 바와 같이, 근래에는 전자 펜내에 마련하는 기판 사이즈의 축소가 요구되도록 되고 있기 때문에, 보다 작은 면적으로 기준 공진 주파수의 조정을 실현하는 방법이 요구되고 있다. 본 실시 형태에 따른 전자 펜(1)은, 복수의 콘덴서(101) 및 복수의 절단부(102) 대신에, 공진 회로의 기준 공진 주파수를 조정하기 위한 회로를 포함하는 집적 회로(6)를 이용함으로써, 도 2에 나타내는 바와 같이, 도 8에 나타낸 전자 펜보다도 작은 면적으로 기준 공진 주파수의 조정을 실현하는 것이다. 이하, 집적 회로(6)의 구체적인 구성에 대해서, 도 3을 참조하면서 자세하게 설명한다.
도 3에 나타내는 바와 같이, 집적 회로(6)는 메모리(11)를 포함하는 제어 회로(10)와, 스위치(12)와, 2개의 콘덴서 어레이(C1ARRAY, C2ARRAY)와, 공진 회로에 접속되는 단자(C1P, C1M, C2P, C2M)와, 전위 VPP가 공급되는 전원 단자(VPP), 전위 VDD(＜VPP)가 공급되는 전원 단자(VDD)와, 접지 전위(GND)(＜VDD)가 공급되는 접지 단자(GND)와, 임의의 데이터 SDAT가 공급되는 데이터 단자(SDAT)와, 제어 회로(10)의 동작 클록 SCLK이 공급되는 클록 단자(SCLK)와, 예비 단자(PIO)를 가지고 구성된다. 또한, 집적 회로(6)에 마련되는 이들 단자는, 시리얼 버스의 규격인 I2C에 준거한 것으로 하는 것이 바람직하다.
먼저 집적 회로(6)의 외측에 주목하면, 단자(C1P)에는, 가변 용량 콘덴서(VC)의 일단, 고정 용량 콘덴서(CB1, CB2) 각각의 일단, 및 코일(L)의 일단이 공통으로 접속된다. 단자(C2P)는 집적 회로(6)의 외측에서 단자(C1P)와 단락되어 있다. 단자(C1M)에는, 가변 용량 콘덴서(VC)의 타단, 고정 용량 콘덴서(CB1)의 타단, 코일(L)의 타단, 및 조작 스위치(4)의 일단이 공통으로 접속된다. 단자(C2M)에는, 고정 용량 콘덴서(CB2)의 타단 및 조작 스위치(4)의 타단이 공통으로 접속된다.
설명을 위해, 집적 회로(6)내에 있어서 단자(C1P, C1M)의 사이, 단자(C2P, C2M)의 사이가 각각 열려있다고 가정하면, 조작 스위치(4)가 오프인 경우, 가변 용량 콘덴서(VC) 및 고정 용량 콘덴서(CB1)가 코일(L)에 대해서 병렬로 접속된 상태가 되어, 이들 합성 용량과 코일(L)로 공진 회로가 구성된다. 이하, 이 공진 회로를 「제1 공진 회로」라고 하는 경우가 있다. 가변 용량 콘덴서(VC)를 포함하는 것으로부터, 제1 공진 회로의 공진 주파수는 필압에 따라서 변화한다. 따라서, 제1 공진 회로를 이용함으로써, 공진 주파수의 변위로서 필압을 송신하는 것이 실현된다.
한편, 조작 스위치(4)가 온인 경우, 가변 용량 콘덴서(VC), 고정 용량 콘덴서(CB1), 및 고정 용량 콘덴서(CB2)가 코일(L)에 대해서 병렬로 접속된 상태가 되어, 이들 합성 용량과 코일(L)로 공진 회로가 구성된다. 이하, 이 공진 회로를 「제2 공진 회로」라고 하는 경우가 있다. 가변 용량 콘덴서(VC)를 포함하는 것으로부터, 제2 공진 회로의 공진 주파수도 필압에 따라서 변화한다. 따라서, 제2 공진 회로를 이용함으로써도, 공진 주파수의 변위로서 필압을 송신하는 것이 실현된다.
추가로, 제2 공진 회로는 제1 공진 회로에 고정 용량 콘덴서(CB2)를 추가한 구성으로 되어 있는 것으로부터, 제2 공진 회로와 제1 공진 회로는, 필압에 따른 공진 주파수의 변위 범위가 다르다. 따라서, 조작 스위치(4)의 온 오프 상태에 따라서 제1 및 제2 공진 회로를 전환함으로써, 공진 주파수의 변위로서 스위치 정보를 송신하는 것도 실현된다.
다음으로 집적 회로(6)의 내측에 주목하면, 콘덴서 어레이(C1ARRAY)는, 단자(C1P, C1M)의 사이에 병렬로 접속된 복수의 콘덴서(Ca)(제2 콘덴서)와, 복수의 콘덴서(Ca)의 각각에 대응하여 마련된 복수의 스위치(Sa)(제1 스위치)와, 복수의 콘덴서(Ca)의 각각에 대응하여 마련된 복수의 스위치(Sb)(제2 스위치)를 가지고 구성된다. 각 콘덴서(Ca)가 단자(C1P, C1M)의 사이에 병렬로 접속되어 있는 것으로부터, 콘덴서 어레이(C1ARRAY)는, 제1 및 제2 공진 회로 각각의 일부를 구성하고 있다.
또한, 콘덴서 어레이(C2ARRAY)는 단자(C2P, C2M)의 사이에 병렬로 접속된 복수의 콘덴서(Ca)(제2 콘덴서)와, 복수의 콘덴서(Ca)의 각각에 대응하여 마련된 복수의 스위치(Sa)(제1 스위치)와, 복수의 콘덴서(Ca)의 각각에 대응하여 마련된 복수의 스위치(Sb)(제2 스위치)를 가지고 구성된다. 각 콘덴서(Ca)가 단자(C2P, C2M)의 사이에 병렬로 접속되어 있는 것으로부터, 콘덴서 어레이(C2ARRAY)는, 제2 공진 회로의 일부를 구성하고 있다.
도 4는 콘덴서(Ca)의 모식적인 단면도이다. 동도에 나타내는 바와 같이, 콘덴서(Ca)는, 기판(20)상에, 절연막(21)과, 플로팅 게이트(22)와, 게이트 전극(23)이 이 순서대로 적층된 구조를 가지고 있다. 이 구조는 플로팅 게이트 타입의 플래시 메모리와 유사한 것이지만, 소스 및 드레인을 가져도 되고 가지지 않아도 된다는 점에서, 플래시 메모리와는 차이가 있다. 도시하고 있지 않지만, 기판(20)상에는 마찬가지의 구조가 소정 간격으로 배치되고, 각각에 의해 콘덴서(Ca)가 구성된다.
기판(20)은 예를 들면 n형의 불순물이 도프된 실리콘 기판 등의 n형 반도체에 의해서 구성된다. 절연막(21)은 예를 들면 산화 실리콘 또는 질화 실리콘 등의 절연 재료에 의해서 구성된다. 게이트 전극(23)은 예를 들면 도전성의 금속 등의 도전 재료에 의해서 구성된다.
플로팅 게이트(22)는, 예를 들면, n형의 불순물이 도프된 폴리실리콘 등의 n형 반도체에 의해서 구성된다. 다만, 공진 주파수를 조정하기 전의 단계에서는, 공핍화에 의해 플로팅 게이트(22)는 전하가 주입되지 않은 상태로 한다. 따라서, 기준 공진 주파수를 조정하기 전의 단계에 있어서의 콘덴서(Ca)의 정전 용량을 C0로 하면, C0는 다음의 식(1)로 나타내진다. 다만, COX는, 절연층(21)의 정전 용량이다.
Figure pat00001
또한, 스위치(Sa)는 대응하는 콘덴서(Ca)의 게이트 전극(23)에 접속된 공통 단자와, 단자(C1P) 또는 단자(C2P)에 접속된 제1 선택 단자와, 전위 Vc가 공급되는 제2 선택 단자를 가지고 구성된다. 마찬가지로, 스위치(Sb)는 대응하는 콘덴서(Ca)의 기판(20)(이른바 백 게이트)에 접속된 공통 단자와, 단자(C1M) 또는 단자(C2M)에 접속된 제1 선택 단자와, 접지 전위(GND)가 공급되는 제2 선택 단자를 가지고 구성된다. 본 실시 형태에 있어서는, 전위 Vc는 접지 전위(GND)보다 높은 전위로 되어 있다. 각 스위치(Sa, Sb)는 모두, 초기 상태에서는 공통 단자와 제1 선택 단자가 접속된 상태로 되어 있다.
도 3으로 돌아온다. 제어 회로(10)는, 도시하지 않은 외부 장치로부터의 지시에 따라, 제어 신호 BC1에 의해 콘덴서 어레이(C1ARRAY)내의 각 콘덴서(Ca)의 용량을 변경함으로써, 제1 및 제2 공진 회로의 기준 공진 주파수를 변경하는 기능과, 도시하지 않은 외부 장치로부터의 지시에 따라, 제어 신호 BC2에 의해 콘덴서 어레이(C2ARRAY)내의 각 콘덴서(Ca)의 용량을 변경함으로써, 제2 공진 회로의 기준 공진 주파수를 변경하는 기능을 가지고 구성된다.
구체적으로 설명하면, 제어 회로(10)의 메모리(11)내에는, 콘덴서(Ca)마다, 용량을 초기값(상기 식(1)에 의해 나타내지는 값)으로부터 변경할지 여부를 나타내는 값을 기억하는 콘덴서 비트 영역이 마련된다. 이 값은, 상술한 데이터 SDAT를 이용하여, 도시하지 않은 외부 장치에 의해 콘덴서 비트 영역내에 기입된다. 제어 회로(10)는 콘덴서 비트 영역에 기억되는 값에 기초하여 제어 신호 BC1, BC2를 생성하고, 콘덴서 어레이(C1ARRAY, C2ARRAY)에 공급하도록 구성된다.
또한, 제어 회로(10)는 도시하지 않은 외부 장치로부터 공급되는 전위 VPP 또는 전위 VDD에 기초하여 전위 Vc를 생성하는 기능을 가지고 구성된다. 제어 회로(10)는, 기준 공진 주파수의 변경을 개시할 때에, 이렇게 하여 생성한 전위 Vc의 각 스위치(Sa)의 제2 선택 단자에의 공급을 개시하는 것과 함께, 각 스위치(Sb)의 제2 선택 단자에 대해, 도시하지 않은 외부 장치로부터 공급되는 접지 전위(GND)의 공급을 개시한다.
기준 공진 주파수의 변경에 있어서는, 제어 회로(10)는, 콘덴서 어레이(C1ARRAY)에 포함되는 복수의 콘덴서(Ca) 중, 용량을 초기값으로부터 변경하는 것을 나타내는 값이 콘덴서 비트 영역내에 기억되어 있는 것에 대해서, 대응하는 스위치(Sa, Sb)의 각각을 제2 선택 단자측으로 전환하기 위한 제어 신호 BC1을 생성하고, 대응하는 스위치(Sa, Sb)에 공급한다. 그리고, 소정 시간 후에, 대응하는 스위치(Sa, Sb)의 각각을 제1 선택 단자측으로 전환하기 위한 제어 신호 BC1을 생성하고, 대응하는 스위치(Sa, Sb)에 공급한다.
또한, 제어 회로(10)는, 콘덴서 어레이(C2ARRAY)에 포함되는 복수의 콘덴서(Ca) 중, 용량을 초기값으로부터 변경하는 것을 나타내는 값이 콘덴서 비트 영역내에 기억되어 있는 것에 대해서, 대응하는 스위치(Sa, Sb)의 각각을 제2 선택 단자측으로 전환하기 위한 제어 신호 BC2를 생성하고, 대응하는 스위치(Sa, Sb)에 공급한다. 그리고, 소정 시간 후에, 대응하는 스위치(Sa, Sb)의 각각을 제1 선택 단자측으로 전환하기 위한 제어 신호 BC2를 생성하고, 대응하는 스위치(Sa, Sb)에 공급한다.
제어 회로(10)가 이상과 같은 제어 신호 BC1, BC2의 생성 및 공급을 행함으로써, 용량을 초기값으로부터 변경하는 것을 나타내는 값이 콘덴서 비트 영역내에 기억되어 있는 콘덴서(Ca)에 대해, 소정 시간에 걸쳐서 전위 Vc가 인가되게 된다.
여기서 다시 도 4를 참조하면, 전위 Vc가 인가되고 있을 때, 기판(20)내에 존재하는 전자가 절연막(21)과의 경계 근방으로 이끌리고, 그 중의 일부가 터널 효과에 의해서 플로팅 게이트(22)내로 이동한다. 이렇게 하여 플로팅 게이트(22)내에 축적된 전자는, 전위 Vc의 인가가 종료된 후에도 플로팅 게이트(22)내에 잔존한다. 즉, 플로팅 게이트(22)는 전하가 주입된 상태가 된다. 그 결과, 플로팅 게이트(22)내에 공핍층이 형성되므로, 이 공핍층의 정전 용량을 CD로 하면, 콘덴서(Ca)의 용량은 다음의 식(2)에서 나타내지는 값 C1으로 변화한다. 값 C1는, 식(2)로부터 이해되는 바와 같이, 절연층(21)의 정전 용량 COX와 공핍층의 정전 용량 CD의 직렬 접속에 대응하는 값이다. 이렇게 하여, 제어 신호 BC1, BC2에 의한 콘덴서(Ca)의 용량의 변경이 실현된다. 또한, 공핍층의 정전 용량 CD는 공핍층 폭의 변화에 따라서 변화하지만, 충분히 전하를 주입함으로써 플로팅 게이트(22)를 완전 공핍화시킴으로써, 최종적으로 일정값으로 안정시킬 수 있다. 따라서, 전위 Vc의 인가는, 플로팅 게이트(22)가 완전 공핍화되는 정도까지 계속하는 것이 바람직하다.
Figure pat00002
콘덴서 어레이(C1ARRAY)는, 상술한 바와 같이, 제1 및 제2 공진 회로 각각의 일부를 구성하고 있다. 따라서, 상기와 같이 하여 콘덴서 어레이(C1ARRAY)내의 각 콘덴서(Ca)의 플로팅 게이트(22)에 개별로 전자를 주입하고, 그것에 의해 각 콘덴서(Ca)의 용량을 개별로 변경함으로써, 제1 및 제2 공진 회로의 기준 공진 주파수가 변경되게 된다.
또한, 콘덴서 어레이(C2ARRAY)는, 상술한 바와 같이, 제2 공진 회로의 일부를 구성하고 있다. 따라서, 제2 공진 회로의 기준 공진 주파수는, 상기와 같이 하여 콘덴서 어레이(C2ARRAY)내의 각 콘덴서(Ca)의 플로팅 게이트(22)에 개별로 전자를 주입하고, 그것에 의해 각 콘덴서(Ca)의 용량을 개별로 변경함으로써도, 변경되게 된다.
도시하지 않은 외부 장치는, 조작 스위치(4)가 오프인 경우와 온인 경우의 각각에 대해서 전자 펜(1)의 기준 공진 주파수를 측정하는 기능과, 측정한 기준 공진 주파수와 규격값의 차에 기초하여, 콘덴서 어레이(C1ARRAY, C2ARRAY)에 포함되는 콘덴서(Ca)마다, 용량을 초기값으로부터 변경할지 여부를 결정하는 기능과, 결정 결과를 나타내는 값을 메모리(11)의 콘덴서 비트 영역내에 기입하는 기능을 가진다. 따라서, 제어 회로(10)가 상기 제어를 행함으로써, 제1 및 제2 공진 회로의 각각에 대해서, 기준 공진 주파수의 규격값으로의 조정이 실현된다.
제어 회로(10)가 행하는 그 외의 처리에 대해서, 설명한다. 제어 회로(10)는, 상술한 데이터 SDAT를 이용하여 공급되는 외부 장치로부터의 지시에 따라서, 조작 스위치(4)의 유효/무효를 제어하는 기능도 가진다. 구체적으로 설명하면, 우선 스위치(12)는, 단자(C1M)와 단자(C2M)의 사이에 접속되어 있다. 제어 회로(10)는, 조작 스위치(4)의 무효화가 지시되었을 경우에, 스위치(12)를 온으로 하는 인에이블 신호 SSWEN을 생성하고, 스위치(12)에 공급한다. 이것에 의해, 집적 회로(6)의 내부에서 단자(C1M)와 단자(C2M)가 단락되므로, 조작 스위치(4)가 무효로 된다. 또한, 제어 회로(10)는, 조작 스위치(4)의 유효화가 지시되었을 경우에, 스위치(12)를 오프로 하는 인에이블 신호 SSWEN을 생성하고, 스위치(12)에 공급한다. 이것에 의해, 집적 회로(6)의 내부에서 단자(C1M)와 단자(C2M)가 분리되므로, 조작 스위치(4)가 유효로 된다.
또한, 메모리(11)내의 프리 영역은, 전자 펜(1)을 다른 전자 펜으로부터 구별하기 위한 펜 ID 및 그 외의 정보를 기억하는 영역이다. 프리 영역내에 기억되는 정보도, 상술한 데이터 SDAT를 이용하여, 도시하지 않은 외부 장치에 의해 기입된다. 또한, 전자 펜(1)은, 메모리(11)내의 프리 영역에 기억되는 펜 ID를, 펜 정보의 일부로서 위치 검출 장치를 향해서 송신하는 것으로 해도 된다. 이렇게 함으로써, 위치 검출 장치는 전자 펜(1)마다 다른 처리(예를 들면, 전자 펜(1)마다 묘화색을 바꾸는 처리)를 실행하는 것이 가능하게 된다.
이상 설명한 바와 같이, 본 실시 형태에 따른 집적 회로(6) 및 전자 펜(1)에 의하면, 집적 회로(6)내에서 복수의 콘덴서(Ca) 각각의 용량을 변경함으로써, 제1 및 제2 공진 회로 각각의 기준 공진 주파수를 바꿀 수 있다. 따라서, 도 2와 도 8을 비교하면 분명한 바와 같이, 레이저에 의한 배선 커트를 이용하는 경우보다도 작은 면적으로, 기준 공진 주파수의 조정을 실현하는 것이 가능하게 된다.
또한, 본 실시 형태에 있어서는, 플로팅 게이트(22)를 n형 반도체에 의해서 구성하는 예를 설명했지만, p형의 불순물이 도프된 폴리실리콘 등의 p형 반도체에 의해서 플로팅 게이트(22)를 구성하는 것도 가능하다. 이하, 도 5를 참조하여 설명한다.
도 5는 본 발명의 제1 실시 형태의 변형예에 따른 콘덴서(Ca)의 모식적인 단면도이다. 동도에 나타내는 예는, 기판(20)이 p형의 불순물이 도프된 실리콘 기판(p형 반도체)에 의해서 구성되는 점, 플로팅 게이트(22)가 p형의 불순물이 도프된 폴리실리콘(p형 반도체)에 의해서 구성되는 점, 및, 전위 Vc가 접지 전위 GND보다 낮은 전위로 되어 있는 점에서, 도 4에 나타낸 예와 차이가 있다.
도 5의 예에 따른 콘덴서(Ca)에 있어서는, 상술한 바와 같이 하여 소정 시간에 걸쳐 전위 Vc가 인가되었을 경우, 기판(20)내에 존재하는 홀(정공)이 절연막(21)과의 경계 근방으로 이끌리고, 그 중의 일부가 터널 효과에 의해서 플로팅 게이트(22)내로 이동한다. 그리고, 플로팅 게이트(22)내에 축적된 홀은, 전위 Vc의 인가가 종료된 후에도 플로팅 게이트(22)내에 잔존한다. 따라서, 플로팅 게이트(22)가 공핍화되므로, 도 4의 예에 따른 콘덴서(Ca)와 마찬가지로, 제어 회로(10)에 의해 콘덴서(Ca)의 용량을 변경할 수 있다. 또한, 도 5의 예에 있어서도, 전위 Vc의 인가는 플로팅 게이트(22)가 완전 공핍화되는 정도까지 전위 Vc의 인가를 계속하여, 공핍층의 정전 용량을 안정시키는 것이 바람직하다.
다음으로, 본 발명의 제2 실시 형태에 대해서 설명한다. 본 실시 형태는, 복수의 콘덴서 각각의 용량의 변경이 아니라, 복수의 콘덴서의 각각과 직렬로 마련된 복수의 스위치의 온 오프 상태의 제어에 의해서 공진 회로의 기준 공진 주파수를 변경하는 점에서 제1 실시 형태와 상위하고, 그 외의 점에서는 제1 실시 형태와 마찬가지이므로, 동일 구성에는 동일 부호를 부여하고, 이하에서는 제1 실시 형태와의 상위점에 주목하여 설명한다.
도 6은 본 실시 형태에 따른 전자 펜(1) 및 집적 회로(6)의 회로 구성을 나타내는 도면이다. 동도에 나타내는 바와 같이, 본 실시 형태에 따른 콘덴서 어레이(C1ARRAY)는, 단자(C1P, C1M)의 사이에 병렬로 접속된 복수의 콘덴서(Cb)(제2 콘덴서)와, 복수의 콘덴서(Cb)의 각각과 직렬로 접속된 복수의 퓨즈 소자(H)(스위치)를 가지고 구성된다. 또한, 본 실시 형태에 따른 콘덴서 어레이(C2ARRAY)는, 단자(C2P, C2M)의 사이에 병렬로 접속된 복수의 콘덴서(Cb)(제2 콘덴서)와, 복수의 콘덴서(Cb)의 각각과 직렬로 접속된 복수의 퓨즈 소자(H)(스위치)를 가지고 구성된다. 각 퓨즈 소자(H)는 모두, 공진 주파수를 조정하기 전의 단계에서는, 접속 상태로 되어 있다.
본 실시 형태에 따른 메모리(11)에 설정되는 콘덴서 비트 영역내에는, 퓨즈 소자(H)마다, 온 오프 어느 상태로 할지를 나타내는 값이 기억된다. 이 값은, 상술한 데이터 SDAT를 이용하여, 도시하지 않은 외부 장치에 의해 콘덴서 비트 영역내에 기입된다.
본 실시 형태에 따른 제어 회로(10)는, 콘덴서 비트 영역에 기억되는 값에 기초하여 복수의 퓨즈 소자(H) 각각의 온 오프 상태를 제어함으로써, 제1 및 제2 공진 회로의 공진 주파수를 변경하도록 구성된다.
구체적으로 설명하면, 제어 회로(10)는, 콘덴서 어레이(C1ARRAY)에 포함되는 복수의 퓨즈 소자(H) 중, 오프 상태로 하는 것을 나타내는 값이 콘덴서 비트 영역내에 기억되어 있는 것에 대해서, 절단하기 위한 제어 신호 BC1을 생성하고 공급한다. 이것에 의해, 오프 상태로 하는 것이 콘덴서 비트 영역내에 기억되어 있는 퓨즈 소자(H)가 절단되어, 대응하는 콘덴서(Cb)가 회로로부터 분리되므로, 제1 및 제2 공진 회로 각각의 기준 공진 주파수가 변경된다.
또한, 제어 회로(10)는, 콘덴서 어레이(C2ARRAY)에 포함되는 복수의 퓨즈 소자(H) 중, 오프 상태로 하는 것을 나타내는 값이 콘덴서 비트 영역내에 기억되어 있는 것에 대해서, 절단하기 위한 제어 신호 BC2를 생성하고 공급한다. 이것에 의해, 오프 상태로 하는 것이 콘덴서 비트 영역내에 기억되어 있는 퓨즈 소자(H)가 절단되고, 대응하는 콘덴서(Cb)가 회로로부터 분리되므로, 제2 공진 회로의 기준 공진 주파수가 변경된다.
이상 설명한 바와 같이, 본 실시 형태에 따른 집적 회로(6) 및 전자 펜(1)에 의하면, 집적 회로(6)내에서 복수의 퓨즈 소자(H)의 온 오프 상태를 제어함으로써, 제1 및 제2 공진 회로 각각의 기준 공진 주파수를 바꿀 수 있다. 따라서, 레이저에 의한 배선 커트를 이용하는 경우보다도 작은 면적으로, 기준 공진 주파수의 조정을 실현하는 것이 가능하게 된다.
또한, 본 실시 형태에서는, 각 콘덴서(Cb)와 직렬로 마련된 스위치로서 퓨즈 소자(H)를 사용하는 예를 설명했지만, 다른 종류의 스위치를 사용하는 것도 가능하다. 일례에서는, 이 스위치로서 안티 퓨즈(anti fuse) 소자를 사용할 수 있다. 또한, 퓨즈 소자나 안티 퓨즈 소자와 같이 1회밖에 온 오프 상태를 제어할 수 없는 스위치가 아니라, 몇번이든 전환 가능한 스위치를 이용하는 것으로 해도 된다. 예를 들면, MEMS(Micro Electro Mechanical Systems) 캔틸레버 등의 MEMS 스위치를 이용해도 된다. MEMS 캔틸레버는, 전압을 거는 것으로 온 오프를 전환하는 것이 가능하다.
다음으로, 본 발명의 제3 실시 형태에 대해서 설명한다. 본 실시 형태는, 전자 펜(1)내의 공진 회로의 공진 주파수 그 자체가 아니라, 그 차분에 의해 펜 정보가 송신되는 점 및, 가변 용량 콘덴서의 용량이 변경 가능한 점에서 제1 실시 형태와 상위하고, 그 외의 점에서는 제1 실시 형태와 마찬가지이므로, 동일 구성에는 동일 부호를 부여하고, 이하에서는 제1 실시 형태와의 상위점에 주목하여 설명한다.
도 7은 본 실시 형태에 따른 전자 펜(1) 및 집적 회로(6)의 회로 구성을 나타내는 도면이다. 동도에 나타내는 바와 같이, 본 실시 형태에 따른 전자 펜(1)은, 가변 용량 콘덴서(VCDPH)를 더 가지고 구성된다. 가변 용량 콘덴서(VCDPH)는, 가변 용량 콘덴서(VC)와 마찬가지로, 펜 끝 부재(3)(도 1을 참조)에 가해지는 필압에 따라서 용량이 변화되도록 구성된 콘덴서이다. 또한, 집적 회로(6)는 스위치(13, 14)와, 고정 용량 콘덴서(CMD)와, 공진 회로에 접속되는 단자(DPHC, DPHI)를 더 가지고 구성된다.
처음에 집적 회로(6)의 외측에 주목하면, 본 실시 형태에 따른 가변 용량 콘덴서(VC)의 타단은, 단자(C1M)가 아니라, 단자(DPHC)에 접속된다. 또한, 가변 용량 콘덴서(VCDPH)는 단자(DPHC, DPHI)의 사이에 접속된다.
다음으로 집적 회로(6)의 내측에 주목하면, 스위치(13)는 단자(C1M)와 스위치(14)의 공통 단자의 사이에 마련된다. 또한, 스위치(14)는 스위치(13)의 일단에 접속된 공통 단자와, 단자(DPHC)에 접속된 제1 선택 단자와, 고정 용량 콘덴서(CMD)를 통해서 단자(DPHI)에 접속된 제2 선택 단자를 가지고 구성된다.
제어 회로(10)는, 위치 검출 장치로부터의 지시에 따라, 제어 신호 DPHEN1에 의해 스위치(13)의 온 오프 상태를 제어하는 기능과, 위치 검출 장치로부터의 지시에 따라, 제어 신호 DPHEN2에 의해 스위치(14)의 선택 상태를 제어하는 기능을 가지고 구성된다.
본 실시 형태에 따른 전자 펜(1)에 대응하는 위치 검출 장치는, 가변 용량 콘덴서(VC)를 포함하는 공진 회로(상술한 제1 및 제2 공진 회로)의 공진 주파수(이하, 「제1 공진 주파수」라고 칭함)와, 가변 용량 콘덴서(VC)를 포함하지 않는 공진 회로(제1 및 제2 공진 회로로부터 가변 용량 콘덴서(VC)를 제거한 것)의 공진 주파수(이하, 「제2 공진 주파수」라고 칭함)의 차분에 의해, 전자 펜(1)이 송신한 펜 정보를 수신하도록 구성된다.
구체적으로 설명하면, 위치 검출 장치는, 우선 스위치(13)를 온, 스위치(14)의 접속을 제1 선택 단자측이 되도록, 전자 펜(1)에 대해서 지시를 행한다. 이 지시는, 예를 들면 도시하지 않은 센서 코일로부터 송신하는 자계의 송신 계속 시간을 변경함으로써 행해도 되고(자세한 것은 특허문헌 2를 참조), 전자 펜(1) 및 위치 검출 장치가 다른 통신 수단(예를 들면, 블루투스(등록상표) 등의 근거리 무선 통신)에 대응하고 있는 경우에는, 그 통신 수단을 이용하여 행해도 된다. 이 점은, 후술하는 다른 지시에 대해서도 마찬가지이다. 이 지시를 행한 후에 위치 검출 장치가 검출하는 공진 주파수는, 필압 및 조작 스위치(4)의 상태가 반영된 제1 공진 주파수가 된다.
다음으로 위치 검출 장치는, 스위치(13)를 오프로 하도록, 전자 펜(1)에 대해서 지시를 행한다. 이 지시를 행한 후에 위치 검출 장치가 검출하는 공진 주파수는, 필압이 반영되지 않은 제2 공진 주파수가 된다.
위치 검출 장치는, 이렇게 하여 검출한 제1 및 제2 공진 주파수의 차분을 취득하고, 취득한 차분에 기초하여, 펜 정보를 취득한다. 이와 같이 하여 펜 정보를 취득함으로써, 출하 시점에서는 규격값과 같은 값으로 되어 있던 제1 및 제2 공진 회로의 기준 공진 주파수가 금속의 접근, 온도 변화, 경년 변화 등에 의해서 변동되었을 경우여도, 차분의 취득에 의해서 변동분이 상쇄되므로, 위치 검출 장치는 정확하게 펜 정보를 검출하는 것이 가능하게 된다.
또한, 본 실시 형태에 따른 전자 펜(1)에 대응하는 위치 검출 장치는, 유저 조작에 기초하여, 전자 펜(1)의 필압 커브(펜 끝 부재(3)에 가해지는 필압과 공진 주파수의 변화량의 관계를 나타내는 곡선)를 변경하도록 구성된다.
구체적으로 설명하면, 본 실시 형태에 따른 전자 펜(1)은, 제1 및 제2 공진 회로로부터 가변 용량 콘덴서(VCDPH) 및 고정 용량 콘덴서(CMD)가 분리되어 있는 상태에 대응하는 제1 필압 커브와, 가변 용량 콘덴서(VC)에 가변 용량 콘덴서(VCDPH) 및 고정 용량 콘덴서(CMD)가 직렬로 접속되어 있는 상태에 대응하는 제2 필압 커브의 2종류의 필압 커브에 대응하고 있다. 위치 검출 장치는 이들 제1 및 제2 필압 커브 중 어느 한쪽을 유저 조작에 기초하여 선택하고, 제1 필압 커브를 선택했을 경우에는, 스위치(13)를 온, 스위치(14)의 접속을 제1 선택 단자측이 되도록 전자 펜(1)에 지시하는 한편, 제2 필압 커브를 선택했을 경우에는, 스위치(13)를 온, 스위치(14)의 접속을 제2 선택 단자측이 되도록 전자 펜(1)에 지시하도록 구성된다. 전자 펜(1)은, 이 지시에 따라, 스위치(13, 14)의 각 상태를 제어한다. 이것에 의해, 유저 조작에 따라 전자 펜(1)의 필압 커브를 변경하는 것이 가능하게 되고, 그 결과로서, 전자 펜(1)의 쓰기 감촉(그리기 감촉)을 2단계로 변경하는 것이 가능하게 된다.
이상 설명한 바와 같이, 본 실시 형태에 따른 집적 회로(6) 및 전자 펜(1)에 의하면, 레이저에 의한 배선 커트를 이용하는 경우보다도 작은 면적으로 기준 공진 주파수의 조정을 실현할 수 있는 전자 펜(1)에 있어서, 조정의 실행후에 금속의 접근, 온도 변화, 경년 변화 등에 의한 기준 공진 주파수의 변동이 있어도, 위치 검출 장치측에서 정확하게 펜 정보를 검출하는 것이 가능하게 된다. 또한, 그 결과로서 필압의 정밀도가 향상되므로, 위치 검출 장치는, 전자 펜(1)이 터치면에 접촉되어 있는지 여부를 판정하기 위한 필압의 문턱값(ON 하중)을, 보다 작은 값으로 설정하는 것이 가능하게 된다.
또한, 본 실시 형태에 따른 집적 회로(6) 및 전자 펜(1)에 의하면, 유저 조작에 따라서, 전자 펜(1)의 쓰기 감촉(그리기 감촉)을 2단계로 변경하는 것이 가능하게 된다.
이상, 본 발명의 바람직한 실시 형태에 대해서 설명했지만, 본 발명은 이러한 실시 형태로 하등 한정되는 것은 아니며, 본 발명이, 그 요지를 벗어나지 않는 범위에 있어서, 다양한 양태로 실시될 수 있는 것은 물론이다.
예를 들면, 상기 각 실시 형태에서는, 공진 주파수의 변위에 의해 펜 정보를 송신하는 경우를 들었지만, 본 발명은, 펜 정보의 내용에 따라서 공진 회로로의 신호의 공급을 온 오프함으로써 디지털 정보로서 펜 정보를 송신하는 경우에도 적용할 수 있다. 즉, 이 경우에 있어서도, 공진 회로를 구성하는 콘덴서와 병렬로 접속된 복수의 콘덴서를 집적 회로내에 준비해 놓고, 각 콘덴서의 용량을 개별로 변경하거나, 혹은, 각 콘덴서 각각과 직렬로 마련된 복수의 스위치를 집적 회로내에 더 준비해 놓고, 복수의 스위치 각각의 온 오프 상태를 개별로 제어함으로써, 공진 회로의 기준 공진 주파수를 바꾸는 것이 가능하다.
1 전자 펜
2 하우징
3 펜 끝 부재
4 조작 스위치
5 기판
6 집적 회로
10 제어 회로
11 메모리
12, 13, 14 스위치
20 기판
21 절연막
22 플로팅 게이트
23 게이트 전극
BC1, BC2 제어 신호
C1ARRAY, C2ARRAY 콘덴서 어레이
C1P, C1M, C2P, C2M 단자
Ca 콘덴서
CB1, CB2, CMD 고정 용량 콘덴서
DPHC, DPHI 단자
DPHEN1, DPHEN2 제어 신호
GND 접지 단자, 접지 전위
H 퓨즈 소자
L 코일
PIO 예비 단자
Sa, Sb 스위치
SCLK 클록 단자, 동작 클록
SDAT 데이터 단자, 데이터
SSWEN 인에이블 신호
VC 가변 용량 콘덴서
Vc 전위
VCDPH 가변 용량 콘덴서
VDD 전원 단자, 전위
VPP 전원 단자, 전위

Claims (13)

  1. 코일과 함께 공진 회로를 구성하는 제1 콘덴서의 일단에 접속된 제1 단자와,
    상기 제1 콘덴서의 타단에 접속된 제2 단자와,
    상기 제1 및 제2 단자의 사이에 병렬로 접속된 복수의 제2 콘덴서와,
    상기 복수의 제2 콘덴서 각각의 용량을 변경하는 제어 회로를 포함하는 집적 회로.
  2. 청구항 1에 있어서,
    상기 복수의 제2 콘덴서는 각각, 기판과, 상기 기판의 상방에 형성된 플로팅 게이트를 가지고,
    상기 제어 회로는, 상기 복수의 제2 콘덴서 각각의 상기 플로팅 게이트에 개별로 전하를 주입함으로써, 상기 복수의 제2 콘덴서 각각의 용량을 변경하도록 구성되는 집적 회로.
  3. 청구항 2에 있어서,
    상기 복수의 제2 콘덴서의 각각에 대응하여 마련된 복수의 제1 스위치와,
    상기 복수의 제2 콘덴서의 각각에 대응하여 마련된 복수의 제2 스위치를 포함하고,
    상기 복수의 제2 콘덴서는 각각,
    n형 반도체에 의해서 구성된 상기 기판과,
    절연막과,
    상기 플로팅 게이트와,
    게이트 전극이 적층되어 이루어지는 구조를 가지는 집적 회로.
  4. 청구항 2에 있어서,
    상기 복수의 제2 콘덴서의 각각에 대응하여 마련된 복수의 제1 스위치와,
    상기 복수의 제2 콘덴서의 각각에 대응하여 마련된 복수의 제2 스위치를 포함하고,
    상기 복수의 제2 콘덴서는 각각,
    p형 반도체에 의해서 구성된 상기 기판과,
    절연막과,
    상기 플로팅 게이트와,
    게이트 전극이 적층되어 이루어지는 구조를 가지는 집적 회로.
  5. 청구항 3 또는 청구항 4에 있어서,
    상기 복수의 제1 스위치는 각각, 대응하는 상기 제2 콘덴서의 상기 게이트 전극에 접속된 공통 단자와, 상기 제1 단자에 접속된 제1 선택 단자와, 상대적으로 고전위가 공급되는 제2 선택 단자를 가지고,
    상기 복수의 제2 스위치는 각각, 대응하는 상기 제2 콘덴서의 상기 기판에 접속된 공통 단자와, 상기 제2 단자에 접속된 제1 선택 단자와, 상대적으로 저전위가 공급되는 제2 선택 단자를 가지고,
    상기 제어 회로는, 대응하는 상기 제1 스위치를 상기 제2 선택 단자측으로 전환하는 것과 함께, 대응하는 상기 제2 스위치를 상기 제2 선택 단자측으로 전환함으로써, 상기 복수의 제2 콘덴서 각각의 용량을 변경하도록 구성되는 집적 회로.
  6. 청구항 1 내지 청구항 4 중 어느 한 항에 기재된 집적 회로 및 공진 회로를 포함하는 전자 펜으로서,
    상기 제1 콘덴서는, 펜 끝에 가해지는 압력에 따라서 용량이 변화되도록 구성된 가변 용량 콘덴서를 포함하여 구성되는 전자 펜.
  7. 청구항 6에 있어서,
    상기 가변 용량 콘덴서의 일단과 상기 제2 단자의 사이에 접속된 조작 스위치를 더 포함하는 전자 펜.
  8. 코일과 함께 공진 회로를 구성하는 제1 콘덴서의 일단에 접속된 제1 단자와,
    상기 제1 콘덴서의 타단에 접속된 제2 단자와,
    상기 제1 및 제2 단자의 사이에 병렬로 접속된 복수의 제2 콘덴서와,
    상기 복수의 제2 콘덴서의 각각과 직렬로 마련된 복수의 스위치와,
    상기 복수의 스위치 각각의 온 오프 상태를 제어하는 제어 회로를 포함하는 집적 회로.
  9. 청구항 8에 있어서,
    상기 복수의 스위치는 각각 퓨즈 소자에 의해서 구성되는 집적 회로.
  10. 청구항 8에 있어서,
    상기 복수의 스위치는 각각 안티 퓨즈 소자에 의해서 구성되는 집적 회로.
  11. 청구항 8에 있어서,
    상기 복수의 스위치는 각각 MEMS 스위치에 의해서 구성되는 집적 회로.
  12. 청구항 8 내지 청구항 11 중 어느 한 항에 기재된 집적 회로 및 공진 회로를 포함하는 전자 펜으로서,
    상기 제1 콘덴서는, 펜 끝에 가해지는 압력에 따라서 용량이 변화되도록 구성된 가변 용량 콘덴서를 포함하여 구성되는 전자 펜.
  13. 청구항 12에 있어서,
    상기 가변 용량 콘덴서의 일단과 상기 제2 단자의 사이에 접속된 조작 스위치를 더 포함하는 전자 펜.
KR1020190069387A 2018-06-15 2019-06-12 집적 회로 및 전자 펜 KR20190142232A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018114297A JP7261544B2 (ja) 2018-06-15 2018-06-15 電子ペン
JPJP-P-2018-114297 2018-06-15

Publications (1)

Publication Number Publication Date
KR20190142232A true KR20190142232A (ko) 2019-12-26

Family

ID=66912567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190069387A KR20190142232A (ko) 2018-06-15 2019-06-12 집적 회로 및 전자 펜

Country Status (5)

Country Link
US (3) US10866657B2 (ko)
EP (2) EP4024172B1 (ko)
JP (1) JP7261544B2 (ko)
KR (1) KR20190142232A (ko)
CN (1) CN110609625A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI608385B (zh) * 2016-12-16 2017-12-11 矽統科技股份有限公司 主動式觸控筆
JP7261544B2 (ja) * 2018-06-15 2023-04-20 株式会社ワコム 電子ペン

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0014057B1 (en) 1979-01-18 1985-01-02 Imperial Chemical Industries Plc Guanidine derivatives, processes for their manufacture and pharmaceutical compositions containing them
JPH06204339A (ja) * 1993-01-05 1994-07-22 Nec Corp 高周波トランジスタ
EP1365507A1 (en) 2002-05-22 2003-11-26 Lucent Technologies Inc. Universal tuning and matching device
JP3739351B2 (ja) 2002-11-14 2006-01-25 沖電気工業株式会社 キャパシタンス調整回路
US20050201025A1 (en) * 2004-03-09 2005-09-15 Jeng-Jye Shau Capacitor coupling circuits
US7245529B2 (en) 2005-03-28 2007-07-17 Silicon Storage Technology, Inc. Dynamically tunable resistor or capacitor using a non-volatile floating gate memory cell
US8294505B2 (en) * 2005-08-23 2012-10-23 International Business Machines Corporation Stackable programmable passive device and a testing method
EP2568608B1 (en) 2008-02-28 2014-05-14 Peregrine Semiconductor Corporation Method and Apparatus for use in Digitally Tuning a Capacitor in an Integrated Circuit Device
US8044712B2 (en) * 2008-10-14 2011-10-25 Texas Instruments Incorporated Circuit and method for improved frequency resolution of wide-bandwidth digitally programmable RC active filters
US8803631B2 (en) * 2010-03-22 2014-08-12 Blackberry Limited Method and apparatus for adapting a variable impedance network
KR101350461B1 (ko) 2012-04-03 2014-01-09 주식회사 하이딥 튜너블 커패시터
CN104995586B (zh) * 2013-02-25 2018-11-09 微软科技许可有限公司 数字化系统的笔
JP6320231B2 (ja) * 2014-08-04 2018-05-09 株式会社ワコム 位置指示器及びその製造方法
CN107077225B (zh) * 2014-10-06 2019-12-17 株式会社和冠 位置指示器
JP6715696B2 (ja) * 2016-06-22 2020-07-01 株式会社ワコム 電子ペン
CN110162194A (zh) 2018-02-14 2019-08-23 株式会社和冠 电子笔的电子电路及电子笔
JP7261544B2 (ja) * 2018-06-15 2023-04-20 株式会社ワコム 電子ペン

Also Published As

Publication number Publication date
EP4024172A1 (en) 2022-07-06
US10866657B2 (en) 2020-12-15
US20210096661A1 (en) 2021-04-01
JP7261544B2 (ja) 2023-04-20
JP2019219710A (ja) 2019-12-26
US11327584B2 (en) 2022-05-10
US11669176B2 (en) 2023-06-06
EP3582087A1 (en) 2019-12-18
US20190384416A1 (en) 2019-12-19
US20220253152A1 (en) 2022-08-11
EP3582087B1 (en) 2022-04-06
EP4024172B1 (en) 2023-09-06
CN110609625A (zh) 2019-12-24

Similar Documents

Publication Publication Date Title
US11669176B2 (en) Integrated circuit and electronic pen
US8094839B2 (en) Microelectromechanical system (MEMS) device with senstivity trimming circuit and trimming process
CN107636689B (zh) 具有感测参考电位提供电路的指纹感测系统
KR101041326B1 (ko) 가변 용량 소자, 정합 회로 소자, 및 휴대 단말 장치
US9715617B2 (en) Fingerprint sensor
US9766725B2 (en) Force sensing module
US20160334894A1 (en) Position indicator and position detecting device
WO2017110362A1 (ja) 電子ペン
US8604725B2 (en) Semiconductor device and drive method of electrostatic actuator
EP0398331B1 (en) Oscillator circuit incorporated in a semiconductor circuit
JP6741901B1 (ja) 電子ペンに含まれた共振回路の共振周波数を調整する方法、電子ペン、及び電子ペンを生産する方法
JP2012209749A (ja) アンテナを含む共振回路
KR101994218B1 (ko) 다중 나선형 코일을 이용한 센서 및 센싱 방법
EP4195191A1 (en) Electronic device
CN116259268A (zh) 电子装置
JP4826724B2 (ja) トリミングスイッチ
CN116913190A (zh) 电子装置
US20090108320A1 (en) Tunable capacitor
US20230335057A1 (en) Electronic device
US20220412776A1 (en) Electrostatic capacitance detection circuit and electronic device
US10433069B2 (en) Charge pump assembly
CN113658939A (zh) 半导体基板及其测试方法
JP2008226957A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal