JP4826724B2

JP4826724B2 - トリミングスイッチ

Info

Publication number: JP4826724B2
Application number: JP2005243742A
Authority: JP
Inventors: 智子二見; 良彦二村
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-08-25
Filing date: 2005-08-25
Publication date: 2011-11-30
Anticipated expiration: 2025-08-25
Also published as: JP2007059643A

Description

本発明は、電子素子の電気的特性を調整するために用いられるトリミングスイッチに間する。

上記したトリミングスイッチの一つとして、例えばアルミニウムやポリシリコンのパターンからなるヒューズをレーザ光で溶断して当該ヒューズに接続されているトリミング用素子の入切を選択することで半導体デバイスの電気的特性を調整するトリミングスイッチの構成例が知られている。

例えば特許文献１に記載されているように、トリミングスイッチとしてアルミニウムヒューズを用い、レーザ光でアルミニウムヒューズを溶断する場合に、アルミニウムよりもレーザ光を吸収しやすく、レーザ光の照射により温度が上がりやすい窒化チタンをアルミニウム配線のサイドウォールに用いることでより容易にアルミニウムヒューズを溶断できる構造を備えたトリミングスイッチの構造例が示されている。

また、トリミングスイッチとして電気的に書換え可能な不揮発性記憶素子（ＥＥＰＲＯＭ）を用い、ＥＥＰＲＯＭの記憶内容が「ＯＦＦ」か「ＯＮ」か、を読み出して当該記憶内容に応じて前記トリミングスイッチを個々に「ＯＦＦ」又は「ＯＮ」に切り替えられるトリミングスイッチの構成例が知られている。

例えば特許文献２に示すようにフローティングゲートを有する記憶トランジスタと、前記記憶トランジスタと直列に接続される選択トランジスタと、前記記憶トランジスタと前記選択トランジスタとの交点にゲートが接続されているパストランジスタを有し、ＥＥＰＲＯＭの外部から前記ＥＥＰＲＯＭの読み出しバイアスに対応する電力が供給された場合に、パストランジスタに流れる電流が前記記憶トランジスタの記憶内容により制御されるようトリミングスイッチを構成する技術が示されている。

米国特許第００５２５１１６９号明細書特開２０００−５８６５４号公報

しかしながら、上記した特許文献１に示されたアルミニウムヒューズを溶断してトリミングを行う技術では、半導体デバイスの実装後にトリミングを行うことができず、周辺回路の特性を含めたトリミングは困難である。また、実装をする際に半導体チップに印加された応力等による特性変化をトリミングにより修正することは極めて困難である。更に、一旦切ったヒューズを再接続させることができないため、微調整の段階での再修正をすることができないという問題点を有している。

また、レーザ光線を用いて溶断するトリミング工程を行うため、高額なレーザトリミング装置が必要となる。更に、レーザトリミングを行う場合には、ヒューズの位置に合わせてレーザ光線を照射する必要があるため、高い機械精度を有する位置合わせ機構が必要である。そのため、レーザ光線の位置合わせに時間が掛かり、スループットが低下するという問題点を有している。更に、レーザ光線の集束径以上のスペースを保つようトリミングスイッチの寸法を大きくとる必要があり、集積化を阻害する要因となっている。

また、上記した特許文献２に記載の技術を用いた場合、電気的に記憶トランジスタに蓄えられた情報を読み出し、トリミング素子の入切を制御することでトリミングを行うため、トリミングスイッチの寸法を小さく抑えることができる。

しかしながら、トリミングスイッチの設定を読み出すためには、常に読み出しの条件でバイアスを印加することが必要である。読み出しの条件では接地と電源電位以外の電位を記憶トランジスタ及び選択トランジスタに与える必要があり、常に電位を発生する回路をアクティブにする必要があるため消費電流が増大するという問題点を有している。また、電源投入直後等、印加された電圧が不規則に変動している場合には、トリミングスイッチが不規則に入切を行う場合があり、書き込まれている情報と異なる信号を出力してしまうおそれがある。更に、書き込み、消去、読み出しを行うためには電源電圧、接地、高インピーダンス状態を含め９種類のバイアス条件を必要とするため、周辺回路は複雑化し大きなパターン面積が必要となり、集積化を阻害する要因となっている。

そこで本発明では従来のこのような問題点を解決し、トリミング工程でのスループットが高く、トリミング結果の読み出しを小さな消費電力で行えるトリミングスイッチを提供することにある。

上記目的を達成するために本発明のトリミングスイッチは、第１端子と第２端子を有する第１のコンデンサと、第３端子と第４端子を有し、前記第１のコンデンサの前記第１端子と前記第３端子とが接続されている前記第１のコンデンサよりも絶縁層の層厚が大きい第２のコンデンサと、第１ドレイン端子、第１ゲート端子、第１ソース端子を有してなり、前記第１ドレイン端子は前記第１のコンデンサが有する電荷情報を消去若しくは書き込むための電位を受ける第１バイアス供給端子と接続され、前記第１ゲート端子は、ワード線端子に印加された電圧が前記第１ゲート端子に伝達されるよう前記ワード線端子と接続され、前記ワード線端子を通して前記第１ゲート端子に電圧を印加し、前記第１ソース端子と前記第１ドレイン端子との間を導通状態にした場合に、前記第１バイアス供給端子を通じて前記第１ドレイン端子に印加された電圧が前記第１のソース端子を通して前記第２のコンデンサの前記第４の端子に伝達されるよう前記第２のコンデンサの第４端子と前記第１のソース端子とが接続された第１のトランジスタと、第２ドレイン端子、第２ゲート端子、第２ソース端子を有してなり、前記第２ドレイン端子は前記第１のコンデンサが有する電荷情報を消去若しくは書き込むため前記第１バイアス供給端子と相補的な電位が与えられる第２バイアス供給端子と接続され、前記第２ゲート端子は前記ワード線端子に印加された電位が前記第２ゲート端子に伝達されるよう前記ワード線端子と接続され、前記ワード線端子を通して前記第２ゲート端子に電圧を印加することで前記第２ソース端子と前記第２ドレイン端子との間を導通状態にした場合に、前記第２バイアス供給端子を通じて前記第２ドレイン端子に印加された電圧が前記第２のソース端子を通して前記第１のコンデンサの前記第２端子に伝達されるよう前記第１のコンデンサの第２端子と前記第２のソース端子とが接続され、更に前記第２のソース端子は前記第２端子以外とは電気的に絶縁されるよう接続された第２のトランジスタと、第３ソース端子、第３ゲート端子、第３ドレイン端子を有してなり、前記第３端子と前記第１端子と前記第３ゲート端子とは接続され、且つ他の素子とは電気的に絶縁された状態に保持された電荷記憶部を形成しており、前記電荷記憶部中に蓄えられた電荷の内、前記第３ゲート端子に蓄積された電荷により前記第３ドレイン端子と前記第３ソース端子との間の伝導度を変調することで外部からの電力供給を受けることなく導通又は遮断の何れかの状態を取る第３のトランジスタとを有してなり、前記第３ドレイン端子又は前記第３ソース端子にトリミング用素子を接続したことを特徴とする。

この構成によれば、前記第３端子と前記第１端子と前記第３ゲート端子とは接続され、その他の素子とは電気的に絶縁された状態に保持された前記電荷記憶部を形成しており、前記電荷記憶部に蓄積された電荷により前記第３ドレイン端子と前記第３ソース端子との間の伝導度を直接変調することで外部からの電力供給を受ける事無くトリミングスイッチを構成する第３のトランジスタは導通又は遮断の何れかの状態に制御されるため、電源投入直後に前記トリミングスイッチに与えられる電位が変動している場合や電源を投入していない場合でもトリミングされた情報を乱す事無く出力することができる。

またトリミング後は、前記第３ドレイン端子と前記第３ソース端子との間の伝導度を変調することで外部からの電力供給を受けることなくトリミングスイッチを構成する読み出しトランジスタを導通又は遮断の何れかの状態に制御し続けるため、トリミングスイッチに電力を供給することなく動作し、トリミングスイッチの駆動に要する消費電力の増加を抑制することができる。

また、上記した前記トリミング用素子はコンデンサであることができる。

また、上記した前記トリミング用素子は抵抗であることができる。

また、上記した本発明のトリミングスイッチは、前記電荷記憶部の電荷を前記第１のコンデンサを通過させて消去若しくは書き込むために、前記第１のコンデンサの前記第１端子と前記第２端子との間に電界が供給された場合に発生するファウラーノルドハイム電流により前記電荷記憶部に蓄積される電荷量を制御することで不揮発性の記憶を消去、若しくは書き込まれるよう前記不揮発性記憶素子が構成されていることを特徴とする。

この構成によれば、コンデンサの層厚を一部変更するだけの平易な構造で、トリミングスイッチの電荷入出力部を形成することができる。

以下、本発明に係るトリミングスイッチの一実施形態について、図面を参照して説明する。

＜トリミングスイッチの等価回路＞
図１は、本発明に係るトリミングスイッチの等価回路である。

読み出しトランジスタ１０１のドレイン端子１０２はトリミング素子１１９の第１端子１２０と接続されている。ソース端子１０３は、トリミング素子１１９の第２端子１２１と接続されており、接続部は接地されている。コンデンサ１０４の第２端子１０６は、読み出しトランジスタ１０１のゲート端子１１７と接続されている。

コンデンサ１０７の第１端子１０８は、読み出しトランジスタ１０１のゲート端子１１７とコンデンサ１０４の第２端子１０６と接続され、他の素子と電気的に分離された電荷記憶部１２２を形成している。

ドレイントランジスタ１１３のドレイン端子１１４はトリミングスイッチ１００の外部から、消去や書き込みを行うためのバイアスを受けるために第２バイアス供給端子１２４と接続されている。また、ドレイントランジスタ１１３のソース端子１１５は、コンデンサ１０４を介して電荷の授受を行えるようコンデンサ１０４の第１端子１０５と接続されている。また、ドレイントランジスタ１１３のゲート端子１２５は消去、書き込みを制御するワードライン１１８と接続されている。

ゲートトランジスタ１１０のドレイン端子１１１は、消去や書き込みを行うためのバイアスを受けるために、トリミングスイッチ１００の外部からバイアスを受けるための第１バイアス供給端子１２３と接続されている。ゲートトランジスタ１１０のゲート端子１１６は消去、書き込みを制御するワードライン１１８と接続されている。

ゲートトランジスタ１１０のソース端子１１２はコンデンサ１０７の第２端子１０９と接続されている。消去や書き込みはワードライン１１８を「ＯＮ」にした状態で第１バイアス供給端子１２３または第２バイアス供給端子１２４に例えば１５Ｖ程度の高電位を加えることで行われる。例えば第１バイアス供給端子１２３に高電位を加えた場合、この電位はゲートトランジスタ１１０を通してコンデンサ１０４の第２端子１０６に伝えられ、コンデンサ１０４を通してファウラーノルドハイム（以下ＦＮと略記）電流が流れ、電荷記憶部１２２に負電荷が蓄積され、読み出しトランジスタ１０１は「ＯＦＦ」となる。反対に、第２バイアス供給端子１２４に高電位を加えた場合、読み出しトランジスタ１０１は「ＯＮ」となる。

このようにＦＮ電流を用いて電荷の移動を制御することで、ホットキャリアを用いて電荷の移動を制御する方式と比べて製造が容易な構造を持つ電荷の移動機構を形成することができ、且つ少ない工程数で電荷の移動機構を製造することができる。

また純電気的にトリミングスイッチ１００の入切を切り替える構造を持っているため、レーザ光を用いてヒューズを溶かし去るトリミング方法と比べ、小さな面積でトリミングが行える。更にレーザ光の照射位置とトリミングスイッチとの位置関係を機械的に合わせてレーザ光を照射する方法と比べ高速でトリミングを行うことが可能である。

また純電気的にトリミングスイッチ１００の入切を切り替えられるので、レーザ光を用いるトリミング方法と異なり、実装した後でもトリミングを行うことができる。そのため実装をする際に半導体チップに印加された応力等による特性変化もトリミングにより修正することができる。

更に一旦書き込みを行ったトリミングスイッチの情報を再び消去することができるため、微調整の段階での修正をやり直せる。そのため出力信号をモニタしながらトリミングを行えるのでより精密にトリミングを行うことができる。

＜トリミングスイッチの断面構造＞
図２（ａ）は、本発明に係るトリミングスイッチのレイアウト図、図２（ｂ）は図２をＡ−Ａ´−Ｂ−Ｂ´で切った概略断面図である。コンデンサ１０７の第２端子１０９は第１端子１０８と対向するようにシリコン基板２００上に形成されている。

ゲートトランジスタ１１０はワードライン１１８を横切るように形成されており、ワードライン１１８の電位が低の場合にはゲートトランジスタ１１０のドレイン端子１１１に印加された電位はコンデンサ１０７の第２端子１０９には伝達されず、書き込みや消去は生じない。

コンデンサ１０４領域の絶縁層２０１の厚さは、コンデンサ１０７の厚さと比べ薄く、コンデンサ１０４の領域に電界が集中するよう形成されている。

ワードライン１１８の電位が１５Ｖの場合には、ゲートトランジスタ１１０によりドレイン端子１１１に印加された電位はコンデンサ１０７の第２端子１０９に伝達される。印加された電圧は、コンデンサ１０７の第２端子１０９から対向しているコンデンサ１０７の第１端子に伝達され、コンデンサ１０７と比べ絶縁層２０１の層厚が薄いコンデンサ１０４の第２端子１０６に伝えられる。コンデンサ１０４の領域にある絶縁層２０１はコンデンサ１０７の領域にある絶縁層２０１より薄いため、コンデンサ１０４の第１端子１０５と第２端子１０６との間にはコンデンサ１０７の第１端子１０８と第２端子１０９よりも強い電界が印加されＦＮ電流を用いて電荷を移動させて消去や書き込みを行うことができる。

＜トリミングスイッチの動作；読み出し＞
図１に示されたトリミングスイッチの等価回路図を再度用いてトリミングスイッチの読み出しの動作について説明する。

読み出しの動作は、ワードライン１１８を例えば０Ｖに設定する、若しくはゲートトランジスタ１１０のドレイン端子１１１及びドレイントランジスタ１１３のドレイン端子１１４を共に０Ｖにすることで実現する。更に、電源をＯＦＦした状態でも成立する。

読み出しの動作では、電荷記憶部１２２に蓄えられた電荷が読み出しトランジスタ１０１のゲート端子１１７に伝えられ、この電荷量に基づいて読み出しトランジスタ１０１の入切を行う。

電荷記憶部１２２の電荷量が負方向に大きい（電荷記憶部１２２に蓄えられている電子数が多い）場合には、読み出しトランジスタ１０１のドレイン端子１０２とソース端子１０３との間は遮断状態となる。

反対に、電荷記憶部１２２の電荷量が正方向に大きい（電荷記憶部１２２に蓄えられている電子数が少ない）場合には、読み出しトランジスタ１０１のドレイン端子１０２とソース端子１０３との間は導通状態となる。

また、読み出しは電荷記憶部１２２に蓄えられた電荷の量のみで定まり、外部からの電力の供給を受けることなく読み出しを実行することができるため、トリミングスイッチ１００に読み出しを行うための電力を供給する必要がなく、トリミング後には電力を消費しないトリミングスイッチ１００を得ることができる。トリミング後には電力を消費しないため、消費電力に制約がある携帯機器等に用いることで、電池寿命の向上を図ることができる。

また読み出しの動作で必要とする電位は０Ｖのみで良く、新たな電位を印加する必要がないという利点を有している。

＜トリミングスイッチの動作；消去、書き込み＞
図１に示されたトリミングスイッチの等価回路図を再度用いてトリミングスイッチの消去、書き込み動作について説明する。まず、消去動作について説明する。消去動作を行う場合には、ワードライン１１８を例えば１５Ｖに設定し、ゲートトランジスタ１１０、ドレイントランジスタ１１３を導通状態にする。そして、第２バイアス供給端子１２４の電位を例えば０Ｖとし、第１バイアス供給端子１２３の電位を例えば１５Ｖに設定する。第１バイアス供給端子１２３に印加された電圧はドレイントランジスタ１１０を通過してコンデンサ１０４の第１端子１０８に印加される。電子は、コンデンサ１０４中をＦＮ電流により通過し、電荷記憶部１２２に注入されるため、電荷記憶部１２２には負電荷が蓄積される。

そのため、読み出しトランジスタ１０１のゲート端子１１７は負電位となり、導通状態は「ＯＦＦ」となる。

次に、書き込み動作について説明する。書き込み動作を行う場合には、ワードライン１１８を例えば１５Ｖに設定し、ゲートトランジスタ１１０、ドレイントランジスタ１１３を導通状態にする。そして、第１バイアス供給端子の電位を例えば０Ｖとし、第２バイアス供給端子の電位を例えば１５Ｖに設定する。第２バイアス供給端子に印加された電圧はドレイントランジスタ１１３を通過してコンデンサ１０４の第１端子１０５に印加される。電子は、コンデンサ１０４中をＦＮ電流により通過し、電荷記憶部１２２から放出されるため、電荷記憶部１２２には正電荷が蓄積される。

そのため、読み出しトランジスタ１０１のゲート端子１１７は正電位となり、導通状態は「ＯＮ」となる。

また、バイアス電位としては消去、書き込み、読み出しの全ての動作状態で、０Ｖ、１５Ｖのわずか２種類の電位を印加することでトリミングスイッチを駆動することができる。

＜共振回路のトリミング＞
図３は、同調用のコンデンサの値をトリミングすることで共振周波数のトリミングを可能とした共振回路である。

共振インダクタ３０１と共振コンデンサ３０２とで形成された共振回路３０３の共振コンデンサ３０２と並列に、トリミング用コンデンサ３０２ａとトリミングスイッチ３０４ａとを直列に接続した回路が接続されている。同様にトリミング用コンデンサ３０２ｂとトリミングスイッチ３０４ｂ、トリミング用コンデンサ３０２ｃとトリミングスイッチ３０４ｃが配置されている。トリミングスイッチ３０４ａ〜３０４ｘを「ＯＮ」にすることでコンデンサ３０２に電気的に並列に繋がるトリミング用コンデンサ３０２ａ〜３０２ｘが増えるので共振回路３０３の共振周波数を変えることができる。

例えば、共振回路３０３を送信源の電波の周波数よりも高い周波数で共振するよう設定しておき、トリミング用コンデンサ３０２ａ〜３０２ｘを接続して共振周波数を下げて共振させることで共振周波数をトリミングすることができる。この場合、トリミング用コンデンサ３０２ａ〜３０２ｘの容量値を全て同じ値にする必要はなく、例えば容量値を２倍ずつ変えていくことでトリミングの最小ステップの容量値を増加させることなく、広い範囲の周波数に共振点が分布している共振回路に対して共振周波数を揃えるようトリミングを行うことが可能となる。

また電力が供給されていない状態でもトリミングされた状態を読み出せるため、非接触ＩＣ等電波の形式で電力の供給を受け起動するデバイスに対して、電波による電力が十分蓄積されていない場合でも受信部の共振周波数を供給された電波の周波数と一致した状態に保つことができるため効率良く電力の供給を受けることができ、速やかに起動することが可能となる。

＜ゲイン調整のトリミング＞
図４は、オペアンプ回路の帰還抵抗をトリミングすることでゲインのトリミングを可能とした非反転増幅器を説明するための概略回路図である。

オペアンプ回路４００はオペアンプ４０１と帰還抵抗４０２と、ゲイン調整抵抗４０３と、ゲイントリミング用抵抗４０３ａと、トリミング用抵抗４０３ａを入切するためのトリミングスイッチ４０４ａが設けられている。またオペアンプ回路４００には更に同様の構成を有してなるトリミング用抵抗４０３ｂ、４０３ｃ〜４０３ｘと、トリミングスイッチ４０４ｂ、４０４ｃ〜４０４ｘとが接続されている。

トリミングスイッチ４０４ａ〜４０４ｘを「ＯＮ」にすることでゲイン調整抵抗４０３に電気的に並列に繋がるトリミング用抵抗４０３ａ〜４０３ｘが増えるのでオペアンプ回路４００の利得を変えることができる。

例えば、オペアンプ回路４００を所望のゲインよりも小さいゲインで増幅するよう設定しておき、トリミング用抵抗を用いてゲインを上げることでゲインをトリミングすることができる。この場合、トリミング用抵抗４０３ａ〜４０３ｘを全て同じ値にする必要はなく、例えば抵抗値を２倍ずつ変えていくことでトリミングの最小ステップの抵抗値を増加させることなく、広い利得範囲に対してトリミングを行うことが可能となる。

＜ＤＣオフセット補償のためのトリミング＞
図５は、オペアンプのＤＣオフセット調整用抵抗をトリミングすることでＤＣオフセットのトリミングを可能とした電子回路を説明するための概略回路図である。

トランジスタ５０１とトランジスタ５０２は差動増幅回路を形成しており、ドレイン側にはカレントミラー負荷としてトランジスタ５０３、トランジスタ５０４が接続されている。

トランジスタ５０２のソース側にはＤＣオフセット調整用抵抗５０５が接続されており、トランジスタ５０１のソース側には固定抵抗５０７が接続されている。トランジスタ５０１のソース側にはＤＣオフセットを調整するためのトリミング用抵抗５０７ａと、トリミングスイッチ５０６ａが配置されており、更に同様の構成を有してなるトリミング用抵抗５０７ｂ、５０７ｃ〜５０７ｘと、トリミングスイッチ５０６ｂ、５０６ｃ〜５０６ｘとが接続されている。

トリミングスイッチ５０６ａ〜５０６ｘを「ＯＮ」にすることで抵抗５０７に電気的に並列に繋がるトリミング用抵抗５０７ａ〜５０７ｘが増えるので電子回路５００のＤＣオフセットを調整することができる。

例えば、固定抵抗５０７の値をＤＣオフセット調整用抵抗５０５の値よりも大きく設定しておき、トリミング用抵抗を並列に追加して抵抗値を下げていくことでＤＣオフセットをトリミングすることができる。この場合、トリミング用抵抗５０７ａ〜５０７ｘを全て同じ値にする必要はなく、例えば抵抗値を２倍ずつ変えていくことでトリミングの最小ステップの抵抗値を増加させることなく、広いオフセット範囲に対してトリミングを行うことが可能となる。

＜本実施形態の効果＞
次に、上述した本実施形態の効果について説明する。

（１）電荷記憶部１２２の蓄積電荷量の制御方法としてＦＮ電流を用いてコンデンサ１０４の第２端子１０６から第１端子１０５に電荷を移動、或いはコンデンサ１０４の第１端子１０５から第２端子１０６に電荷を移動させることで電荷記憶部１２２の蓄積電荷量を制御することができる。ＦＮ電流を用いる方法はホットキャリアを用いて電荷の移動を制御する方式と比べて平易且つ少ない工程数で電荷の移動機構を形成することができる。

（２）純電気的にトリミングスイッチ１００を切り替える構造を持っているため、レーザ光を用いてヒューズを溶かし去るトリミング方法と比べ、小さな面積でトリミングが行える。また、レーザ光の照射位置とトリミングスイッチとの位置関係を機械的に合わせてレーザ光を照射する方法と比べ高速でトリミングを行うことが可能である。

（３）実装した後でもトリミングを行うことができるので、実装をする際に半導体チップが受けた応力等による特性変化もトリミングにより修正することができる。更に、一旦書き込みを行ったトリミングスイッチの情報を再び消去することができるため、微調整の段階での修正を必要に応じやり直すことができるため、より精密にトリミングを行うことができる。

（４）必要なバイアス電位として、例えば０Ｖ、１５Ｖのわずか２種類の電位を与えることでトリミングスイッチ１００の読み出し、消去、書き込みを行うことができるため、トリミングスイッチ１００を駆動する周辺回路は簡略なものを用いることができ、周辺回路用の回路面積を小さく抑えることができる。

（５）電力が供給されていない状態でもトリミングされた状態を読み出せるため、非接触ＩＣ等電波の形式で電力の供給を受け起動するデバイスに対して、電波による電力が十分蓄積されていない場合でも受信部の共振周波数を供給された電波の周波数と一致した状態に保つことができるため効率良く電力の供給を受けることができ、速やかに起動することが可能となる。

トリミングスイッチの等価回路。トリミングスイッチのレイアウト及び断面図。共振周波数のトリミングを可能とした受信回路の概略回路図。ゲインのトリミングを可能とした非反転増幅器の概略回路図。オフセットのトリミングを可能とした非反転増幅器の概略回路図。

符号の説明

１００…トリミングスイッチ、１０１…第３のトランジスタとしての読み出しトランジスタ、１０２…第３ドレイン端子としてのドレイン端子、１０３…第３ソース端子としてのソース端子、１０４…第１のコンデンサとしてのコンデンサ、１０５…第１端子、１０６…第２端子、１０７…第２のコンデンサとしてのコンデンサ、１０８…第３端子としての第１端子、１０９…第４端子としての第２端子、１１０…第１のトランジスタとしてのゲートトランジスタ、１１１…第１ドレイン端子としてのドレイン端子、１１２…第１ソース端子としてのソース端子、１１３…第２のトランジスタとしてのドレイントランジスタ、１１４…第２ドレイン端子としてのドレイン端子、１１５…第２ソース端子としてのソース端子、１１６…第１ゲート端子としてのゲート端子、１１７…第３ゲート端子としてのゲート端子、１１８…ワード線端子としてのワードライン、１１９…トリミング素子、１２０…第１端子、１２１…第２端子、１２２…電荷記憶部、１２３…第１バイアス供給端子、１２４…第２バイアス供給端子、１２５…第２ゲート端子としてのゲート端子、２００…シリコン基板、２０１…絶縁層、３０１…共振インダクタ、３０２…共振コンデンサ、３０２ａ…コンデンサとしてのトリミング用コンデンサ、３０２ｂ…コンデンサとしてのトリミング用コンデンサ、３０２ｃ…コンデンサとしてのトリミング用コンデンサ、３０２ｘ…コンデンサとしてのトリミング用コンデンサ、３０３…共振回路、３０４ａ…トリミングスイッチ、３０４ｂ…トリミングスイッチ、３０４ｃ…トリミングスイッチ、３０４ｘ…トリミングスイッチ、４００…オペアンプ回路、４０１…オペアンプ、４０２…帰還抵抗、４０３…ゲイン調整抵抗、４０３ａ…抵抗としてのトリミング用抵抗、４０３ｂ…抵抗としてのトリミング用抵抗、４０３ｃ…抵抗としてのトリミング用抵抗、４０３ｘ…抵抗としてのトリミング用抵抗、４０４ａ…トリミングスイッチ、４０４ｂ…トリミングスイッチ、４０４ｃ…トリミングスイッチ、５００…電子回路、５０１…トランジスタ、５０２…トランジスタ、５０３…トランジスタ、５０４…トランジスタ、５０５…ＤＣオフセット調整用抵抗、５０６ａ…トリミングスイッチ、５０６ｂ…トリミングスイッチ、５０６ｃ…トリミングスイッチ、５０６ｘ…トリミングスイッチ、５０７…固定抵抗、５０７ａ…抵抗としてのトリミング用抵抗、５０７ｂ…抵抗としてのトリミング用抵抗、５０７ｃ…抵抗としてのトリミング用抵抗、５０７ｘ…抵抗としてのトリミング用抵抗。

Claims

第１端子と第２端子を有する第１のコンデンサと、
第３端子と第４端子を有し、前記第１のコンデンサの前記第１端子と前記第３端子とが接続されている前記第１のコンデンサよりも絶縁層の層厚が大きい第２のコンデンサと、
第１ドレイン端子、第１ゲート端子、第１ソース端子を有してなり、前記第１ドレイン端子は前記第１のコンデンサが有する電荷情報を消去若しくは書き込むための電位を受ける第１バイアス供給端子と接続され、
前記第１ゲート端子は、ワード線端子に印加された電圧が前記第１ゲート端子に伝達されるよう前記ワード線端子と接続され、
前記ワード線端子を通して前記第１ゲート端子に電圧を印加し、前記第１ソース端子と前記第１ドレイン端子との間を導通状態にした場合に、前記第１バイアス供給端子を通じて前記第１ドレイン端子に印加された電圧が前記第１のソース端子を通して前記第２のコンデンサの前記第４の端子に伝達されるよう前記第２のコンデンサの第４端子と前記第１のソース端子とが接続された第１のトランジスタと、
第２ドレイン端子、第２ゲート端子、第２ソース端子を有してなり、前記第２ドレイン端子は前記第１のコンデンサが有する電荷情報を消去若しくは書き込むため前記第１バイアス供給端子と相補的な電位が与えられる第２バイアス供給端子と接続され、
前記第２ゲート端子は前記ワード線端子に印加された電位が前記第２ゲート端子に伝達されるよう前記ワード線端子と接続され、
前記ワード線端子を通して前記第２ゲート端子に電圧を印加することで前記第２ソース端子と前記第２ドレイン端子との間を導通状態にした場合に、前記第２バイアス供給端子を通じて前記第２ドレイン端子に印加された電圧が前記第２のソース端子を通して前記第１のコンデンサの前記第２端子に伝達されるよう前記第１のコンデンサの第２端子と前記第２のソース端子とが接続され、更に前記第２のソース端子は前記第２端子以外とは電気的に絶縁されるよう接続された第２のトランジスタと、
第３ソース端子、第３ゲート端子、第３ドレイン端子を有してなり、前記第３端子と前記第１端子と前記第３ゲート端子とは接続され、且つ他の素子とは電気的に絶縁された状態に保持された電荷記憶部を形成しており、前記電荷記憶部中に蓄えられた電荷の内、前記第３ゲート端子に蓄積された電荷により前記第３ドレイン端子と前記第３ソース端子との間の伝導度を変調することで外部からの電力供給を受けることなく導通又は遮断の何れかの状態を取る第３のトランジスタとを有してなり、
前記第３ドレイン端子又は前記第３ソース端子にトリミング用素子を接続したことを特徴とするトリミングスイッチ。
前記トリミング用素子はコンデンサであることを特徴とする請求項１に記載のトリミングスイッチ。
前記トリミング用素子は抵抗であることを特徴とする請求項１に記載のトリミングスイッチ。
前記電荷記憶部の電荷を前記第１のコンデンサを通過させて消去若しくは書き込むために、前記第１のコンデンサの前記第１端子と前記第２端子との間に電界が供給された場合に発生するファウラーノルドハイム電流により前記電荷記憶部に蓄積される電荷量を制御することで不揮発性の記憶を消去、若しくは書き込まれるよう前記不揮発性記憶素子が構成されていることを特徴とする請求項１に記載のトリミングスイッチ。