JPH07106516A - 半導体可変抵抗装置 - Google Patents
半導体可変抵抗装置Info
- Publication number
- JPH07106516A JPH07106516A JP24288193A JP24288193A JPH07106516A JP H07106516 A JPH07106516 A JP H07106516A JP 24288193 A JP24288193 A JP 24288193A JP 24288193 A JP24288193 A JP 24288193A JP H07106516 A JPH07106516 A JP H07106516A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- write
- erase
- control
- variable resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】ＩＣの製造工程が複雑になることなく、抵抗値
を所望通り高精度で設定でき、設定後の抵抗値をＩＣの
電源供給の有無に拘らず保持でき、抵抗値の設定を少な
くとも２回以上行うことが可能になる半導体可変抵抗装
置を提供する。 【構成】半導体基板１０の表層部に部分的に形成された
不純物拡散領域２１およびこの不純物拡散領域を含む上
記半導体基板の一部上にトンネル絶縁膜１２を介して形
成された電荷の注入量／放出量が制御される浮遊ゲート
電極１３およびこの浮遊ゲート電極上に電極間絶縁膜１
４を介して形成された制御ゲート電極１５を有する制御
素子１１と、この制御素子の浮遊ゲート電極の電圧がゲ
ート電極１７に供給され、半導体基板上に形成された可
変抵抗素子用のＭＯＳトランジスタ１６とを具備するこ
とを特徴とする。
を所望通り高精度で設定でき、設定後の抵抗値をＩＣの
電源供給の有無に拘らず保持でき、抵抗値の設定を少な
くとも２回以上行うことが可能になる半導体可変抵抗装
置を提供する。 【構成】半導体基板１０の表層部に部分的に形成された
不純物拡散領域２１およびこの不純物拡散領域を含む上
記半導体基板の一部上にトンネル絶縁膜１２を介して形
成された電荷の注入量／放出量が制御される浮遊ゲート
電極１３およびこの浮遊ゲート電極上に電極間絶縁膜１
４を介して形成された制御ゲート電極１５を有する制御
素子１１と、この制御素子の浮遊ゲート電極の電圧がゲ
ート電極１７に供給され、半導体基板上に形成された可
変抵抗素子用のＭＯＳトランジスタ１６とを具備するこ
とを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路（Ｉ
Ｃ）内に形成される可変抵抗装置に係り、特に可変抵抗
素子としてＭＯＳトランジスタを用いてその導通抵抗を
変化させるように制御する半導体可変抵抗装置に関す
る。
Ｃ）内に形成される可変抵抗装置に係り、特に可変抵抗
素子としてＭＯＳトランジスタを用いてその導通抵抗を
変化させるように制御する半導体可変抵抗装置に関す
る。
【０００２】
【従来の技術】従来、特殊な特性が要求されるＩＣなど
では、ＩＣに可変抵抗器を外付け接続する場合がある
が、ＩＣ内に可変抵抗を形成する場合には、通常は、不
純物拡散層とか配線を用いてその抵抗を制御している。
では、ＩＣに可変抵抗器を外付け接続する場合がある
が、ＩＣ内に可変抵抗を形成する場合には、通常は、不
純物拡散層とか配線を用いてその抵抗を制御している。
【０００３】しかし、不純物拡散層とか配線の抵抗を制
御するためには、ＩＣの製造工程において不純物拡散層
とか配線の抵抗率を変化させるような製造条件の変更を
行うか、ＩＣのパターン設計の変更を行う必要があり、
ＩＣの製造工程が複雑になる。また、上記した製造条件
の変更とかパターン設計の変更は、ＩＣの製造後には変
更ができないので、ユーザーの使用段階で可変抵抗を制
御できない。
御するためには、ＩＣの製造工程において不純物拡散層
とか配線の抵抗率を変化させるような製造条件の変更を
行うか、ＩＣのパターン設計の変更を行う必要があり、
ＩＣの製造工程が複雑になる。また、上記した製造条件
の変更とかパターン設計の変更は、ＩＣの製造後には変
更ができないので、ユーザーの使用段階で可変抵抗を制
御できない。
【０００４】一方、ＭＯＳトランジスタのゲート電極に
ＩＣの電源電圧の範囲内のある特定の電圧を固定的に印
加することにより、ＭＯＳトランジスタの導通抵抗を固
定抵抗素子として用いる場合もあるが、ＩＣの製造過程
でＭＯＳトランジスタの閾値にばらつきが発生するの
で、抵抗値を高精度で制御することは困難であった。
ＩＣの電源電圧の範囲内のある特定の電圧を固定的に印
加することにより、ＭＯＳトランジスタの導通抵抗を固
定抵抗素子として用いる場合もあるが、ＩＣの製造過程
でＭＯＳトランジスタの閾値にばらつきが発生するの
で、抵抗値を高精度で制御することは困難であった。
【０００５】
【発明が解決しようとする課題】上記したように従来の
半導体可変抵抗装置は、ＩＣの製造工程が複雑になり、
ユーザーの使用段階で可変抵抗を制御できないという問
題があった。本発明は上記の問題点を解決すべくなされ
たもので、ＩＣの製造工程が複雑になることなく、抵抗
値を所望通り高精度で設定でき、設定後の抵抗値をＩＣ
の電源供給の有無に拘らず保持でき、抵抗値の設定を少
なくとも２回以上行うことが可能になる半導体可変抵抗
装置を提供することを目的とする。
半導体可変抵抗装置は、ＩＣの製造工程が複雑になり、
ユーザーの使用段階で可変抵抗を制御できないという問
題があった。本発明は上記の問題点を解決すべくなされ
たもので、ＩＣの製造工程が複雑になることなく、抵抗
値を所望通り高精度で設定でき、設定後の抵抗値をＩＣ
の電源供給の有無に拘らず保持でき、抵抗値の設定を少
なくとも２回以上行うことが可能になる半導体可変抵抗
装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の半導体可変抵抗
装置は、半導体基板の表層部に部分的に形成された不純
物拡散領域およびこの不純物拡散領域を含む上記半導体
基板の一部上にトンネル絶縁膜を介して形成された電荷
の注入量／放出量が制御される浮遊ゲート電極およびこ
の浮遊ゲート電極上に電極間絶縁膜を介して形成された
制御ゲート電極を有する制御素子と、この制御素子の浮
遊ゲート電極の電圧がゲート電極に供給され、前記半導
体基板上に形成された可変抵抗素子用のＭＯＳトランジ
スタとを具備することを特徴とする。
装置は、半導体基板の表層部に部分的に形成された不純
物拡散領域およびこの不純物拡散領域を含む上記半導体
基板の一部上にトンネル絶縁膜を介して形成された電荷
の注入量／放出量が制御される浮遊ゲート電極およびこ
の浮遊ゲート電極上に電極間絶縁膜を介して形成された
制御ゲート電極を有する制御素子と、この制御素子の浮
遊ゲート電極の電圧がゲート電極に供給され、前記半導
体基板上に形成された可変抵抗素子用のＭＯＳトランジ
スタとを具備することを特徴とする。
【０００７】
【作用】予め、制御素子の書込／消去特性を正確に把握
しておき、抵抗の設定に際して、制御素子に対する書込
／消去の電圧や時間を制御することにより、制御素子の
浮遊ゲート電極の蓄積電荷量を所望通りに設定すること
が可能になる。
しておき、抵抗の設定に際して、制御素子に対する書込
／消去の電圧や時間を制御することにより、制御素子の
浮遊ゲート電極の蓄積電荷量を所望通りに設定すること
が可能になる。
【０００８】従って、ＭＯＳトランジスタのゲート電極
にＩＣの電源電圧とは無関係に制御電圧を印加すること
が可能になり、可変抵抗素子用のＭＯＳトランジスタの
ゲート制御電圧を所望通りに設定し、可変抵抗素子用の
ＭＯＳトランジスタの導通抵抗を所望通りに設定するこ
とが可能になる。
にＩＣの電源電圧とは無関係に制御電圧を印加すること
が可能になり、可変抵抗素子用のＭＯＳトランジスタの
ゲート制御電圧を所望通りに設定し、可変抵抗素子用の
ＭＯＳトランジスタの導通抵抗を所望通りに設定するこ
とが可能になる。
【０００９】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、本発明の第１実施例に係るＩＣ内
に設けられた可変抵抗装置の回路構成の一例を示してい
る。
に説明する。図１は、本発明の第１実施例に係るＩＣ内
に設けられた可変抵抗装置の回路構成の一例を示してい
る。
【００１０】図１において、制御素子１１は、ＥＥＰＲ
ＯＭのメモリセルアレイとは別個に形成されたＥＥＰＲ
ＯＭセルからなる。このＥＥＰＲＯＭセル１１は、ドレ
イン２１、ソース２２、トンネル絶縁膜１２、浮遊ゲー
ト電極１３と、電極間絶縁膜１４と、制御ゲート電極１
５とを有し、ドレイン領域・ソース領域相互が電気的に
短絡接続されている。
ＯＭのメモリセルアレイとは別個に形成されたＥＥＰＲ
ＯＭセルからなる。このＥＥＰＲＯＭセル１１は、ドレ
イン２１、ソース２２、トンネル絶縁膜１２、浮遊ゲー
ト電極１３と、電極間絶縁膜１４と、制御ゲート電極１
５とを有し、ドレイン領域・ソース領域相互が電気的に
短絡接続されている。
【００１１】可変抵抗素子用のＭＯＳトランジスタ１６
は、上記浮遊ゲート電極１３の電圧がゲート電極１７に
供給され、前記ＥＥＰＲＯＭセル１１と同じ半導体基板
上に形成されており、その両端は可変抵抗を必要とする
任意の回路に接続されている。
は、上記浮遊ゲート電極１３の電圧がゲート電極１７に
供給され、前記ＥＥＰＲＯＭセル１１と同じ半導体基板
上に形成されており、その両端は可変抵抗を必要とする
任意の回路に接続されている。
【００１２】前記ＥＥＰＲＯＭセル１１は、浮遊ゲート
電極１３に印加される電界の向きと強度によってトンネ
ル絶縁膜に流れるトンネル電流の向きと大きさが制御さ
れる特性を有する。そして、上記浮遊ゲート電極１３へ
電荷が注入されることにより書込みが行われ、浮遊ゲー
ト電極１３から電荷が放出されることにより消去が行わ
れる。また、この電荷の注入量および放出量は、浮遊ゲ
ート電極１３に電界が印加される時間によっても変化す
る。
電極１３に印加される電界の向きと強度によってトンネ
ル絶縁膜に流れるトンネル電流の向きと大きさが制御さ
れる特性を有する。そして、上記浮遊ゲート電極１３へ
電荷が注入されることにより書込みが行われ、浮遊ゲー
ト電極１３から電荷が放出されることにより消去が行わ
れる。また、この電荷の注入量および放出量は、浮遊ゲ
ート電極１３に電界が印加される時間によっても変化す
る。
【００１３】このＥＥＰＲＯＭセル１１の浮遊ゲート電
極１３に対する電荷の所望量の注入（書込み）／放出
（消去）を制御するために、ＥＥＰＲＯＭセル１１のド
レイン２１、制御ゲート電極１５に独立に所望の電圧を
印加するための書込／消去回路３１を必要とする。
極１３に対する電荷の所望量の注入（書込み）／放出
（消去）を制御するために、ＥＥＰＲＯＭセル１１のド
レイン２１、制御ゲート電極１５に独立に所望の電圧を
印加するための書込／消去回路３１を必要とする。
【００１４】また、ＥＥＰＲＯＭセル１１の書込み／消
去の程度をモニターするために前記可変抵抗素子用のＭ
ＯＳトランジスタ１６の両端間の導通抵抗をモニターす
るためのモニター回路３２を必要とし、上記ＭＯＳトラ
ンジスタ１６の両端をモニター用配線３３を介してモニ
ター回路３２に接続する。
去の程度をモニターするために前記可変抵抗素子用のＭ
ＯＳトランジスタ１６の両端間の導通抵抗をモニターす
るためのモニター回路３２を必要とし、上記ＭＯＳトラ
ンジスタ１６の両端をモニター用配線３３を介してモニ
ター回路３２に接続する。
【００１５】書込／消去回路３１およびモニター回路３
２を本例のようにＩＣに内蔵する場合には、書込／消去
回路３１によるＥＥＰＲＯＭセル１１の書込／消去動作
の制御及びモニター回路３２によるモニター動作を制御
するための信号用外部端子３４が必要となる。
２を本例のようにＩＣに内蔵する場合には、書込／消去
回路３１によるＥＥＰＲＯＭセル１１の書込／消去動作
の制御及びモニター回路３２によるモニター動作を制御
するための信号用外部端子３４が必要となる。
【００１６】これに対して、書込／消去回路３１および
モニター回路３２をＩＣ外部に用意する場合には、ＥＥ
ＰＲＯＭセル１１および可変抵抗素子用のＭＯＳトラン
ジスタ１６をＩＣ外部に接続するための外部端子が必要
となる。
モニター回路３２をＩＣ外部に用意する場合には、ＥＥ
ＰＲＯＭセル１１および可変抵抗素子用のＭＯＳトラン
ジスタ１６をＩＣ外部に接続するための外部端子が必要
となる。
【００１７】図２は、図１の可変抵抗装置の平面パター
ンの一例を示している。図３は、図２中のＣ−Ｃ線に沿
う断面構造の一例を示している。図２、図３中、１０は
半導体基板、３０は素子分離用のフィールド絶縁膜であ
る。２１は半導体基板の表層部に部分的に形成された不
純物拡散領域からなるＥＥＰＲＯＭセルのドレイン領域
である。１３は上記ドレイン領域２１を含む上記半導体
基板の一部上にトンネル絶縁膜１２を介して形成され、
電荷の注入量／放出量が制御される浮遊ゲート電極であ
る。１５はこの浮遊ゲート電極１３上に電極間絶縁膜１
４を介して形成された制御ゲート電極である。
ンの一例を示している。図３は、図２中のＣ−Ｃ線に沿
う断面構造の一例を示している。図２、図３中、１０は
半導体基板、３０は素子分離用のフィールド絶縁膜であ
る。２１は半導体基板の表層部に部分的に形成された不
純物拡散領域からなるＥＥＰＲＯＭセルのドレイン領域
である。１３は上記ドレイン領域２１を含む上記半導体
基板の一部上にトンネル絶縁膜１２を介して形成され、
電荷の注入量／放出量が制御される浮遊ゲート電極であ
る。１５はこの浮遊ゲート電極１３上に電極間絶縁膜１
４を介して形成された制御ゲート電極である。
【００１８】２３はゲート絶縁膜、１７は可変抵抗素子
用のＭＯＳトランジスタ１６のゲート電極、１８はＭＯ
Ｓトランジスタのチャネル領域、１９はＭＯＳトランジ
スタのドレイン領域、２０はＭＯＳトランジスタのソー
ス領域である。
用のＭＯＳトランジスタ１６のゲート電極、１８はＭＯ
Ｓトランジスタのチャネル領域、１９はＭＯＳトランジ
スタのドレイン領域、２０はＭＯＳトランジスタのソー
ス領域である。
【００１９】上記ＥＥＰＲＯＭセルの浮遊ゲート電極１
３およびＭＯＳトランジスタ１６のゲート電極１７は、
第１層多結晶シリコン膜により一体的に形成されてお
り、ゲート電極周辺の絶縁膜によって他の電極に対して
電気的に独立している。ＥＥＰＲＯＭセルの制御ゲート
電極１５は第２層多結晶シリコン膜により形成されてい
る。
３およびＭＯＳトランジスタ１６のゲート電極１７は、
第１層多結晶シリコン膜により一体的に形成されてお
り、ゲート電極周辺の絶縁膜によって他の電極に対して
電気的に独立している。ＥＥＰＲＯＭセルの制御ゲート
電極１５は第２層多結晶シリコン膜により形成されてい
る。
【００２０】２４は層間絶縁膜、２５はこの層間絶縁膜
２４に開口された穴を通してＥＥＰＲＯＭセルの制御ゲ
ート電極１５に接続した金属配線（その接続領域を２５
ａで示す）、２６は層間絶縁膜２４およびゲート絶縁膜
２３に開口された穴を通してＥＥＰＲＯＭセルのドレイ
ン領域（不純物拡散層）２１に接続した金属配線（その
接続領域を２６ａで示す）、２７はＭＯＳトランジスタ
のドレイン領域と配線との接続領域、２８はＭＯＳトラ
ンジスタのソース領域と配線との接続領域である。
２４に開口された穴を通してＥＥＰＲＯＭセルの制御ゲ
ート電極１５に接続した金属配線（その接続領域を２５
ａで示す）、２６は層間絶縁膜２４およびゲート絶縁膜
２３に開口された穴を通してＥＥＰＲＯＭセルのドレイ
ン領域（不純物拡散層）２１に接続した金属配線（その
接続領域を２６ａで示す）、２７はＭＯＳトランジスタ
のドレイン領域と配線との接続領域、２８はＭＯＳトラ
ンジスタのソース領域と配線との接続領域である。
【００２１】次に、上記実施例の可変抵抗装置の動作を
説明する。この可変抵抗装置の使用に際しては、予め、
書込／消去回路３１により書込／消去制御を行い、その
際にＥＥＰＲＯＭセル１１の書込み／消去の程度をモニ
ターしてＥＥＰＲＯＭセル１１の書込／消去特性を正確
に把握しておくものとする。
説明する。この可変抵抗装置の使用に際しては、予め、
書込／消去回路３１により書込／消去制御を行い、その
際にＥＥＰＲＯＭセル１１の書込み／消去の程度をモニ
ターしてＥＥＰＲＯＭセル１１の書込／消去特性を正確
に把握しておくものとする。
【００２２】この後、書込／消去回路３１により書込／
消去制御を行う際、書込／消去の電圧や時間（例えば１
〜１０ｍｓの範囲内）を細かく制御することにより、Ｅ
ＥＰＲＯＭセル１１の浮遊ゲート電極１３の蓄積電荷量
をＭＯＳトランジスタ１６の閾値換算で例えば約＋９Ｖ
〜−６Ｖの範囲内で所望通りに設定することが可能にな
る。
消去制御を行う際、書込／消去の電圧や時間（例えば１
〜１０ｍｓの範囲内）を細かく制御することにより、Ｅ
ＥＰＲＯＭセル１１の浮遊ゲート電極１３の蓄積電荷量
をＭＯＳトランジスタ１６の閾値換算で例えば約＋９Ｖ
〜−６Ｖの範囲内で所望通りに設定することが可能にな
る。
【００２３】従って、可変抵抗素子用のＭＯＳトランジ
スタ１６がＮチャネル型であれば、そのゲート制御電圧
を正電荷の範囲で制御し、上記ＭＯＳトランジスタ１６
がＰチャネル型であれば、そのゲート制御電圧を負電荷
の範囲で制御することにより、可変抵抗素子用のＭＯＳ
トランジスタ１６の導通抵抗を例えば数ＫΩ〜数ＭΩの
オーダーで無段階に変化させることが可能になる。
スタ１６がＮチャネル型であれば、そのゲート制御電圧
を正電荷の範囲で制御し、上記ＭＯＳトランジスタ１６
がＰチャネル型であれば、そのゲート制御電圧を負電荷
の範囲で制御することにより、可変抵抗素子用のＭＯＳ
トランジスタ１６の導通抵抗を例えば数ＫΩ〜数ＭΩの
オーダーで無段階に変化させることが可能になる。
【００２４】次に、上記制御動作の具体例を述べる。可
変抵抗素子用のＭＯＳトランジスタ１６が例えばＮチャ
ネル型である場合、ＥＥＰＲＯＭセル１１の制御ゲート
電極１５よりもドレイン２１の電圧が高くなる極性で所
定の電圧値を印加する（書き込む）ことにより、ＭＯＳ
トランジスタ１６のゲート電極１７にＩＣの電源電圧と
は無関係に制御電圧を印加することが可能になり、ＭＯ
Ｓトランジスタ１６の抵抗値を所望値に設定することが
可能である。
変抵抗素子用のＭＯＳトランジスタ１６が例えばＮチャ
ネル型である場合、ＥＥＰＲＯＭセル１１の制御ゲート
電極１５よりもドレイン２１の電圧が高くなる極性で所
定の電圧値を印加する（書き込む）ことにより、ＭＯＳ
トランジスタ１６のゲート電極１７にＩＣの電源電圧と
は無関係に制御電圧を印加することが可能になり、ＭＯ
Ｓトランジスタ１６の抵抗値を所望値に設定することが
可能である。
【００２５】そして、抵抗値の再調整あるいは２回目以
降の設定が必要になれば、ＥＥＰＲＯＭセル１１のドレ
イン２１の電圧をより高くすることによりＭＯＳトラン
ジスタ１６の抵抗値を減少させたり、ＥＥＰＲＯＭセル
１１の制御ゲート電極１５よりもドレイン２１の電圧が
低くなる極性で所定の電圧値を印加する（消去する）こ
とによりＭＯＳトランジスタ１６の抵抗値を増大させた
ることが可能となる。
降の設定が必要になれば、ＥＥＰＲＯＭセル１１のドレ
イン２１の電圧をより高くすることによりＭＯＳトラン
ジスタ１６の抵抗値を減少させたり、ＥＥＰＲＯＭセル
１１の制御ゲート電極１５よりもドレイン２１の電圧が
低くなる極性で所定の電圧値を印加する（消去する）こ
とによりＭＯＳトランジスタ１６の抵抗値を増大させた
ることが可能となる。
【００２６】即ち、上記実施例の可変抵抗装置によれ
ば、ＥＥＰＲＯＭセル１１および可変抵抗素子用のＭＯ
Ｓトランジスタ１６を、ＩＣ中の他のＥＥＰＲＯＭセル
およびＭＯＳトランジスタの製造工程と同一工程で形成
することにより、ＩＣの製造工程が複雑になることな
く、抵抗値を所望通り高精度で設定できる。
ば、ＥＥＰＲＯＭセル１１および可変抵抗素子用のＭＯ
Ｓトランジスタ１６を、ＩＣ中の他のＥＥＰＲＯＭセル
およびＭＯＳトランジスタの製造工程と同一工程で形成
することにより、ＩＣの製造工程が複雑になることな
く、抵抗値を所望通り高精度で設定できる。
【００２７】しかも、可変抵抗素子用のＭＯＳトランジ
スタ１６のゲート電極１７に制御電圧を供給するための
制御素子としてＥＥＰＲＯＭセル１１を用いているの
で、設定後の抵抗値をＩＣの電源供給の有無に拘らず保
持でき、抵抗値の設定を少なくとも２回以上行うことが
可能になる。
スタ１６のゲート電極１７に制御電圧を供給するための
制御素子としてＥＥＰＲＯＭセル１１を用いているの
で、設定後の抵抗値をＩＣの電源供給の有無に拘らず保
持でき、抵抗値の設定を少なくとも２回以上行うことが
可能になる。
【００２８】なお、上記実施例において、制御素子とし
て用いたＥＥＰＲＯＭセル１１は、ソース領域を有する
トランジスタ構造のものを示したが、これに限らず、ソ
ース領域を開放状態にする、あるいは、ソース領域用の
不純物拡散領域を省略してトランジスタ構造を持たせな
いように変更してもよい。
て用いたＥＥＰＲＯＭセル１１は、ソース領域を有する
トランジスタ構造のものを示したが、これに限らず、ソ
ース領域を開放状態にする、あるいは、ソース領域用の
不純物拡散領域を省略してトランジスタ構造を持たせな
いように変更してもよい。
【００２９】
【発明の効果】上述したように本発明によれば、ＩＣの
製造工程が複雑になることなく、抵抗値を所望通り高精
度で設定でき、設定後の抵抗値をＩＣの電源供給の有無
に拘らず保持でき、抵抗値の設定を少なくとも２回以上
行うことが可能になる半導体可変抵抗装置を実現するこ
とができる。
製造工程が複雑になることなく、抵抗値を所望通り高精
度で設定でき、設定後の抵抗値をＩＣの電源供給の有無
に拘らず保持でき、抵抗値の設定を少なくとも２回以上
行うことが可能になる半導体可変抵抗装置を実現するこ
とができる。
【図１】本発明の第１実施例に係るＥＥＰＲＯＭ内に設
けられた可変抵抗装置の回路構成の一例を示す図。
けられた可変抵抗装置の回路構成の一例を示す図。
【図２】図１の可変抵抗装置の平面パターンの一例を示
す図。
す図。
【図３】図２中のＣ−Ｃ線に沿う断面構造の一例を示す
図。
図。
１０…半導体基板、１１…制御素子用のＥＥＰＲＯＭセ
ル、１２…トンネル絶縁膜、１３…浮遊ゲート電極、１
４…電極間絶縁膜、１５…制御ゲート電極、１６…可変
抵抗素子用のＭＯＳトランジスタ、１７…ゲート電極、
１８…ＭＯＳトランジスタのチャネル領域、１９…ＭＯ
Ｓトランジスタのドレイン領域、２０…ＭＯＳトランジ
スタのソース領域、２１…ＥＥＰＲＯＭセルのドレイン
領域、２２…ＥＥＰＲＯＭセルのソース、２３…ゲート
絶縁膜、２４…層間絶縁膜、２５…金属配線、２５ａ…
金属配線とＥＥＰＲＯＭセルの制御ゲート電極との接続
領域、２６…金属配線、２６ａ…金属配線とＥＥＰＲＯ
Ｍセルのドレイン領域との接続領域、２７…ＭＯＳトラ
ンジスタのドレイン領域と配線との接続領域、２８…Ｍ
ＯＳトランジスタのソース領域と配線との接続領域、３
０…フィールド絶縁膜、３１…書込／消去回路、３２…
モニター回路、３３…モニター用配線、３４…制御信号
用外部端子。
ル、１２…トンネル絶縁膜、１３…浮遊ゲート電極、１
４…電極間絶縁膜、１５…制御ゲート電極、１６…可変
抵抗素子用のＭＯＳトランジスタ、１７…ゲート電極、
１８…ＭＯＳトランジスタのチャネル領域、１９…ＭＯ
Ｓトランジスタのドレイン領域、２０…ＭＯＳトランジ
スタのソース領域、２１…ＥＥＰＲＯＭセルのドレイン
領域、２２…ＥＥＰＲＯＭセルのソース、２３…ゲート
絶縁膜、２４…層間絶縁膜、２５…金属配線、２５ａ…
金属配線とＥＥＰＲＯＭセルの制御ゲート電極との接続
領域、２６…金属配線、２６ａ…金属配線とＥＥＰＲＯ
Ｍセルのドレイン領域との接続領域、２７…ＭＯＳトラ
ンジスタのドレイン領域と配線との接続領域、２８…Ｍ
ＯＳトランジスタのソース領域と配線との接続領域、３
０…フィールド絶縁膜、３１…書込／消去回路、３２…
モニター回路、３３…モニター用配線、３４…制御信号
用外部端子。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/788 29/792
Claims (2)
- 【請求項１】 半導体基板の表層部に部分的に形成され
た不純物拡散領域およびこの不純物拡散領域を含む上記
半導体基板の一部上にトンネル絶縁膜を介して形成され
た電荷の注入量／放出量が制御される浮遊ゲート電極お
よびこの浮遊ゲート電極上に電極間絶縁膜を介して形成
された制御ゲート電極を有する制御素子と、 この制御素子の浮遊ゲート電極の電圧がゲート電極に供
給され、前記半導体基板上に形成された可変抵抗素子用
のＭＯＳトランジスタとを具備することを特徴とする半
導体可変抵抗装置。 - 【請求項２】 請求項１記載の半導体可変抵抗装置にお
いて、 さらに、制御素子と同じ半導体基板上に形成され、前記
制御素子の浮遊ゲート電極に対する電荷の所望量の注入
／放出を制御するために上記制御素子の不純物拡散領域
および制御ゲート電極に独立に所望の電圧を印加するた
めの書込／消去回路を具備することを特徴とする半導体
可変抵抗装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24288193A JPH07106516A (ja) | 1993-09-29 | 1993-09-29 | 半導体可変抵抗装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24288193A JPH07106516A (ja) | 1993-09-29 | 1993-09-29 | 半導体可変抵抗装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106516A true JPH07106516A (ja) | 1995-04-21 |
Family
ID=17095623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24288193A Pending JPH07106516A (ja) | 1993-09-29 | 1993-09-29 | 半導体可変抵抗装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106516A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059643A (ja) * | 2005-08-25 | 2007-03-08 | Seiko Epson Corp | トリミングスイッチ |
| KR101133532B1 (ko) * | 2005-04-06 | 2012-04-05 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 셀을 구비한 가변 저항기 |
| JP2013012724A (ja) * | 2011-05-27 | 2013-01-17 | Semiconductor Energy Lab Co Ltd | トリミング回路、トリミング回路の駆動方法 |
-
1993
- 1993-09-29 JP JP24288193A patent/JPH07106516A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101133532B1 (ko) * | 2005-04-06 | 2012-04-05 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 셀을 구비한 가변 저항기 |
| JP2007059643A (ja) * | 2005-08-25 | 2007-03-08 | Seiko Epson Corp | トリミングスイッチ |
| JP2013012724A (ja) * | 2011-05-27 | 2013-01-17 | Semiconductor Energy Lab Co Ltd | トリミング回路、トリミング回路の駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4875188A (en) | Voltage margining circuit for flash eprom | |
| JP3854348B2 (ja) | Ｎａｎｄ型のフラッシュメモリ素子及びその駆動方法 | |
| US5600171A (en) | Mask ROM device | |
| US4654828A (en) | Nonvolatile semiconductor memory | |
| EP0244530A3 (en) | Thin oxide fuse in an integrated circuit | |
| JPS5678170A (en) | Semiconductor memory | |
| KR960012056B1 (ko) | 불휘발성 반도체 기억장치와 그 동작방법 및 제조방법 | |
| JPH05299615A (ja) | 半導体記憶装置 | |
| US5231602A (en) | Apparatus and method for improving the endurance of floating gate devices | |
| US4780750A (en) | Electrically alterable non-volatile memory device | |
| JP2754887B2 (ja) | 不揮発性半導体記憶装置及びその書き込み・消去方法 | |
| JPH06163918A (ja) | Ｅ２ｐｒｏｍメモリセル | |
| JPH07106516A (ja) | 半導体可変抵抗装置 | |
| JP2002043448A (ja) | 集積回路とメモリセルのトラップチャージ層のチャージ方法 | |
| US6049484A (en) | Erase method to improve flash EEPROM endurance by combining high voltage source erase and negative gate erase | |
| US5313086A (en) | Semiconductor device | |
| US5901080A (en) | Nonvolatile semiconductor memory device | |
| US5930171A (en) | Constant-current source with an EEPROM cell | |
| JPS63306598A (ja) | 不揮発性メモリセルの消去方式 | |
| JP2000031306A (ja) | 不揮発性メモリ装置 | |
| JPS58122695A (ja) | 入力過電圧保護回路 | |
| JPH0810728B2 (ja) | 半導体記憶装置 | |
| JPH0541525A (ja) | アナログメモリ素子 | |
| JP2850655B2 (ja) | 不揮発性半導体記憶装置 | |
| JPS6010497A (ja) | 不揮発性半導体メモリ装置 |