CN110609625A - 集成电路及电子笔 - Google Patents

集成电路及电子笔 Download PDF

Info

Publication number
CN110609625A
CN110609625A CN201910505065.4A CN201910505065A CN110609625A CN 110609625 A CN110609625 A CN 110609625A CN 201910505065 A CN201910505065 A CN 201910505065A CN 110609625 A CN110609625 A CN 110609625A
Authority
CN
China
Prior art keywords
capacitor
capacitors
terminal
integrated circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910505065.4A
Other languages
English (en)
Inventor
山下滋
堀江利彦
伊藤雅充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corporate Clubs And Crowns
Wacom Co Ltd
Original Assignee
Corporate Clubs And Crowns
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corporate Clubs And Crowns filed Critical Corporate Clubs And Crowns
Publication of CN110609625A publication Critical patent/CN110609625A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G06F3/0383—Signal control means within the pointing device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • G06F3/03545—Pens or stylus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Filters And Equalizers (AREA)

Abstract

本发明提供以更小的面积实现谐振频率的对准的集成电路及电子笔。集成电路(6)包括：端子(C1P)，连接于与线圈(L)一起构成谐振电路的可变电容电容器(VC)的一端；端子(C1M)，连接于可变电容电容器(VC)的另一端；多个电容器(Ca)，在端子(C1P、C1M)之间并联连接；及变更电路(10)，控制多个电容器(Ca)各自的电容。由此，能够通过在集成电路(6)内变更多个电容器(Ca)各自的电容而改变谐振电路的基准共振频率，因此能够以更小的面积实现基准谐振频率的对准。

Description

集成电路及电子笔
技术领域
本发明涉及集成电路及电子笔，尤其涉及利用谐振电路来进行笔信息的发送的集成电路及电子笔。
背景技术
在电磁共振(EMR)方式的输入系统中使用的电子笔具备谐振电路，该谐振电路由通过从位置检测装置的传感器线圈发送出的磁场而励磁的线圈和与该线圈并联连接的电容器构成(例如，参照专利文献1、2)。当该谐振电路进入磁场中时，在线圈产生感应电动势，由此在谐振电路中蓄积电力。电子笔构成为利用该电力来进行包括笔压信息和侧开关信息等的笔信息的发送。
作为笔信息的具体的发送方法，已知有通过根据笔信息的内容将向谐振电路的信号的供给开启关闭而作为数字信息发送笔信息的方法、通过根据笔信息的内容使谐振电路的谐振频率变化而作为谐振频率的变位发送笔信息的方法等。以下，将前者的情况下的谐振电路的谐振频率和在后者的情况下成为变位的基准的谐振频率统称为“基准谐振频率”。
为了使位置检测装置正确地接收电子笔发送出的笔信息，谐振电路的基准谐振频率需要与预先确定的规格值相等。但是，由于在线圈的电感、电容器的电容上会产生制造上的误差，所以在刚组装谐振电路后的阶段中，在基准谐振频率上难以避免偏差的产生。于是，在电子笔的制造工序中，进行如下处理：预先并联配置多个电容器，在组装谐振电路后测定基准谐振频率，根据其结果而利用激光切割配线，由此将若干电容器从电路切离，从而事后将基准谐振频率与上述规格值对准。在专利文献1中公开了构成为能够进行这样的基准谐振频率的对准的电子笔的例子。
现有技术文献
专利文献
专利文献1：日本专利第6320231号
专利文献2：国际公开第2016/056299号
发明内容
发明所要解决的课题
在利用如专利文献1所示的基于激光的配线切割的情况下，需要将配线区域在一定程度上取得宽广。然而，近年来，要求设置于电子笔内的基板尺寸的缩小，正在变得难以充分确保配线区域。于是，渴求能够以更小的面积实现基准谐振频率的对准的电子笔。
因此，本发明的目的之一在于提供一种能够以更小的面积实现基准谐振频率的对准的集成电路及电子笔。
用于解决课题的方案
本发明的第一侧面的集成电路包括：第一端子，连接于与线圈一起构成谐振电路的第一电容器的一端；第二端子，连接于所述第一电容器的另一端；多个第二电容器，在所述第一端子与所述第二端子之间并联连接；及控制电路，变更所述多个第二电容器各自的电容。
本发明的第一侧面的电子笔包括所述集成电路及所述谐振电路，其中，所述第一电容器构成为包括可变电容电容器，该可变电容电容器构成为电容根据向笔尖施加的压力变化。
本发明的第二侧面的集成电路包括：第一端子，连接于与线圈一起构成谐振电路的第一电容器的一端；第二端子，连接于所述第一电容器的另一端；多个第二电容器，在所述第一端子与所述第二端子之间并联连接；多个开关，与所述多个第二电容器分别串联地设置；及控制电路，控制所述多个开关各自的通断状态。
本发明的第二侧面的电子笔包括所述集成电路及所述谐振电路，其中，所述第一电容器构成为包括可变电容电容器，该可变电容电容器构成为电容根据向笔尖施加的压力变化。
发明效果
根据本发明的第一侧面，能够通过在集成电路内变更多个第二电容器各自的电容来改变谐振电路的基准谐振频率，因此能够以更小的面积实现基准谐振频率的对准。
根据本发明的第二侧面，能够通过在集成电路内控制多个开关的通断状态来改变谐振电路的基准谐振频率，因此能够以更小的面积实现基准谐振频率的对准。
附图说明
图1是示出本发明的第一实施方式的电子笔1的外观的图。
图2是配置于图1所示的壳体2中的基板5的俯视照片。
图3是示出本发明的第一实施方式的电子笔1及集成电路6的电路结构的图。
图4是图3所示的电容器Ca的示意性的剖视图。
图5是本发明的第一实施方式的变形例的电容器Ca的示意性的剖视图。
图6是示出本发明的第二实施方式的电子笔1及集成电路6的电路结构的图。
图7是示出本发明的第三实施方式的电子笔1及集成电路6的电路结构的图。
图8是配置于本发明的背景技术的电子笔的壳体中的基板100的俯视照片。
具体实施方式
以下，一边参照附图一边对本发明的实施方式进行详细说明。
图1是示出本发明的第一实施方式的电子笔1的外观的图。如该图所示，电子笔1构成为具有筒状的壳体2、配置于壳体2的长度方向的一端的笔尖构件3及设置于壳体2的表面的操作开关4。其中，操作开关4在设置于壳体2的侧面的情况下被称作侧开关等，在设置于壳体2的端部的情况下被称作尾部开关等。
利用电子笔1的用户通过用单只手保持壳体2并在使笔尖构件3抵接于未图示的位置检测装置的触摸面的状态下使电子笔1移动，来进行向位置检测装置的输入。在输入时，电子笔1和位置检测装置构成为进行基于上述的电磁共振(EMR)方式的通信。电子笔1构成为能够通过该通信而发送包括表示向笔尖构件3施加的压力(笔压)的笔压信息和表示操作开关4的通断状态的开关信息的笔信息。详情后述，电子笔1构成为通过根据笔信息的内容使谐振电路的谐振频率变化而作为谐振频率的变位发送笔信息。
图2是配置于图1所示的壳体2中的基板5的俯视照片。如该照片所示，在基板5的表面配置有也示于图1的操作开关4、集成电路6及连接它们的配线等。另外，图3是示出电子笔1及集成电路6的电路结构的图。如该图所示，电子笔1构成为还具有可变电容电容器VC(第一电容器)、固定电容电容器CB1、CB2及线圈L。详情后述，可变电容电容器VC及固定电容电容器CB1、CB2与线圈L一起构成电子笔1的谐振电路。
可变电容电容器VC是构成为电容根据向笔尖构件3施加的笔压变化的电容器。另外，固定电容电容器CB1、CB2分别与可变电容电容器VC并联连接，起到在设计的阶段中调整电子笔1的谐振电路的基准谐振频率的作用。
在此，关于本发明的课题，一边参照图8一边进行详细说明。
图8是配置于本发明的背景技术的电子笔的壳体中的基板100的俯视照片。如该图所示，在基板100的表面配置有多个电容器101和与多个电容器101分别串联地设置的多个切断部102。多个电容器分别与未图示的可变电容电容器并联地配置，与未图示的线圈一起构成了本发明的背景技术的电子笔的谐振电路。
切断部102由直线状的配线构成，在其两侧设置有作为孤立的配线的盘图案(landpattern)102a、102b。在将切断部102利用激光切断时，从盘图案102a、102b的一方到另一方使激光的照射点移动。设置盘图案102a、102b是为了减轻在基板100产生的凹陷(详情参照专利文献1)。当切断部102被切断时，对应的电容器101被从电路切离，谐振电路的合成电容变小，因此基准谐振频率变大。因此，通过将所需数量的切断部102切断，能够实现任意的基准谐振频率。
然而，根据图8的电子笔，由于配置多个电容器101及多个切断部102，所以需要大的面积，因此难以缩小基板100的尺寸。如上所述，近年来，要求设置于电子笔内的基板尺寸的缩小，因此渴求以更小的面积来实现基准谐振频率的对准的方法。本实施方式的电子笔1通过取代多个电容器101及多个切断部102而使用包括用于调整谐振电路的基准谐振频率的电路的集成电路6，从而如图2所示，以比图8所示的电子笔小的面积实现基准谐振频率的对准。以下，关于集成电路6的具体的结构，一边参照图3一边进行详细说明。
如图3所示，集成电路6构成为具有包括存储器11的控制电路10、开关12、2个电容器阵列C1ARRAY、C2ARRAY、连接于谐振电路的端子C1P、C1M、C2P、C2M、被供给电位VPP的电源端子VPP、被供给电位VDD(<VPP)的电源端子VDD、被供给接地电位GND(<VDD)接地端子GND、被供给任意的数据SDAT的数据端子SDAT、被供给控制电路10的动作时钟SCLK的时钟端子SCLK、预备端子PIO。需要说明的是，设置于集成电路6的这些端子优选遵循串行总线的规格即I2C。
若首先着眼于集成电路6的外侧，则在端子C1P上共用地连接可变电容电容器VC的一端、固定电容电容器CB1、CB2各自的一端及线圈L的一端。端子C2P在集成电路6的外侧与端子C1P短路。在端子C1M上共用地连接可变电容电容器VC的另一端、固定电容电容器CB1的另一端、线圈L的另一端及操作开关4的一端。在端子C2M上共用地连接固定电容电容器CB2的另一端及操作开关4的另一端。
若为了说明而假定为在集成电路6内端子C1P、C1M之间、端子C2P、C2M之间分别为开路，则在操作开关4为断开的情况下，可变电容电容器VC及固定电容电容器CB1成为相对于线圈L并联连接的状态，由它们的合成电容和线圈L构成谐振电路。以下，有时将该谐振电路称作“第一谐振电路”。由于包括可变电容电容器VC，所以第一谐振电路的谐振频率根据笔压而变化。因此，通过使用第一谐振电路，实现作为谐振频率的变位而发送笔压。
另一方面，在操作开关4为接通的情况下，可变电容电容器VC、固定电容电容器CB1及固定电容电容器CB2成为相对于线圈L并联连接的状态，由它们的合成电容和线圈L构成谐振电路。以下，有时将该谐振电路称作“第二谐振电路”。由于包括可变电容电容器VC，所以第二谐振电路的谐振频率也根据笔压而变化。因此，通过使用第二谐振电路，也实现作为谐振频率的变位而发送笔压。
除此之外，由于第二谐振电路是对第一谐振电路追加了固定电容电容器CB2的结构，所以在第二谐振电路和第一谐振电路中，与笔压对应的谐振频率的变位范围不同。因此，通过根据操作开关4的通断状态来切换第一及第二谐振电路，也实现作为谐振频率的变位而发送开关信息。
若接着着眼于集成电路6的内侧，则电容器阵列C1ARRAY构成为具有在端子C1P、C1M之间并联连接的多个电容器Ca(第二电容器)、与多个电容器Ca分别对应地设置的多个开关Sa(第一开关)及与多个电容器Ca分别对应地设置的多个开关Sb(第二开关)。由于各电容器Ca在端子C1P、C1M之间并联连接，所以电容器阵列C1ARRAY构成了第一及第二谐振电路各自的一部分。
另外，电容器阵列C2ARRAY构成为具有在端子C2P、C2M之间并联连接的多个电容器Ca(第二电容器)、与多个电容器Ca分别对应地设置的多个开关Sa(第一开关)及与多个电容器Ca分别对应地设置的多个开关Sb(第二开关)。由于各电容器Ca在端子C2P、C2M之间并联连接，所以电容器阵列C2ARRAY构成了第二谐振电路的一部分。
图4是电容器Ca的示意性的剖视图。如该图所示，电容器Ca具有在基板20上依次层叠有绝缘膜21、浮栅22及栅电极23的构造。该构造类似于浮栅型的快闪存储器，但在可以具有源极及漏极也可以不具有源极及漏极这一点上与快闪存储器不同。虽然未图示，但在基板20上以规定间隔配置有同样的构造，由各构造构成电容器Ca。
基板20例如由掺杂有n型的杂质的硅基板等n型半导体构成。绝缘膜21例如由氧化硅或氮化硅等绝缘材料构成。栅电极23例如由导电性的金属等导电材料构成。
浮栅22例如由掺杂有n型的杂质的多晶硅等n型半导体构成。不过，在调整谐振频率之前的阶段中，通过耗尽而使浮栅22成为未被注入电荷的状态。因此，若将调整基准谐振频率之前的阶段中的电容器Ca的静电电容设为C0，则C0由以下的式(1)表示。其中，COX是绝缘层21的静电电容。
C0＝COX…(1)
另外，开关Sa构成为具有连接于对应的电容器Ca的栅电极23的共用端子、连接于端子C1P或端子C2P的第一选择端子及被供给电位Vc的第二选择端子。同样，开关Sb构成为具有连接于对应的电容器Ca的基板20(所谓的背栅)的共用端子、连接于端子C1M或端子C2M的第一选择端子及被供给接地电位GND的第二选择端子。在本实施方式中，电位Vc是比接地电位GND高的电位。各开关Sa、Sb均在初始状态下为共用端子与第一选择端子连接的状态。
返回图3。控制电路10构成为具有按照来自未图示的外部装置的指示通过利用控制信号BC1变更电容器阵列C1ARRAY内的各电容器Ca的电容来变更第一及第二谐振电路的基准谐振频率的功能和按照来自未图示的外部装置的指示通过利用控制信号BC2变更电容器阵列C2ARRAY内的各电容器Ca的电容来变更第二谐振电路的基准谐振频率的功能。
若具体说明，则在控制电路10的存储器11内针对各电容器Ca设置有存储是否将电容从初始值(由上述式(1)表示的值)变更的值的电容器比特区域。该值使用上述的数据SDAT而由未图示的外部装置向电容器比特区域内写入。控制电路10构成为基于存储于电容器比特区域的值来生成控制信号BC1、BC2，并向电容器阵列C1ARRAY、C2ARRAY供给。
另外，控制电路10构成为具有基于从未图示的外部装置供给的电位VPP或电位VDD来生成电位Vc的功能。控制电路10在开始基准谐振频率的变更时，开始这样生成的电位Vc向各开关Sa的第二选择端子的供给，并且对各开关Sb的第二选择端子开始从未图示的外部装置供给的接地电位GND的供给。
在基准谐振频率的变更中，控制电路10关于包含于电容器阵列C1ARRAY的多个电容器Ca中的表示将电容从初始值变更的值存储于电容器比特区域内的电容器Ca，生成用于将对应的开关Sa、Sb分别切换为第二选择端子侧的控制信号BC1，并向对应的开关Sa、Sb供给。然后，在规定时间后，生成用于将对应的开关Sa、Sb分别切换为第一选择端子侧的控制信号BC1，并向对应的开关Sa、Sb供给。
另外，控制电路10关于包含于电容器阵列C2ARRAY的多个电容器Ca中的表示将电容从初始值变更的值存储于电容器比特区域内的电容器Ca，生成用于将对应的开关Sa、Sb分别切换为第二选择端子侧的控制信号BC2，并向对应的开关Sa、Sb供给。然后，在规定时间后，生成用于将对应的开关Sa、Sb分别切换为第一选择端子侧的控制信号BC2，并向对应的开关Sa、Sb供给。
通过控制电路10进行以上这样的控制信号BC1、BC2的生成及供给，会对表示将电容从初始值变更的值存储于电容器比特区域内的电容器Ca在规定时间内施加电位Vc。
在此，若再次参照图4，则在施加着电位Vc时，存在于基板20内的电子被向与绝缘膜21的交界附近吸引，其中的一部分通过隧道效应而向浮栅22内移动。这样蓄积于浮栅22内的电子在电位Vc的施加结束后也残留于浮栅22内。即，浮栅22成为被注入了电荷的状态。其结果，在浮栅22内形成耗尽层，因此若将该耗尽层的静电电容设为CD，则电容器Ca的电容变化成由以下的式(2)表示的值C1。从式(2)可知，值C1是对应于绝缘层21的静电电容COX与耗尽层的静电电容CD的串联连接的值。这样，实现基于控制信号BC1、BC2的电容器Ca的电容的变更。需要说明的是，耗尽层的静电电容CD根据耗尽层宽的变化而变化，但通过充分注入电荷而使浮栅22完全耗尽，能够最终使静电电容CD稳定在一定值。因此，电位Vc的施加优选持续至浮栅22完全耗尽的程度为止。
如上所述，电容器阵列C1ARRAY构成了第一及第二谐振电路各自的一部分。因此，通过如上述那样向电容器阵列C1ARRAY内的各电容器Ca的浮栅22分别注入电子由此分别变更各电容器Ca的电容，第一及第二谐振电路的基准谐振频率会被变更。
另外，如上所述，电容器阵列C2ARRAY构成了第二谐振电路的一部分。因此，通过如上述那样向电容器阵列C2ARRAY内的各电容器Ca的浮栅22分别注入电子由此分别变更各电容器Ca的电容，第二谐振电路的基准谐振频率也会被变更。
未图示的外部装置具有关于操作开关4断开的情况和接通的情况分别测定电子笔1的基准谐振频率的功能、基于测定出的基准谐振频率与规格值之差而针对包含于电容器阵列C1ARRAY、C2ARRAY的各电容器Ca决定是否将电容从初始值变更的功能及将表示决定的结果的值向存储器11的电容器比特区域内写入的功能。因此，通过控制电路10进行上述控制，关于第一及第二谐振电路分别实现基准谐振频率向规格值的对准。
对控制电路10进行的其他处理进行说明。控制电路10也具有根据使用上述的数据SDAT而供给的来自外部装置的指示来控制操作开关4的有效/无效的功能。若具体说明，则首先开关12连接于端子C1M与端子C2M之间。控制电路10在被指示了操作开关4的无效化的情况下，生成使开关12接通的使能信号SSWEN，并向开关12供给。由此，在集成电路6的内部，端子C1M与端子C2M被短路，因此操作开关4成为无效。另外，控制电路10在被指示了操作开关4的有效化的情况下，生成使开关12断开的使能信号SSWEN，并向开关12供给。由此，在集成电路6的内部，端子C1M与端子C2M被切离，因此操作开关4成为有效。
另外，存储器11内的自由区域是存储用于将电子笔1与其他电子笔区分开的笔ID及其他信息的区域。存储于自由区域内的信息也使用上述的数据SDAT而由图示的外部装置写入。需要说明的是，电子笔1也可以将存储于存储器11内的自由区域的笔ID作为笔信息的一部分而朝向位置检测装置发送。通过这样，位置检测装置能够针对各电子笔1执行不同的处理(例如，针对各电子笔1改变描绘色的处理)。
如以上说明这样，根据本实施方式的集成电路6及电子笔1，通过在集成电路6内变更多个电容器Ca各自的电容，能够改变第一及第二谐振电路各自的基准谐振频率。因此，将图2与图8进行比较明显可知，能够以比利用基于激光的配线切割的情况小的面积来实现基准谐振频率的对准。
需要说明的是，在本实施方式中，虽然说明了将浮栅22用n型半导体构成的例子，但也可以用掺杂有p型的杂质的多晶硅等p型半导体来构成浮栅22。以下，参照图5来说明。
图5是本发明的第一实施方式的变形例的电容器Ca的示意性的剖视图。该图所示的例子在基板20由掺杂有p型的杂质的硅基板(p型半导体)构成这一点、浮栅22由掺杂有p型的杂质的多晶硅(p型半导体)构成这一点及电位Vc是比接地电位GND低的电位这一点上与图4所示的例子不同。
在图5的例子的电容器Ca中，在如上述那样在规定时间内施加了电位Vc的情况下，存在于基板20内的孔(正孔)被向与绝缘膜21的交界附近吸引，其中的一部分通过隧道效应而向浮栅22内移动。并且，蓄积于浮栅22内的孔在电位Vc的施加结束后也残留于浮栅22内。因此，浮栅22耗尽，因此与图4的例子的电容器Ca同样，能够利用控制电路10来变更电容器Ca的电容。需要说明的是，在图5的例子中也是，电位Vc的施加优选持续至浮栅22完全耗尽的程度为止，使耗尽层的静电电容稳定。
接着，对本发明的第二实施方式进行说明。本实施方式在不是通过多个电容器各自的电容的变更而是通过与多个电容器分别串联地设置的多个开关的通断状态的控制来变更谐振电路的基准谐振频率这一点上与第一实施方式不同，其他方面与第一实施方式是同样的，因此对同一结构标注同一标号，以下着眼于与第一实施方式的不同点来说明。
图6是示出本实施方式的电子笔1及集成电路6的电路结构的图。如该图所示，本实施方式的电容器阵列C1ARRAY构成为具有并联连接于端子C1P、C1M之间的多个电容器Cb(第二电容器)和与多个电容器Ca分别串联地连接的多个熔丝元件H(开关)。另外，本实施方式的电容器阵列C2ARRAY构成为具有在端子C2P、C2M之间并联连接的多个电容器Cb(第二电容器)和与多个电容器Ca分别串联地连接的多个熔丝元件H(开关)。各熔丝元件H均在调整谐振频率之前的阶段中被设为连接状态。
在设定于本实施方式的存储器11的电容器比特区域内，针对各熔丝元件H存储表示设为通断的哪个状态的值。该值使用上述的数据SDAT而由未图示的外部装置向电容器比特区域内写入。
本实施方式的控制电路10构成为，通过基于存储于电容器比特区域的值控制多个熔丝元件H各自的通断状态，来变更第一及第二谐振电路的谐振频率。
若具体说明，则控制电路10关于包含于电容器阵列C1ARRAY的多个熔丝元件H中的表示设为断开的状态的值存储于电容器比特区域内的熔丝元件H，生成用于切断的控制信号BC1并供给。由此，设为断开的状态存储于电容器比特区域内的熔丝元件H被切断，对应的电容器Ca被从电路切离，因此第一及第二谐振电路各自的基准谐振频率被变更。
另外，控制电路10关于包含于电容器阵列C2ARRAY的多个熔丝元件H中的表示设为断开的状态的值存储于电容器比特区域内的熔丝元件H，生成用于切断的控制信号BC2并供给。由此，设为断开的状态存储于电容器比特区域内的熔丝元件H被切断，对应的电容器Ca被从电路切离，因此第二谐振电路的基准谐振频率被变更。
如以上说明这样，根据本实施方式的集成电路6及电子笔1，通过在集成电路6内控制多个熔丝元件H的通断状态，能够改变第一及第二谐振电路各自的基准谐振频率。因此，能够以比利用基于激光的配线切割的情况小的面积来实现基准谐振频率的对准。
需要说明的是，在本实施方式中，虽然说明了作为与各电容器Ca串联地设置的开关而使用熔丝元件H的例子，但也可以使用其他种类的开关。在一例中，能够使用反熔丝元件作为该开关。另外，也可以使用能够多次切换的开关，而非如熔丝元件、反熔丝元件这样仅能控制1次通断状态的开关。例如，也可以使用MEMS(Micro ElectroMechanicalSystems：微机电系统)悬臂等MEMS开关。MEMS悬臂能够通过施加电压而切换接通断开。
接着，对本发明的第三实施方式进行说明。本实施方式在不是通过电子笔1内的谐振电路的谐振频率自身而是通过其差值来发送笔信息这一点及可变电容电容器的电容能够变更这一点上与第一实施方式不同，其他方面与第一实施方式是同样的，因此对同一结构标注同一标号，以下仅着眼于与第一实施方式的不同点来说明。
图7是示出本实施方式的电子笔1及集成电路6的电路结构的图。如该图所示，本实施方式的电子笔1构成为还具有可变电容电容器VCDPH。可变电容电容器VCDPH与可变电容电容器VC同样，是构成为根据向笔尖构件3(参照图1)施加的笔压而电容变化的电容器。另外，集成电路6构成为还具有开关13、14、固定电容电容器CMD及连接于谐振电路的端子PHC、DPHI。
若首先着眼于集成电路6的外侧，则本实施方式的可变电容电容器VC的另一端连接于端子DPHC而非端子C1M。另外，可变电容电容器VCDPH连接于端子DPHC、DPHI之间。
若接着着眼于集成电路6的内侧，则开关13设置于端子C1M与开关14的共用端子之间。另外，开关14构成为具有连接于开关13的一端的共用端子、连接于端子DPHC的第一选择端子及经由固定电容电容器CMD而连接于端子DPHI的第二选择端子。
控制电路10构成为具有按照来自位置检测装置的指示利用控制信号DPHEN1来控制开关13的通断状态的功能和按照来自位置检测装置的指示利用控制信号DPHEN2来控制开关14的选择状态的功能。
与本实施方式的电子笔1对应的位置检测装置构成为通过包括可变电容电容器VC的谐振电路(上述的第一及第二谐振电路)的谐振频率(以下，称作“第一谐振频率”)与不包括可变电容电容器VC的谐振电路(从第一及第二谐振电路去除了可变电容电容器VC的谐振电路)的谐振频率(以下，称作“第二谐振频率”)的差值来接收电子笔1发送出的笔信息。
若具体说明，则位置检测装置首先以使开关13接通且使开关14的连接成为第一选择端子侧的方式对电子笔1进行指示。该指示可以通过变更例如从未图示的传感器线圈发送的磁场的发送持续时间来进行(详情参照专利文献2)，在电子笔1及位置检测装置支持其他的通信手段(例如，蓝牙(注册商标)等近距离无线通信)的情况下，也可以使用该通信手段来进行。这一点关于后述的其他指示也是同样的。在进行了该指示后位置检测装置检测的谐振频率成为反映了笔压及操作开关4的状态的第一谐振频率。
接着，位置检测装置以使开关13断开的方式对电子笔1进行指示。在进行了该指示后位置检测装置检测的谐振频率成为不反映笔压的第二谐振频率。
位置检测装置取得这样检测到的第一及第二谐振频率的差值，基于取得的差值来取得笔信息。通过这样取得笔信息，即使在出货时间点下是与规格值相等的值的第一及第二谐振电路的基准谐振频率因金属的接近、温度变化、历时变化等而发生了变动的情况下，变动量也通过差值的取得而被抵消，因此位置检测装置能够正确地检测笔信息。
另外，与本实施方式的电子笔1对应的位置检测装置构成为基于用户操作来变更电子笔1的笔压曲线(表示向施加笔尖构件3的笔压与谐振频率的变化量的关系的曲线)。
若具体说明，则本实施方式的电子笔1支持与从第一及第二谐振电路切离了可变电容电容器VCDPH及固定电容电容器CMD的状态对应的第一笔压曲线和与在可变电容电容器VC上串联地连接有可变电容电容器VCDPH及固定电容电容器CMD的状态对应的第二笔压曲线这两种笔压曲线。位置检测装置构成为基于用户操作来选择这些第一及第二笔压曲线中的任一方，在选择了第一笔压曲线的情况下，以使开关13接通且使开关14的连接成为第一选择端子侧的方式指示电子笔1，另一方面，在选择了第二笔压曲线的情况下，以使开关13接通且使开关14的连接成为第二选择端子侧的方式指示电子笔1。电子笔1按照该指示来控制开关13、14的各状态。由此，能够根据用户操作来变更电子笔1的笔压曲线，作为其结果，能够以2个阶段来变更电子笔1的书写感(描绘感)。
如以上说明这样，根据本实施方式的集成电路6及电子笔1，在能够以比利用基于激光的配线切割的情况小的面积来实现基准谐振频率的对准的电子笔1中，即使在对准的执行后存在由金属的接近、温度变化、历时变化等引起的基准谐振频率的变动，也能够利用位置检测装置侧正确地检测笔信息。另外，作为其结果而笔压的精度提高，因此位置检测装置能够将用于判定电子笔1是否与触摸面接触的笔压的阈值(ON载荷)设定为更小的值。
另外，根据本实施方式的集成电路6及电子笔1，能够根据用户操作而以2个阶段来变更电子笔1的书写感(描绘感)。
以上，虽然对本发明的优选的实施方式进行了说明，但本发明完全不限定于这样的实施方式，本发明当然能够在不脱离其主旨的范围中以各种方案来实施。
例如，在上述各实施方式中，举出了利用谐振频率的变位来发送笔信息的情况，但本发明也能够应用于通过根据笔信息的内容将向谐振电路的信号的供给开启关闭而作为数字信息发送笔信息的情况。即，在该情况下，也可以在集成电路内准备与构成谐振电路的电容器并联连接的多个电容器，分别变更各电容器的电容，或者在集成电路内进一步准备与各电容器分别串联地设置的多个开关，分别可知多个开关各自的通断状态，由此改变谐振电路的基准共振频率。
标号说明
1 电子笔
2 壳体
3 笔尖构件
4 操作开关
5 基板
6 集成电路
10 控制电路
11 存储器
12、13、14 开关
20 基板
21 绝缘膜
22 浮栅
23 栅电极
BC1、BC2 控制信号
C1ARRAY、C2ARRAY 电容器阵列
C1P、C1M、C2P、C2M 端子
Ca 电容器
CB1、CB2、CMD 固定电容电容器
DPHC、DPHI 端子
DPHEN1、DPHEN2 控制信号
GND 接地端子、接地电位
H 熔丝元件
L 线圈
PIO 预备端子
Sa、Sb 开关
SCLK 时钟端子、动作时钟
SDAT 数据端子、数据
SSWEN 使能信号
VC 可变电容电容器
Vc 电位
VCDPH 可变电容电容器
VDD 电源端子、电位
VPP 电源端子、电位。

Claims (13)

1.一种集成电路，包括：
第一端子，连接于与线圈一起构成谐振电路的第一电容器的一端；
第二端子，连接于所述第一电容器的另一端；
多个第二电容器，在所述第一端子与所述第二端子之间并联连接；及
控制电路，变更所述多个第二电容器各自的电容。
2.根据权利要求1所述的集成电路，
所述多个第二电容器分别具有基板和形成于所述基板的上方的浮栅，
所述控制电路构成为，通过向所述多个第二电容器各自的所述浮栅分别注入电荷来变更所述多个第二电容器各自的电容。
3.根据权利要求2所述的集成电路，包括：
多个第一开关，与所述多个第二电容器分别对应地设置；及
多个第二开关，与所述多个第二电容器分别对应地设置，
所述多个第二电容器分别具有层叠由n型半导体构成的所述基板、绝缘膜、所述浮栅及栅电极而成的构造。
4.根据权利要求2所述的集成电路，包括：
多个第一开关，与所述多个第二电容器分别对应地设置；及
多个第二开关，与所述多个第二电容器分别对应地设置，
所述多个第二电容器分别具有层叠由p型半导体构成的所述基板、绝缘膜、所述浮栅及栅电极而成的构造。
5.根据权利要求3或4所述的集成电路，
所述多个第一开关分别具有连接于对应的所述第二电容器的所述栅电极的共用端子、连接于所述第一端子的第一选择端子及被供给相对高电位的第二选择端子，
所述多个第二开关分别具有连接于对应的所述第二电容器的所述基板的共用端子、连接于所述第二端子的第一选择端子及被供给相对低电位的第二选择端子，
所述控制电路构成为，通过将对应的所述第一开关切换至所述第二选择端子侧并且将对应的所述第二开关切换至所述第二选择端子侧，来变更所述多个第二电容器各自的电容。
6.一种电子笔，包括权利要求1～5中任一项所述的集成电路及谐振电路，其中，
所述第一电容器构成为包括可变电容电容器，该可变电容电容器构成为电容根据向笔尖施加的压力变化。
7.根据权利要求6所述的电子笔，
还包括连接于所述可变电容电容器的一端与所述第二端子之间的操作开关。
8.一种集成电路，包括：
第一端子，连接于与线圈一起构成谐振电路的第一电容器的一端；
第二端子，连接于所述第一电容器的另一端；
多个第二电容器，在所述第一端子与所述第二端子之间并联连接；
多个开关，与所述多个第二电容器分别串联地设置；及
控制电路，控制所述多个开关各自的通断状态。
9.根据权利要求8所述的集成电路，
所述多个开关分别由熔丝元件构成。
10.根据权利要求8所述的集成电路，
所述多个开关分别由反熔丝元件构成。
11.根据权利要求8所述的集成电路，
所述多个开关分别由MEMS开关构成。
12.一种电子笔，包括权利要求8～11中任一项所述的集成电路及谐振电路，其中，
所述第一电容器构成为包括可变电容电容器，该可变电容电容器构成为电容根据向笔尖施加的压力变化。
13.根据权利要求12所述的电子笔，
还包括连接于所述可变电容电容器的一端与所述第二端子之间的操作开关。
CN201910505065.4A 2018-06-15 2019-06-12 集成电路及电子笔 Pending CN110609625A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018114297A JP7261544B2 (ja) 2018-06-15 2018-06-15 電子ペン
JP2018-114297 2018-06-15

Publications (1)

Publication Number Publication Date
CN110609625A true CN110609625A (zh) 2019-12-24

Family

ID=66912567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910505065.4A Pending CN110609625A (zh) 2018-06-15 2019-06-12 集成电路及电子笔

Country Status (5)

Country Link
US (3) US10866657B2 (zh)
EP (2) EP4024172B1 (zh)
JP (1) JP7261544B2 (zh)
KR (1) KR20190142232A (zh)
CN (1) CN110609625A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI608385B (zh) * 2016-12-16 2017-12-11 矽統科技股份有限公司 主動式觸控筆
JP7261544B2 (ja) 2018-06-15 2023-04-20 株式会社ワコム 電子ペン

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050201025A1 (en) * 2004-03-09 2005-09-15 Jeng-Jye Shau Capacitor coupling circuits
US20070103228A1 (en) * 2005-08-23 2007-05-10 International Business Machines Corporation Stackable programmable passive device and a testing method
US20110227666A1 (en) * 2010-03-22 2011-09-22 Paratek Microwave, Inc. Method and apparatus for adapting a variable impedance network
US8044712B2 (en) * 2008-10-14 2011-10-25 Texas Instruments Incorporated Circuit and method for improved frequency resolution of wide-bandwidth digitally programmable RC active filters
US20140240298A1 (en) * 2013-02-25 2014-08-28 N-Trig Ltd. Stylus for a digitizer system
CN107526455A (zh) * 2016-06-22 2017-12-29 株式会社和冠 电子笔

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3069889D1 (en) 1979-01-18 1985-02-14 Ici Plc Guanidine derivatives, processes for their manufacture and pharmaceutical compositions containing them
JPH06204339A (ja) * 1993-01-05 1994-07-22 Nec Corp 高周波トランジスタ
EP1365507A1 (en) 2002-05-22 2003-11-26 Lucent Technologies Inc. Universal tuning and matching device
JP3739351B2 (ja) 2002-11-14 2006-01-25 沖電気工業株式会社 キャパシタンス調整回路
US7245529B2 (en) 2005-03-28 2007-07-17 Silicon Storage Technology, Inc. Dynamically tunable resistor or capacitor using a non-volatile floating gate memory cell
JP5417346B2 (ja) 2008-02-28 2014-02-12 ペレグリン セミコンダクター コーポレーション 集積回路素子内でキャパシタをデジタル処理で同調するときに用いられる方法及び装置
KR101350461B1 (ko) 2012-04-03 2014-01-09 주식회사 하이딥 튜너블 커패시터
JP6320231B2 (ja) 2014-08-04 2018-05-09 株式会社ワコム 位置指示器及びその製造方法
CN107077225B (zh) 2014-10-06 2019-12-17 株式会社和冠 位置指示器
CN110162194A (zh) 2018-02-14 2019-08-23 株式会社和冠 电子笔的电子电路及电子笔
JP7261544B2 (ja) * 2018-06-15 2023-04-20 株式会社ワコム 電子ペン

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050201025A1 (en) * 2004-03-09 2005-09-15 Jeng-Jye Shau Capacitor coupling circuits
US20070103228A1 (en) * 2005-08-23 2007-05-10 International Business Machines Corporation Stackable programmable passive device and a testing method
US8044712B2 (en) * 2008-10-14 2011-10-25 Texas Instruments Incorporated Circuit and method for improved frequency resolution of wide-bandwidth digitally programmable RC active filters
US20110227666A1 (en) * 2010-03-22 2011-09-22 Paratek Microwave, Inc. Method and apparatus for adapting a variable impedance network
US20140240298A1 (en) * 2013-02-25 2014-08-28 N-Trig Ltd. Stylus for a digitizer system
CN107526455A (zh) * 2016-06-22 2017-12-29 株式会社和冠 电子笔

Also Published As

Publication number Publication date
EP3582087A1 (en) 2019-12-18
US20190384416A1 (en) 2019-12-19
US11669176B2 (en) 2023-06-06
KR20190142232A (ko) 2019-12-26
EP3582087B1 (en) 2022-04-06
EP4024172B1 (en) 2023-09-06
US20210096661A1 (en) 2021-04-01
US20220253152A1 (en) 2022-08-11
JP7261544B2 (ja) 2023-04-20
JP2019219710A (ja) 2019-12-26
US11327584B2 (en) 2022-05-10
US10866657B2 (en) 2020-12-15
EP4024172A1 (en) 2022-07-06

Similar Documents

Publication Publication Date Title
US11669176B2 (en) Integrated circuit and electronic pen
US9151586B2 (en) Position indicator
TWI730035B (zh) 具有感測參考電位提供電路系統之指紋感測系統
JP2013191168A (ja) ペン型座標指示器
US20160334894A1 (en) Position indicator and position detecting device
JP2019053338A (ja) 電子ペン
CN104950139A (zh) 物理量检测传感器、电子设备、移动体以及电子电路
US7782123B2 (en) Semiconductor integrated circuit
CN109814228B (zh) 利用单个线圈控制相机模块的位置的设备和方法
JP6741901B1 (ja) 電子ペンに含まれた共振回路の共振周波数を調整する方法、電子ペン、及び電子ペンを生産する方法
EP2382662B1 (en) A circuit for detecting tier-to-tier couplings in stacked integrated circuit devices
JP7152386B2 (ja) 半導体装置
EP4195191A1 (en) Electronic device
US5982247A (en) CR oscillating circuit
CN116259268A (zh) 电子装置
TWI836638B (zh) 電子裝置
TW201212540A (en) IO circuit with high voltage tolerance and associated apparatus
JP6049045B2 (ja) 座標指示器、位置検出システム及び筆圧検出方法
CN116913190A (zh) 电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination