KR20190124276A - 다층 p형 접촉자를 갖는 III-V족 질화물계 발광 소자 - Google Patents

다층 p형 접촉자를 갖는 III-V족 질화물계 발광 소자 Download PDF

Info

Publication number
KR20190124276A
KR20190124276A KR1020197029008A KR20197029008A KR20190124276A KR 20190124276 A KR20190124276 A KR 20190124276A KR 1020197029008 A KR1020197029008 A KR 1020197029008A KR 20197029008 A KR20197029008 A KR 20197029008A KR 20190124276 A KR20190124276 A KR 20190124276A
Authority
KR
South Korea
Prior art keywords
layer
gan
light emitting
emitting device
led
Prior art date
Application number
KR1020197029008A
Other languages
English (en)
Other versions
KR102299465B1 (ko
Inventor
전치앙 마
동 리우
Original Assignee
위스콘신 얼럼나이 리서어치 화운데이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 위스콘신 얼럼나이 리서어치 화운데이션 filed Critical 위스콘신 얼럼나이 리서어치 화운데이션
Publication of KR20190124276A publication Critical patent/KR20190124276A/ko
Application granted granted Critical
Publication of KR102299465B1 publication Critical patent/KR102299465B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/002Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/34Materials of the light emitting region containing only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

다중 양자 우물(MQW) 핀 다이오드 구조를 갖는 발광 소자가 제공된다. 상기 발광 소자는 고농도로(heavily) 도핑된 p형 정공 주입층 및 얇은 p형 III족 질화물층으로 구성된 다층 p형 접촉자를 포함한다. 상기 정공 주입층 및 상기 p형 III족 질화물층의 재료는 격자 부정합된 재료들 사이에 형성된 이종접합을 통해 전류 터널링을 허용하는 재료의 층에 의해 분리된다.

Description

다층 p형 접촉자를 갖는 III-V족 질화물계 발광 소자
관련 출원에 대한 상호 참조
본 출원은 2017년 3월 24일자로 출원된 미국 특허 가출원 제62/476,070호의 우선권을 주장하며, 그 내용 전체가 본 명세서에 참조에 의하여 포함된다.
정부 권리에 대한 언급(REFERENCE TO GOVERNMENT RIGHTS)
본 발명은 DOD/DARPA이 수여한 HR0011-15-2-0002에 따른 정부 지원으로 이루어졌다. 정부는 발명에 대해 특정 권리를 갖는다.
250 nm 이하의 파장에서 작동하는 반도체 심자외선(deep-ultraviolet, DUV) 발광 다이오드(LED)는 살균, 바이오센싱, 의료 치료, 및 리소그래피와 같은 분야에서의 응용으로 인해 관심을 끌고 있다. 알루미늄 갈륨 질화물(AlGaN)은 전자기 스펙트럼의 UVA, UVB, 및 UVC 영역들에 걸친 직접적인 밴드갭 때문에 상용 UV LED에 널리 사용되는 재료이다. 그러나, 250 nm 이하의 파장에서, 어려운 상황이 발생하고 이 중에서 주요한 문제들은 다음과 같은 것들을 포함한다; 1) 비방사 재결합과 관련된 결함이 내부 양자 효율(IQE)을 심각하게 저하시킬 수 있기 때문에, 고-Al함량 AiGaN 재료의 결정 품질을 저하시키는 것; 2) 도너의 큰 이온화에너지(AlN:Si의 경우 280 meV) 및 억셉터의 보다 큰 이온화에너지(AlN:Mg의 경우 630 meV)로 인해, 특히 p형 AlGaN에 대한 상기 AlGaN의 낮은 전도성 및 낮은 캐리어 주입; 및 3) 통상적으로 매우 전도성의 옴 접촉을 형성하기 위해 채택되는 p-GaN 접촉층에 의한 흡수로 인한, 특히 DUV 파장에서의, 손상된 광 추출,
평면의 DUV LED는 흔히 매우 격자불일치 기판들 상에서 성장하고 높은 농도의 스레딩 전위(threading dislocations, TD)를 야기하며, 이는 낮은 내부 양자 효율에 기여하는 비방사 재결합 중심으로서 역할을 한다. 캐리어들이 3차원 구속으로 인해 비방사 재결합 중심으로부터 멀리 떨어져 있기 때문에, AlN 장벽들 사이에 단층 갈륨 질화물(GaN) 양자 우물들 및 도트들이 IQE를 개선하는 것으로 보여주었다.(Kandaswamy, et al. Tunnel-injection GaN quantum dot ultraviolet light-emitting diodes. Appl Phys Lett 102, 041103(2013); Taniyasu Y., et al., Polarization property of deep-ultraviolet light emission from C-plane AIN/GaN short-period superlattices. Appl Phys Lett 99, 251112(2011); Verma, et al. Tunnel-injection quantum dot deep-ultraviolet light-emitting diodes with polarization-induced doping in Ill-nitride heterostructures. Appl Phys Lett 104, 021105(2014); and Islam, et al. MBE-grown 232-270 nm deep-UV LEDs using monolayer thin binary GaN/AlN quantum heterostructures. Appl Phys Lett 110, 041108(2017). 참조) 1-2 단층(ML) GaN 양자 구조에 의한 232 nm에서의 발광이 보고되었다. 이것은 아마, 이론적 한계와 단일 단층 GaN 성장 정밀도를 고려하여, 이 GaN/AlN 양자 이종구조가 달성할 수 있는 가장 짧은 파장일 것이다. 또한, 발광 효율은 232 nm 광자보다 낮은 밴드갭 에너지(Alo.5Gao.5N의 경우 4.6)를 갖는 n-AlGaN 및 p-AlGaN (Al: 0.5 내지 1) 영역들의 흡수 및 재방출을 겪는다.
고-Al함량 AlGaN 재료에서 자유 캐리어 농도를 개선하기 위해, 연구자들은 편광 도핑을 개발하였고, 그 목적은 전기 전도도 및 정공 주입을 향상시키기 위함이다.(See, Islam, et al. MBE-grown 232-270 nm deep-UV LEDs using monolayer thin binary GaN/AlN quantum heterostructures. Appl Phys Lett 110, 041108(2017); Simon, et al. Polarization-induced hole doping in wide-band-gap uniaxial semiconductor heterostructures. Science 327, 60-64(2010); and Ambacher, et al. Two- dimensional electron gases induced by spontaneous and piezoelectric polarization in undoped and doped AlGaN/GaN heterostructures. J Appl Phys 87, 334-344 (2000). 참조) Al 조성 및 상응하는 편광 강도를 달리하여 도핑하는 것은 고유의 자발적 편광 효과를 이용하여 캐리어 농도를 증가시키기 위해 사용되어 왔다.(Jena, et al. Realization of wide electron slabs by polarization bulk doping in graded III-V nitride semiconductor alloys. Appl Phys Lett 81, 4395-4397(2002); Li, et al. Polarization induced hole doping in graded AlxGa1- xN(x = 0.7 ~ 1) layer grown by molecular beam epitaxy. Appl Phys Lett 102, 062108(2013); Neufeld, et al. Effect of doping and polarization on carrier collection in InGaN quantum well solar cells. Appl Phys Lett 98, 243507(2011); Sanchez-Rojas, et al. Tailoring of internal fields in AlGaN/GaN and InGaN/GaN heterostructure devices. Phys Rev B 61, 2773-2778(2000); and Kozodoy, et al. Polarization-enhanced Mg doping of AlGaN/GaN superlattices. Appl Phys Lett 75, 2444- 2446 (1999). 참조) (N면)([0001]) 결정학적 배향의 경우, AlxGa1 - xN에서 Al 몰분율(x)은 p접촉자 및 n접촉자를 향하여 등급을 매길 필요가 있으며, 이 경우에 효과적인 도핑에 필요한 x 등급 범위는 제한적이다. 궁극적으로, 이 방법은 상기 활성 양자 장벽들에서 Al 조성이 1에 접근할 때 적용할 수 없으며, 이것은 고에너지 광자(예를 들어, 250 nm 의 경우 ~ 5 eV)를 생성하기 위해 필요하다. 상기 Ga면([0001])은 상기 접촉자들을 향하여 Al 조성을 아래로 등급을 매겨야하고, 상기 밴드갭 에너지가 상기 방출된 광자의 에너지보다 작은 지점까지 아래로 등급이 매겨지면, 이것은 더 작은 밴드갭 에너지로 인해 높은 흡수층으로 작용할 것이다.
전자기 스펙트럼의 자외선, 심자외선, 및/또는 청색 영역에서 광을 방출하도록 구성된 소자를 포함하는 발광 소자가 제공된다.
발광 소자의 일 구현예로서, 상기 소자는: p형 접촉자를 포함하고, 상기 p형 접촉자는: (i) p형 도핑된 반도체 재료를 포함하는 정공 주입층; (ii) p형 도핑된 GaN(p-GaN)을 포함하는 p형층; 및 (iii) 상기 정공 주입층과 상기 p형층 사이에 배치 된 전류 터널링층을 포함한다. 상기 전류 터널링층은 상기 p형 도핑된 정공 주입 반도체 재료 및 상기 p형 도핑된 GaN의 밴드갭보다 넓은 밴드갭을 갖는 무기 재료를 포함한다. 상기 전류 터널링층과 상기 정공 주입층 사이의 계면 및 상기 전류 터널링층과 상기 p형층 사이의 계면은 에피택셜 구조를 갖지 않는다. 상기 발광 소자는 n형 접촉자 및 상기 p형 접촉자와 상기 n형 접촉자 사이에 배치된 진성(intrinsic) 반도체 재료를 포함하는 활성 영역을 더 포함한다. 상기 활성 영역은 교번하는 III-V족 질화물 장벽층 및 III-V족 질화물 양자 우물층의 다중 양자 우물(MQW) 구조를 포함한다.
본 발명의 다른 주요한 특징 및 장점은 하기 도면, 상세한 설명, 및 첨부된 청구범위를 검토하면 당업자에게 명백해질 것이다.
이하, 본 발명의 예시적인 구현예가 첨부된 도면을 참조하여 설명될 것이며, 이 중 동일한 도면 부호는 동일한 요소를 나타낸다.
도 1은 UV LED 에피택셜 구조 및 p-Si/Al203/p-GaN 이종접합 구조를 도시한다.
도 2는 p-Si/Al203/p-GaN 이종접합의 HRTEM 이미지이다.
도 3은 2 개의 캐소드 핑거들 사이에 하나의 애노드 핑거를 갖는 제작된 UV LED의 삽입된 광학현미경 이미지의 영역에 대응하는 SEM 이미지이다. 상기 스케일 바는 20 μm이고 상기 소자 면적은 1.31 x 10-3 cm2이다.
도 4(a)는 p-Si/Al2O3/p-GaN 이소형(isotype) 이종접합 시험 구조의 3d 예시이다. ALD에 의한 Al2O3의 증착 두께는 0.5nm이다. 이 시험 구조에 대한 p-GaN 두께는 200 nm이다. 도 4(b)는 금속 접촉자들 사이에 다양한 거리를 갖는 p-Si/Al2O3/p-GaN 이종접합의 측정된 전기적 특성을 도시한다. 도 4(c)는 금속 접촉자들 사이에 8 ㎛ 갭 거리를 갖는 1 MHz에서의 측정된 1/C2 대 전압을 도시한다. 도 4(d)는 상기 UV LED에 대한 개선된 정공 주입에 책임이 있는 평형 하에서의 상기 p-Si/Al2O3/p-GaN의 제안된 밴드 정렬을 도시한다. 전하 기호들이 정공들에 대해 도시되었다.
도 5(a)-도 5(d)는 p-Si/Al203/p-GaN/i-AlN/Alo.72Gao.28N/AlN QWs/n-Alo.74Gao.26N으로 구성된 LED 구조에 대한 전기 시뮬레이션을 나타낸다. 도 5(a)는 열 평형 하에서의 밴드 정렬을 도시한다. 도 5(b)는 순방향 바이어스(240 A/cm2) 하에서의 밴드 정렬을 도시한다. 도 5(c)는 정공 주입층으로서 제안된 Si를 갖는 LED 구조 및 제안된 Si를 갖지않는 LED 구조에 대한 정공 농도 비교를 도시한다. 도 5(d)는 순방향 바이어스 하에서 QW 영역 내에 전자 농도 분포 및 정공 농도 분포를 도시한다.
도 6(a)- 도 6(c)는 237 nm UV LED의 전기 특성 및 전계발광 성능을 나타낸다. 도 6(a)는 제작된 UV LED의 전류 밀도-전압 특성을 도시한다. 도 6(b)는 20 mA 내지 320 mA 범위의 구동 전류에서 취한 (선형 스케일) EL 스펙트럼을 도시한다. 도 6(c)는 광 출력 및 LED에 인가된 상응 전압 대 전류 밀도를 도시한다. 점선은 상기 광 출력의 선형 추세를 나타내기 위해 그려졌다.
도 7은 p-Si/전류 터널링층/p-GaN 층을 포함하는 에지-방출 레이저의 개략적 인 단면도이다.
도 8(a)는 XPS 측정에 의해 결정된 열 평형에서 Si NM/GaN 이소형 이종계면의 밴드 정렬을 도시한다. 도 8(b)는 Si NM/GaN 이종계면의 고해상도 투과 전자 현미경(HRTEM) 이미지를 도시한다. 도 8(c)는 상기 Si NM/GaN 이소형 이종계면의 옴-유사 I-V 특성을 도시한다.
도 9는 도 7에 도시된 유형의 LED를 제작하는 방법의 개략도이다.
도 10(a)는 LED A 및 LEDB의 입력 전력(input power) 특성을 도시한다. 도 10(b)는 모든 구동 전류 밀도에서 LED B의 전계 발광(EL) 피크 강도가 LED A의 것보다 높다는 것을 보여준다. 도 10(c)는 구동 전류 밀도가 0.5 에서 100 A/cm2로 증가할 때 LED A의 EL 스펙트럼을 보여준다. 도 10(d)는 구동 전류 밀도가 0.5 에서 100 A/cm2로 증가할 때 LED B의 EL 스펙트럼을 보여준다. LED들의 EL 스펙트럼의 색도 좌표(chromaticity coordinates)는 도 10(c) 및 도 10(d)의 삽도(inset) 내의 CIE 1931 다이어그램의 인접한 청색 영역 내에 각각 플롯팅된다. 도 10(e)는 100 A/cm2의 전류 밀도에서 15 °간격으로 0 °(정상)에서 90 °(수평)까지의 원거리장(far-field) 측정에 의해 조사된 각도에 따른 EL 방출 강도를 보여준다. 도 10(f)는 LED A 및 LED B에 대한 전류 밀도의 함수로서 방사속(radiant flux)을 도시한다. 도 10(g)는 LED A 및 LED B에 대한 전류 밀도의 함수로서 광속(luminous flux)을 도시한다. 도 10(h)는 LED A 및 LED B의 전류 밀도의 함수로서 열방출(thermal dissipation)을 나타낸다.
도 11(a)- 도 11(g)는 증가된 캐리어 주입으로 MQW에서의 현상을 나타낸다. 도 11(a)은 전류 밀도의 함수로서 LED A 및 LED B의 방출된 광자 및 주입 된 전자의 수를 도시한다. 도 11(b)는 광자 에너지 h v1 (여기서 h는 플랑크 상수이고 v는 광의 주파수임)를 갖는 LED A의 단일 QW를 도시한다. 도 11(c)은 증가된 캐리어 주입의 밴드-충전 효과로 인해 넓어진 영역에서 개선된 방사 재결합을 갖는 LED B의 단일 QW를 도시한다. LED B는 hv 1 내지 hv 2 (v 1 < v 2 ) 범위의 에너지를 갖는 광자를 방출한다. 도 11(d)는 상기 증가된 캐리어 주입에 의한 QW에서의 내부의 분극장(internal polarization field, P SP )의 스크리닝(즉, 양자-구속된 스타크 효과(QCSE)의 억제)을 도시한다. 점선 및 실선들은 각각 LED A 및 LED B에 대한 QW의 에너지 밴드를 나타낸다. 도 11(e)는 함께 플롯팅된 LED A 및 LED B의 에너지 밴드 다이어그램을 도시한다. 정공 주입에서의 개선은 GaN:Mg 영역으로부터 멀리 떨어진 영역보다 GaN:Mg 영역 근처에서 더 효과적이며, 이는 광자 생성의 증가를 야기한다. 도 11(f)는 상기 증가된 정공 주입으로부터 상기 MQW에서의 밴드-충전 및 내부 분극 스크리닝 효과와 관련된 LED A (△λLED A) 및 LED B (△λLED B)의 EL 피크 파장 이동을 도시한다. 도 11(g)는 상기 증가된 정공 주입에 의한 밴드-충전 및 내부 분극 스크리닝 효과에 의해 형성된 hv B2 의 광자 에너지를 갖는 LED B의 단일 QW의 이상적인 밴드 다이어그램을 도시한다.
도 12(a)-도 12(e)는 Si NM/GaN LED들의 개선된 효율을 나타낸다. 효율 측정을 위한 Si NM/GaN LED들(모든 베어칩(bare chips): 광 추출 설비가 사용되지 않음). 도 12(a)는 정규화된 월-플러그 효율(wall-plug efficiency, WPE)을 도시한다. 도 12(b)는 정규화된 효능(efficacy)을 도시한다. 도 12(c)는 상기 WPE 처짐 속도를 도시한다. 도 12(d)는 효능을 도시한다. 도 12(e)는 외부양자 효율(EQE) 처짐 속도를 도시한다.
도 13(a)는 LED A 및 LED B에 대한 정규화된 IQE를 도시한다. 도 13(b)는 LED A 및 LED B에 대한 IQE 처짐을 도시한다. 도 13(c)는 LED B 및 LED C에 대한 방사속을 도시한다. 도 13(d)는 LED B 및 LED C에 대한 광속을 도시한다. 도 13(e)는 LED B 및 LED C에 대한 WPE 비를 도시한다. 도 13(f)는 LED B 및 LED C에 대한 효능 비를 도시한다. 도 13(g)는 LED B 및 LED C에 대한 EQE 비를 도시한다.
도 14(a)는 LED 소자 구조의 개략도이다. 도 14(b)는 평형 상태에서 p-Si, p-GaN, i-Alo.77Gao.23N/AlN MQW, 및 n-Al0.7Gao.3N 접촉층으로 구성된 전체 LED 구조의 밴드 다이어그램이다. 도 14(c)는 300 A/cm2로 10V 순방향 바이어스 하에 p-Si, p-GaN, i-Alo.77Gao.23N/AlN MQW, 및 n-Al0.7Gao.3N/AlN 접촉층으로 구성된 전체 LED 구조의 밴드 다이어그램이다. 도 14(d)는 순방향 바이어스 하에서 상기 LED 구조에 걸친 캐리어의 농도 분포를 도시한다.
도 15(a)는 전형적인 LED의 전류 밀도-전압 특성을 선형 및 로그 스케일로 도시한다. 도 15(b)는 CW 작동에 따라 상이한 구동 전류 밀도 하에서의 EL 스펙트럼을 도시한다. 도 15(c)는 입력 전류 밀도의 함수로서 측정된 광 출력 및 구동 전류 밀도의 함수로서 관련 전압의 플롯이다. 도 15(d)는 40, 60, 80 및 100 mA의 전류에서 EL 스펙트럼의 로그 스케일 플롯이다.
도 16은 UV LED 구조의 개략적인 단면도이다.
도 17(a)-도 17(e)는 정공 수송을 위한 p-Si/Al2O3/p-GaN 터널링 접합을 나타낸다. 도 17(a)는 p-Si/Al2O3/p-GaN 이소형 이종접합 시험 구조의 단면도이다. ALD에 의한 Al2O3의 증착 두께는 0.5nm이다. 이 시험 구조에 대한 p-GaN 두께는 200 nm이다. 도 17(b)는 열 평형 하에서 p-Si/Al2O3/p-GaN의 시뮬레이션된 밴드 정렬을 도시한다. 도 17(c)는 Si 상에 인가된 2V 양의 바이어스 하에서 p-Si/Al2O3/p-GaN의 시뮬레이션된 밴드 정렬을 도시한다. 도 17(d)는 p-Si/Al2O3/p-GaN 이종접합에 걸친 시뮬레이션된 전류 밀도 및 터널링 속도 분포를 도시한다. 도 17(e)는 시뮬레이션되고 측정된 전기 I-V 특성을 도시한다.
도 18은 상기 구조들에 대한 광 추출 효율(LEE)에 대한 광학 시뮬레이션을 도시한다 : 사례 #1, 상기 접촉층으로서 상부에 200 nm p-GaN을 갖는 통상적인 UV LED의 LED 구조; 사례 #2, 본 개시의 설계.
도 19(a)는 전형적인 LED의 전류 밀도-전압 특성을 선형 및 로그 스케일로 도시한다. 도 19(b)는 CW 작동에서 20 mA, 40 mA, 60 mA 및 100 mA 구동 전류 하에서 EL 스펙트럼을 도시한다.
다중 양자 우물(Multiple quantuam well, MQW) 핀 다이오드 구조를 갖는 발광 소자 및 상기 소자를 제조 및 사용하는 방법이 제공된다. 상기 발광 소자는 다층 p형 접촉자; n형 접촉자; 및 상기 p형 접촉자 및 n형 접촉자 사이에 배치된 발광 활성 영역을 포함한다.
상기 발광 소자의 p형 접촉자는 고농도로 p형 도핑된 정공 주입층 및 p형 GaN(p-GaN)층으로 구성된다. 상기 정공 주입층 및 상기 p형 GaN층의 재료들은 격자 부정합되고 상기 격자 부정합 재료들 사이에 형성된 이종접합을 통해 전류 터널링을 허용하는 재료의 층에 의해 분리된다. 상기 p형 접촉자는 상기 정공 주입층의 재료를 상기 p형층의 GaN 재료 및 또한 소자 활성 영역의 진성 반도체 재료로부터 독립적으로 선택될 수 있게 하는 박막 전사 및 접착 공정을 이용하여 제작될 수 있다. 상기 전류 터널링층은 상기 정공 주입층 재료 및 상기 접촉층의 p형 GaN의 밴드갭보다 넓은 밴드갭을 갖는 무기 재료로 형성된다.
상기 고농도로 p형 도핑된 정공 주입층과 상기 소자의 활성 영역 사이에 p-GaN층을 배치하는 것은 상기 p-GaN 층이 본 구현예들, 여기서 상기 정공 주입층의 재료(예를 들어, 실리콘)와 상기 p-GaN 사이에 가전자대 밴드 오프셋이 상기 정공 주입층의 재료와 상기 활성 영역의 질화물 반도체(예를 들어, AlGaN 또는 AlN) 사이의 것보다 작은 구현예들에서 정공 주입을 향상시킬 수 있다. 또한, Al-함량이 높은 AlGaN과 같은 일부 질화물 반도체는 쉽게 산화되기 때문에, 상기 p-GaN은 소자 제작 동안 상기 활성 영역의 노출된 표면의 원하지 않는 산화를 피하거나 최소화하기 위해 사용될 수 있다.
본 명세서에서 사용된 용어 "전류 터널링층"은 적절한 재료로부터 제조되고, 전자 및/또는 정공에 대한 터널링층으로서 작용할 수 있을 정도로 충분히 얇은 것을 특징으로 하는 층을 의미한다. 즉, 통상적인 유전성(dielectric) 매체와는 달리, 양자 터널링을 통해, 반도체 재료의 제1층에서 제2층으로 전자 및 정공을 모두 통과시킬 수 있다. 따라서, 금속은 정공의 통과를 차단하기 때문에, 금속은 전류 터널링층에 적합한 재료가 아니다. 그러나 광범위한 비금속 무기 재료는 이러한 기준을 충족시킬 수 있다. 상기 전류 터널링층의 무기 재료는 벌크 형태로 유전체로서 작용할 수 있지만, 충분히 얇아서 전기 절연체로서 더 이상 작용하지 않는다. 상기 전류 터널링층은 상기 p형 접촉들 사이에 일종의 '접착제(glue)'를 제공한다. 또한, 상기 전류 터널링층은, p형 접촉의 인접층들로부터의 반도체 재료의 상호확산을 방지할 수 있다. 이는 원하지 않고 방해되는, 교차 오염된 반도체 계면층이 형성되는 것을 방지한다.
이 무기 재료의 층에 의해 제공되는 다른 이점은, 댕글링 결합 및 계면 상태(dangling bonds and interface states)가 최소화 또는 제거되도록, 그에 접하는 반도체 재료층의 표면을 보호할 수 있다는 것이다. 이 특성은, 두 개의 비 격자 정합된(non-lattice matched) 단결정 재료를 직접 접착할 때, 상기 두 재료들 사이에 형성된 화학 결합이 다수의 계면 상태를 생성할 수 있기 때문에, 유용하다. 이러한 계면 상태는 상기 두 재료들이 이상적인 정류 접합을 형성하는 것을 방지한다. 그러나, 상기 무기 재료가 삽입되면 상기 두 재료가 물리적으로 분리된다. 만일 상기 층이 충분히 얇고 상기 재료들을 화학적으로 패시베이션하는 능력을 갖는다면, 계면 상태의 수는 전자 및 정공이 모두 상기 층을 통해 효과적으로 터널링될 수 있는 수준으로 감소될 수 있다.
고유 활성 영역은 교번하는 장벽층 및 양자 우물층을 포함하는 MQW 구조를 포함하며, 이들 모두 III-V족 질화물 반도체로 구성된다. 상기 MQW 구조에서, 전하 캐리어는 "장벽" 재료의 층들 사이에 끼워진 "우물" 재료의 얇은 층들에서 양자 구속을 통해 제한된다. 상기 활성 영역은 하부 스페이서층 및 상부 스페이서층을 더 포함할 수 있으며, 이들 사이에는 MQW 구조가 배치된다. 상기 스페이서층들은 상기 고유 활성 영역의 두께를 증가시키기 위해 사용되며 도핑되지 않은 단결정 반도체 재료로 구성된다. 자외선 및 심자외선에서 방출되도록 설계된 활성 영역의 경우, 상기 우물층들은 알루미늄 함량이 높은 AlGaN을 포함할 수 있다. 예를 들어, AlxGa1-xN(여기서, x가 0.5 이상 또는 0.8 이상임)이 사용될 수 있다.
상기 발광 소자의 일부가 될 수 있는 다른 구성 요소로는 기판, 버퍼층, 피복층, 반사체, 전극 및 상호 전기 연결부와 같은, 흔히 그러한 소자에 포함되는 것들이 있다. 예를 들어, 상기 소자는 p형 접촉자 및 n형 접촉자와 전기적으로 소통하는 전극, 및 상기 소자의 활성 영역을 가로질러 전압을 인가하도록 구성된 전압원을 더 포함할 수 있다.
LED는 상기 MQW 핀 다이오드 구조를 포함할 수 있는 발광 소자의 예이다. LED의 일 구현예의 단면도를 도시하는 개략도가 도 1에 제공된다. 상기 LED는 기판(102) 및 n형 도핑된 반도체 재료를 포함하는 전자 주입층(104)을 포함하는 n형 접촉자를 포함한다. 이 구현예에서, 기판(102)은 상기 전자 주입층(104)이 에피택셜 성장되는 성장 기판이고, 따라서 상기 구조는 상기 기판 재료 상에 상기 전자 주입층의 반도체 재료의 에피택셜 성장을 촉진하는 버퍼층(106)을 더 포함한다. 교번하는 장벽층(107) 및 우물층(109)를 포함하는 MQW 구조를 포함하는 활성 영역(108)은 전자 주입층(104) 상에 배치된다. 상기 소자의 p형 접촉자는 MQW 구조(108)상에 배치되고 p형층(110)과 정공 주입층(112) 사이에 배치된 전류 터널링층(111)을 포함한다. 이 도면에 도시되지 않았지만, 상기 LED는 상기 정공 주입층 상에 전류 퍼짐층(current spreading layer)을 더 포함할 수 있다. 단지 예시로서, 기판(102)은 AlN 기판일 수 있고, 버퍼층(106)은 호모에피택셜 AlN의 층일 수 있고, 전자 주입층(104)은 n-도핑된 AlGaN(n-AlGaN; 예를 들어, Alo.82Gao.18N:Si)일 수 있고, MQW 구조(108)는 교번하는 A1N 장벽층 및 AlGaN(예를 들어, Al0 . 8Ga0 .2N) 양자 우물층을 포함할 수 있고, p형층(110)은 p형 GaN 층일 수 있고, 전류 터널링층(111)은 Al2O3층일 수 있고, 정공 주입층(112)은 단결정 Si(실리콘 나노막 또는 Si NM이라고도 함)의 얇은 층 또는 다결정 Si의 층일 수 있다.
또한, 레이저는 상기 MQW 핀 다이오드 구조를 포함할 수 있는 발광 소자의 예이기도 한다. 예를 들어, 상기 MQW 핀 다이오드 구조는 또한 도 7에 개략적으로 도시된 바와 같이, 에지-방출 레이저에 포함될 수 있다. 상기 에지-방출 레이저는 기판(202) 및 n형 도핑된 반도체 재료로 구성된 전자 주입층(204)을 포함하는 n형 접촉자를 포함한다. 하부 피복(206)은 전자 주입층(204) 상에 배치된다. MQW 구조를 포함하는 활성 영역(208)은 하부 피복(206) 상에 배치되고 상부 피복(207)은 활성 영역(208) 위에 배치된다. 상기 소자의 p형 접촉자는 상부 피복(207)상에 배치되고 p형층(210)과 정공 주입층(212) 사이에 배치된 전류 터널링층(211)을 포함한다. 애노드(214) 및 캐소드(216)는 정공 주입층 및 전자 주입층과 각각 전기적으로 소통하도록 위치된다. 단지 예시로서, 기재(202)는 AlN 기재일 수 있고, 전자 주입층(204)은 n-도핑된 AlGaN(예를 들어, Alo.82Gao.18N: Si)일 수 있고, 하부 피복(206)은 편광 도핑되고 그레이드화된(graded) AlGaN(예를 들어, 상기 전자 주입층 계면 근처에 n-Alo.82Gao.18N을 포함하고 활성 영역 계면 근처에 AlN을 포함하도록 한 조성 구배를 갖는 Si-도핑된 AlGaN)일 수 있고, MQW 구조(208)는 교번하는 AlGaN의 우물층 및 장벽층을 포함할 수 있고, 상부 피복(207)은 편광 도핑되고 그레이드화된(graded) AlGaN(예를 들어, 상기 활성 영역 계면 근처에 A1N 및 상기 p형층 계면 근처에 n-Alo. 82Gao.18N을 포함하도록 한 조성 구배를 갖는 Si-도핑된 AlGaN)일 수 있고, p형층(210)은 p형 GaN층일 수 있고, 전류 터널링층(211)은 Al2O3의 층일 수 있고, 정공 주입층(212)은 단결정 또는 다결정 Si의 층일 수 있다.
발광 소자를 형성하기 위한 방법의 일 구현예는 도 9에 개략적으로 도시되어있다. 도 9에서 패널(i)은 기판(902), 버퍼층(906), n형 도핑된 전자 주입층(904), 활성 영역(908), 및 p형층(910)을 포함하는 이종구조를 도시한다. 이 이종구조는 분자 빔 에피택시(MBE)와 같은 현재 사용되는 에피택셜 성장 기술을 이용하여 제조될 수 있다. 상기 p형층의 상부 표면상에, 전류 터널링층(911)이 증착된다(패널 (ii)). 예를 들어, 전류 터널링층(911)은 원자층 증착(ALD)을 이용하여 증착될 수 있다. 상기 전류 터널링층의 두께는 전형적으로, 단지 그것이 접착하는 반도체 재료의 층들 표면의 평균 제곱근(rms) 거칠기 정도일 필요가 있다. 예시로서, 일부 구현예에서, 상기 전류 터널링층은 약 0.5 내지 약 10nm 범위의 두께를 갖는다. 이는 약 0.5 내지 약 5 nm 또는 약 0.5 내지 약 3 nm 범위의 두께를 갖는 구현예들을 포함한다. 상기 전류 터널링층의 두께는 원자 스케일로 균일하지 않을 수 있기 때문에, 상기 층의 두께는 상기 이종구조의 접착 계면을 가로지르는 층의 평균 두께에 상응한다.
일단 전류 터널링층(911)이 형성되면, 도 9의 패널 (iii)에 도시된 바와 같이, 사전형성된 단결정 p형 도핑된 반도체 재료(912)의 층이 핀 다이오드 구조의 상부 표면상에 배치되어 상기 핀 다이오드 구조의 p층을 제공할 수 있다. 이는 실시예들에 예시된 바와 같이, Si NM 전사 및 접착 공정을 이용하여 달성될 수 있다. 상기 단결정 p형 도핑된 반도체 재료의 전사된 층과 상기 전류 터널링층 사이의 접착은 어닐링에 의해 향상될 수 있다. 다음으로, 캐소드 메사(mesa)(921)는 이종구조를 통해 n형 도핑된 전자 주입층(904)까지 아래로 에칭되고(패널 (iv)), 캐소드(923)는, 예를 들어, 금속화를 이용하여, 증착된다(패널 (v)). 이후, 애노드(925)는, 예를 들어 금속화를 이용하여 상기 단결정 p형 도핑된 반도체 재료(912) 상에 증착되고(패널 (vi)), 잔존하는 단결정 p형 도핑된 반도체 재료는 제거된다(패널 (vii)).
사전형성된 단결정 p형 도핑된 반도체층을 상기 전류 터널링층 상으로 전사하는 방법은 Si 핸들 웨이퍼와 같은 핸들 웨이퍼, 매립 산화물층, 단결정 p형 Si 또는 p형 Ge의 얇은 층과 같은 상기 p형 도핑된 단결정 반도체의 얇은 층으로 구성된 반도체-온-인슐레이터(semiconductor-on-insulator) 기판으로 시작하여 수행될 수 있다. 매립 산화물층은 상기 구조로부터 선택적으로(selectively) 제거된다. 예를 들어, 이것은 단결정 반도체의 얇은 층을 통해 개구(구멍)의 어레이를 형성한 다음, 상기 구멍을 통해 노출된 상기 매립 산화물층을 선택적으로 화학적으로 에칭 제거하여 수행될 수 있다. 이 구멍들은 규칙적으로 이격되거나 무작위로 이격될 수 있다. 결과로서, 상기 단결정 반도체의 얇은 층은 상기 하부 핸들 웨이퍼 상에 정착된다. 이후, 고무 스탬프와 같은 호스트 재료가 상기 단결정 반도체의 이형된 층의 상부 표면상에 가압되고, 상기 호스트 재료에 부착되고 상기 핸들 웨이퍼로부터 들어 올려진다. 후속 단계에서, 상기 단결정 반도체의 이형된 층은 상기 전류 터널링층과 접하게 되고, 상기 전류 터널링층 상에 전사된다. 상기 단결정층은 전사 및 접착 전 또는 후에 도핑될 수 있다. 이후, 상기 호스트 재료가 제거된다. 이러한 유형의 전사 및 접착 공정에 대한 보다 상세한 설명은 미국 특허공개 제2016/0204306호에서 발견될 수 있다.
단결정 p형 도핑된 반도체층을 상기 p형층 상으로 전사하는 대안적인 방법(때로는 스마트 컷(smart cut)이라고 지칭되는 기술)은 웨이퍼 접착 후 수소 주입을 이용하여 상기 반도체 재료에 분할 평면을 생성하는 것이다. 상기 스마트 컷 공정에 대한 설명은 Bruel et al., Proceedings 1995 IEEE International SOI Conference, 178 (1995)에서 발견할 수 있다. 이 기술에서, 매립 수소 주입층은 반도체 웨이퍼와 같은 p형 도핑된 반도체 기판에 형성된다. 수소 주입층의 깊이는 전사될 단결정 p형 도핑된 반도체층의 두께를 결정할 것이다. 일단 수소 주입을 통해 분할 평면이 형성되면, 상기 기판의 표면이 이전에 성장된 이종구조 상에 전류 터널링층과 접하게 된다. 이후, 상기 기판은 상기 수소 주입층에서 분할되고, 상기 기판의 벌크가 제거된다. 선택적으로(optionally), 상기 단결정 p형 도핑된 반도체층은 전사 후 화학적 기계적 연마를 이용하여 얇아질 수 있다.
단결정 실리콘에 대한 대안으로서, 다결정 실리콘이 정공 주입층으로서 사용될 수 있다. 다결정 실리콘의 얇은 막은, 예를 들어, 저압 화학 기상 증착(LPCVD)을 사용하여 상기 전류 터널링층 상에 증착될 수 있다.
전류 터널링층 위에 전사 공정 및 접착 공정 또는 LPCVD를 이용하여 제작된 이종접합의 인접한 층들은 에피택셜 구조를 갖지 않는다. 본 명세서에서 사용되는 용어 "에피택셜 구조"는 두 개의 층이 동일한 결정학적 배향을 갖도록, 상부층의 결정학적 배향이, 적어도 그들 사이의 계면의 영역에서, 그 하부층의 결정학적 배향에 의해 결정되는(또는, 그것과 일치되는) 구조를 말한다. 이러한 에피택셜 구조는, 두 재료 사이의 격자 부정합에 의해 유도된 계면에서의 변형 및 응력을 포함할 수 있고, 심지어 부적합한 부정합 전위(misfit dislocations)까지도 포함할 수 있다. 이러한 에피택셜 구조와 달리, 본원 구조의 비에피택셜층은 인접한 층들의 것과는 독립적인(예를 들어, 상이한) 결정학적 배향을 갖는다. 이와 같이, 에피택셜 구조를 갖지 않는 층들은 격자 부정합으로부터 유도된 변형 또는 응력, 및 격자 부정합으로부터 유도된 부정합 전위가 없다. 실제로, 상기 정공 주입층 및 상기 p형 접촉자의 p형층에 대해 선택된 반도체 재료는, 중간 버퍼층이 존재하더라도, 에피택셜 성장에 대해 이를 부적합하게 하는 격자 상수 부정합을 가질 수 있다.
일부 구현예에서, 상기 전류 터널링층의 무기 재료는 산화물이다. 이러한 구현예들에서, 상기 산화물은 금속 산화물, 반도체 원소의 산화물 또는 준 금속 원소의 산화물을 포함하거나(comprise), 이들로 이루어질 수 있거나(consist of), 본질적으로 이루어질 수 있다(consist essentially of). 금속 산화물 전류 터널링층에 사용될 수 있는 산화물의 예는 원자층 증착(ALD)을 통해 증착될 수 있는 것들을 포함하지만 이에 한정되지는 않는다. 이러한 금속 산화물의 예는 알루미늄 산화물(Al2O3), 티타늄 산화물(TiO2), 하프늄 산화물(HfO2), 탄탈륨 산화물(Ta2O5) 및 실리콘 이산화물(SiO2)를 포함한다. 일부 구현예에서, 상기 산화물에 존재하는 금속, 반도체 또는 준 금속 원소는, 이들과 접촉하고 또한 이들을 개재시키는 다른 반도체층들의 임의의 금속, 반도체 또는 준 금속 원소와 상이하다. 상기 p형 접촉자에서, 상기 전류 터널링층의 무기 산화물은 상기 정공 주입층의 단결정 p형 반도체 재료의 자연 산화물이 아니며; 상기 p형층의 p형 반도체(예를 들어, p-GaN)의 자연 산화물이 아니다(본 명세서에서, 자연 산화물(native oxide)이라는 용어는 산소 함유 환경에서 재료의 산화의 결과로서 반도체 재료상에 단일체로(monolithically) 형성되는 산화물을 의미한다. 예를 들어, SiO2는 Si의 자연 산화물이다.)
다른 구현예에서, 상기 전류 터널링층의 무기 재료는 질화물이다. 이러한 구현예에서, 상기 질화물은 금속 질화물, 반도체 원소의 질화물 또는 준 금속 원소의 질화물을 포함하거나, 이들로 구성되거나, 본질적으로 구성될 수 있다. 상기 질화물 전류 터널링층에 사용될 수 있는 질화물의 예는 원자층 증착(ALD)을 통해 증착될 수 있는 것들을 포함하나, 이에 한정되는 것은 아니다. 이러한 질화물의 예는 알루미늄 질화물, 실리콘 질화물, 및 티타늄 질화물을 포함한다. 일부 구현예에서, 상기 질화물에 존재하는 금속, 반도체 또는 준 금속 원소는, 이들과 접촉하고 또한 이들을 개재시키는 다른 반도체층들의 임의의 금속, 반도체 또는 준 금속 원소와 상이하다.
일부 구현예에서, 상기 전류 터널링층은 2 이상의 하위층(sublayer)을 포함하는데, 각각의 하위층은 무기 재료를 포함하되, 상기 하위층들의 두께의 총합이 여전히 그 층을 통하여 전자 및 정공의 터널링을 허용할 정도로 충분히 작다. 예를 들어, 복수의 무기 산화물 하위층을 포함하는 전류 터널링층에서, 상기 무기 산화물들은, 어느 하나의 산화물이 상기 2개의 인접한 반도체 재료 중 어느 하나를 패시베이션하고, 다른 산화물이 상기 2개의 인접한 반도체 재료 중 다른 하나를 패시베이션하도록 선택될 수 있다.
상기 정공 주입층 및 상기 p형층의 반도체 재료가 상이하여, 상기 두 재료에 의해 형성된 이종접합의 전자 에너지 밴드 다이어그램에 밴드 오프셋이 존재하게 된다. 상기 정공 주입층은 상기 p-GaN층으로부터 에피택셜 성장되지 않기 때문에, 상기 정공 주입층은 III-V족 반도체일 필요는 없다. 따라서, 상기 정공 주입층에 사용되는 단결정 반도체 재료 또는 다결정 반도체 재료는 p-도핑된 IV족 반도체 및 p-도핑된 II-VI족 반도체를 포함하는 광범위한 범위의 p-도핑된 반도체로부터 독립적으로 선택될 수 있다. 상기 IV족 반도체는 합금 및 화합물 반도체(예를 들어, SiGe:C, SiGe, SiGeSn 및 SiC)뿐만 아니라 원소 반도체(예를 들어, Si, Ge 및 다이아몬드를 포함하여 C)를 포함한다. 상기 정공 주입층 재료로서 단결정 또는 다결정 실리콘을 사용하는 이점은, 실시예 5에 예시된 바와 같이, 약 300 nm 미만의 파장을 갖는 방사선 및 특히 약 260 nm 미만의 파장을 갖는 방사선에 대한 광 반사체로서 작용할 수 있다는 것이다. 결과로서, 실리콘 정공 주입층을 포함하는 하부-방출 소자는 Al과 같이 보다 통상적인 접촉자 재료를 사용하는 하부-방출 소자에 비해 향상된 광 출력을 제공할 수 있다.
상기 정공 주입층의 반도체 재료는 고농도로 도핑된다. 일반적으로, 상기 재료가 반도체보다 금속처럼 작용하도록, 축퇴(degenerate) 도핑 레벨이 바람직하다. 예시로서, 상기 정공 주입층의 반도체는 1 x 1019 cm-3 이상의 도펀트 농도를 가질 수있다. 정공 주입층 재료의 일 구현예는 붕소 도핑된 단결정 실리콘이다.
상기 p형층의 반도체 재료는 Mg-도핑된 GaN과 같은 p-도핑된 GaN, 또는 다른 p-도핑된 III-V족 질화물로 구성되며, 이는 전기 전도성 경로를 제공한다. 상기 정공 주입층의 반도체 재료와 마찬가지로, 상기 p형층의 반도체 재료는 고농도로 도핑되고 축퇴형으로 도핑될 수 있다. 그러나, 상기 p형층의 도펀트 농도는 상기 정공 주입층의 도펀트 농도보다 낮을 수 있다. 예시로서, 상기 p형층의 반도체는 1 x 1018 cm-3 이상의 도펀트 농도를 가질 수 있다.
상기 활성 영역을 구성하는 반도체 재료의 층들(예를 들어, 상기 MQW 구조의 우물층 및 장벽층, 및 임의의 스페이서층), 상기 전자 주입층의 n형 도핑된 반도체 재료, 및 선택적으로 임의의 버퍼층, 및/또는 기판은 III-V족 질화물 반도체로 구성될 수 있다. 상기 III-V족 질화물 반도체는 이원, 삼원 및 고차원 화합물 반도체를 포함한다. III-V 족 질화물 반도체의 예는 GaN, AlN, InN, AlGaN, InGaN 및 InAlN을 포함한다.
상기 소자를 구성하는 반도체 재료의 층들의 두께는 목적하는 발광 소자 응용에 의존할 것이다. 그러나, 예시로서, 상기 소자의 일부 구현예에서, 상기 단결정 재료의 층들의 일부 또는 전부는 약 1000nm 이하의 두께를 갖는다. 만일 상기 전하 주입층 및/또는 상기 도핑된 접촉층의 반도체 재료가 상기 활성 영역의 방출 파장 범위 내의 방사선을 흡수한다면, 이들 재료의 두께를 한정하는 것이 유리하다. 예를 들어, 이러한 도핑된 반도체층은 50 nm 이하, 20 nm 이하, 10 nm 이하의 두께를 포함하여, 100 nm 이하의 두께를 가질 수 있다.
상기 p접촉자의 p형 반도체의 정공 주입 기능을 이용하기 위해, 실시예 1에 설명된 바와 같이, 상기 p-GaN 접촉층은 매우 얇은 것이 바람직하다. 상기 p-GaN이 충분히 얇으면, 상기 p형 반도체가 정공 주입을 제어하도록 상기 p-GaN은 완전히 공핍되고 모든 주입된 정공이 상기 p형 반도체 정공 주입층으로부터 나올 것이다. 따라서, 소자의 일부 구현예에서, 상기 p-GaN 접촉층은 50 nm 이하의 두께를 갖는다. 이는 상기 p-GaN층이 30 nm 이하의 두께를 갖는 구체예들을 포함하고, 추가로 상기 p-GaN층이 20 nm 이하의 두께를 갖는 구체예를 포함한다.
상기 발광 소자에 의해 방출되는 방사선의 파장은 상기 활성 영역에서 사용되는 반도체 재료에 의존할 것이다. 예를 들어, 재료의 적절한 선택에 따라, 상기 발광 소자는 전자기 스펙트럼의 자외선(UV; 250 nm 미만, 예를 들어 220 내지 240 nm 범위의 파장을 갖는 심자외선(DUV)을 포함하여, ~ 100 nm 내지 ~ 400 nm의 파장), 및/또는 가시광선(vis; 430 nm 내지 470 nm 범위의 파장을 갖는 청색을 포함하여, 400 nm 내지 780 nm의 파장) 영역에서 방출하도록 구성될 수 있다. 예시로서, 약 220 nm 내지 240 nm의 파장 범위에서 광을 방출하도록 설계된 발광 소자는, 단결정, 고 알루미늄함량, AlGaN 양자 우물층 및 단결정 AlN 장벽층의 교번하는 층들을 포함하는 MQW 구조를 갖는 활성 영역을 이용할 수 있다. 이 활성 영역은 n형 AlGaN 전자 주입층 위에 에피택셜 성장될 수 있다. 청색광을 방출하도록 설계된 발광 소자는 단결정 InGaN 양자 우물층 및 단결정 GaN 장벽층의 교번하는 층을 포함하는 MQW 구조를 갖는 활성 영역을 사용할 수 있다. 이 활성 영역은 n형 GaN 전자 주입층 위에서 에피택셜 성장될 수 있다.
실시예
실시예 1: 심자외선 (Deep Ultraviolet)-방출 LED
본 실시예에서, 전위 재결합 중심(dislocation recombination centers)에 의해 유도된 효율 저하를 완화시키는 Ga면(Ga-face) 고 Al조성 AlGaN 에피택셜(epitaxial) 이종구조를 성장시키기 위해 벌크 AlN 기판을 채택하였다. UV LED에서 상기 AlGaN의 재료 성장 품질 및 상기 UV LED의 후-Si 나노막(Si NM) 전사 특성은 XRD 및 PL에 의해 특성분석되었다.
불량한 정공 주입 및 불량한 p측 전도성의 문제를 해결하기 위해, 고농도로 p형 도핑된 단결정 Si 나노막(Si NM)을 i-AlN/Alo. 72Gao.28N MQW 평판형 에피택셜 성장된 구조에 접착시켰다. Si NM 접착의 완료시에, 상기 접착된 소자층들은 XRD를 사용하여 다시 특성분석되었다. UV LED를 메사 에칭(mesa etching) 공정을 이용하여 제작하였다. 소자 성능은 전류밀도의 함수로서 전류 밀도-전압 특성 및 EL 스펙트럼 강도를 포함하는 전계발광(electroluminescence, EL) 측정에 의해 특성분석되었다. 237 nm의 피크 방출 파장에 대하여, 245 A/cm2의 전류 밀도까지 방출된 광 강도의 저하가 관찰되지 않았다. 효율 처짐이 없는(droop-free) 거동은 상기 p형 Si NM에 의해 공급된 많은 정공의 집중에 기인한다. 상기 EL 스펙트럼은 237 nm에서의 피크가 우세하고 UV LED에서 흔하며 효율을 저하시키는 중대한 기생 방출이 없다. 임의의 광추출 구조를 이용하지 않은 채 265 μW의 광 출력 기록이 측정되었다. 또한, 개선된 정공 주입 메커니즘은 p-Si/p-GaN 이종접합을 가로지르는 정공 수송의 심층조사로부터 발생하는 제안된 밴드 정렬을 통해 아래에 설명하였다.
결과
에피택셜 구조의 성장 및 Si NM 정공 주입층의 형성
3차원 UV LED 구조의 층 구조를 도 1에 도시하였다. 상기 구조를 맞춤형 고온 반응기에서 저압 유기금속 기상 에피택시(LP-OMVPE)에 의해 AlN 기판상에서 성장시켰다. 상기 Al, Ga, N, Si 및 Mg 전구체는 수소 희석제에서, 각각 트리메틸알루미늄, 트리에틸갈륨, 암모니아, 실란, 및 비스(시클로펜타디에닐)-마그네슘이었다. 도 1에 도시된 바와 같이, 초기 400 nm AlN 호모에피택셜층에 이어서, 상기 능동 소자의 에피택셜 부분은 Si 도핑된 600 nm n-Alo. 74Gao.26N 전자 주입층, 3주기 2 nm Alo. 72Gao.28N/6 nm AlN MQW 활성 영역, 및 28 nm A1N 전자 차단층(EBL)으로 구성된다.
상기 AlN EBL에 이어서, 20 nm Mg 도핑된 p-GaN p형층을 성장시켜 AlN 표면의 산화를 피하였다. 상기 에피택셜층의 상부에서, 표준 RCA 방법으로 세정한 후 0.5 nm Al2O3 전류 터널링층을 원자층 증착(ALD)으로 증착시켰다. 상기 0.5 nm Al2O3층은 양자 터널층 및 패시베이션층으로서도 작용하여 다층 p접촉자의 격자 부정합된 이종접합을 형성한다. 실리콘-온-인슐레이터(silicon-on-insulator, SOI) 기판으로부터 사전이형된(pre-released) p형 도핑된(5xl019 cm-3) 단결정 Si NM 정공 주입층을 상기 Al2O3층의 상부로 옮긴 다음, 500℃에서 5분 동안 급속 열 어닐링(RTA)을 수행하였다. 상기 RTA 방법은 화학 접착 공정을 활성화시키고 상기 p-Si NM과 Al2O3 사이의 접착 강도를 증가시키기 위한 의도였다. 이 LED 설계에서, 반대 방향으로의 모든 방출은 p-GaN 및 p-Si에 의해 흡수되거나 반사되기 때문에 n-AlGaN 및 A1N 기판을 통해서만 빛이 방출된다. 그러나, 상기 AlN 기판은 UV 스펙트럼 범위에서 상당한 흡수를 가지므로, EL 평가를 위해 칩으로 다이싱(dicing)하기 전 흡수 손실을 감소시키기 위해 기판을 20 ㎛로 얇게 하였다. 얇게 한 후에도, 흡수 손실은 50 % 초과인 것으로 추정된다.
Si와 GaN 사이의 계면의 고해상도 투과전자현미경 (HRTEM)이미지를 도 2에 도시하였다. 상기 HRTEM 이미지는 평균 두께가 0.70 nm인 0.46-0.99 nm의 계면층이 형성되었음을 보여준다. ALD 증착은 Al2O3의 두께를 정확하게 제어할 수 있기 때문에, 상기 약간 증가된 계면 두께는 Al2O3의 변화를 나타낸다. 일부 위치에서 더 두꺼운 Al2O3는 아마도 RTA 어닐링법 동안에 화학 반응 및/또는 p-GaN 및/또는 p-Si로의 Al2O3의 확산에 기인한 것일 수 있다. 상기 HRTEM으로부터, Al2O3 전류 터널링층이 부분적으로 재결정화되었음을 알 수 있다. 도 3은 제작된 UV LED의 일부의 SEM 이미지를 나타내고, 전체 소자의 광학 현미경 이미지를 도 3의 삽도(inset)에 도시하였다. 순방향 바이어스 하에 상기 LED는 약한 청색광을 방출하였다. 상기 약한 청색광은 상기 p-GaN 및 상기 소자 내의 다른 곳에서 깊은 준위로부터 발생할 수 있으며 통상적으로 UV LED 문헌에 보고되어 있다.
p-Si/ Al 2 O 3 /p-GaN 이소형 (isotype) 이종 접합의 특성분석
p-Si로부터의 효율적인 정공 주입을 확인하기 위해, p-Si/Al2O3/p-GaN 이소형 이종접합의 전기 특성을 조사하였다(도 4(a)). 이 시험 구조에서 UV LED에 사용된 20 nm GaN과 비교하여 200 nm p-GaN이 사용되었음을 주목하라. p-Si/Al2O3/p-GaN 이소형 이종접합으로부터 측정된 전류-전압 곡선을 도 4(b)에 선형 스케일로 플롯팅하여 도시하였다. 상기 곡선은 0.3V 정도로 작은 턴온(turn-on) 전압에서 거의 옴 거동을 나타낸다. 상기 금속 접촉자들 사이의 간격이 8 ㎛에서 10 ㎛ 및 20 ㎛로 증가함에 따라, 주어진 전압에 대한 전류는, 예상대로, 상기 p-GaN 영역에서 더 큰 측면 전류 확산 저항으로 인하여, 감소하였다. 또한, 상기 p-Si/Al2O3/p-GaN 이종접합의 커패시턴스-전압 (CV) 측정을 1 MHz의 주파수에서 수행하였다. 상기 플랫 밴드(flat-band) 전압은 1/C2-V 플롯(도 4(c))에서 -0.97 V로 추출되었으며, 이는 p-Si/Al2O3/p-GaN 이종접합에 대해 -0.97 eV의 내부 확산 전위(built-in potential) Φ를 나타냈다. p-Si의 도핑 농도(5x1019 cm-3)는 p-GaN(1x1018 cm-3)보다 1자리수 이상 높기 때문에, 상기 내부 확산 전위가 주로 상기 p-GaN (단면 접합)으로부터 발생하며, 이는 도 4(d)에 도시된 바와 같이, 상기 p-GaN에서 Ga-극 표면의 0.97 eV 하향 밴드 벤딩(bending)으로 나타났다고 가정하는 것이 합리적이다. 또한, X선 광전자 분광법(XPS)을 사용하여 Al2O3 ALD 증착으로 p-GaN의 표면/계면을 조사하였으며, 이는 상기 CV 분석으로부터 0.97 eV 밴드 벤딩과 대략 일치하는 1.00 eV의 하향 밴드 벤딩값을 나타내었다.
내부 확산 전위의 측정에 기초하여, p-Si와 p-GaN 사이의 가전자대 오프셋(valence band offset)은 다음식에 의해 결정될 수 있다:
Figure pct00001
여기서 Φ는 상기 내부 확산 전위이며 -0.97 eV로 추출된다(See, S. M. Sze, et al., Physics of Semiconductor Devices. John Wiley & Sons, New York, 2007. 참조). 고농도로 도핑된 p-Si 및 p-GaN(수용체 활성화 비율 10%로 가정)에 대한 페르미 준위와 가전자대(Ef-Ev) 사이의 에너지 차이, δ p - si δ ρ - GαΝ 는 각각 -0.002 eV 및 0.12 eV로 계산하였다. 따라서, 상기 p-Si/Al2O3/p-GaN 이종접합에 대한 가전자대 오프셋 │△E v │는 1.092 eV이다. 전자 친화도 규칙으로부터 직접 얻어지는, 2.32 eV의 고유한 │△E v │값과 비교하여, p-Si에서 p-GaN으로의 정공 수송에 대한 에너지 장벽은 실질적으로 낮아졌다. 결과로서, Si에서 상기 MQW로 훨씬 더 많은 농도의 정공이 주입될 수 있다. 이러한 에너지 장벽의 차이는 Ga면 GaN의 표면의 음의 분극 전하뿐만 아니라 상기 분극 전하에 의해 유도된 계면층에 걸친 전압 강하에 기인한다. Si 및 GaN 모두에 효과적인 패시베이션층으로 작용하여, Ga면 GaN의 밴드 하향 벤딩을 감소시키며, 정공 수송에 대한 장벽 높이를 감소시킨 것은 바로 0.5 Al2O3 전류 터널링층의 사용이라는 것은 주목할 만한 사항이다.
상기 표면 밴드 벤딩 및 계면-유도된 가전자대 오프셋 이동의 상기 분석에 기초하여, 평형 하에서 상기 p-Si/Al2O3/p-GaN 이소형 이종접합의 밴드 정렬을 도 4(d)에 도시하였고 제로 바이어스(평형) 하에서 p-Si, p-GaN, i-AlN, i-AlN/Alo.72Gao.28N MQWs, 및 n-Alo. 74Gao.26N 접촉층으로 구성된 전체 LED 구조에 대한 상기 밴드 정렬을 도 5(a)에 플롯팅하였다. 순방향 바이어스 하에서, p-Si에서 p-GaN으로의 정공 수송에 대한 에너지 장벽은 외부로 인가된 전위에 의해 더욱 낮아져 정공이 흐르도록 함으로써, 전기 측정에 의해 지원되는 바와 같이, 효율적인 정공 수송을 가능하게 하였다. 순방향 바이어스(전류 밀도: 240 A/cm2) 하에서 전체 LED 구조에 대한 밴드 정렬을 도 5(b)에 플롯팅하였다. 상기 p형 Si로부터의 풍부한 정공들은 얇은 Al2O3 층을 통해 p-GaN 내로 터널링되었다. 상기 내부 확산 전위 및 인가된 순방향 바이어스의 결합 효과로 인한 밴드 벤딩으로 인해 상기 p-AlN에 인접한 계면에서 정공 축적이 일어났다. 이 LED 구조에서, 정공을 공급한 것은 p-GaN이 아니라 p-Si이다. 그 결과, 상기 p-Si는 정공 주입기 및 접촉층 둘 다로서 기능한다. 비교로서, Si를 갖지 않는 LED 구조에 대한 정공 농도도 또한 시뮬레이션하였고, 도 5(c)에 도시된 바와 같이 본원에서 제안된 구조의 정공 농도에 대해 플롯팅하였다. 상기 Si 정공 주입층을 이용함으로써, 특히 처음 2 개의 우물 내의 정공 밀도가 현저히 향상되는 것으로 관찰되었다. 결국, 상기 주입된 정공은 237 nm에서의 발광을 위해 Alo.72Gao.28N/AlN 양자 우물 내에서 n-Alo. 74Gao.26N에 의해 주입된 전자와 재결합한다. 도 5(d)는 상기 QW 영역 내의 전자 및 정공 농도 분포를 도시하며, 이는 상기 정공 주입 및 전자와 정공 사이의 결과적인 균형을 확인시켜준다. 순방향 바이어스 하에서 계면의 Al2O3층에 걸친 전압 강하가 증가함에 따라, 순방향 바이어스와 함께 상기 가전자대 불연속│△E v │는 더욱 감소될 수 있음에 대해 언급할 가치가 있다. 중요하게도, 본 실시예에서 사용된 상기 p-Si 정공 주입기 접근법은 다양한 파장을 커버하는 UV LED에 쉽게 적용이 가능하다. 상기 UV 파장이 짧아질수록, 불순물 p형 도핑은 관련 질화물 재료에서 훨씬 더 비효율적으로 된다. 결과로서, 상기 새로운 p-Si 정공 주입기 접근법은 매우 짧은 파장의 UV LED에 중요한 해결책이다.
소자 구조의 결정도 및 변형 특성분석
상기 Si NM에서 변형은 상기 계면에서 원치않는 밴드 벤딩 또는 심지어 표면 상태를 생성할 수 있기 때문에, 접착 공정 동안 변형 없는(strain-free) 접착을 유지하는 것이 중요하다. Cu-Kα1 방사선원(λ= 1.5406 A)을 갖춘 고해상도 XRD(PANalytical X'pert Pro MRD) 및 18.5 mW He-Ne(532 nm) 녹색 레이저를 갖춘 Horiba LabRAM ARAMIS 라만 공초점 현미경을 상기 Si NM이 AlN/AlGaN 구조와 접착 후 결정 품질 및 변형을 평가하는데 사용하였다. 상기 AlN 호모 에피택셜층 성장 이전에, 상기 AlN 기판을 고해상도 XRD 로킹(rocking) 곡선에 의해 조사하였고, 매우 좁은 FWHM은 높은 결정 품질을 나타내었다. 상기 p-Si/Al203/p-GaN/i-AlN/i-Alo. 72Gao.28N/AlN MQW/ n-Alo. 74GaNo.26/AlN 구조에서 취한 ~0.05°단계에서 30°~80°의 XRD 2-θ-Ω 스캔 범위는 각각 AlGaN(002) 방향, Al2O3(002) 방향, 및 Si(001) 방향에 대응하는 3 개의 피크를 나타낸다. AlGaN 및 Si로부터의 반치전폭(FWHM)값 0.075° 및 0.1°은 AlGaN 에피층 및 전사된 Si NM 층이 전사/접착 공정 동안 양호한 결정성을 유지하였음을 나타낸다. 상기 XRD 스펙트럼에서 42.1도에서의 약한 Al2O3 피크의 출현은 어닐링 공정 동안 ALD 계면의 Al2O3의 재결정화에 기인할 수 있는 결정성 Al2O3의 존재를 나타낸다. 약한 강도 및 넓은 FWHM은 작은 두께에 기인하며, 또한 ALD 증착된 Al2O3가 단지 부분적으로 결정화되었음을 의미할 수 있다. 상기 XRD 스펙트럼에 나타나는 Al2O3 피크는 계면 HRTEM 이미지와 일치한다(도 2). 라만 스펙트럼은 상기 Si 피크 및 상기 AlGaN 피크가 각각 520.8 cm-1 및 660.8 cm-1/860 cm-1에서 나타났으며, 이는 상기 전사된 Si NM 뿐만 아니라 AlGaN 에피층이 열 어닐링 후에도 접착 공정에 의해 유발된 변형이 없고, 이는 안정적인 이종구조를 형성하는데 중요하다는 것을 확인해 준다.
전기 및 광학 특성
237 nm LED에 대해 측정된 전류밀도-전압(J-V) 플롯(도 6(a))은 정류(rectifying) 특성을 나타낸다. 최대 인가된 전류 밀도는 Keithley 4200 Semiconductor Parameter Analyzer에 의해 제한되었다. EL 스펙트럼 및 광 전력 측정은 (임의의 광 추출 설비를 사용하지 않은) UV LED 방출을 Gooch 및 Housego OL 770-LED 보정 분광기의 6인치 적분구에 결합하여 수행하였다. 정전류 모드에서 전력이 공급되고 온도가 제어되지 않아, LED를 자체 가열되도록 하였다. 20 mA 내지 320 mA의 다양한 전류에 대한 EL 스펙트럼의 선형 스케일을 도 6(b)에 도시하였고, 도 6(b)에서 상기 Al0 . 72Ga0 .28N/AlN MQW로부터의 237 nm 방출 피크가 우세한 스펙트럼 특징이다. 20 mA 내지 320 mA의 전류 범위로, 상기 237nm 방출 피크의 강도는 구동이 증가함에 따라 단조적으로 증가한다. 상기 주요 피크 방출과 함께, 근 자외선 범위에서 감지된 다른 다소 약한 기생 피크가 있다. 상기 LED의 측정된 광 출력 및 인가된 전압 대 전류 밀도(L-I-V)를 도 6(c)에 플롯팅하였다. 상기 광 출력은 전류 밀도 245 A/cm2까지 선형으로 증가하는 것을 알 수 있는데, 이는 전류 320 mA에 맞먹는다. 이 선형 거동은 이 범위에서 효율 처짐이 없음을 의미하며, 이는 상기 정공 주입층으로서 p형 Si의 사용에서 직접 발생한다. 상기 큰 정공 밀도는 통상적인 질화물계 p형 주입기보다 전자와 정공의 균형을 개선함으로써 양자 효율을 향상시킨다. 효율 처짐없는 거동 외에, 0.016%의 외부양자 효율 및 0.003%의 월-플러그 효율(wall-plug efficiency)에 해당하는 27.3V의 외부 전압 바이어스로 245 A/cm2의 전류 밀도에서 UV LED로부터 265μW 출력을 측정하였다.
실시예 2: 청색 발광 LED
활성 영역이 600 nm의 두께로 성장된 결정성 n형 도핑된 Ga(n-GaN)을 포함하는 n형 접촉자 상에서 성장되는 것을 제외하고는, 실시예 1에서 기술된 것과 동일한 방법을 사용하여 청색 발광 LED를 제조하였다. 상기 n형 접촉층 상에 교번하는 6 nm 두께의 GaN 장벽층 및 3 nm 두께의 LixGa1-xN 우물층(여기서, x는 0.2 임)을 포함하는 MQW 구조가 형성된다. 이 활성 영역은 가시 스펙트럼의 청색 영역에서 파장을 갖는 광을 방출하도록 설계된다. p형 도핑된 GaN 층을 최종 장벽층 맨 위에 50 nm의 두께로 성장시키고 알루미늄 산화물 전류 터널링층의 얇은 층(~0.5 nm)을 ALD를 통해 p-GaN 위에 증착시켰다. 단결정 p형 도핑된 실리콘(p-Si)의 정공 주입층을 상기 알루미늄 산화물에 전사한 다음, 거기에 접착시켰다.
구조를 완성하기 위해, 캐소드 메사를 Cl2/BCl3/Ar 가스 혼합물을 갖춘 ICP에 의해 상기 n-GaN 접촉층까지 아래로 에칭하고 Ti/Al/Ti/Au의 금속 캐소드 스택(10 nm/10O nm/10 nm/200 nm)을 메사(mesa) 내에 증착시켰다. 이어서, Ni/Au(5 nm/5 nm)의 금속 전류 퍼짐층(current spreading layer)을 p-Si 정공 주입층의 상부 표면상에 증착시켰고 Ti/Au(10 nm/200 nm)의 애노드 금속 스택을 상기 전류 퍼짐층 상에 증착시켰다. 마지막으로, PECVD(플라즈마-강화 화학증기 증착)를 통해 절연층(SiO2) 분리 및 패시베이션층을 상기 구조 위로 성장시켰고 상기 패시베이션층에 인터커넥트(interconnects)를 형성시켜 외부 소자와의 전기적 접촉자를 제공하였다.
실시예 3: 심자외선 에지-방출 레이저(Edge-Emitting Laser)
기본 모드의 가로 방향 분포(transverse distribution)를 조사하기 위해 에지-방출 레이저를 시뮬레이션하였다. 상기 레이저는 도 7에 도시된 구조를 가졌고, 여기서 그 상부 피복 및 하부 피복은 100 nm 두께의 p- 및 n-그레이드화(p- and n-graded) AlGaN층(AlN에서 Alo.7Gao.3N까지), 및 20쌍의 QW(1.5nm Alo. 75Gao.25N/4.5nm Al0 . 55Ga0 .45N)로 구성된 활성 영역이었다. 상기 상부 피복 및 하부 피복은 피복층으로서 동시에 기능하고 상기 활성 양자 우물 영역에서 광을 구속하여, 상기 p형 접촉자의 p-GaN 및 p-Si와 관련된 광 흡수를 감소시켰다. 상기 QWs 영역 내의 광학 구속 계수(optical confinement factor)는 약 2.6 %로 계산되었고, 레이저를 발하는데 요구되는 재료 수익 역치(gain threshold)는 약 7000 cm-1이었다.
실시예 4: 청색 발광 다이오드
본 실시예는 다층 p형 접촉자를 포함하는 InGaN/GaN 청색 LED의 제작 및 작동을 예시한다. 상기 p형 접촉자를 만들기 위해, p형 Si NM을 하프늄 산화물(HfO2)의 얇은 필름이 ALD를 통해 증착되어 있는 p형 GaN 접촉층 상에 전사인쇄하였다. 상기 p형 Si NM은. p 유형 GaN과 비교할 때, 그것의 더 높은 활성화 캐리어 수준으로 인해, 정공 주입기로서 기능하여, 상기 LED의 향상된 피크 효율 및 처짐(droope) 속도를 야기하였다. 상기 다층형 접촉자에서 이소형 이종계면의 밴드 정렬은 Si NM 및 GaN의 표면 및 계면 전위 변화를 분석한 X-선 광전자 분광법 (XPS)을 사용하여 결정하였다. 상기 초박형 원자층 증착(ALD) 계면층은 전류 터널링층을 제공하였고 전사인쇄를 위한 GaN의 표면 상태를 개선시켰다. 상기 다층 Si NM/HfO2/p-GaN p형 접촉자 없는 GaN LED과 비교할 때, 상기 Si NM/GaN LED의 월-플러그 효율(WPE), 효능(efficacy), 및 외부양자 효율(EQE)의 피크값은 각각 10%, 18% 및 14%만큼 개선되었으며, WPE, 효능, 및 EQE의 처짐 속도는 각각 16%, 16% 및 19%만큼 감소하였다. 상기 MQW에서 증가된 캐리어 농도는 밴드-충전(band-filling) 효과 및 내부 분극 스크리닝 효과와 함께 캐리어 파동 함수(carrier wave function)의 분포에 있어서 균일성을 향상시켰다. 상기 Si NM/HfO2/p-GaN 이종계면으로부터의 상기 증가된 정공 주입 및 증대된 열 방출에 의한 전자 누출 감소의 효과는 상기 InGaN/GaN LED에서 오제 재결합(Auger recombination)의 효과를 극복하였고 효율 처짐을 개선하였다.
결과 및 논의
이소형 이종 계면을 가진 LED의 구조적 특성
상기 Si NM/GaN 이소형 이종계면을 가진 InGaN/GaN LED를 제작하는 공정 단계는 실리콘-온-인슐레이터(SOI) 웨이퍼의 실리콘 소자층에 보론 이온 주입으로 시작하고, 이어서 50 nm의 두께로 얇게 하였다. 상기 주입 및 활성화 어닐링 후, 상기 50 nm Si NM의 상부에서 도핑 농도(N A )는 8.8x1019 cm-3이었다. 상기 Si NM의 바닥으로부터 50 nm 이내에, 원형 전송선 측정(circular transmission line measurement) 및 시뮬레이션에 의해 얻은 N A 값은 중첩하였다. 상기 Si는 Si에서 B의 상대적으로 낮은 이온화에너지(45 meV)로 인해 높은 보론 도펀트 농도를 가질 수 있는 반면, 상기 GaN은 Mg의 높은 이온화에너지(170 meV)를 갖기에, 높은 농도를 달성하기가 어렵다. 희생 매립 산화물층의 제거를 위한 언더컷(undercut) 단계 이후, 상기 도핑된 Si NM을 폴리디메틸실록산(PDMS) 엘라스토머 스탬프를 사용하여 핸들 기판으로부터 방출하였다. 이어서, 전사 인쇄법에 의해 Si NM을 상기 InGaN/GaN LED 에피-웨이퍼 상에 적층시켰다. 전사 인쇄 공정 전에, 초박형 HfO2 전류 터널링층을 상기 InGaN/GaN LED 에피-웨이퍼의 상부 표면상에 ALD를 이용하여 증착시켰다. 상기 InGaN/GaN LED 에피-웨이퍼 상에 전사인쇄된 Si NM을 어닐링하여 접착 강도를 증가시키고 접합 계면에서 결함 상태를 감소시켰다. 상기 Si NM/HfO2/p-GaN LED는, 상기 Si NM 상부 표면에서의 전류 크라우딩(current crowding) 없이, 균일한 청색 발광 강도를 나타낸다. 상기 지속 가능한 결정 품질은 전사인쇄법에 의해 접착 형성을 평가하는 중요한 기준이었다. 고해상도 X-선 회절 분석기(HRXRD) 분석 및 라만 분광법을 SiNM/GaN 이종계면에 대한 이 기준을 평가하기 위해 적용하였다. 2θ의 함수로서 XRD 스캔은 34.7° 및 69.2°에서 주요 피크를 나타냈으며, 이는 각각 GaN(002) 에피층 및 전사된 Si NM(100)에서 비롯하였다. 상기 Si NM에 대한 2θ값은 전사인쇄 및 접합부 접착 단계 후에 변형 없는 단결정 품질을 나타내었다. 상기 변형되지 않은 벌크 GaN(34.5°)과 비교하여 GaN 에피층의 작은 피크 이동은 패턴화된 사파이어 기판(PSS) 상에서 에피성장 동안 상기 GaN과 InGaN 사이의 격자 부정합으로 인해 유도된 압전 변형에 기인하였다. 라만 시프트의 함수로서 라만 스펙트럼은 상기 전사된 Si NM(100) 및 GaN(002) 에피층에 대응하여. 519.2 cm-1 및 570.7 cm-1에서 2 개의 주요 피크를 각각 나타내었다. 상기 Si NM에 대한 라만 시프트는 이종계면의 접합부 형성 후에 상기 Si NM 내부에 거의 변형이 없음을 확인하였다. 상기 GaN 층에 걸친 라만 피크 이동은 567.6 cm-1에서 비변형된 GaN과 비교하여, 3.1 cm-1이었다. 이는 상기 InGaN/GaN 다층 에피성장으로부터 유래한 변형 때문이었다. 달성 가능한 높은 도핑/캐리어 농도 및 상기 GaN LED로부터의 청색광 파장의 투과율/흡수율/반사율을 고려할 때, 이소형 이종계면의 형성을 위해 상기 Si NM의 두께를 50 nm로 결정하였다. 상기 Si NM(50 nm) 및 Ni/Au 전류 퍼짐층(CSL)의 투과율(T)은 443 nm의 파장에서 각각 약 80% 및 75%이었다. 상기 Si NM/GaN LED의 제작방법은 캐소드 전극, CSL, 애노드 전극 및 인터커넥션(interconnections)의 형성을 계속하였다.
Si NM/GaN 이소형 이종계면의 밴드 정렬
상기 접촉자 이종계면이 형성될 때, 상기 Si NM 정공 주입층 내의 정공 캐리어는 상기 p형 GaN 접촉층으로 확산될 수 있었고 순방향 바이어스 하에 상기 GaN LED의 활성 영역으로 주입될 수 있었고, 이는 상기 p-GaN의 한정된 정공 농도를 극복하였고 상기 LED의 방사효율을 향상시켰다. 상기 Si NM/HfO2/p-GaN 이소형 이종계면의 밴드 정렬은 X선 광전자 분광법(XPS) 측정을 이용하여 결정되었다. 계면에서의 현상을 설명하기 위해, Si NM에 대한 Si 2p 및 GaN에 대한 Ga 3d (LED 웨이퍼의 p-GaN층)의 원자 결합에너지를 상기 Si NM/HfO2/p-GaN 이종계면의 표면 및 계면에서 측정하였다. Si NM 및 GaN 표면의 근-가전자대 최대치(near-valence band maximum: VBM) 영역에 대한 XPS 스펙트럼을 얻었다. 상기 VBM은 상기 가전자대 에지를 0의 강도까지 선형 외삽(linear extrapolation)함으로써, 결정하였다. 상기 Si NM 및 GaN의 VBM값은 각각 0.1 ± 0.10 eV 및 0.22 ± 0.10 eV이었다. 상기 이종계면에서 Si NM 및 GaN의 밴드 벤딩을 계산하기 위해, 먼저 Si 2p 및 Ga 3d의 결합에너지를 상기 벌크 표면에서 측정하였다. 이후, Si NM을 ~10 nm로 얇게 한 후 상기 이종계면에서 Si 2p 및 Ga 3d의 결합에너지를 측정하였다. XPS는 상기 표면으로부터 ~15nm 깊이에서 탈출하는 광전자를 감지할 수 있기 때문에, 상기 계면에서 Si 2p와 Ga 3d의 결합에너지 모두 얇은(thinned down) 이종구조로 측정할 수 있다. 상기 조성분석을 위해, 상기 Si 2p 스펙트럼을 Si(Si-Si)에 결합된 Si로, O(Si-O)에 결합된 Si로 나누는 동안, 상기 Ga 3d 스펙트럼을 N(Ga-N)에 결합된 Ga 및 O(Ga-O)에 결합된 Ga로 나누었다. 상기 계면에서 상기 Hf 4f 스펙트럼을 상기 Ga 3d 스펙트럼으로 검출하였다. 상기 상부 표면 및 계면에서 얻은 Si 2p 스펙트럼의 비교로부터, 상기 Si-O/Si-Si의 비는 12.71에서 42.23으로 증가하였고 상기 피크 결합에너지는 100.09 eV에서 99.43 eV로 이동하여, 상기 Si NM가 0.66 ± 0.10 eV(상향 밴드 벤딩)의 표면 전위로 상기 계면에서 더욱 산화되었음을 나타내었다. 상기 Ga 3d 스펙트럼의 비교에서, 상기 Ga-O/Ga-N의 비도 18.89에서 37.31로 증가하였고 상기 피크 결합에너지는 18.97 eV에서 19.07 eV로 이동하였는데, 이는 GaN이 또한 (-)0.10 ± 0.10 eV(하향 밴드 벤딩)의 표면 전위로 계면에서 산화되었음을 의미한다. 상기 열평형에서 Si NM/HfO2/p-GaN 이종계면의 밴드 정렬을 도 8(a)에 도시하였고, 이는 Si NM 및 GaN의 페르미 준위가 먼저 정렬되고, Si NM 및 GaN 각각은 상기 계면에서 그들 자신의 표면 전위를 나타낸다. 상기 가전자대 오프셋(△Ev)은
Figure pct00002
로 정의되며, 여기서 E CL 은 상기 핵(core) 레벨의 결합에너지이며, E v 는 VMB 값이며, 아래 첨자 b와 i는 벌크와 계면을 각각 나타낸다. 그 결과, Si NM/GaN 이종계면의 △E v 는 0.88±0.20 eV로 추정되었고, 이는 엔더슨 모델(Anderson's model, ~ 2.23 eV)로부터의, 상기 밴드 정렬의 밴드 오프셋(~ 2.23 eV)보다 작다. 상기 감소된 가전자대 오프셋은 상기 접합부 접착 단계 동안 상기 계면 산화물 영역의 형성(SiO2 + HfO2 + Ga2O3)에 기인하며, 이는 순방향 바이어스 하에서 상기 계면 영역을 통해 상기 Si NM에서 GaN으로의 정공 주입을 개선시킨다. 고해상도 투과 전자 현미경(HRTEM)에 의해 포착된 상기 Si NM/HfO2/p-GaN 이종계면의 원자 레벨 이미지는 계면 산화물 영역 형성 외에, Si NM 및 GaN의 결정 특성을 확인하였다(도 8(b)). 상기 이소형 이종접합의 전류-전압(I-V) 특성을 도 8(c)에 도시하였고, 이는 상기 이종계면의 장점(즉, 감소된 △E v )으로 인한 옴-유사 거동을 나타낸다. 상기 Si NM/GaN 이종계면의 밴드 정렬에 대한 파라미터를 표 1에 요약하였다.
Si NM/GaN 이종계면의 밴드 정렬의 요약
이종계면 비( % )
결합에너지(eV) 계면에서
표면 전위(eV)
Si-O/Si-Si Ga-O/Ga-N Si 2p Ga 3d VBM (E F )
Si NM 표면 12.71 100.09 0.10 ± 0.10 0.66 ±0.10 eV
Si NM 계면 42.23 99.43
GaN 표면 18.89 18.97 0.22 ± 0.10 (-)0.10 ±0.10 eV
GaN 계면 37.31 19.07
Si NM/GaN LED의 전기 특성
상기 Si NM/HfO2/p-GaN 이종계면을 갖는 GaN LED의 향상된 성능을 확인하기 위해, 참조 GaN LED(LED A, ibid.) 및 Si NM/HfO2/p-GaN LED (LED B, ibid.)의 전기 특성을 조사하였다. 상기 Si NM/GaN LED의 수직 구조는 순방향 바이어스 하에 상기 Si NM에서 GaN:Mg로 증가된 정공 주입을 제공하며, 여기에 더 많은 정공이 방사 전자-정공 쌍(EHP) 재결합을 위해 상기 MQW로 흘러갈 수 있다. 전형적으로, III족-질화물 LED의 MQW에서 상기 EHP 재결합의 효율은 상기 활성 영역으로 주입되고 n형 질화물 재료로부터 주입된 전자와 재결합되는 전체 정공들의 수에 크게 의존한다. 이는 비효율적인 캐리어의 활성화를 갖는 p형 질화물 재료의 낮은 정공 주입 속도 때문이다. 상기 GaN LED에 대한 상기 Si NM/HfO2/p-GaN p형 접촉자로, 상기 Si NM의 가전자대에 축적된 정공들은 순방향 바이어스 하에 상기 계면 산화물 영역을 통해 터널링함으로써 상기 GaN층의 가전자대로 쉽게 주입되었고 이로써 상기 MQW 내의 정공 농도 및 방사 재결합 속도를 증가시켰다. 도 10(a)는 LED A 및 LED B의 입력 전력(input power) 특성을 도시하며, 여기서 LED A에 비해 LED B의 낮은 입력 전력은 상기 증가된 캐리어 주입에 기인한다. LED B의 전계 발광(EL) 피크 강도는 모든 구동 전류밀도에서 LED A의 것보다 높다(도 10(b)). 상기 Si NM/GaN p형 접촉자를 갖는 더 높은 LED 강도는 상기 Si NM 정공 주입기로부터의 증가된 정공 주입 때문에, 상기 MQW에서 증가된 EHP 재결합 속도에 기인한다. 구체적으로, 구동 전류밀도가 0.5 에서 100A/cm2로 증가할 때, 상기 LED A 및 LED B의 EL 스펙트럼을 도 10(c) 및 10(d)에 각각 도시하였고, 상기 LED의 EL 스펙트럼의 색도 좌표(chromaticity coordinates)를 도 10(c) 및 10(d)의 삽도(inset) 내의 CIE 1931 다이어그램의 인접한 청색 영역 내 각각 플롯팅하였다. 각도 의존적 EL 방출 강도를, 도 10(e)에 도시된 바와 같이, 100 A/cm2의 전류 밀도에서 15°간격으로 0°(정상)에서 90°(수평)까지의 원거리장(far-field) 측정에 의해 조사하였다. 상기 LED B의 원거리장 방사 패턴은 상기 이종계면으로부터의 증가된 정공 주입에서 나온 개선된 방사 EHP 재결합율로 인해 모든 검출 지점에서 LED A의 것보다 더 강한 방출 강도를 나타내었다. 상기 GaN LED의 광 출력의 향상에 대한 이소형 이종계면의 효과를 조사하기 위해, 방사속(radiant flux) 및 광속(luminous flux)을 전류 밀도의 함수로서 검사하였다. 상기 방사속은 100 A/cm2의 전류 밀도에서 LED A와 비교하여 LED B의 광학 출력이 59% 개선되었음을 나타내었다(도 10(f)). 또한, 전류 밀도의 함수로서 상기 광속은 동일한 구동 전류밀도에서 LED A와 비교하여 LED B의 출력이 104% 개선됨을 나타낸다(도 10(g)). 또한, 참조 LED의 기울기와 비교할 때, 상기 Si NM/HfO2/p-GaN p형 접촉자를 갖는 LED B의 개선된 열전달 능력 때문에, 구동 전류밀도가 증가함에 따라 상기 방사속 및 광속의 더 높은 기울기는 감소된 자기가열(self-heating) 효과에 기인한다. 실제로, GaN(~130 Wm-1K-1)보다 열전도도(~150 Wm-1K-1)가 더 높은 Si NM은 LED의 히트 싱크로서 작동한다. 상기 Si NM이 상부 표면 전체를 덮은 LED B의 구조를 고려할 때, 높은 전류레벨에서 발생한 열이 상기 상부 Si NM으로 보다 효과적으로 전달될 수 있었다. 도 10(h)는 상기 LED B의 개선된 열방출 능력을 확인하며, 여기서 상기 LED B의 열방출량은 상기 동작 동안에 LED A보다 작았으며 구동 전류밀도가 증가함에 따라 상기 LED들 사이의 차이를 증가시켰다. 이는 상기 LED B의 접합부 온도가 LED A의 접합부 온도보다 낮으며, 상기 구동 전류밀도가 증가함에 따라 상기 LED들 사이에 온도 차이가 증가하였음을 나타낸다. 상기 증가된 비방사 재결합으로 인해 더 높은 접합부 온도는 광 출력을 감소시키기 때문에, 상기 구동 전류레벨이 증가함에 따라 상기 LED B의 효율 처짐 속도가 상기 LED들보다 작았으며, 이는 더 높은 전류 밀도에서 LED B의 효율 처짐 속도가 감소됨을 나타낸다.
증가된 캐리어 주입으로 인한 MQW에서의 현상
상기 동일한 에피성장 구조 때문에 상기 MQW 활성 영역에서 상기 방사 재결합 계수는 LED A와 LED B 모두 동일하다라는 추정과 함께, LED B에서 방출된 광자의 수의 증가는 상기 MQW 활성 영역에서 증가된 정공 농도의 증거이다. 상기 LED A 및 LED B의 방출된 광자 및 주입된 전자의 수를 도 11(a)에서 보여준다. 두 LED에 대해 주입된 전자의 수는 동일한 구동 전류밀도를 갖기 때문에 동일한 반면, 상기 방출된 광자의 수는 LED의 유형에 따라 다르다. 상기 주입된 전자의 수는 상기 주입된 정공의 수보다 크기 때문에, 상기 방출된 광자의 수 및 광 출력의 크기는 상기 MQW에 주입되고 상기 방사 재결합을 위해 전자와 재결합된 전체 정공들의 수에 의해 결정될 수 있다. 따라서, 상기 Si NM/HfO2/p-GaN p형 접촉자로부터의 향상된 정공 주입으로 인해 상기 LED B의 MQW에서 정공 농도가 증가한다는 것을 LED A의 방출된 광자의 수에 비해 증가된 LED B의 방출된 광자의 수로부터 추론할 수 있다. 상기 LED A 및 LED B의 p-GaN/EBL 옆에 있는 각각의 QW들을 도 11(b) 및 도 11(c)에 각각 도시하였다. LED A에서, 상기 가전자대에 주입된 정공들은 보통 상기 MQW의 저에너지 영역에 위치하고 상기 전도대에서 전자들과 재결합하여 광자 에너지 hv 1, (여기서 h는 플랑크 상수이고 v 1 은 광의 주파수임)를 갖는 EHP들의 방사 재결합을 야기한다(도 11(b)). LED B의 경우에, 정공 주입 속도가 증가함에 따라, 상기 MQW의 저에너지 영역과 고 에너지 영역 모두에서 증가된 정공 농도가 형성되어(즉, 밴드-충전 효과), 더 높은 광자에너지 hv 2 (v i < v 2 , 여기서 v 2 는 상기 MQW에서 밴드-충전 효과를 갖는 광의 주파수)를 갖는 EHP들의 방사 재결합을 야기한다(도 11(c)). 상기 증가된 정공 농도의 밴드-충전 효과는 광의 피크 파장의 청색이동을 유도하였다. 또한, 상기 MQW에서 증가된 정공 농도에 의해 MQW에서 증가된 캐리어 농도는, 도 11(d)에 도시된 바와 같이, 내부의 분극장(internal polarization field, P SP )을 스크리닝하였다. 검은색 점선 및 실선은 LED A 및 LED B에 대한 QW의 에너지 밴드를 각각 나타낸다. 광자 에너지 hv A (여기서, v A 광의 주파수임)를 갖는 LED A에서 보이는 바와 같이, 상기 분극장은 MQW의 기울기를 기울였고, 전도대 및 가전자대에서의 상기 전자 및 정공 파동 함수(ψe 및 ψh)의 중첩 위치를 분리하였으며, LED의 발광 효율의 감소를 초래하였다(즉, 양자-구속된 스타크 효과(quantum-confined Stark effect, QCSE).
LED B의 정공 주입 속도가 높을수록, 상기 가전자대에서 증가된 정공 농도는 상기 전도대 내에서 전자로 형성된 전기장을 향상시켜, 상기 MQW에서 내부의 분극장의 스크리닝을 야기하였다. 상기 감소된 분극장(P ' SP )은 상기 MQW의 가전자대 및 전도대의 평탄한 기울기 및 캐리어 파동 함수들 사이에 증가된 중첩 영역을 야기하였다(즉, QCSE의 억제). 상기 억제된 QCSE는 증가된 광자 에너지 hv B (V A < V B , 여기서 V B 는 MQW에서 증가된 정공 농도의 스크리닝 효과를 갖는 광의 주파수임)와 방사 재결합 효율을 향상시켰다. 도 11(e)는 LED A 및 LED B의 에너지 밴드 다이어그램을 도시하고 상기 이소형 이종계면에 의해 형성된 증가된 정공 농도의 밴드-충전 효과 및 내부의 분극 스크리닝 효과를 고려한다. LED B에서, 상기 정공 주입의 향상은 상기 p-GaN/EBL 측에 가까운 QW에서 더욱 두드러졌기에, 상기 밴드-충전 효과 및 스크리닝 효과는 또한 p형 측 근처의 QW에서 더욱 강해져, MQW에서 개선된 광자에너지, hv A1 < hv B2 (여기서 V A1 V B2 는 각각 MQW에서 증가된 정공 농도의 약한 밴드-충전 효과, 약한 스크리닝 효과, 강한 밴드-충전 효과, 및 강한 스크리닝 효과를 갖는 광의 주파수임)를 야기한다. 구동 전류밀도의 함수로서 LED A 및 LED B의 EL 피크 파장 이동을 도 11(f)에 도시하였고, 여기서 상기 파장의 청색이동은 상기 MQW로의 주입된 캐리어에 의한 밴드-충전 효과 및 스크리닝 효과와 관련이 있다. 구체적으로, 전류 밀도 0.5 A/cm2에서 LED A 및 LED B의 피크 파장은 각각 446.5 nm 및 446.6 nm이었고, 100 A/cm2의 전류 밀도에서는 각각 439.8 nm, 및 438.6 nm이었다. 구동 전류밀도가 증가함에 따라 LED A(△λLED A)에 비해 LED B(△λLED B)의 청색 이동 피크 파장이 더 많을수록, 상기 증가된 정공 캐리어 농도에 의해 MQW에서 증가된 밴드-충전 효과 및 스크리닝 효과를 나타낸다. LED B에서 단일 QW의 이상적인 에너지 밴드 다이어그램을 상기 평탄한 가전자대 및 전도대, 상기 중첩된 캐리어 파동 함수 프로파일, 및 광자 에너지 hv B2 로 도 11(g)에 도시하였다. 상기 전자 누출은 상기 p형 GaN의 정공과 재결합하는 활성 영역 위에서의 전자 흐름이며 효율 처짐을 야기한다. 상기 QW에서 증가된 정공 농도는 방사 재결합 효율을 높이고, 따라서 전자 누출량을 감소시켜, 상기 LED에서 개선된 효율 처짐을 야기한다.
Si NM/GaN LED의 향상된 효율
소켓 상에 와이어본딩 후 보정된 적분구(모든 베어칩(bare chips): 광 추출 또는 추가적인 열관리 설비가 사용되지 않음)에서 LED를 측정하였다. 상기 GaN LED에서 효율 처짐의 개선에 대한 이소형 이종계면의 효과를 평가하기 위해, 상기 월-플러그 효율(WPE), 효능(efficacy), 및 외부양자 효율(EQE)을 얻었고 이에 대응하는 처짐 속도를 추정하였다. 효율은 다음과 같이 정의된다: WPE는 입력 전력에 대한 방사속의 비이고, 효능은 입력 전력에 대한 광속의 비이며, 및 EQE는 주입된 전하 캐리어의 수에 대한 방출된 광자의 수의 비이다. 도 12(a)에 도시된 정규화된 WPE에 대하여, LED A 및 LED B에 대한 효율은 0.5 A/cm2에서 피크값에 도달한 후, 증가된 전류 밀도에 따라 감소하여 효율 처짐 거동을 나타낸다. 상기 LED B의 피크 효율은 LED A와 비교할 때, 10% 개선되었다. 도 12(c)에서 WPE 처침 속도는 LED B의 처짐 속도가, LED A와 비교할 때, 100 A/cm2에서 16% 개선되었음을 나타낸다. 또한 도 12(b)에서 LED A 및 LED B의 정규화된 효능은 상기 효율의 피크값이 0.5A/cm2에서 18%의 향상비로 발생함을 보여준다. 상기 LED B의 효능 처짐 속도는 도 12(d)에서 LED A와 비교할 때, 35 A/cm2에서 22% 및 100 A/cm2에서 16% 개선되었다. LED A 및 LED B의 정규화된 EQE는 각각 0.5 A/cm2 및 10 A/cm2에서 피크 효율 값에 도달하였고, 두 LED 모두, 도 12(b)에 도시된 바와 같이, 전류 밀도가 증가함에 따라 효율 처짐 거동을 나타내었다. 도 12(e)에 도시된 바와 같이, LED A와 비교할 때, LED B의 EQE 피크 효율은 100 A/cm2에서 14% 증가하였고 LED B의 처짐 속도는 19% 개선되었다. 상기 LED B의 개선된 피크 효율은 상기 Si NM /HfO2/p-GaN 이종계면의 정공 주입 속도가 증가함에 따라 상기 MQW에서 방사 재결합 속도가 증가함에 기인한다. 상기 증가된 정공 주입 속도에 의해 MQW에서 전자 농도 및 정공 농도의 대칭성의 개선은 방사 재결합에 대해 더 많은 EHP를 발생시켰다. 상기 LED B의 개선된 처짐 속도는 오제 재결합 효과에 대한 보상으로 설명될 수 있다. 상기 오제 공정은 3개의 캐리어를 포함하는데, 여기서 3번째 캐리어는 비방사 공정으로서 다른 2개 캐리어의 재결합으로부터 방출된 에너지에 의해 여기되어, 구동 전류밀도가 증가함에 따라 효율 처짐을 초래한다. 상기 Si NM/HfO2/p-GaN p형 접촉자를 갖는 LED의 구조적 특성으로부터, 상기 오제 공정의 결과는 상기 효율 처짐에 대한 감소된 전자 누설 및 개선된 열방출의 영향에 의해 보상되었다. 상기 증가된 정공 주입에 의한 향상된 방사 재결합 속도는 전자 누출을 감소시켰고, 상기 개선된 열적강도(thermal ability)는 상기 접합부 온도를 낮춤으로써 오제 재결합의 효과를 극복하고 LED의 효율 처짐 속도를 개선시켰다.
광 추출이 LED 효율에 미치는 영향
상기 GaN LED의 효율에 대한 광 추출의 효과를 상기 Si NM 및 상부 전극에서 광의 흡수를 고려하여 추가로 조사하였다. LED A 및 LED B에 대한 광 추출 효율(LEE)을 상부, 바닥, 및 측면-전파 광방출을 고려하여 유한 차분 시간 영역(finite-difference time-domain, FDTD) 방법을 이용하여 추산하였다. LED A 및 LED B의 LEE들은 각각 25% 및 15%인 것으로 추산되었으며, 여기서 상기 Si NM/HfO2/ p-GaN p형 접촉자 형성으로 더 많은 광을 흡수하였다. 상기 LEE 값들로부터, 상기 내부 양자 효율(IQE)을 IQE = EQE/LEE의 관계식을 이용하여 계산하였다. IQE는 상기 MQW에서 주입된 캐리어들의 수에 대한 상기 MQW에서 전체 방출된 광자들의 비로 정의되므로, 이것은 상기 LED의 방사 재결합 효율에 대한 증가된 정공 주입 효과를 직접 보여줄 수 있다. EQE의 추세와 같이, 상기 LED A 및 LED B의 IQE는 각각 0.5 A/cm2 및 10 A/cm2에서 피크값에 도달한 후, 도 13(a) 및 도 13(b)에 도시된 바와 같이, 전류 밀도가 증가함에 따라 처짐 거동을 드러내었다. LED B의 IQE 피크 효율 및 처짐 속도를 LED A와 비교할 때, 각각 48% 및 19%로 향상되었는데, 이는, Si NM/HfO2/p-GaN p형 접촉을 갖는 LED의 증가된 정공 주입, 감소된 전자 누출, 및 향상된 열방출로 인한 것이다.
고효율을 달성하기 위해, 상기 베어칩을 전극들, 렌즈들, 및 색-조절 재료와 같은 다른 요소들과 함께 패키징하였다. 그 중에서, 상기 전극들은 상기 방출된 광을 흡수하여 LED의 성능을 감소시켰다; 그러나, 상기 전극들의 최소 치수들을 인터커넥션 및 와이어본딩과 같은 후속 공정에 의해 제한하였다. SiNM/GaN LED B(정공 주입 면적: 0.0018 cm2)의 성능비를 더 작은 Si NM/GaN LED(정공주입 면적: 0.006 cm2, LED C)와 비교하여 상기 GaN LED에서 효율 처짐에 대한 상부, 광흡수 전극의 효과를 조사하였다. LED B 및 LED C에 대해 Si NM에 대한 애노드(폭 : 10 ㎛)의 비는 각각 17 % 및 26 %이었다. 상기 LED B의 출력 및 효율은 비율 비교를 위해 각 입력 전류 밀도에서 1.0으로 설정하였다. 도 13(c) 및 도 13(d)에서 LED B 및 LED C의 방사속 특성 및 광속 특성은 100 A/cm2의 전류 밀도에서 방사속이 각각 8.02 mW 및 2.54 mW이었고, 100 A/cm2의 전류 밀도에서 광속이 각각 0.29 lm 및 0.097 lm임을 보여주었다. LED B 및 LED C의 출력의 비는 정공 주입 영역의 비보다 크고, 이는 더 작은 LED C에서 광의 손실이 더 우세함을 암시한다. 또한, LED B 및 LED C에 대한 WPE, 효능, 및 EQE의 처짐 속도를 도 13(e)-13(g)에서 조사하였고, 여기서 100 A/cm2에서 LED B 및 LED C의 처짐 속도는 WPE에 관하여 각각 54 % 및 56 %이었고; 및 효능에 관하여 각각 63 % 및 64 %이었고; 및 EQE에 관하여 각각 29 % 및 32 %이었다. 35 A/cm2에서 LED B 및 LED C의 처짐 속도는 효능에 관해 41% 및 46%이었다. LED B와 비교할 때, LED C의 효율 처짐 속도가 더 높은 것은 정공 주입 영역에 대한 전극들의 비가 크기 때문일 수 있고, 이는 더 많은 광자를 흡수하고 방사 재결합 효율을 방해하게 할 수 있다. 그럼에도 불구하고, Si NM/HfO2/p-GaN p형 접촉자를 갖는 LED의 효율 처짐 속도는, 정공 주입 영역에 대한 전극들의 비와 관계없이, 그러한 접촉자를 갖지 않는 LED와 비교할 때 더욱 향상되었다. LED A, LED B 및 LED C의 향상된 효율 처짐 속도를 표 2에 요약하였다.
향상된 효율 처짐 속도의 요약
100 A / cm 2 에서 처짐( % ) WPE ( 35 A / cm 2 에서 ) 효능 EQE
LED A 70 79(63) 48
LED B 54 63(41) 29
LED C 56 64(46) 32
향상된 처짐 속도(%) 16 16(22) 19
방법
재료 준비. 상기 InGaN/GaN LED 에피웨이퍼를 금속 유기 화학 기상 증착에 의해 PSS의 (OOO1)면에서 성장시켰다. 먼저, GaN 버퍼층을 성장시켰고 1 x 1019 cm-3의 도핑 농도로 600 nm Si-도핑된 GaN층을 성장시켰다. 이후, 350 nm의 의도하지 않게 도핑된 GaN 그레이딩(grading) 및 150 nm의 사전변형된 InGaN 층을 성장시켰고, 이어서 3/6 nm의 양자 우물/장벽 두께 및 20 nm EBL을 갖는 8 주기의 Ino. 2Gao.8N/ GaN MQW을 성장시켰다. 마지막으로, 50 nm 두께의 Mg-도핑된 GaN p형층을 5 x 1019 cm-3의 도핑 농도로 성장시켰다. 상기 에피웨이퍼를 RCA 세정을 이용하여 습식 화학 세정 단계로 처리하였다. 0.5 nm HfO2를 질소 충전된 글로브 박스와 통합된 Ultratech/Cambridge Nanotech Savannah S200 ALD 시스템에서 세정된 채로 GaN LED 에피웨이퍼 상에 증착시켰다. 99.99% 순수한 TDMAH(Sigma-Aldrich Co.) 및 18 ΜΩ의 고순도 H2O(The Science Company)를 ALD 전구체로 사용하였다.
Si NM 전사인쇄. 먼저, 9 x 1014 cm-3의 도핑 농도를 갖는 p-SOI(Si/box = 205/400 nm) 웨이퍼를 1050 ℃에서 MRL 튜브 내에서 산화시켜 이온 주입을 위한 표면 산화물층을 성장시켰다. 그리고 나서, 상기 p-SOI를 15 keV 에너지, 3 x 1015 cm-2 조사량 및 7도 경사에서 B 도펀트로 이온 주입한 다음, 이온 활성화를 위해 1050 ℃에서 어닐링하였다. 이온 주입된 SOI 웨이퍼의 상부 180 nm Si층의 도핑 농도는 1.56 x 1020 cm-3이었다. 상기 Si NM 제조를 위해, 상부 Si 표면을 단지 50 nm 두께의 Si 층이 남을 때까지 상기 MRL 튜브 내에서 건식 산화에 의해 산화시켰다. 상기 표면 산화물을 49% HF 수용액에 대한 40% NH4F 수용액의 부피비를 6:1로 한 버퍼 산화물 에천트(etchant)에서 제거하였다. 상기 50 nm Si층의 상부 도핑 농도는 8.8 x 1019 cm-3이었다. 상기 Si NM을 포토리소그래피 공정을 통해 얇게 한 SOI 웨이퍼상에 패턴화하였다. 상기 Si NM 상에서 에칭 구멍들의 직경 및 주기성은 각각 4 ㎛ 및 50 ㎛이었다. 상기 언더컷 단계(즉, 박스층의 제거)는 상기 Si NM 패턴화된 SOI 웨이퍼를 1:1 H20로 희석된 49 % HF 용액에 침지시켜 수행하였다. 이어서, 방출된 50 nm Si NM을 PDMS 엘라스토머 스탬프를 이용하여 Hf02 -증착된 GaN LED 웨이퍼 상으로 전사인쇄하였다. 상기 전사된 NM을 600℃에서 어닐링하여 접착 강도를 증가시키고 예상치 못한 계면 결함 상태를 제거하였다.
Si NM/GaN LED 제작. 상기 Si NM/GaN LED 및 참조 GaN LED 웨이퍼 상에서, 상기 캐소드 메사를 포토리소그래피 공정에 의해 패턴화하였고 다음의 조건 하에서 10 sccm BCl3, 16 sccm Cl2, 및 3 sccm Ar 가스로 유도 결합 플라즈마(ICP)를 이용하여 상기 n-GaN 층에 이르기까지 에칭시켰다: 100 W ICP/500 W RF 전력, 190 V DC 전압, 및 4 mT 압력. 이후, 캐소드 전극을 상기 메사 영역 내에서 패턴화하였고 Ti/Al/Ti/Au(10/100/10/200 nm)을 e-빔 증발을 사용하여 상기 캐소드 금속에 대해 증착한 다음, 600 ℃에서 30 초 동안 옴성(ohmic) 어닐링하였다. 이종계면을 갖는 상기 LED들의 상부 Si NM 상에 및 상기 참조 LED들의 p-GaN 상에 Ni/Au(5/5nm) CSL을 증착시켰고, 상기 애노드 전극을 패턴화하였으며 애노드 금속으로 Ni/Au(10/300 nm)를 증착시킨 다음, 600 ℃에서 30초 동안 어닐링하였다. ICP 공정을 이용하여 LED를 분리시켰다. 상기 제작된 LED들을 600nm SiO2층의 플라즈마-강화 화학 기상 증착과 인터커넥션 공정을 거친 후 Ti/Al/Ti/Au(20/1000/20/200nm) 인터커넥션 전극들을 증착시켰다. 이 후, 상기 LED들을 적분구에서 효율 측정을 위해 소켓 상에 장착하고 Al 와이어본딩하였다.
XPS 측정. 원자 원소의 결합에너지 레벨을 XPS로 측정하였고 Thermo Fisher Scientific Avantage Software를 사용하여 분석하였다. SiNM 및 GaN의 VBM 및 Si 2p, Ga 3d, Hf 4f, N 1s, O 1s 및 C 1s의 핵(core) 레벨을 측정하여 Si NM/GaN 이종계면의 표면 및 계면 조건을 분석하였다. 표준 이륙각도를 갖는 단색 Al Kα X-선 소스(hv = 1486.60 eV)를 사용하였다. 각각의 측정을 1.63 A 필라멘트 전류, 3.00 mA 방출 전류, 및 12 kV 가속 전압으로 0.02 eV 단계, 50 ㎛ 스폿 사이즈(spot size), 50 eV 통과 에너지, 및 50 ms 체류 시간으로 20회 반복하였다. XPS 장비는 Au 4f7 /2의 84.00 eV, Ag 3d5 /2의 368.20 eV, 및 Cu 2p3 /2의 933.00 eV에서 표준 피크 위치로 보정하였다. 284.80 eV에서 C 1s 피크를 표면 전하에 의해 유도된 결합에너지 이동을 오프셋하기 위해 참조하였다. 핵(core) 레벨 중심의 불확실성은 ± 0.015 eV이다.
특성분석. 상기 에피웨이퍼의 수직 형태를 Zeiss LEO 1530 Gemini 전계 방출 SEM에 의해 스캔하였다. 상기 얇은 층들의 투과율을 Perkin-Elmer Lambda 19 UV/VIS/NIR 분광 광도계에 의해 측정하였다. 상기 원자핵 레벨의 결합에너지를 Thermo Fisher Scientific K-Alpha+ XPS에 의해 조사하였다. 상기 재료 표면들의 3D 형태를 Zygo New View 간섭계를 이용하여 분석하였다. 상기 웨이퍼들의 표면 거칠기를 Bruker Multimode 8 원자간력 현미경에 의해 특성화하였다. 상기 재료의 결정 특성을 PANalytical X'Pert PRO MRD HRXRD에 의해 측정하였고, 상기 층들에서의 변형을 Horiba Jobin Yvon Labram Aramis Raman에 의해 측정하였다. 원자레벨의 계면 이미지를 FEI Tecnai HRTEM에 의해 캡처하였다. 상기 I-V 특성들을 Keithley 4200-SCS 반도체 파라미터 분석기로 측정하였고 상기 EL 특성을 보정된 적분구 및 Keithley 2602B 시스템 소스 미터를 갖춘 Gamma Scientific GS-1290 분광복사기(spectroradiometer)로 얻고 분석하였다. 수치 시뮬레이션을 Lumerical FDTD 솔루션으로 수행하였다. 상기 측정들을 실온에서 수행하였다.
실시예 5: 자외선 발광 다이오드
본 실시예에서는, 연속파(CW) 구동 전류하에 작동하는 229 nm 파장 LED를 예시한다.
도 14(a)의 UV LED 구조를 맞춤형 고온 반응기에서 저압 유기금속 기상 에피 택시(LP-OMVPE)에 의해 벌크 AlN 기판상에서 성장시켰다. AlN 기판상에 초기 400 nm 두께의 AlN 호모에피택셜 버퍼층을 성장시킨 후, 3주기 3/6 nm 두께의 Alo. 77Gao.23N/AlN MQWs 활성 영역의 성장 전에 Si-도핑된(농도: 1xlO19 cm-3) 600 nm 두께의 n-Alo. 7Gao.3N n형 접촉층 및 전자 주입층을 성장시켰다. 상기 AlN 표면의 빠른 산화를 방지하기 위해 20 nm 두께의 Mg 도핑된(농도: ~4x1019 cm-3) p-GaN p형층으로 에피택셜 성장을 종결시켰다. 상기 도펀트 원자 농도 및 자유 캐리어 농도를 이차 이온 질량 분석기(SIMS) 및 홀 효과(Hall Effect) 측정에 의해 각각 특성화하였다. 100 nm 두께의 고농도로 도핑된(5x1019 cm-3의 도펀트 농도) 단결정 p형 Si NM 정공 주입층을 전사하기 전에, 전류 터널링층 및 패시베이션층으로 작용하는 0.5 nm 두께의 Al2O3층을 Ultratech/Cambridge Nanotech Savannah S200 ALD 시스템을 사용하여 5 사이클의 원자층 증착(ALD) 공정으로 증착시켰다.
실시예 1의 p-Si/Al2O3/p-GaN 이소형 이종접합에서 표면 밴드 벤딩 및 계면 유도된 가전자 오프셋 이동 분석에 기초하여, 전체 LED 구조는 Silvaco®를 이용하여 시뮬레이션하였다. 300 A/cm2에서 열 평형상태 및 순방향 바이어스(10 V) 하에서 LED 구조를 가로지르는 밴드 정렬을 도 14(b) 및 14(c)에 각각 도시하였다. 도 14(c)에 도시된 바와 같이. 상기 p-GaN의 예리한 밴드 벤딩은 순방향 바이어스와 편광 및 인가된 전기장의 조합 효과이었으며, 이는 상기 Si/GaN 이종접합을 가로질러 정공 터널링 및 상기 양자 우물 활성 영역으로의 수송을 촉진시켰다. 도 14(d)의 캐리어 농도 분포 플롯에 반영된 바와 같이, 상기 p형 Si 정공 주입층의 저장소로부터 다량의 정공들을 얇은 산화물 전류 터널링층을 통해 터널링 및 완전히 공핍된 p형 GaN 접촉층을 가로질러 드리프팅(drifting)한 후 상기 Alo. 77Gao.23N MQW 활성 영역으로 주입하였다. 상기 Si NM으로부터 충분한 정공 공급의 결과로서, 전자 및 정공의 농도는 상기 양자 우물 내에서 훨씬 더 잘 균형을 잡았으며, 이는 효과적인 재결합 속도 및 양자 효율에 필수적이다. 상기 MQW 내에 정공 및 전자의 직접적인 방사 재결합으로부터, 229 nm 광자를 생성하였으며, 이는 3 nm Alo. 77Gao.23N QW 에너지 상태로부터의 방출에 해당한다.
III-V 반도체 이종구조의 에피택셜 성장 이후, 상기 에피택셜 이종구조를 세정함으로써 상기 LED의 제조를 계속하였다. 이후, 상기 Al2O3층 증착이 이어졌다. 이후, 상기 p형 Si NM을 상기 Al2O3로 전사한 후, 500℃에서 5분 동안 급속 열 어닐링(RTA)하여 상기 p형 Si NM과 상기 Al2O3 사이에 접착강도를 증가시켰다. 메사 포토레지스트 패턴을 포토리소그래피 이미지 전환으로 형성하였고, 이어서 반응성 이온 에칭(RIE) 공정에 의해 Si를 에칭 제거한 후, 유도 결합 플라즈마(ICP) 에처(etcher)를 사용하여 p-GaN/AlN/Alo. 77Gao.23N/AlN MQW를 에칭하였다. 그 후, 광학적 포토리소그래피 패터닝, 전자빔 증발, 및 리프트오프 공정을 이용하여 상기 노출된 n형 Al0 . 7Gao.3N 층 상에 금속 스택(Ti/Al/Ni/Au: 15/100/50/250 nm)을 증착시켰다. 이후, 상기 캐소드 접촉을 위해 950 ℃에서 30 초 동안 열 어닐링을 수행하였다. 그 후, 상기 애노드 금속(Ti/Au: 15/100 nm)을 상기 캐소드 금속을 형성하는데 사용된 공정을 이용하여 증착시켰다. 상기 Si NM 및 호모에피택셜 AlN 층에 이르기까지 상기 하부 스택을 에칭제거하여 각 소자를 분리하였다. 광학 특성분석을 위해, 상기 소자의 AlN 기판을 80-100 ㎛까지 얇게 만들었다. 상기 캐소드 금속 접촉자 및 애노드 금속 접촉자를 n형 Alo. 7Gao.3N 접촉층에서 측면 전류 확산유도 저항을 최소화하기 위해 인터디지털(interdigital) 형태로 설계하였다. 그에 반해서, 5 x l019 cm-3 도핑 농도를 갖는 100 nm p형 Si NM의 시트 저항은 무시해도 될 정도이었다. 상기 MQW를 통과하는 전류는 주로 상기 애노드 아래의 영역에 있었기 때문에, 유효 소자 면적을 상기 애노드 금속 영역으로부터 계산하였고 1.31 x 10-3 cm2로 추산하였다.
LED로부터 실질적인 광 출력을 실현하기 위해, 낮은 스레딩 전위밀도(low threading dislocation densities) 및 원자적으로 평탄한 표면을 갖는 에피택셜층이 매우 바람직하다. 이러한 과제를 해결하기 위해, 상기 에피택셜 소자층들이 상기 단결정 벌크 AlN의 낮은 전위 밀도(<104 cm- 3)를 이어받을 때, 본 실시예에서는 Al면 고 Al 조성 AlGaN 에피택셜 이종구조를 성장시키기 위하여 벌크 AlN 기판을 사용하여 비자연(non-native) 기판들 상의 층들과 비교하여 상기 전위 밀도를 몇 자리 수 만큼 감소시켰다. 상기 에피택셜층들의 표면 거칠기를 감소시키는 것이 본 실시예에서 특히 바람직하며, 이는 제작 동안 이질적인 막 전사 단계를 수반한다. ~2 nm를 초과하는 표면 거칠기는 상기 Si NM과 GaN 사이에 불균일한 접착을 초래하며, 이는 Si/GaN 계면을 가로지르는 캐리어 수송을 방해하여 종종 누설경로 및 감소된 소자 효율을 초래하였다.
표면 거칠기의 역할을 고려해 볼 때, 상기 성장된 에피택시 샘플들 및 상기 Al2O3층을 갖는 에피택시 샘플들 및 상기 p형 Si NM의 표면을 광학 현미경 및 브루커 촉매 원자간력 현미경(AFM) 모두 사용하여 특성화하였다. 상기 추출된 AFM 제곱평균평방근(RMS) 표면 거칠기 결과를 2x2 ㎛2 스캔 영역으로부터 취하였다. 0.547 nm의 평균 RMS 거칠기를 측정하였고 이미지는 균열없는 표면을 나타내었다. 매끄러운 표면은 상기 Si NM의 상기 에피택시 표면으로의 고수율(100 %) 전사를 가능하게 하였고, 또한 상기 Si NM 정공 주입층과 상기 상부 GaN p형층 사이에 긴밀한 접촉을 가능하게 하였다.
Al2O3 증착된 에피택셜 샘플 상에서 전사된 p-Si NM의 여과된 광학 현미경 이미지는 p-Si NM 전사 동안 주름 또는 결함이 유발되지 않음을 보여주었다. 135 x 135 ㎛2 표면 스캔 면적을 갖는 상기 전사된 p-Si NM 표면의 AFM 이미지에 기초하여, 평균 0.677 nm RMS 표면 거칠기를 2 x 2 ㎛2 스캔으로부터 추출하였다. 참고로, NM이 실리콘-온-인슐레이터(SOI)로부터 방출된 후 (전사 전) p-Si NM의 RMS 값을 2 x 2 ㎛2 AFM 표면 스캔을 이용하여 0.121 nm로 측정하였다. 전사 후 Si NM의 표면 거칠기는 상기 에피택시 샘플 표면의 원래 거칠기의 표면 거칠기를 대략적으로 따름을 발견하였다. 상기 Al2O3층 및 Si NM은 모두 다소 얇고 등각(conformal)이었기에, 상기 하부 에피택셜 필름의 표면 거칠기를 이어받았다.
상기 LED들의 전기 성능을 평가하기 위해, 인가된 전압의 함수로서 전류 밀도를 측정하였다. 상기 측정 결과를 도 15(a)에 도시하였다. 상기 선형 스케일 플롯으로부터 상기 LED는 전형적인 정류 특성 및 약 7V의 턴온(turn-on) 전압을 갖는다는 것을 알 수 있다. 캐리어 주입을 위한 상기 MQW 활성 영역에 걸친 효과적인 전압 강하 외에, 상기 n-AlGaN층에서 Si NM/Al2O3/p-GaN 이종접합, 비이상적인 n접촉자 및 측면 전류 확산 저항은 일부 턴온 전압에 대해 책임이 있다. 또한, 상기 로그 스케일 플롯에서 볼 수 있듯이, 역전류는 순방향 전류보다 몇 자리 수 만큼 낮으며, 이는 Si와 GaN 사이의 계면에서 표면 재결합 또는 결함을 통해 중대한 누설 경로가 형성되지 않았음을 나타낸다. Gooch 및 Housego OL 770-LED 보정된 분광복사기의 6인치 직경 적분구로 LED 발광을 결합함으로써 전계 발광(electrolumiescence, EL) 스펙트럼 및 광출력 측정을 수행하였다. 상기 LED 칩은 EL 측정 동안 어떠한 광 추출 개선을 갖지 않았다. 정전류 모드에서 전력을 공급하였고 온도가 제어되지 않아 상기 LED들을 자기가열되도록 하였다. 구동 전류에 대해 측정된 EL 스펙트럼의 선형 스케일은, 도 15(b)에 도시된 바와 같이, 20 mA에서 100 mA로 다양하였다. 상기 MQW에서 방사하는 229 nm 피크가 우세하며, 전류 범위는 20 mA에서 100 mA이며 상기 피크 강도가 상응하여 증가하였다. 타겟 피크와 관련하여 기생 방출 강도를 보다 잘 예시하기 위하여, 40, 60, 80 및 100 mA의 전류하에 로그 스케일(logarithmic scale) EL 스펙트럼을 도 15(d)에 플롯팅하였다. 249 nm 및 380 nm에서 2개의 기생 피크들의 강도는 모두 229 nm에서 주 피크보다 1 자리 수 초과 만큼 낮았다.
상기 주 피크 방출 외에, 상기 UV 및 청색 범위에서 249 nm 및 385 nm에서의 각각 2개의 식별가능한 약한 특징들이 있었다. 전자는 4.98 eV 갭 에너지를 갖는 n-Alo.7Gao.3N 층에서 나온 것이고, 이것은 249 nm의 방출된 광자 파장에 해당한다. 상기 전자 주입층 n-Alo. 7Gao.3N의 밴드갭이 Alo. 77Gao.23N/AlN으로 구성된 MQW에 의해 생성된 광자 에너지보다 작기 때문에, 229 nm에서의 발광은 부분적으로 재 흡수되고 249 nm에서 2차 방출을 야기하였다. 가시 범위에서 385 nm에서의 넓은 피크는, 229 nm 광자에 의해 여기된 다수의 기여들(AlGaN 내의 심층 레벨과 조합된 상부 p-GaN로부터의 것을 포함)을 원인으로 하여 발생하였다.
광학 출력을 측정하였고, 도 15(c)에 도시된 바와 같이. 상기 출력은 100 mA에 상응하는 최대 76 A/cm2의 전류 밀도로 지속적으로 증가하여, 결국 24 V 바이어스에서 160 μW의 출력 강도에 도달하였다. 상기 전력 곡선의 비선형성은 상기 LED의 열 관리 부족으로 인한 것일 수 있다. 광 추출 패터닝이 사용될 때 및 n-AlGaN에 대한 손실이 감소될 때 더 높은 광 출력이 예상된다. 상응하는 외부양자 효율(EQE)은 0.03 %로 계산되었고, 이는 상기 AlN 기판을 추가로 얇게 함으로써 개선될 수 있으며, 이는 상기 기판에서의 포인트 결함으로 인해 약 229 nm 파장 범위에서 실질적인 흡수를 유도한다.
방법
EL 측정 시스템은 Gooch & Housego OL 770-LED 분광복사기(spectroradiometer)이다.
표면(Si 측)이 위를 향하고 표준 프로브들에 의해 적용된 전기적 연결을 갖춘 구의 수집창 상에 LED 샘플들을 장착하였다. 상기 EL 광을 상기 AlN 기판을 통해 상기 샘플의 바닥에서 직접 적분구로 방출한 다음, 광섬유에 의해 보정된 분광기에 연결되어 광학 출력을 결정한다. 하향 방향으로 투과된 유일한 광을 상기 구에 의해 효과적으로 수집할 수 있고 전체 출력 광 전력에 기여할 수 있었다. 따라서, 상기 관련 EQE 값은 또한 광 추출 효율에 의해 영향을 받았고, 이것을 광을 반사하는 상부층 및 상기 AlN 기판의 추가적인 박형화 또는 표면 거칠기에 의해 증가시킬 수 있었다.
EQE는 160 μW의 광학 출력 및 76 A/cm2의 전류 주입 레벨을 사용하여 계산되었으며, 이는 전체 100 mA에 상응하였다. 상기 MQW를 통과하는 전류가 주로 상기 애노드 아래의 영역에 있기 때문에, 유효 소자 면적은 애노드 금속 면적으로부터 계산되었고, 1.31 x 10-3 cm2인 것으로 추산되었다. 상기 EQE 계산식은, 다음과 같이 표시된 바와 같이, 방출된 광자수 및 전기적으로 주입된 캐리어 수 사이의 비이다:
Figure pct00003
여기서, P는 광학 출력(160 μW)이고, 광자 에너지는 5.414 eV (8.67e-19J)이고, I는 전체 전류 (100mA)이고, e는 기본 전자 전하 (1.60217662 x 10-19C)이다. 식에 따라, 상기 해당 외부양자 효율은 0.0296%로 계산되며 0.03 %로 올림된다.
대조 연구
특히 정공 주입 및 추가적으로 발광 성능의 측면에서, Al2O3 및 p-Si NM이 없는 LED 구조들 사이에 차이의 포괄적인 비교 연구를 수행하기 위해, 상기 두 구조들에 대한 시뮬레이션을 수행하였다. 대조 구조를 위해, 실제로 p-GaN 금속 접촉자 및 측면 전류 확산을 고려하여, 상기 p-GaN 두께는 공통적으로 비교적 두꺼운 것으로 선택하였다. 본 실시예에서, 50 nm 두께를 선택하였다. Al2O3/Si NM을 갖는 LED 및 Al2O3/Si NM을 갖지 않는 LED에 대해 평형 하에서 100 A/cm2의 전류 주입을 갖는 밴드 정렬을 계산하였다. 또한, 각 구조에서 상기 캐리어 농도(전자 및 정공), 및 상기 MQW 영역 내에서 정공에 대한 직접적인 비교를 계산하였다. 또한, 각 양자 우물 내에서 상응하는 방사 재결합 속도를 계산하였다. 상기 양자 우물 (특히 처음 2개의 우물) 내에서의 정공 농도는 상기 p-Si NM 정공 주입층이 없는 대조 구조보다 높은 것으로 관찰되었다. 이것은 향상된 방사 재결합 속도에 의해 추가로 확인되었고, 이는 QW 내에서 보다 균형잡힌 전자-정공 밀도로부터 기인한다.
Si NM 접착 공정
상기 Si NM과 LED 기판의 접착 및 어닐링 공정을 다음과 같이 수행하였다. 상기 LED 에피택셜 샘플들을 표준 RCA 방법으로 세정하였고,이때, 이러한 세정은, 이 샘플들을 아세톤, 이소프로필 알코올(IPA), 및 탈이온수(DI)에서 10 분 동안 초음파 처리하여 상기 표면에서 입자와 먼지를 제거한 후, 피라나 용액(H2SO4:H2O2(4:1)의 혼합물)에 침지하여 금속 및 유기 오염물을 제거하는 단계를 포함하였다. 이후, 상기 샘플들을 실온에서 용액 당 10 분 동안 SC-1 용액(Η2O:Η2O2:NΗ4OΗ(5:1:1)) 및 SC-2 용액(H20:H202:HC1(5:1:1))에 침지시켜 임의의 잔류 유기 오염물질, 중금속, 및 이온 오염물질을 제거하였다. 마지막으로, 희석된 불화수소(HF)(1:50의 HF:DI의 탈이온수)를 사용하여 상기 웨이퍼 표면(p-GaN) 상의 자연 산화물을 제거한 다음, 탈이온수(DI)에서 철저히 헹군 후, 질소 건으로 건조하였다.
0.5 nm 두께의 Al2O3 전류 터널링층을 질소 충전 글로브 박스와 통합된 Ultratech/Cambridge Nanotech Savannah S200 ALD 시스템에 의해 증착시켰다. HF로 자연 산화물을 제거한 후 상기 샘플을 상기 챔버에 장착하였다. 상기 자연 산화층의 제거 후에 모든 공정들을 질소 환경에서 수행하였다. 상기 챔버를 200 ℃로 예열하였고 상기 샘플을 장착한 직후 진공(< 0.1mTorr)으로 펌프 다운하였다(pumped down). 상기 ALD 공정 동안, 트리메틸알루미늄(TMA) 가스 및 수증기를 5초마다 0.015 초 동안 퍼지하였다. 타겟으로 하는 0.5 nm 두께의 Al2O3층을 달성하기 위해 5 사이클의 ALD 공정을 수행하였다.
이후, 상기 p형 단결정 Si NM 정공 주입층을 실리콘-온-인슐레이터(silicon-on-insulator, SOI) 기판으로부터 방출하였고 상기 Al2O3 구조로 인쇄-전사하였다. 상기 p형 Si NM과 Al2O3 사이에 화학결합을 형성하기 위해 500 ℃에서 5 분 동안 열적 어닐링 절차를 수행하였다.
Si NM에 대한 열적 어닐링 효과
상기 에피층 상에 접착된 Si NM의 외관은 상기 열적 어닐링에 의해 영향받지 않았다. N2 분위기에서 950 ℃에서 30 초 동안 RTA 오믹 어닐링 전후의 상기 Si NM의 결정 품질을 조사하기 위해, Horiba LabRAM ARAMIS 라만 공초점 현미경을 He-Ne(541.5 nm) 레이저로 50x 대물 렌즈를 써서 조정하였다. AlN 웨이퍼상에 전사된 Si NM의 라만 스펙트럼에서, 날카로운 Si 라만 피크는 어닐링 전과 후에 각각 520.28 cm-1에서 260.38 및 244.6 계수(counts)인 것으로 측정되었다. 또한 전체 스캔 내의 라만 스펙트럼은 662.82 및 896.14 cm-1에서 명확한 AlGaN 피크를 나타냈다. RTA 어닐링 전후의 이러한 라만 피크들은 상기 Si NM 기판 및 AlGaN 기판에 어닐링-유도된 변형 및 열화가 없음을 확인시켜 준다.
실시예 6
본 실시예에서, 벌크 AlN 기판들 상에 성장된 AlN/Alo.81Gao.19N 양자 우물(QW) 에피택셜 이종구조들에 기초한 DUV LED들을 정공 주입층, p형 접촉자, 및 반사층으로서 p형 Si를 사용하여 226 nm의 파장에서 보여주었다. 전류 터널링층으로서 0.5 nm Al2O3 원자층 증착 후, 상기 평판형 에피성장된 구조 상에 고농도로 p-도핑된 결정성 Si 나노막(Si NM)을 전사하였다. 상기 Si NM/Al2O3/p-GaN p형 접촉자를 위한 정공 수송 메카니즘을 밴드 정렬로 도시하였고 시뮬레이션 및 실험 모두에 의해 전기적으로 특성화하였다. 또한, 통상적인 p-GaN과 대비하여, 광 추출에 대한 상기 UV LED의 상부 상에 상기 Si NM의 영향을 조사하였다. 마지막으로, 소자 성능들을 전류 밀도의 함수로서 전류 밀도-전압 특성 및 EL 스펙트럼 강도를 포함하는 전계 발광(EL) 측정들에 의해 특성화하였다. 15A/cm2 전류 밀도 하에 230 ㎼ 출력이 226 nm에서의 피크를 갖는 것으로 관찰되었으며, 이 피크는, 분명한 제2 방출 피크없이 상기 EL 스펙트럼에 걸쳐 우세한 것이다.
맞춤형 고온 반응기에서 저압 유기금속 기상 에피택시(LP-OMVPE)에 의해 도 16에서의 UV LED 구조를 AlN 기판상에서 성장시켰다. AlN 기판상에서의 초기 400 nm AlN 호모에피택셜층의 성장에 이어, 3주기 3 nm Alo.81Gao.2N/6 nm AIN MQWs 활성 영역의 성장 전에 Si-도핑된 600 nm n-Alo.7Gao.3N 접촉자 및 전자 주입층을 성장시켰다. 5 nm Mg 도핑된 p-GaN 층으로 에피택시 성장을 종결시켜 상기 AlN 표면의 빠른 산화를 피하였다. 도핑 농도가 5xl019 cm-3인 100 nm 두께의 고농도로 도핑된 p+ Si 단결정 나노막 (NM)을 전사하기 전에, Ultratech/Cambridge Nanotech Savannah S200 ALD 시스템을 사용하여 5 사이클의 ALD 공정으로 약 0.5 nm의 Al2O3를 증착시킨 후, 500 ℃에서 5 분 동안 급속 열 어닐링 (RTA)을 수행하여 상기 p-Si NM 및 Al2O3 사이의 접착 강도를 증가시켰다. 포토리소그래피 이미지 전환에 이어서, GaN/AlN/AlGaN에 대한 상기 RIE Si 에칭 공정 및 ICP 에처에 의해 n-메사를 형성하였다. 이후, 캐소드 금속들의 스택(Ti/Al/Ni/Au, 15/100/50/250 nm)을 캐소드 옴 접촉을 위해 950 ℃에서 30 초 동안 증착 및 어닐링하였다. 다른 애노드 금속들의 스택 (Ti/Au, 15/10 nm)을 증착시켰고, 상기 AlN 층까지 추가로 아래로 에칭하여 각 소자를 분리하였다.
p-Si/Al2O3/p-GaN으로 구성된 다층 p-접촉자를 이것의 밴드 정렬 및 그 결과로 생긴 전기적 특성과 관련하여 조사하였다. 도 17(a)에 도시된 바와 같이, 100 nm p-Si(캐리어 농도 5x1019 cm-3), 0.5 nm Al2O3 및 200 nm p-GaN(캐리어 농도 lxl018 cm-3)으로 시험 구조를 구성하였다. 전기 측정시 상기 애노드 금속을 p-Si 상에 적용하였고 상기 캐소드 접촉자를 p-GaN 상에 적용하였다. 상기 p-Si과 p-Ga 사이에 가전자대 오프셋은 1.092eV이다. 실바코 툴(Silvaco tool)을 전기 시뮬레이션에 사용하였고, 열 평형 및 2V 하에서 0.5 nm Al2O3 전류 터널링층을 포함하는 상기 시뮬레이션된 밴드 정렬을 각각 도 17(b) 및 17(c)에 플롯팅하였다. 상기 Al2O3 계면층에 의한 가전자대 및 Si와 GaN 사이의 가전자대 오프셋에서 형성된 ~4 nm 삼각형 모양의 장벽이 존재하였다. 순방향 바이어스가 증가함에 따라, 상기 장벽이 좁아져서 터널링 속도가 증가하였다. 도 17(d)는 전체 전류에 대해 정공 터널링 전류의 기여를 도시하며, 이들 대부분은 에너지 장벽 영역 외부에서의 확산 및 드리프트 전류(drift current)로 구성되었다. 상기 터널링-기여된 전류는 상기 Al2O3 계면층에 걸쳐 우세하였으며, 상기 가전자대 오프셋의 결과로서 상기 p-GaN에서 가전자대 장벽이 형성되었다. 선형 스케일에서 대응하는 시뮬레이션된 그리고 측정된 전류-전압 곡선을 도 17(e)에 도시하였고, 0.7 V의 턴온 전압으로 거의 옴 거동을 보여주었다.
흔히 사용되는 두꺼운 p-GaN 접촉층과 대비하여, 광 추출 효율에 대한 Si NM의 영향을 광학적 관점에서 분석하였다. Si는 UV 범위에서 흡수성이 높은 반면, 이 설계에서는 매우 짧은 침투 깊이로 인해, 광은 입사되는 광으로 흡수되기보다 대부분 반사되었다. 200 nm 내지 400 nm 범위에 대해 Si 및 AlGaN의 복소 광학지수 n+ik를 일립소미터(ellipsometer) 측정에 기초하여 피팅(fitting)하였다. 이후, 이론적 분산 분석을 사용하여 GaN의 n, k 값들을 추출하였다. 따라서, 상기 Si NM 및 GaN(AlGaN) 사이의 큰 n, k 차이로 인해, 상기 상부 Si NM으로부터의 반사율은 상당하였다. 예를 들어, 226nm에서 Si(n Si=1.43+3.37i)과 GaN(nGaN=2.78+0.65i) 사이의 계면에서 수직 입사에서의 반사율 R은 24 %인 반면, 상부 p-GaN 접촉층을 갖는 통상적인 UV LED 구조의 경우 GaN과 AlGaN(nAlGaN=2.40+0.31i) 사이의 반사율은 1 %에 불과하다.
Si에 의한 LEE 향상을 종합적으로 평가하기 위해, QW로부터의 TE 및 TM 방출된 광 모두에 대한 반사율을 고려하였다. FDTD를 상기 QW 영역 내에서 TE 쌍극자 및 TM 쌍극자에서 방출된 광으로 광 전파 경로를 시뮬레이션하는 데 사용하였다. 쌍극자 공급원으로부터 공기로의 광 투과 경로는, TE 모드 및 TM 모드 모두에 대한 상기 GaN/AlN과 대조적으로, 상기 광이 Si/AlN 계면을 향해 전파될 때 상기 Si NM이 광 반사를 향상시켰음을 분명하게 보여준다. 도 18은 상부 방향에서 투과된 광은 p-Si 또는 p-GaN에 의해 반사되거나 흡수되기 때문에 이것은 무시해도 될 정도이므로, 하부 측면으로부터의 전체 광 방출의 관점에서 두 구조들에 대한 정량적 비교를 제공한다. p-GaN과 비교하여 p-Si에 의해 70 % LEE 개선을 얻었다. QW로부터의 TE/TM 방출비가 1이라는 가정하에 도 18에서의 투과율 계산을 수행하였다.
전류 밀도-전압 및 전계 발광(EL)을 포함하는 상기 LED들의 전기적 성능을 도 19(a) 및 도 19(b)에 각각 도시하였다. 상기 선형 스케일 플롯에서 상기 LED는 정류 특성과 약 11V의 턴온 전압을 가짐을 알 수 있다. 반면에, 상기 로그 스케일에 나타난 낮은 역전류는 Si과 GaN 사이의 계면에서 표면 재결합 또는 결함을 통해, 상당한 누설 경로의 부재를 나타낸다. LED 방출을 Gooch 및 Housego OL 770-LED 보정 분광기의 6 인치 직경 적분구에 결합함으로써 EL 스펙트럼 및 광출력 측정을 수행하였다. 정전류 모드에서 전력을 공급하였고 온도를 제어하지 않았다. 20mA의 일정한 구동 전류 하에서 측정된 EL 스펙트럼을 도 19(b)에 도시하였다. 약 245 nm에서 식별가능한 약한 부분과 함께 상기 MQW에서 방사한 226 nm 피크가 우세하며, 상기 약 245 nm에서 식별가능한 약한 부분은 n-Alo.7Gao.3N층에서 방출된 것으로 추측된다. 광학 출력을 측정하였고, 15 A/cm2에 상당하는 전류 밀도로 220 μm 전력 강도를 관찰하였다. 상응하는 외부양자 효율(EQE)을 0.2 %로 계산하였고, 상기 EQE는 상기 AlN 기판을 더욱 얇게함으로써 개선할 수 있으며, 이것은 기판에서의 점 결함 및 광 추출 패터닝으로 인해 실질적인 흡수를 유도한다.
본 실시예에서, 정공 주입기 및 광학 반사층 모두로서 p-Si를 채택하여, 벌크 AlN 기판상에 AlN/Alo.81Gao.19N 에피택셜 QW 이종구조들에 기초한 226 nm 발광에서의 UV LED들을 보여주었다. 가장 두드러진 두 가지 문제, 비효율적인 정공 주입 및 흡수로 인한 광 추출 불량에 중점을 두고, 연속 전류 및 실온 작동 하에 220 μ\ 및 0.2 %에서 광출력 산출량 및 상응하는 EQE을 각각 측정하였다. 따라서, 더 짧은 파장을 갖는 효율적인 UV LED를 위한 실질적인 루트를 제공한다.
"예시적인"이라는 단어는 본 명세서에서 실시예, 예시 또는 설명으로서 제공되는 것을 의미하기 위해 사용된다. 본 명세서에서 "예시적인" 것으로 기술된 임의의 측면 또는 설계는 반드시 다른 측면 또는 설계보다 바람직하거나 유리한 것으로 해석될 것은 아니다. 또한, 본 개시의 목적상, 달리 명시하지 않는 한, 단수 형태의 표현은 "하나 이상"을 의미한다.
본 발명의 예시적인 구현예에 대한 전술한 설명은, 예시 및 설명의 목적으로 제공되었다. 본 발명을 상기 개시된 정확한 형태로 제한하는 것은 아니며, 수정 및 변형이 상기 교시에 비추어 가능하거나 본 발명의 실시로부터 획득될 수 있다. 상기 구현예들은 본 발명의 원리를 설명하고, 본 기술 분야의 통상의 기술자가 다양한 구현예에서, 그리고 의도된 특정 용도에 적합한 다양한 변형을 통해 본 발명을 이용할 수 있도록 하기 위해 본 발명의 실제적인 적용으로서 선택되고 설명되었다. 본 발명의 범위는 첨부된 특허 청구범위 및 그 균등물에 의해 정해져야 한다.

Claims (22)

  1. 발광 소자로서, 상기 발광 소자는:
    p형 접촉자;
    n형 접촉자; 및
    상기 p형 접촉자와 상기 n형 접촉자 사이에 배치된 진성 반도체 재료(intrinsic semiconductor materials)를 포함하는 활성 영역으로서, 상기 활성 영역은 교번하는 III-V족 질화물 장벽층 및 III-V족 질화물 양자 우물층을 포함하는 다중 양자 우물 구조를 포함하는, 활성 영역;을 포함하고,
    상기 p형 접촉자는:
    단결정 또는 다결정 p형 도핑된 반도체 재료를 포함하는 정공 주입층;
    p형 도핑된 III족 질화물을 포함하는 p형층; 및
    상기 정공 주입층과 상기 p형 도핑된 III족 질화물의 층 사이에 배치된 전류 터널링층으로서, 상기 전류 터널링층은 상기 p형 도핑된 반도체 재료 및 상기 p형 도핑된 III족 질화물의 밴드갭보다 넓은 밴드갭을 갖는 무기 재료를 포함하고, 상기 전류 터널링층과 상기 정공 주입층 사이의 계면 및 상기 전류 터널링층과 상기 p형층 사이의 계면은 에피택셜(epitaxial) 구조를 갖지 않는, 전류 터널링층;을 포함하는,
    발광 소자.
  2. 제1항에 있어서, 상기 무기 재료가, 상기 p형 도핑된 반도체 재료의 자연 산화물 또는 상기 p형 도핑된 Ill족-질화물의 자연 산화물(native oxide)이 아닌 산화물인, 발광 소자.
  3. 제2항에 있어서, 상기 무기 재료가 알루미늄 산화물인, 발광 소자.
  4. 제1항에 있어서, 상기 p형 도핑된 III족-질화물이 p형 GaN인, 발광 소자.
  5. 제1항에 있어서, 상기 p형 도핑된 반도체 재료가 p형 도핑된 IV족 반도체를 포함하는 발광 소자.
  6. 제5항에 있어서, 상기 p형 도핑된 IV족 반도체가 p형 도핑된 실리콘인, 발광 소자.
  7. 제6항에 있어서, 상기 실리콘이 단결정 실리콘인, 발광 소자.
  8. 제6항에 있어서, 상기 실리콘이 다결정 실리콘인, 발광 소자.
  9. 제6항에 있어서, 상기 III-V족 질화물 장벽층이 AlN을 포함하고 상기 III-V족 질화물 양자 우물층이 AlGaN을 포함하는 발광 소자.
  10. 제9항에 있어서, 상기 AlGaN이 AlxGa1 - xN이고, 여기서 x는 0.8 이상인, 발광 소자.
  11. 제10항에 있어서, 상기 전류 터널링층이 알루미늄 산화물의 층인, 발광 소자.
  12. 제11항에 있어서, 상기 발광 소자가 250 nm 미만의 파장을 갖는 광의 방출이 가능한, 발광 소자.
  13. 제1항에 있어서, 상기 III-V족 질화물 장벽층이 AlN을 포함하고 상기 III-V족 질화물 양자 우물층이 AlGaN을 포함하는 발광 소자.
  14. 제13항에 있어서, 상기 AlGaN이 AlxGa1 - xN이고, 여기서 x는 0.5 이상인, 발광 소자.
  15. 제5항에 있어서, 상기 p형 도핑된 IV족 반도체가 p형 게르마늄인, 발광 소자.
  16. 제15항에 있어서, 상기 전류 터널링층이 알루미늄 산화물의 층인, 발광 소자.
  17. 제1항에 있어서, 상기 전류 터널링층이 HfO2의 층인, 발광 소자.
  18. 제6항에 있어서, 상기 III-V족 질화물 장벽층이 GaN을 포함하고 상기 III-V 족 질화물 양자 우물층이 InGaN을 포함하는 발광 소자.
  19. 제18항에 있어서, 상기 전류 터널링층이 알루미늄 산화물의 층인, 발광 소자.
  20. 제19항에 있어서, 상기 발광 소자가 430 nm 내지 470 nm의 파장범위 내에서 광의 방출이 가능한, 발광 소자.
  21. 제1항에 있어서, p형 도핑된 GaN을 포함하는 상기 p형층이 50 nm 이하의 두께를 갖는, 발광 소자.
  22. 제4항에 있어서, 상기 p형 도핑된 반도체 재료가 p형 도핑된 IV족 반도체를 포함하는 발광 소자.
KR1020197029008A 2017-03-24 2018-03-22 다층 p형 접촉자를 갖는 III-V족 질화물계 발광 소자 KR102299465B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762476070P 2017-03-24 2017-03-24
US62/476,070 2017-03-24
PCT/US2018/023811 WO2018175751A1 (en) 2017-03-24 2018-03-22 Group iii-v nitride-based light emitting devices having multilayered p-type contacts

Publications (2)

Publication Number Publication Date
KR20190124276A true KR20190124276A (ko) 2019-11-04
KR102299465B1 KR102299465B1 (ko) 2021-09-07

Family

ID=63583588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197029008A KR102299465B1 (ko) 2017-03-24 2018-03-22 다층 p형 접촉자를 갖는 III-V족 질화물계 발광 소자

Country Status (4)

Country Link
US (1) US10347790B2 (ko)
KR (1) KR102299465B1 (ko)
CN (1) CN110447113B (ko)
WO (1) WO2018175751A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11767612B2 (en) * 2017-09-22 2023-09-26 Tokuyama Corporation Group III nitride single crystal substrate
US10957817B2 (en) 2017-11-15 2021-03-23 Cornell University Polarization field assisted heterostructure design for efficient deep ultra-violet light emitting diodes
US10297714B1 (en) 2018-04-05 2019-05-21 Wisconsin Alumni Research Foundation Heterogeneous tunneling junctions for hole injection in nitride based light-emitting devices
FR3082053B1 (fr) * 2018-05-29 2020-09-11 Commissariat Energie Atomique Procede de fabrication d’une diode electroluminescente de type gan
US10734549B2 (en) * 2018-06-19 2020-08-04 EcoSense Lighting, Inc. High efficiency group-III nitride light emitting diode
FR3091622B1 (fr) 2019-01-09 2021-09-17 Soitec Silicon On Insulator Structure semi-conductrice optoélectronique comprenant une couche d’injection de type p à base d’InGaN
JP2021034509A (ja) * 2019-08-22 2021-03-01 旭化成株式会社 紫外線発光素子
CN110707148B (zh) * 2019-09-02 2021-08-17 华南师范大学 外延晶片、外延晶片制造方法、二极管及整流器
EP4082048A4 (en) * 2019-12-24 2024-02-28 The Regents of The University of Michigan GROUP III NITRIDE EXCITONIC HETEROSTRUCTURES
CN116075939A (zh) * 2020-07-09 2023-05-05 加利福尼亚大学董事会 全透明紫外或远紫外发光二极管
CN112086542B (zh) * 2020-07-27 2021-11-05 华灿光电(苏州)有限公司 发光二极管外延片及其生长方法
CN112420887B (zh) * 2020-11-20 2022-02-22 广东省科学院半导体研究所 一种深紫外led器件制作方法
CN113093322B (zh) * 2021-03-30 2023-03-28 联合微电子中心有限责任公司 Cmos图像传感器、干涉型滤光片及其制备方法
CN113594311B (zh) * 2021-06-11 2023-11-17 厦门士兰明镓化合物半导体有限公司 深紫外led芯片及其制造方法
CN113594312B (zh) * 2021-06-11 2023-10-24 厦门士兰明镓化合物半导体有限公司 深紫外led芯片及其制造方法
CN113764554B (zh) * 2021-07-19 2023-08-15 西安电子科技大学芜湖研究院 基于Si纳米线高浓度p型层的发光二极管及制备方法
CN114497307B (zh) * 2022-04-19 2022-08-02 徐州立羽高科技有限责任公司 一种基于氮化铝镓材料的发光二极管外延结构及其制造方法
TWI830216B (zh) * 2022-04-29 2024-01-21 晶元光電股份有限公司 半導體發光元件
CN114944443B (zh) * 2022-07-26 2022-10-21 江西兆驰半导体有限公司 一种欧姆接触层、发光二极管外延片及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3224020B2 (ja) * 1997-06-17 2001-10-29 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
KR20130029324A (ko) * 2011-09-14 2013-03-22 가부시끼가이샤 도시바 질화물 반도체 적층 구조체의 제조 방법 및 질화물 반도체 발광 소자의 제조 방법
JP2013115105A (ja) * 2011-11-25 2013-06-10 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
US20140264375A1 (en) * 2013-03-14 2014-09-18 Wisconsin Alumni Research Foundation Lattice mismatched heterojunction structures and devices made therefrom
US20160204306A1 (en) * 2014-10-06 2016-07-14 Wisconsin Alumni Research Foundation Hybrid heterostructure light emitting devices

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4959693A (ko) 1972-10-06 1974-06-10
US4590501A (en) 1983-09-15 1986-05-20 Codenoll Technology Corporation Edge-emitting light emitting diode
US6482711B1 (en) 1999-10-28 2002-11-19 Hrl Laboratories, Llc InPSb/InAs BJT device and method of making
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP3573737B2 (ja) 2002-01-18 2004-10-06 Nec化合物デバイス株式会社 ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路
US7019383B2 (en) 2003-02-26 2006-03-28 Skyworks Solutions, Inc. Gallium arsenide HBT having increased performance and method for its fabrication
US6992337B2 (en) 2004-04-02 2006-01-31 Agilent Technologies, Inc. Gallium arsenide antimonide (GaAsSB)/indium phosphide (InP) heterojunction bipolar transistor (HBT) having reduced tunneling probability
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
US7196349B2 (en) 2005-02-17 2007-03-27 Bae Systems Information And Electronic Systems Integration Inc. Resonant cavity enhanced multi-quantum well light modulator and detector
KR20050081207A (ko) 2005-07-28 2005-08-18 장구현 터널 정션 배리어층을 사용한 단결정 질화물계 반도체 성장및 이를 이용한 고품위 질화물계 발광소자 제작
JP2007103689A (ja) 2005-10-05 2007-04-19 Matsushita Electric Ind Co Ltd 半導体発光装置
KR100794304B1 (ko) 2005-12-16 2008-01-11 삼성전자주식회사 광학 소자 및 그 제조 방법
US7354809B2 (en) 2006-02-13 2008-04-08 Wisconsin Alumi Research Foundation Method for double-sided processing of thin film transistors
WO2007136097A1 (ja) 2006-05-23 2007-11-29 Meijo University 半導体発光素子
US7777290B2 (en) 2006-06-13 2010-08-17 Wisconsin Alumni Research Foundation PIN diodes for photodetection and high-speed, high-resolution image sensing
JP5641173B2 (ja) 2009-02-27 2014-12-17 独立行政法人理化学研究所 光半導体素子及びその製造方法
US8217410B2 (en) 2009-03-27 2012-07-10 Wisconsin Alumni Research Foundation Hybrid vertical cavity light emitting sources
TWI671811B (zh) 2009-05-12 2019-09-11 美國伊利諾大學理事會 用於可變形及半透明顯示器之超薄微刻度無機發光二極體之印刷總成
US8232617B2 (en) 2009-06-04 2012-07-31 Wisconsin Alumni Research Foundation Flexible lateral pin diodes and three-dimensional arrays and imaging devices made therefrom
JP4686625B2 (ja) 2009-08-03 2011-05-25 株式会社東芝 半導体発光装置の製造方法
US9059362B2 (en) 2011-08-30 2015-06-16 Fuji Xerox Co., Ltd. Light emitting element, light emitting element array, optical writing head, and image forming apparatus
US8692264B2 (en) 2012-03-07 2014-04-08 Fuji Xerox Co., Ltd. Light-emitting element, method of manufacturing light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus
US9705030B2 (en) 2012-04-18 2017-07-11 Technische Universität Berlin UV LED with tunnel-injection layer
JP2015188048A (ja) 2014-03-10 2015-10-29 株式会社東芝 窒化物半導体積層体および半導体発光素子
WO2016160720A1 (en) 2015-03-27 2016-10-06 Ohio State Innovation Foundation Ultraviolet light emitting diodes with tunnel junction
US9899556B2 (en) 2015-09-14 2018-02-20 Wisconsin Alumni Research Foundation Hybrid tandem solar cells with improved tunnel junction structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3224020B2 (ja) * 1997-06-17 2001-10-29 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
KR20130029324A (ko) * 2011-09-14 2013-03-22 가부시끼가이샤 도시바 질화물 반도체 적층 구조체의 제조 방법 및 질화물 반도체 발광 소자의 제조 방법
JP2013115105A (ja) * 2011-11-25 2013-06-10 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
US20140264375A1 (en) * 2013-03-14 2014-09-18 Wisconsin Alumni Research Foundation Lattice mismatched heterojunction structures and devices made therefrom
US20160204306A1 (en) * 2014-10-06 2016-07-14 Wisconsin Alumni Research Foundation Hybrid heterostructure light emitting devices

Also Published As

Publication number Publication date
CN110447113A (zh) 2019-11-12
CN110447113B (zh) 2022-08-12
KR102299465B1 (ko) 2021-09-07
WO2018175751A1 (en) 2018-09-27
US10347790B2 (en) 2019-07-09
US20180277715A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
KR102299465B1 (ko) 다층 p형 접촉자를 갖는 III-V족 질화물계 발광 소자
KR101995923B1 (ko) 하이브리드 헤테로구조 발광 소자
KR102587949B1 (ko) 질화물 기반의 발광 장치에서 정공 주입을 위한 이종 터널링 접합
US20080078439A1 (en) Polarization-induced tunnel junction
US20160104814A1 (en) Vertical-type semiconductor light-emmitting device and method of fabricating the vertical-type light-emitting device
US8148732B2 (en) Carbon-containing semiconductor substrate
US8101965B2 (en) III-nitride semiconductor light emitting device having a multilayered pad
US8816367B2 (en) Semiconductor light emitting device and method for manufacturing same
US20120292648A1 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
US20090078961A1 (en) Nitride-based light emitting device
KR101117484B1 (ko) 반도체 발광소자
US8373174B2 (en) III-nitride semiconductor light emitting device
WO2022240716A9 (en) Iii-nitride based devices grown on a thin template on thermally decomposed material
JP7085008B2 (ja) 発光ダイオード
KR102597083B1 (ko) Ⅲ족 질화물 발광 장치의 효율을 향상시키기 위한 알루미늄 질화물-알루미늄 산화물 층
KR20110077363A (ko) 3족 질화물 반도체 발광소자
Cho et al. UVC LEDs on Bulk AlN Substrates Using Silicon Nanomembranes for Efficient Hole Injection
KR20110079048A (ko) 인듐갈륨나이트라이드 양자점을 형성하는 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant