KR20190119720A - 반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체 - Google Patents

반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체 Download PDF

Info

Publication number
KR20190119720A
KR20190119720A KR1020180043030A KR20180043030A KR20190119720A KR 20190119720 A KR20190119720 A KR 20190119720A KR 1020180043030 A KR1020180043030 A KR 1020180043030A KR 20180043030 A KR20180043030 A KR 20180043030A KR 20190119720 A KR20190119720 A KR 20190119720A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
components
component
estimated value
error
Prior art date
Application number
KR1020180043030A
Other languages
English (en)
Other versions
KR102092379B1 (ko
Inventor
김대희
Original Assignee
김대희
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김대희 filed Critical 김대희
Priority to KR1020180043030A priority Critical patent/KR102092379B1/ko
Publication of KR20190119720A publication Critical patent/KR20190119720A/ko
Application granted granted Critical
Publication of KR102092379B1 publication Critical patent/KR102092379B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명의 실시예에 따른 반도체 웨이퍼 검사방법은 (a) 제1 반도체 웨이퍼의 모든 칩들의 특성값을 측정하는 단계; (b) 상기 제1 반도체 웨이퍼의 모든 칩들을 복수의 매트릭스로 구분하는 단계; (c) 각각의 상기 매트릭스를 구성하는 전체 성분들 중 하나의 추정값을 나머지 성분들의 상기 특성값으로부터 도출하는 과정을 반복하여 상기 전체 성분 각각의 추정값을 도출하는 단계; (d) 각 성분의 상기 추정값과 상기 특성값의 오차를 구하는 단계; (e) 상기 성분의 오차가 기준 범위에 속하는 경우 상기 성분의 좌표를 특성값의 측정을 생략하는 결측 위치로 설정하는 단계를 포함한다.

Description

반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체{METHOD, APPARATUS AND RECORDING MEDIUM FOR TESTING SEMICONDUCTOR WAFER}
본 발명은 반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체에 관한 것이다.
반도체는 설계 단계, FAB단계, PKG단계를 거쳐 모바일기기, 컴퓨터기기, 생활가전, 자동차 등 다양한 최종 제품에 장착된다. FAB단계는 실리콘 또는 사파이어 웨이퍼 위에 유기물 또는 무기물을 증착시키는 방법으로 진행되며, 그 중간 과정마다 설계 도면의 패턴을 새기기 위해 노광, 현상, 식각, 확산, 이온화 등을 수차례 내지 수십차례 반복하게 된다.
이와 같이 생산이 완료된 반도체 웨이퍼에는 수많은 칩(chip)들이 형성되어 있는데, 이러한 개별 반도체 칩의 특성값을 모두 측정하여 양품 또는 불량품으로 구별하고 양품을 다시 등급별로 분류하는 검사를 진행하게 된다.
일반적으로 Flash 메모리 반도체, LED 반도체와 같은 고성능 반도체의 생산을 위해 반도체 웨이퍼에 형성된 모든 칩의 특성값을 전부 측정함으로써 불량 여부를 검사하고 있으며 이에 의해 반도체의 성능 향상을 도모할 수 있다.
그러나 일반적인 반도체 웨이퍼 검사는 반도체 웨이퍼에 형성된 모든 칩의 특성값을 전부 측정하여야 하므로 각 반도체 웨이퍼의 측정속도를 높일 수 없어서 반도체 웨이퍼 검사속도를 높일 수 없으며 이로 인해 반도체의 생산성을 저감시킨다.
또한, 반도체 웨이퍼에 형성된 모든 칩을 측정하여야 하므로 검사장비에 포함된 프로브 카드의 컨택터 핀(contactor pin)과 같은 소모품의 수명이 단축될 수 있다.
위와 같은 문제점을 해결하기 위해 반도체 웨이퍼에 형성된 칩의 측정속도를 향상시킴으로써 반도체 웨이퍼의 검사속도를 높여 반도체의 생산성 향상을 도모할 필요가 있게 된다.
미국공개특허 제2007-255513호
본 발명의 실시예에 따른 반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체는 반도체 웨이퍼에 형성된 칩의 측정속도를 향상시킴으로써 반도체 웨이퍼의 검사속도를 높여 반도체의 생산성 향상을 도모하기 위한 것이다.
본 발명의 실시예에 따른 반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체는 반도체 웨이퍼에 형성된 모든 칩이 아닌 일부 칩의 측정을 통해 모든 칩의 불량 여부를 검사함으로써 반도체 웨이퍼 검사 시스템이 측정하는 칩의 수를 줄여 반도체 웨이퍼 검사 시스템의 수명을 연장시키기 위한 것이다.
본 발명의 실시예에 따른 반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체는 반도체 웨이퍼에 형성된 일부 칩의 측정을 통해 나머지 칩의 실제 특성치에 관한 예측치를 도출하고 이에 의해 모든 칩의 불량 여부를 검사하는 과정에서 칩의 예측치가 칩의 실제 특성치와 일치하는 정확도를 향상시킴으로써 반도체 웨이퍼 검사 시스템의 성능을 향상시키기 위한 것이다.
본 출원의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않는 또 다른 과제는 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일측면에 따르면, (a) 제1 반도체 웨이퍼의 모든 칩들의 특성값을 측정하는 단계; (b) 상기 제1 반도체 웨이퍼의 모든 칩들을 복수의 매트릭스로 구분하는 단계; (c) 각각의 상기 매트릭스를 구성하는 전체 성분들 중 하나의 추정값을 나머지 성분들의 상기 특성값으로부터 도출하는 과정을 반복하여 상기 전체 성분 각각의 추정값을 도출하는 단계; (d) 각 성분의 상기 추정값과 상기 특성값의 오차를 구하는 단계; (e) 상기 성분의 오차가 기준 범위에 속하는 경우 상기 성분의 좌표를 특성값의 측정을 생략하는 결측 위치로 설정하는 단계를 포함하는 반도체 웨이퍼 검사방법이 제공된다.
상기 제1 반도체 웨이퍼와 다른 제2 반도체 웨이퍼에 대하여 상기 결측 위치에 해당하는 칩의 특성값 측정을 생략할 수 있다.
상기 (b) 단계에서 상기 복수의 매트릭스는 서로 중복되지 않고 순서대로 설정될 수 있다.
상기 (b) 단계에서 상기 복수의 매트릭스들 중 적어도 일부는 서로 중복될 수 있도록 설정될 수 있다.
상기 복수의 매트릭스 중 하나의 매트릭스와 다른 하나의 매트릭스가 서로 중복되는 성분을 가질 경우, 상기 중복되는 성분의 좌표가 상기 하나의 매트릭스에서는 결측 위치로 설정되고, 상기 다른 하나의 매트릭스에서는 측정 위치로 설정되면, 상기 중복되는 성분의 좌표는 미리 정해진 기준에 따라 최종 결측 위치로의 설정 여부가 정해질 수 있다.
상기 (c) 단계에서 상기 추정값은 상기 나머지 성분들의 특성값의 평균값일 수 있다.
상기 (c) 단계에서 상기 추정값은 상기 나머지 성분들의 특성값에 대한 크리깅(kriging), 회귀분석, 서포트 벡터 머신(support vector machine, SVM), K-Mean Cluster, 인공신경망, 및 Random-Forest로 이루어진 군 중에서 선택된 적어도 하나의 방법에 의해 도출될 수 있다.
상기 매트릭스의 n개의 성분 중 m개(n>m>2, n 및 m은 자연수) 성분의 오차가 상기 기준 범위에 속하는 경우, 상기 m개의 성분을 제외한 나머지 성분에 해당되는 특성값을 통하여 상기 m개 성분의 추정값을 도출하고, 상기 m개 성분의 추정값과 특성값 사이의 오차를 구하여 상기 오차가 상기 기준 범위에 속하는 성분의 좌표를 결측 위치로 설정할 수 있다.
N장의 제1 반도체 웨이퍼 각각에 대해 상기 결측 위치를 결정하고
상기 N장의 제1 반도체 웨이퍼의 각각의 결측 위치가 기준 횟수 이상 일치할 경우 최종 결측 위치로 설정할 수 있다.
본 발명의 다른 실시예에 따른 반도체 웨이퍼 검사장치는 제1 반도체 웨이퍼의 모든 칩들의 특성값을 측정하는 측정부; 상기 제1 반도체 웨이퍼의 모든 칩들을 복수의 매트릭스로 구분하는 매트릭스 구분부; 각각의 상기 매트릭스를 구성하는 전체 성분들 중 하나의 추정값을 나머지 성분들의 상기 특성값으로부터 도출하는 과정을 반복하여 상기 전체 성분 각각의 추정값을 도출하는 추정부; 각 성분의 상기 추정값과 상기 특성값의 오차를 구하는 오차 계산부; 및 상기 성분의 오차가 기준 범위에 속하는 경우 상기 성분의 좌표를 특성값의 측정을 생략하는 결측 위치로 설정하는 결측 위치 결정부를 포함한다.
본 발명의 또 다른 실시예에 따른 기록매체는 제1 반도체 웨이퍼의 모든 칩들의 특성값을 측정하는 기능, 상기 제1 반도체 웨이퍼의 모든 칩들을 복수의 매트릭스로 구분하는 기능, 각각의 상기 매트릭스를 구성하는 전체 성분들 중 하나의 추정값을 나머지 성분들의 상기 특성값으로부터 도출하는 과정을 반복하여 상기 전체 성분 각각의 추정값을 도출하는 기능, 각 성분의 상기 추정값과 상기 특성값의 오차를 구하는 기능 및 상기 성분의 오차가 기준 범위에 속하는 경우 상기 성분의 좌표를 특성값의 측정을 생략하는 결측 위치로 설정하는 기능을 실행하는 프로그램을 기록한 컴퓨터에서 판독가능하다.
본 발명의 실시예에 따른 반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체는 반도체 웨이퍼에 형성된 모든 칩이 아닌 일부 칩의 측정을 통해 모든 칩의 불량 여부를 검사함으로써 반도체 웨이퍼 검사 시스템이 측정하는 칩의 수를 줄여 반도체 웨이퍼 검사 시스템의 수명을 연장시키기 위한 것이다.
본 발명의 실시예에 따른 반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체는 반도체 웨이퍼에 형성된 일부 칩의 측정을 통해 나머지 칩의 실제 특성치에 관한 예측치를 도출하고 이에 의해 모든 칩의 불량 여부를 검사하는 과정에서 칩의 예측치가 칩의 실제 특성치와 일치하는 정확도를 향상시킴으로써 반도체 웨이퍼 검사 시스템의 성능을 향상시키기 위한 것이다.
본 출원의 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않는 또 다른 효과는 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 반도체 웨이퍼 검사장치를 나타낸다.
도 2는 제1 반도체 웨이퍼에 형성된 칩들을 매트릭스로 구분하는 것에 대한 예시를 나타낸다.
도 3a 및 도 3b는 추정값을 도출하는 과정의 일례를 나타낸다.
도 4는 오차를 도출하는 과정의 일례를 나타낸다.
도 5는 결측 위치 설정의 일례를 나타낸다.
도 6은 제1 반도체 웨이퍼의 결측 위치에 해당되는 제2 반도체 웨이퍼 칩의 특성값 측정 생략의 일례를 나타낸다.
도 7a 내지 도 7c는 제1 반도체 웨이퍼의 전체 매트릭스의 적어도 일부가 중첩된 상태의 일례를 나타낸다.
도 8은 하나의 매트릭스에서 복수 개의 결측 위치 도출을 설명하기 위한 도면이다.
이하 본 발명의 실시예에 대하여 첨부한 도면을 참조하여 상세하게 설명하기로 한다. 다만, 첨부된 도면은 본 발명의 내용을 보다 쉽게 개시하기 위하여 설명되는 것일 뿐, 본 발명의 범위가 첨부된 도면의 범위로 한정되는 것이 아님은 이 기술분야의 통상의 지식을 가진 자라면 용이하게 알 수 있을 것이다.
또한, 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 실시예에 따른 반도체 웨이퍼 검사장치를 나타낸다. 도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 웨이퍼 검사장치는 프로빙부(110), 구동부(130) 및 제어부(150)를 포함한다.
프로빙부(110)는 반도체 웨이퍼에 구현된 칩들에 테스트 신호를 출력하고 이에 따른 칩의 특성값을 입력받는 프로브 카드 및 컨택터 핀을 포함할 수 있다.
구동부(130)는 구동모터 및 구동모터에 의하여 움직이는 구동축을 포함할 수 있다. 프로빙부(110)는 구동축에 연결되어 구동부(130)의 동작에 따라 반도체 웨이퍼에 형성된 칩을 향하여 움직이거나 칩에 접촉할 수 있다.
제어부(150)는 프로세서 및 메모리부를 포함하며 구동부(130)의 동작 및 반도체 웨이퍼 검사를 수행할 수 있다. 메모리부에는 반도체 웨이퍼 검사를 위한 프로그램이나 데이터를 저장하며 반도체 웨이퍼 검사 과정에서 형성되는 여러 데이터나 정보를 저장할 수 있다.
이 때 제어부(150)는 측정부(151), 매트릭스 구분부(153), 추정부(155), 오차 계산부(157), 결측 위치 결정부(159)를 포함한다. 이와 같은 제어부(150)의 각 구성요소는 프로세서에 의하여 구현될 수 있다.
측정부(151)는 제1 반도체 웨이퍼(SW1)의 모든 칩들의 특성값을 측정한다.
매트릭스 구분부(153)는 제1 반도체 웨이퍼(SW1)의 모든 칩들을 복수의 매트릭스로 구분한다.
추정부(155)는 각각의 매트릭스를 구성하는 전체 성분들 중 하나의 추정값을 나머지 성분들의 특성값으로부터 도출하는 과정을 반복하여 전체 성분 각각의 추정값을 도출한다.
오차 계산부(157)는 각 성분의 추정값과 특성값의 오차를 구한다.
결측 위치 결정부(159)는 성분의 오차가 기준 범위에 속하는 경우 성분의 좌표를 특성값의 측정을 생략하는 결측 위치로 설정한다.
이하에서 도면을 참조하여 본 발명의 실시예에 따른 반도체 웨이퍼 검사방법에 대해 설명한다.
본 발명의 실시예에 따른 반도체 웨이퍼 검사방법은 제1 반도체 웨이퍼(SW1)의 모든 칩들의 특성값을 측정하는 단계를 포함한다. 제1 반도체 웨이퍼(SW1)는 칩의 특성값 측정을 생략할 수 있는 결측 위치를 설정하기 위한 것으로 제1 반도체 웨이퍼(SW1)를 통하여 결측 위치가 정해지면 이에 따라 제2 반도체 웨이퍼(SW2)에 대한 테스트가 이루어질 수 있다. 제1 반도체 웨이퍼(SW1) 상에 수백 개 내지 수천 개의 칩이 형성되면 이들 칩들 전체에 대한 특성값이 측정될 수 있다.
본 발명의 실시예에 따른 반도체 웨이퍼 검사방법은 제1 반도체 웨이퍼(SW1)의 모든 칩들을 복수의 매트릭스로 구분하는 단계를 포함한다. 예를 들어, 도 2에 도시된 바와 같이, 제1 반도체 웨이퍼(SW1)에 가로 방향으로 30개, 세로 방향으로 30개의 칩이 형성되어 전체 900개의 칩이 형성된 경우, 900개의 칩들은 3x3 매트릭스로 구분될 수 있다. 3x3 매트릭스가 서로 중복되지 않는다면 900개의 칩들을 구분하기 위하여 100개의 3x3 매트릭스가 도출될 수 있다.
매트릭스의 성분은 칩의 특성값일 수 있으며, 도 2에서 1부터 9까지의 숫자는 특성값일 수 있으나 이는 설명의 편의를 위한 것으로 이들 값에 한정되지 않으며 측정되는 특성값은 다양할 수 있다.
도 2에 도시된 바와 같이 매트릭스에 포함된 각 성분은 좌표 (i, j)로 표현될 수 있으며, 메모리부에 (i, j)에 해당되는 특성값이 저장될 수 있다.
본 발명의 실시예에 따른 반도체 웨이퍼 검사방법은 각각의 매트릭스를 구성하는 전체 성분들 중 하나의 추정값을 나머지 성분들의 특성값으로부터 도출하는 과정을 반복하여 전체 성분 각각의 추정값을 도출하는 단계를 포함한다.
예를 들어, 도 3a에 도시된 바와 같이, 성분 (1, 1)의 추정값은 성분 (1, 2) 내지 성분 (3, 3)의 특성값들을 통하여 도출될 수 있다. 성분 (1, 1)의 특성값은 1이나 성분 (1, 1)의 특성값이 블랭크되었다고 가정함으로써 성분 (1, 1)의 추정값이 도출될 수 있다.
또한 성분 (1, 2)의 추정값은 성분 (1, 1)과, (1, 3) 내지 성분 (3, 3)의 특성값들을 통하여 도출될 수 있다. 이와 같은 방법으로 매트릭스에 포함된 각 좌표에서의 추정값이 도출될 수 있다.
추정값의 계산은 다양한 방법으로 이루어질 수 있다. 예를 들어, 하나의 성분에 대한 추정값은 나머지 성분의 특성값들의 평균값으로 설정될 수 있다. 즉, 성분 (1, 1)의 추정값은 성분 (1, 2) 내지 성분 (3, 3)의 특성값들의 평균값 5.5(=(2+3+4+5+6+7+8+9)/8)이 도출될 수 있다.
도 3b는 이와 같은 특성값들의 평균에 따라 도출된 각 성분의 추정값을 나타낸 것으로 설명의 편의를 위하여 추정값은 소숫점 첫번째 자리까지만 표시하였다.
이와 같은 추정값은 평균에 의한 방법과 달리 나머지 성분들의 특성값에 대한 크리깅(kriging), 회귀분석, 서포트 벡터 머신(support vector machine, SVM), K-Mean Cluster, 인공신경망, 및 Random-Forest로 이루어진 군 중에서 선택된 적어도 하나의 방법에 의해 도출될 수도 있다. 이러한 추정 방법들을 적용함으로써 결측 위치를 설정하는 횟수가 증가함에 따라 추정값의 정확도를 향상시킬 수 있는 결측 위치를 설정할 수 있게 된다.
크리깅(kriging), 회귀분석, 서포트 벡터 머신(support vector machine, SVM), K-Mean Cluster, 인공신경망, 및 Random-Forest과 같은 방법들은 통상의 기술자에게 일반적인 것이므로 이에 대한 설명은 생략된다.
본 발명의 실시예에 반도체 웨이퍼 검사방법은 각 성분의 추정값과 특성값의 오차를 구하는 단계를 포함한다. 이에 따라 도 4와 같이 매트릭스의 각 성분에 대한 오차가 계산될 수 있다.
본 발명의 실시예에 반도체 웨이퍼 검사방법은 성분의 오차가 기준 범위에 속하는 경우 성분의 좌표를 특성값의 측정을 생략하는 결측 위치로 설정하는 단계를 포함한다. 기준 범위는 사용자가 받아들일 수 있는 오차의 수준에 따라 결정될 수 있다.
예를 들어, 사용자 조건에 따른 기준 범위가 오차가 1.25 이하인 경우, 도 5의 점선 영역 안의 오차가 기준 범위에 속할 수 있으며, 오차가 가장 작은 성분의 좌표 (2, 2)가 결측 위치로 설정될 수 있다.
이와 같은 방법을 제1 반도체 웨이퍼(SW1)의 전체 매트릭스 각각에 적용함에 따라 각 매트릭스마다 결측 위치가 설정될 수 있다. 이 때 오차가 기준 범위에 속하는 성분이 없는 매트릭스는 결측 위치가 없게 된다.
이와 같이 제1 반도체 웨이퍼(SW1)를 통하여 결측 위치가 설정됨에 따라 제1 반도체 웨이퍼(SW1)와 다른 제2 반도체 웨이퍼(SW2)에 대하여 결측 위치에 해당하는 칩의 특성값 측정을 생략할 수 있다.
예를 들어, 도 6에 도시된 바와 같이, 제1 반도체 웨이퍼(SW1)의 결측 위치에 해당되는 제2 반도체 웨이퍼(SW2)의 칩에 대한 특성값 측정이 생략될 수 있으며 3x3 매트릭스의 나머지 칩들에 대한 측정이 이루어질 수 있다.
도 6에 도시된 바와 같이, 첫번째 매트릭스의 칩들의 특성값이 a 내지 h인 경우, 제2 반도체 웨이퍼(SW2)에서 결측 위치의 칩에 대한 추정값은 (a+b+c+d+e+f+g+h)/8일 수 있다. 제2 반도체 웨이퍼(SW2)의 매트릭스 각각의 결측 위치에서의 칩의 추정값 역시 각 매트릭스의 특성값을 통하여 도출될 수 있다.
앞서 설명된 바와 같이 제2 반도체 웨이퍼(SW2)에서 특성값의 평균에 의하여 결측 위치 칩의 추정값이 도출될 수 있으나 이에 한정되지 않으며 크리깅(kriging), 회귀분석, 서포트 벡터 머신(support vector machine, SVM), K-Mean Cluster, 인공신경망, 및 Random-Forest로 이루어진 군 중에서 선택된 적어도 하나의 방법에 의해 결측 위치 칩의 추정값이 도출될 수도 있다. 이러한 추정 방법들을 적용함으로써 결측 위치를 설정하는 횟수가 증가함에 따라 추정값의 정확도를 향상시킬 수 있는 결측 위치를 설정할 수 있게 된다.
이와 같이 본 발명의 실시예에 따른 반도체 웨이퍼 검사방법은 결측 위치를 설정함으로써 반도체 웨이퍼에 형성된 전체 칩들 중 일부의 측정을 생략함으로써 칩들에 대한 측정 속도를 높일 수 있다. 뿐만 아니라 결측 위치는 적정한 오차값이 도출되는 위치로 설정되므로 측정이 생략된 칩의 추정값 역시 신뢰성이 보장될 수 있다.
이상의 설명에서 제1 반도체 웨이퍼(SW1) 및 제2 반도체 웨이퍼(SW2)의 복수의 매트릭스는 서로 중복되지 않고 순서대로 설정될 수 있다. 이와 다르게 복수의 매트릭스들 중 적어도 일부는 서로 중복될 수 있도록 설정될 수 있다.
예를 들어, 도 7a에 도시된 바와 같이, 제1 반도체 웨이퍼(SW1)에 형성된 모든 칩들의 특성값이 측정되는데, 이들 특성값들은 매트릭스의 성분이 될 수 있다. 이 때 매트릭스 A의 일부 성분은 매트릭스 B와 매트릭스 C와 중첩되며, 매트릭스 B와 매트릭스 C 역시 중첩된 성분이 존재할 수 있다.
이와 같이 복수의 매트릭스 중 하나의 매트릭스와 다른 하나의 매트릭스가 서로 중복되는 성분을 가질 수 있다. 예를 들어, 도 7b에 도시된 바와 같이, 매트릭스 A 내지 매트릭스 C의 특성값이 측정된 경우, 매트릭스 A와 매트릭스 B는 6개의 성분이 중첩되고, 매트릭스 B와 매트릭스 C 역시 6개의 성분이 중첩되며, 3개의 성분(a3, a6, a9)은 매트릭스 A, B, 및 C에 모두 중첩될 수 있다.
앞서 설명된 각 매트릭스의 추정값 및 오차 도출을 통하여 도 7c에 도시된 바와 같이, 매트릭스 A, 매트릭스 B 및 매트릭스 C 각각에서의 결측 위치가 도출될 수 있다.
이 때, 중복되는 성분의 좌표가 하나의 매트릭스에서는 결측 위치로 설정되고, 다른 하나의 매트릭스에서는 측정 위치로 설정될 수 있다. 예를 들어, 도 7c에 도시된 바와 같이, 매트릭스 A와 B의 결측 위치가 (3, 1)로 설정된다면 매트릭스 C의 결측 위치는 (3, 1)로 설정되지 않을 수도 있다. 이와 같은 이유는 매트릭스 A, B 및 C의 특성값이 다를 수 있기 때문이다.
따라서 좌표 (3, 1)이 결측 위치로 설정될 것인지 아닌지에 대한 기준이 필요한데, 좌표 (3, 1)는 매트릭스 A, B 및 C에 동시에 중첩되고 과반 이상의 매트릭스(3개의 매트릭스 중 2개의 매트릭스에서 결측 위치로 설정되므로 좌표 (3, 1)을 최종적으로 결측 위치로 설정할 수 있다. 이와 같이 복수의 매트릭스를 중복시켜 최종 결측 위치를 설정할 경우 결측 위치에서 추정값이 특성값과 일치하는 정확도를 더욱 향상시킬 수 있게 된다.
즉, 중복되는 성분의 좌표는 미리 정해진 기준에 따라 최종 결측 위치로의 설정 여부가 정해질 수 있다.
한편, 제1 반도체 웨이퍼(SW1)의 매트릭스의 n개의 성분 중 m개(n>m>2, n 및 m은 자연수) 성분의 오차가 기준 범위에 속할 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 기준 범위가 오차가 1.25 이하인 경우, 매트릭스의 9개의 성분 중 3개 성분의 오차가 기준 범위에 속할 수 있다.
이 때 m개의 성분을 제외한 나머지 성분에 해당되는 특성값을 통하여 m개 성분의 추정값을 도출할 수 있다. 예를 들어, 6개의 특성값을 통하여 3개의 성분 (1,2), (2,2), (3, 2)의 추정값 5(=(1+2+3+7+8+9)/6)이 도출될 수 있다.
또한 m개 성분의 추정값과 특성값 사이의 오차를 구하여 오차가 기준 범위에 속하는 성분의 좌표를 결측 위치로 설정할 수 있다. 예를 들어, 도 8에서 3개의 성분 (1,2), (2,2), (3, 2) 각각의 오차는 3개의 성분 (1,2), (2,2), (3, 2) 각각의 특성값과 추정값의 차이이므로 5-4=1, 5-5=0, 6-5=1이 되며 이들 3개의 오차는 기준 범위 1.25 이하를 만족하므로 3개의 성분 (1,2), (2,2), (3, 2)은 결측 위치로 설정될 수 있다. 이와 같이 함으로써 결측 위치에서 추정값이 특성값과 일치하는 정확도를 더욱 향상시킬 수 있게 된다.
한편, N장의 제1 반도체 웨이퍼(SW1) 각각에 대해 결측 위치를 결정하고, N장의 제1 반도체 웨이퍼(SW1)의 각각의 결측 위치가 기준 횟수 이상 일치할 경우 최종 결측 위치로 설정할 수 있다.
예를 들어, 전체 반도체 웨이퍼가 100장이 있고, 제1 반도체 웨이퍼(SW1)가 10장이고 제2 반도체 웨이퍼(SW2)가 90장인 경우, 10장의 제1 반도체 웨이퍼(SW1)를 통하여 결측 위치가 설정될 수 있다. 특정 좌표가 7장의 제1 반도체 웨이퍼(SW1)에서는 결측 위치로 설정되고 3장의 제1 반도체 웨이퍼(SW1)에서는 측정 위치로 설정될 수 있다. 이 때 기준 횟수가 6회 이상인 경우, 상기 특정 좌표는 결측 위치로 최종 설정될 수 있다.
이와 같이 최종 설정된 결측 위치에 따라 90장의 제2 반도체 웨이퍼(SW2)에 대한 측정이 이루어질 수 있다.
본 발명의 실시예에 따른 기록매체는 제1 반도체 웨이퍼(SW1)의 모든 칩들의 특성값을 측정하는 기능, 제1 반도체 웨이퍼(SW1)의 모든 칩들을 복수의 매트릭스로 구분하는 기능, 각각의 매트릭스를 구성하는 전체 성분들 중 하나의 추정값을 나머지 성분들의 특성값으로부터 도출하는 과정을 반복하여 전체 성분 각각의 추정값을 도출하는 기능, 각 성분의 추정값과 특성값의 오차를 구하는 기능 및 성분의 오차가 기준 범위에 속하는 경우 성분의 좌표를 특성값의 측정을 생략하는 결측 위치로 설정하는 기능을 실행하는 프로그램을 기록한 컴퓨터에서 판독가능하다.
이상과 같이 본 발명에 따른 실시예를 살펴보았으며, 앞서 설명된 실시예 이외에도 본 발명이 그 취지나 범주에서 벗어남이 없이 다른 특정 형태로 구체화 될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다. 그러므로, 상술된 실시예는 제한적인 것이 아니라 예시적인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.
본 발명은 반도체 웨이퍼 검사방법에 이용할 수 있는 것이다.
110: 프로빙부
130: 구동부
150: 제어부
151: 측정부
153: 매트릭스 구분부
155: 추정부
157: 오차 계산부
159: 결측 위치 결정부
SW1: 제1 반도체 웨이퍼
SW2: 제2 반도체 웨이퍼

Claims (11)

  1. (a) 제1 반도체 웨이퍼의 모든 칩들의 특성값을 측정하는 단계;
    (b) 상기 제1 반도체 웨이퍼의 모든 칩들을 복수의 매트릭스로 구분하는 단계;
    (c) 각각의 상기 매트릭스를 구성하는 전체 성분들 중 하나의 추정값을 나머지 성분들의 상기 특성값으로부터 도출하는 과정을 반복하여 상기 전체 성분 각각의 추정값을 도출하는 단계;
    (d) 각 성분의 상기 추정값과 상기 특성값의 오차를 구하는 단계;
    (e) 상기 성분의 오차가 기준 범위에 속하는 경우 상기 성분의 좌표를 특성값의 측정을 생략하는 결측 위치로 설정하는 단계
    를 포함하는 반도체 웨이퍼 검사방법.
  2. 제1항에 있어서,
    상기 제1 반도체 웨이퍼와 다른 제2 반도체 웨이퍼에 대하여 상기 결측 위치에 해당하는 칩의 특성값 측정을 생략하는 것을 특징으로 하는 반도체 웨이퍼 검사방법.
  3. 제1항에 있어서,
    상기 (b) 단계에서 상기 복수의 매트릭스는 서로 중복되지 않고 순서대로 설정되는 것을 특징으로 하는 반도체 웨이퍼 검사방법.
  4. 제1항에 있어서,
    상기 (b) 단계에서 상기 복수의 매트릭스들 중 적어도 일부는 서로 중복될 수 있도록 설정되는 것을 특징으로 하는 반도체 웨이퍼 검사방법.
  5. 제4항에 있어서,
    상기 복수의 매트릭스 중 하나의 매트릭스와 다른 하나의 매트릭스가 서로 중복되는 성분을 가질 경우,
    상기 중복되는 성분의 좌표가 상기 하나의 매트릭스에서는 결측 위치로 설정되고, 상기 다른 하나의 매트릭스에서는 측정 위치로 설정되면,
    상기 중복되는 성분의 좌표는 미리 정해진 기준에 따라 최종 결측 위치로의 설정 여부가 정해지는 것을 특징으로 하는 반도체 웨이퍼 검사방법.
  6. 제1항에 있어서,
    상기 (c) 단계에서 상기 추정값은 상기 나머지 성분들의 특성값의 평균값인 것을 특징으로 하는 반도체 웨이퍼 검사방법.
  7. 제1항에 있어서,
    상기 (c) 단계에서 상기 추정값은 상기 나머지 성분들의 특성값에 대한 크리깅(kriging), 회귀분석, 서포트 벡터 머신(support vector machine, SVM), K-Mean Cluster, 인공신경망, 및 Random-Forest로 이루어진 군 중에서 선택된 적어도 하나의 방법에 의해 도출되는 것을 특징으로 하는 반도체 웨이퍼 검사방법.
  8. 제1항에 있어서,
    상기 매트릭스의 n개의 성분 중 m개(n>m>2, n 및 m은 자연수) 성분의 오차가 상기 기준 범위에 속하는 경우,
    상기 m개의 성분을 제외한 나머지 성분에 해당되는 특성값을 통하여 상기 m개 성분의 추정값을 도출하고,
    상기 m개 성분의 추정값과 특성값 사이의 오차를 구하여 상기 오차가 상기 기준 범위에 속하는 성분의 좌표를 결측 위치로 설정하는 것을 특징으로 하는 반도체 웨이퍼 검사방법.
  9. 제1항에 있어서,
    N장의 제1 반도체 웨이퍼 각각에 대해 상기 결측 위치를 결정하고
    상기 N장의 제1 반도체 웨이퍼의 각각의 결측 위치가 기준 횟수 이상 일치할 경우 최종 결측 위치로 설정하는 것을 특징으로 하는 반도체 웨이퍼 검사방법.
  10. 제1 반도체 웨이퍼의 모든 칩들의 특성값을 측정하는 측정부;
    상기 제1 반도체 웨이퍼의 모든 칩들을 복수의 매트릭스로 구분하는 매트릭스 구분부;
    각각의 상기 매트릭스를 구성하는 전체 성분들 중 하나의 추정값을 나머지 성분들의 상기 특성값으로부터 도출하는 과정을 반복하여 상기 전체 성분 각각의 추정값을 도출하는 추정부;
    각 성분의 상기 추정값과 상기 특성값의 오차를 구하는 오차 계산부; 및
    상기 성분의 오차가 기준 범위에 속하는 경우 상기 성분의 좌표를 특성값의 측정을 생략하는 결측 위치로 설정하는 결측 위치 결정부를 포함하는 반도체 웨이퍼 검사장치.
  11. 제1 반도체 웨이퍼의 모든 칩들의 특성값을 측정하는 기능, 상기 제1 반도체 웨이퍼의 모든 칩들을 복수의 매트릭스로 구분하는 기능, 각각의 상기 매트릭스를 구성하는 전체 성분들 중 하나의 추정값을 나머지 성분들의 상기 특성값으로부터 도출하는 과정을 반복하여 상기 전체 성분 각각의 추정값을 도출하는 기능, 각 성분의 상기 추정값과 상기 특성값의 오차를 구하는 기능 및 상기 성분의 오차가 기준 범위에 속하는 경우 상기 성분의 좌표를 특성값의 측정을 생략하는 결측 위치로 설정하는 기능을 실행하는 프로그램을 기록한 컴퓨터에서 판독가능한 기록 매체.
KR1020180043030A 2018-04-13 2018-04-13 반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체 KR102092379B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180043030A KR102092379B1 (ko) 2018-04-13 2018-04-13 반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180043030A KR102092379B1 (ko) 2018-04-13 2018-04-13 반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체

Publications (2)

Publication Number Publication Date
KR20190119720A true KR20190119720A (ko) 2019-10-23
KR102092379B1 KR102092379B1 (ko) 2020-03-23

Family

ID=68460778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180043030A KR102092379B1 (ko) 2018-04-13 2018-04-13 반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체

Country Status (1)

Country Link
KR (1) KR102092379B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007255513A (ja) 2006-03-22 2007-10-04 Aron Kasei Co Ltd 排水用通気弁
KR20100063095A (ko) * 2007-08-31 2010-06-10 케이엘에이-텐코어 코오포레이션 웨이퍼의 영역에 걸쳐서 반도체 파라미터를 예측하기 위한 장치 및 방법들
KR20140031894A (ko) * 2011-04-06 2014-03-13 케이엘에이-텐코 코포레이션 공정 제어를 개선하기 위한 품질 메트릭 제공 방법 및 시스템
KR20140102064A (ko) * 2013-02-13 2014-08-21 삼성전자주식회사 타겟 값을 보정하여 공정을 수행하는 방법 및 공정 시스템
KR20160140474A (ko) * 2015-05-27 2016-12-07 내셔날 쳉쿵 유니버시티 샘플링 비율 결정 기법에 의한 계측 샘플링 방법 및 그 컴퓨터 프로그램 제품

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007255513A (ja) 2006-03-22 2007-10-04 Aron Kasei Co Ltd 排水用通気弁
KR20100063095A (ko) * 2007-08-31 2010-06-10 케이엘에이-텐코어 코오포레이션 웨이퍼의 영역에 걸쳐서 반도체 파라미터를 예측하기 위한 장치 및 방법들
KR20140031894A (ko) * 2011-04-06 2014-03-13 케이엘에이-텐코 코포레이션 공정 제어를 개선하기 위한 품질 메트릭 제공 방법 및 시스템
KR20140102064A (ko) * 2013-02-13 2014-08-21 삼성전자주식회사 타겟 값을 보정하여 공정을 수행하는 방법 및 공정 시스템
KR20160140474A (ko) * 2015-05-27 2016-12-07 내셔날 쳉쿵 유니버시티 샘플링 비율 결정 기법에 의한 계측 샘플링 방법 및 그 컴퓨터 프로그램 제품

Also Published As

Publication number Publication date
KR102092379B1 (ko) 2020-03-23

Similar Documents

Publication Publication Date Title
JP6310782B2 (ja) 半導体装置の製造方法およびプログラム
KR102239051B1 (ko) 검사 시스템, 및 검사 시스템의 고장 해석 및 예지 방법
US8372663B2 (en) Good chip classifying method on wafer, and chip quality judging method, marking mechanism, and manufacturing method of semiconductor device using the good chip classifying method
US11669957B2 (en) Semiconductor wafer measurement method and system
US9891267B2 (en) Kernel based cluster fault analysis
TW201514513A (zh) 晶圓的可適性電性測試
US7386420B2 (en) Data analysis method for integrated circuit process and semiconductor process
US20070176621A1 (en) Semiconductor wafer testing apparatus and method of testing semiconductor wafer
CN116964461A (zh) 使用内嵌缺陷部分平均测试进行半导体自适应测试的系统及方法
US10656204B2 (en) Failure detection for wire bonding in semiconductors
US20200182927A1 (en) Method of detecting abnormal test signal channel of automatic test equipment
KR102092379B1 (ko) 반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체
JP4925200B2 (ja) 半導体ウェハ検査装置
JP2000243794A (ja) 半導体ウエハの解析方法
KR20090070235A (ko) 웨이퍼 맵 동일 불량 유형 분류 방법
CN104183511A (zh) 一种确定晶圆测试数据规范的界限的方法及晶粒标记方法
TW202328665A (zh) 分析缺陷的方法
JP2007049126A (ja) 半導体ウエハ上の局所性不良を検出するテスト方法及びこれを用いるテストシステム
TWI488246B (zh) 資源整合及晶片測試方法
US11469122B2 (en) Semiconductor process analysis device, semiconductor process analysis method, and storage medium
US20090206870A1 (en) Method for analyzing ic devices and wafers
US11449984B2 (en) Method and system for diagnosing a semiconductor wafer
TWI839225B (zh) 晶圓偏移警示方法
JP5015227B2 (ja) 欠陥解析方法、プログラム及び電子デバイスの製造方法
JP2023077614A (ja) 検査装置、検査方法、検査プログラム、半導体デバイスの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant