CN116964461A - 使用内嵌缺陷部分平均测试进行半导体自适应测试的系统及方法 - Google Patents

使用内嵌缺陷部分平均测试进行半导体自适应测试的系统及方法 Download PDF

Info

Publication number
CN116964461A
CN116964461A CN202280018925.1A CN202280018925A CN116964461A CN 116964461 A CN116964461 A CN 116964461A CN 202280018925 A CN202280018925 A CN 202280018925A CN 116964461 A CN116964461 A CN 116964461A
Authority
CN
China
Prior art keywords
pat
test
semiconductor die
semiconductor
adaptive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280018925.1A
Other languages
English (en)
Inventor
R·J·拉瑟
D·W·普利斯
C·伦诺克斯
O·唐泽拉
J·鲁滨逊
K·榭曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN116964461A publication Critical patent/CN116964461A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G01R31/287—Procedures; Software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

使用内嵌缺陷部分平均测试进行半导体自适应测试的系统及方法经配置以：接收来自内嵌缺陷部分平均测试(I‑PAT)系统的多个I‑PAT分数，其中所述多个I‑PAT分数是通过所述I‑PAT系统基于多个半导体裸片的半导体裸片数据而产生，其中所述半导体裸片数据包含所述多个半导体裸片的特性化测量，其中所述多个I‑PAT分数中的每一I‑PAT分数表示通过所述I‑PAT系统基于所述多个半导体裸片中的对应半导体裸片的特性化测量而确定的加权缺陷率；在动态决策过程期间，将一或多个规则应用到所述多个I‑PAT分数；及基于所述动态决策过程来产生所述多个半导体裸片中的至少一个半导体裸片的一或多个自适应测试。

Description

使用内嵌缺陷部分平均测试进行半导体自适应测试的系统及 方法
相关申请案的交叉参考
本申请案主张2021年5月6日申请的第63/184,793号美国临时申请案的权利，所述美国临时申请案的全文以引用方式并入本文中。
技术领域
本公开大体上涉及半导体装置且更特定来说，涉及使用内嵌缺陷部分平均测试用于半导体自适应测试的系统及方法。
背景技术
半导体装置的制作通常可需要数百或数千个处理步骤来形成功能装置。在这些处理步骤的进程内，可执行各种特性化测量(例如，检验及/或度量衡测量)以识别缺陷及/或监测装置上的各种参数。代替各种特性化测量或除各种特性化测量之外，还可执行电测试以验证或评估装置的功能性。然而，虽然一些经检测缺陷及度量衡误差可如此显著以清楚地指示装置失效，但较小变动可能引起装置在曝露于工作环境之后的早期可靠性失效。半导体装置的风险规避用户(例如，例如汽车、军事、航空及医疗应用)现在正在寻找在十亿分之几(PPB)范围内，超过当前百万分之几(PPM)水平的失效率。随着汽车、军事、航空及医疗应用中对半导体装置的需求不断增加，评估半导体裸片的可靠性是满足这些行业需求的关键。
发明内容
根据本公开的一或多个实施例，公开一种系统。在一个说明性实施例中，所述系统包含通信地耦合到内嵌缺陷部分平均测试(I-PAT)系统的自适应测试控制器。在另一说明性实施例中，所述自适应测试控制器包含一或多个处理器及存储器。在另一说明性实施例中，所述存储器经配置以存储一组程序指令。在另一说明性实施例中，所述一或多个处理器经配置以执行程序指令，从而引起所述一或多个处理器接收来自所述I-PAT系统的多个I-PAT分数。在另一说明性实施例中，所述多个I-PAT分数是通过所述I-PAT系统基于多个半导体裸片的半导体裸片数据产生。在另一说明性实施例中，所述半导体裸片数据包含所述多个半导体裸片的特性化测量。在另一说明性实施例中，所述多个I-PAT分数中的每一I-PAT分数表示通过所述I-PAT系统基于所述多个半导体裸片中的对应半导体裸片的特性化测量确定的加权缺陷率。在另一说明性实施例中，所述一或多个处理器经配置以执行程序指令，从而引起所述一或多个处理器在动态决策过程期间将一或多个规则应用到所述多个I-PAT分数。在另一说明性实施例中，所述一或多个处理器经配置以执行程序指令，从而引起所述一或多个处理器基于所述动态决策过程产生所述多个半导体裸片的至少一个半导体裸片的一或多个自适应测试。
根据本公开的一或多个实施例，公开一种方法。在一个说明性实施例中，所述方法可包含但不限于经由自适应测试控制器接收来自内嵌缺陷部分平均测试(I-PAT)系统的多个I-PAT分数。在另一说明性实施例中，所述多个I-PAT分数是通过所述I-PAT系统基于多个半导体裸片的半导体裸片数据产生。在另一说明性实施例中，所述半导体裸片数据包含所述多个半导体裸片的特性化测量。在另一说明性实施例中，所述多个I-PAT分数中的每一I-PAT分数表示通过所述I-PAT系统基于所述多个半导体裸片中的对应半导体裸片的特性化测量确定的加权缺陷率。在另一说明性实施例中，所述方法可包含但不限于经由所述自适应测试控制器在动态决策过程期间将一或多个规则应用到所述多个I-PAT分数。在另一说明性实施例中，所述方法可包含但不限于经由所述自适应测试控制器基于所述动态决策过程产生所述多个半导体裸片的至少一个半导体裸片的一或多个自适应测试。
根据本公开的一或多个实施例，公开一种系统。在一个说明性实施例中，所述系统包含内嵌缺陷部分平均测试(I-PAT)系统。在另一说明性实施例中，所述I-PAT系统经配置以接收多个半导体裸片的半导体裸片数据且基于所述半导体裸片数据产生多个I-PAT分数。在另一说明性实施例中，所述半导体裸片数据包含所述多个半导体裸片的特性化测量。在另一说明性实施例中，所述多个I-PAT分数中的每一I-PAT分数表示通过所述I-PAT系统基于所述多个半导体裸片中的对应半导体裸片的特性化测量确定的加权缺陷率。在另一说明性实施例中，所述系统包含通信地耦合到所述I-PAT系统的自适应测试控制器。在另一说明性实施例中，所述自适应测试控制器包含一或多个处理器及存储器。在另一说明性实施例中，所述存储器经配置以存储一组程序指令。在另一说明性实施例中，所述一或多个处理器经配置以执行程序指令，从而引起所述一或多个处理器接收来自所述I-PAT系统的所述多个I-PAT分数。在另一说明性实施例中，所述一或多个处理器经配置以执行程序指令，从而引起所述一或多个处理器在动态决策过程期间将一或多个规则应用到所述多个I-PAT分数。在另一说明性实施例中，所述一或多个处理器经配置以执行程序指令，从而引起所述一或多个处理器基于所述动态决策过程产生所述多个半导体裸片的至少一个半导体裸片的一或多个自适应测试。
应理解，前文概述及下文详细描述两者仅是示范性及说明性的且未必限制如主张的本发明。并入本说明书中且构成本说明书的部分的所附图式说明本公开的实施例且与概述一起用于解释本发明的原理。
附图说明
所属领域的技术人员通过参考附图可更佳理解本公开的许多优点，其中：
图1是根据本公开的一或多个实施例的使用内嵌缺陷部分平均测试(I-PAT)用于半导体自适应测试的系统的框图；
图2是根据本公开的一或多个实施例的使用I-PAT用于半导体自适应测试的系统的概念图；
图3是说明根据本公开的一或多个实施例的在使用I-PAT用于半导体自适应测试的方法中执行的步骤的流程图；
图4A是根据本公开的一或多个实施例的用于制作且特性化半导体装置的系统的框图；
图4B是根据本公开的一或多个实施例的用于制作且特性化半导体装置的系统的框图；及
图5是说明根据本公开的一或多个实施例的在用于制作且特性化半导体装置的方法中执行的步骤的流程图。
具体实施方式
现将详细参考在所附图式中说明的所公开标的物。已关于某些实施例及其特定特征特别展示且描述本公开。将本文中阐述的实施例视为说明性而非限制性。所属领域的一般技术人员应容易了解，可作出形式及细节上的各种改变及修改而不脱离本公开的精神及范围。
半导体装置的制作通常可需要数百或数千个处理步骤来形成功能装置。在这些处理步骤的进程内，可执行各种特性化测量(例如，检验及/或度量衡测量)以识别缺陷及/或监测装置上的各种参数。代替各种特性化测量或除各种特性化测量之外，还可执行电测试以验证或评估装置的功能性。
然而，虽然一些经检测缺陷及度量衡误差可非常显著以清楚地指示装置失效，但较小变动可能引起装置在曝露于工作环境之后的早期可靠性失效。在制程期间产生的缺陷可对所述领域中的装置的效能具有广泛范围的影响。例如，出现在设计内的已知或未知位置中的“致命”缺陷可导致立即装置失效。例如，在未知位置中的致命缺陷可尤其成问题，其中其易受测试间隙中的可靠性逃逸的影响，其中半导体装置在处理之后可功能上失效但由于测试的限制，装置制造商无法作出此确定。通过另一实例，次要缺陷可在整个装置寿命对装置的效能具有较少或无影响。通过另一实例，称为潜伏可靠性缺陷(LRD)的一种类别的缺陷可能不在制造/测试期间导致失效或可能不在操作期间导致立即装置失效，但可在操作期间在用于工作环境中时导致装置的早期失效。本文中应注意，为了本公开的目的，术语“制程”及“制作过程”以及所述术语的响应变体(例如，“制造线”及“制作线”及类似者)可被视为等效的。
半导体装置的风险规避用户(例如，例如汽车、军事、航空及医疗应用)现在正在寻找在十亿分之几(PPB)范围内，超过当前百万分之几(PPM)水平的失效率。随着汽车、军事、航空及医疗应用中对半导体装置的需求不断增加，评估半导体裸片的可靠性是满足这些行业需求的关键。
在一个实例中，质量至关重要的半导体装置可既在晶片排序期间且又再次在单粒化及封装之后的最后测试经历广泛电测试。此阶段的生产面临减少质量逃逸与通过缩短测试时间而降低成本两者的相互矛盾的压力。实现两个目标的一个方式是使用自适应测试，其中使用各种先验信息源动态地调整各自被测装置的测试程序的变量。自适应测试的输出或结果可改变测试条件、制造流程、测试内容或测试限制或裸片在自适应测试之后的处置中的一或多者。
已知自适应测试技术仅依赖于来自晶片排序的初步电数据或电测试趋势的统计预测及来自先前批次及相邻裸片的良率结果以动态地使测试程序成形。然而，由于取样仅涵盖生产材料的1％到2％，所以所得内嵌过程控制信息太稀疏而无法用于在个别装置级使测试成形。另外，已知自适应测试技术缺乏辅助风险预测的裸片级制造缺陷及/或度量衡信息。此外，仅依赖于电晶片排序数据可在使自适应测试成形时忽略LRD的潜在存在，这是因为未启动LRD对电测试而言不可见。此外，基于统计的预测算法缺乏关于经历测试的半导体裸片的源数据，且可遗漏由局部制造偏差引起的个别离群点。此外，将测试集削减为仅电测试的基于历史反馈回路的预测算法可无法忽略制程偏移的不可预测性质及其可产生的意外失效。这些缺点在PPB测试环境中尤其成问题，这是因为其可产生不可接受的风险。
本公开的实施例涉及使用内嵌缺陷部分平均测试(I-PAT)用于半导体自适应测试的系统及方法。本公开的实施例还涉及使用内嵌缺陷筛选或I-PAT以及半导体特性化过程以识别半导体裸片离群点。本公开的实施例还包含评估特定自适应测试对于给定半导体裸片的适合性。本公开的实施例还包含评估特定自适应测试参数对于给定半导体裸片的适合性。
图1及2大体上说明根据本公开的一或多个实施例的使用内嵌缺陷部分平均测试(I-PAT)用于半导体自适应测试的系统100的框图。
在一些实施例中，系统100包含I-PAT系统102及自适应测试控制器104(或自适应测试服务器104)。自适应测试控制器104可包含经配置以执行维持于存储器108(例如，存储器媒体、存储器装置或类似者)上或存储于存储器108中的程序指令的一或多个处理器106。本文中应注意，自适应测试控制器104的一或多个处理器106可执行贯穿本公开描述的各种过程步骤中的任一者。例如，一或多个处理器106可经配置以接收半导体裸片数据，使用I-PAT系统102从半导体裸片数据产生关于半导体裸片的I-PAT分数，基于来自I-PAT系统102的I-PAT分数针对至少一些半导体裸片产生自适应测试且基于自适应测试确定调整。
系统100可包含耦合(例如，物理耦合、电耦合、通信地耦合或类似者)到自适应测试控制器104的用户接口110。例如，用户接口110可为耦合到自适应测试控制器104的分开的装置。通过另一实例，用户接口110及自适应测试控制器104可定位于共同或共享外壳内。然而，本文中应注意，自适应测试控制器104可不包含、需要或耦合到用户接口110。
在一些实施例中，系统100包含耦合(例如，物理耦合、电耦合、通信地耦合或类似者)到I-PAT系统102的半导体制作及特性化系统112。半导体制作及特性化系统112可传输半导体数据114，所述半导体数据可由I-PAT系统102接收。例如，半导体数据114可在半导体制作及特性化系统112与I-PAT系统102之间直接传输。通过另一实例，半导体数据114可经由一或多个辅助控制器或服务器在半导体制作及特性化系统112与I-PAT系统102之间传输。因而，贯穿本发明描述的系统、子系统或控制器或服务器的实例仅是为了说明性目的提供且不应被解释为限制性。
半导体数据114可作为由半导体制作及特性化系统112及I-PAT系统102共享的标准化数据格式上传到I-PAT系统102。例如，标准化数据格式可经格式化以搭配不同操作系统(包含但不限于Android、Apple iOS、Microsoft Windows、Apple macOS、Linux、ChromeOS、Unix、Ubuntu或类似者)使用。然而，本文中应注意，制作环境可使用第一类型的文件格式，而I-PAT环境可使用不同类型的文件格式。
因而，半导体数据114可为需要转换的非标准化制作数据格式。例如，半导体制作及特性化系统112可将半导体数据114以非标准化制作数据格式传输到I-PAT系统102，且I-PAT系统102可在接收之后将半导体数据114转换为标准化测试数据格式。通过另一实例，半导体制作及特性化系统112可使半导体数据114在传输到I-PAT系统102之前转换为标准化测试数据格式。另外，半导体数据114可作为专用于制作环境及/或测试环境的专属数据格式上传到I-PAT系统102。此外，半导体数据114可使用加密数据(例如，经由常驻过程)、网页或云端接口或使用裸片可追溯性的其它安全连接共享以确保半导体数据114保持同步。
I-PAT系统102可接收半导体数据114且对半导体数据114执行一或多个筛选检验过程200。半导体数据114可包含关于多个半导体晶片202的半导体晶片202的信息，其中所述多个半导体晶片202中的每一半导体晶片202包含在通过数个制作过程执行的数个(例如，数十个、数百个、数千个)步骤之后制作的多个(例如，1、2、…、N数目个)层，其中多个层中的每一层包含多个半导体裸片204，其中多个半导体裸片204中的每一半导体裸片204包含多个块。在此方面，半导体数据114可包含晶片级数据、层级数据、裸片级数据及/或块级数据。为了本公开的目的，“半导体数据”应被理解为包含“半导体裸片数据”，使得“半导体数据”及“半导体裸片数据”可被视为等效的。然而，本文中应注意，“半导体数据”不希望限于仅包含“半导体裸片数据”。
一或多个筛选检验过程200可特性化多个半导体裸片204。例如，多个半导体裸片204中的每一半导体裸片204可经特性化为低缺陷率“良好”半导体裸片206、中等缺陷率“有风险”半导体裸片208或高缺陷率半导体裸片210。
本文中应注意，多个半导体裸片204的特性化可针对特定半导体晶片202上的多个半导体裸片204的全部(例如，100％)或子集发生。另外，本文中应注意，多个半导体裸片204的特性化可针对特定半导体晶片202上的多个半导体层的全部(例如，100％)或子集发生。例如，多个半导体层的子集可包含但不限于经确定为完全关键及/或包含关键方面的一或多个层。此外，本文中应注意，多个半导体裸片204的特性化可针对多个半导体晶片202的全部(例如，100％)或子集发生。
在I-PAT分数潜在地可用于100％的晶片及100％的裸片的情况下，关于每一裸片的相对健康或质量风险的重要信息是可用的，且可由测试工程师采用以自适应性地使其的测试程序成形。在添加I-PAT数据的情况下，自适应测试可以低延时动态地定制测试内容以减少逃逸，同时减小测试的总成本。另外，在添加I-PAT数据的情况下，测试自适应可针对每一裸片而不同，潜在地导致针对各自被测半导体装置的经调整测试时间、不同测试内容或不同测试限制。I-PAT方法论的示范性使用包含在2020年9月1日颁布的第10,761,128号美国专利及2020年11月23日申请的第17/101,856号美国专利申请案，所述美国专利申请案的全文各自并入本文中。
在一些实施例中，I-PAT系统102将经加权汇总分数116或I-PAT分数116输出到自适应测试控制器104。I-PAT分数116可表示存在于每一半导体裸片204中的缺陷的数量及风险等级，所述数量及风险等级跨经检验筛选层中的每一者加总，使得I-PAT分数116是裸片级分数。I-PAT分数116可包含缺陷发生于其处的层，包含关于半导体裸片204内的x,y位置的信息。I-PAT分数116可描述缺陷的类型(例如，短路、开路或类似者)、缺陷的大小、丛集中的内含物，或晶片202上的位置(例如，x,y位置)。
经加权汇总分数116可在输出到自适应测试控制器104之前用一或多个预设离群点阈值或定制用户定义的离群点阈值分级。然而，本文中应注意，经加权汇总分数116可以类似于半导体裸片数据114的组织形式的组织形式输出到自适应测试控制器104。
I-PAT分数116可直接或经由一或多个辅助服务器或控制器间接输出到自适应测试控制器104。因而，贯穿本公开描述的系统、子系统或控制器或服务器的实例仅是为了说明性目的提供且不应被解释为限制性。
I-PAT分数116可作为由I-PAT系统102及自适应测试控制器104共享的标准化数据格式上传到自适应测试控制器104。例如，标准化数据格式可经格式化以搭配不同操作系统(包含但不限于Android、Apple iOS、Microsoft Windows、Apple macOS、Linux、ChromeOS、Unix、Ubuntu或类似者)使用。然而，本文中应注意，制作环境(包含I-PAT环境)可使用第一类型的文件格式(例如，缺陷数据格式及KLARF文件格式)，而测试环境可使用不同类型的文件格式(例如，STDF文件格式、BITdb文件格式或类似者)。
因而，I-PAT分数116可为需要转换的非标准化制作数据格式。例如，I-PAT系统102可将I-PAT分数116以非标准化制作数据格式传输到自适应测试控制器104，且自适应测试控制器104可在接收之后将I-PAT分数116转换为标准化测试数据格式。通过另一实例，I-PAT系统102可使I-PAT分数116在传输到自适应测试控制器104之前转换为标准化测试数据格式。另外，I-PAT分数116可作为专用于制作环境及/或测试环境的专属数据格式上传到自适应测试控制器104。此外，I-PAT分数116可使用加密数据(例如，经由常驻过程)、网页或云端接口或使用裸片可追溯性的其它安全连接共享以确保每一半导体裸片204的I-PAT分数116保持同步。
本文中应注意，关于I-PAT系统102、自适应测试控制器104及/或半导体制作及特性化系统112以“标准化数据格式”及/或“非标准化数据格式”操作的区别仅是为了说明性目的提供且不应被解释为限制性。
在一些实施例中，自适应测试控制器104从I-PAT分数116产生一或多个自适应测试118，而非使用I-PAT分数116来作出关于立即剔除高度有缺陷裸片的决策及/或将I-PAT分数116与电部分平均测试数据合并以在最终电测试之后作出针对半导体裸片204的更明智的通过/不通过决策。
使用针对有关I-PAT分数116(及/或I-PAT分数116的贡献元素)的限制的一组用户定义规则或默认规则，自适应测试控制器104可针对每一半导体裸片204使用关于I-PAT分数116的基于动态规则的决策过程。例如，基于动态规则的决策过程可用于取决于存在缺陷的数量、类型、位置或层而对在各自被测装置上运行的测试图的内容、持续时间及限制作出决策。本文中应注意，决策的“动态”性质可由于用户定义规则的接收及决策过程的后续调整、在接收到I-PAT分数116时决策过程的连续操作及/或基于经定义规则的应用不断改变自适应测试118以产生一或多个自适应测试118中的一或多者。
自适应测试控制器104可自行针对每一半导体裸片204使用关于I-PAT分数116的基于动态规则的决策，或可将基于动态规则的决策与其它过程组合。
例如，决策可接收来自电排序过程120的裸片级电排序数据212。例如，电排序数据212可包含但不限于在制作制程结束时电评估装置功能性的过程(例如，电晶片排序(EWS)过程或类似者)期间或之后从半导体制作及特性化系统112接收的晶片探测数据或其它电测试数据。
通过另一实例，决策可接收来自统计预测过程122的统计预测反馈214。例如，统计预测反馈214可呈数据集或表、图表、模型或其它形式的物理或图形显示的形式。
本文中应注意，可组合基于动态规则的决策、电排序过程120及/或统计预测过程122。例如，组合可为基于在确定一或多个自适应测试118的类型时待考虑的用户定义的优先级(例如，加权因数)。
一或多个自适应测试118可包含一或多个以下非限制性实例。例如，可基于低缺陷率“良好”半导体裸片206与中等缺陷率“有风险”半导体裸片208之间的阈值及/或基于中等缺陷率“有风险”半导体裸片208与高缺陷率半导体裸片210之间的第二阈值选择一或多个自适应测试118。
在一个非限制性实例中，一或多个自适应测试118可包含标称测试216。可针对低缺陷率“良好”半导体裸片206选择标称测试216。标称测试216可包含基线测试程序，其中基线测试程序处于优化最小值(例如，优化最小值是在无对任何测试参数的改变将改进基线测试程序的操作时)。然而，本文中应注意，标称测试216可为已通过反复过程从基线测试程序减少(其中基线测试程序未经优化)直到达成优化的测试程序。例如，标称测试216可贯穿反复过程在测试向量的数目及/或类型、涵盖量或类似者方面减少，直到达成优化。因而，具有低I-PAT分数116的低缺陷率“良好”半导体裸片206可被指派标称测试，从而节省时间及成本。
在另一非限制性实例中，一或多个自适应测试118可包含可调适测试218。可针对中等缺陷率“有风险”半导体裸片208选择可调适测试218。可调适测试218可包含对基线测试程序的改变，包含将测试程序参数添加到目标已知缺陷。例如，改变可包含但不限于扩展测试涵盖范围，添加或调整故障模型，识别控制限制，使用不同分级过程处置中等缺陷率“有风险”半导体裸片208或类似者。因而，具有指示升高风险的I-PAT分数的中等缺陷率“有风险”半导体裸片208可经指派具有额外透彻性的“经调适”或“可调适”测试程序以确定其对于目的的适合度，从而改进结果的质量。
在另一非限制性实例中，一或多个自适应测试118可包含跳过测试220。跳过测试220可通过不封装及/或测试如通过I-PAT系统102确定的已知离群点高缺陷率半导体裸片210而产生成本节省。此处，跳过测试220可通过将未选定集辨识为已知离群点而运行未测试未选定集的精简测试图集，使得未选定集实际上被类似地视为剔除或涂墨。因此，具有非常高I-PAT分数116的高缺陷率半导体裸片210可被拒绝且因此完全跳过测试，此也可导致成本节省。
在另一非限制性实例中，一或多个自适应测试118可包含深度测试222。深度测试222可应用到作为故障检测及涵盖范围的透彻或完整特性化的潜在候选者的高缺陷率半导体裸片210。因而，具有含有目标所关注缺陷的I-PAT分数的高缺陷率半导体裸片210可在所述缺陷类型存在时触发已知最佳辨识故障的唯一测试向量集的采用。另外，具有指示偏移或新缺陷类型的I-PAT分数的高缺陷率半导体裸片210可触发特性化缺陷的影响及有效涵盖范围的适当测试向量的极其透彻的测试程序。
本文中应注意，上文的非限制性实例仅是为了说明自适应测试118的类型的目的而提供，且不应解释为限制性。
虽然I-PAT系统102及自适应测试控制器104被说明为系统100的分开的组件，但本文中应注意，I-PAT系统102及自适应测试控制器104可整合在一起。例如，I-PAT系统102可整合到自适应测试控制器104中(例如，经程序编码以对自适应测试控制器104进行操作)，使得自适应测试控制器104接收来自半导体制作及特性化系统112的半导体裸片数据114。通过另一实例，自适应测试控制器104可整合到I-PAT系统102中(例如，经程序编码以对I-PAT系统102进行操作)，使得I-PAT系统102可产生一或多个自适应测试118。
图3说明根据本公开的一或多个实施例的使用内嵌缺陷部分平均测试用于半导体自适应测试的方法或过程300。本文中应注意，方法或过程300的步骤可全部或部分通过图1及2中说明的系统100实施。然而，应进一步认知，方法或过程300不限于图1及2中说明的系统100，其中额外或替代系统级实施例可实行方法或过程300的步骤的全部或部分。
在步骤302，接收半导体裸片数据114。在一些实施例中，半导体裸片数据114是由I-PAT系统102从半导体制作及特性化系统112接收。
在步骤304，使用I-PAT系统102从半导体裸片数据114产生关于半导体裸片204的I-PAT分数116。在一些实施例中，I-PAT分数116将半导体裸片204分成低缺陷率“良好”半导体裸片206、中等缺陷率“有风险”半导体裸片208或高缺陷率半导体裸片210。
在步骤306，在动态决策过程期间将经定义规则应用到I-PAT分数116。经定义规则可经用户定义且由自适应测试控制器104(例如，经由用户接口110)接收。经定义规则可在自适应测试控制器104内预设。经定义规则可基于对应I-PAT分数116及/或半导体裸片204上的所观察缺陷分离半导体裸片204。
在步骤308，基于动态决策过程产生至少一些半导体裸片204的自适应测试118。在一些实施例中，自适应测试118包含但不限于标称测试216、可调适测试218、跳过测试220及/或深度测试222。
在步骤310，基于自适应测试118确定调整。在一些实施例中，将调整传输到制作或特性化系统112以经由前馈回路(例如，用以校正当前半导体装置)或反馈回路(例如，用以调整未来半导体装置)调整制作及/或特性化过程。在此方面，可改进制作及/或特性化过程，从而导致制作商的成本(例如，在时间、金钱或类似者上)的降低同时维持所需质量水平(例如，PPB失效率)。
虽然本公开的实施例说明方法或过程300的步骤是通过自适应测试控制器104执行，但本文中应注意，方法或过程300的一些或全部步骤可由通信地耦合到自适应测试控制器104的服务器或控制器执行。例如，服务器或控制器可包含处理器及存储器及其它通信耦合组件，如贯穿本公开描述。
图4A及4B说明根据本公开的一或多个实施例的半导体制作及特性化系统112或“系统112”的框图。本文中应注意，系统112可经配置以执行用以制作及/或分析半导体装置及/或半导体装置上的组件(例如，半导体裸片)的处理步骤，如贯穿本公开描述。
在一些实施例中，系统112包含经配置以在半导体裸片204的半导体裸片数据114内(或作为半导体裸片204的半导体裸片数据114)输出特性化测量的一或多个半导体特性化子系统400。例如，特性化测量可包含但不限于基线检验(例如，基于取样的检验)、关键半导体装置层处的筛选检验或类似者。为了本公开的目的，“特性化”可指的是内嵌缺陷检验及/或内嵌度量衡测量。
在一个非限制性实例中，一或多个半导体特性化子系统400可包含用于检测样本404(例如，半导体晶片202)的一或多个层中的缺陷的至少一个检验工具402(例如，内嵌样本分析工具)。系统112通常可包含任何数目或类型的检验工具402。例如，检验工具402可包含经配置以基于来自任何源(例如但不限于激光源、灯源、X射线源或宽带等离子体源)的光对样本404的询问而检测缺陷的光学检验工具。通过另一实例，检验工具402可包含经配置以基于一或多个粒子束(例如但不限于电子束、离子束或中性粒子束)对样本的询问而检测缺陷的粒子束检验工具。例如，检验工具402可包含透射电子显微镜(TEM)或扫描电子显微镜(SEM)。为了本公开的目的，本文中应注意，至少一个检验工具402可为单个检验工具402或可表示检验工具402的群组。
本文中应注意，样本404可为多个半导体晶片中的半导体晶片，其中所述多个半导体晶片中的每一半导体晶片包含在通过数个制作过程执行的数个(例如，数十个、数百个、数千个)步骤之后制作的多个(例如，1、2、…、N数目个)层，其中多个层中的每一层包含多个半导体裸片，其中多个半导体裸片中的每一半导体裸片包含多个块。另外，本文中应注意，样本404可为由以裸裸片的2.5D横向组合配置于先进裸片封装或3D裸片封装内部的衬底上的多个半导体裸片形成的半导体裸片封装。
为了本公开的目的，术语“缺陷”可指的是通过内嵌检验工具发现的物理缺陷、度量衡测量离群点或被视为异常的半导体装置的其它物理特性。可将缺陷视为经制作层或层中的经制作图案从设计特性(包含但不限于物理、机械、化学或光学性质)的任何偏差。另外，可将缺陷视为经制作半导体裸片封装中的组件的对准或结合的任何偏差。此外，缺陷可具有相对于半导体裸片或其上的特征的任何大小。以此方式，缺陷可小于半导体裸片(例如，在一或多个图案化特征的尺度上)或可大于半导体裸片(例如，作为晶片级划痕或图案的部分)。例如，缺陷可包含在图案化之前或之后样本层的厚度或组合物的偏差。通过另一实例，缺陷可包含图案化特征的大小、形状、定向或位置的偏差。通过另一实例，缺陷可包含与光刻及/或蚀刻步骤相关联的瑕疵，例如但不限于邻近结构之间的桥接(或缺少桥接)、凹坑或孔。通过另一实例，缺陷可包含样本404的受损部分，例如但不限于划痕或芯片。例如，缺陷的严重性(例如，划痕的长度、凹坑的深度、缺陷的经测量量值或极性或类似者)可具重要性且被纳入考虑。通过另一实例，缺陷可包含引入到样本404的外来粒子。通过另一实例，缺陷可为样本404上的未对准及/或错误结合封装组件。因此，应理解，本公开中的缺陷的实例仅是为了说明性目的而提供且不应被解释为限制性。
在另一非限制性实例中，一或多个半导体特性化子系统400可包含用于测量样本404或其一或多个层的一或多个性质的至少一个度量衡工具406(例如，内嵌样本分析工具)。例如，度量衡工具406可特性化例如但不限于层厚度、层组合物、临界尺寸(CD)、叠对或光刻处理参数(例如，光刻步骤期间的照明的强度或剂量)的性质。在此方面，度量衡工具406可提供关于样本404、样本404的一或多个层或样本404的一或多个半导体裸片的制作的信息，所述信息可与可导致所得经制作装置的可靠性问题的制造缺陷的机率相关。为了本公开的目的，本文中应注意，至少一个度量衡工具406可为单个度量衡工具406或可表示度量衡工具406的群组。
在一些实施例中，系统112包含至少一个半导体制造工具或过程工具408。例如，过程工具408可包含所属领域中已知的任何工具，包含但不限于蚀刻器、扫描仪、步进器、清洁器或类似者。例如，制作过程可包含制作跨样本(例如，半导体晶片或类似者)的表面分布的多个裸片，其中每一裸片包含形成装置组件的材料的多个图案化层。每一图案化层可通过过程工具408经由一系列步骤形成，所述系列步骤包含材料沉积、光刻、用以产生所关注图案的蚀刻及/或一或多个曝光步骤(例如，由扫描仪、步进器或类似者执行)。通过另一实例，过程工具408可包含所属领域中已知的经配置以将半导体裸片封装及/或组合成2.5D及/或3D半导体裸片封装的任何工具。例如，制作过程可包含但不限于将半导体裸片及/或半导体裸片上的电组件对准。另外，制作过程可包含但不限于经由混合接合(例如，裸片到裸片、裸片到晶片、晶片到晶片或类似者)焊料、粘着剂、紧固件或类似者结合半导体裸片及/或半导体裸片上的电组件。为了本公开的目的，本文中应注意，至少一个过程工具408可为单个过程工具408或可表示过程工具408的群组。本文中应注意，为了本公开的目的，术语“制作过程”及“制程”以及所述术语的响应变体(例如，“制作线”及“制造线”、“制作商”及“制造商”或类似者)可被视为等效的。
在一些实施例中，系统112包含用于测试经制造装置的一或多个部分的功能性的一或多个测试工具子系统410。
在一个非限制性实例中，一或多个测试工具子系统410可包含用以完成晶片级的初步探测的任何数目或类型的电测试工具412。例如，初步探测可未经设计以尝试在晶片级强制失效。
在一些实施例中，使用半导体特性化子系统400(例如，检验工具402、度量衡工具406或类似者)、测试工具子系统410(例如，包含电测试工具412及/或应力测试工具414或类似者)的任何组合(其是在通过一或多个过程工具408针对半导体裸片及/或半导体裸片封装中的所关注层执行的一或多个处理步骤(例如，光刻、蚀刻、对准、结合或类似者)之前或之后被利用)识别缺陷。在此方面，可将在制程的各个阶段处的缺陷检测称为内嵌缺陷检测。
在一些实施例中，系统112包含控制器416。控制器416可包含经配置以执行经维持于存储器420(例如，存储器媒体、存储器装置或类似者)上的程序指令的一或多个处理器418。例如，一或多个处理器418可经配置以获取包含半导体裸片204的特性化测量的半导体裸片数据114，将半导体裸片数据114传输到I-PAT系统102，且针对基于来自至少一些半导体裸片的自适应测试的输出而确定的调整来产生控制信号，所述自适应测试是基于来自I-PAT系统102的I-PAT分数116而进行。
控制器416可为与系统112的任何组件通信地耦合，所述组件包含但不限于包含检验工具402或度量衡工具406的半导体特性化子系统400、包含电测试工具412或应力测试工具414的测试工具子系统410，或类似者。本文中应注意，为了本公开的目的，图4A中说明的实施例及图4B中说明的实施例可被视为同一制作及特性化系统112的部分，或不同制作及特性化系统112的部分。另外，本文中应注意，图4A中说明的半导体制作及特性化系统112内的组件及图4B中说明的半导体制作及特性化系统112内的组件是可直接通信或可通过控制器416通信。
一或多个处理器106或418可包含所属领域中已知的任何处理器或处理元件。为了本公开的目的，术语“处理器”或“处理元件”可被广泛地定义以涵盖具有一或多个处理或逻辑元件(例如，一或多个图形处理单元(GPU)、微处理单元(MPU)、系统单芯片(SoC)、一或多个特定应用集成电路(ASIC)装置、一或多个现场可编程门阵列(FPGA)或一或多个数字信号处理器(DSP))的任何装置。在此意义上，一或多个处理器106或418可包含经配置以执行算法及/或指令(例如，存储于存储器中的程序指令)的任何装置。在一个实施例中，一或多个处理器106或418可体现为桌面计算机、主计算机系统、工作站、图像计算机、并行处理器、联网计算机或经配置以执行程序(其经配置以操作系统100或112的组件或结合系统100或112的组件操作)的任何其它计算机系统，如贯穿本公开所描述。
存储器108或420可包含所属领域中已知的适用于存储可由相关联的相应一或多个处理器106或418执行的程序指令的任何存储媒体。例如，存储器108或420可包含非暂时性存储器媒体。通过另一实例，存储器108或420可包含(但不限于只读存储器(ROM)、随机存取存储器(RAM)、磁性或光学存储器装置(例如，磁盘)、磁带、固态硬盘及类似者。应进一步注意，存储器108或420可与一或多个处理器106或418一起容置于共同控制器外壳中。在一个实施例中，存储器108或420可相对于相应一或多个处理器106或418的物理位置远程定位。例如，相应一或多个处理器106或418可存取可通过网络(例如，因特网、内部网络及类似者)存取的远程存储器(例如，服务器)。
在另一实施例中，系统112包含耦合(例如，物理耦合、电耦合、通信地耦合或类似者)到控制器416的用户接口422。例如，用户接口422可为耦合到控制器416的分开的装置。通过另一实例，用户接口422及控制器416可定位于共同或共享外壳内。然而，本文中应注意，控制器416可不包含、需要或耦合到用户接口422。
用户接口110或422可包含但不限于一或多个桌面计算机、膝上型计算机、平板计算机及类似者。用户接口110或422可包含用于将系统100或112的数据显示给用户的显示器。用户接口110或422的显示器可包含所属领域中已知的任何显示器。例如，显示器可包含但不限于液晶显示器(LCD)、基于有机发光二极管(OLED)的显示器或CRT显示器。所属领域的技术人员应认知，能够与用户接口110或422集成的任何显示装置适用于本公开中的实施方案。在另一实施例中，用户可响应于经由用户接口110或422的用户输入装置显示给用户的数据而输入选择及/或指令。
图5说明根据本公开的一或多个实施例的使用内嵌缺陷部分平均测试用于半导体自适应测试的方法或过程500。本文中应注意，方法或过程500的步骤可全部或部分通过图4A及4B中说明的系统112实施。然而，应进一步认知，方法或过程500不限于图4A及4B中说明的系统112，其中额外或替代系统级实施例可实行方法或过程500的步骤的全部或部分。
在步骤502，获取半导体裸片204的特性化测量。在一些实施例中，通过半导体制作及特性化系统112获取特性化测量。本文中应注意，裸片级电排序数据212还可(例如，在处理之后)从半导体制作及特性化系统112直接或间接获取。
在步骤504，将特性化测量传输到I-PAT系统102。在一些实施例中，I-PAT系统102基于特性化测量产生I-PAT分数116。在一些实施例中，自适应测试控制器104基于I-PAT分数116确定一或多个自适应测试118。
在步骤506，针对基于来自至少一些半导体裸片204的自适应测试118的输出确定的调整产生一或多个控制信号，所述自适应测试118是基于来自I-PAT系统102的I-PAT分数116进行。在一些实施例中，一或多个控制信号涉及一或多个半导体装置的制作、特性化或测试中的至少一者。例如，一或多个控制信号可经由前馈回路(例如，用以校正当前半导体装置)或反馈回路(例如，用以调整未来半导体装置)调整半导体制作及特性化系统112及/或由半导体制作及特性化系统112采用的一或多个制作过程或方法或一或多个特性化过程或方法。
虽然本公开的实施例说明方法或过程500的步骤是通过控制器416执行，但本文中应注意，方法或过程500的一些或全部步骤可由通信地耦合到控制器416的服务器或控制器执行。例如，服务器或控制器可包含处理器及存储器以及其它通信耦合组件，如贯穿本公开描述。
本文中应注意，方法或过程300及500不限于所提供步骤及/或子步骤。方法或过程300及500可包含更多或更少步骤及/或子步骤。方法或过程300及500可同时执行步骤及/或子步骤。方法或过程300及500可循序(包含以所提供顺序或除所提供之外的顺序)执行步骤及/或子步骤。因此，上文描述不应被解释为对本公开的范围的限制而仅为图解。
在此方面，来自半导体制作及特性化系统112中的I-PAT筛选的唯一数据可有助于改进具有重大商业影响的多个重要度量，可通过实现对低缺陷率“良好”半导体裸片206的减少测试及对离群点剔除的高缺陷率半导体裸片210的跳过测试而改进测试者生产力，可通过移除离群点且标记“有风险”半导体裸片208用于更透彻地评估其对于目的的适合度的经调适测试而改进质量(具有与共享及定价相关联的益处)，可通过减少低缺陷率“良好”半导体裸片206的误宰而改进良率，且可通过提供高耗能对各种故障模式在检测内嵌缺陷时的功效的深刻理解而改进效能。
将I-PAT过程及特性化过程与自适应测试组合将容许相关但分开的数据源主动使测试程序成形且降低成本同时保证结果的质量。例如，测试工程师可负责测试汽车半导体装置以满足PPB(十亿分之几)质量水平的要求。实现PPB质量水平可需要广泛的半导体装置涵盖范围及多个重叠测试图，从而导致冗长且昂贵的测试时间与一些冗余性。减少测试时间的成本压力使得自适应测试118的使用似乎在财务上有吸引力；然而，如果晶片排序数据及预测统计算法是唯一输入，那么关于装置的质量的不完整知识导致可能曝露于制造偏移、潜伏缺陷及局部随机失效，使实施自适应测试118成为潜在风险。一般来说，据信，制作质量团队将把将前端制作与后端测试连接的益处视为展示朝向PPB目标的持续改进的差异化能力。
关于100％的裸片及100％的晶片的缺陷数据的可用性表示用于决策的质量数据的可用源的拐点。还可通过将I-PAT分数116及度量衡数据从制作筛选检验正向馈送到自适应测试控制器104，从而容许定制自适应测试118关于来自半导体装置的制造历史的有形数据成形而缓解风险。
在非限制性实例中，如果自适应测试控制器104识别半导体装置的浅沟槽模块中的缺陷，那么自适应测试118可触发更多泄漏测试。
在另一非限制性实例中，如果自适应测试控制器104识别半导体装置的金属互连模块中的缺陷，那么自适应测试118可触发更多延迟测试。
在另一非限制性实例中，如果自适应测试控制器104识别具有非常低水平的缺陷率的一系列半导体裸片206，那么自适应测试118可触发以开始对测试内容进行次取样(例如，开始仅对每十个裸片中的一者运行特定测试图，直到观察到失效……接着返回到100％)，或甚至跳过内容以减少测试内容。
在另一非限制性实例中，如果自适应测试控制器104在难以测试高电压模拟区域中识别到短路，那么自适应测试118可经触发以执行更多测试，扩展参数测试范围或简单地使所述装置失效。
在另一非限制性实例中，如果自适应测试控制器104识别具有门级的厚度/叠对的变动的半导体裸片204，那么自适应测试118可触发额外测试以确定正确速度分级。
在另一非限制性实例中，如果自适应测试控制器104识别发生在与<3的“N缺陷”值的特定接近度内的缺陷，其中“N缺陷”是由不同重叠测试图运用故障的次数，那么自适应测试118可触发额外测试。
在另一非限制性实例中，如果系统识别发生在与>50的“N缺陷”值的特定接近度内的缺陷，其中“N缺陷”是由不同重叠测试图运用故障的次数，那么自适应测试118可经指示以忽略此缺陷。
本文中应注意，上文非限制性实例仅是为了阐释自适应测试118的类型及/或对自适应测试118的修改的目的提供，且不应被解释为限制性。
本公开的优点涉及使用内嵌缺陷部分平均测试用于半导体自适应测试的系统及方法。本公开的优点还涉及使用内嵌缺陷筛选及/或内嵌部分平均测试(I-PAT)以及半导体特性化过程以识别半导体裸片离群点。本公开的优点还涉及评估特定自适应测试程序对于给定半导体裸片的适合性。本公开的优点还涉及评估特定自适应测试参数对于给定半导体裸片的适合性。
显然，本公开的优点涉及评估标称测试程序的适合性或对用于给定裸片的替代测试程序的需要。本公开的优点还涉及评估哪些测试向量、测试图或故障模型应适用于被测半导体装置。本公开的优点还涉及将额外测试向量、测试图或故障模型附加到基线测试程序。本公开的优点还涉及决定跳过被视为可能失效的裸片的测试以节省时间及成本。本公开的优点还涉及在由于新缺陷类型而需要进一步特性化的情况下触发半导体裸片的持续失效测试。本公开的优点还涉及调整对于可接受装置效能的测试限制。本公开的优点还涉及在关于测试减少及风险管理的基于规则的决策中补充预测统计算法及晶片测试数据。本公开的优点还涉及将额外测试向量、测试图或故障模型引导到具有离群点水平的缺陷率的多核心图形处理单元(GPU)、微处理单元(MPU)或系统单芯片(SoC)中的一或多个核心。
本文中描述的目标物有时说明其它组件内所含或与其它组件连接的不同组件。应理解，此类所描绘的架构仅仅是示范性，且事实上可实施达成相同功能性的许多其它架构。在概念意义上，用以达成相同功能性的组件的任何配置有效“相关联”，使得达成所需功能性。因此，在本文中组合以达成特定功能性的任何两个组件可被视为彼此“相关联”，使得达成所需功能性而不考虑架构或中间组件。同样地，如此相关联的任何两个组件亦可被视为彼此“连接”或“耦合”以达成所需功能性，且能够如此相关联的任何两个组件也可被视为彼此“可耦合”以达成所需功能性。可耦合的特定实例包含但不限于可物理互动及/或物理互动组件及/或可无线互动及/或无线互动组件及/或可逻辑互动及/或逻辑互动组件。
据信本公开及许多其伴随优点将通过前文描述理解，且将明白，可对组件的形式、构造及布置做出多种改变而不脱离所公开的目标物或不牺牲全部其重大优点。所描述的形式仅仅是解释性，且所附权利要求书希望涵盖且包含此类改变。此外，应理解，本发明由所附权利要求书定义。

Claims (25)

1.一种系统，其包括：
自适应测试控制器，其经通信地耦合到内嵌缺陷部分平均测试(I-PAT)系统，其中所述自适应测试控制器包含一或多个处理器及存储器，其中所述存储器经配置以存储一组程序指令，其中所述一或多个处理器经配置以执行程序指令，从而引起所述一或多个处理器：
接收来自所述I-PAT系统的多个I-PAT分数，其中所述多个I-PAT分数是通过所述I-PAT系统基于多个半导体裸片的半导体裸片数据而产生，其中所述半导体裸片数据包含所述多个半导体裸片的特性化测量，其中所述多个I-PAT分数中的每一I-PAT分数表示通过所述I-PAT系统基于所述多个半导体裸片中的对应半导体裸片的特性化测量而确定的加权缺陷率；
在动态决策过程期间，将一或多个规则应用到所述多个I-PAT分数；及
基于所述动态决策过程来产生所述多个半导体裸片中的至少一个半导体裸片的一或多个自适应测试。
2.根据权利要求1所述的系统，其中所述一或多个处理器进一步经配置以执行程序指令，从而引起所述一或多个处理器：
基于所述一或多个自适应测试来确定对半导体制作及特性化系统的一或多个调整，其中所述半导体制作及特性化系统经配置以获取所述半导体裸片数据的所述特性化测量。
3.根据权利要求1所述的系统，其中所述多个I-PAT分数中的至少一个I-PAT分数对应于低缺陷率半导体裸片，其中所述一或多个自适应测试包含表示针对所述低缺陷率半导体裸片的优化基线测试的标称测试。
4.根据权利要求1所述的系统，其中所述多个I-PAT分数中的至少一个I-PAT分数对应于中等缺陷率半导体裸片，其中所述一或多个自适应测试包含经配置以将一或多个测试程序参数添加到所述中等缺陷率半导体裸片的基线测试程序的可调适测试，其中所述一或多个测试程序参数包含额外测试向量、测试图或故障模型中的至少一者。
5.根据权利要求1所述的系统，其中所述多个I-PAT分数中的至少一个I-PAT分数对应于高缺陷率半导体裸片，其中所述一或多个自适应测试包含经配置以不测试所述高缺陷率半导体裸片的跳过测试。
6.根据权利要求1所述的系统，其中所述多个I-PAT分数中的至少一个I-PAT分数对应于高缺陷率半导体裸片，其中所述一或多个自适应测试包含经配置以将故障检测及涵盖范围的完整特性化应用到所述高缺陷率半导体裸片的深度测试。
7.根据权利要求1所述的系统，其中所述一或多个处理器进一步经配置以执行程序指令，从而引起所述一或多个处理器：
基于所述动态决策过程及以下项中的至少一者来产生所述多个半导体裸片中的所述至少一个半导体裸片的所述一或多个自适应测试：
通过一或多个电排序过程产生的裸片级电排序数据；或
通过一或多个统计预测过程产生的统计预测反馈。
8.一种方法，其包括：
经由自适应测试控制器接收来自内嵌缺陷部分平均测试(I-PAT)系统的多个I-PAT分数，其中所述多个I-PAT分数是通过所述I-PAT系统基于多个半导体裸片的半导体裸片数据而产生，其中所述半导体裸片数据包含所述多个半导体裸片的特性化测量，其中所述多个I-PAT分数中的每一I-PAT分数表示通过所述I-PAT系统基于所述多个半导体裸片中的对应半导体裸片的特性化测量而确定的加权缺陷率；
在动态决策过程期间，经由所述自适应测试控制器将一或多个规则应用到所述多个I-PAT分数；及
经由所述自适应测试控制器，基于所述动态决策过程产生所述多个半导体裸片中的至少一个半导体裸片的一或多个自适应测试。
9.根据权利要求8所述的方法，其进一步包括：
基于所述一或多个自适应测试来确定对半导体制作及特性化系统的一或多个调整，其中所述半导体制作及特性化系统经配置以获取所述半导体裸片数据的所述特性化测量。
10.根据权利要求8所述的方法，其中所述多个I-PAT分数中的至少一个I-PAT分数对应于低缺陷率半导体裸片，其中所述一或多个自适应测试包含表示针对所述低缺陷率半导体裸片的优化基线测试的标称测试。
11.根据权利要求8所述的方法，其中所述多个I-PAT分数中的至少一个I-PAT分数对应于中等缺陷率半导体裸片，其中所述一或多个自适应测试包含经配置以将一或多个测试程序参数添加到所述中等缺陷率半导体裸片的基线测试程序的可调适测试，其中所述一或多个测试程序参数包含额外测试向量、测试图或故障模型中的至少一者。
12.根据权利要求8所述的方法，其中所述多个I-PAT分数中的至少一个I-PAT分数对应于高缺陷率半导体裸片，其中所述一或多个自适应测试包含经配置以不测试所述高缺陷率半导体裸片的跳过测试。
13.根据权利要求8所述的方法，其中所述多个I-PAT分数中的至少一个I-PAT分数对应于高缺陷率半导体裸片，其中所述一或多个自适应测试包含经配置以将故障检测及涵盖范围的完整特性化应用到所述高缺陷率半导体裸片的深度测试。
14.根据权利要求8所述的方法，其中所述产生所述多个半导体裸片中的所述至少一个半导体裸片的所述一或多个自适应测试是基于所述动态决策过程及以下项中的至少一者：
通过一或多个电排序过程产生的裸片级电排序数据；或
通过一或多个统计预测过程产生的统计预测反馈。
15.一种系统，其包括：
内嵌缺陷部分平均测试(I-PAT)系统，其中所述I-PAT系统经配置以接收多个半导体裸片的半导体裸片数据且基于所述半导体裸片数据来产生多个I-PAT分数，其中所述半导体裸片数据包含所述多个半导体裸片的特性化测量，其中所述多个I-PAT分数中的每一I-PAT分数表示通过所述I-PAT系统基于所述多个半导体裸片中的对应半导体裸片的特性化测量而确定的加权缺陷率；及
自适应测试控制器，其经通信地耦合到所述I-PAT系统，其中所述自适应测试控制器包含一或多个处理器及存储器，其中所述存储器经配置以存储一组程序指令，其中所述一或多个处理器经配置以执行程序指令，从而引起所述一或多个处理器：
接收来自所述I-PAT系统的所述多个I-PAT分数；
在动态决策过程期间，将一或多个规则应用到所述多个I-PAT分数；及
基于所述动态决策过程来产生所述多个半导体裸片中的至少一个半导体裸片的一或多个自适应测试。
16.根据权利要求15所述的系统，其进一步包括：
半导体制作及特性化系统，其经配置以获取所述半导体裸片数据的所述特性化测量，
其中所述一或多个处理器进一步经配置以执行程序指令，从而引起所述一或多个处理器：
基于所述一或多个自适应测试来确定对所述半导体制作及特性化系统的一或多个调整。
17.根据权利要求15所述的系统，其中所述多个I-PAT分数中的至少一个I-PAT分数对应于低缺陷率半导体裸片，其中所述一或多个自适应测试包含表示针对所述低缺陷率半导体裸片的优化基线测试的标称测试。
18.根据权利要求15所述的系统，其中所述多个I-PAT分数中的至少一个I-PAT分数对应于中等缺陷率半导体裸片，其中所述一或多个自适应测试包含经配置以将一或多个测试程序参数添加到所述中等缺陷率半导体裸片的基线测试程序的可调适测试，其中所述一或多个测试程序参数包含额外测试向量、测试图或故障模型中的至少一者。
19.根据权利要求15所述的系统，其中所述多个I-PAT分数中的至少一个I-PAT分数对应于高缺陷率半导体裸片，其中所述一或多个自适应测试包含经配置以不测试所述高缺陷率半导体裸片的跳过测试。
20.根据权利要求15所述的系统，其中所述多个I-PAT分数中的至少一个I-PAT分数对应于高缺陷率半导体裸片，其中所述一或多个自适应测试包含经配置以将故障检测及涵盖范围的完整特性化应用到所述高缺陷率半导体裸片的深度测试。
21.根据权利要求15所述的系统，其中所述一或多个处理器进一步经配置以执行程序指令，从而引起所述一或多个处理器：
基于所述动态决策过程及以下项中的至少一者来产生所述多个半导体裸片中的所述至少一个半导体裸片的所述一或多个自适应测试：
通过一或多个电排序过程产生的裸片级电排序数据；或
通过一或多个统计预测过程产生的统计预测反馈。
22.根据权利要求15所述的系统，其中所述I-PAT系统经配置以使所述I-PAT分数在传输到所述自适应测试控制器之前分级。
23.根据权利要求15所述的系统，其中所述I-PAT系统经配置以依第一数据格式接收所述半导体裸片数据且依第二数据格式传输所述I-PAT分数。
24.根据权利要求15所述的系统，其中所述I-PAT系统经配置以在将所述I-PAT分数传输到所述自适应测试控制器之前将所述I-PAT分数转换为标准化数据格式。
25.根据权利要求15所述的系统，其中所述自适应测试控制器经配置以在接收来自所述I-PAT系统的所述I-PAT分数之后将所述I-PAT分数转换为标准化数据格式。
CN202280018925.1A 2021-05-06 2022-04-29 使用内嵌缺陷部分平均测试进行半导体自适应测试的系统及方法 Pending CN116964461A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202163184793P 2021-05-06 2021-05-06
US63/184,793 2021-05-06
US17/333,770 2021-05-28
US17/333,770 US11798827B2 (en) 2021-05-06 2021-05-28 Systems and methods for semiconductor adaptive testing using inline defect part average testing
PCT/US2022/026850 WO2022235493A1 (en) 2021-05-06 2022-04-29 Systems and methods for semiconductor adaptive testing using inline defect part average testing

Publications (1)

Publication Number Publication Date
CN116964461A true CN116964461A (zh) 2023-10-27

Family

ID=83901649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280018925.1A Pending CN116964461A (zh) 2021-05-06 2022-04-29 使用内嵌缺陷部分平均测试进行半导体自适应测试的系统及方法

Country Status (8)

Country Link
US (1) US11798827B2 (zh)
EP (1) EP4285128A1 (zh)
JP (1) JP2024519648A (zh)
KR (1) KR20240004252A (zh)
CN (1) CN116964461A (zh)
IL (1) IL305052A (zh)
TW (1) TW202248659A (zh)
WO (1) WO2022235493A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230189033A1 (en) * 2021-12-14 2023-06-15 Qualcomm Incorporated Techniques for measurement order for carrier aggregation
CN117148091B (zh) * 2023-11-01 2024-02-06 杭州高坤电子科技有限公司 一种半导体测试方法、系统、终端及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7739064B1 (en) * 2003-05-09 2010-06-15 Kla-Tencor Corporation Inline clustered defect reduction
US20130007546A1 (en) * 2011-06-29 2013-01-03 International Business Machines Corporation Integrated circuit test optimization using adaptive test pattern sampling algorithm
KR20190123792A (ko) * 2017-03-23 2019-11-01 케이엘에이 코포레이션 인라인 부품 평균 테스팅 및 잠재 신뢰성 결함 검출을 위한 방법들 및 시스템들

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485548B2 (en) * 2006-03-10 2009-02-03 Micron Technology, Inc. Die loss estimation using universal in-line metric (UILM)
WO2010147846A2 (en) 2009-06-19 2010-12-23 Kla-Tencor Technologies Corporation Inspection systems and methods for detecting defects on extreme ultraviolet mask blanks
US10768230B2 (en) 2016-05-27 2020-09-08 International Business Machines Corporation Built-in device testing of integrated circuits
US10867877B2 (en) 2018-03-20 2020-12-15 Kla Corporation Targeted recall of semiconductor devices based on manufacturing data

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7739064B1 (en) * 2003-05-09 2010-06-15 Kla-Tencor Corporation Inline clustered defect reduction
US20130007546A1 (en) * 2011-06-29 2013-01-03 International Business Machines Corporation Integrated circuit test optimization using adaptive test pattern sampling algorithm
KR20190123792A (ko) * 2017-03-23 2019-11-01 케이엘에이 코포레이션 인라인 부품 평균 테스팅 및 잠재 신뢰성 결함 검출을 위한 방법들 및 시스템들
CN110419099A (zh) * 2017-03-23 2019-11-05 科磊股份有限公司 用于线上部分平均测试及潜在可靠性缺陷检验的方法及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JOHN C. ROBINSON 等: "Inline Part Average Testing (I-PAT) for Automotive Die Reliability", 《PROCEEDINGS OF SPIE》, vol. 11325, 23 October 2020 (2020-10-23), pages 113250 *

Also Published As

Publication number Publication date
US20220359247A1 (en) 2022-11-10
IL305052A (en) 2023-10-01
EP4285128A1 (en) 2023-12-06
KR20240004252A (ko) 2024-01-11
TW202248659A (zh) 2022-12-16
JP2024519648A (ja) 2024-05-21
WO2022235493A1 (en) 2022-11-10
US11798827B2 (en) 2023-10-24

Similar Documents

Publication Publication Date Title
CN116964461A (zh) 使用内嵌缺陷部分平均测试进行半导体自适应测试的系统及方法
TWI617816B (zh) 晶圓的可適性電性測試
CN116897291B (zh) 用于半导体可靠性故障的z-pat缺陷导引统计异常值检测的系统及方法
JP2023554343A (ja) 半導体デバイスにおける欠陥ベースの試験カバレッジギャップを自動的に識別するためのシステムおよび方法
CN114930513A (zh) 用于识别半导体装置中的潜在可靠性缺陷的系统及方法
US11656274B2 (en) Systems and methods for evaluating the reliability of semiconductor die packages
US11624775B2 (en) Systems and methods for semiconductor defect-guided burn-in and system level tests
US11899065B2 (en) System and method to weight defects with co-located modeled faults
JP2012175080A (ja) 欠陥検査方法及び欠陥検査装置
CN118043951A (zh) 用于经由缺陷及电性测试数据的相关性自动诊断及监测半导体缺陷裸片筛选性能的系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination