KR20190107698A

KR20190107698A - 고분해능 서모파일 적외선 센서 어레이

Info

Publication number: KR20190107698A
Application number: KR1020197023700A
Authority: KR
Inventors: 외르크 시페르데커; 보도 포르크; 미하엘 슈놀; 카를하인츠 스톨크; 빌헬름 레네케; 마리온 시몬
Original assignee: 하이만 센서 게엠베하
Priority date: 2017-01-18
Filing date: 2018-01-18
Publication date: 2019-09-20
Also published as: JP7198309B2; DE102017102833A1; CN110199181A; US20200033195A1; US20200333190A1; US11187589B2; EP3571482B1; JP7061624B2; WO2018134288A1; KR102376929B1; CN113390517A; JP2020505618A; EP3571482A1; US10739201B2; JP2021144046A; CN110199181B

Abstract

고분해능 서모파일 적외선 센서 어레이는 센서 어레이의 신호들에 대한 복수의 병렬 신호 프로세싱 채널들 및 신호들을 직렬로 방출하기 위한 디지털 포트를 가지며, 각각의 신호 프로세싱 채널은 적어도 하나의 아날로그/디지털 컨버터를 포함하고 각각의 신호 프로세싱 채널은 아날로그/디지털 컨버터들의 결과들을 저장하기 위해 메모리에 메모리 영역이 할당된다. 특히, 매우 많은 수의 픽셀들을 가진 적외선 센서 어레이의 전력 소비는 높은 신호 분해능에서 가능한 한 낮아야 한다. 이것은, 적어도 16개의 행들 및 적어도 16개의 열들을 가진 센서 어레이(TPA)의 경우에, 8개 또는 16개 이하의 픽셀들(SE)이 신호 프로세싱 채널(K₁...K_N)에 연결되고 ― 신호 프로세싱 채널들(K₁...K_N)의 수가 행들의 수의 적어도 4배에 대응함 ―; 신호 프로세싱 채널들(K₁...K_N)의 일부가 픽셀들(SE) 사이의 중간 공간에 배치되고 신호 프로세싱 채널들(K₁...K_N)의 다른 부분들이 다른 전자 소자와 함께 센서 어레이(TPA)를 둘러싸는 센서 칩(SP)의 외부 가장자리 영역에 배치되고; 각각의 저역 통과 필터(TPF)가 서모파일 적외선 센서 어레이(TPA)의 프레임 속도와 신호 프로세싱 채널(K₁...K_N)당 픽셀들의 수의 곱의 양의 최대 8배의 차단 주파수를 가지며, 픽셀들(SE)의 중앙 거리가 200 ㎛ 미만이라는 사실에 의해 달성된다.

Description

고분해능 서모파일 적외선 센서 어레이

본 발명은 센서 칩 상에 적어도 16개의 행들 및 적어도 16개의 열들 및 모놀리식(monolithic) 집적 신호 프로세싱을 가지며, 센서 어레이의 신호들에 대한 복수의 병렬 신호 프로세싱 채널들을 가지며, 그리고 픽셀 신호들의 직렬 출력에 대한 디지털 포트를 가진 고분해능 서모파일(thermopile) 적외선 센서 어레이에 관한 것이고, 각각의 신호 프로세싱 채널은 적어도 하나의 아날로그/디지털 컨버터(analog/digital converter) 및 하나의 저역 통과 필터를 가지며, 아날로그/디지털 컨버터들의 결과들을 저장하기 위해 각각의 신호 프로세싱 채널에 메모리 내 저장 영역이 할당된다.

고분해능 적외선 서모파일 센서 어레이를 구축하기 위해, 개별 서모파일 엘리먼트들의 수, 즉, 픽셀들의 수는 증가하여야 하고 픽셀들 자체들의 기하학적 치수들은 감소하여야 한다. 시장에서 원래 입수 가능한 서모파일 센서 어레이들은 단지 몇몇 픽셀들(예컨대, 8×8 픽셀들 또는 16×16 픽셀들)만을 가졌으며, 개별 픽셀들은 다소 크다(예컨대, 150...300 ㎛ × 150...300 ㎛). 그러므로, 서모파일 센서 어레이 옆의 칩 상에 적은 수의 증폭기들 또는 저역 통과 필터들을 수용하기 위해, (예컨대, 실리콘으로 만들어진) 센서 칩 상에 충분한 공간이 있었다.

더 큰 픽셀 수들을 가진 현재 사용되는 서모파일 센서 어레이들은 100 ㎛, 또는 심지어 25 ㎛까지의 측면 길이로 픽셀들의 치수를 감소시켜야 한다. 그러나, 증가하는 집적 밀도로 인해 훨씬 더 작아지는 픽셀들은, 자신의 표면적에 비례하여 더 작은 신호를 생성하는 단점을 가진다. 이것은, 픽셀의 크기가 절반이 되면, 신호 강도의 4분의 1만이 추가 프로세싱에 이용가능하다는 것을 의미한다.

일반적으로 ㎵ 범위에서 최대 몇 ㎶까지인 훨씬 더 작은 결과적인 신호 전압들은 항상 더 큰 이득 팩터(gain factor)들을 요구하여, 신호들이 실제 센서 하우징 외측의 부가적인 잡음이나 다른 간섭 없이 추가로 프로세싱될 수 있다. 그러나, 결과적으로 신호대 잡음비(signal-to-noise ratio)가 훨씬 더 작아진다.

낮은 신호 전압들로 인해 필요한 신호 증폭은 신호 전압을 다른 모듈들로 전달하고 추가로 프로세싱할 수 있을 만큼 충분히 상승시키기 위해 적어도 몇천 배, 보통 심지어 10,000배 초과 정도이다. 신호 증폭에 종래에 사용되는 높은 이득을 갖는 아날로그 증폭기들은 비교적 큰 공간 요건들을 요구하는 다단 증폭기들이 필요하며, 게다가, 이들 증폭기들은 전력 소비가 상당하다. 이것은, 전력 손실들 그리고 이에 따라 자기 발열이 증가하고, 서모파일 센서 어레이의 측정 에러의 전체 증가를 차례로 유도하는 것을 의미한다.

한편, 실리콘 마이크로-기계들을 사용하여 칩 상에 제조된 적외선 서모파일 센서 어레이들은 다른 설계들로 알려져 왔다. 이들 센서 어레이들에서, 신호 프로세싱의 일부는 칩 상에서 발생하지만, 일부 전치 증폭기들 및 공통 멀티플렉서가 단지 몇 개 있을 뿐이므로, 모든 픽셀들로부터 신호들을 출력한다. 서모파일들은 점점 더 작은 적외선 수신 표면 상에 소위 "핫(hot)" 콘택들 및 개별 픽셀의 에지에 있는 열 싱크(sink) 상에 소위 "콜드(cold)" 콘택들을 가진다. 서모파일에 의해 생성되는 신호 전압은 "핫" 콘택들과 "콜드" 콘택들 사이에서 얻어질 수 있는 온도차에 직접 좌우된다.

예컨대, WO 2006/122529 A1에 따른 서모파일 센서 어레이에서, 하나의 전치 증폭기 및 하나의 저역 통과 필터가 센서 어레이의 행마다의 칩 상에 집적된다. 그러나, 다수의 행들 및 열들을 가진 고분해능 센서 어레이들에 대해, 이것은 충분하지 않다. 예컨대, 64×64 픽셀들의 어레이의 경우에, 단지 64개의 전치 증폭기들 및 64개의 저역 통과 필터들만이 사용된다. 달성 가능한 잡음 대역폭은 필요한 것보다 최대 64배 더 높을 것이다. 그러나, 잡음이 잡음 대역폭의 제곱근에 따라 증가하기 때문에, 잡음은 최대 8배만큼 감소될 수 있거나, 또는 열적 분해능은 최대 8배까지 개선될 수 있다.

그러나, 신호 채널당 신호 증폭을 위한 전력-절약 및 공간-절약 해결책에 대해 어떠한 조치도 명시되어 있지 않다.

여전히, JP 2004-170375에는 단일 전치 증폭기만을 가진 서모파일 센서 어레이가 개시된다.

DE 103 22 860 B4에서, 멀티플렉서의 앞에 배열된 전치 증폭기들을 가진 고분해능 열적 센서들로부터 전자 신호들을 판독하기 위한 회로 배열이 설명된다. 개별 병렬 동작 전치 증폭기들의 상당한 전력 손실을 감소시키기 위해, 전력증폭기들은 전력을 절약하기 위해 주기적으로 스위치 오프된다.

그러나, 정확하게 이런 조치에 의해, 원하는 고온 분해능이 달성될 수 없는 데, 그 이유는, 동시에, 샘플링된 신호의 잡음 대역폭이 병렬 증폭기 채널들의 수에 비례하여 감소되는 경우에만, 멀티플렉서 이전의 전치 증폭기들이 예상된 결과를 전달할 수 있기 때문이다. 그러나, 전치 증폭기들을 통해 증폭된 신호가 잡음 대역폭을 제한하기 위해 저역 통과 필터에 의해 연속으로 "집적"되지 않거나, 예컨대, 저역 통과 엘리먼트를 사용하여 평활화되지 않는 경우 이는 가능하지 않다.

문헌 EP 2 587 234 A1호는 신호 프로세싱 회로를 갖는 서모파일 적외선 센서를 개시하고, 여기서, 개별 픽셀들의 신호들은 대역 제한 없이 또는 중간 전치 증폭기들로 포워딩된다.

그러나, 위의 모든 해결책들에서, 서모파일 적외선 센서 어레이들은 칩 상의 더 높은 집적 밀도에서 신호 프로세싱을 위해 제안된 조치 없이 설명된다. 특히, 잡음 대역폭을 감소시킴과 동시에, 최소 공간 요건들 및 최소 전력 손실을 유지하기 위한 어떠한 제안들도 없다.

알려진 해결책들은 부적절한 열적 분해능을 가지는 데, 그 이유는 단지 단 하나 또는 매우 적은 전치 증폭기 채널들이 센서 칩 상에 집적되어, 높은 신호대 잡음 대역폭 및 동시에 빈약한 신호대 잡음비를 초래하기 때문이다.

고집적 밀도는 동일한 칩 표면적 상에 더 많은 픽셀들을 수용하기 위해 픽셀 크기 및 소위 픽셀 피치, 즉, 서모파일 픽셀들 사이의 중심간 거리가 감소되는 것을 요구한다. 게다가, 높은 기하학적 분해능뿐 아니라, 높은 열적 분해능, 즉, 큰 신호대 잡음비 및 낮은 잡음-잡음-도 분해능 NETD(Noise Equivalent Temperature Difference)이 또한 바람직하다.

더 작은 수신 표면적으로 인해 그리고 서모파일 픽셀들의 "핫" 콘택들과 "콜드" 콘택들 사이의 결과적인 작은 거리로 인해, 픽셀 크기의 감소는 또한 각각의 서모파일 픽셀로부터 방출된 센서 신호의 감소를 야기하며, 이는 더 낮은 신호대 잡음비, 더 빈약한 열적 분해능 및 감소된 측정 정확도를 초래한다.

원칙적으로, 서모파일 셀들(서모파일 픽셀들)의 크기를 감소시키고 센서 칩 상에 훨씬 더 많은 수의 픽셀들을 집적하는 것이 가능하다. 예컨대, 16×16, 32×32, 64×64, 128×128 이상의 서모파일 픽셀들이 센서 칩 상에 구현된다. 개별 서모파일 픽셀들의 신호 전압들은 m × n - 어드레싱 및 MUX 스위치들을 사용하여 멀티플렉싱될 필요가 있을 것이고, 즉, 공통 직렬 신호 라인 상으로 어레이당 하나의 증폭기로 라우팅되거나, 또는 행 또는 열당 공통 직렬 인터페이스를 통해 라우팅될 필요가 있을 것이다.

많은 응용 분야들에 대해 추가로 감소된 픽셀 치수들을 가진 서모파일 픽셀들로부터 여전히 해결되어야 할 최소 신호들이 이제 ㎵ 범위 내에 있을 것이기 때문에, 신호들은 충분히 높은 레벨로 증폭되고 칩 자체에서 추가로 프로세싱되어야 하므로, 신호들은 센서 칩의 외부와 내부 둘 모두에서 전기 간섭원들에 의해 영향을 받을 수 없다.

그런 작은 서모파일 픽셀들의 센서 신호들을 최대 몇 mV까지 증폭하기 위해, 10,000배 이상의 통상적인 증폭률이 알려진 해결책들에서 요구되므로, MUX(멀티플렉서) 이후의 센서 신호들은 고속 직렬 아날로그 출력으로 센서 칩에서 출력될 수 있거나, 또는 센서 칩 상에 또는 직접적으로 센서 칩에 인접하여 집적된 고속 AD-컨버터에 의해 디지털 신호들로 변환될 수 있다.

이것의 단점은, 연속으로 샘플링된 많은 서모파일 픽셀들의 센서 신호들을 몇 ㎐로부터 최대 몇 10 ㎐까지의 프레임 속도들로 지속적으로 송신하기 위해 멀티플렉서 이후에 위치된 이들 전치 증폭기들의 대역폭이 매우 높아야 한다는 것이다.

이를 달성하기 위해 어레이당 하나의 전치 증폭기의 경우 적어도 m × n배의 프레임 속도를 요구하거나, m개의 열들과 열당 하나의 증폭기를 가진 어레이에 대해 m배의 프레임 속도를 요구한다. 그러나, 시스템의 잡음은 또한 (잡음) 대역폭의 제곱근에 비례하여 증가하고 동시에 온도 분해능 NETD가 저하된다.

높은 이득을 가진 안정하고 고정밀도의 증폭기들은 복수의 증폭기 스테이지들을 요구하고, 센서 칩 상에 비교적 많은 양의 공간을 필요로 하고, 또한 대응하게 높은 폐열(waste heat)에 상당한 전력을 소비하여, 차례로 서모파일 엘리먼트들의 획득 가능한 신호 전압을 추가로 감소시킨다.

이런 이유로, 센서 칩의 극도로 제한된 공간 상에 픽셀들 외에 그와 같은 큰 증폭기들을 많이 수용하는 것은 불가능하다.

마지막으로, 문헌(Kassovski ET AL: "Miniaturized 4×16 Thermopile Sensor with Integrated on Signal Conditioning on Chip", Proceedings of IRS 2011, page 57, XP055300518)은 각각 16개의 엘리먼트들을 가진 4개의 행들, 따라서 라인당 총 64개의 픽셀들을 가진 행 어레이를 설명한다. 이런 서모파일 센서에서, 64개의 신호 프로세싱 채널들은 64개의 픽셀들에 대해 제공되고, 따라서 픽셀당 하나의 신호 프로세싱 채널이 제공되고, 여기서 각각의 픽셀은 80개의 콘택 온도 센서들을 포함한다.

각각의 신호 프로세싱 채널은 알려지지 않은 이득을 가진 저잡음 증폭기, 16 비트 2차 델타 시그마 A/D 컨버터 및 디지털 저역 통과 필터를 포함하고, 여기서, 신호 프로세싱은 동일한 칩 상에서 수행된다. 측정값들의 버퍼링은 동일한 칩 상의 RAM에서 수행된다.

이런 작은 64개의 엘리먼트 어레이가 단지 4개의 행들 및 220 ㎛의 행 간격을 가지기 때문에, 2개의 신호 프로세싱 채널들은 픽셀들 각각의 양 측부들 상에 쉽게 수용될 수 있다. 이어서, 16개의 행들을 가진 2차원 어레이에서도, 8개의 신호 프로세싱 채널들은 각각의 측부에 수용되어야 하므로, 64개의 행들에서, 2개의 채널들 대신 32개가 측부당 필요할 것이다. 매우 많은 엘리먼트들을 가진 2-차원 어레이들에 대해, 이것은 관련 비용이 고가이고, 매우 큰 표면적을 가진 칩을 요구할 것이다. 또한, 더 많은 픽셀 총 수 및 < 200 ㎛ 또는 바람직하게는 < 100 ㎛의 매우 작은 픽셀 피치를 갖는 어레이들에 대해, 너무 많은 픽셀들로부터의 신호들이 병렬로 프로세싱되고 신호 출력에 라우팅될 수 있는 방법에 대해 어떠한 정보도 제공되지 않는다.

3 V의 동작 전압에서, 어레이는 또한 4 ㎃의 전류를 소비하고, 이것은, 12 ㎽의 전력 손실이 발생되는 것을 의미하며, 이는 작은 서모파일 적외선 센서 어레이들의 경우 여전히 허용 가능할 것이다. 그러나, 더 큰 픽셀 총 수들을 가진 더 큰 센서 어레이들의 경우, 이것은, 4 ㎃의 동일한 전류 소비로 그와 같은 어레이를 판독할 때, 그러면 결과적인 전기 전력 손실이 훨씬 더 커질 것이기 때문에, 매우 다르게 보일 것이다.

64배 더 많은 신호 프로세싱 채널들을 가진 64×64 센서 어레이에 의해 생성된 등가 픽셀 비례의 전력 소비는 거의 250 ㎃, 즉 0.75 W의 전력 손실일 것이고, 128×128 센서 어레이의 경우, 전력 소비는 3 W의 전력 손실에서 거의 1 A의 전력 소비일 것이다.

그러나, 그와 같은 높은 전력 손실들은 서모파일 적외선 센서 어레이들에서 다음 단점들을 나타낸다:

그와 같은 높은 전력 손실이 동일한 센서 칩 상에 모놀리식으로 집적되면, 이것은 센서 칩의 본질적인 가열을 유도하고, 특히, 전원이 켜진 이후, 민감한 서모파일 엘리먼트들의 일종의 열적 쇼크를 유도할 것이다. 이것은 서모파일 엘리먼트들의 더 낮은 측정 정확도 및 휴대용 디바이스들의 짧은 배터리 수명을 초래한다.

WO 2017/059 970 A1에서, 모놀리식 집적 신호 프로세싱을 갖는 고분해능 서모파일 적외선 센서가 개시되고, 여기서, 전치 증폭기들 및 다운스트림 아날로그/디지털 컨버터를 통해 센서 어레이에 의해 생성된 각각의 신호 프로세싱 채널의 신호들은 메모리에 버퍼링된다. 개별 신호 프로세싱 채널의 선택은 신호 멀티플렉서에 의해 수행된다.

문헌 US 9 270 895 B2는 고도로 동적인 이미지 생성을 위한, 특히, IR 센서들의 2차원 매트릭스로 장면의 디지털 표현을 생성하기 위한 방법 및 디바이스를 개시한다. 이 목적을 위해, 각각의 픽셀은 아날로그/디지털 컨버터 및 m-비트 카운터가 할당된다.

문헌 US 2006 / 0 243 885 A1은 이미지 센서 및 이것을 제어하기 위한 방법에 관한 것이고, 여기서, 목적은 광 수집 어레이 및 A/D 컨버터들이 하나의 칩 상에 배열되는 작은 치수들을 갖는 개선된 이미지 센서를 생성하는 것이다. 이는 고속 제어기를 구현하도록 설계된다. 이것은 이미지 센서 어레이를 복수의 서브어레이들로 분할함으로써 달성되고, 복수의 서브어레이들은 연관된 서브어레이 제어기를 갖는 A/D 컨버터에 각각 할당된다.

문헌 US 8 179 296 B2는 A/D 컨버터 어레이의 입력에 연결된 센서 어레이의 디지털 판독을 위한 방법 및 디바이스에 관한 것이다. 아날로그/디지털 어레이는 높은 영역 분해능(작은 픽셀들) 및 높은 신호대 잡음비를 가진 IR 이미지 센서 애플리케이션들에 사용될 수 있다.

JP 2004-170 375 A에서, 서모파일 어레이 센서가 설명되고, 여기서, 주변 온도 변화들 및 DC 증폭기의 1/f 잡음에잡음에기된 백색 잡음은 제거되어야 한다. 이것은 어레이의 행당 차폐 보상 서모파일에 의해 달성된다. 신호 프로세싱을 위해, 측정 및 보상 신호 사이의 차이를 프로세싱하는 op 앰프가 사용된다.

문헌 WO 2006/ 122 529 A2는 서모파일 적외선 센서 어레이에 관한 것이고, 여기서, 각각의 서모파일 센서 엘리먼트 아래의 막은 에칭에 의해 노출되고, 저역 통과 필터들을 갖는 전치 증폭기들은 4번째마다, 바람직하게는 센서 엘리먼트들의 열마다 또는 행마다 제공된다.

문헌 EP 2 587 234 A1은 콜드 콘택을 가열함으로써, 칩의 워밍(warming)의 결과로서 신호대 잡음비의 변화들을 억제하기 위한 IR 센서에 관한 것이다. 다른 한편, 가스 매체를 통한 열적 방사 또는 열적 전도는 또한 핫 콘택의 가열을 유도한다. 어레이에서 각각의 IR 검출기는 픽셀 선택 스위치로서 MOS 트랜지스터와 연관되고, 복수의 수직 판독 라인들 및 수평 신호 라인들과 연관된다. 서모파일들의 직렬 및 병렬 연결의 결합을 통해, 신호대 잡음비가 개선될 수 있고, 각각의 서모파일로부터의 출력 신호가 활용된다.

마지막으로, DE 103 22 860 B4호는 고분해능 열적 센서들로부터의 전자 신호들을 판독하기 위한 회로 배열에 관한 것이고, 여기서, 복수의 센서 엘리먼트들로부터의 신호들은 멀티플렉서를 사용하여 하나 또는 적은 수의 데이터 라인들을 통해 각각 직렬로 판독되고, 증폭기는 각각의 개별 열적 센서 엘리먼트와 멀티플렉서 사이에 연결된다. 열적 부하를 감소시키기 위해, 증폭기들은 주기적으로 스위치 온 및 오프될 수 있다.

본 발명의 목적은 높은 신호 분해능에서, 가능한 최소 전력 소비와 그에 따라 가능한 최소 전력 손실을 나타내는, 특히, 높은 픽셀 총 수를 가진 고분해능 서모파일 적외선 센서 어레이를 생성하는 것이다.

이 목적은, 위에서 언급된 종류의 고분해능 서모파일 적외선 센서 어레이에서, 최대 8개 또는 16개 픽셀들이 신호 프로세싱 채널에 연결되고 ― 여기서, 신호 프로세싱 채널들의 수는 행들의 수의 적어도 4배와 동일함 ―, 신호 프로세싱 채널들의 일부분은 픽셀들 사이의 중간 공간에 배열되고, 신호 프로세싱 채널들의 다른 부분은 다른 전자 소자와 함께 센서 어레이를 둘러싸는 센서 칩의 외부 가장자리 영역에 배열되고, 각각의 저역 통과 필터가 서모파일 적외선 센서 어레이의 프레임 속도와 신호 프로세싱 채널당 픽셀들의 수의 곱의 값의 8배 이하의 차단 주파수를 가지며, 여기서, 픽셀들 사이의 중심간 거리는 200 ㎛ 미만이라는 사실에 의해 달성된다.

아울러, 각각의 신호 프로세싱 채널에 대해, 신호 멀티플렉서는 신호-프로세싱 채널에 할당된 센서 어레이의 픽셀을 선택하기 위해 제공된다.

500 미만 내지 100 미만의 이득 팩터를 가진 전치 증폭기가 각각의 신호 프로세싱 채널의 아날로그/디지털 컨버터의 업스트림에 연결된다.

아날로그/디지털 컨버터는 전하 밸런싱(balancing) 또는 델타-시그마(Delta-Sigma) 방법에 따라 동작한다.

본 발명의 추가 전개에서, 각각의 신호 프로세싱 채널은 잡음 대역폭을 제한하기 위한 저역 통과 필터를 포함하고, 저역 통과 필터의 차단 주파수는 적어도 서모파일 적외선 센서 어레이의 프레임 속도와 신호 프로세싱 채널당 픽셀들의 수의 곱, 바람직하게는 곱의 값의 3배 미만과 동일하다.

아날로그/디지털 컨버터는 바람직하게 집적되도록 설계되고 저역 통과 필터는 아날로그/디지털 컨버터에 배열된다.

각각의 신호 프로세싱 채널의 잡음 대역폭은 집적된 아날로그/디지털 컨버터를 사용하여 외부적으로 특정되거나 내부적으로 생성된 마더 클록(mother clock) 및 아날로그/디지털 컨버터의 특정 변환 속도에 의해 각각의 프레임 속도의 함수로서 결정된다.

신호 프로세싱 채널들의 일부는 센서 칩 아래의 개별 칩 상에 센서 엘리먼트들과 함께 배열되고, 서모파일 적외선 센서 칩 및 개별 칩은 서로 고정적으로 연결된다.

본 발명은 이하에서 예시적인 실시예들에 기반하여 더 상세히 설명된다. 관련된 도면들이 도시된다.

도 1은 본 발명에 따른 서모파일 적외선 센서 어레이의 필수 구조이다.
도 2는 픽셀당 저역 통과 필터 및 하나의 신호 프로세싱 채널을 가진 서모파일 적외선 어레이 센서 칩들에 대한 집적 신호 프로세싱을 위한 본 발명에 따른 회로 배열의 블록 배선도이다.
도 3은 제2 실시예에서 서모파일 적외선 어레이 센서 칩들에 대한 집적 신호 프로세싱을 위한 본 발명에 따른 회로 배열의 블록 배선도이고, 저역 통과 기능은 집적된 ADC(AD 컨버터(AD-converter))에서 수행된다.
도 4는 제3 실시예에서 서모파일 적외선 어레이 센서 칩들에 대한 집적 신호 프로세싱을 위한 본 발명에 따른 회로 배열의 블록 배선도이고, 여기서, 복수의 픽셀들은 신호 프로세싱 채널을 공유한다.
도 4a는 전치 증폭기 이후 저역 통과 필터이다.
도 4b는 저역 통과 기능을 수행하는 집적 AD 컨버터이다.
도 5는 서모파일 적외선 어레이 센서 칩들에 대한 집적 신호 프로세싱을 위한 본 발명에 따른 회로 배열의 블록 배선도이고, 여기서, 저역 통과 기능은 집적된 AD 컨버터에서 수행된다.
도 6a는 비아(via)들을 가진 센서 칩, 및 내부에 집적된 신호 프로세싱 채널들 및 부가 메모리와 신호 프로세싱 전자 소자를 가진, 센서 칩 아래에 배열된 개별 칩의 개략 단면도이다.
도 6b는 도 6a에 따른 배열체이지만, 방사선 입구 윈도우를 가진 커버링 웨이퍼 및 부가적인 전기 연결 수단, 이를테면 서모파일 적외선 센서 어레이의 동작을 위한 부가적인 기능 모듈들에 연결하기 위한 본드 와이어들이 보충된다.

도 1 및 도 2로부터, 본 발명에 따른 서모파일 적외선 센서 어레이의 필수 구조는 센서 칩의 중앙에 배열된 매트릭스 형태의 서모파일 적외선 센서 어레이(TPA)와 함께, m × n 픽셀들(SE 1.1 ... SE 1.n × SE ml.1 ... SE m, n)이 보여질 수 있다. 픽셀들(SE) 둘레 또는 픽셀 필드 둘레에, m×(n/2)/신호 프로세싱 채널들(K₁...K_N)은 바람직하게는 개별 픽셀(SE)의 신호들을 증폭 및 필터링하고, 이들 신호들을 디지털 신호들로 변환하는 동일한 센서 칩(SP)의 양 측부들 상에 위치된다. 본원에서 다수(a)의 픽셀들이 신호 프로세싱 채널(K₁...K_N)을 공유한다.

원칙적으로, 모든 신호 프로세싱 채널들(K₁...K_N)은 픽셀 필드의 일 측부 상에 위치될 수 있고, 이어서 서모파일 적외선 센서 어레이는 비대칭 열 분배를 갖는다.

서모파일들의 기능에 대해 필수적인 것은, 가능한 한 긴 전도성 트랙들을 통해 서로 연결되는, 즉, 가능한 한 서로 멀리 떨어져 배열된 "핫" 및 "콜드" 콘택들을 가진다는 사실이고, "핫" 콘택들은 방사선 수신기(도시되지 않음) 상에 배열되고, "콜드" 콘택들은 픽셀(SE)의 에지에 있는 열 싱크 상에 배열되어, "핫" 및 "콜드" 콘택들 사이의 온도 차이의 함수로서 평가될 수 있는 신호 전압을 생성한다.

서모파일 적외선 센서 어레이(TPA) 각각의 픽셀(SE)은 알려진 소형화된 서모파일 셀 및 각각의 서모파일 셀 위의, 적합한 광학 세트를 가진 선택적인 방사선 입구 윈도우를 포함한다. 서모파일 셀들의 각각은 200 ㎛ 미만의 중앙-대-중앙 간격(소위 픽셀 피치)을 가진다. 픽셀 피치가 더 작을수록, 전체 서모파일 적외선 센서 어레이 칩이 더 작아지고, 픽셀(SE) 상에 적외선 방사선을 이미징하는 데 요구된 렌즈의 크기는 또한 동일한 수의 픽셀들에 대해 감소한다. 칩 및 광학 치수들의 감소는 보통 더 낮은 제조 비용들을 유도한다.

선택적으로, 더 작은 피치는 더 많은 픽셀들(SE)을 주어진 크기의 센서 칩 상에 수용하여, 더 높은 광학 분해 능력을 획득한다.

예컨대, 실제로 본 발명으로 실현될 수 있는 픽셀 크기는 64×80 센서 어레이(K₁...K_N)에서 90 ㎛이고 120×84 센서 어레이(K₁...K_N)에서 60 ㎛이다. 그러면, 이것은 센서 어레이(K₁...K_N)의 양 측부들 상의 32개의 신호 프로세싱 채널들이 채널당 3 ㎛ 미만의 폭을 점유하는 것을 의미한다.

60 ㎛ 픽셀 크기 및 픽셀(SE)당 하나의 신호 프로세싱 채널을 가진 120×84 센서 어레이(K₁...K_N)에서, 120×84 센서 어레이(K₁...K_N)가 센서 어레이(TPA) 옆에 평행하게 배열되는 경우, 이것은 신호 프로세싱 채널당 추가 1.5 ㎛ 폭을 여전히 남긴다.

도 2는 픽셀(SE)당 센서 어레이(TPA)의 2개의 측부들 상에 신호 프로세싱 채널(K₁...K_N)당 하나의 전치 증폭기(VV), 하나의 다운스트림 저역 통과 필터(TPF) 및 하나의 아날로그/디지털 컨버터(ADC)를 갖는 중앙 서모파일 적외선 센서 어레이(TPA)를 가진, 미러-대칭 구조의 서모파일 적외선 센서 어레이들(TPA)에 대한 집적 신호 프로세싱을 위한 본 발명에 따른 회로 배열의 블록 배선도를 도시한다.

아날로그/디지털 컨버터(ADC)들의 출력들은 RAM 메모리 필드에 연결되고, RAM 메모리 필드는 제어 회로(CRTL)를 통해 판독될 수 있어서, 디지털 출력 신호들은 추가 프로세싱을 위해 디지털 입력-출력 포트(DIO)에서 이용 가능하다.

또한, 동작에 필요한 모듈들은 각각의 센서 칩(SP), 이를테면, 클록(CLK) 상에 위치되고, 요구된 전압 공급부(VDD, VSS) 및 하나 이상의 기준 전압(VREF 또는 REF/PTAT)들 및 또한 부가적인 ESD 회로 블록들을 제공한다.

본 발명에 따라, 많은 수의 개별 신호 프로세싱 채널들(K₁...K_N)은 동일한 센서 칩(SP) 상에 또는 그 아래에 집적되고, 16개 또는 8개 이하의 수(a)의 픽셀들(SE)이 신호 프로세싱 채널(K₁...K_N)을 공유하지만, 바람직하게는 단지 a = 4개, 3개 또는 2개 픽셀들(SE) 또는 심지어 단 하나의 픽셀(SE)만이 하나의 신호 프로세싱 채널을 공유한다.

픽셀들(SE)의 적절한 수(a)는 멀티플렉서(MUX), 또는 멀티플렉서(MUX)의 섹션들을 통해 각각 연관된 신호 프로세싱 채널(K₁...K_N) 상으로 스위칭된다(도 4a). 각각의 픽셀은 특히 바람직하게 그 자신의 신호 프로세싱 채널(K₁...K_N)(즉, a = 1)을 가진다(도 3 및 도 4b를 참조). 그 경우, 가장 작은 잡음 대역폭과 그에 따른 가장 낮은 잡음 및 최상의 온도 분해능이 획득된다. 또한, 그러면, 신호 프로세싱 채널(K₁...K_N) 앞의 멀티플렉서들이 생략될 수 있다(도 2).

본 발명에 따라, 적어도 16개의 행들 및 적어도 16개의 열들을 가진 센서 어레이(TPA)에서, 적어도 하나의 픽셀(SE)은 신호 프로세싱 채널(K₁...K_N)에 연결되고, 신호 프로세싱 채널들(K₁...K_N)의 수는 행들의 수의 적어도 4배와 동일하고, 픽셀들(SE)의 중앙-대-중앙 간격은 200 ㎛ 미만이다.

또한, 각각의 신호 프로세싱 채널(K₁...K_N)에 대해, 신호 프로세싱 채널(K₁...K_N)에 할당된 센서 어레이(TPA)의 픽셀들(SP)을 선택하기 위해 신호 멀티플렉서(MUX)가 제공된다.

각각의 신호 프로세싱 채널(K₁...K_N)에서 아날로그/디지털 컨버터(ADC)의 업스트림에 500 미만 내지 100 미만의 이득 팩터를 가진 전치 증폭기(VV)가 연결되고, 아날로그/디지털 컨버터(ADC)는 바람직하게는 적어도 10 비트의 분해능을 가지며 전하 밸런싱 또는 델타 시그마 방법들에 따라 작동한다.

본 발명의 추가 전개에서, 각각의 신호 프로세싱 채널(K₁...K_N)은 잡음 대역폭을 제한하기 위한 저역 통과 필터(TPF)를 가지며, 저역 통과 필터(TPF)의 차단 주파수는 적어도 신호 프로세싱 채널(K₁...K_N)당 픽셀들(SE)의 수와 서모파일 적외선 센서 어레이(TPA)의 프레임 속도의 곱과 같지만, 어떠한 경우에도 곱의 값의 8배를 초과하지 않는 데, 바람직하게는 곱의 값의 3배 미만이다.

그러나, 더 많은 신호 프로세싱 채널들(K₁...K_N)이 또한 공간 요건들 및 전력 손실들을 증가시킬 것이기 때문에, 매우 많은 픽셀들을 가진 센서 어레이들(TPA)의 경우에, 열적 분해능 및 공간 요건들을 고려하여, a > 1을 선정하는 것이 특히 유용할 수 있다.

칩 상에 가능한 한 많은 신호 프로세싱 채널들(K₁...K_N)을 수용하기 위해, 칩 크기 및 비용뿐만 아니라, 센서 어레이(TPA)의 서모파일 픽셀들(SE) 사이의 열적 크로스토크를 최소화하도록, 개별 채널들의 공간 요건들 및 전력 손실 양쪽 모두는 매우 작아야 한다. 현재, 90 ㎛ 또는 심지어 60 ㎛의 픽셀 크기들은 본 발명으로 달성된다. MEMS 및 CMOS 기술의 진보에 따라, 향후 몇 년 내에, 예컨대, 25...50 ㎛의 픽셀 크기들이 또한 본 발명을 사용하여 달성될 수 있다.

이를 달성하기 위해, 비교적 작은, 즉 500 미만인 이득 팩터를 가진 작은 저잡음 전치 증폭기(VV), 및 고분해능을 가진, 즉 적어도 10 비트를 가진 느린 전력-절약 아날로그/디지털 컨버터(ADC)만을 가진 신호 프로세싱 채널들(K₁...K_N)이 사용될 것이다.

바람직하게, 전치 증폭기(VV)는 100 미만의 이득 팩터를 가지며, 아날로그/디지털 컨버터(ADC)의 분해능은 바람직하게는 16 비트 내지 24 비트이어야 한다.

낮은 이득 팩터를 가진 전치 증폭기(VV)와 고분해능을 가진 느린 아날로그/디지털 컨버터(ADC)의 결합에 의해, 낮은 공간 요건이 낮은 이득 팩터의 결과로 보장된다. 아울러, 낮은 전력 소비는, 고분해능을 가짐에도 불구하고, 비교적 낮은 전달률로 동작하는 아날로그/디지털 컨버터(ADC)로 인해 보장된다.

또한, 전치 증폭기(VV)를 사용하지 않고, 고분해능 아날로그/디지털 컨버터(ADC)를 사용하는 것을 고려할 수 있다. 아날로그/디지털 컨버터(ADC)들의 양 및 음의 기준 전압(VREF)의 작은 차이가 온도 분해능을 증가시키기 때문에 유리하다.

전치 증폭기(VV)에 대한 적합한 선택들은, 예컨대, 낮은 오프셋 전압들 및 오프셋 전압 드리프트들을 특징으로 하는 소위 자동-제로(스위칭식 초퍼) 증폭기들이다. 이득 팩터 < 100...500로, 초퍼 증폭기는 단일 스테이지로 설계되고, 그에 따라 특히 공간 및 전력-절약이 가능할 수 있다.

고분해능을 가진 느린 아날로그/디지털 컨버터(ADC)들에 대해, 적합한 방법들은 예컨대 "시그마/델타" 또는 "전하 밸런싱" 방법들이 있다. 매우 많은 아날로그/디지털 컨버터(ADC)들이 센서 칩(SP) 상에서 병렬로 작동하기 때문에, 단 하나의 아날로그/디지털 컨버터(ADC)를 가진 종래의 서모파일 적외선 센서 어레이들과 비교할 때, 낮은 변화율이 출력에서 획득되고, 이는 64×64 센서 어레이(TPA)에 의해 설명될 수 있는 바와 같이 요구된 낮은 전력 손실 및 낮은 공간 요건을 유도한다.

"시그마/델타" 또는 "전하 밸런싱" 방법들에 따라 작동하는 아날로그/디지털 컨버터들은 전문가 분야에서 잘 알려져 있고 일반적으로 사용되는 컨버터들이다.

64×64 픽셀들 및 단 하나의 아날로그/디지털 컨버터로 최신 기술에 따라 설계된 센서 어레이는 15 ㎐의 프레임 속도에서, 64×64 픽셀들 × 15 ㎐ = 61,440 ㎐의 아날로그/디지털 컨버터(ADC)의 변환 속도를 요구한다.

본 발명에 따라 병렬로 동작하는 아날로그/디지털 컨버터(ADC)들에서, 단지 15 ㎐(여기서, a = 1) 또는 60 ㎐(여기서, a = 4)의 변환 속도만이 요구된다(a: 동시에 판독될 픽셀들의 수). 이것은 매우 낮은 전류 및 공간 소비와 함께 고분해능(예컨대, 16 비트 이상)을 가진 아날로그/디지털 컨버터(ADC)들의 구현을 허용한다.

각각의 신호 프로세싱 채널(K₁...K_N)의 디지털화된 신호들은, 이들이 디지털 I/O 포트(DIO)의 직렬 출력 데이터 스트림으로 포워딩되기 전에 메모리(RAM)의 저장 필드에 버퍼링될 수 있다. 이것은, 디지털 포트(DIO)를 통해 데이터를 판독하기 위한 시간 레짐(regime)이 선택될 수 있어서, 이미지의 전체 시간이 픽셀 신호들의 집적 및 저역 통과 필터링에 이용가능함을 의미한다.

신호 프로세싱 채널들(K₁...K_N)의 잡음 대역폭은 바람직하게는 필요한 최소값으로 감소되어야 하고, 이 최소값은 신호 프로세싱 채널(K₁...K_N)당 픽셀들(SE)의 수와 센서 어레이(TPA)의 프레임 속도의 곱으로부터 획득된다.

이것은, 예컨대, 전치 증폭기(VV)의 일부로서, 또는 부가적인 저역 통과 필터(TPF)로서 가능한, 아날로그/디지털 컨버터(ADC) 앞에 저역 통과 필터(TPF)를 집적함으로써 쉽게 구현될 수 있다.

도 3 및 도 4b에서, 특히, 대안적인 공간-절약형 설계가 도시되고, 여기서, 잡음 대역폭의 감소는 적합한 아날로그/디지털 컨버터(ADC), 예컨대 전하 밸런싱 방법에 따라 작동하는 아날로그/디지털 컨버터(ADC)의 적분기 동작에 의해 특히 바람직한 방식으로 달성된다.

위에서 설명된 새로운 신호 프로세싱으로, 전체 성능의 상당한 개선이 획득된다.

백색 잡음의 경우, 잘 알려진 바와 같이, 잡음은 전치 증폭기(VV)의 신호 또는 잡음 대역폭의 제곱근에 따라 증가한다. 종래 기술로부터의 64 × 64 센서 어레이를 사용할 때, 잡음 대역폭은 단 하나의 전치 증폭기(VV)만으로 프레임 속도의 64×64배, 그리고 또한 열당 하나의 신호 증폭기로 프레임 속도의 64배만큼 증가할 것이다.

결과적으로, 전치 증폭기(VV)를 가진 64×64 센서 어레이의 총 잡음 및 온도 분해능은 64배 더 높을 것이고, 64개 열 증폭기들은 여전히, 각각의 픽셀이 그 자신의 신호 채널을 가진 어레이의 경우보다 약 8배 더 높을 것이다.

따라서, 예컨대, 본 발명에 따른 64×64 센서 어레이(TPA)는 최신 기술에 따라 설계된 센서 어레이들보다 최대 8배 더 높은 열적 분해능을 달성할 수 있다. 동일한 분석 다음, 본 발명에 따른 16×16 센서 어레이(TPA)를 사용하여, 열적 분해 능력으로 획득된 잠재적인 개선은 4배이고, 32×32 센서 어레이(TPA)를 사용하면 5.5배이고, 128×128 센서 어레이(TPA)를 사용할 때, 대략 11배 개선이 얻어진다.

128×128 센서 어레이(TPA)에서, 신호 프로세싱 채널들의 수가 감소되고, 예컨대, 신호 프로세싱 채널을 공유하는 a = 16 픽셀들인 경우, 열적 분해 능력의 11배 개선 대신, WO 2006/122529 A1과 비교하여 신호대 잡음비의 3배 개선이 여전히 획득될 것이고, 단 하나의 신호 송신 채널을 가진 종래 기술의 나머지와 비교하여, 대략 32배 개선이 달성될 것이다.

본 발명에 따라 설계된 신호 프로세싱 채널들(K₁...K_N)은, 도 5에 도시된 바와 같이, 개별 픽셀들(SE)의 에지 구역에, 센서 칩(SP)의 주변 에지 구역, 즉, 픽셀들 외측의 양쪽 모두에 배열되거나, 또는 양쪽 영역들에 걸쳐 분배될 수 있다.

전체 센서 칩(SP)에 걸쳐 우수한 열적 밸런스와 그에 따른 균질한 열적 이미지를 획득하기 위해, 다양한 모듈들의 전력 손실은 가능한 한 균질하고 대칭적으로 센서 칩(SP)에 걸쳐 분배되어야 한다.

실제 신호 프로세싱 채널들(K₁...K_N) 및 멀티플렉서들(MUX) 외에도, 다른 전자 소자들은 이들을 따라 센서 칩 상에 집적되고 멀티플렉서들(MUX)을 통해 디지털 인터페이스 상으로 스위칭될 수 있다(도 1 및 도 5 참조). 이들 부가적인 전자 소자들은, 적절한 경우, 예컨대 추가 신호 프로세싱 또는 온도 계산을 위한 작은 마이크로제어기들을 포함하여, 온도 기준들, 전압 기준들, 저장 매체(예컨대, 교정 데이터를 저장하기 위한 EEPROM)들일 수 있다.

아울러, 드리프트 효과들을 보상하고 따라서 측정 정확도를 증가시키기 위해 동일한 신호 프로세싱 채널을 통해 직렬 데이터 스트림과 함께, 칩 자체에서 측정된 부가 정보(REF/PTAT) 또는 드레인 전압(VDD), 이를테면 예를 들어, 이미지 픽셀들 또는 이미지 엘리먼트들의 신호들이 삽입되는 것이 유리할 수 있다.

집적된 아날로그/디지털 컨버터(ADC)가 사용될 때, 내부적으로 생성된 마더 클록 및 특정 타이밍 레짐에 의해 정의된 변환 속도를 사용하여 각각의 프레임 속도에 대해 가장 바람직한 잡음 대역폭의 세팅이 특정될 수 있다.

완성도를 위해, 신호 프로세싱 채널들(K₁...K_N)은 또한 실제 센서 칩(SP) 아래의 개별 칩(ROIC) 상에 배열될 수 있다는 것이 주목되어야 한다(도 6a, 도 6b).

도 6a는 비아(TSV)들을 갖는 센서 칩(SP) 및 신호 프로세싱 채널들(K₁...K_N)이 내부에 집적되고, 상술한 바와 같이, 부가적인 저장 및 신호 프로세싱 전자 소자를 가진, 센서 칩(SP) 아래에 배열된 개별 칩(ROIC)의 개략 단면도를 도시한다. 비아(TSV)들은 센서 칩(SP)으로부터 절연되고, 단부들이 센서 칩(SP) 또는 개별 칩(ROIC) 상의 전도체 트랙들(도시되지 않음)에 각각 연결되는, 전도성 재료로 채워진 센서 칩(SP)을 통과하는 관통 홀들이다. 기계적으로 고정된 연결이 또한 센서 칩(SP)과 개별 칩(ROIC) 사이에 존재하여야 하는 것은 말할 필요도 없다.

도 6b로부터, 도 6a에 도시된 바와 동일한 배열이 보여질 수 있지만, 방사선 입구 윈도우(SEF)를 가진 센서 칩(SP) 상에 커버 웨이퍼(CAP)가 보충된다. 커버 웨이퍼(CAP)는 전체적으로 적외선에 투명한 재료로 구성될 수 있거나, 그렇지 않으면 센서 어레이(TPA) 위에 그와 같은 구역만을 가질 수 있다.

아울러, 부가적인 전기 연결 수단, 이를테면 센서 칩(SP)을 서모파일 적외선 센서 어레이(TPA)의 동작에 요구되는, 인쇄 회로 기판 등 상의 부가적인 기능 모듈들과 연결하기 위한 본드 와이어(BD)들이 제공될 수 있다.

센서 칩(SP)과 개별 칩(ROIC) 사이에 전기 연결을 위한 비아(TSV)들 대신, 재배선 방식(rewiring scheme)들이 고려될 수 있고, 여기서 전도체 트랙들은 센서 칩(SP)으로부터 개별 칩(ROIC)으로 측부 에지 주위로 라우팅된다.

TPA 센서 어레이
VV 전치 증폭기
TPF 저역 통과 필터
ADC 아날로그/디지털 컨버터
K₁...K_N 신호 프로세싱 채널
SE 픽셀
SP 센서 칩
RAM 메모리 영역
CRTL 제어 회로
DIO 디지털 포트
CLK 클록
VREF 기준 전압
VDD 드레인 전압
VSS 소스 전압
MUX 멀티플렉서
REF/PTAT 온도 기준
a 신호 프로세싱 채널당 픽셀들의 수
TSV 관통 콘택
ROIC 개별 칩
CAP 커버 웨이퍼
SEF 방사선 입구 윈도우
BD 본드 와이어

Claims

센서 칩 상에 적어도 16개의 행들과 16개의 열들 및 모놀리식 집적 신호 프로세싱을 갖는 고분해능 서모파일(thermopile) 적외선 센서 어레이로서,
센서 어레이의 신호들에 대한 복수의 병렬 신호 프로세싱 채널들, 및 픽셀들의 신호들의 직렬 출력에 대한 디지털 포트를 갖고,
각각의 신호 프로세싱 채널은, 적어도 하나의 아날로그/디지털 컨버터 및 하나의 저역 통과 필터를 가지며,
아날로그/디지털 컨버터들의 결과들을 저장하기 위해 각각의 신호 프로세싱 채널에 메모리 내 저장 영역이 할당되고,
센서 어레이(TPA)의 경우, 최대 8개 또는 16개 픽셀들(SE)이 신호 프로세싱 채널(K₁...K_N)에 연결되고 ― 상기 신호 프로세싱 채널들(K₁...K_N)의 수는 행들의 수의 적어도 4배와 동일함 ―, 상기 신호 프로세싱 채널들(K₁...K_N)의 일부분은 상기 픽셀들(SE) 사이의 중간 공간에 배열되고, 상기 신호 프로세싱 채널들(K₁...K_N)의 다른 부분은 다른 전자 소자와 함께 상기 센서 어레이(TPA)를 둘러싸는 센서 칩(SP)의 외부 가장자리 영역에 배열되고, 각각의 저역 통과 필터(TPF)가 상기 서모파일 적외선 센서 어레이(TPA)의 프레임 속도와 신호 프로세싱 채널(K₁...K_N)당 픽셀들의 수(a)의 곱의 값의 8배 이하의 차단 주파수를 가지며, 상기 픽셀들(SE) 사이의 중심간(center-to-center) 거리는 200 ㎛ 미만인,
고분해능 서모파일 적외선 센서 어레이.
제1 항에 있어서,
각각의 신호 프로세싱 채널(K₁...K_N)에 대해, 상기 신호 프로세싱 채널(K₁...K_N)에 할당된 상기 센서 어레이(TPA)의 픽셀들(SP)을 선택하기 위해 신호 멀티플렉서(MUX)가 제공되는, 고분해능 서모파일 적외선 센서 어레이.
제1 항에 있어서,
각각의 신호 프로세싱 채널(K₁...K_N)의 아날로그/디지털 컨버터(ADC: analog/digital converter)의 업스트림에 500 미만 내지 100 미만의 이득 팩터(gain factor)를 가진 전치 증폭기(VV)가 연결되는, 고분해능 서모파일 적외선 센서 어레이.
제1 항 내지 제3 항 중 어느 한 항에 있어서,
상기 아날로그/디지털 컨버터(ADC)는 전하 밸런싱(balancing) 또는 델타-시그마(Delta-Sigma) 방법에 따라 동작하는, 고분해능 서모파일 적외선 센서 어레이.
제1 항 내지 제4 항 중 어느 한 항에 있어서,
각각의 신호 프로세싱 채널(K₁...K_N)은 잡음 대역폭을 제한하기 위한 저역 통과 필터(TPF)를 포함하고, 상기 저역 통과 필터(TPF)의 차단 주파수는 적어도 상기 서모파일 적외선 센서 어레이(TPA)의 프레임 속도와 신호 프로세싱 채널(K₁...K_N)당 픽셀들(SE)의 수의 곱, 바람직하게는 상기 곱의 값의 3배 미만과 동일한, 고분해능 서모파일 적외선 센서 어레이.
제5 항에 있어서,
상기 아날로그/디지털 컨버터(ADC)는 집적되고, 상기 저역 통과 필터(TPF)는 상기 아날로그/디지털 컨버터(ADC)에 배열되는, 고분해능 서모파일 적외선 센서 어레이.
제1 항 내지 제6 항 중 어느 한 항에 있어서,
각각의 신호 프로세싱 채널(K₁...K_N)의 잡음 대역폭은 집적된 아날로그/디지털 컨버터(ADC)를 사용함으로써 상기 아날로그/디지털 컨버터(ADC)의 특정된 변환 속도 및 외부적으로 특정되거나 내부적으로 생성된 마더 클록(mother clock)에 의해 각각의 프레임 속도의 함수로서 결정되는, 고분해능 서모파일 적외선 센서 어레이.
제1 항 내지 제7 항 중 어느 한 항에 있어서,
상기 신호 프로세싱 채널들(K₁...K_N)의 일부는 상기 센서 칩(SP) 아래의 개별 칩 상에 상기 센서 요소(SE)들과 함께 배열되고, 상기 서모파일 적외선 센서 칩(SP) 및 상기 개별 칩(ROIC)은 서로 고정적으로 연결되는, 고분해능 서모파일 적외선 센서 어레이.