CN114257242A - 热电堆阵列及其信号读出电路 - Google Patents

热电堆阵列及其信号读出电路 Download PDF

Info

Publication number
CN114257242A
CN114257242A CN202011000325.1A CN202011000325A CN114257242A CN 114257242 A CN114257242 A CN 114257242A CN 202011000325 A CN202011000325 A CN 202011000325A CN 114257242 A CN114257242 A CN 114257242A
Authority
CN
China
Prior art keywords
pixel elements
signal processing
sensor
preamplifier
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011000325.1A
Other languages
English (en)
Inventor
李琛
王浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN202011000325.1A priority Critical patent/CN114257242A/zh
Priority to PCT/CN2021/097094 priority patent/WO2022062463A1/zh
Publication of CN114257242A publication Critical patent/CN114257242A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

本发明涉及一种热电堆阵列及其信号读出电路,所述热电堆阵列包括:多个传感器像素元;及读出电路,包括多路信号处理通道,每路信号处理通道包括:前置放大器,用于将传感器信号放大,前置放大器为单级放大器;模数转换器,输入端与所述前置放大器的输出端连接,模数转换器为delta‑sigma模数转换器;其中,每路信号处理通道用于对i个传感器像素元输出的传感器信号进行处理,大规模阵列中i为正整数且不大于所述热电堆阵列的传感器像素元数量开方后除以4。本发明有效降低了信号通道的噪声带宽,从而有效提升了信号处理通道的信噪比,有效提升了系统性能,热温度分辨率得以显著提升;同时因为频率降低,前置放大器和模数转换器的面积和功耗均可以显著降低。

Description

热电堆阵列及其信号读出电路
技术领域
本发明涉及红外传感,特别是涉及一种热电堆阵列,还涉及一种热电堆阵列的信号读出电路。
背景技术
远红外热传感器应用领域越来越多,从工业控制到消费电子,再到智能建筑和物联网等等。随着消费类市场的蓬勃发展,对远红外热传感器的数量和集成度有了更高要求,需要进一步改善传感器的尺寸和成本。热电堆传感器由通常串联(或偶尔并联)的大量热电偶组成。串联热电偶的输出电压取决于热电偶结与基准结之间的温度差。该原理称为塞贝克效应,随着技术和市场升级,热电堆红外传感器也逐渐由早期的单像素点结构向阵列式传感器发展。在热电堆红外传感器阵列不断发展的过程中,热电堆传感器的信号处理不可避免会遇到以下问题:
主流的热电堆阵列的信号读出电路信号处理采用前置放大器(pre-amplifer)加高精度模数转换器(ADC)处理,前置放大器和模数转换器都要需要较大的面积和功耗来保证性能。对于小规模阵列(比如2*2或4*4),传感器的像素元较大,信号较强,信号处理芯片有足够的空间来摆放高性能的前置放大器及模数转换器;但随阵列规模增加(>16*16),像素元尺寸显著降低,信号处理芯片的空间不足以放置较多的信号处理通道。并且较多的信号处理通道会带来较大的功耗,除了本身的电流损耗之外,更重要的是大电流会带来芯片的自发热(self-heating),自发热会严重影响传感器的校准,从而显著降低热电堆传感器的温度分辨率和可靠性。热电堆阵列的信号读出电路中的通常选用具有非常高的增益的前置放大器,例如大于10000倍,在前置放大器后方通常还需要低通滤波器消除高频噪声,其后采用高性能模数转换器将放大后的信号转换为数字信号输出,为保证性能,需要较大的面积和功耗来实现。
发明内容
基于此,有必要提供一种适用于传感器像素元较多的阵列,能够兼顾功耗、面积及性能的热电堆阵列及其信号读出电路。
一种热电堆阵列,包括:多个传感器像素元;及读出电路,包括多路信号处理通道,每路信号处理通道包括:前置放大器,用于将传感器信号放大,所述前置放大器为单级放大器;模数转换器,输入端与所述前置放大器的输出端连接,所述模数转换器为delta-sigma模数转换器;其中,每路所述信号处理通道用于对i个所述传感器像素元输出的所述传感器信号进行处理,i为正整数且当所述多个传感器像素元的数量不小于256时,i不大于所述热电堆阵列的传感器像素元数量开方后除以4。
在其中一个实施例中,所述多路信号处理通道与所述多个传感器像素元的数量相等且信号处理通道与传感器像素元一一对应;或所述热电堆阵列还包括至少一个多路复用器,每个多路复用器的输入端连接一个以上所述传感器像素元、输出端连接一路所述信号处理通道,不同的多路复用器连接不同的信号处理通道;对于单个多路复用器,其连接的传感器像素元同时选通同时关断,以将选通的传感器像素元的传感器信号合并在一起送到连接的信号处理通道。
在其中一个实施例中,最多8个传感器像素元通过一多路复用器连接到一路信号处理通道。
在其中一个实施例中,各所述传感器像素元排列形成阵列,信号处理通道数量至少等于所述阵列的行数的4倍。
在其中一个实施例中,每路所述信号处理通道的模数转换器和前置放大器之间不设置低通滤波器。
在其中一个实施例中,所述前置放大器为套筒式或折叠共源共栅结构。
在其中一个实施例中,所述前置放大器的闭环增益为80~500。
在其中一个实施例中,所述前置放大器采用斩波稳定的调制方式。
在其中一个实施例中,所述模数转换器采用一阶单比特量化器反馈结构。
在其中一个实施例中,所述模数转换器的过采样率大于4096。
在其中一个实施例中,所述模数转换器中的积分器为反相器型积分器。
在其中一个实施例中,所述模数转换器采用不大于100fF的单位电容。
在其中一个实施例中,集成在芯片上,所述热电堆阵列还包括两个以上的环境温度传感器,各所述环境温度传感器在所述芯片上分散布置。
在其中一个实施例中,各所述传感器像素元排列形成阵列;所述多路信号处理通道的前置放大器中,至少一部分前置放大器设于相邻传感器像素元之间的空隙处。
在其中一个实施例中,超过一半的相邻传感器像素元之间设有所述前置放大器。
在其中一个实施例中,传感器阵列内的每个前置放大器的功耗小于传感器阵列外的每个前置放大器的功耗。
在其中一个实施例中,还包括多个参考像素元,传感器像素元排列形成的阵列在每一行或每一列中至少包括一个所述参考像素元,各所述参考像素元不接收外部温度信号;所述读出电路还包括补偿电路,用于将所述传感器像素元输出的传感器信号与同行或同列的参考像素元输出的传感器信号进行校准处理。
一种热电堆阵列的读出电路,应用于热电堆阵列,包括多路信号处理通道,每路信号处理通道包括:前置放大器,用于将传感器信号放大,所述前置放大器为单级放大器;delta-sigma模数转换器,输入端与所述前置放大器的输出端连接,所述模数转换器为delta-sigma模数转换器;其中,每路所述信号处理通道用于对i个传感器像素元输出的所述传感器信号进行处理,i为正整数且当所述多个传感器像素元的数量不小于256时,i不大于所述热电堆阵列的传感器像素元数量开方后除以4。
在其中一个实施例中,每个所述多路复用器用于连接所述热电堆阵列的最多8个传感器像素元。
在其中一个实施例中,信号处理通道数量至少等于所述阵列的行数的4倍。
在其中一个实施例中,每路所述信号处理通道的模数转换器和前置放大器之间不设置低通滤波器。
在其中一个实施例中,所述前置放大器为套筒式或折叠共源共栅结构。
在其中一个实施例中,所述前置放大器的闭环增益为80~500。
在其中一个实施例中,所述前置放大器采用斩波稳定的调制方式。
在其中一个实施例中,所述模数转换器采用一阶单比特量化器反馈结构。
在其中一个实施例中,所述模数转换器的过采样率大于4096。
在其中一个实施例中,所述模数转换器中的积分器为反相器型积分器。
在其中一个实施例中,所述模数转换器采用不大于100fF的单位电容。
在其中一个实施例中,所述多路信号处理通道的前置放大器中,至少一部分前置放大器用于设置在所述热电堆阵列相邻传感器像素元之间的空隙处。
在其中一个实施例中,传感器阵列内的每个前置放大器的功耗小于传感器阵列外的每个前置放大器的功耗。
上述热电堆阵列及其读出电路,根据传感器像素元的数量设置足量并行的信号处理通道,单信号处理通道的数据处理时间显著改善,前置放大器和模数转换器采用较低的频率就可以满足要求,有效降低了信号通道的噪声带宽,从而有效提升了信号处理通道的信噪比,有效提升了系统性能,热温度分辨率得以显著提升;同时因为频率降低,前置放大器和模数转换器的面积和功耗均可以显著降低。随着信号处理通道的增加,由于足量信号处理通道的采用,信号处理通道对每个传感器像素元输出的传感器信号的积分处理时间大大增加,其噪声带宽大幅减小,而前置放大器主要作用在于噪声抑制的同时对信号进行初步放大并提供一定的驱动能力,对其放大精度要求降低,所以为了控制读出电路的面积,前置放大器可以采用低闭环增益的结构(例如单级放大器),可以大幅减小功耗和面积,从而降低了相关模拟电路(例如前置放大器和模数转换器)的设计难度。信号处理通道的工作电流得以大幅降低,从而有效克服因为大电流造成的自发热问题,对系统温度校准要求大幅降低。鉴于前置放大器闭环增益系数较低,模数转换器采用delta-sigma架构,利用delta-sigma信号传输函数的低通特性,在前置放大器与模数转换器之间不需要设置低通滤波器。
附图说明
为了更好地描述和说明这里公开的那些发明的实施例和/或示例,可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。
图1是一实施例中信号处理通道的结构示意图;
图2是一实施例中信号处理通道与传感器像素元的连接示意图;
图3是一实施例中将多个传感器像素元同时选通至同一路信号处理通道的示意图;
图4a是热电堆阵列设置了两个环境温度传感器的实施例的示意图,图4b是热电堆阵列设置了四个环境温度传感器的实施例的示意图;
图5是一实施例中前置放大器在传感器阵列内布置的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
需要说明的是,当元件被称为“固定于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“竖直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的。当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。
本申请提供一种热电堆阵列,具体地为热电堆红外传感器阵列,包括多个传感器像素元及读出电路(ROIC)。读出电路包括多路信号处理通道,图1是一实施例中信号处理通道的结构示意图,每路信号处理通道包括前置放大器和模数转换器。前置放大器用于将传感器信号放大,在图1所示的实施例中,前置放大器为单级放大器。模数转换器的输入端与前置放大器的输出端连接,在图1所示的实施例中,模数转换器为delta-sigma模数转换器。每路信号处理通道用于对i个传感器像素元(即传感器像素点)输出的传感器信号进行处理,i为正整数、且当热电堆阵列的传感器像素元的数量不小于256时,i不大于热电堆阵列的传感器像素元数量开方后除以4。可以理解的,上述实施例主要针对的是大规模阵列,阵列规模越大,则i越大;当热电堆阵列的传感器像素元的数量小于256,即为小规模阵列时,可设置每路信号处理通道对多个传感器像素元输出的传感器信号进行处理。
上述热电堆阵列,根据传感器像素元的数量设置足量并行的信号处理通道,单信号处理通道的数据处理时间显著改善,前置放大器和模数转换器采用较低的频率就可以满足要求,有效降低了信号通道的噪声带宽,从而有效提升了信号处理通道的信噪比,有效提升了系统性能,热温度分辨率得以显著提升;同时因为频率降低,前置放大器和模数转换器的面积和功耗均可以显著降低。随着信号处理通道的增加,由于足量信号处理通道的采用,信号处理通道对每个传感器像素元输出的传感器信号的积分处理时间大大增加,其噪声带宽大幅减小,而前置放大器主要作用在于噪声抑制的同时对信号进行初步放大并提供一定的驱动能力,对其放大精度要求降低,所以为了控制读出电路的面积,前置放大器可以采用低闭环增益的结构(例如单级放大器),可以大幅减小功耗和面积,从而降低了相关模拟电路(例如前置放大器和模数转换器)的设计难度。信号处理通道的工作电流得以大幅降低,从而有效克服因为大电流造成的自发热问题,对系统温度校准要求大幅降低。鉴于前置放大器闭环增益系数较低,模数转换器采用delta-sigma架构,利用delta-sigma信号传输函数的低通特性,在前置放大器与模数转换器之间不需要设置低通滤波器。
一种示例性的模拟信号调理电路由高性能前置放大器(PGA)加低通滤波器(LPF)及高性能模数转换器(ADC)组成,其功耗面积等成本与性能成反比。
在热电堆像素较低时,示例性的信号调理电路可以通过多路复用器(Multiplexer,MUX)方式将多路信号分时切换至单路或少路信号处理通道上完成,其代价是牺牲了单像素元的处理时间,换言之增加了单像素的噪声带宽,在像素阵列较大时导致性能不足。最初在市场上可获得的热电堆红外传感器阵列只有一个或几个像素(例如8x8像素或16x16像素),其中各个像素相当大(例如150~300um×150~300um)。因此,传感器芯片上具有足够的空间来容纳热电堆传感器阵列旁边的芯片上的少量放大器或低通滤波器。具有更大像素数的热电堆传感器阵列要求将像素的尺寸减小到边长100μm甚至减小到25μm。然而,像素单元产生与它们的表面积成比例的信号。这意味着,如果像素尺寸减半,则需要进一步处理的信号强度的减小为四分之一。原则上,可以减小热电堆单元(热电像素)的尺寸,并在传感器芯片上集成越来越多的像素。例如,在传感器芯片上实现16x16、32x32、64x64、128x128或更高的热电堆像素。各个热电堆像素的信号电压将需要使用M*N寻址和多路复用器(Multiplexer,MUX)开关进行多路复用,即被路由到一条公共的串行信号线上,或者通过一个公共的串行接口,到达每行或每一列。随着集成度增加,阵列式传感器的像素间隔(pitch)会显著降低,随之传感器的输出阻抗显著增加,信号强度显著降低,器件及电路噪声会显著降低系统信噪比(SNR)。相较早期的单点式热电堆传感器,阵列式传感器在同样的帧率下,待处理信号数量随阵列规模的增加而增加,从而对信号处理电路的频宽,增益等性能要求大幅增加。
图2是一实施例中信号处理通道与传感器像素元的连接示意图。在该实施例中,传感器像素元排列形成M×N的阵列,为保证热电堆阵列的热温度分辨率及转换速率,最多8个传感器像素元通过一多路复用器(Multiplexer)连接到一路信号处理通道,且同一传感器像素元只连接到一路信号处理通道,信号处理通道数量至少等于行数的4倍。
在另一个实施例中,可以不设置多路复用器,信号处理通道与传感器像素元的数量相等、且信号处理通道与传感器像素元一一对应,即每路信号处理通道对一个传感器像素元的传感器信号进行信号调理。不设置多路复用器可以省去多路复用器占用的芯片面积并简化设计。
由于大量信号处理通道的采用,单信号处理通道的数据处理时间显著改善。对于一示例性的32*32的热电堆阵列,阵列维持15帧的转换速率,单信号处理通道通过多路复用器切换输入信号,其前置放大器及模数转换器的转换速率必须高于15*32*32=15kHz。而如果采用本申请实施例每个传感器像素元对应一路独立的信号处理通道的方案,则前置放大器及模数转换器的转换速率仅需15Hz即可满足系统要求。由于转换时间加长,信号处理通道的噪声带宽显著下降(从15kHz下降到15Hz),从而有效提升了信号处理通道的信噪比,同时因为频率降低,前置放大器和模数转换器的面积和功耗均可以显著降低。
传统的热电堆信号读出电路在通道较少的情况下,对前置放大器及模数转换器性能要求极高,无论采用CDS(相关双采样)还是chopping(斩波调制)技术,都会极大程度地增加设计难度,且因为面积功耗等因素导致无法满足系统要求。而本申请足量并行信号处理通道的采用,有效降低了信号通道的噪声带宽,从而有效提升了系统性能,热温度分辨率得以显著提升。并且足量并行通道的采用降低了相关模拟电路的设计难度,此外,功耗和面积都大幅降低,有利于大规模阵列(>16*16)集成。
在一个实施例中,热电堆阵列包括至少一个多路复用器,每个多路复用器的输入端连接一个以上传感器像素元、输出端连接一路信号处理通道,不同的多路复用器连接不同的信号处理通道;对于单个多路复用器,其连接的传感器像素元同时选通同时关断,以将选通的传感器像素元的传感器信号合并在一起送到连接的信号处理通道,以增强信号强度。
图3是一实施例中将多个传感器像素元同时选通至同一路信号处理通道的示意图。同一时间内,多路复用器的开关同时打开或关闭,从而允许多个/多路传感器像素元的传感器信号合并在一起送到一路信号处理通道,通过热电堆的串联和并联的组合,可以改善信噪比。在图3所示的实施例中,每个多路复用器对连接的传感器像素元的数量没有要求,可以依据系统实际需求决定其数量。
在一个实施例中,前置放大器采用套筒式(telescopic)或折叠共源共栅(folded-cascode)结构以获取较高的开环增益。在一个实施例中,前置放大器的闭环增益(前置放大器放大系数)设置为80~500之间可调。在一个实施例中,鉴于前置放大器的闭环增益系数较低,前置放大器采用单级结构以大幅减小功耗和面积。
传统上用于信号放大的具有高增益的模拟放大器需要具有较大面积需求的多级放大器,此外,这些放大器具有很大的功耗。这意味着功率损耗以及自发热增加,继而导致热电堆器阵列的测量误差的总体增加。而本申请实施例采用单级的前置放大器结构,能够显著降低面积和功耗,便于大规模信号通道集成。
在一个实施例中,为降低前置放大器噪声,前置放大器采用斩波稳定(ChopperStabilization,CHS)的调制方式。相比CDS(相关双采样)技术,CHS的低频噪声抑制性能更好,更适合低频基带信号处理。
一种示例性的热电堆采用积分型或斜率型模数转换器进行数据转换,该结构相对简单,但精度与设计及工艺水平关系较大,且占用面积大,速度极慢,难以保障系统需求。鉴于本申请实施例的前置放大器闭环增益系数较低,在一个实施例中,在前置放大器之后不使用NYQUIST ADC,比如积分型/斜率型ADC、电荷平衡法ADC,而只采用高精度的delta-sigma架构实现模数转换。利用delta-sigma信号传输函数的低通特性,在前置滤波器及模数转换器之间不需要设置低通滤波器。
鉴于大量信号通道的并行使用,本申请单一信号处理通道的频率范围大幅降低,从而对前置放大器及模数转换器的噪声带宽要求大幅下降。在一个实施例中,为节省面积和功耗,模数转换器采用一阶单比特量化器反馈结构实现。采用反馈结构可以简化电路设计。作为对比例的调理电路采用2阶以上delta-sigma架构来完成模数转换,该结构相对复杂,不利于热电堆阵列读出电路的大规模集成。而简化的一阶delta-sigma ADC显著降低面积和功耗,便于大规模信号通道集成。在一个实施例中,模数转换器的过采样率大于4096。在该过采样率下,模数转换器性能取决于带内低频噪底(与信号量化噪声比SQNR无关),MOD1的信噪比无限接近高阶调制器,但面积及功耗明显优于高阶调制器。
在OSR>4096的过采样率下,根据如下公式可知采样电容的热噪声影响显著下降:
E2 T=(1/OSR)×kT/C
式中E2 T表示采样电容的热噪声能量,其单位为V2,OSR为过采样率,k为玻尔兹曼常数,T为开尔文温度,C为电容值。在一个实施例中,为降低功耗和面积成本,模数转换器采用不大于100fF的单位电容。
在一个实施例中,鉴于高过采样率模数转换器的使用,对模数转换器内部积分器的要求大幅降低。为节省功耗面积,可采用反相器型积分器代替作为对比例的跨导放大器(OTA)型积分器。在一个实施例中,反相器型积分器适用于低压(<1.2V)应用。
在一个实施例中,热电堆阵列集成在芯片上。热电堆阵列包括两个以上的环境温度传感器,各环境温度传感器在芯片上分散布置。传感器芯片内置高精度环境温度传感器,其输出由单独的信号处理通道进行数模转换后用于后期系统非线性校准。在一个实施例中,对于较大的阵列(>32*32),芯片内部采用2个或4个同样的环境温度传感器,于芯片对角(2个环境温度传感器的情况)或四角(4个环境温度传感器的情况)分散设置,对环境温度传感器的输出进行并行处理后,分别用于该环境温度传感器设置位置对应区域的各传感器像素元的传感器信号校准。例如,对于设置2个环境温度传感器的情况,每个环境温度传感器各用于对半边的传感器像素元进行校准参见图4a;对于设置4个环境温度传感器的情况,每个环境温度传感器各用于四分之一的传感器像素元进行校准,参见图4b。作为对比例的传感器芯片只内置一个环境温度传感器,在热电堆阵列这种对芯片内部温度极其敏感的系统中,单个环境温度传感器难以准确测量各区域温差,从而对系统温度校准有严重影响,导致系统最终输出精度大幅下降。而本申请的实施例对于大规模阵列采用多个环境温度传感器,分别按区域校准像素信号,可以有效地降低由于自发热导致的传感器误差,从而大幅提高温度分辨率。
在一个实施例中,热电堆阵列的各传感器像素元排列形成阵列;各路信号处理通道的前置放大器中,至少一部分前置放大器设于相邻传感器像素元之间的空隙处。参见图5,读出电路(ROIC)中的前置放大器放入热电堆阵列的像素点(像素元)中间;具体地,大部分(例如超过一半)的相邻传感器像素元之间设有前置放大器。这样的做法首先可以充分利用像素点之间的间隔距离,有效地减小芯片面积成本,更便于集成;此外,因为信号处理通道中的前置放大器距离信号源(像素点)近,有效地防止了各像素点之间的信号串扰等噪声问题。在一个实施例中,可以只将功耗较低的前置放大器设于相邻传感器像素元之间的空隙处,将功耗较高的前置放大器设于传感器阵列之外,即传感器阵列内的每个前置放大器的功耗小于传感器阵列外的每个前置放大器的功耗,从而在一定程度上避免前置放大器的发热对传感器像素元的传感造成影响。对于示例性的单片集成热电堆红外传感器阵列和ASIC(特殊应用集成电路)的产品的版图,其读出电路(ROIC)设置于传感器阵列外的四周,会占据较大芯片面积,此外信号处理通道距离像素点较远,也会带来信号的干扰和衰减等问题,例如较长的信号走线会明显影响热电堆像素点的微弱信号。而本申请实施例中部分ROIC电路设于相邻传感器像素元之间的空隙处的集成方式,可以充分利用阵列像素点之间的间距,从而有效降低面积成本,同时克服微弱信号在信号传输过程中的串扰噪声等问题。
在其中一个实施例中,热电堆阵列还包括多个参考像素元,传感器像素元排列形成的阵列在每一行或每一列中至少包括一个参考像素元,参考像素元用于背景噪声补偿及温度校准。具体地,各参考像素元像素的大小及形状与正常感温像素元(即各传感器像素元)完全一致,但不接收外部温度信号。热电堆阵列的读出电路还包括补偿电路,用于将传感器像素元输出的传感器信号与同行或同列的参考像素元输出的传感器信号进行校准处理。由于参考像素元处于阵列矩阵之中,其低频底噪特性及受芯片内部温度影响与同行或同列其它感温像素元趋于相同,参考像素元输出与其它感温像素元的输出通过模拟前端(AFE)相减或经过ADC转换后再通过数字电路相减运算,可以去除或减弱低频噪声及芯片内部温度变化对感温像素元的影响,由此可以用于热电堆阵列的背景噪声抑制及温度补偿。
在本说明书的描述中,参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (12)

1.一种热电堆阵列,其特征在于,包括:
多个传感器像素元;及
读出电路,包括多路信号处理通道,每路信号处理通道包括:
前置放大器,用于将传感器信号放大,所述前置放大器为单级放大器;
模数转换器,输入端与所述前置放大器的输出端连接,所述模数转换器为delta-sigma模数转换器;
其中,每路所述信号处理通道用于对i个所述传感器像素元输出的所述传感器信号进行处理,i为正整数、且当所述多个传感器像素元的数量不小于256时,i不大于所述热电堆阵列的传感器像素元数量开方后除以4。
2.根据权利要求1所述的热电堆阵列,其特征在于,所述多路信号处理通道与所述多个传感器像素元的数量相等、且信号处理通道与传感器像素元一一对应;或
所述热电堆阵列还包括至少一个多路复用器,每个多路复用器的输入端连接一个以上所述传感器像素元、输出端连接一路所述信号处理通道,不同的多路复用器连接不同的信号处理通道;对于单个多路复用器,其连接的传感器像素元同时选通同时关断,以将选通的传感器像素元的传感器信号合并在一起送到连接的信号处理通道。
3.根据权利要求1所述的热电堆阵列,其特征在于,每路所述信号处理通道的模数转换器和前置放大器之间不设置低通滤波器。
4.根据权利要求1所述的热电堆阵列,其特征在于,所述前置放大器为套筒式或折叠共源共栅结构。
5.根据权利要求4所述的热电堆阵列,其特征在于,所述前置放大器的闭环增益为80~500。
6.根据权利要求4或5所述的热电堆阵列,其特征在于,所述前置放大器采用斩波稳定的调制方式。
7.根据权利要求1所述的热电堆阵列,其特征在于,所述模数转换器采用一阶单比特量化器反馈结构。
8.根据权利要求1或7所述的热电堆阵列,其特征在于,所述模数转换器的过采样率大于4096,所述模数转换器中的积分器为反相器型积分器。
9.根据权利要求1所述的热电堆阵列,其特征在于,集成在芯片上,所述热电堆阵列还包括两个以上的环境温度传感器,各所述环境温度传感器在所述芯片上分散布置。
10.根据权利要求1所述的热电堆阵列,其特征在于,各所述传感器像素元排列形成阵列;所述多路信号处理通道的前置放大器中,至少一部分前置放大器设于相邻传感器像素元之间的空隙处。
11.根据权利要求1所述的热电堆阵列,其特征在于,还包括多个参考像素元,传感器像素元排列形成的阵列在每一行或每一列中至少包括一个所述参考像素元,各所述参考像素元不接收外部温度信号;所述读出电路还包括补偿电路,用于将所述传感器像素元输出的传感器信号与同行或同列的参考像素元输出的传感器信号进行校准处理。
12.一种热电堆阵列的读出电路,应用于热电堆阵列,其特征在于,包括多路信号处理通道,每路信号处理通道包括:
前置放大器,用于将传感器信号放大,所述前置放大器为单级放大器;
delta-sigma模数转换器,输入端与所述前置放大器的输出端连接,所述模数转换器为delta-sigma模数转换器;
其中,每路所述信号处理通道用于对i个传感器像素元输出的所述传感器信号进行处理,i为正整数、且当所述多个传感器像素元的数量不小于256时,i不大于所述热电堆阵列的传感器像素元数量开方后除以4。
CN202011000325.1A 2020-09-22 2020-09-22 热电堆阵列及其信号读出电路 Pending CN114257242A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011000325.1A CN114257242A (zh) 2020-09-22 2020-09-22 热电堆阵列及其信号读出电路
PCT/CN2021/097094 WO2022062463A1 (zh) 2020-09-22 2021-05-31 热电堆阵列及其信号读出电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011000325.1A CN114257242A (zh) 2020-09-22 2020-09-22 热电堆阵列及其信号读出电路

Publications (1)

Publication Number Publication Date
CN114257242A true CN114257242A (zh) 2022-03-29

Family

ID=80789428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011000325.1A Pending CN114257242A (zh) 2020-09-22 2020-09-22 热电堆阵列及其信号读出电路

Country Status (2)

Country Link
CN (1) CN114257242A (zh)
WO (1) WO2022062463A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5308814B2 (ja) * 2005-05-17 2013-10-09 ハイマン・ゼンゾル・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング サーモパイル赤外線センサアレイ
JP5842118B2 (ja) * 2010-06-24 2016-01-13 パナソニックIpマネジメント株式会社 赤外線センサ
KR102100228B1 (ko) * 2015-10-05 2020-04-13 하이만 센서 게엠베하 모놀리식 집적된 신호 처리를 갖는 고분해능 서모파일 적외선 센서 어레이
KR102353769B1 (ko) * 2016-12-30 2022-01-19 하이만 센서 게엠베하 Smd-가능 적외선 서모파일 센서
DE102017102833A1 (de) * 2017-01-18 2018-07-19 Heimann Sensor Gmbh Hochauflösendes Thermopile Infrarot Sensorarray

Also Published As

Publication number Publication date
WO2022062463A1 (zh) 2022-03-31

Similar Documents

Publication Publication Date Title
US10948355B2 (en) High resolution thermopile infrared sensor array having monolithically integrated signal processing
US11187589B2 (en) High-resolution thermopile infrared sensor array
US5756999A (en) Methods and circuitry for correcting temperature-induced errors in microbolometer focal plane array
EP1007920B1 (en) Methods and circuitry for correcting temperature-induced errors in microbolometer focal plane array
JP2018531399A6 (ja) モノリシックに集積された信号処理部を有する高解像度のサーモパイル赤外線センサアレイ
JP2021144046A5 (zh)
EP4105757A1 (en) Analog-to-digital converter and thermopile array
CN114257242A (zh) 热电堆阵列及其信号读出电路
Svärd et al. A readout IC for an uncooled microbolometer infrared FPA with on-chip self-heating compensation in 0.35 μm CMOS
Sun et al. A novel readout integrated circuit with a dual-mode design for single-and dual-band infrared focal plane array
Kim et al. A 100mK-NETD 100ms-startup-time 80× 60 micro-bolometer CMOS thermal imager integrated with a 0.234 mm 2 1.89 μV rms noise 12b biasing DAC
CN111565032A (zh) 信号转换电路及信号读出电路架构
Sun et al. Readout circuit with dual switching mode design for infrared focal plane arrays
Li et al. A 640× 512 ROIC with optimized BDI input stage and low power output buffer for CQDs-based infrared image sensor
Svärd et al. A readout circuit for an uncooled IR camera with mismatch and self-heating compensation
US11125625B2 (en) Microbolometer readout circuit and calibration method using the same
Mang et al. Exact offset voltage cancellation of sensitive IRFPA microbolometers by a novel feedback readout circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination