KR20190103780A - 듀얼 피크를 기반으로 한 광대역 증폭기 및 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치 - Google Patents

듀얼 피크를 기반으로 한 광대역 증폭기 및 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치 Download PDF

Info

Publication number
KR20190103780A
KR20190103780A KR1020180024618A KR20180024618A KR20190103780A KR 20190103780 A KR20190103780 A KR 20190103780A KR 1020180024618 A KR1020180024618 A KR 1020180024618A KR 20180024618 A KR20180024618 A KR 20180024618A KR 20190103780 A KR20190103780 A KR 20190103780A
Authority
KR
South Korea
Prior art keywords
transmission line
frequency
reactance value
equation
value
Prior art date
Application number
KR1020180024618A
Other languages
English (en)
Other versions
KR102055727B1 (ko
Inventor
이상국
박대웅
주리 우토모
한석균
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020180024618A priority Critical patent/KR102055727B1/ko
Publication of KR20190103780A publication Critical patent/KR20190103780A/ko
Application granted granted Critical
Publication of KR102055727B1 publication Critical patent/KR102055727B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/255—Amplifier input adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/423—Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)

Abstract

발명의 일실시예에 따른 듀얼 피크를 기반으로 한 광대역 증폭기는 입력단자와 연결되는 제 1 트랜스미션 라인(transmission line)와, 상기 제 1 트랜스미션 라인(transmission line)의 후단에 연결되고, 설정된 제 1 주파수 및 제 2 주파수에 대해 동일한 제 1 리액턴스 값을 가지는 트랜지스터와, 상기 트랜지스터의 후단 및 출력 단자에 연결되고, 설정된 제 1 주파수 및 제 2 주파수에 대해 동일한 제 2 리액턴스 값을 가지는 제 2 트랜스미션 라인(transmission line) 및, 상기 입력단자 및 상기 출력 단자 사이에 연결되고, 상기 제 1 트랜스미션 라인(transmission line), 상기 트랜지스터 및 상기 제 2 트랜스미션 라인(transmission line)과 병렬로 연결되고, 상기 제 1 주파수에 대응되는 제 3 리액턴스 값 및 상기 제 2 주파수에 대응되는 제 4 리액턴스 값을 가지며, 상기 제 1 주파수 및 상기 제 2 주파수에서 모두 최대 이득(gain)을 얻을 수 있는 특성 임피던스 값(characteristic impedance) 및 길이(length)를 가지는 제 3 트랜스미션 라인(transmission line);을 포함한다.

Description

듀얼 피크를 기반으로 한 광대역 증폭기 및 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치{A WIDEBAND AMPLIFIER BASED ON DUAL-PEAK AND A COMPUTING APPARATUS FOR PHYSICAL PROPERTY OF TRANSMISSION LINE IN WIDEBAND AMPLIFIER BASED ON DUAL-PEAK}
본 발명은 2개의 주파수에서 모두 최대 구현 가능 이득(maximum achievable gain)을 얻을 수 있는 물리적 특성을 갖는 트랜스 미션 라인을 포함하는 듀얼 피크를 기반으로 한 광대역 증폭기 및, 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치에 관한 것이다.
오늘날 휴대폰, DMB 폰, PDA, UWB 등 고속 무선 데이터의 송수신을 위한 시스템의 발달과 더불어, 이와 같은 시스템에 적용을 위한 고이득 및 광대역 CMOS 증폭기가 요구되고 있다.
최근 대부분의 연구가 트랜시버의 가장 기본이 되는 구성요소인 증폭기를 포함하여, 0.2 테라헤르츠 ~ 0.3 테라헤르츠 대역에서 구동되는 트랜시버 또는 각각의 구성 블럭 개발에 집중되어 왔다. 분광기 및 초고속 통신을 위한, 광대역 증폭기는 보고된 0.2 테라헤르츠파 이상에서 구동되는 대부분의 테라헤르츠 증폭기가 매우 좁은 대역을 갖고 있기때문에, 광대역 증폭기는 필수적인 구성이다. 광대역에서 구동되기 위해서, 스태거 튜닝 및 분산과 같은 일반적으로 사용되는 기술이 필요한다. 스태거 튜닝 및 분산된 증폭기는 대역폭이 향상될 수 있으나 각 단계별 얻어지는 이득이 부족한 단점이 있다. 따라서, 높은 이득을 얻기 위해서는, 방대한 수의 단계가 필요하다. 이를 위해서는, 칩의 사이즈가 매우 커지고, 전력 소비가 증가하는 결과를 가져올 수 있다.
이에, 대역폭을 증가시키고 높은 이득을 얻으면서도, 여러 개의 단계가 필요하지 않아 칩의 사이즈를 작게 구현하면서 전력 소비도 줄일 수 있는 기술에 대한 개발이 필요하다.
본 발명은 위에서 언급한 문제점을 해결하기 위하여 안출된 것으로, 2개의 주파수에서 모두 최대 구현 가능 이득(maximum achievable gain)을 얻을 수 있는 물리적 특성을 갖는 트랜스 미션 라인을 포함하는 듀얼 피크를 기반으로 한 광대역 증폭기 및, 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치를 제공하고자 하는 것입니다.
본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
발명의 일실시예에 따른 듀얼 피크를 기반으로 한 광대역 증폭기는 입력단자와 연결되고, 설정된 제 1 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 1 리액턴스 값 및 설정된 제 2 주파수에 최대 구현 가능 이득을 얻을 수 있는 제 2 리액턴스 값을 가지는 제 1 트랜스미션 라인(transmission line)과, 상기 제 1 트랜스미션 라인(transmission line)의 후단에 연결되는 트랜지스터와, 상기 트랜지스터의 후단 및 출력 단자에 연결되고, 설정된 제 1 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 3 리액턴스 값 및 설정된 제 2 주파수에 최대 구현 가능 이득을 얻을 수 있는 제 4 리액턴스 값을 가지는 제 2 트랜스미션 라인(transmission line); 및 상기 입력단자 및 상기 출력 단자 사이에 연결되고, 상기 제 1 트랜스미션 라인(transmission line), 상기 트랜지스터 및 상기 제 2 트랜스미션 라인(transmission line)과 병렬로 연결되고, 상기 제 1 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 5 리액턴스 값 및 상기 제 2 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 6 리액턴스 값을 가지며, 상기 제 1 주파수 및 상기 제 2 주파수에서 모두 최대 이득(gain)을 얻을 수 있는 특성 임피던스 값(characteristic impedance) 및 길이(length)를 가지는 제 3 트랜스미션 라인(transmission line);을 포함한다.
상기 제 1 트랜스미션 라인, 상기 제 2 트랜스미션 라인 및 제 3 트랜스미션 라인의 상기 제 1 주파수 및 상기 제 2 주파수에서 구동될 수 있는 특성 임피던스(characteristic impedance) 값 및 길이(length) 는 아래의 수학식 1 및 수학식 2를 이용하여 연산될 수 있다.
제 3 트랜스미션 라인(transmission line)의 길이는
Figure pat00001
범위 내에 존재할 수 있다.
트랜지스터는, 상기 제 1 트랜스미션 라인과 연결되는 제 1 단자와, 상기 제 2 트랜스미션 라인과 연결되는 제 2 단자; 및 그라운드와 연결되는 제 3 단자를 포함한다.
개시된 발명에 따르면, 2개의 주파수에서 모두 최대 이득(gain)을 얻을 수 있는 물리적 특성을 갖는 트랜스 미션 라인을 이용함으로써, 2개의 주파수에서 뿐만 아니라 2개의 주파수 사이의 영역에서도 이득을 증폭시켜 넓은 영역에서 구동되는 증폭기를 구현할 수 있다.
도 1은 본 발명의 일 실시예와 관련된 듀얼 피크를 기반으로 한 광대역 증폭기를 설명하기 위한 도면이다.
도 2는 2개의 서로 다른 주파수에서의 트랜스미션 라인의 물리적 길이 대비 트랜스미션 라인의 리액턴스의 변화를 도시한 도면이다.
도 3, 도 4 및 도 5는 본 발명의 일실시예에 따른 본 발명의 일실시예와 관련된 트랜스미션 라인(transmission line)들의 특성 임피던스(characteristic impedance) 값 및 길이(length)를 연산하는 과정을 설명하기 위한 도면이다.
도 6은 본 발명에 따른 듀얼 피크 기반 단일 스테이지 광대역 증폭기의 최대 구현 가능 이득(maximum achievable gain) 및 기존에 보고된 싱글 피크 기반 증폭기의 최대 구현 가능 이득(maximum achievable gain)을 비교하기 위한 도면이다.
도 7은 본 발명의 일 실시예와 관련된 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치를 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 발명을 실시하기 위한 구체적인 내용에 대하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예와 관련된 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 듀얼 피크를 기반으로 한 광대역 증폭기(100)는 제 1 트랜스미션 라인(transmission line)(110), 트랜지스터(120), 제 2 트랜스미션 라인(transmission line)(130) 및 제 3 트랜스미션 라인(transmission line)(140)을 포함한다.
제 1 트랜스미션 라인(transmission line)(110)은 입력단자와 연결되고, 설정된 제 1 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 1 리액턴스 값 및 제 2 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 2 리액턴스 값을 가질 수 있다.
트랜지스터(120)는 제 1 트랜스미션 라인(transmission line)(110)의 후단에 연결될 수 있다.
제 2 트랜스미션 라인(transmission line)(130)은 상기 트랜지스터의 후단 및 출력 단자에 연결되고, 설정된 제 1 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 3 리액턴스 값 및 제 2 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 4 리액턴스 값을 가질 수 있다.
제 3 트랜스미션 라인(transmission line)(140)은 입력단자 및 출력 단자 사이에 연결될 수 있다.
제 3 트랜스미션 라인(transmission line)(140)은 제 1 트랜스미션 라인(transmission line)(110), 트랜지스터(120) 및 제 2 트랜스미션 라인(transmission line)(130)과 병렬로 연결될 수 있다.
제 3 트랜스미션 라인(transmission line)(140)은 제 1 주파수에서 최대 구현 가능 이득(maximum achievable gain)을 얻을 수 있는 제 5 리액턴스 값 및 제 2 주파수에서 최대 구현 가능 이득(maximum achievable gain)을 얻을 수 있는 제 6 리액턴스 값을 가질 수 있다.
제 1 트랜스미션 라인(transmission line)(110)은 제 1 리액턴스 값 및 제 2 리액턴스 값에 대응되는 특성 임피던스 값(characteristic impedance) 및 길이(length)를 가질 수 있다.
제 2 트랜스미션 라인(transmission line)(130)은 제 3 리액턴스 값 및 제 4 리액턴스 값에 대응되는 특성 임피던스 값(characteristic impedance) 및 길이(length)를 가질 수 있다.
제 3 트랜스미션 라인(transmission line)(140)은 제 5 리액턴스 값 및 제 리액턴스 값에 대응되는 특성 임피던스 값(characteristic impedance) 및 길이(length)를 가질 수 있다.
제 1 트랜스미션 라인(transmission line)(110)의 제 1 리액턴스 값 및 제 2 리액턴스 값에 대응되는 특성 임피던스 값(characteristic impedance) 및 길이(length)는 아래의 수학식 1 및 수학식 2를 이용하여 연산될 수 있다.
제 2 트랜스미션 라인(transmission line)(130)은 제 3 리액턴스 값 및 제 4 리액턴스 값에 대응되는 특성 임피던스 값(characteristic impedance) 및 길이(length)는 아래의 수학식 1 및 수학식 2를 이용하여 연산될 수 있다.
제 3 트랜스미션 라인(transmission line)(140)의 제 5 리액턴스 값 및 제 6 리액턴스 값에 대응되는 특성 임피던스 값(characteristic impedance) 및 길이(length)는 아래의 수학식 1 및 수학식 2를 이용하여 연산될 수 있다.
일반적으로 제 1 트랜스미션 라인, 제 2 트랜스미션 라인 및, 제 3 트랜스미션 라인 중 이득 증폭에 가장 중요한 요소는 제 3 트랜스미션 라인이다. 제 3 트랜스미션 라인이 제 1 트랜스미션 라인 및, 제 2 트랜스미션 라인보다 일반적으로 더 큰 리액턴스 값을 가지며, 설정된 두 주파수에서 요구하는 리액턴스의 값의 차이가 크게 된다(도4 참조).
반면에, 제 1 트랜스미션 라인 및, 제 2 트랜스미션 라인은 요구되는 리액턴스 값이 작을 뿐만 아니라 서로 다른 두 주파수에서 요구하는 리액턴스의 값의 차이도 작다(도4참조).
따라서, 본 발명에서는 제 3 트랜스미션 라인의 설계에 중점을 둬 듀얼 피크 기반 증폭기 구성을 하였으며, 제 3 트랜스미션 라인의 경우 낮은 동작 주파수일 때는 큰 리액턴스 값이 요구되고, 높은 동작 주파수일 때는 작은 리액턴스 값이 필요하다.
[수학식 1]
Figure pat00002
[수학식 2]
Figure pat00003
여기서, λL : 제 1 주파수의 파장값
λH : 제 2 주파수의 파장값
X : 제 1 주파수에서 트랜스미션 라인의 리액턴스 값
Y : 제 2 주파수에서 트랜스미션 라인의 리액턴스 값
Z0 : 특성 임피던스 값(characteristic impedance)
l : 길이(length)
본 도면, 수학식 1 및 수학식 2에서, 낮은 주파수에 해당되는 제 1 파장은 λL으로 높은 주파수에 해당되는 제 2 파장은 λH로 표시되며, X 및 Y는 리액턴스 값을 의미하고, l은 트랜스미션 라인의 물리적 길이이고, Z0는 특성 임피던스 값(characteristic impedance)을 의미한다.
도 2는 2개의 서로 다른 주파수에서의 트랜스미션 라인의 물리적 길이 대비 트랜스미션 라인의 리액턴스의 변화를 도시한 도면이다. 일반적으로 주파수가 높아질수록 파장이 짧아지며, 반대로 주파수가 낮아질수록 파장이 길어지는 특성에 의해, 같은 길이의 트랜스미션 라인을 사용하더라도 서로 다른 2개의 주파수에서 서로 다른 리액턴스값을 가질 수 있게 된다.
도 2를 참조하면, 트랜스미션 라인의 물리적 길이(l)가
Figure pat00004
범위에 있는 경우, 높은 주파수의 리액턴스값은 낮은 주파수의 리액턴스값보다 큰 값을 갖게 된다. 위 범위에서는, 주파수 값이 클수록 리액턴스 값이 커지고, 주파수 값이 작을수록 리액턴스 값이 작아지는 현상을 갖게 된다.
이에 따라, 주파수의 값 및 리액턴스의 값이 비례 관계이므로, 동일한 물리적 길이를 갖는 트랜스미션 라인을 이용하여 높은 주파수에서의 낮은 리액턴스 값 및 낮은 주파수에서의 높은 리액턴스 값('서로 다른 값')을 동시에 만족시킬 수 없는 것이다.
반면에, 트랜스미션 라인의 물리적 길이(l)가
Figure pat00005
범위에서는 낮은 주파수의 리액턴스값이 높은 주파수의 리액턴스 값보다 큰 값을 갖게 된다. 위 범위에서는, 주파수 값이 클수록 리액턴스 값이 작아지고, 주파수 값이 작을수록 리액턴스 값이 커지는 현상을 갖게 된다. 이에 따라, 주파수의 값 및 리액턴스의 값이 반비례 관계이므로, 동일한 물리적 길이를 갖는 트랜스미션 라인을 이용하여 높은 주파수에서의 낮은 리액턴스 값 및 낮은 주파수에서의 높은 리액턴스 값('서로 다른 값')을 동시에 만족시킬 수 있는 것이다.
이에, 본 발명에서는 서로 다른 2개의 주파수에 대응되는 2개의 리액턴스값을 동시에 만족하는 동일한 길이의 제 3 트랜스미션 라인을 구현하기 위해, 제 3 트랜스미션 라인의 물리적 길이는
Figure pat00006
범위 내에서 선택되어져야 한다.
도 3, 도 4 및 도 5는 본 발명의 일실시예에 따른 본 발명의 일실시예와 관련된 트랜스미션 라인(transmission line)들의 특성 임피던스(characteristic impedance) 값 및 길이(length)를 연산하는 과정을 설명하기 위한 도면이다.
도 3을 참조하면, 도 1의 듀얼 피크를 기반으로 한 광대역 증폭기에 대응되는 Y 파라미터 등가 모델을 설명하기 위한 도면이다.
여기서, Z1은 제 1 트랜스미션 라인(transmission line)이고, X1은 제 1 트랜스미션 라인(transmission line)의 제 1 리액턴스 값 및 제 2 리액턴스 값이다.
Z2는 제 2 트랜스미션 라인(transmission line)이고, X2은 제 2 트랜스미션 라인(transmission line)의 제 3 리액턴스 값 및 제 4 리액턴스 값이다.
Z3은 제 3 트랜스미션 라인(transmission line)이고, X3은 제 3 트랜스미션 라인(transmission line)의 제 5 리액턴스 값 및 제 6 리액턴스 값이다.
Y 파라미터 등가 모델에 기초한 수학식은 아래와 같다.
[수학식 3]
Figure pat00007
[수학식 4]
Figure pat00008
[수학식 5]
Figure pat00009
[수학식 6]
Figure pat00010
트랜지스터 고유의 Y 파라미터는 아래와 같이 표현된다.
[수학식 7]
Figure pat00011
Y 파라미터는 레이아웃이나 DC 바이어싱에 따라 값이 달라질 수 있다. 또한, Y 파라미터는 시뮬레이터를 통해 얻어질 수도 있다.
제 1 트랜스미션 라인의 Y 파라미터는 아래와 같이 표현된다.
[수학식 8]
Figure pat00012
수학식 8에서, λ는 파장을 의미하고, lTL1은 제 1 트랜스미션 라인의 물리적 길이를 의미한다.
제 2 트랜스미션 라인의 Y 파라미터는 아래와 같이 표현된다.
[수학식 9]
Figure pat00013
수학식 9에서, λ는 파장을 의미하고, lTL2는 제 2 트랜스미션 라인의 물리적 길이를 의미한다.
제 3 트랜스미션 라인의 Y 파라미터는 아래와 같이 표현된다.
[수학식 10]
Figure pat00014
수학식 10에서, λ는 파장을 의미하고, lTL3은 제 3 트랜스미션 라인의 물리적 길이를 의미한다.
트랜지스터가 1개인 경우의 Y 파라미터에서는 아래와 같은 수학식을 도출할 수 있다.
[수학식 11]
Figure pat00015
여기서, Gmax는 최대 구현 가능 이득(maximum achievable gain)을 의미하며, 주파수에 따라 변화된다.
위 [수학식 3 ] 내지 [수학식 11]을 이용하여 리액턴스 값들을 도출할 수 있다.
도 4를 참조하면, 낮은 주파수는 230GHz로 선택하고, 높은 주파수는 270GHz로 선택한 경우에 제 2 트랜스미션 라인의 리액턴스 대비 제 1 트랜스미션 라인 및 제 2 트랜스미션 라인의 리액턴스를 도시한 도면이다.
본 실시예에서는 제 3 트랜스미션 라인의 리액턴스 값을 가장 작은 값으로 선택했다. 리액턴스 값이 높아질수록, 구현을 위해 높은 특성 임피던스를 갖는 트랜스미션 라인을 사용해야 할 뿐만 아니라 트랜스미션 라인의 폭(width)을 좁게 설계하여야 한다. 이럴 경우, 손실(loss)를 증가시키고, 공정 변화(process variation)에 취약해진다. 이를 방지하기 위해, 본 실시예에서는 제 3 트랜스미션 라인의 리액턴스 값을 가장 작은 값으로 선택한 것이다.
도 4에 도시된 그래프를 참조하면, 제 3 트랜스미션 라인의 리액턴스 값을 가장 작은 값으로 선택하면, 제 3 트랜스미션 라인의 제 5 리액턴스값은 58옴이고, 제 6 리액턴스 값은 43옴이 된다.
제 3 트랜스 미션 라인의 선택된 리액턴스 값에 대응되는 제 1 트랜스 미션 라인의 리액턴스값들 및 제 2 트랜스 미션 라인의 리액턴스 값들은 아래와 같다.
제 1 트랜스미션 라인의 제 1 리액턴스값 및 제 2 리액턴스값은 9옴으로 동일한 리액턴스 값을 가지며, 제 2 트랜스미션 라인의 제 3 리액턴스 값 및 제 4 리액턴스 값은 8.3옴으로 동일한 리액턴스 값을 가지게 된다.
도 5를 참조하면, 구해진 리액턴스 값, 수학식 1 및 수학식 2를 이용하여 특성 임피던스 값 및 길이를 구할 수 있다.
예를 들면, 제 1 트랜스미션 라인(transmission line)의 제 1 리액턴스 값 및 제 2 리액턴스 값이 9옴이고, 특성 임피던스 값(characteristic impedance)가 50옴인 경우, 수학식 1을 이용하여 길이(length)를 18㎛로 도출할 수 있다.
예를 들면, 제 2 트랜스미션 라인(transmission line)의 제 3 리액턴스 값 및 제 4 리액턴스 값이 8.3옴이고, 특성 임피던스 값(characteristic impedance)가 50옴인 경우, 수학식 1을 이용하여 길이(length)를 17㎛로 도출할 수 있다.
제 1, 2 트랜스미션 라인이 각각의 주파수에서 원하는 리액턴스 값을 정확히 만족할 수는 없지만, 요구되는 리액턴스 값이 작고 비슷하므로 유사하게 설계를 할 수가 있다. 또한, 제 1, 2 트랜스미션 라인의 설계는 높은 동작 주파수에서 필요로 하는 리액턴스 값에 조금 더 가깝게 설계를 해주는 것이 유리하다. 그 이유는 주파수가 높아질수록 최대 달성 이득이 떨어지기 때문이다.
예를 들면, 제 3 트랜스미션 라인의 제 5 리액턴스값은 58옴이고, 제 6 리액턴스 값은 43옴인 경우, 수학식 1 및 수학식 2의 연립 방정식을 통해, Z0 = 67옴 이고, l = 236 ㎛ 를 도출할 수 있다.
도 5에는 위의 결과를 모두 반영하여 도식한 도면이 기재되어 잇다.
도 6은 본 발명에 따른 듀얼 피크 기반 단일 스테이지 광대역 증폭기의 최대 구현 가능 이득(maximum achievable gain) 및 기존에 보고된 싱글 피크 기반 증폭기의 최대 구현 가능 이득(maximum achievable gain)을 비교하기 위한 도면이다.
도 6을 참조하면, 본 발명에 따른 듀얼 피크를 기반으로 한 광대역 증폭기는 2개의 주파수(fL 및 fH)에서 모두 최대 이득(gain)을 얻을 수 있는 물리적 특성을 갖는 트랜스 미션 라인을 이용하여 구현된다. 이에, 2개의 주파수에서 뿐만 아니라 2개의 주파수 사이의 영역에서도 이득을 증폭시켜 넓은 영역에서 구동되는 증폭기를 구현할 수 있다. 반면에 기존의 증폭기는 싱글 피크 기반의 증폭기 이므로, 이득이 증폭되는 구간이 매우 좁은 단점이 있다.
또한, 기존의 광대역 증폭기는 넓은 이득 증폭 범위를 얻기 위해 각 단마다 서로 다른 주파수에서 동작하도록 설계하였다. 그러나 서로 다른 주파수에서 동작함에따라 이득이 부족하게 되어 많은 수의 스테이지가 필요하다. 이는 많은 전력 소비와 큰 칩 면적을 소모하게 된다. 이러한 단점을 극복하기 위해, 본 발명은 길이가 동일한 트랜스미션 라인으로 2개의 주파수에서의 피크를 구현함으로써, 단일 스테이지를 이용하면서도 듀얼 피크 구간의 증폭기를 구현할 수 있는 것이다. 이에 따라, 본 발명의 광대역 증폭기는 기존의 싱글 피크 기반 증폭기의 좁은 대역폭 문제와 광대역 문제의 칩면적 및 전력소모 문제를 해결할 수 있는 장점이 있다.
도 7은 본 발명의 일 실시예와 관련된 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치를 설명하기 위한 도면이다.
도 7을 참조하면, 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치(300)는 제 1 트랜스미션 라인(transmission line)(310), 트랜지스터(320), 제 2 트랜스미션 라인(transmission line)(330) 및 제 3 트랜스미션 라인(transmission line)(340)을 포함한다.
제 1 트랜스미션 라인(transmission line)(310)은 입력단자와 연결되고, 설정된 제 1 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 1 리액턴스 값 및 제 2 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 2 리액턴스 값을 가질 수 있다.
트랜지스터(320)는 제 1 트랜스미션 라인(transmission line)(310)의 후단에 연결될 수 있다.
제 2 트랜스미션 라인(transmission line)(330)은 상기 트랜지스터의 후단 및 출력 단자에 연결되고, 설정된 제 1 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 3 리액턴스 값 및 제 2 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 4 리액턴스 값을 가질 수 있다.
제 3 트랜스미션 라인(transmission line)(340)은 입력단자 및 출력 단자 사이에 연결될 수 있다.
제 3 트랜스미션 라인(transmission line)(340)은 제 1 트랜스미션 라인(transmission line)(310), 트랜지스터(320) 및 제 2 트랜스미션 라인(transmission line)(330)과 병렬로 연결될 수 있다.
제 3 트랜스미션 라인(transmission line)(340)은 제 1 주파수에서 최대 이득을 얻을 수 있는 제 5 리액턴스 값 및 제 2 주파수에서 최대 이득을 얻을 수 있는 제 6 리액턴스 값을 가질 수 있다.
제 3 트랜스미션 라인(transmission line)(340)은 제 3 리액턴스 값 및 제 4 리액턴스 값에 대응되는 특성 임피던스 값(characteristic impedance) 및 길이(length)를 가질 수 있다.
연산부(350)는 트랜스미션 라인의 물리적 길이(l)가
Figure pat00016
범위에 속할 수 있도록, 설정된 2개의 주파수(낮은 주파수 1개 및 높은 주파수 1개) 값, [수학식 3] 내지 [수학식 11]을 이용하여 각 트랜스미션 라인의 리액턴스 값을 도출할 수 있다.
연산부(350)는 도출된 각 트랜스미션 라인의 리액턴스 값, [수학식 1] 및 [수학식 2]를 이용하여, 각 트랜스미션 라인의 한 특성 임피던스 값(characteristic impedance) 및 길이(length)를 연산할 수 있다. 이에 대한 구체적인 내용은 도 1 내지 도 5에서 설명하였으므로 생략하겠다.
설명된 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
또한, 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 듀얼 피크를 기반으로 한 광대역 증폭기
110 : 제 1 트랜스미션 라인(transmission line)
120 : 트랜지스터
130 : 제 2 트랜스미션 라인(transmission line)
140 : 제 3 트랜스미션 라인(transmission line)

Claims (16)

  1. 입력단자와 연결되는 제 1 트랜스미션 라인(transmission line);
    상기 제 1 트랜스미션 라인(transmission line)의 후단에 연결되는 트랜지스터;
    상기 트랜지스터의 후단 및 출력 단자에 연결되는 제 2 트랜스미션 라인(transmission line); 및
    상기 입력단자 및 상기 출력 단자 사이에 연결되고, 상기 제 1 트랜스미션 라인(transmission line), 상기 트랜지스터 및 상기 제 2 트랜스미션 라인(transmission line)과 병렬로 연결되는 제 3 트랜스미션 라인(transmission line);을 포함하는 듀얼 피크를 기반으로 한 광대역 증폭기.
  2. 제 1 항에 있어서,
    상기 제 1 트랜스미션 라인은
    설정된 제 1 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 1 리액턴스 값 및 설정된 제 2 주파수에 최대 구현 가능 이득을 얻을 수 있는 제 2 리액턴스 값을 가지는, 듀얼 피크를 기반으로 한 광대역 증폭기.
  3. 제 1 항에 있어서,
    상기 제 2 트랜스미션 라인(transmission line)은,
    설정된 제 1 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 3 리액턴스 값 및 설정된 제 2 주파수에 최대 구현 가능 이득을 얻을 수 있는 제 4 리액턴스 값을 가지는, 듀얼 피크를 기반으로 한 광대역 증폭기.
  4. 제 1 항에 있어서,
    상기 제 3 트랜스미션 라인(transmission line)은,
    상기 제 1 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 5 리액턴스 값 및 상기 제 2 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 6 리액턴스 값을 가지며, 상기 제 1 주파수 및 상기 제 2 주파수에서 모두 최대 이득(gain)을 얻을 수 있는 특성 임피던스 값(characteristic impedance) 및 길이(length)를 가지는, 듀얼 피크를 기반으로 한 광대역 증폭기.
  5. 제 1 항에 있어서,
    상기 제 1 트랜스미션 라인, 상기 제 2 트랜스미션 라인 및 제 3 트랜스미션 라인의 상기 제 1 주파수 및 상기 제 2 주파수에서 구동될 수 있는 특성 임피던스(characteristic impedance) 값 및 길이(length) 는 아래의 수학식 1 및 수학식 2를 이용하여 연산되는,
    [수학식 1]
    Figure pat00017

    [수학식 2]
    Figure pat00018

    여기서, λL : 제 1 주파수의 파장값
    λH : 제 2 주파수의 파장값
    X : 제 1 주파수에서 트랜스미션 라인의 리액턴스 값
    Y : 제 2 주파수에서 트랜스미션 라인의 리액턴스 값
    Z0 : 특성 임피던스 값(characteristic impedance)
    l : 길이(length)
    듀얼 피크를 기반으로 한 광대역 증폭기.
  6. 제 1 항에 있어서,
    상기 제 3 트랜스미션 라인(transmission line)의 길이는
    Figure pat00019
    범위 내에 존재하는, 듀얼 피크를 기반으로 한 광대역 증폭기.
  7. 제 1 항에 있어서,
    상기 제 1 리액턴스 값, 상기 제 2 리액턴스 값, 상기 제 3 리액턴스 값, 상기 제 4 리액턴스 값, 상기 제 5 리액턴스 값 및, 상기 제 6 리액턴스 값은 아래의 [수학식 3] 내지 [수학식 11]을 이용하여 연산되는,

    [수학식 3]
    Figure pat00020

    [수학식 4]
    Figure pat00021

    [수학식 5]
    Figure pat00022

    [수학식 6]
    Figure pat00023


    [수학식 7]
    Figure pat00024

    [수학식 8]
    Figure pat00025


    [수학식 9]
    Figure pat00026


    [수학식 10]
    Figure pat00027

    [수학식 11]
    Figure pat00028

    여기서, Gmax는 최대 구현 가능 이득(maximum achievable gain)인, 듀얼 피크를 기반으로 한 광대역 증폭기.
  8. 제 1 항에 있어서,
    상기 트랜지스터는,
    상기 제 1 트랜스미션 라인과 연결되는 제 1 단자;
    상기 제 2 트랜스미션 라인과 연결되는 제 2 단자; 및
    그라운드와 연결되는 제 3 단자를 포함하는, 듀얼 피크를 기반으로 한 광대역 증폭기.
  9. 입력단자와 연결되는 제 1 트랜스미션 라인(transmission line);
    상기 제 1 트랜스미션 라인(transmission line)의 후단에 연결되는 트랜지스터;
    상기 트랜지스터의 후단 및 출력 단자에 연결되는 제 2 트랜스미션 라인(transmission line);
    상기 입력단자 및 상기 출력 단자 사이에 연결되고, 상기 제 1 트랜스미션 라인(transmission line), 상기 트랜지스터 및 상기 제 2 트랜스미션 라인(transmission line)과 병렬로 연결되는 제 3 트랜스미션 라인(transmission line); 및
    상기 제 1 트랜스미션 라인, 상기 제 2 트랜스미션 라인 및 제 3 트랜스미션 라인의 제 1 주파수 및 제 2 주파수에서 구동될 수 있는 특성 임피던스(characteristic impedance) 값 및 길이(length)를 연산할 수 있는 연산부를 포함하는, 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치.
  10. 제 9 항에 있어서,
    상기 제 1 트랜스미션 라인은
    설정된 상기 제 1 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 1 리액턴스 값 및 설정된 상기 제 2 주파수에 최대 구현 가능 이득을 얻을 수 있는 제 2 리액턴스 값을 가지는, 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치.
  11. 제 9 항에 있어서,
    상기 제 2 트랜스미션 라인(transmission line)은,
    설정된 제 1 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 3 리액턴스 값 및 설정된 제 2 주파수에 최대 구현 가능 이득을 얻을 수 있는 제 4 리액턴스 값을 가지는, 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치.
  12. 제 9 항에 있어서,
    상기 제 3 트랜스미션 라인(transmission line)은,
    상기 제 1 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 5 리액턴스 값 및 상기 제 2 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 6 리액턴스 값을 가지며, 상기 제 1 주파수 및 상기 제 2 주파수에서 모두 최대 이득(gain)을 얻을 수 있는 특성 임피던스 값(characteristic impedance) 및 길이(length)를 가지는, 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치.
  13. 제 9 항에 있어서,
    상기 연산부는,
    상기 제 1 트랜스미션 라인, 상기 제 2 트랜스미션 라인 및 제 3 트랜스미션 라인의 상기 제 1 주파수 및 상기 제 2 주파수에서 구동될 수 있는 특성 임피던스(characteristic impedance) 값 및 길이(length)는 아래의 수학식 1 및 수학식 2를 이용하여 연산하는,
    [수학식 1]
    Figure pat00029

    [수학식 2]
    Figure pat00030

    여기서, λL : 제 1 주파수의 파장값
    λH : 제 2 주파수의 파장값
    X : 제 1 주파수에서 트랜스미션 라인의 리액턴스 값
    Y : 제 2 주파수에서 트랜스미션 라인의 리액턴스 값
    Z0 : 특성 임피던스 값(characteristic impedance)
    l : 길이(length)
    듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치.
  14. 제 9 항에 있어서,
    상기 제 3 트랜스미션 라인(transmission line)의 길이는
    Figure pat00031
    범위 내에 존재하는, 듀얼 피크를 기반으로 한 광대역 증폭기.
  15. 제 9 항에 있어서,
    상기 제 1 리액턴스 값, 상기 제 2 리액턴스 값, 상기 제 3 리액턴스 값, 상기 제 4 리액턴스 값, 상기 제 5 리액턴스 값 및, 상기 제 6 리액턴스 값은 아래의 [수학식 3] 내지 [수학식 11]을 이용하여 연산되는,

    [수학식 3]
    Figure pat00032

    [수학식 4]
    Figure pat00033

    [수학식 5]
    Figure pat00034

    [수학식 6]
    Figure pat00035


    [수학식 7]
    Figure pat00036

    [수학식 8]
    Figure pat00037


    [수학식 9]
    Figure pat00038


    [수학식 10]
    Figure pat00039

    [수학식 11]
    Figure pat00040

    여기서, Gmax는 최대 구현 가능 이득(maximum achievable gain)인, 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치.
  16. 제 9 항에 있어서,
    상기 트랜지스터는,
    상기 제 1 트랜스미션 라인과 연결되는 제 1 단자;
    상기 제 2 트랜스미션 라인과 연결되는 제 2 단자; 및
    그라운드와 연결되는 제 3 단자를 포함하는, 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치.
KR1020180024618A 2018-02-28 2018-02-28 듀얼 피크를 기반으로 한 광대역 증폭기 및 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치 KR102055727B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180024618A KR102055727B1 (ko) 2018-02-28 2018-02-28 듀얼 피크를 기반으로 한 광대역 증폭기 및 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180024618A KR102055727B1 (ko) 2018-02-28 2018-02-28 듀얼 피크를 기반으로 한 광대역 증폭기 및 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치

Publications (2)

Publication Number Publication Date
KR20190103780A true KR20190103780A (ko) 2019-09-05
KR102055727B1 KR102055727B1 (ko) 2019-12-13

Family

ID=67949562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180024618A KR102055727B1 (ko) 2018-02-28 2018-02-28 듀얼 피크를 기반으로 한 광대역 증폭기 및 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치

Country Status (1)

Country Link
KR (1) KR102055727B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021086113A1 (ko) * 2019-10-31 2021-05-06 동국대학교 산학협력단 테라헤르츠 대역의 증폭기 및 그 설계 방법과 이를 구비한 라디에이터
KR20210053128A (ko) * 2019-10-31 2021-05-11 동국대학교 산학협력단 테라헤르츠 대역의 증폭기 및 그 설계 방법과 이를 구비한 라디에이터

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
S. Moghadami 외, "A 0.2.0.3 THz CMOS Amplifier With Tunable Neutralization Technique," IEEE Transactions on Terahertz Science and Technology, vol. 5, no. 6, pp. 1088-1093, 2015. 11.* *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021086113A1 (ko) * 2019-10-31 2021-05-06 동국대학교 산학협력단 테라헤르츠 대역의 증폭기 및 그 설계 방법과 이를 구비한 라디에이터
KR20210053128A (ko) * 2019-10-31 2021-05-11 동국대학교 산학협력단 테라헤르츠 대역의 증폭기 및 그 설계 방법과 이를 구비한 라디에이터

Also Published As

Publication number Publication date
KR102055727B1 (ko) 2019-12-13

Similar Documents

Publication Publication Date Title
US10027306B2 (en) Non-reciprocal, tunable notch amplifying RF front-ends based on distributedly modulated capacitors (DMC)
KR102055727B1 (ko) 듀얼 피크를 기반으로 한 광대역 증폭기 및 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치
US7710218B2 (en) Variable power coupling device
CN113381699B (zh) 一种并发双频高效率Doherty功率放大器及其设计方法
JP5516425B2 (ja) 高周波電力増幅器
Farahabadi et al. A dual-mode highly efficient 60 GHz power amplifier in 65 nm CMOS
EP3065293A1 (en) Distributed amplifier
CN113872533A (zh) 功率放大器和发射机
Qureshi et al. Odd-mode Doherty power amplifier
Arabi et al. Design of a triple-band power amplifier using a genetic algorithm and the continuous mode method
Hara et al. Compact 160-GHz amplifier with 15-dB peak gain and 41-GHz 3-dB bandwidth
Tahmasbi et al. Design of high-efficiency Hybrid Power Amplifier with concurrent F&F− 1 class operations for 5G application
Pongot et al. Design and Analysis High Gain PHEMT LNA for Wireless Application at 5.8 GHz.
JP5733142B2 (ja) 高周波増幅回路および無線通信装置
Bahadori-Jahromi et al. Highly linear high-frequency low-noise amplifier design at ISM band
CN113271067A (zh) 基于去匹配结构的Doherty功率放大器及电子设备
TWI571048B (zh) High Power Additional Efficiency RF Power Amplifier
Dyskin et al. An active 60-90 ghz single pole double throw switch mmic
CN111146549B (zh) 基于耦合结构的接地共面波导功率分配/合成网络
US20220393651A1 (en) High-gain amplifier based on dual-gain boosting
Gadallah et al. A high efficiency 3–7 GHz class AB CMOS power amplifier for WBAN applications
CN114844477B (zh) 一种三频带微带功率放大器
Hara et al. Compact 138-GHz amplifier with 18-dB peak gain and 27-GHz 3-dB bandwidth
JP6981165B2 (ja) 増幅器及び送信機
KR101471564B1 (ko) 광대역 도허티 결합기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant