WO2021086113A1

WO2021086113A1 - 테라헤르츠 대역의 증폭기 및 그 설계 방법과 이를 구비한 라디에이터

Info

Publication number: WO2021086113A1
Application number: PCT/KR2020/015039
Authority: WO
Inventors: 박정동; 트린반선
Original assignee: 동국대학교 산학협력단
Priority date: 2019-10-31
Filing date: 2020-10-30
Publication date: 2021-05-06

Abstract

테라헤르츠 대역의 증폭기 및 그 설계 방법과 이를 구비한 라디에이터가 개시된다. 개시되는 일 실시예에 따른 테라헤르츠 대역의 증폭기는, 트랜지스터, 트랜지스터의 게이트에 연결되는 입력 전송 선로, 트랜지스터의 드레인에 연결되는 출력 전송 선로, 일단이 입력 전송 선로에 연결되고, 타단이 출력 전송 선로에 연결되는 피드백 전송 선로, 일단이 입력 전송 선로에 연결되는 제1 매칭 전송 선로, 및 일단이 출력 전송 선로에 연결되는 제2 매칭 전송 선로를 포함한다.

Description

테라헤르츠 대역의 증폭기 및 그 설계 방법과 이를 구비한 라디에이터

본 발명의 실시예는 테라헤르츠 대역의 증폭기 및 라디에이터 기술과 관련된다.

CMOS(Complementary Metal Oxide Semiconductor) THz(테라헤르츠) 송수신기는 디지털 및 혼합 회로 블록과 단일 칩 집적화가 용이하다. CMOS sub-THz 기술은 100Gb/s 급 이상의 초광대역 6G 통신 구현의 핵심 기술이다. 그러나, CMOS THz 송수신기는 화합물 반도체에 비해 열악한 소자 성능에 의해 송신 전력이 낮다는 문제가 있다.

기존에는 이러한 문제를 해결하기 위해, 소자의 비선형성을 이용한 하모닉 발생 기법을 사용하였으나, 하모닉 발생에 따른 변환 손실이 크므로 전력 효율이 매우 낮고 출력 전력 또한 제약적이다. 최근에는 sub-THz 대역 신호를 기본 주파수에서 직접 생성 및 증폭시키고자 CMOS 소자의 게이트(G)/드레인(D)과 입출력 간에 인덕터(L _g, L _d)를 전송 선로로 넣고 게이트와 드레인 간에 ISF(Inductive Shunt Feedback)을 조정하는 임베디드(Embedded) CMOS 소자를 회로적으로 구현하고 있다. 이는 되먹임 회로를 통해 임베디드 CMOS의 안정도(Stability)를 1에 가깝게 취하여 f _max/2(f _max는 최대 발진 주파수) 근방에서 전력 이득을 향상시키는 것이다.

그러나, 이러한 설계 기법들은 sub-THz 대역에서 임피던스 정합 네트워크에 의해 발생하는 수동 소자의 큰 삽입 손실을 고려하지 않기 때문에 증폭기 및 발진기의 성능이 기대에 미치지 못하게 된다. 최근에 보고되는 CMOS 송신기의 송신 전력이 0 dBm 내외임을 고려할 때, +10 dBm을 상회하는 CMOS 기반 sub-THz 송신기가 요구되는 실정이다.

개시되는 실시예는 새로운 구조 및 기법의 테라헤르츠 대역의 증폭기 및 그 설계 방법과 이를 구비한 라디에이터를 제공하기 위한 것이다.

개시되는 실시예는 고효율 및 고출력의 테라헤르츠 대역의 증폭기 및 그 설계 방법과 이를 구비한 라디에이터를 제공하기 위한 것이다.

개시되는 일 실시예에 따른 증폭기는, 테라헤르츠 대역의 증폭기로서, 트랜지스터; 상기 트랜지스터의 게이트에 연결되는 입력 전송 선로; 상기 트랜지스터의 드레인에 연결되는 출력 전송 선로; 일단이 상기 입력 전송 선로에 연결되고, 타단이 상기 출력 전송 선로에 연결되는 피드백 전송 선로; 일단이 상기 입력 전송 선로에 연결되는 제1 매칭 전송 선로; 및 일단이 상기 출력 전송 선로에 연결되는 제2 매칭 전송 선로를 포함한다.

상기 피드백 전송 선로는, 상기 트랜지스터의 출력 일부가 상기 트랜지스터로 다시 입력되도록 마련되고, 상기 제1 매칭 전송 선로는, 상기 피드백 전송 선로의 일단이 상기 입력 전송 선로에 연결된 지점에서 상기 입력 전송 선로와 연결되고, 상기 제2 매칭 전송 선로는, 상기 피드백 전송 선로의 타단이 상기 출력 전송 선로에 연결된 지점에서 상기 출력 전송 선로와 연결될 수 있다.

상기 제1 매칭 전송 선로는, 상기 증폭기의 입력 측이 기 설정된 매칭 임피던스를 갖도록 마련되고, 상기 제2 매칭 전송 선로는, 상기 증폭기의 출력 측이 기 설정된 매칭 임피던스를 갖도록 마련될 수 있다.

상기 증폭기의 입력 측 어드미턴스(Y _i)는 하기 수학식 1로 나타내고, 상기 제1 매칭 전송 선로는 어드미턴스 값이 -jB _i가 되도록 마련될 수 있다.

(수학식 1)

Z ₀: 기 설정된 매칭 임피던스

jB _i: 입력 전송 선로 및 피드백 전송 선로에 의한 서셉턴스

상기 증폭기의 출력 측 어드미턴스(Y _o)는 하기 수학식 2로 나타내고, 상기 제2 매칭 전송 선로는 어드미턴스 값이 -jB _o가 되도록 마련될 수 있다.

(수학식 2)

Z ₀: 기 설정된 매칭 임피던스

jB _o : 출력 전송 선로 및 피드백 전송 선로에 의한 서셉턴스

복수 개의 상기 증폭기가 일렬로 배열되어 멀티 스테이지 증폭기를 이룰 수 있다.

개시되는 일 실시예에 따른 방법은, 트랜지스터, 상기 트랜지스터의 게이트에 연결되는 입력 전송 선로, 상기 트랜지스터의 드레인에 연결되는 출력 전송 선로, 일단이 상기 입력 전송 선로에 연결되고, 타단이 상기 출력 전송 선로에 연결되는 피드백 전송 선로, 일단이 상기 입력 전송 선로에 연결되는 제1 매칭 전송 선로, 및 일단이 상기 출력 전송 선로에 연결되는 제2 매칭 전송 선로를 포함하는 테라헤르츠 대역의 증폭기의 설계 방법으로서, 상기 증폭기의 입력 측 임피던스 및 출력 측 임피던스의 실수 값이 기 설정된 매칭 임피던스가 되는 상기 입력 전송 선로, 상기 출력 전송 선로, 및 상기 피드백 전송 선로의 데이터 세트들을 추출하는 단계; 상기 추출한 데이터 세트들에 대해 최대 가용 이득을 각각 산출하는 단계; 상기 추출한 데이터 세트들 중 상기 입력 전송 선로, 상기 출력 전송 선로, 및 상기 피드백 전송 선로의 길이 변화에 대한 민감도가 기 설정된 수준 이하인 데이터 세트들을 후보 데이터 세트로 추출하는 단계; 상기 후보 데이터 세트들 중 상기 최대 가용 이득이 가장 큰 후보 데이터 세트를 선정하는 단계; 및 상기 선정된 후보 데이터 세트에 대해 상기 증폭기의 입력 측 임피던스 및 출력 측 임피던스가 각각 기 설정된 매칭 임피던스가 되도록 하는 상기 제1 매칭 선로 및 상기 제2 매칭 선로를 설정하는 단계를 포함한다.

개시되는 일 실시예에 따른 라디에이터는, 테라헤르츠 대역의 라디에이터로서, 상기 라디에이터의 중심을 기준으로 일정 각도 간격으로 상호 이격되어 배치되는 복수 개의 패치 안테나; 및 상기 복수 개의 패치 안테나의 외측에서 상기 복수 개의 패치 안테나와 이격되어 마련되고, 링 오실레이터의 구조로 이루어지는 복수 개의 증폭기를 포함한다.

상기 복수 개의 패치 안테나는, 복수 개의 포트와 각각 연결되고, 상기 라디에이터는, 상기 포트와 연결되는 포트 연결부를 더 포함하며, 상기 복수 개의 증폭기는, N개(N은 2이상의 자연수)로 마련되고, 상기 N개의 증폭기는 각각 360°/N의 위상 지연을 가지고 발진 신호를 각 패치 안테나를 통해 방사하도록 마련되며, 상기 N개의 증폭기에서 상기 위상 지연이 순차적으로 이루어져 원형 편파를 발생시키도록 마련될 수 있다.

상기 라디에이터는, 상기 각 패치 안테나에 마련되고, 상기 포트 연결부의 양측을 따라 해당 패치 안테나의 내측으로 마련되는 슬롯을 더 포함할 수 있다.

상기 복수 개의 패치 안테나는, 복수 개의 포트와 각각 연결되고, 상기 복수 개의 증폭기는 캐스캐이드(Cascade) 방식으로 연결되며, 상기 복수 개의 증폭기들 중 종단 증폭기의 출력단이 상기 복수 개의 증폭기들 중 초단 증폭기의 입력단에 연결되어 폐쇄 루프(Closed Loop)를 형성하도록 마련되며, 각 증폭기의 출력의 일부는 해당 증폭기의 출력과 대응되는 위치에 배치된 패치 안테나의 급전 전력으로 사용되고, 각 증폭기의 나머지 출력은 해당 증폭기와 이웃한 증폭기의 구동 전력으로 사용될 수 있다.

상기 증폭기는, 트랜지스터; 상기 트랜지스터의 게이트에 연결되는 입력 전송 선로; 상기 트랜지스터의 드레인에 연결되는 출력 전송 선로; 일단이 상기 입력 전송 선로에 연결되고, 타단이 상기 출력 전송 선로에 연결되는 피드백 전송 선로; 일단이 상기 입력 전송 선로에 연결되는 제1 매칭 전송 선로; 및 일단이 상기 출력 전송 선로에 연결되는 제2 매칭 전송 선로를 포함할 수 있다.

상기 라디에이터는, 상기 복수 개의 패치 안테나 및 상기 복수 개의 증폭기 사이에 마련되고, 상기 복수 개의 패치 안테나 및 상기 복수 개의 증폭기 간의 커플링을 방지하는 복수 개의 커플링 방지부를 더 포함할 수 있다.

상기 복수 개의 패치 안테나 및 상기 복수 개의 증폭기는, 상기 라디에이터의 일면에 마련되고, 상기 라디에이터에는 접지면이 마련되며, 상기 커플링 방지부는, 상기 접지면과 전기적으로 연결되는 그라운드로 이루어질 수 있다.

상기 라디에이터는, 상기 라디에이터의 상부에 마련되는 렌즈 안테나를 더 포함할 수 있다.

개시되는 다른 실시예에 따른 라디에이터는, 테라헤르츠 대역의 복수 개의 라디에이터; 및 상기 복수 개의 라디에이터들 중 이웃하는 라디에이터들을 전기적으로 결합하여 공진 주파수를 동기화시켜 상기 복수 개의 라디에이터들의 출력이 공간 전력 결합되도록 하는 전기적 결합부를 포함하며, 상기 복수 개의 라디에이터들은 각각, 상기 라디에이터의 중심을 기준으로 일정 각도 간격으로 상호 이격되어 배치되는 복수 개의 패치 안테나; 및 상기 복수 개의 패치 안테나의 외측에서 상기 복수 개의 패치 안테나와 이격되어 마련되고, 링 오실레이터의 구조로 이루어지는 복수 개의 증폭기를 포함한다.

상기 전기적 결합부는, 상기 이웃하는 라디에이터들 사이에 마련되는 커플러(Coupler)일 수 있다.

개시되는 또 다른 실시예에 따른 라디에이터는, 테라헤르츠 대역의 복수 개의 라디에이터; 및 상기 복수 개의 라디에이터들 중 이웃하는 라디에이터들을 연결하며 마련되는 전송 선로 라인을 포함하며, 상기 복수 개의 라디에이터들은 각각, 상기 라디에이터의 중심을 기준으로 일정 각도 간격으로 상호 이격되어 배치되는 복수 개의 패치 안테나; 및 상기 복수 개의 패치 안테나의 외측에서 상기 복수 개의 패치 안테나와 이격되어 마련되고, 링 오실레이터의 구조로 이루어지는 복수 개의 증폭기를 포함한다.

상기 전송 선로 라인은, 상기 라디에이터의 정상 모드 발진을 지원하기 위해 기 설정된 위상 지연을 포함하도록 마련될 수 있다.

개시되는 일 실시예에 따른 증폭기는, 테라헤르츠 대역의 증폭기로서, 상기 증폭기의 중심을 기준으로 일정 각도 간격으로 상호 이격되어 배치되는 복수 개의 패치 안테나; 상기 복수 개의 패치 안테나의 외측에서 상기 복수 개의 패치 안테나와 이격되어 마련되는 복수 개의 단위 증폭기; 상기 복수 개의 단위 증폭기 중 초단 증폭기의 입력단에 연결되는 변조 신호 발생기; 및 상기 복수 개의 단위 증폭기 중 종단 증폭기의 출력단에 연결되는 더미 부하를 포함하고, 상기 초단 증폭기부터 상기 종단 증폭기까지 캐스캐이드 방식으로 연결되고, 상기 초단 증폭기와 상기 종단 증폭기는 전기적으로 분리되어 오픈 루프(Open Loop) 구조로 이루어진다.

개시되는 실시예에 의하면, 일단이 입력 전송 선로에 연결되고, 타단이 출력 전송 선로에 연결되는 피드백 전송 선로를 마련하고, 입력 전송 선로및 출력 전송 선로에 각각 제1 매칭 전송 선로 및 제2 매칭 전송 선로를 마련함으로써, 테라헤르츠 대역의 증폭기의 이득을 증가시킬 수 있으며, 입력 측과 출력 측의 매칭 구조를 간소화 할 수 있도록 피드백 전송 선로를 조정하여 매칭 네트워크에 의한 손실을 최소화 시킴에 따라 증폭기의 전체 손실을 최소화 할 수 있게 된다.

또한, 복수 개의 패치 안테나(N개의 방사체)를 라디에이터의 중심을 기준으로 일정 각도 간격(360°/N)으로 배치하고, 복수 개의 패치 안테나의 외측에 복수 개의 증폭기를 마련함으로써, 복수 개의 패치 안테나를 통해 원형 편파를 만들 수 있고, 각 패치 안테나의 출력이 자유 공간 상에서 결합되도록 하여 손실을 최소화 하며 그 출력 전력을 증가시킬 수 있게 된다.

또한, 복수 개의 라디에이터들에서 이웃하는 라디에이터들을 전기적으로 결합하여 공진 주파수를 동기화시키는 전기적 결합부를 형성함으로써, 복수 개의 라디에이터들의 출력이 공간 상에서 결합되도록 하여 높은 EIRP(Effective Isotropically Radiated Power)를 구현할 수 있게 된다.

도 1은 개시되는 일 실시예에 따른 테라헤르츠 대역의 증폭기를 나타낸 도면

도 2는 개시되는 일 실시예에 따른 테라헤르츠 대역의 증폭기를 나타낸 회로도

도 3은 개시되는 실시예에서 각 데이터 세트에 대한 최대 가용 이득을 산출한 상태를 나타낸 그래프

도 4는 본 발명의 일 실시예에 따른 테라헤르츠 대역의 증폭기의 이득을 나타낸 그래프

도 5는 본 발명의 일 실시예에 따른 멀티 스테이지 증폭기(Multi Stage Amplifier)를 나타낸 도면

도 6은 본 발명의 일 실시예에 따른 멀티 스테이지 증폭기의 이득을 나타낸 그래프

도 7은 본 발명의 일 실시예에 따른 라디에이터를 개략적으로 나타낸 도면

도 8은 본 발명의 일 실시예에 따른 라디에이터의 레이아웃 일부를 나타낸 도면

도 9는 본 발명의 일 실시예에 따른 라디에이터에서 각 단위 증폭기의 출력 전압을 나타낸 그래프

도 10은 본 발명의 일 실시예에 따른 라디에이터의 시뮬레이션 결과를 나타낸 도면

도 11은 본 발명의 일 실시예에 따른 라디에이터의 레이아웃을 나타낸 도면

도 12는 본 발명의 일 실시예에 따른 테라헤르츠 대역의 전력 증폭기를 개략적으로 나타낸 도면

도 13은 본 발명의 일 실시예에 따른 전력 증폭기에서 각 단위 증폭기의 출력 전압을 나타낸 도면

도 14는 개시되는 일 실시예에 따른 라디에이터를 이용한 공간 전력 결합을 나타낸 도면

도 15 및 도 16은 개시되는 일 실시예에 따른 라디에이터를 이용한 공간 전력 결합의 다른 실시예를 나타낸 도면

도 17은 개시되는 일 실시예에 따른 인젝션 락드(Injection Locked) 발진기를 나타낸 도면

이하, 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. 이하의 상세한 설명은 본 명세서에서 기술된 방법, 장치 및/또는 시스템에 대한 포괄적인 이해를 돕기 위해 제공된다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.

본 발명의 실시예들을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 상세한 설명에서 사용되는 용어는 단지 본 발명의 실시예들을 기술하기 위한 것이며, 결코 제한적이어서는 안 된다. 명확하게 달리 사용되지 않는 한, 단수 형태의 표현은 복수 형태의 의미를 포함한다. 본 설명에서, "포함" 또는 "구비"와 같은 표현은 어떤 특성들, 숫자들, 단계들, 동작들, 요소들, 이들의 일부 또는 조합을 가리키기 위한 것이며, 기술된 것 이외에 하나 또는 그 이상의 다른 특성, 숫자, 단계, 동작, 요소, 이들의 일부 또는 조합의 존재 또는 가능성을 배제하도록 해석되어서는 안 된다.

이하의 설명에 있어서, 신호 또는 정보의 "전송", "통신", "송신", "수신" 기타 이와 유사한 의미의 용어는 일 구성요소에서 다른 구성요소로 신호 또는 정보가 직접 전달되는 것뿐만이 아니라 다른 구성요소를 거쳐 전달되는 것도 포함한다. 특히 신호 또는 정보를 일 구성요소로 "전송" 또는 "송신"한다는 것은 그 신호 또는 정보의 최종 목적지를 지시하는 것이고 직접적인 목적지를 의미하는 것이 아니다. 이는 신호 또는 정보의 "수신"에 있어서도 동일하다. 또한 본 명세서에 있어서, 2 이상의 데이터 또는 정보가 "관련"된다는 것은 하나의 데이터(또는 정보)를 획득하면, 그에 기초하여 다른 데이터(또는 정보)의 적어도 일부를 획득할 수 있음을 의미한다.

한편, 상측, 하측, 일측, 타측 등과 같은 방향성 용어는 개시된 도면들의 배향과 관련하여 사용된다. 본 발명의 실시예의 구성 요소는 다양한 배향으로 위치 설정될 수 있으므로, 방향성 용어는 예시를 목적으로 사용되는 것이지 이를 제한하는 것은 아니다.

또한, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.

도 1은 개시되는 일 실시예에 따른 테라헤르츠 대역의 증폭기를 나타낸 도면이고, 도 2는 개시되는 일 실시예에 따른 테라헤르츠 대역의 증폭기를 나타낸 회로도이다.

도 1 및 도 2를 참조하면, 테라헤르츠 대역의 증폭기(100)는 입력 전송 선로(102), 출력 전송 선로(104), 트랜지스터(106), 피드백 전송 선로(108), 제1 매칭 전송 전로(110), 및 제2 매칭 전송 선로(112)를 포함할 수 있다.

입력 전송 선로(102)와 출력 전송 선로(104)는 트랜지스터(106)를 사이에 두고 대칭하여 마련될 수 있다. 개시되는 실시예에서, 트랜지스터(106)는 CMOS(Complementary Metal-Oxide Semiconductor)가 사용될 수 있다. 이 경우, 입력 전송 선로(102)는 트랜지스터(106)의 게이트에 연결될 수 있다. 출력 전송 선로(104)는 트랜지스터(106)의 드레인에 연결될 수 있다. 트랜지스터(106)의 소스에는 그라운드(114)가 연결될 수 있다.

피드백 전송 선로(108)는 일단이 입력 전송 선로(102)에 연결되고, 타단이 출력 전송 선로(104)에 연결될 수 있다. 예를 들어, 피드백 전송 선로(108)는 C 형상(C-Shape)으로 이루어질 수 있다. 즉, 피드백 전송 선로(108)는 일단이 입력 전송 선로(102)에 연결되고, 타단이 출력 전송 선로(104)에 연결되도록 C 형상(C-Shape)으로 이루어질 수 있다.

피드백 전송 선로(108)는 트랜지스터(106)의 출력 일부가 트랜지스터(106)로 다시 입력되도록 할 수 있다. 그로 인해, 증폭기(100)의 이득을 증가시킬 수 있게 된다. 여기서, 증폭기(100)의 최대 발진 주파수(f _max)는 피드백 전송 선로(108)와는 무관하게 단방향 이득(Unilateral Gain : U)에 의해 결정되므로, 증폭기(100)의 최대 발진 주파수(f _max)를 변화시키지 않고 이득(Gain)을 증가시킬 수 있게 된다.

제1 매칭 전송 선로(110)는 입력 전송 선로(102)에 연결될 수 있다. 제1 매칭 전송 선로(110)는 피드백 전송 선로(108)의 일단이 입력 전송 선로(102)에 연결된 지점에서 입력 전송 선로(102)와 연결될 수 있다.

제1 매칭 전송 선로(110)는 증폭기(100)의 입력 측(도 2에서 P1 지점)이 기 설정된 매칭 임피던스(Z ₀)(예를 들어, Z ₀= 50Ω)를 갖도록 마련될 수 있다. 예를 들어, 제1 매칭 전송 선로(110)는 CMOS의 게이트 입력 저항이 Z ₀= 50Ω이 되도록 마련될 수 있다. 증폭기(100)의 입력 측 어드미턴스(Y _i)는 수학식 1로 나타낼 수 있다.

(수학식 1)

여기서, jB _i는 입력 전송 선로(102) 및 피드백 전송 선로(108)에 의한 서셉턴스일 수 있다. 이때, 제1 매칭 전송 선로(110)의 어드미턴스 값이 -jB _i이 되도록 하면, 증폭기(100)의 입력 측 어드미턴스(Y _i)는 1/Z ₀가 되며, 증폭기(100)의 입력 측 임피던스는 기 설정된 신호원의 임피던스인 ZS = Z0가 되게 된다. 즉, 제1 매칭 전송 선로(110)의 어드미턴스 값이 -jB _i이 되도록 함으로써, 입력 매칭 네트워크를 간소화하면서 증폭기(100)의 입력 측 임피던스가 기 설정된 기준 임피던스(Z ₀)가 되게 할 수 있다.

제2 매칭 전송 선로(112)는 출력 전송 선로(104)에 연결될 수 있다. 제2 매칭 전송 선로(112)는 피드백 전송 선로(108)의 타단이 출력 전송 선로(104)에 연결된 지점에서 출력 전송 선로(104)와 연결될 수 있다.

제2 매칭 전송 선로(112)는 증폭기(100)의 출력 측(도 2에서 P2 지점)이 기 설정된 기준 임피던스(Z ₀)(예를 들어, Z ₀= 50Ω)를 갖도록 마련될 수 있다. 예를 들어, 제2 매칭 전송 선로(112)는 CMOS의 드레인 출력 저항이 Z ₀= 50Ω이 되도록 마련될 수 있다. 증폭기(100)의 출력 측 어드미턴스(Y _o)는 수학식 2로 나타낼 수 있다.

(수학식 2)

여기서, jB _o는 출력 전송 선로(104) 및 피드백 전송 선로(108)에 의한 서셉턴스일 수 있다. 이때, 제2 매칭 전송 선로(112)의 어드미턴스 값이 -jB _o이 되도록 하면, 증폭기(100)의 출력 측 어드미턴스(Y _o)는 1/Z ₀가 되며, 증폭기(100)의 출력 측 임피던스는 기 설정된 매칭 임피던스인 Z ₀가 되게 된다. 즉, 제2 매칭 전송 선로(112)의 어드미턴스 값이 -jB _i이 되도록 함으로써, 출력 매칭 네트워크를 간소화하면서 증폭기(100)의 출력 측 임피던스가 기 설정된 부하 임피던스(ZL = Z ₀)와 정합 되게 할 수 있다.

이와 같이, 일단이 입력 전송 선로(102)에 연결되고, 타단이 출력 전송 선로(104)에 연결되는 피드백 전송 선로(108)를 마련하고, 입력 전송 선로(102) 및 출력 전송 선로(104)에 각각 제1 매칭 전송 선로(110) 및 제2 매칭 전송 선로(112)를 마련함으로써, 테라헤르츠 대역의 증폭기(100)의 이득을 증가시킬 수 있으며, 입력 측과 출력 측의 매칭 임피던스를 간소화하면서 전체 손실을 최소화 할 수 있게 된다.

즉, 개시되는 실시예는 f _max/2(f _max는 최대 발진 주파수) 근방에서 전력 이득을 향상시키기 위해 임베디드 네트워크를 사용하되, G _T(Transducer Power Gain)이 극대화 되도록 정합 네트워크에 의한 손실을 최소화하는 방안을 제안하고 있다.

여기서, 테라헤르츠 대역의 증폭기(100)의 설계 방법을 살펴보면 다음과 같다.

먼저, 수학식 3과 같이 증폭기(100)의 입력 측 임피던스 및 출력 측 임피던스의 실수 값이 기 설정된 매칭 임피던스(Z ₀)가 되는 입력 전송 선로(102), 출력 전송 선로(104), 및 피드백 전송 선로(108)의 데이터 세트를 추출할 수 있다. 여기서, 기 설정된 매칭 임피던스(Z ₀)는 40 ~ 60 Ω으로 설정할 수 있다. 즉, 수학식 3을 만족하는 입력 전송 선로(102), 출력 전송 선로(104), 및 피드백 전송 선로(108)의 길이 및 폭 등에 대한 데이터 세트를 추출할 수 있다. 입력 전송 선로(102)의 데이터 값과 출력 전송 선로(104)의 데이터 값은 상호 대응될 수 있다.

(수학식 3)

다음으로, 도 3에 도시된 바와 같이, 추출한 각 데이터 세트를 기반으로 각 데이터 세트에 대한 최대 가용 이득(Maximum Available Gain : G _ma)를 산출할 수 있다.

다음으로, 추출한 데이터 세트들 중 길이 변화에 대한 민감도가 기 설정된 기준 이하인 데이터 세트를 후보 데이터 세트로 추출할 수 있다. 예를 들어, 추출한 데이터 세트들 중 길이 변화에 따라 최대 가용 이득의 변화가 많은(즉, 민감도가 강한) 데이터 세트들은 배제하고 최대 가용 이득의 변화가 작은(즉, 민감도가 작은) 데이터 세트를 후보 데이터 세트로 추출할 수 있다.

다음으로, 후보 데이터 세트들 중 최대 가용 이득(G _ma)이 가장 큰 데이터 세트를 선정할 수 있다.

다음으로, 선정된 입력 전송 선로(102), 출력 전송 선로(104), 및 피드백 전송 선로(108)의 데이터 세트에 대해 수학식 1 및 수학식 2와 같이 증폭기(100)의 입력 측 및 출력 측 임피던스가 각각 기 설정된 매칭 임피던스가 되도록 하는 제1 매칭 선로(110) 및 제2 매칭 선로(112)의 길이 및 폭 등을 설정할 수 있다.

도 4는 본 발명의 일 실시예에 따른 테라헤르츠 대역의 증폭기의 이득을 나타낸 그래프이다. 도 4를 참조하면, 개시되는 실시예에 따른 증폭기(100)는 240GHz 대역에서 최대 가용 이득(G _ma)이 단방향 이득(Unilateral Gain : U)보다 높게 나타나는 것을 볼 수 있다.

도 5는 본 발명의 일 실시예에 따른 멀티 스테이지 증폭기(Multi Stage Amplifier)를 나타낸 도면이다. 여기서는 4 단 증폭기를 나타내었다.

도 5를 참조하면, 멀티 스테이지 증폭기(200)는 제1 증폭기(200-1), 제2 증폭기(200-2), 제3 증폭기(200-3), 및 제4 증폭기(200-4)를 포함할 수 있다. 제1 증폭기(200-1), 제2 증폭기(200-2), 제3 증폭기(200-3), 및 제4 증폭기(200-4)는 일렬로 배열될 수 있다. 제1 증폭기(200-1), 제2 증폭기(200-2), 제3 증폭기(200-3), 및 제4 증폭기(200-4)는 도 1에 도시된 증폭기와 동일 또는 유사한 구성으로 이루어질 수 있다.

제1 증폭기(200-1), 제2 증폭기(200-2), 제3 증폭기(200-3), 및 제4 증폭기(200-4)의 상측과 하측에는 각각 그라운드(214)가 이격되어 마련될 수 있다. 이웃하는 증폭기들의 입력 전송 선로(202)와 출력 전송 선로(204)는 종단이 서로 연결되어 마련될 수 있다.

여기서, 4 단 증폭기(200) 2개를 일렬로 배열하면, 8 단 증폭기가 될 수 있다. 또한, 4 단 증폭기(200) 3개를 일렬로 배열하면, 12 단 증폭기가 될 수 있다.

도 6은 본 발명의 일 실시예에 따른 멀티 스테이지 증폭기의 이득을 나타낸 그래프이다. 도 6을 참조하면, 240GHz 대역에서 4 단 증폭기, 8 단 증폭기, 및 12 단 증폭기로 갈수록 이득이 8dB씩 증가하는 것을 볼 수 있다.

도 7은 본 발명의 일 실시예에 따른 라디에이터를 개략적으로 나타낸 도면이고, 도 8은 본 발명의 일 실시예에 따른 라디에이터의 레이아웃 일부를 나타낸 도면이다.

도 7 및 도 8을 참조하면, 라디에이터(300)는 복수 개의 패치 안테나(302), 복수 개의 증폭기(304), 및 복수 개의 커플링 방지부(306)를 포함할 수 있다. 라디에이터(300)는 테라헤르츠 대역(예를 들어, 100GHz ~ 10THz 대역)에서 공진 주파수를 가지도록 마련될 수 있다.

여기서는, 설명의 편의상 8개의 포트를 가지는 라디에이터를 나타내었으나, 이에 한정되는 것은 아니며 라디에이터는 N개(N은 2 이상의 자연수)의 포트를 구비할 수 있다.

복수 개의 패치 안테나(302), 복수 개의 증폭기(304), 및 복수 개의 커플링 방지부(306)는 라디에이터(300)의 일면에 마련될 수 있다. 라디에이터(300)에는 접지면(미도시)이 형성될 수 있다. 복수 개의 패치 안테나(302)의 전송 선로 및 인덕터 등은 CMOS 공정의 백 엔드 라인 층(Back-End-of-Line layer : BEOL)에 접지면과 함께 마련될 수 있다.

복수 개의 패치 안테나(302)는 제1 패치 안테나(302-1) 내지 제8 패치 안테나(302-8)를 포함할 수 있다. 제1 패치 안테나(302-1) 내지 제8 패치 안테나(302-8)는 라디에이터(300)의 중심을 기준으로 일정 각도(즉, 45도) 간격으로 이격되어 배열될 수 있다. 즉, N개의 패치 안테나가 라디에이터(300)의 중심을 기준으로 360°/N 간격으로 이격 되어 배열될 수 있다. 복수 개의 패치 안테나(302)는 라디에이터(300)의 중심에서 외측으로 갈수록 폭이 넓어지는 구간을 포함할 수 있다.

제1 패치 안테나(302-1) 내지 제8 패치 안테나(302-8)는 각각 제1 포트(P1) 내지 제8 포트(P8)와 연결될 수 있다. 제1 패치 안테나(302-1) 내지 제8 패치 안테나(302-8)에는 제1 포트(P1) 내지 제8 포트(P8)와 각각 연결되기 위한 포트 연결부(311)가 제1 패치 안테나(302-1) 내지 제8 패치 안테나(302-8)의 외측으로 돌출되어 마련될 수 있다.

또한, 제1 패치 안테나(302-1) 내지 제8 패치 안테나(302-8)에는 포트 연결부(311)의 양 측을 따라 제1 패치 안테나(302-1) 내지 제8 패치 안테나(302-8)의 내측으로 슬롯(313)이 마련될 수 있다. 슬롯(313)은 각 패치 안테나의 격리도(Isolation)를 높이기 위해 마련될 수 있다.

복수 개의 증폭기(304)는 제1 증폭기(304-1) 내지 제8 증폭기(304-8)를 포함할 수 있다. 제1 증폭기(304-1) 내지 제8 증폭기(304-8)는 제1 포트(P1) 내지 제8 포트(P8)들 사이에 각각 마련될 수 있다. 제1 증폭기(304-1) 내지 제8 증폭기(304-8)는 제1 패치 안테나(302-1) 내지 제8 패치 안테나(302-8)의 외측에서 제1 패치 안테나(302-1) 내지 제8 패치 안테나(302-8)와 이격되어 마련될 수 있다. 제1 증폭기(304-1) 내지 제8 증폭기(304-8)는 제1 패치 안테나(302-1) 내지 제8 패치 안테나(302-8)의 외측에서 일렬로 배열될 수 있다. 예시적인 실시예에서, 제1 증폭기(304-1) 내지 제8 증폭기(304-8)는 4 단 증폭기일 수 있으나, 이에 한정되는 것은 아니다.

제1 증폭기(304-1) 내지 제8 증폭기(304-8)는 이웃하는 증폭기들의 입력단과 출력단이 물고 물리도록 마련될 수 있다. 즉, 제1 증폭기(304-1)의 출력단은 제2 증폭기(304-2)의 입력단과 연결되고, 제2 증폭기(204-2)의 출력단은 제3 증폭기(304-3)의 입력단과 연결되며, 제3 증폭기(204-3)의 출력단은 제4 증폭기(304-4)의 입력단과 연결될 수 있으며, 이러한 방식으로 이웃하는 증폭기들의 입력단과 출력단이 물고 물리도록 연결될 수 있다.

이에 따라, 제1 증폭기(304-1) 내지 제8 증폭기(304-8)는 링 오실레이터를 구현할 수 있게 된다. 즉, 제1 증폭기(304-1) 내지 제8 증폭기(304-8)가 캐스캐이드(Cascade) 방식으로 연결되며, 종단 증폭기인 제8 증폭기(304-8)의 출력이 초단 증폭기인 제1 증폭기(304-1)의 입력 단자에 연결되어 폐쇄 루프(Closed Loop)를 형성하여 링 발진기를 구성하게 된다.

제1 증폭기(304-1)는 제1 패치 안테나(302-1)와 제2 패치 안테나(302-2) 사이에 마련될 수 있다. 제1 증폭기(304-1)의 입력단은 제1 포트(P1)에 연결되고, 제1 증폭기(304-1)의 출력단은 제2 포트(P2)에 연결될 수 있다. 제1 증폭기(304-1)의 출력의 일부는 제2 패치 안테나(302-2)의 급전 전력으로 사용될 수 있다. 제1 증폭기(304-1)의 나머지 출력은 제2 증폭기(304-2)를 구동시키는데 사용될 수 있다.

제2 증폭기(304-2)는 제2 패치 안테나(302-2)와 제3 패치 안테나(302-3) 사이에 마련될 수 있다. 제2 증폭기(304-2)의 입력단은 제2 포트(P2)에 연결되고, 제2 증폭기(304-2)의 출력단은 제3 포트(P3)에 연결될 수 있다. 제2 증폭기(304-2)의 출력의 일부는 제3 패치 안테나(302-3)의 급전 전력으로 사용될 수 있다. 제2 증폭기(304-2)의 나머지 출력은 제3 증폭기(304-3)를 구동시키는데 사용될 수 있다.

제3 증폭기(304-3)는 제3 패치 안테나(302-3)와 제4 패치 안테나(302-4) 사이에 마련될 수 있다. 제3 증폭기(304-3)의 입력단은 제3 포트(P3)에 연결되고, 제3 증폭기(304-3)의 출력단은 제4 포트(P4)에 연결될 수 있다. 제3 증폭기(304-3)의 출력의 일부는 제4 패치 안테나(302-4)의 급전 전력으로 사용될 수 있다. 제3 증폭기(304-3)의 나머지 출력은 제4 증폭기(304-4)를 구동시키는데 사용될 수 있다. 이와 마찬가지의 방식으로, 제4 증폭기(304-4) 내지 제8 증폭기(304-8)도 설명될 수 있다. 즉, 개시되는 실시예에서는 다중 모드 여기 등 다중 포트 발진기의 문제가 발생하지 않도록 링 오실레이터를 구현하는 각 증폭기의 출력이 각 패치 안테나를 직접 구동시키는데 사용되게 된다.

복수 개의 커플링 방지부(306)는 복수 개의 패치 안테나(302)와 복수 개의 증폭기(304) 간의 커플링이 발생되는 것을 방지하도록 마련될 수 있다. 복수 개의 커플링 방지부(306)는 복수 개의 패치 안테나(302)와 복수 개의 증폭기(304) 사이에 마련될 수 있다. 복수 개의 커플링 방지부(306)는 제1 커플링 방지부(306-1) 내지 제8 커플링 방지부(306-8)를 포함할 수 있다.

제1 커플링 방지부(306-1) 내지 제8 커플링 방지부(306-8)는 그라운드로 이루어질 수 있다. 즉, 제1 커플링 방지부(306-1) 내지 제8 커플링 방지부(306-8)는 라디에이터(300)의 접지면과 전기적으로 연결될 수 있다.

제1 커플링 방지부(306-1)는 제1 증폭기(304-1)와 제1 패치 안테나(302-1) 및 제2 패치 안테나(302-2) 사이에 마련될 수 있다. 제2 커플링 방지부(306-2)는 제2 증폭기(304-2)와 제2 패치 안테나(302-2) 및 제3 패치 안테나(302-3) 사이에 마련될 수 있다. 제3 커플링 방지부(306-3)는 제3 증폭기(304-2)와 제3 패치 안테나(302-3) 및 제4 패치 안테나(302-4) 사이에 마련될 수 있다. 이와 마찬가지의 방식으로, 제4 커플링 방지부(306-4) 내지 제8 커플링 방지부(306-8)도 배치될 수 있다.

여기서, N개의 단위 증폭기로 구현되는 링 발진기가 sub-THz 발진 신호를 형성하면, 개별 단위 증폭기는 360°/N의 위상 지연을 가지고 발진 신호를 각 패치 안테나를 통해 방사하게 되며, 그로 인해 공간에서 손실 없이 전력 결합이 되기 때문에 sub-THz 대역에서 수동 전력 결합기 사용에 따른 큰 손실을 방지할 수 있게 된다.

또한, 위 실시예에서 각 단위 증폭기 별로 360°/8 = 45° 위상 지연이 순차적으로 되어 공간에서 신호가 결합되기 때문에, 매우 우수한 축비(Axial Ratio)를 가지는 원형 편파를 발생시키게 된다.

개시되는 실시예에 의하면, 라디에이터(300)는 위상이 45도씩 쉬프트 되는 복수 개의 패치 안테나(302)를 통해 원형 편파를 만들 수 있으며, 각 패치 안테나(302-1 ~ 302-8)의 방사 전력이 공간 상에서 커플링 되어 합쳐지기 때문에 그 출력을 향상시킬 수 있게 된다.

도 9는 본 발명의 일 실시예에 따른 라디에이터에서 각 단위 증폭기의 출력 전압을 나타낸 그래프이다. 여기서는, 65nm CMOS를 이용한 250 GHz 방사체의 경우를 나타내었다. 각 단위 증폭기는 45°의 위상 지연을 가지고 P _out = -0.36 dBm의 개별 출력 전력을 발생시킬 수 있다.

도 10은 본 발명의 일 실시예에 따른 라디에이터의 시뮬레이션 결과를 나타낸 도면이다. 도 10을 참조하면, 라디에이터(300)는 안테나 이득 3.2dBi, 방사 효율 30%, 우수한 축비(axial-ratio), 및 발진 주파수에서 안테나 임피던스의 리액턴스(Reactance) 성분이 0(공진 조건)이 되는 것을 확인할 수 있다.

여기서, 공간 전력 결합을 통해 설계된 라디에이터(300)의 총 출력 전력은 단위 증폭기의 개수가 8개(N=8)일 때, -0.36dBm + 9dB(N=8) = 8.64dBm이 되게 된다. 따라서, 28nm 공정을 적용하고 CMOS의 소자의 최대 발진 주파수를 개선하면 + 10dBm을 상회하는 출력 전력을 발생시킬 수 있게 된다.

도 11은 본 발명의 일 실시예에 따른 라디에이터의 레이아웃을 나타낸 도면이다.

도 11의 (a)에서 라디에이터(300)는 1.5mm×1.5mm의 크기로 제작될 수 있다. 한편, 도 11의 (b)에서와 같이, 라디에이터(300)의 상부에 렌즈 안테나(320)가 마련될 수 있다. 이로써, 높은 EIRP(Effective Isotropically Radiated Power)를 구현할 수 있게 된다.

도 12는 본 발명의 일 실시예에 따른 테라헤르츠 대역의 전력 증폭기를 개략적으로 나타낸 도면이다. 도 12에 도시된 전력 증폭기는 자체 발진이 되지 않고 원형 편파를 지원하는 고효율의 테라헤르츠 대역의 전력 증폭기이다.

도 12를 참조하면, 전력 증폭기(350)는 복수 개의 패치 안테나(302), 복수 개의 증폭기(304), 및 복수 개의 커플링 방지부(306)를 포함할 수 있다. 여기서, 제1 증폭기(304-1) 내지 제7 증폭기(304-7)은 캐스캐이드(Cascade) 방식으로 연결될 수 있다. 초단 증폭기인 제1 증폭기(304-1)의 입력단에는 변조 신호 발생기(308)가 마련될 수 있다. 예시적인 실시예에서, 변조 신호 발생기(308)는 IQ 변조 신호를 발생시키며, 발생된 IQ 변조 신호는 제1 증폭기(304-1)로 입력될 수 있다. 또한, 발생된 IQ 변조 신호는 제1 패치 안테나(302)로 입력될 수 있다.

또한, 종단 증폭기인 제7 증폭기(304-7)의 출력단에는 더미 부하(310)가 연결될 수 있다. 제7 증폭기(304-7)의 출력단은 제8 패치 안테나(302-8)와 더미 부하(310)에 병렬 연결되어 임피던스 부정합을 해결하면서 오픈 루프(Open Loop) 구조가 될 수 있다. 즉, 제1 증폭기(304-1)부터 제7 증폭기(304-7)까지는 캐스캐이드(Cascade) 방식으로 연결되고, 초단 증폭기인 제1 증폭기(304-1)와 종단 증폭기인 제7 증폭기(304-7)가 전기적으로 분리되어 오픈 루프(Open Loop) 구조를 이룰 수 있다.

이와 같이, 제1 증폭기(304-1) 내지 제7 증폭기(304-7)가 캐스캐이드(Cascade) 방식으로 연결되면서 오픈 루프(Open Loop) 구조를 가짐에 따라, 도 7에 도시된 라디에이터(200)와는 달리 자체 발진이 되지 않고 자유 공간에서 출력 전력을 결합시켜 고효율의 전력 증폭기(350)를 구현할 수 있게 된다.

또한, 각 증폭기(304)는 45°위상 지연을 순차적으로 가지고 공간에서 신호가 결합됨에 따라 전력 증폭기(350)는 원형 편파를 지원할 수 있게 되며, 각 증폭기(304)의 출력단에는 의사 전송 선로를 이용한 지연 선로(Delay Line)(312)가 구비되어 원하는 위상을 미세 조정할 수 있게 구현될 수 있다.

여기서, 각 증폭기(304)의 이득은 각 증폭기(304)가 연결된 각 패치 안테나(302)에서 방사된 방사 전력을 보상하여 각 증폭기(304)의 출력 전압 크기가 N개의 증폭기(304) 모두 동일하도록 설정할 수 있다.

도 13은 본 발명의 일 실시예에 따른 전력 증폭기의 각 단위 증폭기의 출력 전압을 나타낸 도면으로, 도 7에 도시된 폐쇄 루프 형태의 라디에이터의 경우와 유사한 출력 성능을 보이는 것을 확인할 수 있다.

한편, 개시되는 실시예의 라디에이터(300)의 증폭기(304)에 커플러(Coupler)를 사용하여 개별 라디에이터의 공진 신호의 일부를 다른 라디에이터에 전기적으로 결합시킴으로써, 다수의 라디에이터가 동일한 공진 주파수에서 동작하는 발진기 동기화(Oscillation Synchronization) 현상을 유도하여 공간 전력 결합(Spatial Power Combining)을 구현할 수 있다.

도 14는 개시되는 일 실시예에 따른 라디에이터를 이용한 공간 전력 결합을 나타낸 도면이다. 여기서는 4개의 라디에이터의 전력을 공간에서 결합시키기 위한 구성을 도시하였으나, 이에 한정되는 것은 아니며 그 이외의 복수 개의 라디에이터의 전력을 공간에서 결합시킬 수 있다.

도 14를 참조하면, 제1 라디에이터(300-1) 내지 제4 라디에이터(300-4)가 상하 좌우로 배치될 수 있다. 여기서, 이웃하는 라디에이터 사이에 커플러(330)를 마련하여 이웃하는 라디에이터들을 전기적으로 결합시킬 수 있다. 예시적인 실시예에서, 커플러(330)는 λ/4 커플러가 사용될 수 있다.

이와 같이, 커플러(330)를 통해 이웃하는 라디에이터들을 전기적으로 결합하여 공진 주파수를 동기화시키면, 다수 개의 라디에이터(300-1 ~ 300-4)의 출력이 공간 상에서 결합하여 매우 높은 EIRP(Effective Isotropically Radiated Power)를 구현할 수 있게 된다. 한편, 공진 주파수 동기화 방법은 커플러(330)에 의한 방법 이외에도 온 칩 트랜스포머(On-chip Transformer) 등 전기 신호의 일부를 결합할 수 있는 다양한 방법이 사용될 수 있다.

도 15 및 도 16은 개시되는 일 실시예에 따른 라디에이터를 이용한 공간 전력 결합의 다른 실시예를 나타낸 도면이다.

도 15를 참조하면, 제1 라디에이터(300-1) 내지 제4 라디에이터(300-4)가 일렬로 배열될 수 있다. 그리고, 이웃하는 라디에이터를 전송 선로 라인이 연결할 수 있다.

즉, 제1 라디에이터(300-1)와 제2 라디에이터(300-2)를 제1 전송 선로 라인(340-1)이 연결하고, 제2 라디에이터(300-2)와 제3 라디에이터(300-3)를 제2 전송 선로 라인(340-2)이 연결하며, 제3 라디에이터(300-3)와 제4 라디에이터(300-4)를 제3 전송 선로 라인(340-3)이 연결할 수 있다. 제1 라디에이터(300-1) 내지 제4 라디에이터(300-4)는 각 전송 선로 라인(340-1 ~ 340-3)에 의해 직렬로 연결될 수 있다.

여기서, 각 전송 선로 라인(340-1 ~ 340-3)은 라디에이터의 정상 모드 발진을 지원하기 위해 기 설정된 위상 지연(예를 들어, 135°)를 포함함으로써, 다수의 라디에이터의 결합에 따른 고차 공진 모드를 피할 수 있게 된다.

도 16을 참조하면, 제1 라디에이터(300-1) 내지 제4 라디에이터(300-4)가 상하 좌우로 배열될 수 있다. 그리고, 이웃하는 라디에이터를 전송 선로 라인이 연결할 수 있다.

즉, 제1 라디에이터(300-1)와 제2 라디에이터(300-2)를 제1 전송 선로 라인(340-1)이 연결하고, 제2 라디에이터(300-2)와 제3 라디에이터(300-3)를 제2 전송 선로 라인(340-2)이 연결하며, 제3 라디에이터(300-3)와 제4 라디에이터(300-4)를 제3 전송 선로 라인(340-3)이 연결할 수 있다. 제4 라디에이터(300-4)와 제1 라디에이터(300-1)를 제4 전송 선로 라인(340-4)이 연결할 수 있다. 제1 라디에이터(300-1) 내지 제4 라디에이터(300-4)는 각 전송 선로 라인(340-1 ~ 340-4)에 의해 루프 형태로 연결될 수 있다.

여기서, 각 전송 선로 라인(340-1 ~ 340-4)은 라디에이터의 정상 모드 발진을 지원하기 위해 기 설정된 위상 지연(예를 들어, 135°)를 포함함으로써, 다수의 라디에이터의 결합에 따른 고차 공진 모드를 피할 수 있게 된다.

도 17은 개시되는 일 실시예에 따른 인젝션 락드(Injection Locked) 발진기를 나타낸 도면이다. 여기서는, 라디에이터(300)에 인젝션 락드 시스템(360)을 적용하여 정밀한 출력 주파수의 발생을 가능하게 하며, 그로 인해 THz 무선통신용 송신기의 인젝션 락드 발진기(400)로 활용 가능하게 된다. 도 17에서는 인젝션 락드 주파수가 240GHz인 것을 일 예로 나타내었다.

예시적인 실시예에서, 인젝션 락드 시스템(360)은 10GHz의 신호를 발생시키는 신호 제너레이터(361), 10GHz의 신호를 8배 체배시키는 제1 주파수 체배기(363), 제1 주파수 체배기(363)에서 출력되는 80GHz의 신호를 증폭시키는 구동 증폭기(365), 구동 증폭기(365)에서 출력되는 80GHz의 신호를 3배 체배시키는 제2 주파수 체배기(367), 제2 주파수 체배기(367)에서 출력되는 240GHz의 신호를 증폭시키는 전력 증폭기(369), 및 전력 증폭기(369)에 의해 증폭된 240GHz의 신호를 라디에이터(300)로 주입시키는 트랜스포머(371)를 포함할 수 있다. 여기서, 트랜스포머(371)는 λ/4 트랜스포머일 수 있다.

이와 같이, 인젝션 락드 시스템(360)을 통해 240GHz의 신호를 라디에이터(300)로 주입시키고 고정시킴으로써, 테라헤르츠 대역의 무선통신용 송신기의 인젝션 락드 발진기(400)로 활용 할 수 있게 된다.

이상에서 본 발명의 대표적인 실시예들을 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims

테라헤르츠 대역의 증폭기로서,

트랜지스터;

상기 트랜지스터의 게이트에 연결되는 입력 전송 선로;

상기 트랜지스터의 드레인에 연결되는 출력 전송 선로;

일단이 상기 입력 전송 선로에 연결되고, 타단이 상기 출력 전송 선로에 연결되는 피드백 전송 선로;

일단이 상기 입력 전송 선로에 연결되는 제1 매칭 전송 선로; 및

일단이 상기 출력 전송 선로에 연결되는 제2 매칭 전송 선로를 포함하는, 테라헤르츠 대역의 증폭기.
청구항 1에 있어서,

상기 피드백 전송 선로는, 상기 트랜지스터의 출력 일부가 상기 트랜지스터로 다시 입력되도록 마련되고,

상기 제1 매칭 전송 선로는, 상기 피드백 전송 선로의 일단이 상기 입력 전송 선로에 연결된 지점에서 상기 입력 전송 선로와 연결되고,

상기 제2 매칭 전송 선로는, 상기 피드백 전송 선로의 타단이 상기 출력 전송 선로에 연결된 지점에서 상기 출력 전송 선로와 연결되는, 테라헤르츠 대역의 증폭기.
청구항 2에 있어서,

상기 제1 매칭 전송 선로는, 상기 증폭기의 입력 측이 기 설정된 매칭 임피던스를 갖도록 마련되고,

상기 제2 매칭 전송 선로는, 상기 증폭기의 출력 측이 기 설정된 매칭 임피던스를 갖도록 마련되는, 테라헤르츠 대역의 증폭기.
청구항 3에 있어서,

상기 증폭기의 입력 측 어드미턴스(Y _i)는 하기 수학식 1로 나타내고, 상기 제1 매칭 전송 선로는 어드미턴스 값이 -jB _i가 되도록 마련되는, 테라헤르츠 대역의 증폭기.

(수학식 1)

Z ₀: 기 설정된 매칭 임피던스

jB _i: 입력 전송 선로 및 피드백 전송 선로에 의한 서셉턴스
청구항 3에 있어서,

상기 증폭기의 출력 측 어드미턴스(Y _o)는 하기 수학식 2로 나타내고, 상기 제2 매칭 전송 선로는 어드미턴스 값이 -jB _o가 되도록 마련되는, 테라헤르츠 대역의 증폭기.

(수학식 2)

Z ₀: 기 설정된 매칭 임피던스

jB _o : 출력 전송 선로 및 피드백 전송 선로에 의한 서셉턴스
청구항 1에 있어서,

복수 개의 상기 증폭기가 일렬로 배열되어 멀티 스테이지 증폭기를 이루는, 테라헤르츠 대역의 증폭기.
트랜지스터, 상기 트랜지스터의 게이트에 연결되는 입력 전송 선로, 상기 트랜지스터의 드레인에 연결되는 출력 전송 선로, 일단이 상기 입력 전송 선로에 연결되고, 타단이 상기 출력 전송 선로에 연결되는 피드백 전송 선로, 일단이 상기 입력 전송 선로에 연결되는 제1 매칭 전송 선로, 및 일단이 상기 출력 전송 선로에 연결되는 제2 매칭 전송 선로를 포함하는 테라헤르츠 대역의 증폭기의 설계 방법으로서,

상기 증폭기의 입력 측 임피던스 및 출력 측 임피던스의 실수 값이 기 설정된 매칭 임피던스가 되는 상기 입력 전송 선로, 상기 출력 전송 선로, 및 상기 피드백 전송 선로의 데이터 세트들을 추출하는 단계;

상기 추출한 데이터 세트들에 대해 최대 가용 이득을 각각 산출하는 단계;

상기 추출한 데이터 세트들 중 상기 입력 전송 선로, 상기 출력 전송 선로, 및 상기 피드백 전송 선로의 길이 변화에 대한 민감도가 기 설정된 수준 이하인 데이터 세트들을 후보 데이터 세트로 추출하는 단계;

상기 후보 데이터 세트들 중 상기 최대 가용 이득이 가장 큰 후보 데이터 세트를 선정하는 단계; 및

상기 선정된 후보 데이터 세트에 대해 상기 증폭기의 입력 측 임피던스 및 출력 측 임피던스가 각각 기 설정된 매칭 임피던스가 되도록 하는 상기 제1 매칭 선로 및 상기 제2 매칭 선로를 설정하는 단계를 포함하는, 테라헤르츠 대역의 증폭기의 설계 방법.
테라헤르츠 대역의 라디에이터로서,

상기 라디에이터의 중심을 기준으로 일정 각도 간격으로 상호 이격되어 배치되는 복수 개의 패치 안테나; 및

상기 복수 개의 패치 안테나의 외측에서 상기 복수 개의 패치 안테나와 이격되어 마련되고, 링 오실레이터의 구조로 이루어지는 복수 개의 증폭기를 포함하는, 라디에이터.
청구항 8에 있어서,

상기 복수 개의 패치 안테나는, 복수 개의 포트와 각각 연결되고,

상기 라디에이터는, 상기 포트와 연결되는 포트 연결부를 더 포함하며,

상기 복수 개의 증폭기는, N개(N은 2이상의 자연수)로 마련되고,

상기 N개의 증폭기는 각각 360°/N의 위상 지연을 가지고 발진 신호를 각 패치 안테나를 통해 방사하도록 마련되며, 상기 N개의 증폭기에서 상기 위상 지연이 순차적으로 이루어져 원형 편파를 발생시키도록 마련되는, 라디에이터.
청구항 9에 있어서,

상기 라디에이터는,

상기 각 패치 안테나에 마련되고, 상기 포트 연결부의 양측을 따라 해당 패치 안테나의 내측으로 마련되는 슬롯을 더 포함하는, 라디에이터.
청구항 8에 있어서,

상기 복수 개의 패치 안테나는, 복수 개의 포트와 각각 연결되고,

상기 복수 개의 증폭기는 캐스캐이드(Cascade) 방식으로 연결되며, 상기 복수 개의 증폭기들 중 종단 증폭기의 출력단이 상기 복수 개의 증폭기들 중 초단 증폭기의 입력단에 연결되어 폐쇄 루프(Closed Loop)를 형성하도록 마련되며,

각 증폭기의 출력의 일부는 해당 증폭기의 출력과 대응되는 위치에 배치된 패치 안테나의 급전 전력으로 사용되고, 각 증폭기의 나머지 출력은 해당 증폭기와 이웃한 증폭기의 구동 전력으로 사용되는, 라디에이터.
청구항 8에 있어서,

상기 증폭기는,

트랜지스터;

상기 트랜지스터의 게이트에 연결되는 입력 전송 선로;

상기 트랜지스터의 드레인에 연결되는 출력 전송 선로;

일단이 상기 입력 전송 선로에 연결되고, 타단이 상기 출력 전송 선로에 연결되는 피드백 전송 선로;

일단이 상기 입력 전송 선로에 연결되는 제1 매칭 전송 선로; 및

일단이 상기 출력 전송 선로에 연결되는 제2 매칭 전송 선로를 포함하는, 라디에이터.
청구항 8에 있어서,

상기 라디에이터는,

상기 복수 개의 패치 안테나 및 상기 복수 개의 증폭기 사이에 마련되고, 상기 복수 개의 패치 안테나 및 상기 복수 개의 증폭기 간의 커플링을 방지하는 복수 개의 커플링 방지부를 더 포함하는, 라디에이터.
청구항 13에 있어서,

상기 복수 개의 패치 안테나 및 상기 복수 개의 증폭기는, 상기 라디에이터의 일면에 마련되고,

상기 라디에이터에는 접지면이 마련되며,

상기 커플링 방지부는, 상기 접지면과 전기적으로 연결되는 그라운드로 이루어지는, 라디에이터.
청구항 8에 있어서,

상기 라디에이터는,

상기 라디에이터의 상부에 마련되는 렌즈 안테나를 더 포함하는, 라디에이터.
테라헤르츠 대역의 복수 개의 라디에이터; 및

상기 복수 개의 라디에이터들 중 이웃하는 라디에이터들을 전기적으로 결합하여 공진 주파수를 동기화시켜 상기 복수 개의 라디에이터들의 출력이 공간 전력 결합되도록 하는 전기적 결합부를 포함하며,

상기 복수 개의 라디에이터들은 각각,

상기 라디에이터의 중심을 기준으로 일정 각도 간격으로 상호 이격되어 배치되는 복수 개의 패치 안테나; 및

상기 복수 개의 패치 안테나의 외측에서 상기 복수 개의 패치 안테나와 이격되어 마련되고, 링 오실레이터의 구조로 이루어지는 복수 개의 증폭기를 포함하는, 라디에이터.
청구항 16에 있어서,

상기 전기적 결합부는,

상기 이웃하는 라디에이터들 사이에 마련되는 커플러(Coupler)인, 라디에이터.
테라헤르츠 대역의 복수 개의 라디에이터; 및

상기 복수 개의 라디에이터들 중 이웃하는 라디에이터들을 연결하며 마련되는 전송 선로 라인을 포함하며,

상기 복수 개의 라디에이터들은 각각,

상기 라디에이터의 중심을 기준으로 일정 각도 간격으로 상호 이격되어 배치되는 복수 개의 패치 안테나; 및

상기 복수 개의 패치 안테나의 외측에서 상기 복수 개의 패치 안테나와 이격되어 마련되고, 링 오실레이터의 구조로 이루어지는 복수 개의 증폭기를 포함하는, 라디에이터.
청구항 18에 있어서,

상기 전송 선로 라인은,

상기 라디에이터의 정상 모드 발진을 지원하기 위해 기 설정된 위상 지연을 포함하도록 마련되는, 라디에이터.
테라헤르츠 대역의 증폭기로서,

상기 증폭기의 중심을 기준으로 일정 각도 간격으로 상호 이격되어 배치되는 복수 개의 패치 안테나;

상기 복수 개의 패치 안테나의 외측에서 상기 복수 개의 패치 안테나와 이격되어 마련되는 복수 개의 단위 증폭기;

상기 복수 개의 단위 증폭기 중 초단 증폭기의 입력단에 연결되는 변조 신호 발생기; 및

상기 복수 개의 단위 증폭기 중 종단 증폭기의 출력단에 연결되는 더미 부하를 포함하고,

상기 초단 증폭기부터 상기 종단 증폭기까지 캐스캐이드 방식으로 연결되고, 상기 초단 증폭기와 상기 종단 증폭기는 전기적으로 분리되어 오픈 루프(Open Loop) 구조로 이루어지는, 증폭기.