KR20190099947A - Dll 기반의 주파수 변화 판별기 - Google Patents

Dll 기반의 주파수 변화 판별기 Download PDF

Info

Publication number
KR20190099947A
KR20190099947A KR1020180020047A KR20180020047A KR20190099947A KR 20190099947 A KR20190099947 A KR 20190099947A KR 1020180020047 A KR1020180020047 A KR 1020180020047A KR 20180020047 A KR20180020047 A KR 20180020047A KR 20190099947 A KR20190099947 A KR 20190099947A
Authority
KR
South Korea
Prior art keywords
delay
signal
unit
fine
coarse
Prior art date
Application number
KR1020180020047A
Other languages
English (en)
Other versions
KR102056536B1 (ko
Inventor
최재혁
박선의
김주엽
윤희인
신수환
Original Assignee
주식회사 알앤에스랩
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 알앤에스랩, 울산과학기술원 filed Critical 주식회사 알앤에스랩
Priority to KR1020180020047A priority Critical patent/KR102056536B1/ko
Publication of KR20190099947A publication Critical patent/KR20190099947A/ko
Application granted granted Critical
Publication of KR102056536B1 publication Critical patent/KR102056536B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 외부 요인에 따라 주파수가 변화되는 입력 신호를 지연시킨 지연 신호가 입력 신호와 위상 동기되도록 동작하는 DLL 기반의 주파수 변화 판별기에 관한 것으로서, 입력 신호와 지연 신호 간의 위상 차이에 따라, 코스 지연(coarse delay) 신호, 및 외부 요인에 따른 입력 신호의 주파수 변화가 반영된 파인 지연(fine delay) 신호를 출력하는 지연 신호 출력부, 지연 신호 출력부로부터의 코스 지연 신호에 의해 조절되는 코스 지연 시간을 통해 입력 신호를 코스 지연시키는 코스 지연부, 및 지연 신호 출력부로부터의 파인 지연 신호에 의해 조절되는 파인 지연 시간을 통해 코스 지연된 입력 신호를 파인 지연시켜 지연 신호를 출력하는 파인 지연부를 포함하는 것을 특징으로 한다.

Description

DLL 기반의 주파수 변화 판별기{FREQUENCY DISCRIMINATOR BASED ON DELAY LOCKED LOOP}
본 발명은 DLL 기반의 주파수 변화 판별기에 관한 것으로서, 더욱 상세하게는 외부 요인에 따라 변화되는 입력 신호의 주파수를 트랙킹하기 위한 DLL 기반의 주파수 변화 판별기에 관한 것이다.
최근 지속적인 산업개발과 중국발 스모그 유입 등의 이유로 공기 중 부유하는 미세먼지의 농도가 크게 증가하고 있는 추세이다. 이러한 미세먼지는 인체로 흡입될 경우에 호흡 및 심혈관계 질환의 원인이 될 뿐만 아니라, 천식 및 아토피성 피부염 등의 알레르기성 질환을 악화시킨다.
이에 따라, 근래에는 베타선 흡수법을 이용한 대기질 질량측정기, 이동형 전기이동도 분급장치, 광학입자계수기, 진동수정 마이크로 저울 등을 이용하여 미세먼지의 양을 검출하는 방법이 적용되고 있으며, 상기한 방법은 인위적인 시료 채취 과정을 통하여 미세먼지를 검출하는 방식으로 이루어진다.
본 발명의 배경기술은 대한민국 등록특허공보 제10-1785566(2017.10.17. 공고)에 개시되어 있다.
본 발명의 일 측면에 따른 목적은 DLL(Delay Locked Loop)을 활용하여 미세먼지의 농도 변화를 보다 효과적으로 감지하고 가시적으로 확인할 수 있는 DLL 기반의 주파수 변화 판별기를 제공하는 것이다.
본 발명의 일 측면에 따른 DLL 기반의 주파수 변화 판별기는 외부 요인에 따라 주파수가 변화되는 입력 신호를 지연시킨 지연 신호가 상기 입력 신호와 위상 동기되도록 동작하며, 상기 입력 신호와 상기 지연 신호 간의 위상 차이에 따라, 코스 지연(coarse delay) 신호, 및 상기 외부 요인에 따른 상기 입력 신호의 주파수 변화가 반영된 파인 지연(fine delay) 신호를 출력하는 지연 신호 출력부, 상기 지연 신호 출력부로부터의 상기 코스 지연 신호에 의해 조절되는 코스 지연 시간을 통해 상기 입력 신호를 코스 지연시키는 코스 지연부, 및 상기 지연 신호 출력부로부터의 상기 파인 지연 신호에 의해 조절되는 파인 지연 시간을 통해 상기 코스 지연된 입력 신호를 파인 지연시켜 상기 지연 신호를 출력하는 파인 지연부를 포함하는 것을 특징으로 한다.
본 발명에 있어 상기 지연 신호 출력부는, 상기 입력 신호와 상기 지연 신호 간의 위상 차이를 검출하는 위상 검출부, 상기 위상 검출부에 의해 검출된 위상 차이에 따라 n-비트(n-bit, n은 자연수)의 디지털 코드로서 상기 코스 지연 신호를 출력하는 코스 지연 신호 출력부, 및 상기 위상 검출부에 의해 검출된 위상 차이에 따라 m-비트(m-bit, m은 자연수)의 디지털 코드로서 상기 파인 지연 신호를 출력하는 파인 지연 신호 출력부를 포함하는 것을 특징으로 한다.
본 발명에 있어 상기 코스 지연부는, 인버터, 상기 인버터의 출력단에 접속된 커패시터 뱅크, 및 상기 커패시터 뱅크의 커패시턴스를 조절하기 위한 스위치부를 포함하는 제1 지연 셀(delay cell)을 복수 개 포함하고, 상기 코스 지연부는, 상기 코스 지연 신호에 의해 상기 각 제1 지연 셀에 포함된 각 스위치부의 온오프가 제어되어 상기 각 커패시터 뱅크의 커패시턴스가 조정됨으로써 조절되는 상기 코스 지연 시간을 통해 상기 입력 신호를 코스 지연시키는 것을 특징으로 한다.
본 발명은 상기 파인 지연 신호의 디지털 코드에 대응하여, 상기 파인 지연부에 의한 상기 파인 지연 시간을 조절하기 위한 제어 전압을 출력하는 제어 전압 출력부를 더 포함하는 것을 특징으로 한다.
본 발명에 있어 상기 파인 지연부는, 인버터, 및 상기 인버터의 출력단에 접속된 전압 가변 커패시터(varactor)를 포함하는 제2 지연 셀을 복수 개 포함하고, 상기 파인 지연부는, 상기 제어 전압 출력부로부터 출력되는 상기 제어 전압에 의해 상기 각 제2 지연 셀에 포함된 상기 각 전압 가변 커패시터의 커패시턴스가 조정됨으로써 조절되는 상기 파인 지연 시간을 통해 상기 코스 지연된 입력 신호를 파인 지연시키는 것을 특징으로 한다.
본 발명에 있어 상기 파인 지연 신호 출력부는, 상기 입력 신호의 주파수를 분주한 분주 주파수에 해당하는 속도로 상기 m-비트의 디지털 코드를 변화시켜 상기 파인 지연 신호를 출력하는 것을 특징으로 한다.
본 발명은 상기 제어 전압 출력부로부터 출력되는 상기 제어 전압을 측정하기 위한 전압 버퍼(voltage buffer)를 더 포함하는 것을 특징으로 한다.
본 발명은 m-비트의 디지털 코드로서의 상기 파인 지연 신호에 오버플로우(overflow)가 발생한 경우, 상기 코스 지연부와 상기 파인 지연부를 초기화시켜 오버플로우를 해소하는 초기화부를 더 포함하는 것을 특징으로 한다.
본 발명에 있어 상기 외부 요인은 미세먼지의 농도 변화이고, MEMS(Micro Electro Mechanical System) 기반의 FBAR(Film BulkAcoustic Resonator)이 적용되어 상기 미세먼지가 흡착됨에 따라 공진주파수가 변화되는 상기 입력 신호를 출력하는 미세먼지 센싱부를 더 포함하는 것을 특징으로 한다.
본 발명의 일 측면에 따르면, 본 발명은 미세먼지가 안착되는 경우 그 공진주파수가 변화되는 소정의 미세먼지 센서로부터의 입력 신호의 주파수 변화를 DLL을 기반으로 트랙킹함으로써 미세먼지의 농도 변화를 보다 효과적으로 감지할 수 있다.
도 1은 DLL의 기본적인 동작을 설명하기 위한 예시도이다.
도 2는 본 발명의 일 실시예에 따른 DLL 기반의 주파수 변화 판별기를 설명하기 위한 블록구성도이다.
도 3은 본 발명의 일 실시예에 따른 DLL 기반의 주파수 변화 판별기의 세부 구성을 설명하기 위한 블록구성도이다.
도 4는 본 발명의 일 실시예에 따른 DLL 기반의 주파수 변화 판별기의 구체적 실시예를 설명하기 위한 예시도이다.
도 5는 본 발명의 일 실시예에 따른 DLL 기반의 주파수 변화 판별기에서 코스 지연 과정에서 코스 지연 신호인 7-bit 디지털 코드의 변화를 도시한 예시도이다.
도 6은 본 발명의 일 실시예에 따른 DLL 기반의 주파수 변화 판별기에서 파인 지연 과정에서 파인 지연 신호인 10-bit 디지털 코드의 변화를 도시한 예시도이다.
도 7은 본 발명의 일 실시예에 따른 DLL 기반의 주파수 변화 판별기에서 미세먼지의 농도 변화에 따른 제어 전압의 변화를 도시한 예시도이다.
도 8은 본 발명의 일 실시예에 따른 DLL 기반의 주파수 변화 판별기에서 전압 버퍼의 출력을 도시한 예시도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 DLL 기반의 주파수 변화 판별기의 일 실시예를 설명한다. 이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 DLL의 기본적인 동작을 설명하기 위한 예시도이고, 도 2는 본 발명의 일 실시예에 따른 DLL 기반의 주파수 변화 판별기를 설명하기 위한 블록구성도이며, 도 3은 본 발명의 일 실시예에 따른 DLL 기반의 주파수 변화 판별기의 세부 구성을 설명하기 위한 블록구성도이고, 도 4는 본 발명의 일 실시예에 따른 DLL 기반의 주파수 변화 판별기의 구체적 실시예를 설명하기 위한 예시도이며, 도 5는 본 발명의 일 실시예에 따른 DLL 기반의 주파수 변화 판별기에서 코스 지연 과정에서 코스 지연 신호인 7-bit 디지털 코드의 변화를 도시한 예시도이고, 도 6은 본 발명의 일 실시예에 따른 DLL 기반의 주파수 변화 판별기에서 파인 지연 과정에서 파인 지연 신호인 10-bit 디지털 코드의 변화를 도시한 예시도이며, 도 7은 본 발명의 일 실시예에 따른 DLL 기반의 주파수 변화 판별기에서 미세먼지의 농도 변화에 따른 제어 전압의 변화를 도시한 예시도이고, 도 8은 본 발명의 일 실시예에 따른 DLL 기반의 주파수 변화 판별기에서 전압 버퍼의 출력을 도시한 예시도이다.
본 발명의 실시예에 대한 설명에 앞서, 먼저 도 1을 참조하여 DLL의 기본적인 동작을 설명한다.
DLL(Delay Locked Loop, 지연 동기 루프)은 입력 클럭 신호를 지연시켜 입력 신호와 위상 동기된 지연 신호를 출력하기 위한 회로이다. 도 1은 네 개의 지연단으로 구성된 디지털 DLL의 기본적인 회로 구조를 도시하고 있다. 도 1에 도시된 TDC(Time-to-Digital Converter)/DLF(Digital Loop Filter) 블록은 입력 클럭 신호인 CKin과 지연 클럭 신호(즉, 최종 출력 신호)인 CK4 간의 위상 차이를 검출하고, 검출된 위상 차이에 비례하는 디지털 코드 및 제어 전압을 순차적으로 생성한 후, 생성된 제어 전압의 AC 성분을 제거하는 필터링을 거쳐 각 지연단의 지연 시간을 제어하기 위한 제어 전압을 출력하는 기능을 수행한다. 루프 이득이 클 경우, CKin과 CK4 간의 위상 차이는 작아지게 된다. 즉, 네 개의 지연단의 클럭을 정확히 한 주기만큼 지연시키고, 따라서 에지(edge) 간격을 정확하게 확정할 수 있다. 이러한 토폴로지는 DCO(Digitally Controlled Oscillator) 대신 디지털 제어 지연 선로(DCDL: Digitally Controlled Delay Line)를 채택한 점에서 지연 동기 루프, 즉 DLL로 불린다.
DLL의 장점은 파형의 흐트러진 영점통과 정보가 지연선로의 끝단에서 사라지기 때문에, 잡음에 덜 민감하다는 데에 있다. 또한, 도 1(a)의 DCDL에서 제어 전압의 변화는 즉각적으로 각 지연단의 지연시간을 바꾼다. 따라서, 출력단의 위상 변화는 디지털 코드에 의한 지연시간 변화량인 DCDL의 이득(KDCDL)과 같아지므로, 해당 피드백 시스템은 그 안정성이나 안정화 문제가 PLL(Phase Locked Loop)보다 훨씬 완화된다.
해당 구조의 단점으로는 CKin과 CK4 간의 지연이 Tin(클럭 주기)/4이 아니라 2Tin/4에 안정화될 수 있다는 데에 있다. 따라서, 이러한 하모닉 락킹(Harmonic Locking)을 피하기 위한 장치가 필요하다. 후술하는 본 실시예에서는 각 지연단의 지연시간을 합친 양이 2Tin에 미치지 못하도록 설계하여 CKin과 CK4 간의 지연이 2Tin/4에 안정화되는 것을 방지하였다.
전술한 내용을 기반으로, 이하에서는 본 실시예에 따른 DLL 기반의 주파수 변화 판별기의 동작을 구체적으로 설명한다.
본 실시예에 따른 DLL(Delay-Locked Loop) 기반의 주파수 변화 판별기는 외부 요인에 따라 주파수가 변화되는 입력 신호를 지연시킨 지연 신호가 입력 신호와 위상 동기되도록 동작할 수 있다. 여기서, 외부 요인은 후술할 것과 같이 미세먼지의 농도 변화를 의미한다. 또한, 입력 신호는 후술할 코스 지연부로 입력되는 입력 신호로 정의하고, 지연 신호는 입력 신호가 코스 지연부 및 파인 지연부에 의해 지연되어 파인 지연부로부터 최종 출력되는 출력 신호로 정의한다. 또한, 후술할 미세먼지 센싱부로부터의 입력 신호는 2GHz 대역(2.15GHz)의 주파수를 갖는 것을 예시로서 설명하며, 이에 따라 본 실시예는 판별 가능한 주파수 변화량의 단위가 2MHz 정도로 구현될 수 있다. 그리고, 본 실시예는 디지털 DLL을 채용하였으며, 이하에서 표기하는 DLL은 ADDLL(All-Digital Delay Locked Loop)을 의미하는 것으로 한다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 DLL 기반의 주파수 변화 판별기는 미세먼지 센싱부(100), 분주부(200), 코스 지연부(300), 파인 지연부(400), 지연 신호 출력부(500), 제어 전압 출력부(600), 전압 버퍼(700), 속도 생성부(800) 및 초기화부(900)를 포함할 수 있다.
미세먼지 센싱부(100)는 MEMS(Micro Electro Mechanical System) 기반의 FBAR(Film BulkAcoustic Resonator)이 적용되어 미세먼지가 흡착됨에 따라 공진주파수(fRES)가 변화되는 입력 신호(즉, 후술할 코스 지연부(300)로 입력되는 입력 신호)를 출력할 수 있다.
구체적으로, FBAR은 MEMS 공정에 의해 형성되어 전기-기계적 신호 결합에 의한 음향 공진 현상을 이용하는 공진기로서, 본 실시예의 미세먼지 센싱부(100)는 MEMS 기반의 FBAR이 적용된 MEMS 센서로 구현될 수 있다. 이에 따라, 미세먼지 흡착 시 FBAR의 공진주파수는 순간적으로 이산적으로(discrete) 변화하게 되므로, 미세먼지 센싱부(100)는 미세먼지가 흡착됨에 따라 주파수(즉, FBAR의 공진주파수(fRES))가 변화되는 입력 신호를 출력할 수 있다.
분주부(200)는 미세먼지 센싱부(100)로부터의 입력 신호의 주파수를 분주할 수 있다.
구체적으로, FBAR 공진자는 2GHz 대역의 높은 주파수에서 동작하고, 이러한 높은 대역의 주파수를 갖는 입력 신호를 바로 프로세싱하기 위해서는 고속으로 동작하는 회로가 요구되며, 그에 따라 매우 높은 전력이 소모되게 된다. 이를 위해, 본 실시예는 저속 구동이 가능하고 그 대역폭 또한 FBAR 공진 신호보다 훨씬 작아 저전력 구동이 가능한 DLL을 채용하여 미세먼지 센싱부(100)로부터의 입력 신호의 주파수 변화를 트랙킹하는 구성을 채용하며, 이를 위한 전제로서 미세먼지 센싱부(100)로부터의 입력 신호는 그 주파수가 분주부(200)에 의해 분주될 수 있다. 분주부(200)에 의해 입력 신호의 주파수가 분주되는 비율은 설계자의 의도에 따라 다양하게 설계될 수 있으며, 본 실시예에서는 도 4에 도시된 것과 같이 입력 신호의 주파수를 1/4로 분주하는 것을 예시로서 설명한다. 이에 따라, 입력 신호는 분주부(200)에 의해 2GHz 대역의 높은 주파수에서 500MHz 대역으로 주파수 분주될 수 있다.
지연 신호 출력부(500)는 입력 신호와 지연 신호 간의 위상 차이에 따라, 코스 지연(coarse delay) 신호, 및 외부 요인에 따른 입력 신호의 주파수 변화가 반영된 파인 지연(fine delay) 신호를 출력할 수 있다.
도 3을 참조하면, 지연 신호 출력부(500)는 위상 검출부(510), 코스 지연 신호 출력부(530) 및 파인 지연 신호 출력부(550)를 포함할 수 있다.
위상 검출부(510)는 입력 신호와 지연 신호 간의 위상 차이를 검출할 수 있다. 본 실시예에서 위상 검출부(510)는 도 4에 도시된 것과 같이 1-bit TDC(Time-to-Digital Converter)로 구현될 수 있다.
코스 지연 신호 출력부(530)는 위상 검출부(510)에 의해 검출된 위상 차이에 따라 n-비트(n-bit, n은 자연수)의 디지털 코드로서 코스 지연 신호를 출력할 수 있다. 본 실시예에서 n-bit는 7-bit인 것을 예시로서 설명하며, 이에 따라 코스 지연 신호 출력부(530)는 도 4에 도시된 것과 같이 7-bit ACC(Accumulator, 누산기)로 구현될 수 있다. 코스 지연 신호, 즉 7-bit 디지털 코드(SW<6:0>)는 후술할 것과 같이 코스 지연부(300)의 제1 지연 셀에 포함된 스위치부(SW_UNIT)로 입력되어 각 제1 지연 셀의 코스 지연 시간을 조절하는 기능을 수행한다.
파인 지연 신호 출력부(550)는 위상 검출부(510)에 의해 검출된 위상 차이에 따라 m-비트(m-bit, m은 자연수)의 디지털 코드로서 파인 지연 신호를 출력할 수 있다. 본 실시예에서 m-bit는 10-bit인 것을 예시로서 설명하며, 이에 따라 파인 지연 신호 출력부(550)는 도 4에 도시된 것과 같이 10-bit ACC로 구현될 수 있다.
본 실시예에서 파인 지연 신호는 외부 요인, 즉 미세먼지의 농도 변화를 모니터링하기 위한 파라미터로서 기능한다. 미세먼지 농도의 증가로 인해 미세먼지 센싱부(100)에 미세먼지가 흡착되어 입력 신호의 주파수가 하락하는 경우, 파인 지연 신호인 10-bit 디지털 코드(ACC<9:0>)가 증가하게 되며, 즉 10-bit 디지털 코드(ACC<9:0>)의 변화는 미세먼지의 농도 변화를 의미하므로, 파인 지연 신호인 10-bit 디지털 코드(ACC<9:0>)를 모니터링 함으로써 미세먼지의 농도 변화를 모니터링할 수 있다. 이에 대한 구체적인 설명은 후술하기로 한다. 파인 지연 신호, 즉 10-bit 디지털 코드(ACC<9:0>)는 후술할 것과 같이 제어 전압(VTUNE)으로 변환되어 파인 지연부(400)의 제2 지연 셀에 포함된 전압 가변 커패시터(VRT: varactor)에 인가됨으로써 각 제2 지연 셀의 파인 지연 시간을 조절하는 기능을 수행한다.
후술할 코스 지연부(300)에 의한 코스 지연 과정(coarse tuning)에서는 1-bit TDC의 위상 검출 결과가 7-bit ACC에 축적되며, 파인 지연부(400)에 의한 파인 지연 과정(fine tuning)에서는 1-bit TDC의 위상 검출 결과가 10-bit ACC에 축적된다.
코스 지연부(300)는 지연 신호 출력부(500)로부터의 코스 지연 신호에 의해 조절되는 코스 지연 시간을 통해 입력 신호를 코스 지연시킬 수 있다. 즉, 코스 지연 신호에 의해, 지연 신호의 주파수를 미세먼지 센싱부(100)로부터의 입력 신호의 초기 주파수에 맞추어 주기 위한 코스 지연 시간이 조절되며, 코스 지연부(300)는 이와 같이 조절되는 코스 지연 시간을 통해 미세먼지 센싱부(100)로부터의 입력 신호를 코스 지연시킬 수 있다.
도 4를 참조하면, 코스 지연부(300)는 복수 개의 제1 지연 셀(delay cell)을 포함할 수 있으며, 각각의 제1 지연 셀은 인버터(INV)와, 인버터(INV)의 출력단에 접속된 커패시터 뱅크(7b-CB)와, 커패시터 뱅크(7b-CB)의 커패시턴스를 조절하기 위한 스위치부(SW_UNIT)를 포함할 수 있다. 본 실시예에서 커패시터 뱅크(7b-CB)는 도 4에 도시된 것과 같이 7개의 커패시터로 구성된 7-bit 커패시터 뱅크(7b-CB)로 구현될 수 있으며, 이에 따라 스위치부(SW_UNIT)는 각각의 커패시터에 각각 직렬 접속되는 7개의 스위치(예: MOSFET)로 구성될 수 있다.
이에 따라, 코스 지연부(300)는 코스 지연 신호에 의해 각 제1 지연 셀에 포함된 각 스위치부(SW_UNIT)의 온오프가 제어되어 각 커패시터 뱅크(7b-CB)의 커패시턴스가 조정됨으로써 조절되는 코스 지연 시간을 통해 입력 신호를 코스 지연시킬 수 있다.
즉, 코스 지연 신호인 7-bit 디지털 코드(SW<6:0>)는 제1 지연 셀의 스위치부(SW_UNIT)로 입력되어 스위치부(SW_UNIT)에 포함된 각각의 스위치의 온오프가 제어되며, 스위치부(SW_UNIT)의 온오프가 제어됨에 따라 각 커패시터 뱅크(7b-CB)의 커패시턴스가 조정됨으로써 각각의 제1 지연 셀의 코스 지연 시간이 조절된다. 따라서, 입력 신호는 코스 지연부(300)에 포함된 각 제1 지연 셀을 통과하면서 코스 지연될 수 있으며, 상기한 과정을 통해 지연 신호의 주파수를 미세먼지 센싱부(100)로부터의 입력 신호의 초기 주파수에 맞추어 주는 코스 지연 과정이 진행될 수 있다. 초기 주파수 설정 과정이 완료되면, 코스 지연 신호인 7-bit 디지털 코드(SW<6:0>)는 유지된다.
파인 지연부(400)는 지연 신호 출력부(500)로부터의 파인 지연 신호에 의해 조절되는 파인 지연 시간을 통해, 코스 지연부(300)에 의해 코스 지연된 입력 신호를 파인 지연시켜 지연 신호를 출력할 수 있다.
파인 지연부(400)의 동작을 설명하기 앞서 제어 전압 출력부(600)의 동작을 우선적으로 설명하면, 제어 전압 출력부(600)는 파인 지연 신호의 디지털 코드에 대응하여, 파인 지연부(400)에 의한 파인 지연 시간을 조절하기 위한 제어 전압(VTUNE)을 출력할 수 있다.
도 3을 참조하면, 제어 전압 출력부(600)는 컨버터부(610) 및 필터부(630)를 포함할 수 있다.
컨버터부(610)는 파인 지연 신호 출력부(550)로부터의 파인 지연 신호, 즉 10-bit 디지털 코드(ACC<9:0>)를 아날로그 전압으로 변환할 수 있다. 본 실시예의 컨버터부(610)는 도 4에 도시된 것과 같이 RDAC(Resistor ladder Digital-to-Analog Converter)로 구현될 수 있으며, 파인 지연부(400)는 10-bit ACC로 구현되는 파인 지연 신호 출력부(550)를 DLF로 갖지만, 도 4에는 구현상의 편의 측면에서 4-bit RDAC를 예시로서 도시하였다.
한편, 본 실시예는 도 4에 도시된 것과 같이 컨버터부(610), 즉 RDAC의 출력 전압의 resolution을 높이기 위한 12-bit DSM(Delta-Sigma Modulator)를 더 포함할 수 있으며, 12-bit DSM의 무작위성을 높이기 위해 15-bit PRBS(Pseudo Random Binary Sequency)가 DSM의 LSB(Least Significant Bit)로 사용될 수도 있다. 이때, 파인 지연 신호인 10-bit 디지털 코드(ACC<9:0>)의 상위 4-bit 디지털 코드(ACC<9:6>)는 4-bit RDAC의 입력으로 사용되고, 하위 6-bit 디지털 코드(ACC<5:0>)는 12-bit DSM의 상위 입력으로 사용되며, 12-bit DSM의 하위 입력으로는 6-bit Dummy가 사용되도록 설계될 수 있다.
필터부(630)는 저역 통과 필터로 구현되어 컨버터부(610), 즉 RDAC의 출력 전압을 평균화하는 기능을 수행할 수 있다. 본 실시예의 필터부(630)는 도 4에 도시된 것과 같이 2nd RC LPF로 구현될 수 있다.
이때, 2nd RC LPF의 RC pole값은 약 1.42MHz 설계될 수 있고, 이에 따른 DLL의 안정화 시간을 고려하여, 파인 지연 신호 출력부(550)는 입력 신호의 주파수를 분주한 분주 주파수에 해당하는 속도로 m-비트(즉, 10-bit)의 디지털 코드를 변화시켜 파인 지연 신호를 출력할 수 있다. 입력 신호의 주파수를 분주한 분주 주파수에 해당하는 속도를 산출하기 위해 본 실시예는 도 1에 도시된 것과 같이 속도 생성부(800)를 더 포함할 수 있다. 속도 생성부(800)는, 예를 들어 1/20000의 분주 비율로 입력 신호의 주파수를 분주할 수 있으며, 본 실시예의 입력 신호는 2GHz 대역의 주파수를 가지므로, 속도 생성부(800)는 100kHz에 해당하는 속도를 산출하여 파인 지연 신호 출력부(550)로 전달할 수 있다. 이에 따라, 파인 지연 신호 출력부(550)는 100kHz의 속도로 10-bit 디지털 코드(ACC<9:0>)를 변화시켜 파인 지연 신호를 출력할 수 있다.
컨버터부(610) 및 필터부(630)를 포함하는 제어 전압 출력부(600)로부터 출력되는 제어 전압(VTUNE)은 파인 지연부(400)로 입력되어 파인 지연 시간을 조절하는 기능을 수행한다.
도 4를 참조하면, 파인 지연부(400)는 복수 개의 제2 지연 셀을 포함할 수 있으며, 각각의 제2 지연 셀은 인버터(INV)와, 인버터(INV)의 출력단에 접속된 전압 가변 커패시터(VRT)를 포함할 수 있다. 또한, 도 4에 도시된 것과 같이 전압 가변 커패시터(VRT)의 일 단자에 기준 전압을 형성하기 위한, 바이어스 전압이 인가되는 저항 소자가 전압 가변 커패시터(VRT)의 상기 일 단자에 접속될 수도 있다. 이에 따라, 파인 지연부(400)는 제어 전압 출력부(600)로부터 출력되는 제어 전압(VTUNE)에 의해 각 제2 지연 셀에 포함된 각 전압 가변 커패시터(VRT)의 커패시턴스가 조정됨으로써 조절되는 파인 지연 시간을 통해 코스 지연부(300)에 의해 코스 지연된 입력 신호를 파인 지연시킬 수 있다.
즉, 미세먼지 농도의 증가로 인해 미세먼지 센싱부(100)에 미세먼지가 흡착되어 입력 신호의 주파수가 하락하는 경우, 파인 지연 신호인 10-bit 디지털 코드(ACC<9:0>)가 증가하게 되며, 10-bit 디지털 코드(ACC<9:0>)의 증가에 따라 제어 전압 출력부(600)로부터 출력되는 제어 전압(VTUNE)이 증가하여 전압 가변 커패시터(VRT)의 커패시턴스가 증가함으로써 파인 지연 시간이 증가하므로, 지연 신호는 그 주파수가 하락하게 되어 주파수가 하락된 입력 신호와 위상 동기될 수 있다. 또한, 상기한 과정에서 파인 지연 신호인 10-bit 디지털 코드(ACC<9:0>) 변화를 통해 미세먼지 농도 변화를 모니터링할 수 있다.
전압 버퍼(voltage buffer,UGB: Unit Gain Buffer, 700)는 제어 전압 출력부(600)로부터 출력되는 제어 전압(VTUNE)을 측정할 수 있으며, 전압 버퍼(700)를 통해 미세먼지 농도 변화를 아날로그적으로 모니터링할 수도 있다.
초기화부(900)는 m-비트의 디지털 코드로서의 파인 지연 신호에 오버플로우(overflow)가 발생한 경우, 코스 지연부(300)와 파인 지연부(400)를 초기화시켜 오버플로우를 해소할 수 있다. 즉, 파인 지연 신호의 디지털 코드의 비트 수와 Dynamic Range의 제약으로 인해 측정 가능한 미세먼지 농도의 상한에는 한계가 존재한다. 따라서, 초기화부(900)는 파인 지연 신호를 감시하여, 미세먼지가 미세먼지 센싱부(100)에 지속적으로 흡착됨으로 인해 파인 지연 신호인 10-비트 디지털 코드에 오버플로우가 발생한 것으로 판단한 경우, 리셋 신호를 통해 코스 지연부(300)와 파인 지연부(400)를 초기화시켜 오버플로우를 해소하고, 이후 미세먼지 흡착으로 인해 감소된 주파수를 갖는 입력 신호에 대한 코스 지연 과정과, 코스 지연된 입력 신호에 대한 파인 지연 과정이 다시 진행될 수 있다. 이에 따라, 측정 가능한 미세먼지 농도의 상한의 한계가 제거될 수 있다.
도 5는 코스 지연 과정에서 코스 지연 신호인 7-bit 디지털 코드(SW<6:0>)의 변화를 도시하고 있다. 코스 지연 과정에서 7-bit 디지털 코드(SW<6:0>)가 변화되면서 각 제1 지연 셀의 코스 지연 시간이 조절됨으로써 지연 신호의 주파수가 미세먼지 센싱부(100)로부터의 입력 신호의 초기 주파수에 맞춰지게 된다. 초기 주파수 설정 과정이 완료되면, 코스 지연 신호인 7-bit 디지털 코드(SW<6:0>)는 유지된다.
도 6은 파인 지연 과정에서 파인 지연 신호인 10-bit 디지털 코드(ACC<9:0>)의 변화를 도시하고 있다. 도 6의 ①과 ② 사이 구간에서는 코스 지연 과정에서 완전히 교정되지 못한 약간의 주파수 틀어짐이 더 세밀하게 교정되고, ②와 ③ 사이 구간에서는 미세먼지 농도가 증가하기 전 지연 신호의 주파수가 안정화된다. ③ 시점에서 미세먼지 농도가 증가하며, 이에 따라 ③과 ④ 사이 구간에서는 10-bit 디지털 코드(ACC<9:0>)가 증가하게 된다. ④와 ⑤ 구간에서는 지연 신호의 주파수가 다시 안정화되고, ⑤ 시점에서 미세먼지 농도가 증가하게 되어 ⑤와 ⑥ 사이 구간에서 10-bit 디지털 코드(ACC<9:0>)가 증가하며, ⑥ 시점 이후 지연 신호의 주파수가 다시 안정화된다.
도 7은 미세먼지의 농도 변화에 따른 제어 전압(VTUNE)의 변화를 도시하고 있다. 미세먼지의 농도가 증가할수록 10-bit 디지털 코드(ACC<9:0>)가 증가함에 따라 제어 전압(VTUNE)이 증가하며, 미세먼지의 농도 증가량에 따라 제어 전압(VTUNE)의 증가량도 달라진다. 미세먼지의 농도가 변화되지 않는 구간에서는 LSB(Least Significant Bit)가 주기적으로 토글링(toggling)된다.
도 8은 전압 버퍼(700)의 출력을 도시하고 있다. 10-bit 디지털 코드(ACC<9:0>)의 변화에 따라 제어 전압(VTUNE)이 변화되며, 제어 전압(VTUNE)의 변화를 전압 버퍼(700)를 통해 측정하여 도 8과 같이 아날로그적으로 확인할 수 있다.
이상에서 설명한 본 실시예의 동작을 개괄적으로 정리하면 다음과 같다.
미세먼지의 농도에 따라 DLL의 입력 신호의 주파수가 변화되며, 이에 따라 DLL이 Lock되기 위해 음성 피드백 루프가 구동된다. 즉, 미세먼지 센싱부(100)에 미세먼지가 흡착되는 경우 FBAR의 공진주파수가 하락하고, 주파수 하락된 입력 신호와 파인 지연부(400)로부터의 지연 신호 간의 위상 차이를 기반으로 출력되는 파인 지연 신호, 즉 10-bit 디지털 코드(ACC<9:0>)가 증가하며, 10-bit 디지털 코드(ACC<9:0>) 증가에 따라 제어 전압(VTUNE)이 증가하고 제2 지연 셀의 파인 지연 시간이 증가하게 되어 지연 신호의 주파수가 하락하게 됨으로써 입력 신호와 지연 신호가 위상 동기된다. 이러한 과정에서 10-bit 디지털 코드(ACC<9:0>)의 변화로부터 미세먼지 농도 변화를 모니터링할 수 있다.
본 실시예의 특징 및 효과를 정리하면 다음과 같다.
본 실시예는 미세먼지 흡착 시, FBAR의 공진주파수가 순간적으로 이산적으로(discrete) 변화하게 되는 점에 착안하여, 주파수의 순간적 변화를 감지하여 트랙킹하는 주파수 변화 판별기를 DLL 기반으로 설계한 것을 특징으로 한다.
FBAR의 공진자는 2GHz 대역의 높은 주파수에서 동작하고, 이러한 높은 대역의 주파수를 갖는 입력 신호를 바로 프로세싱하기 위해서는 고속으로 동작하는 회로가 요구되며, 그에 따라 매우 높은 전력이 소모되게 된다. 이를 위해, 본 실시예는 저속 구동이 가능하고 그 대역폭 또한 FBAR 공진 신호보다 훨씬 작아 저전력 구동이 가능한 DLL을 채용하여 미세먼지 센싱부(100)로부터의 입력 신호의 주파수 변화를 트랙킹하는 구성을 채용한 것을 특징으로 한다.
본 실시예에 따른 DLL 기반의 주파수 변화 판별기가 입력 신호의 주파수를 트랙킹할 때, 파인 지연 신호의 10-bit 디지털 코드(ACC<9:0>)가 변화하게 되며, 10-bit 디지털 코드(ACC<9:0>) 변화에는 미세먼지 농도 변화에 따른 입력 신호의 주파수 변화가 반영되어 있으므로, 10-bit 디지털 코드(ACC<9:0>) 변화를 통해 미세먼지의 농도 변화를 모니터링할 수 있어 별도의 디코더(decorder)가 요구되지 않는 이점이 있다.
이와 같이 본 실시예는 미세먼지가 안착되는 경우 그 공진주파수가 변화되는 소정의 미세먼지 센서로부터의 입력 신호의 주파수 변화를 DLL을 기반으로 트랙킹함으로써 미세먼지의 농도 변화를 보다 효과적으로 감지할 수 있다.
이상으로 본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.
100: 미세먼지 센싱부
200: 분주부
300: 코스 지연부
INV: 인버터
7b-CB: 커패시터 뱅크
SW_UNIT: 스위치부
400: 파인 지연부
VRT: 전압 가변 커패시터
500: 지연 신호 출력부
510: 위상 검출부
530: 코스 지연 신호 출력부
550: 파인 지연 신호 출력부
SW<6:0>: 7-bit 디지털 코드(코스 지연 신호)
ACC<9:0>: 10-bit 디지털 코드(파인 지연 신호)
600: 제어 전압 출력부
VTUNE: 제어 전압
610: 컨버터부
630: 필터부
700: 전압 버퍼
800: 속도 생성부
900: 초기화부

Claims (9)

  1. 외부 요인에 따라 주파수가 변화되는 입력 신호를 지연시킨 지연 신호가 상기 입력 신호와 위상 동기되도록 동작하는 DLL(Delay-Locked Loop) 기반의 주파수 변화 판별기로서,
    상기 입력 신호와 상기 지연 신호 간의 위상 차이에 따라, 코스 지연(coarse delay) 신호, 및 상기 외부 요인에 따른 상기 입력 신호의 주파수 변화가 반영된 파인 지연(fine delay) 신호를 출력하는 지연 신호 출력부;
    상기 지연 신호 출력부로부터의 상기 코스 지연 신호에 의해 조절되는 코스 지연 시간을 통해 상기 입력 신호를 코스 지연시키는 코스 지연부; 및
    상기 지연 신호 출력부로부터의 상기 파인 지연 신호에 의해 조절되는 파인 지연 시간을 통해 상기 코스 지연된 입력 신호를 파인 지연시켜 상기 지연 신호를 출력하는 파인 지연부;
    를 포함하는 것을 특징으로 하는 DLL 기반의 주파수 변화 판별기.
  2. 제1항에 있어서,
    상기 지연 신호 출력부는,
    상기 입력 신호와 상기 지연 신호 간의 위상 차이를 검출하는 위상 검출부;
    상기 위상 검출부에 의해 검출된 위상 차이에 따라 n-비트(n-bit, n은 자연수)의 디지털 코드로서 상기 코스 지연 신호를 출력하는 코스 지연 신호 출력부; 및
    상기 위상 검출부에 의해 검출된 위상 차이에 따라 m-비트(m-bit, m은 자연수)의 디지털 코드로서 상기 파인 지연 신호를 출력하는 파인 지연 신호 출력부;
    를 포함하는 것을 특징으로 하는 DLL 기반의 주파수 변화 판별기.
  3. 제2항에 있어서,
    상기 코스 지연부는, 인버터, 상기 인버터의 출력단에 접속된 커패시터 뱅크, 및 상기 커패시터 뱅크의 커패시턴스를 조절하기 위한 스위치부를 포함하는 제1 지연 셀(delay cell)을 복수 개 포함하고,
    상기 코스 지연부는, 상기 코스 지연 신호에 의해 상기 각 제1 지연 셀에 포함된 각 스위치부의 온오프가 제어되어 상기 각 커패시터 뱅크의 커패시턴스가 조정됨으로써 조절되는 상기 코스 지연 시간을 통해 상기 입력 신호를 코스 지연시키는 것을 특징으로 하는 DLL 기반의 주파수 변화 판별기.
  4. 제2항에 있어서,
    상기 파인 지연 신호의 디지털 코드에 대응하여, 상기 파인 지연부에 의한 상기 파인 지연 시간을 조절하기 위한 제어 전압을 출력하는 제어 전압 출력부;를 더 포함하는 것을 특징으로 하는 DLL 기반의 주파수 변화 판별기.
  5. 제4항에 있어서,
    상기 파인 지연부는, 인버터, 및 상기 인버터의 출력단에 접속된 전압 가변 커패시터(varactor)를 포함하는 제2 지연 셀을 복수 개 포함하고,
    상기 파인 지연부는, 상기 제어 전압 출력부로부터 출력되는 상기 제어 전압에 의해 상기 각 제2 지연 셀에 포함된 상기 각 전압 가변 커패시터의 커패시턴스가 조정됨으로써 조절되는 상기 파인 지연 시간을 통해 상기 코스 지연된 입력 신호를 파인 지연시키는 것을 특징으로 하는 DLL 기반의 주파수 변화 판별기.
  6. 제4항에 있어서,
    상기 파인 지연 신호 출력부는, 상기 입력 신호의 주파수를 분주한 분주 주파수에 해당하는 속도로 상기 m-비트의 디지털 코드를 변화시켜 상기 파인 지연 신호를 출력하는 것을 특징으로 하는 DLL 기반의 주파수 변화 판별기.
  7. 제4항에 있어서,
    상기 제어 전압 출력부로부터 출력되는 상기 제어 전압을 측정하기 위한 전압 버퍼(voltage buffer);를 더 포함하는 것을 특징으로 하는 DLL 기반의 주파수 변화 판별기.
  8. 제2항에 있어서,
    상기 m-비트의 디지털 코드로서의 상기 파인 지연 신호에 오버플로우(overflow)가 발생한 경우, 상기 코스 지연부와 상기 파인 지연부를 초기화시켜 오버플로우를 해소하는 초기화부;를 더 포함하는 것을 특징으로 하는 DLL 기반의 주파수 변화 판별기.
  9. 제1항에 있어서,
    상기 외부 요인은 미세먼지의 농도 변화이고,
    MEMS(Micro Electro Mechanical System) 기반의 FBAR(Film BulkAcoustic Resonator)이 적용되어 상기 미세먼지가 흡착됨에 따라 공진주파수가 변화되는 상기 입력 신호를 출력하는 미세먼지 센싱부;를 더 포함하는 것을 특징으로 하는 DLL 기반의 주파수 변화 판별기.
KR1020180020047A 2018-02-20 2018-02-20 Dll 기반의 주파수 변화 판별기 KR102056536B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180020047A KR102056536B1 (ko) 2018-02-20 2018-02-20 Dll 기반의 주파수 변화 판별기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180020047A KR102056536B1 (ko) 2018-02-20 2018-02-20 Dll 기반의 주파수 변화 판별기

Publications (2)

Publication Number Publication Date
KR20190099947A true KR20190099947A (ko) 2019-08-28
KR102056536B1 KR102056536B1 (ko) 2019-12-16

Family

ID=67775669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180020047A KR102056536B1 (ko) 2018-02-20 2018-02-20 Dll 기반의 주파수 변화 판별기

Country Status (1)

Country Link
KR (1) KR102056536B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240106440A1 (en) * 2022-09-22 2024-03-28 Apple Inc. Systems and methods for providing a delay-locked loop with coarse tuning technique

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240106440A1 (en) * 2022-09-22 2024-03-28 Apple Inc. Systems and methods for providing a delay-locked loop with coarse tuning technique
US11990913B2 (en) * 2022-09-22 2024-05-21 Apple Inc. Systems and methods for providing a delay-locked loop with coarse tuning technique

Also Published As

Publication number Publication date
KR102056536B1 (ko) 2019-12-16

Similar Documents

Publication Publication Date Title
EP3059857B1 (en) Time to digital converter and phase locked loop
CN105897259B (zh) 时间数字转换器和锁相环
US8102197B1 (en) Digital phase locked loop
US10644869B2 (en) Automatic detection of change in PLL locking trend
JP5044434B2 (ja) 位相同期回路及びこれを用いた受信機
US20110156783A1 (en) Digital phase locked loop
US20110273210A1 (en) Low power digital phase lock loop circuit
US20120249195A1 (en) Clock generating apparatus and frequency calibrating method of the clock generating apparatus
US20100123488A1 (en) Digital pll with known noise source and known loop bandwidth
JP2014518036A (ja) 入力クロックが失われたときｐｌｌ出力周波数を保つ装置及び方法
TW201318348A (zh) 分數倍鎖相環及其操作方法
US8638146B1 (en) Dual mode phase detection
JP4819180B2 (ja) 位相制御装置、位相制御プリント板および制御方法
TW202220386A (zh) 鎖相環電路及其操作方法以及子範圍控制電路
KR102056536B1 (ko) Dll 기반의 주파수 변화 판별기
WO2010047005A1 (ja) デジタルｐｌｌ回路及び通信装置
CN102075181A (zh) 频率合成器及锁频环
KR101378299B1 (ko) 타임투디지털 컨버터 및 이를 포함하는 완전디지털 위상고정루프
US20060097793A1 (en) Control device of a pll and control method thereof
EP2818946A1 (en) Low quantization noise time-to-digital conversion
US6919759B2 (en) Digitally controlled tuner circuit
Zhuang et al. Gain estimation of a digital-to-time converter for phase-prediction all-digital PLL
KR101107722B1 (ko) 광대역 디지털 주파수 합성기
KR101898585B1 (ko) 디지털 제어 발진기 기반 확산 스펙트럼 클럭 발생 장치
JP2009515488A (ja) 拡散スペクトラムクロック発生装置としての非線形フィードバック制御ループ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant