KR20190094887A - 반도체 패키지용 몰딩 다이 - Google Patents

반도체 패키지용 몰딩 다이 Download PDF

Info

Publication number
KR20190094887A
KR20190094887A KR1020180014553A KR20180014553A KR20190094887A KR 20190094887 A KR20190094887 A KR 20190094887A KR 1020180014553 A KR1020180014553 A KR 1020180014553A KR 20180014553 A KR20180014553 A KR 20180014553A KR 20190094887 A KR20190094887 A KR 20190094887A
Authority
KR
South Korea
Prior art keywords
coating layer
semiconductor package
molding die
die
molding
Prior art date
Application number
KR1020180014553A
Other languages
English (en)
Inventor
김병철
최석의
Original Assignee
김병철
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김병철 filed Critical 김병철
Priority to KR1020180014553A priority Critical patent/KR20190094887A/ko
Publication of KR20190094887A publication Critical patent/KR20190094887A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67126Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67121Apparatus for making assemblies not otherwise provided for, e.g. package constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

본 발명은 반도체 패키지용 몰딩 다이에 관한 것으로, 보다 상세하게는 반도체 패키지용 몰딩 다이의 기계적 강도를 높이면서 절연성을 갖도록 하여 몰딩다이의 표면크랙을 감소시키고, 세라믹코팅층의 박리를 방지할 수 있도록 하는 반도체 패키지용 몰딩 다이에 관한 것이다.
본 발명은 평활 상면 영역을 갖도록 형성되는 다이 본체와 상기 다이본체의 상면 영역에 형성되는 세라믹코팅층으로 이루어진 몰딩 다이에 있어서. 상기 세라믹코팅층은, 상기 다이 본체의 평활 상면 영역에 80~100㎛의 두께를 갖는 제1,2크롬코팅층이 순차적으로 형성되되 상기 제1,2크롬코팅층 사이에는 80~100㎛의 두께를 갖는 알루미늄코팅층이 형성되도록 이루어진 것을 특징으로 한다.

Description

반도체 패키지용 몰딩 다이{MOLDING DIE FOR SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지용 몰딩 다이에 관한 것으로, 보다 상세하게는 반도체 패키지용 몰딩 다이의 기계적 강도를 높이면서 절연성을 갖도록 하여 몰딩다이의 표면크랙을 감소시키고, 세라믹코팅층의 박리를 방지할 수 있도록 하는 반도체 패키지용 몰딩 다이에 관한 것이다.
일반적으로 반도체 패키지를 제조하는 공정은 FAB공정(FabricationProcess)을 통하여 웨이퍼에 집적회로를 형성하고, 상기 웨이퍼 상에 만들어진 각반도체 칩(chip)을 서로 분리시키는 다이싱(Dicing)작업을 거친 후, 칩 본딩(ChipBonding)을 통하여서 상기 분리된 각 반도체 칩을 리드 프레임(Lead Frame)의 에폭시가 도포된 다이패드(Die pad)에 안착시킨다.
다음, 반도체 칩의 본딩 패드(Bonding pad)와 리드 프레임의 인너리드(Inner Lead)를 전도성 연결부재인 골드 와이어를 이용하여 전기적으로 접속시키는 와이어 본딩(Wire Bonding)을 순차적으로 수행한다.
그 후, 반도체 칩 및 본딩된 와이어를 몰딩부재인 몰딩수지(EMC:Epoxy Molding Compound)로 봉지하여 보호하기 위한 몰딩(Molding)공정을 수행한다.
또한, 몰딩공정을 수행한 후에는 리드 프레임의 타이 바(Tie Bar) 및 댐 바(Dam Bar)를 자르는 트리밍(Trimming)을 수행하고, 상기한 트리밍 수행 후에는 솔더 플레이팅(Solder plating)을 실시하며, 그 다음에는 아웃터 리드(OuterLead)를 소정의 형상으로 성형하는 포밍(Forming)을 차례로 수행하게 된다.
상기한 포밍 공정을 완료 후에는 최종적으로 리드 프레임으로부터 패키지 단품을 분리시키는 공정(singularizing process)을 실시하여 반도체 패키지단품을 얻는다.
한편, 등록실용신안 제20-0232738호(등록일: 2001년 5월 21일)는 캐비티와 런너사이에 연결 브리지를 별도로 구비하는 반도체 패키지 몰딩공정용 몰드다이에 관한 것이다.
도 3에 도시된 바와 같이, 반도체 패키지 몰딩공정용 몰드다이(21)는 상형 패키지(21a)와 하형 패키지(21b)가 이루는 캐비티(2)의 몰딩수지 주입구인 게이트(7)와 몰딩수지(3)를 공급하는 유로인 런너(6)의 끝단 사이에 상기 게이트(7)의 단면적과 동일한 단면적을 갖는 몰딩수지 유로인 브리지(20)를 구비한다.
따라서, 최종 몰딩된 몰드프레임으로부터 실제로 필요한 부분이 반도체 패키지만을 손쉽게 떼어내도록 캐비티(2)와 런너(6)의 연결부분의 크기를 줄이기 위하여, 런너(6)의 단면적이 캐비티(2) 쪽으로 갈수록 점점 줄어들어서 최종적으로 캐비티(2)의 게이트(7) 단면적과 같아지고, 런너(6)를 통과하는 몰딩수지의 유속이 점점 빨라지고 게이트(7)를 통과한 후 갑작스럽게 단면적이 증가하면서 몰딩수지(3)의 흐름이 난류와 비슷해져서 몰딩수지(3)의 흐름이 부드럽지 못하게 되고, 결국 본딩된 와이어(11)가 몰딩수지(3)에 휩쓸려 쓰러지는 현상(sweeping)이 발생할 우려가 많이 있었기 때문에 런너(6) 끝단과 캐비티(2)의 게이트(7) 사이에 게이트(7)의 단면적과 동일한 단면적을 갖는 유동로인 브리지(20)를 추가로 구비하는 것으로서, 런너(6) 끝단을 통과한 몰딩수지(3)가 일정한 단면적의 브리지(20)를 통과하므로 그 흐름이 부드러워지고, 따라서 본딩된 와이어(11)가 몰딩수지(3)에 휩쓸려 쓰러지는 현상(sweeping)이 줄어드는 장점이 있다.
한편, 상기 하부 금형 또는 몰딩 다이와 반도체 패키지의 경화된 수지 봉지부 간의 접합 상태를 분리하기 위해서는 이젝터 핀의 타발력을 이들 간의 접합력 보다 더 크게 하여야 하므로, 반도체 패키지의 탈형 시 본딩 와이어의 쇼트나 탈락 또는 반도체 집적회로나 수지 봉지부의 크랙 발생 우려가 있으며 이 경우 고가의 반도체 집적회로 칩이 포함된 반도체 패키지 전체를 폐기하여야 하는 심각한 문제점이 있다.
따라서 이러한 문제 발생 우려를 완화시키고자, 하부 금형 또는 몰딩 다이와 반도체 패키지의 경화된 수지 봉지부 간의 접합력을 낮추기 위한 세라믹 몰드가 광범위하게 이용되고 있다.
그러나, 폭이 매우 얇게 형성된 포켓측벽에 인접한 용융 실리카 코팅층의 주연단부에 크랙이 발생하기 쉽다는 문제점이 있고 이러한 몰딩 다이 상의 크랙은 수지 봉지부의 대응 위치에 크랙 라인을 형성하게 되므로 불량 반도체 패키지로 귀결된다.
따라서 반도체 패키지의 몰딩 공정에 효과적으로 사용할 수가 있으며 크랙 발생 우려를 저감시킨 충분히 만족스러운 품질의 높은 내구성을 가지는 세라믹 몰딩 다이에 대한 개발 요구가 당업계에 있어 왔다.
본 발명은 상기한 실정을 감안하여 창안된 것으로, 본 발명의 목적은 다이 본체의 평활 상면 영역에 제1크롬코팅층, 알루미늄코팅층, 제2크롬코팅층이 순차적으로 형성된 세라믹코팅층을 형성하여 기계적 강도와 절연성을 갖도록 함으로써 몰딩다이의 표면 크랙발생을 감소시키고, 상기 평활 상면 영역에 2~3㎛의 거칠기를 형성하여 세라믹코팅층의 박리를 방지할 수 있도록 하는 반도체 패키지용 몰딩 다이를 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명은 평활 상면 영역을 갖도록 형성되는 다이 본체와 상기 다이본체의 상면 영역에 형성되는 세라믹코팅층으로 이루어진 몰딩 다이에 있어서. 상기 세라믹코팅층은, 상기 다이 본체의 평활 상면 영역에 80~100㎛의 두께를 갖는 제1,2크롬코팅층이 순차적으로 형성되되 상기 제1,2크롬코팅층 사이에는 80~100㎛의 두께를 갖는 알루미늄코팅층이 형성되도록 이루어지고, 상기 다이 본체의 평활 상면 영역은 2~3㎛의 거칠기를 갖도록 형성된 것을 특징으로 한다.
본 발명에 따르면 다이 본체의 평활 상면 영역에 제1크롬코팅층, 알루미늄코팅층, 제2크롬코팅층이 순차적으로 형성된 세라믹코팅층이 형성됨에 따라 몰딩 다이의 기계적 강도 증진 및 절연성의 향상을 기대할 수 있음은 물론 몰딩 다이의 표면 크랙으로 인한 불량율 감소와 생산성 향상을 기대할 수 있고, 상기 세라믹코팅층이 형성되는 평활 상면 영역에 2~3㎛의 거칠기가 형성됨에 따라 상기 세라믹코팅의 박리를 방지할 수 있어 제품의 신뢰성을 확보할 수 있게 된다.
도 1은 본 발명에 따른 반도체 패키지용 몰딩다이의 상태를 나타낸 상태도,
도 2는 본 발명에 따른 반도체 패키지용 몰딩다이의 단면상태를 확대 도시한 상태도,
도 3은 종래의 반도체 패키지용 몰딩 다이.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 패키지용 몰딩 다이를 상세히 설명한다. 이에 앞서 본 발명을 설명함에 있어서 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략될 것이다.
또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 설정된 용어들로서 이 용어들은 제품을 생산하는 생산자나 제조자의 의도 또는 관례에 따라 달라질 수 있을 것이며, 도면에 도시된 선들의 두께나 구성요소의 크기등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있고, 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시 예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 할 것이다.
또한, 명세서 전체에서 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한, 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
도 1은 본 발명에 따른 반도체 패키지용 몰딩다이의 상태를 나타낸 상태도이고, 도 2는 본 발명에 따른 반도체 패키지용 몰딩다이의 단면상태를 확대 도시한 상태도이다.
상기 도 1 내지 도 2에 도시된 바와 같이 본 발명에 따른 반도체 패키지용 몰딩다이는 평활상면 영역을 갖도록 형성되는 다이 본체(10)와, 상기 다이본체(10)의 상면 영역에 형성되는 세라믹코팅층(15)으로 이루어진 몰딩다이에 있어서, 상기 세라믹코팅층(15)은 상기 다이 본체의 평활 상면 영역에 제1,2크롬코팅층(20,40)이 순차적으로 형성되되 상기 제1,2크롬코팅층(20,40) 사이에는 알루미늄코팅층(30)이 형성되도록 이루어진다.
즉, 본 발명에 따른 반도체 패키지용 몰딩다이는 반도체 패키지의 수지 봉지부 성형에 사용되는 하부 금형으로서 기능하는 구조물로, 다이 본체의 평활 상면 영역에 제1크롬코팅층(20), 알루미늄코팅층(30), 제2크롬코팅층(40)이 순차적으로 형성된 세라믹코팅층(15)을 형성하여 기계적 강도와 높은 절연성을 갖도록 함으로써 몰딩 다이의 표면 크랙으로 인한 불량율 감소와 생산성 향상을 기대할 수 있도록 하는 것이다.
여기서, 상기 제1,2크롬코팅층(20,40)과 알루미늄코팅층(30)으로 이루어진 상기 세라믹코팅층(15)은 상기 다이 본체(10)의 평활 상면 영역에 240~300㎛의 두께로 형성되는 것이 바람직한데, 이는 상기 세라믹코팅층(15)의 두께가 240㎛미만인 경우에는 주연단부에 크랙이 발생할 우려가 있어 바람직하지 못할 수 있으며, 300㎛를 초과하는 경우에는 내충격성이 약화될 우려가 있으므로 바람직하지 못하기 때문이다.
또한, 상기 제1,2크롬코팅층 및 알루미늄코팅층은(30)은 각각 80~100㎛의 두께를 갖도록 형성되는 것이 바람직할 것이다.
상기 다이 본체(10)는 덕타일주철을 1600~1650℃로 가열시켜서 용탕으로 만든 다음 탈황처리를 하며, 마그네슘이 0.3~0.7중량% 정도 포한된 구상화 처리제를 넣고 1500~1550℃에서 구상화 처리를 실시한 후 열처리하여 이루어지는 것이 바람직할 것이다.
여기서, 덕타일주철을 1600℃ 미만으로 가열하면 전체 조직이 충분히 용융되지 못하고, 1650℃를 초과하여 가열시키면 불필요하게 에너지가 낭비되므로, 상기 덕타일주철을 1600~1650℃로 가열하는 것이 바람직할 것이다.
또한, 용융된 덕타일주철에 구상화 처리제가 투입되면 이를 1500~1550℃에서 구상화 처리를 실시하게 되는데, 구상화 처리 온도가 1500℃ 미만이면 구상화 처리가 제대로 이루어지지 않으며, 1550℃를 초과하면 구상화 처리 효과가 크게 개선되지 않음은 물론 불필요하게 에너지가 낭비되므로 구상화 처리 온도는 1500~1550℃가 적합하다.
이와 같이 본 발명의 다이 본체(10)가 덕타일주철로 이루어지므로 노치효과가 적어 응력 집중현상이 감소됨에 따른 강도와 인성의 향상을 기대할 수 있게 된다.
또한, 상기 다이 본체(10)의 양단부에는 복수의 고정공(11)과 위치 정렬홈(12)이 형성되고, 상기 다이 본체(10)의 외주연부, 구체적으로는 몰딩을 위한 매트릭스 형태의 리드 프레임 또는 매트릭스 형태의 연성 또는 경성 인쇄회로기판이 놓여지는 상기한 리드프레임 또는 인쇄회로기판을 감압 흡입에 의해 고정하기 위한 다수의 흡입공(13)이 형성된다.
이때, 상기 고정공(11)과 위치 정렬홈(12)에는 마모방지코팅층이 코팅되는 것이 바람직한데, 상기 마모방지코팅층은 산화크롬(Cr2O3) 96~98중량% 및 이산화티타늄(TiO2) 2~4중량%가 혼합되어 이루어진 분말이 상기 고정공(11) 및 위치 정렬홈(12)에 용사되어서 이루어지고, 50~600㎛의 두께로 이루어지며, 경도는 900~1000HV를 유지하도록 플라즈마 코팅된다.
이와 같이 상기 고정공(11)과 위치 정렬홈(12)에 상기 마모방지코팅층을 형성함으로써 크롬도금 및 니켈크롬도금에 의한 코팅층에 비해 내부식성, 내스크래치성, 내마모성, 내충격성 및 내구성을 높일 수 있게 된다.
산화크롬(Cr2O3)은 금속 내부로 침입하는 산소를 차단시키는 부동태피막(Passivity Layer)의 역할을 함으로써 녹이 잘 슬지 않도록 하는 역할을 수행하며, 이산화티타늄(TiO2)은 물리화학적으로 매우 안정적이고 은폐력이 높아 백색안료로 많이 사용되는 것으로 굴절율이 높아서 고굴절률의 세라믹스에도 많이 이용된다.
또한, 상기 이산화티타늄(TiO2)은 광촉매적 특성과 초친수성의 특성을 갖을 뿐 아니라 공기정화작용, 향균작용, 유해물질 분해작용, 오염방지 기능, 변색방지기능를 갖는 것으로, 이러한 이산화티타늄(TiO2)은 마모방지코팅층이 상기 고정공(11) 및 위치 정렬홈(12)에 확실히 피복되도록 할 뿐 아니라 마모방지코팅층에 부착된 이물지을 분해, 제거하여 마모방지코팅층의 손상을 방지시킨다.
또한, 상기 마모방지코팅층은 상기 산화크롬(Cr2O3)과 이산화티타늄(TiO2)으로 이루어진 분말가루와 1400℃의 가스를 마하2정도의 속도로 상기 고정공(11) 및 위치 정렬홈(12)에 재트분사하여서 50~600㎛의 두께로 용사한다.
또한, 상기 고정공(11) 및 위치 정렬홈(12)에 상기 마모방지코팅층이 코팅되는 동안 상기 고정공(11) 및 위치 정렬홈(12)의 온도가 상승되는데, 이때 가열된 고정공(11) 및 위치 정렬홈(12)이 변형이 방지되도록 상기 고정공(11) 및 위치 정렬홈(12)이 별도의 냉각장치(미도시)에 의해 냉각되어 150~200℃의 온도를 유지하도록 하는 것이 바람직할 것이다.
또한, 상기 마모방지코팅층에는 금속계 유리 석영 계통으로 이루어진 무수크롬산(CrO3)으로 이루어진 실링재가 더 도포될 수 있다.
무수크롬산(CrO3)은 높은 내마모, 윤활성, 내열성, 내식성, 이형성을 필요로 하는 곳에 사용되며, 대기중에서 변색이 안되고, 내구성이 크며, 내마모성과 내식성이 좋다. 실링재의 코팅 두께는 0.3~0.5㎛ 정도가 바람직한데, 이는 실링재의 두께가 0.3㎛ 미만인 경우에는 약간의 스크래치홈에도 실링재가 쉽게 파이면서 벗겨지게 되고, 0.5㎛를 초과하는 경우에는 두껍게 코팅되어 도금면에 핀홀, 균열 등이 많아지게 되므로 상기 실링재의 코팅 두께는 0.3~0.5㎛ 정도로 하는 것이 바람직할 것이다.
따라서, 상기 고정공(11) 및 위치 정렬홈(12)에 내마모성 및 내산화성이 뛰어난 코팅층이 형성되므로 상기 고정공(11) 및 위치 정렬홈(12)이 마모되거나 산화되는 것이 방지되고 이에 따라 제품의 수명이 연장된다.
한편, 상기 다이 본체(10)의 평활 상면 영역 즉 상기 제1,2크롬코팅층(20,40) 및 알루미늄코팅층(30)으로 이루어진 상기 세라믹코팅층(15)이 형성되는 영역에는 2~3㎛의 거칠기가 형성되도록 하는 것이 바람직할 것이다.
상기 세라믹코팅층(15)이 형성되는 평활 상면 영역에 2~3㎛의 거칠기를 형성하는 작업은 스틸 또는 세라믹 볼이나 샌드 등을 이용하여 형성할 수 있으며, 이로 인해 상기 제1,2크롬코팅층(20,40) 및 알루미늄코팅층(30)으로 이루어진 상기 세라믹코팅층(15)의 박리를 방지할 수 있어 제품의 불량률 감소를 이룰 수 있게 된다.
상기와 같이 본 발명의 구체적인 실시 예에 관해 상세히 설명하였으나, 본 발명이 속하는 분야에 통상의 지식을 갖는 자라면 본 발명의 범주에서 벗어나지 않는 범위에서 다양한 변형실시가 가능할 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 한정하지 않고, 후술하는 특허청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 할 것이다.
10: 다이 본체 11: 고정공
12: 위치 정렬홈 13: 흡입공
15: 세라믹코팅층(15) 20: 제1크롬코팅층
30: 알루미늄코팅층 40: 제2크롬코팅층

Claims (2)

  1. 평활 상면 영역을 갖도록 형성되는 다이 본체와 상기 다이본체의 상면 영역에 형성되는 세라믹코팅층으로 이루어진 몰딩 다이에 있어서.
    상기 세라믹코팅층은, 상기 다이 본체의 평활 상면 영역에 80~100㎛의 두께를 갖는 제1,2크롬코팅층이 순차적으로 형성되되 상기 제1,2크롬코팅층 사이에는 80~100㎛의 두께를 갖는 알루미늄코팅층이 형성되도록 이루어진 것을 특징으로 하는 반도체 패키지용 몰딩 다이.
  2. 제1항에 있어서,
    상기 다이 본체의 평활 상면 영역은 2~3㎛의 거칠기를 갖도록 형성된 것을 특징으로 하는 반도체 패키지용 몰딩 다이.
KR1020180014553A 2018-02-06 2018-02-06 반도체 패키지용 몰딩 다이 KR20190094887A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180014553A KR20190094887A (ko) 2018-02-06 2018-02-06 반도체 패키지용 몰딩 다이

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180014553A KR20190094887A (ko) 2018-02-06 2018-02-06 반도체 패키지용 몰딩 다이

Publications (1)

Publication Number Publication Date
KR20190094887A true KR20190094887A (ko) 2019-08-14

Family

ID=67622356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180014553A KR20190094887A (ko) 2018-02-06 2018-02-06 반도체 패키지용 몰딩 다이

Country Status (1)

Country Link
KR (1) KR20190094887A (ko)

Similar Documents

Publication Publication Date Title
EP3128550B1 (en) Semiconductor device
US20120032316A1 (en) Semiconductor device, method of manufacturing semiconductor device, mold, and sealing device
JP4230492B2 (ja) 低密着性材料、樹脂成形型及び防汚性材料
TW201409781A (zh) 光半導體裝置用基板及其製造方法、和光半導體裝置及其製造方法
JP2006319109A (ja) 半導体装置用リードフレームおよびそれを用いた半導体装置用パッケージとその製造方法
US20130299859A1 (en) Substrate for optical semiconductor apparatus, method for manufacturing the same, optical semiconductor apparatus and method for manufacturing the same
JP4755068B2 (ja) 電子部品の樹脂封止金型
KR20190094887A (ko) 반도체 패키지용 몰딩 다이
KR20010070199A (ko) 전자 부품의 수지 밀봉 성형용 금형
KR101248478B1 (ko) 대면적 사출성형용 단열 스템퍼 코어
JP2010287741A (ja) リードフレームとその製造方法、及び半導体装置
JPH09248829A (ja) 穴空き成形品製造用の金型組立体及び穴空き成形品の製造方法
WO2006129343A1 (ja) 半導体装置の製造装置及び半導体装置の製造方法
KR101545194B1 (ko) 반도체 패키지용 몰딩 다이 및 그 제조방법
JPH01299008A (ja) モールド装置
JPH04329680A (ja) 発光装置
JPS61167515A (ja) モ−ルド装置
JPS6017939A (ja) 半導体装置用リ−ドフレ−ム
KR20010044862A (ko) 반도체 패키지용 성형 금형
JPH1041423A (ja) 半導体パッケージの製造方法
KR100828490B1 (ko) 리드프레임 제조방법
TWI591787B (zh) Lead frame with aluminum alloy
JP2002164365A (ja) 半導体パッケージ部品の製造方法およびリードフレーム
JP2009278024A (ja) 半導体装置
KR100198313B1 (ko) 반도체패키지의 리드프레임 제조방법 및 이를 이용한 반도체패키지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right