KR20190088898A - 기판 처리 방법과 기판 처리 시스템 - Google Patents

기판 처리 방법과 기판 처리 시스템 Download PDF

Info

Publication number
KR20190088898A
KR20190088898A KR1020190006187A KR20190006187A KR20190088898A KR 20190088898 A KR20190088898 A KR 20190088898A KR 1020190006187 A KR1020190006187 A KR 1020190006187A KR 20190006187 A KR20190006187 A KR 20190006187A KR 20190088898 A KR20190088898 A KR 20190088898A
Authority
KR
South Korea
Prior art keywords
gas
etching
silicon film
processing
substrate
Prior art date
Application number
KR1020190006187A
Other languages
English (en)
Inventor
마사미 오이카와
게이스케 후지타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190088898A publication Critical patent/KR20190088898A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 처리 용기로부터 에칭 가스를 효과적으로 퍼지할 수 있는 기판 처리 방법과 기판 처리 시스템을 제공하는 것이다. 처리 용기 내에 수용되고, 실리콘막을 표면에 갖는 기판에 대하여, 에칭 가스를 공급해서 해당 실리콘막을 에칭 처리하는 에칭 공정과, 처리 용기 내에 에칭 가스와 반응하는 퍼지 가스로서 수소 함유 가스를 공급해서 퍼지하는 퍼지 공정과, 기판에 대하여 새롭게 실리콘막을 성막하는 성막 공정을 갖는 기판 처리 방법이다.

Description

기판 처리 방법과 기판 처리 시스템{SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING SYSTEM}
본 발명은 기판 처리 방법과 기판 처리 시스템에 관한 것이다.
종래부터, 처리 용기 내에 수용된 웨이퍼에 대하여 에칭 가스를 공급하여, 웨이퍼에 성막된 실리콘막을 선택적으로 에칭하는 방법이 알려져 있다. 에칭 가스로서는, 실리콘막을 휘발성이 높은 할로겐 화합물로 해서 제거할 수 있다는 관점에서, 예를 들어 불소(F)나 브롬(Br)과 같은 할로겐 원소를 포함하는 할로겐 가스가 사용되고 있다(예를 들어, 특허문헌 1 참조).
일본 특허 공개 제2002-118100호 공보
그러나, 할로겐 가스 등의 에칭 가스가 처리 용기 내에 잔류하고 있으면, 에칭 공정에 이어 성막 공정을 행하는 경우에, 인큐베이션 타임이 장기화하거나(막 형성 악화), 성막 표면의 조도가 커질 우려가 있다.
본 발명은 상기 과제를 감안하여 이루어진 것이며, 처리 용기로부터 에칭 가스를 효과적으로 퍼지할 수 있는 기판 처리 방법과 기판 처리 시스템을 제공하는 것을 목적으로 하고 있다.
상기 목적을 달성하기 위해서, 본 발명에 의한 기판 처리 방법의 일 형태는, 처리 용기 내에 수용되고, 실리콘막을 표면에 갖는 기판에 대하여, 에칭 가스를 공급해서 해당 실리콘막을 에칭 처리하는 에칭 공정과,
상기 처리 용기 내에 상기 에칭 가스와 반응하는 퍼지 가스로서 수소 함유 가스를 공급해서 퍼지하는 퍼지 공정과,
상기 기판에 대하여 새롭게 실리콘막을 성막하는 성막 공정을 갖는 것을 특징으로 한다.
본 발명의 기판 처리 방법과 기판 처리 시스템에 의하면, 처리 용기로부터 에칭 가스를 효과적으로 퍼지할 수 있다.
도 1은 본 발명의 실시 형태에 따른 기판 처리 시스템의 전체 구성의 일례를 도시하는 단면도이다.
도 2는 기판 처리 시스템을 구성하는 제어 장치의 하드웨어 구성의 일례를 도시하는 도면이다.
도 3은 기판 처리 시스템을 구성하는 제어 장치의 기능 구성의 일례를 도시하는 도면이다.
도 4는 본 발명의 실시 형태에 따른 기판 처리 방법의 일례를 설명하는 공정 단면도이다.
도 5는 에칭 공정 후의 퍼지 공정에 의한 인큐베이션 타임을 검증하는 실험 결과를 도시하는 도면이다.
도 6은 에칭 공정 후의 퍼지 공정에 의한 실리콘막의 조도의 개선을 검증하는 실험 결과를 도시하는 도면이다.
이하, 본 발명의 실시 형태에 따른 기판 처리 방법과 기판 처리 시스템에 대해서, 첨부 도면을 참조하면서 설명한다. 또한, 본 명세서 및 도면에서, 실질적으로 동일한 구성 요소에 대해서는, 동일한 번호를 부여함으로써 중복된 설명을 생략한다.
[실시 형태에 따른 기판 처리 시스템]
<기판 처리 장치>
우선, 본 발명의 실시 형태에 따른 기판 처리 시스템의 전체 구성을 개략적으로 설명함과 함께, 기판 처리 시스템을 구성하는 기판 처리 장치에 대해서 설명한다. 도 1은, 본 발명의 실시 형태에 따른 기판 처리 시스템의 전체 구성의 일례를 도시하는 단면도이다. 도 1에 도시한 바와 같이, 기판 처리 시스템(300)은, 배치식 종형 성막 장치인 처리 장치(100)와, 제어 장치(200)를 갖는다.
처리 장치(100)는, 처리 용기(10)와, 처리 용기(10)의 외측에서 처리 용기(10)를 포위하는 히터(80)와, 처리 용기(10) 내에 각종 가스를 공급하는 가스 공급부(60)와, 처리 용기(10)로부터 가스를 배기하는 가스 배기부(90)를 갖는다. 또한, 복수의 기판인 반도체 웨이퍼(이하, 「웨이퍼」라고 함)를 상하 방향으로 소정의 간격으로 보유 지지하는 웨이퍼 보트(70)와, 웨이퍼 보트(70)를 X1 방향에 승강시킴으로써 복수의 웨이퍼(W)를 처리 용기(10) 내에 로드 및 언로드하는 보트 엘리베이터(50)를 갖는다.
처리 용기(10)는, 하단부가 개방된 천장이 있는 원통형의 내측 처리관(11)(이너 튜브)과, 하단부가 개방되고 내측 처리관(11)의 외측을 덮는 천장이 있는 원통형의 외측 처리관(12)(아우터 튜브)을 갖는다. 내측 처리관(11)과 외측 처리관(12)은 모두, 석영 등의 내열성 재료에 의해 형성되어 있고, 동축형으로 배치되어 이중관 구조를 나타내고 있다.
내측 처리관(11)의 천장은 예를 들어 평탄하게 형성되어 있고, 원통형의 내측 처리관(11)의 내벽면의 내측의 한쪽 영역에는 인젝터가 배치되는 인젝터 배치 영역(11a)이 마련되어 있고, 이 인젝터 배치 영역(11a)에 대향하는 다른 쪽 영역에는, 내측 처리관(11) 밖으로 가스를 배기하는 가스 배기구(13)가 형성되어 있다. 가스 배기구(13)는, 주로 내측 처리관(11) 내의 처리 가스를 배기하기 위한 배기구이며, 그 연직 방향의 길이는 적절히 설정할 수 있고, 도시한 예와 같이 웨이퍼 보트(70)의 연직 방향 길이보다도 짧은 길이의 개구이어도 되고, 웨이퍼 보트(70)의 연직 방향 길이와 동일 정도의 길이의 개구이어도 된다.
처리 용기(10)를 형성하는 내측 처리관(11)과 외측 처리관(12) 각각의 하단은, 예를 들어 스테인리스강에 의해 형성되는 원통형의 매니폴드(20)에 의해 지지되어 있다. 원통형의 매니폴드(20)의 상단에는, 외측 처리관(12)을 지지하는 환형 플랜지(21)가 외측으로 돌출되도록 해서 형성되어 있고, 또한 매니폴드(20)의 하방에는, 내측 처리관(11)을 지지하는 환형 플랜지(22)가 내측으로 돌출되도록 해서 형성되어 있다. 환형 플랜지(22) 상에 내측 처리관(11)의 하단이 적재되고, 환형 플랜지(21) 상에 외측 처리관(12)의 하단의 환형 플랜지(14)가 적재되어 각각 지지되어 있다. 그리고, 매니폴드(20)의 환형 플랜지(21)와 외측 처리관(12)의 환형 플랜지(14)의 사이에는 O링 등의 시일 부재(23)가 개재하여, 외측 처리관(12)과 매니폴드(20)가 기밀 상태로 접속되어 있다.
원통형의 매니폴드(20)의 하단의 개구에는, 덮개(40)가 O링 등의 시일 부재(41)를 개재해서 기밀하게 설치되어 있고, 처리 용기(10)의 하단의 개구를 기밀하게 막고 있다. 이 덮개(40)는, 예를 들어 스테인리스강에 의해 형성되어 있다.
덮개(40)의 중앙부에는 자성 유체 시일 부재(53)가 설치되어 있고, 이 자성 유체 시일 부재(53)에는 회전축(52)이 회전 가능하면서 또한 기밀 상태로 관통(헐겁게 삽입)하고 있다. 회전축(52)의 하단은, 승강 기구인 보트 엘리베이터(50)로부터 측방으로 연장되는 지지 암(51)에 회전 가능하게 지지되어 있고, 모터 등의 액추에이터에 의해 X2 방향으로 회전 가능하게 되어 있다.
회전축(52)의 상단에는 회전 플레이트(54)가 배치되어 있고, 회전 플레이트(54)에는 석영제의 보온통(55)이 탑재되어 있다. 그리고, 보온통(55)에는, 상하 방향으로 소정 간격을 두고 배열하는 복수의 웨이퍼(W)를 보유 지지하는 웨이퍼 보트(70)가 적재되어 있다. 이 구성에 의해, 보트 엘리베이터(50)를 X1 방향으로 승강시키면, 지지 암(51), 회전 플레이트(54) 및 보온통(55)을 통해서 웨이퍼 보트(70)가 일체로 승강하여, 웨이퍼 보트(70)를 처리 용기(10) 내에 대하여 반출입할 수 있다. 또한, 회전축(52)의 회전에 의해, 웨이퍼 보트(70)를 회전시킬 수 있다.
가스 공급부(60)는, 도시하지 않은 복수의 가스 공급원과, 이들 복수의 가스 공급원에 대하여 도시하지 않은 제어 밸브를 통해서 유체 연통하는 복수(예를 들어, 도시한 예와 같이 3개)의 인젝터(62, 64, 66)를 갖는다. 각 인젝터(62, 64, 66)는, 내측 처리관(11)의 내벽 내측에 있어서, 내측 처리관(11)의 길이 방향(연직 방향)을 따라 배치됨과 함께, 그것들의 기단부는 L자형으로 굴곡되어 매니폴드(20)의 측면을 관통하여, 대응하는 가스 공급원에 연장되어 있다.
인젝터(62, 64, 66)는, 내측 처리관(11)의 내벽 내측에 있어서, 둘레 방향을 따라 일렬이 되도록 서로 간격을 두고 배치되어 있고, 인젝터(62, 64, 66)의 순서대로 연직 방향의 길이가 짧게 되어 있다.
길이가 가장 긴 인젝터(62)에는, 내측 처리관(11)의 상방 영역에 처리 가스를 공급하기 위해서, 그 상방의 소정 범위 내에서 길이 방향을 따라 소정의 간격으로 복수의 가스 구멍(62a)이 개방 형성되어 있어, 가스 구멍(62a)을 통해서 수평 방향으로 Y1 방향으로 각종 처리 가스를 공급할 수 있게 되어 있다. 한편, 인젝터(64)에는, 내측 처리관(11)의 중앙 영역에 처리 가스를 공급하기 위해서, 그 상방의 소정 범위 내에서 길이 방향을 따라 소정의 간격으로 복수의 가스 구멍(64a)이 개방 형성되어 있어, 가스 구멍(64a)을 통해서 수평 방향으로 Y1 방향으로 각종 처리 가스를 공급할 수 있게 되어 있다. 또한, 인젝터(66)에는, 내측 처리관(11)의 하방 영역에 처리 가스를 공급하기 위해서, 그 상방의 소정 범위 내에서 길이 방향을 따라 소정의 간격으로 복수의 가스 구멍(66a)이 개방 형성되고 있어, 가스 구멍(66a)을 통해서 수평 방향으로 Y1 방향으로 각종 처리 가스를 공급할 수 있게 되어 있다. 이와 같이, 각 인젝터(62, 64, 66)에 의해, 내측 처리관(11) 내의 상부, 중앙부, 하부에 각각 독립하여 각종 처리 가스를 공급할 수 있게 되어 있다.
또한, 도시하는 처리 장치(100)는, 처리 용기(10) 내에서, 내측 처리관(11)의 내측의 측방으로부터 수평 방향으로 각종 처리 가스를 공급하는, 소위 사이드 플로우 형식의 처리 장치인데, 예를 들어 내측 처리관(11)의 하방으로부터 상방으로 각종 처리 가스를 뿜어 올리도록 해서 공급하는, 소위 노멀 플로우 형식의 처리 장치이어도 된다. 도시한 예와 같이 사이드 플로우 형식의 처리 장치(100)를 적용해서 각 웨이퍼(W)에 처리 가스를 공급할 때는, 웨이퍼 보트(70)를 X2 방향으로 회전시킴으로써, 각 웨이퍼(W)에 대하여 전체면에 처리 가스를 공급하는 것이 가능해진다. 또한, 도시하는 처리 장치(100)와 달리, 연직 방향의 길이가 동일한 복수개의 인젝터를 갖고, 각 인젝터가 웨이퍼 보트(70)의 하단에서부터 상단까지 처리 가스를 공급할 수 있는 복수의 가스 구멍을 소정 간격으로 가져, 각 인젝터의 각 가스 구멍으로부터 일제히 처리 가스를 공급하는 사이드 플로우 형식의 처리 장치이어도 된다. 또한, 1개의 인젝터만을 갖는 처리 장치이어도 된다. 또한, 복수의 인젝터로부터는, 프로세스마다 동일한 처리 가스가 공급되는 제어 방법이 적용되어도 된다. 또한, 동일한 길이의 복수의 인젝터를 갖는 처리 장치에서는, 각 프로세스에 있어서 각 인젝터로부터 이종의 처리 가스가 공급되는 제어 방법이 적용되어도 된다.
인젝터(62, 64, 66)의 각 가스 구멍(62a, 64a, 66a)으로부터 공급되는 처리 가스로서는, 성막 가스(원료 가스)나 에칭 가스, 퍼지 가스, 산화 가스, 질화 가스, 환원 가스 등의 각종 처리 가스를 들 수 있다. 처리 가스의 구체예에 대해서는, 이하의 기판 처리 방법의 설명 시에 상세하게 설명한다.
매니폴드(20)의 측벽의 상방에는, 가스 배기구(16)가 형성되어 있고, 가스 배기구(16)는, 내측 처리관(11)과 외측 처리관(12)의 사이의 가스 유통 공간(15)에 연통하고 있다. 예를 들어, 인젝터(62)의 가스 구멍(62a) 등으로부터 공급된 처리 가스는, 내측 처리관(11)을 수평 방향으로 유통한 후, 가스 유통 공간(15)을 Y2 방향으로 흘러, 가스 배기구(16) 내에 Y3 방향으로 유입되어 장치 밖으로 배기된다. 이 가스 배기구(16)에는, 가스 배기부(90)가 마련되어 있다. 가스 배기부(90)는, 가스 배기구(16)에 연통하는 배기 유로(92)와, 배기 유로(92)의 하류 단에서 처리 가스의 진공 흡인을 실행하는 진공 펌프(91)와, 배기 유로(92)의 도중 위치에서 흡인 시의 압력 조정을 실행하는 압력 조정 밸브(93)를 갖는다.
<제어 장치>
이어서, 기판 처리 시스템을 구성하는 제어 장치에 대해서 설명한다. 도 2는, 제어 장치의 하드웨어 구성의 일례를 도시하는 도면이며, 도 3은, 제어 장치의 기능 구성의 일례를 도시하는 도면이다.
제어 장치(200)는 컴퓨터로 구성되어 있고, 도 2에 도시한 바와 같이, CPU(Central Processing Unit)(201), RAM(Random Access Memory)(202), ROM(Read Only Memory)(203), NVRAM(Non-Volatile RAM)(204), HDD(Hard Disc Drive)(205), I/O 포트(206) 등을 갖는다. 그리고, 각 부는, 정보 전달 가능하게 버스(207)로 접속되어 있다.
ROM(203)에는, 각종 프로그램이나 프로그램에 의해 이용되는 데이터 등이 기억되어 있다. RAM(202)은, 프로그램을 로드하기 위한 기억 영역이나, 로드된 프로그램의 워크 영역으로서 사용된다. CPU(201)는, RAM(202)에 로드된 프로그램을 처리함으로써, 각종 기능을 실현한다. HDD(205)에는, 프로그램이나 프로그램이 이용하는 각종 데이터 등이 기억된다. NVRAM(204)에는, 각종 설정 정보 등이 기억된다.
HDD(205)에는, 각종 레시피 정보, 예를 들어 성막 공정, 에칭 공정, 퍼지 공정 등의 프로세스별 온도 조건이나 압력 조건, 프로세스 시간 등에 관한 시퀀스 정보 등이 기억되어 있다. 그리고, 처리 장치(100)에 소정 매수의 웨이퍼(W)가 로드되고 나서, 처리 완료된 웨이퍼(W)가 언로드될 때까지의 예를 들어 내측 처리관(11) 내의 각 영역의 온도 변화나 압력 변화, 처리 가스의 공급의 개시 타이밍이나 정지 타이밍, 처리 가스의 공급량 등이 상세하게 규정되어 있다.
I/O 포트(206)는, 조작 패널(220), 온도 센서(230), 압력 센서(240), 가스 공급원(250), MFC(Mass Flow Controller, 매스 플로우 컨트롤러)(260), 밸브 제어부(270), 진공 펌프(280), 보트 엘리베이터 구동 기구(290) 등에 접속되어, 각종 데이터나 신호의 입출력을 제어한다.
CPU(210)는, 제어 장치(200)의 중추를 구성하고, ROM(203) 등에 기억된 제어 프로그램을 실행한다. 또한, CPU(210)는, 조작 패널(220)로부터의 지시 신호에 기초하여, HDD(205) 내에 저장되어 있는 레시피(프로세스 레시피)를 따라 처리 장치(100)를 구성하는 각 부의 동작을 제어한다. 즉, CPU(210)는, 온도 센서(군)(230), 압력 센서(군)(240), 가스 공급원(군)(250), MFC(260) 등에 내측 처리관(11) 내 및 배기 유로(92) 내 등의 각 부의 온도나 압력, 유량 등을 측정시킨다. 그리고, 이 측정 데이터에 기초하여, MFC(260)나 밸브 제어부(270), 진공 펌프(280) 등에 제어 신호를 출력하여, 상기 각 부가 프로세스 레시피에 따르도록 제어한다.
또한, 제어 장치(200)는, 도 3에 도시한 바와 같이, 성막부(210), 에칭부(212), 퍼지부(214), 온도 조정부(216) 및 압력 조정부(218) 등을 갖는다.
성막부(210)는, 웨이퍼(W)의 표면에 각종 원료 가스를 공급하여, 아몰퍼스 실리콘 등으로 이루어지는 실리콘막(Si막)이나, SiO2, SiN 등의 절연막을 형성한다. 이들 실리콘막이나 절연막 등의 성막 방법으로서는, CVD(Chemical Vapor Deposition)법이나, ALD(Atomic Layer Deposition)법, MLD(Molecular Layer Deposition)법 등이 적용될 수 있다. 성막부(210)에 의한 성막에서는, 설정된 프로세스 레시피에 따라, 서로 다른 실리콘 함유 가스(Si 원료 가스)가 웨이퍼(W)에 순차 공급되어, 실리콘막이 순차 형성될 수 있다.
에칭부(212)는, 예를 들어 웨이퍼(W)의 표면에 소정의 실리콘막이 형성된 단계에서, 프로세스 레시피에 따라, 할로겐 가스 등으로 이루어지는 에칭 가스를 웨이퍼(W)에 공급해서 실리콘막의 일부 또는 전부를 에칭한다.
퍼지부(214)는, 성막 공정이나 에칭 공정 등, 주요한 공정의 사이에, 또는 전체 공정을 통해서, 프로세스 레시피에 따라, 공급된 원료 가스나 에칭 가스 등을 처리 용기(10) 밖으로 퍼지한다. 퍼지부(214)에 의해, 예를 들어 에칭 공정과 성막 공정 이외의 전체 공정에 걸쳐서 질소(N2) 가스 등의 불활성 가스가 처리 용기(10) 내에 공급되어도 되지만, 본 실시 형태에 따른 퍼지부(214)에서는, 특히, 에칭 공정 후에 수소 함유 가스를 처리 용기(10) 내에 공급하는 기능을 갖고 있다.
제어 장치(200)에서는, 특히 에칭 공정 후, 수소 함유 가스를 퍼지 가스로서 처리 용기(10) 내에 공급해서 에칭 가스와 반응시켜 에칭 가스를 퍼지하고, 그 후에 성막 가스를 공급해서 실리콘막을 성막하는 프로세스 레시피가 설정되어 있다. 에칭부(212), 퍼지부(214) 및 성막부(210)는, 이렇게 설정되어 있는 프로세스 레시피에 따라서 기능한다.
온도 조정부(216)는, 처리 용기(10) 내, 보다 엄밀하게는 웨이퍼 보트(70)에 적재된 각 웨이퍼(W)의 온도를, 각종 프로세스별로 프로세스 레시피에 따른 온도가 되도록 조정한다. 예를 들어 성막 공정에서, 서로 다른 원료 가스를 순차 공급해서 실리콘막을 성막하는 경우에는, 웨이퍼(W)가 원료 가스별로 프로세스 레시피에 따른 온도로 되도록 온도 조정부(216)에서 처리 용기(10) 내의 온도가 조정된다.
압력 조정부(218)는, 처리 용기(10) 내의 압력을, 각종 프로세스별로 프로세스 레시피에 따른 압력이 되도록 조정한다. 예를 들어 성막 공정에서는, 서로 다른 원료 가스를 순차 공급해서 실리콘막을 성막하는 경우에, 처리 용기(10) 내가 원료 가스별로 프로세스 레시피에 따른 압력이 되도록 압력 조정부(218)에서 처리 용기(10) 내의 압력이 조정된다. 또한, 퍼지 공정에서는, 전체 공정에서 처리 용기(10) 내에 공급된 원료 가스나 에칭 가스 등을 소정 시간 내에 퍼지하기 위해, 진공 펌프(280)에 의한 진공 흡인력이 압력 조정부(218)에서 조정된다.
제어 장치(200)가, 에칭부(212)와, 처리 용기(10) 내에 에칭 가스와 반응하는 퍼지 가스로서 수소 함유 가스를 공급하는 퍼지부(214)와, 웨이퍼(W)에 대하여 새롭게 실리콘막을 성막하는 성막부(210)를 가짐으로써, 처리 용기로부터 에칭 가스를 충분히 퍼지한 후에 다음의 성막을 실행할 수 있다. 그 때문에, 이들 일련의 공정을 동일한 처리 용기(10) 내에서 실행하는 경우에 있어서의, 에칭 공정에 계속되는 성막 공정에서 인큐베이션 타임이 장기화하거나(막 형성 악화), 성막 표면의 조도가 커지는 문제가 억제된다.
[실시 형태에 따른 기판 처리 방법]
이어서, 본 발명의 실시 형태에 따른 기판 처리 방법에 대해서 설명한다. 도 4는, 기판 처리 방법의 일례를 설명하는 공정 단면도이며, 도 4의 좌측 상단의 공정 (a)부터 좌측 하방의 공정 (f)까지가 일련의 시퀀스가 된다.
먼저, 공정 (a)에 나타내는 바와 같이, 트렌치나 홀 등의 오목부(404)가 소정 패턴으로 형성된, SiO2막이나 SiN막 등으로 이루어지는 절연막(402)을 웨이퍼(400) 상에 갖고, 이미 오목부(404) 내에 아몰퍼스 실리콘으로 이루어지는 제1 실리콘막(406)이 성막된 웨이퍼(400)를 처리 용기(10) 내에 로드한다.
여기서, 아몰퍼스 실리콘으로 이루어지는 제1 실리콘막(406)을 형성하는 원료 가스로서는, 실란계 화합물이나 아미노실란계 화합물을 사용할 수 있다. 실란계 화합물로서는, 예를 들어 디실란(Si2H6) 등을 들 수 있다. 또한, 아미노실란계 화합물로서는, 예를 들어 BAS(부틸아미노실란), BTBAS(비스tert-부틸아미노실란), DMAS(디메틸아미노실란), BDMAS(비스디메틸아미노실란), DPAS(디프로필아미노실란), DIPAS(디이소프로필아미노실란) 등을 들 수 있다. 오목부(404)를 가급적 보이드 등이 개재하지 않은 상태에서 아몰퍼스 실리콘막 등으로 메울 경우에, 디메틸아미노실란이나 디실란 등으로 형성되는, 소위 시드층을 오목부(404)의 표면에 형성하는 것이 바람직하다. 또한, 오목부(404)의 치수의 일례를 들면, 예를 들어 개구 직경 또는 개구 폭이 5 내지 40nm이며, 깊이가 50 내지 300nm 정도이다.
이어서, 공정 (b)에 나타내는 바와 같이, 할로겐 가스로 이루어지는 에칭 가스(EG)를 웨이퍼(W)에 공급하여, 제1 실리콘막(406)의 일부를 에칭한다(에칭 공정). 할로겐 가스로 이루어지는 에칭 가스로서는, 예를 들어 Cl2, HCl, F2, Br2, HBr 등을 사용할 수 있고, 이들 중에서도, 에칭 제어성이 양호한 Cl2 가스나 HBr 가스가 바람직하다. 또한, 공정 (b)에서는, 오목부(404)의 측면부터 저부에 걸쳐서 제1 실리콘막(406)이 잔존하고 있는데, 저부에만 제1 실리콘막(406)을 갖도록 에칭해도 되고, 에칭의 형태는 다양하게 존재한다. 여기서, 에칭 공정에서의 프로세스 조건으로서는, 처리 용기(10) 내의 온도가 200 내지 800℃ 정도의 범위이며, 압력이 10 내지 30Torr(1334 내지 4002Pa) 정도의 범위를 들 수 있다.
이어서, 공정 (c)에 나타내는 바와 같이, 에칭 가스와 반응하는 퍼지 가스(PG)로서, 수소 함유 가스를 웨이퍼(W)에 공급해서 퍼지한다(퍼지 공정). 여기서, 할로겐 가스로 이루어지는 에칭 가스와 반응하는 수소 함유 가스로서는, H2와 NH3 중 어느 것의 가스가 에칭 가스와의 반응성의 관점에서 바람직하다. 여기서, 퍼지 공정에서의 프로세스 조건으로서는, 처리 용기(10) 내의 온도가 400 내지 900℃ 정도의 범위이며, 압력이 50 내지 100Torr(6670 내지 13340Pa) 정도의 범위를 들 수 있다.
이어서, 공정 (d)에 나타내는 바와 같이, 에칭이 실시된 시드층인 제1 실리콘막(406)의 표면에, 추가로 시드층인 제2 실리콘막(408)을 성막한다. 예를 들어, 제1 실리콘막(406)을 디메틸아미노실란으로 형성한 후, 제2 실리콘막을 디실란으로 형성할 수 있다. 오목부(404)에 2개의 시드층인 제1 실리콘막(406)과 제2 실리콘막(408)이 형성된 단계에서는, 오목부(404)는 실리콘막으로 완전히 폐색되어 있지 않다.
그래서, 공정 (e), 이어서 공정 (f)에 의해, 동일 소재의 원료 가스를 웨이퍼(400)에 순차 공급하여, 후막인 제3 실리콘막(410, 412)을 성막함으로써, 오목부(404)의 폐색이 행하여진다(이상, 공정 (d) 내지 공정 (f)가 성막 공정). 예를 들어, 제1 실리콘막(406)을 디메틸아미노실란으로 형성하고, 제2 실리콘막을 디실란으로 형성한 후, 제3 실리콘막을 모노실란(SiH4)으로 형성할 수 있다.
이와 같이, 기판 처리 방법이, 동일한 처리 용기(10) 내에서, 에칭 공정 후에, 에칭 가스와 반응하는 퍼지 가스로서 수소 함유 가스를 공급하는 퍼지 공정을 실행하고, 그 후에 성막 공정을 실행함으로써, 이 성막 공정에서 인큐베이션 타임이 장기화하거나, 성막 표면의 조도가 커지는 문제가 억제된다.
<인큐베이션 타임을 검증하는 실험과 그 결과>
본 발명자들은, 성막 처리가 행하여지고 있는 웨이퍼에 대하여 HBr 가스로 에칭을 행한 후, 실시예 1로서, NH3 가스로 퍼지를 실행하고, 이어서 성막을 행한 케이스와, 비교예 1로서, 퍼지를 실행하지 않고 성막을 행한 케이스 양쪽에 있어서, 성막 시의 인큐베이션 타임을 검증하는 실험을 행하였다. 실험 결과를 도 5에 도시한다.
도 5로부터, 비교예 1의 인큐베이션 타임이 220분 정도인 것에 반해, 실시예 1의 인큐베이션 타임은 160분 정도로, 25 내지 30％ 정도나 인큐베이션 타임이 개선(단축)되는 것이 실증되었다.
이것은, 에칭 공정 후에 잔류하는 HBr 가스와 제공된 NH3 가스가 반응해서 HBr 가스가 퍼지됨으로써, 웨이퍼 표면으로부터 Br 성분이 제거된 것에 의한 것이다.
<에칭 가스의 잔류량을 이온 크로마토그래프로 검증하는 실험과 그 결과>
본 발명자들은, 성막 처리가 행하여지고 있는 웨이퍼에 대하여 HBr 가스로 에칭을 행한 후, 다양한 실시예 및 비교예의 방법으로 퍼지와 성막을 행하고, 처리 후에 웨이퍼 표면의 Br-의 잔류 농도를 이온 크로마토그래프로 측정하는 실험을 행하였다.
여기서, 실시예 2는, NH3 가스(380℃)로 퍼지를 실행하고, 이어서 성막을 행한 케이스이다. 또한, 실시예 3은, H2 가스(600℃)로 퍼지를 실행하고, 이어서 성막을 행한 케이스이다. 또한, 실시예 4는, H2 가스(740℃)로 퍼지를 실행하고, 이어서 성막을 행한 케이스이다. 실시예 2 내지 실시예 4에 대하여, 비교예 2는, 에칭을 30분 실행하고 퍼지를 행하지 않는 케이스이며, 비교예 3은, 에칭을 60분 실행하고 퍼지를 행하지 않는 케이스이다. 또한, 참고예로서, 에칭도 퍼지도 행하지 않는 케이스에 대한 Br-의 잔류량도 계측하였다.
시험체에 관한 웨이퍼는, 분석면을 초순수 50mL에 3분간 침지시킨 후, 추출액을 회수하고, 회수된 추출액에 대해서 이온 크로마토그래피로 Br-의 정량 분석을 행하여, Br- 추출량을 구하였다. 이하, 표 1에 이온 크로마토그래프 측정 조건을 나타내고, 표 2에 정량 분석 결과를 나타내었다.
Figure pat00001
Figure pat00002
주: μg/웨이퍼는, 웨이퍼 1매당 성분량이며, ng/cm2는 웨이퍼 1cm2당 성분량이다. 또한, 웨이퍼의 표면적은 707cm2이다. 또한, 본 이온 크로마토그래프 측정에서의 정량 하한치는, 웨이퍼 1매당 성분량으로서는 0.1μg/웨이퍼, 웨이퍼 1cm2당 성분량으로서는 0.2ng/cm2이다.
표 2로부터, 비교예 2, 3의 Br-의 잔류량에 대하여, 실시예 2 내지 실시예 4의 Br-의 잔류량은 1/3 정도로까지 저감되어 있고, 그 중에서 실시예 2의 Br-의 저감 효과가 높은 것이 실증되었다.
또한, 실시예 2 내지 실시예 4는, 에칭을 전혀 실시하지 않은 참고예와 동일 정도의 Br-의 잔류량을 나타내고 있는 점에서, NH3 가스나 H2 가스와 같은 퍼지 가스에 의한 Br- 제거 효과가 매우 높은 것이 실증되었다.
<에칭 가스의 잔류량을 2차 이온 질량 분석으로 검증하는 실험과 그 결과>
본 발명자들은, SiO2막의 표면에 Si막이 성막되어 있는 웨이퍼에 대하여 HBr 가스로 에칭을 행한 후, 다양한 실시예 및 비교예의 방법으로 퍼지와 성막을 행하였다. 그리고, 처리 후에 웨이퍼 표면의 Br의 잔류 농도를 2차 이온 질량 분석(SIMS: Secondary Ion Mass Spectrometry)으로 측정하였다. 또한, 하지층과 성막의 사이의 계면의 조도 정도를, 투과형 전자 현미경(TEM: Transmission Electron Microscope)과 원자간력 현미경(AFM: Atomic Force Microscope)으로 확인하였다.
여기서, 실시예 5는, NH3 가스(550℃)로 퍼지를 실행하고, 이어서 성막을 행한 케이스이다. 또한, 실시예 6은, H2 가스(800℃)로 퍼지를 실행하고, 이어서 성막을 행한 케이스이다. 실시예 5, 6에 대하여, 비교예 4는, 퍼지를 행하지 않는 케이스이다. 에칭 가스의 잔류량에 관한 측정 결과를 이하의 표 3에 나타내었다. 또한, 하지층과 성막의 사이의 계면의 TEM 화상과 AFM 화상을 도 6에 나타내었다.
Figure pat00003
주기: atoms/cm3은, 1cm3당 원자수를 나타낸다.
표 3으로부터, 비교예 4에 대하여, 실시예 5의 Br 농도는 1/5 정도로까지 저감되고, 실시예 6에서는 1/50 정도로까지 저감되는 것이 실증되었다.
또한, 도 6으로부터, 비교예 4의 조도는 Ra=0.3336nm인 것에 반해, 실시예 6의 조도는 Ra=0.2085nm로, 40％ 정도나 표면의 조도가 개선되는 것이 실증되었다.
이상에서 나타내는 다양한 실험 결과로부터, 할로겐 가스로 이루어지는 에칭 가스에 의한 에칭 공정 후, 에칭 가스와 반응하는 퍼지 가스인 NH3 가스나 H2 가스에 의한 퍼지 공정을 행하고, 성막 공정을 실행함으로써, 인큐베이션 타임과 성막 표면의 조도 양쪽을 개선할 수 있음이 실증되었다.
상기 실시 형태에 예를 든 구성 등에 대하여 그 밖의 구성 요소가 조합되거나 한 다른 실시 형태이어도 되며, 또한 본 발명은 여기에서 나타낸 구성에 전혀 한정되는 것이 아니다. 이 점에 대해서는, 본 발명의 취지를 일탈하지 않는 범위에서 변경하는 것이 가능하고, 그 응용 형태에 따라서 적절하게 정할 수 있다.
10 : 처리 용기 11 : 내측 처리관(이너 튜브)
12 : 외측 처리관(아우터 튜브) 40 : 덮개
50 : 보트 엘리베이터 60 : 가스 공급부
62, 64, 66 : 인젝터 80 : 히터
90 : 가스 배기부 100 : 처리 장치
200 : 제어 장치 210 : 성막부
212 : 에칭부 214 : 퍼지부
216 : 온도 조정부 218 : 압력 조정부
300 : 기판 처리 시스템 400, W : 웨이퍼
402 : 절연막 404 : 오목부(트렌치, 홀)
406 : 제1 실리콘막(시드층) 408 : 제2 실리콘막(시드층)
410, 412 : 제3 실리콘막

Claims (11)

  1. 처리 용기 내에 수용되고, 실리콘막을 표면에 갖는 기판에 대하여, 에칭 가스를 공급해서 해당 실리콘막을 에칭 처리하는 에칭 공정과,
    상기 처리 용기 내에 상기 에칭 가스와 반응하는 퍼지 가스로서 수소 함유 가스를 공급해서 퍼지하는 퍼지 공정과,
    상기 기판에 대하여 새롭게 실리콘막을 성막하는 성막 공정을 포함하는, 기판 처리 방법.
  2. 제1항에 있어서,
    상기 에칭 공정과, 상기 퍼지 공정과, 상기 성막 공정을 동일한 상기 처리 용기 내에서 실행하는, 기판 처리 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 수소 함유 가스가, H2와 NH3에서 선택된 가스인, 기판 처리 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 에칭 가스가 할로겐 가스인, 기판 처리 방법.
  5. 제4항에 있어서,
    상기 할로겐 가스가, Cl2, HCl, HBr, Br2에서 선택된 가스인, 기판 처리 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 성막 공정은, 이종의 원료 가스를 순차 공급해서 실리콘막을 순차 성막하는, 기판 처리 방법.
  7. 기판을 수용해서 실리콘막을 형성하는 기판 처리 시스템이며,
    상기 기판을 수용하는 처리 용기와,
    상기 처리 용기 내에 처리 가스를 공급하는 가스 공급부를 갖는 처리 장치와,
    적어도 상기 가스 공급부를 제어하는 제어 장치를 포함하고,
    상기 제어 장치는,
    실리콘막을 표면에 갖는 기판에 대하여, 에칭 가스를 공급해서 해당 실리콘막의 일부 또는 전부를 에칭하는 처리를 실행하고,
    상기 처리 용기 내에 상기 에칭 가스와 반응하는 퍼지 가스로서 수소 함유 가스를 공급해서 퍼지하는 처리를 실행하고,
    상기 기판에 대하여 원료 가스를 공급해서 새롭게 실리콘막을 성막하는 처리를 실행하는, 기판 처리 시스템.
  8. 제7항에 있어서,
    상기 가스 공급부는, 이종의 원료 가스를 순차 공급해서 실리콘막을 순차 성막하는 처리를 실행하는, 기판 처리 시스템.
  9. 제7항 또는 제8항에 있어서,
    상기 수소 함유 가스가, H2와 NH3에서 선택된 가스인, 기판 처리 시스템.
  10. 제7항 또는 제8항에 있어서,
    상기 에칭 가스가 할로겐 가스인, 기판 처리 시스템.
  11. 제10항에 있어서,
    상기 할로겐 가스가, Cl2, HCl, HBr, Br2에서 선택된 가스인, 기판 처리 시스템.
KR1020190006187A 2018-01-19 2019-01-17 기판 처리 방법과 기판 처리 시스템 KR20190088898A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018007674A JP2019129161A (ja) 2018-01-19 2018-01-19 基板処理方法と基板処理システム
JPJP-P-2018-007674 2018-01-19

Publications (1)

Publication Number Publication Date
KR20190088898A true KR20190088898A (ko) 2019-07-29

Family

ID=67300117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190006187A KR20190088898A (ko) 2018-01-19 2019-01-17 기판 처리 방법과 기판 처리 시스템

Country Status (3)

Country Link
US (1) US20190228992A1 (ko)
JP (1) JP2019129161A (ko)
KR (1) KR20190088898A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186335A (ja) * 2018-04-06 2019-10-24 東京エレクトロン株式会社 基板処理装置と基板処理方法
JP7126425B2 (ja) * 2018-10-16 2022-08-26 東京エレクトロン株式会社 基板処理装置、基板の搬入方法及び基板処理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118100A (ja) 2000-10-11 2002-04-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4366183B2 (ja) * 2003-12-17 2009-11-18 株式会社日立国際電気 半導体装置の製造方法
JP5864668B2 (ja) * 2010-10-29 2016-02-17 東京エレクトロン株式会社 凹状部分を有した被処理体上へのシリコン膜の成膜方法
JP2012146741A (ja) * 2011-01-07 2012-08-02 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP6059085B2 (ja) * 2013-05-27 2017-01-11 東京エレクトロン株式会社 トレンチを充填する方法及び処理装置
JP6606476B2 (ja) * 2016-08-02 2019-11-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118100A (ja) 2000-10-11 2002-04-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2019129161A (ja) 2019-08-01
US20190228992A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
KR102430053B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
TWI815898B (zh) 蝕刻方法及蝕刻裝置
US8652973B2 (en) Processing method for forming structure including amorphous carbon film
JP6948803B2 (ja) ガス供給装置、ガス供給方法及び成膜方法
KR102345313B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2018022716A (ja) 窒化膜の形成方法および形成装置
TWI821626B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
US11984319B2 (en) Substrate processing method and film forming system
KR102567010B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20190088898A (ko) 기판 처리 방법과 기판 처리 시스템
JP2019029576A (ja) シリコン膜の形成方法および形成装置
US20210305058A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US11373876B2 (en) Film forming method and film forming apparatus
US20230287567A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20210090887A1 (en) Silicon film forming method and substrate processing apparatus
CN114941130A (zh) 基板处理装置、基板处理方法、半导体装置的制造方法和存储介质
JP7186909B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
CN113314393B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
US20220254629A1 (en) Deposition method
US20240105443A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing system, and recording medium
WO2023181405A1 (ja) 基板処理装置、処理容器、基板保持具及び半導体装置の製造方法
JP2009224791A (ja) 成膜方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application