KR20190088009A - 에칭 방법 및 에칭 장치 - Google Patents

에칭 방법 및 에칭 장치 Download PDF

Info

Publication number
KR20190088009A
KR20190088009A KR1020190002798A KR20190002798A KR20190088009A KR 20190088009 A KR20190088009 A KR 20190088009A KR 1020190002798 A KR1020190002798 A KR 1020190002798A KR 20190002798 A KR20190002798 A KR 20190002798A KR 20190088009 A KR20190088009 A KR 20190088009A
Authority
KR
South Korea
Prior art keywords
gas
etching
wafer
substrate
silicon
Prior art date
Application number
KR1020190002798A
Other languages
English (en)
Other versions
KR102229993B1 (ko
Inventor
야스오 아사다
다케히코 오리이
겐토 스즈키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190088009A publication Critical patent/KR20190088009A/ko
Application granted granted Critical
Publication of KR102229993B1 publication Critical patent/KR102229993B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0064—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by temperature changes
    • B08B7/0071—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by temperature changes by heating
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은, 기판의 면내 균일성 높게 실리콘 함유막을 에칭하는 것이다. 표면에 실리콘 함유막(13)이 형성된 기판(W)에, 7불화요오드 가스와 염기성 가스를 공급하여, 당해 실리콘 함유막(13)을 에칭한다. 그러한 처리에 의해 기판의 면내에서 균일성 높게 에칭할 수 있다. 또한, 기판(W)에 실리콘 함유막(13)을 남기게 에칭을 행하는 경우에는, 남은 실리콘 함유막의 표면의 평탄성을 높게 할 수 있다.

Description

에칭 방법 및 에칭 장치{ETCHING METHOD AND ETCHING APPARATUS}
본 발명은, 7불화요오드 가스를 사용해서 실리콘 함유막을 에칭하는 기술에 관한 것이다.
반도체 장치의 제조 공정에서는, 반도체 웨이퍼(이하, 웨이퍼라고 기재함)의 표면에 형성된 폴리실리콘막 등의 실리콘 함유막을 제거하는 처리가 행하여지는 경우가 있다. 특허문헌 1, 2에서는, 폴리실리콘막을 에칭하는데 있어서, 당해 폴리실리콘막에 대하여 에칭 선택성이 높은 가스로서 IF7(7불화요오드) 가스를 사용하는 것이 개시되어 있다. 또한, 특허문헌 3에는, 에칭 성능을 조정하기 위해서, IF7 가스에 산화성 가스 또는 불활성 가스가 첨가된 가스를 에칭 가스로서 사용하여, 실리콘층을 에칭하는 것이 기재되어 있다.
일본 특허 재공표 2015-115002호 공보 일본 특허 재공표 2015-60069호 공보 일본 특허 제6032033호 공보
상기 IF7 가스 등의 에칭 가스를 사용해서 실리콘 함유막의 건식 에칭을 행하는 경우, 웨이퍼의 면내에서 균일성 높게 에칭을 행하는 것이 곤란하다. 또한, 예를 들어 웨이퍼 표면에 매립된 실리콘 함유막을 에칭하여, 패턴인 오목부를 형성하도록 처리를 행하는 경우가 있는데, 그와 같이 에칭의 균일성이 낮음으로써, 상기 오목부의 측벽 부근의 저부의 실리콘 함유막이 비교적 많이 남는 풋팅(Footing)이라고 불리는 현상이 발생하는 경우가 있다. 즉, 종단 측면에서 보아 오목부의 측면과 저면의 직교성이 낮아, 당해 직교성이 높은 양호한 형상의 오목부를 형성하는 것이 곤란하였다.
그래서, 예를 들어 플라스마를 사용한 이방성 에칭에 의해 실리콘 함유막의 상부측을 제거한 후, 습식 에칭에 의해 실리콘 함유막의 하부측을 제거하는 처리가 행하여지는 경우가 있다. 그러나, 상기 플라스마 에칭은 웨이퍼 표면에 대미지를 부여해버릴 우려가 있고, 플라스마 에칭 및 습식 에칭이라는 복수의 처리를 행하게 되기 때문에, 시간이 많이 걸린다. 그 때문에, 플라스마를 사용하지 않는 상기 건식 에칭으로 실리콘 함유막의 제거를 행하고자 하는 요구가 있다. 상기 특허문헌 1 내지 3에 기재되는 기술은, 이러한 문제를 해결할 수 있는 것이 아니다.
본 발명은 이러한 사정에 기초해서 이루어진 것이며, 그 목적은, 기판의 면내 균일성 높게 실리콘 함유막을 에칭할 수 있는 기술을 제공하는 것이다.
본 발명의 에칭 방법은, 표면에 실리콘 함유막이 형성된 기판에, 7불화요오드 가스와 염기성 가스를 공급하여, 당해 실리콘 함유막을 에칭하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 에칭 장치는, 처리 용기와,
상기 처리 용기 내에 설치되고, 표면에 실리콘 함유막이 형성된 기판을 적재하는 적재부와, 상기 처리 용기 내에 7불화요오드 가스와 염기성 가스를 공급하여, 상기 실리콘 함유막을 에칭하는 가스 공급부를 구비하는 것을 특징으로 한다.
본 발명에 따르면, 표면에 실리콘 함유막이 형성된 기판에 대하여, 7불화요오드 가스와 염기성 가스를 공급함으로써, 실리콘 함유막을 기판의 면내에서 균일성 높게 에칭할 수 있다.
도 1은 비교예에서의 에칭 공정을 설명하는 공정도이다.
도 2는 본 발명의 일 실시예에 따른 에칭 공정을 설명하는 공정도이다.
도 3은 에칭을 행하기 위한 기판 처리 장치의 평면도이다.
도 4는 상기 기판 처리 장치에 설치되는 에칭 모듈의 종단 측면도이다.
도 5는 상기 기판 처리 장치에 의해 처리되는 웨이퍼의 종단 측면도이다.
도 6은 상기 기판 처리 장치에 의한 처리 후의 웨이퍼의 종단 측면도이다.
도 7은 비교 시험에서의 웨이퍼의 종단 측면을 도시하는 모식도이다.
도 8은 비교 시험에서의 웨이퍼의 종단 측면을 도시하는 모식도이다.
도 9는 평가 시험에서의 에칭양에 관한 결과를 나타내는 그래프이다.
도 10은 평가 시험에서의 조도에 관한 결과를 나타내는 그래프이다.
도 11은 평가 시험에서의 에칭양에 관한 결과를 나타내는 그래프이다.
도 12는 평가 시험에서의 조도에 관한 결과를 나타내는 그래프이다.
본 발명의 처리에 대해서 설명하기 전에, 비교예의 처리에 대해서 웨이퍼(W)의 표면부의 종단 측면도인 도 1을 참조하면서 설명한다. 도 1의 (a)에 도시하는 바와 같이, 웨이퍼(W)의 표면부는, Si(실리콘)층(11), 산화실리콘막(12), 폴리실리콘막(13)이 하방으로부터 상방을 향해서 이 순서대로 적층됨으로써 구성되어 있다. 이 처리 예에서는, 웨이퍼(W)에 IF7 가스를 공급하여, 산화 실리콘막(12)이 노출되지 않도록 실리콘 함유막인 폴리실리콘막(13)의 상부측을 에칭한다. 폴리실리콘막(13)에는, 예를 들어 산화실리콘에 의해 구성되는 불순물(14)이 혼입되어 있다.
IF7 가스의 실리콘 함유막에 대한 에칭 선택성은 비교적 높기 때문에, 에칭 레이트가 비교적 높아진다. 따라서, 폴리실리콘막(13)은 하방을 향해서 급격하게 에칭된다(도 1의 (b)). 그 에칭의 진행 중에 상기 불순물(14)이 노출되지만, IF7 가스의 불순물(14)에 대한 에칭 선택성은 비교적 낮기 때문에, 이 불순물(14)이 마스크로서 작용한다. 그 때문에, 웨이퍼(W)의 면내에서 불순물(14)의 하방에서는 에칭이 진행되기 어렵고, 불순물(14)이 존재하지 않는 장소에서는 계속해서 급격한 에칭이 행하여진다. 도 1의 (c)는 에칭 종료 후의 웨이퍼(W)를 도시하고 있다. 상기와 같이 불순물(14)이 존재함으로써, 웨이퍼(W)의 면내 각 부의 에칭양에 대해서 비교적 큰 변동이 발생한다. 또한, 이 IF7 가스에 의한 에칭을 행하면, 잔류하는 폴리실리콘막(13)의 표면의 거칠음이 비교적 커져버리는 것이 확인되었다(도 1의 (c)).
계속해서 본 발명의 일 실시예에 따른 처리의 개요와, 그 처리 중에 발생한다고 추정되는 반응을 도 2를 참조하여 설명한다. 이 처리에서는, 염기성 가스인 NH3(암모니아) 가스가 첨가된 IF7 가스를 에칭 가스로 해서, 예를 들어 이미 설명한 표면부를 구비하는 웨이퍼(W)에 공급한다(도 2의 (a)). IF7 가스와 NH3 가스는, 하기의 식 (1)로 나타내는 바와 같이 서로 반응하여, NH4F(불화암모늄)를 생성하고, 이 NH4F가 웨이퍼(W)의 표면에 부착되는 부착물이 된다고 생각된다.
3IF7+aNH3=3IF5+bHF+cNH4F+N2 … 식 (1)
(단, a=2 내지 5, b=8-a(=0 내지 6), c=a-2(=0 내지 3))
그리고, 웨이퍼(W)의 표면에 부착된 NH4F는 불순물(14)과 반응하여, 당해 불순물(14)이 에칭된다. 또한 이 NH4F가 웨이퍼(W)에 부착된 상태에서 IF7 가스가 공급되게 되므로, 폴리실리콘막(13)의 에칭 레이트가 너무 커지는 것이 억제된다. 따라서, 웨이퍼(W)의 표면에 노출된 불순물(14)에 대해서는 에칭에 의해 제거되는 한편, 불순물(14)이 존재하지 않는 영역에서는 급격한 폴리실리콘막(13)의 에칭이 방지되도록 에칭이 진행된다(도 2의 (b)). 또한, 웨이퍼(W)에 부착된 NH4F에 대해서는 후에 상세하게 설명하는 바와 같이, 이 에칭 중의 웨이퍼(W)의 가열 온도에 따라서는 승화해서 제거된다. 도 2의 (c)는 에칭 종료 후의 웨이퍼(W)를 도시하고 있다. 이미 설명한 바와 같이 에칭이 진행된 결과로서, 이 도 2의 (c)에 도시하는 바와 같이, 웨이퍼(W)의 면내에서 균일성 높게 폴리실리콘막(13)이 에칭된다. 또한, 이와 같이 에칭을 행함으로써, 폴리실리콘막(13)의 표면의 거칠음이 억제되는 것이 확인되었다.
계속해서, 상기 IF7 가스 및 첨가 가스인 NH3 가스를 사용해서 에칭을 행하는 에칭 모듈(4)을 포함하는 기판 처리 장치(2)에 대해서, 도 3의 평면도를 참조하여 설명한다. 기판 처리 장치(2)는, 웨이퍼(W)를 반출입하기 위한 반출입부(21)와, 반출입부(21)에 인접해서 설치된 2개의 로드 로크실(31)과, 2개의 로드 로크실(31)에 각각 인접해서 설치된, 2개의 열처리 모듈(30)과, 2개의 열처리 모듈(30)에 각각 인접해서 설치된 2개의 에칭 모듈(4)을 구비하고 있다.
반출입부(21)는, 제1 기판 반송 기구(22)가 설치됨과 함께 상압 분위기로 되는 상압 반송실(23)과, 당해 상압 반송실(23)의 측부에 설치된, 웨이퍼(W)를 수납하는 캐리어(24)가 적재되는 캐리어용 적재대(25)를 구비하고 있다. 도면 중 26은 상압 반송실(23)에 인접하는 오리엔터실이며, 웨이퍼(W)를 회전시켜 편심량을 광학적으로 구하고, 제1 기판 반송 기구(22)에 대한 웨이퍼(W)의 위치 정렬을 행하기 위해서 설치된다. 제1 기판 반송 기구(22)는, 캐리어용 적재대(25) 상의 캐리어(24)와 오리엔터실(26)과 로드 로크실(31)의 사이에서 웨이퍼(W)를 반송한다.
각 로드 로크실(31) 내에는, 예를 들어 다관절 암 구조를 갖는 제2 기판 반송 기구(32)가 설치되어 있고, 당해 제2 기판 반송 기구(32)는, 웨이퍼(W)를 로드 로크실(31)과 열처리 모듈(30)과 에칭 모듈(4)의 사이에서 반송한다. 열처리 모듈(30)을 구성하는 처리 용기 내 및 에칭 모듈(4)을 구성하는 처리 용기 내는 진공 분위기로서 구성되어 있고, 로드 로크실(31) 내는, 이들 진공 분위기의 처리 용기 내와 상압 반송실(23)의 사이에서 웨이퍼(W)의 전달을 행할 수 있도록, 상압 분위기와 진공 분위기가 전환된다.
도면 중 33은 개폐 가능한 게이트 밸브이며, 상압 반송실(23)과 로드 로크실(31)의 사이, 로드 로크실(31)과 열처리 모듈(30)의 사이, 열처리 모듈(30)과 에칭 모듈(4)의 사이에 각각 설치되어 있다. 열처리 모듈(30)에 대해서는, 웨이퍼(W)를 저장함과 함께 내부가 배기되어 진공 분위기로 되는 처리 용기, 및 처리 용기 내에 설치됨과 함께 적재된 웨이퍼(W)를 가열 가능한 적재대 등을 포함한다. 그러한 구성을 구비함으로써, 상기의 IF7 가스 및 NH3 가스를 사용한 에칭을 행한 후의 웨이퍼(W)에 대하여 가열 처리를 행하고, 에칭에 의해 웨이퍼(W)에 부착된 잔사를 제거할 수 있도록 구성되어 있다.
계속해서 에칭 모듈(4)에 대해서, 종단 측면도인 도 4를 참조하여 설명한다. 에칭 모듈(4)은, 처리 용기(41)와, 처리 용기(41)의 내부에 배치된 적재대(42)와, 처리 용기(41)의 상부에서 적재대(42)와 대향하도록 배치된 가스 샤워 헤드(5)와, 처리 용기(41)의 내부를 배기해서 당해 처리 용기(41) 내의 압력을 조정하는 배기 유닛(43)을 구비한다. 도면 중 40은 처리 용기(41)에 형성된 웨이퍼(W)의 반송구이며, 상기 게이트 밸브(33)에 의해 개폐된다. 이미 설명한 적재대(42)의 상면에는, 웨이퍼(W)가 수평하게 적재된다. 도면 중 44는, 적재대(42)에 매설된 히터이며, 당해 적재대(42)에 적재된 웨이퍼(W)가 설정된 온도로 되도록 가열한다. 적재대(42)에는, 이미 설명한 제2 기판 반송 기구(32)와의 사이에서 웨이퍼(W)의 전달을 행하기 위해서, 그 상면을 적재대(42)의 상면에 대하여 돌출 함몰 가능한 3개의 승강 핀이 설치되지만, 도시는 생략하고 있다.
가스 공급부인 가스 샤워 헤드(5)는 수평한 판상체로서 구성되어 있다. 가스 샤워 헤드(5)의 상측, 하측에는 편평한 확산 공간(51, 52)이 각각 형성되어 있고, 이들 확산 공간(51, 52)은 서로 구획되어 있다. 가스 샤워 헤드(5)의 하면에는, 서로 구획된 가스 토출구(54, 55)가 각각 다수 개구되어 있고, 가스 토출구(54)는 확산 공간(51)에, 가스 토출구(55)는 확산 공간(52)에 각각 접속되어 있다.
확산 공간(51)의 상부측에는 가스 유로(56)의 하류단이 접속되어 있다. 가스 유로(56)의 상류측은 분기해서 가스 유로(57, 58)를 형성하고, 가스 유로(57, 58)의 상류측은 IF7 가스의 공급원(61), Ar(아르곤) 가스 공급원(62)에 각각 접속되어 있다. 확산 공간(52)의 상부측에는, 가스 유로(56)에 대하여 구획된 가스 유로(63)의 하류단이 접속되어 있다. 가스 유로(63)의 상류측은 분기해서 가스 유로(64, 65)를 형성하고, 가스 유로(64, 65)의 상류측은 NH3 가스의 공급원(66), Ar 가스 공급원(67)에 각각 접속되어 있다. 가스 유로(57, 58, 64, 65)에는 밸브나 매스 플로우 컨트롤러에 의해 구성된 유량 조정부(68)가 각각 개재 설치되어 있어, 각 유로의 하류측에 대한 가스의 공급·단절 및 각 유로의 하류측에 대한 가스의 유량의 조정이 행하여진다. 상기 Ar 가스는, 처리 용기(41) 내의 IF7 가스 및 NH3 가스를 희석하기 위한 희석 가스이다. 상기와 같이 에칭 모듈(4)이 구성됨으로써, 가스 공급원(61, 66)으로부터 공급된 IF7 가스 및 NH3 가스는, 가스 샤워 헤드(5)로부터 토출될 때까지는 서로 혼합되지 않고, 가스 샤워 헤드(5)로부터 토출 후에 처리 용기(41) 내에서 서로 혼합된다.
도 3에 도시한 바와 같이, 기판 처리 장치(2)는 컴퓨터인 제어부(20)를 구비하고 있고, 이 제어부(20)는, 프로그램, 메모리, CPU를 구비하고 있다. 프로그램에는, 앞서 서술한 웨이퍼(W)의 처리 및 웨이퍼(W)의 반송이 행해지도록 명령(각 스텝)이 내장되어 있고, 이 프로그램은, 컴퓨터 기억 매체, 예를 들어 콤팩트 디스크, 하드 디스크, 광자기 디스크, DVD 등에 저장되어, 제어부(20)에 인스톨된다. 제어부(20)는 당해 프로그램에 의해 기판 처리 장치(2)의 각 부에 제어 신호를 출력하여, 각 부의 동작을 제어한다. 구체적으로는, 에칭 모듈(4)의 동작, 열처리 모듈(30)의 동작, 제1 기판 반송 기구(22), 제2 기판 반송 기구(32)의 동작, 오리엔터실(26)의 동작이 제어 신호에 의해 제어된다. 상기 에칭 모듈(4)의 동작으로서는, 히터(44)의 출력의 조정, 각 유량 조정부(68)에 의한 각 가스의 유량 조정 및 각 가스의 공급·단절, 배기 유닛(43)에 의한 배기 유량의 조정 등의 각 동작이 포함된다. 이 제어부(20) 및 에칭 모듈(4)에 의해, 본 발명의 에칭 장치가 구성되어 있다.
기판 처리 장치(2)에서의 웨이퍼(W)의 처리를 설명한다. 여기에서는, 도 5에 도시하는 웨이퍼(W)를 처리하는 것으로서 설명한다. 이 웨이퍼(W)의 표면에는 산화실리콘막(12)이 설치되어 있다. 당해 산화 실리콘막(12)에는 관통 구멍(16)이 형성되어 있고, 당해 관통 구멍(16) 내에 매립되도록 폴리실리콘막(13)이 형성되어 있다. 이 처리 예에서는, 당해 폴리실리콘막(13)의 상부측을 에칭한다.
도 5에서 설명한 웨이퍼(W)를 저장한 캐리어(24)가 캐리어용 적재대(25)에 적재된다. 그리고, 이 웨이퍼(W)는, 상압 반송실(23)→오리엔터실(26)→상압 반송실(23)→로드 로크실(31)의 순서대로 반송되어, 열처리 모듈(30)을 통해서 에칭 모듈(4)의 처리 용기(41) 내에 반송된다. 그리고, 당해 웨이퍼(W)는 적재대(42)에 적재되어, 예를 들어 80℃로 가열된다. 한편, 처리 용기(41) 내의 압력, 즉 웨이퍼(W)의 주위의 압력이 예를 들어 13.3Pa(100mTorr) 내지 66.6Pa(500mTorr)로 된다. 이러한 비교적 작은 압력으로 하는 것은, 이미 설명한 바와 같이 IF7 가스의 실리콘 함유막인 폴리실리콘막(13)의 에칭 레이트가 너무 커지는 것을 억제하는 것을 목적으로 하고 있다.
계속해서, 가스 샤워 헤드(5)로부터 IF7 가스와 NH3 가스와 Ar 가스가 처리 용기(41) 내에 공급된다. 도 2에서 설명한 바와 같이 IF7 가스와 NH3 가스가 서로 반응해서 NH4F를 발생하고, 당해 NH4F가 웨이퍼(W)에 부착된다. 웨이퍼(W)는 80℃로 가열되어 있으며, 이 온도에서는 웨이퍼(W)에 부착된 NH4F 가스는 승화한다. 이렇게 웨이퍼(W)의 표면에서 NH4F의 부착과 승화가 행하여진 상태에서, IF7 가스에 의한 폴리실리콘막(13)의 에칭이 진행되고, 당해 에칭에 의해 웨이퍼(W)의 표면에 오목부(18)가 형성되며, 그 깊이가 점차로 커진다.
도 2에서 설명한 실리콘 산화물로 이루어지는 불순물(14)이 폴리실리콘막(13)에 포함되어 있어도, 당해 불순물(14)는 웨이퍼(W)에 부착되는 NH4F에 의해 제거되고, 또한 당해 NH4F에 의해 폴리실리콘막(13)의 에칭 레이트가 과잉으로 커지는 것이 억제된다. 결과로서, 도 2에서 설명한 폴리실리콘막(13)을 에칭할 경우와 마찬가지로, 웨이퍼(W)의 면내에서 균일성 높게 폴리실리콘막(13)이 에칭된다. 또한, NH4F에 대해서는 불순물(14) 이외에 산화 실리콘막(12)에 대해서도 작용한다고 생각되지만, 행하여진 실험에 의해, 산화 실리콘막(12)의 외형은 거의 변화하지 않는(막 손실(Loss)이 없는) 것이 확인되었다. 불순물(14)에 대해서는 막 중에 포함되는 양이 미량이기 때문에, 당해 NH4F에 의해 충분히 제거되는 것이라고 생각된다.
그 후, IF7 가스, NH3 가스 및 Ar 가스의 공급 개시부터 소정의 시간 경과 후, 가스 샤워 헤드(5)로부터 이들 각 가스의 공급이 정지하고, 에칭이 종료된다. 도 6은, 에칭이 종료된 상태의 웨이퍼(W)를 도시하고 있다. 상기와 같이 에칭이 진행됨으로써 오목부(18)의 깊이는 웨이퍼(W)의 면내에서 균일하게 되어 있다. 또한, 오목부(18)의 저면을 이루는 폴리실리콘막(13)의 거칠음이 억제되어 있다. 따라서, 이 오목부(18)로서는, 발명이 해결하고자 하는 과제의 항목에서 설명한 풋팅의 발생이 억제되어 있다. 에칭이 종료된 웨이퍼(W)는, 열처리 모듈(30)에 반송되어 소정의 온도가 되도록 가열 처리를 받고, 에칭 잔사가 제거된 후, 웨이퍼(W)는, 로드 로크실(31)→상압 반송실(23)의 순서로 반송되어, 캐리어(24)로 복귀된다.
이 에칭 모듈(4)을 포함하는 기판 처리 장치(2)에 의하면, 웨이퍼(W)의 면내에서 균일성 높게 폴리실리콘막(13)을 에칭하고, 에칭 후에 남는 폴리실리콘막(13)의 표면의 거칠음을 억제할 수 있다. 또한, 상기 처리에 의하면 플라스마를 사용할 필요가 없기 때문에, 웨이퍼(W)의 표면의 각 막이 당해 플라스마로부터의 대미지를 받지 않으므로, 웨이퍼(W)로부터 형성되는 반도체 장치의 신뢰성을 높게 할 수 있다는 이점도 있다. 단, 플라스마를 사용해서 에칭을 행하는 경우도 본 발명의 권리 범위에 포함된다. 또한, 기판 처리 장치(2)에 있어서 도 5에 도시한 웨이퍼(W)를 처리하는 것으로서 설명했지만, 도 2의 (a)에 도시한 웨이퍼(W)를 처리하도록 해도 된다. 따라서, 기판 처리 장치(2)는 구멍이나 오목부 내에 매립된 실리콘 함유막을 에칭하는 것에 한정되지는 않는다.
또한, 상기 각 처리 예에 대해서는 폴리실리콘막(13)의 상측만을 에칭하는 예를 나타냈지만, 웨이퍼(W) 표면에 형성된 폴리실리콘막(13) 전체를 에칭하도록 처리를 행해도 된다. 그 경우에는, 웨이퍼(W)의 면내 각 부에서의 폴리실리콘막(13)의 에칭 레이트의 균일성이 높으므로, 에칭에 필요한 시간을 억제할 수 있다는 효과가 얻어진다. 보다 구체적으로 설명하면, 웨이퍼(W)의 면내에서의 에칭 레이트의 변동이 큰 경우에는, 웨이퍼(W)의 면내 중 한 영역에서는 에칭이 이미 종료되어 있어도, 다른 영역에서는 에칭 레이트가 낮음으로써 에칭이 종료되지 않은 상태가 되기 때문에, 면내의 모든 영역에서 폴리실리콘막(13)이 에칭되도록 한 영역이 에칭된 후에도 에칭이 행해지도록 에칭 시간을 설정하게 된다. 즉, 한 영역에 대해서는 오버 에칭이 행하여지는 시간이 설정되게 된다. 그러나 에칭 레이트의 균일성이 높음으로써, 그러한 오버 에칭의 시간을 단축화하거나 없애거나 할 수 있으므로, 상기와 같이 에칭에 필요한 시간을 억제하는 것이 가능하게 된다.
그런데, 상기 폴리실리콘막(13)을 에칭하는 처리 예에서는 IF7 가스 및 NH3 가스를 동시에 처리 용기(41) 내에 공급하고 있다. 즉, IF7 가스를 공급하는 기간과, NH3 가스를 공급하는 기간이 서로 일치하도록 겹쳐 있다.
그와 같이 IF7 가스 및 NH3 가스를 공급하지 않아도 된다. 우선, IF7 가스 및 NH3 가스 중, NH3 가스만을 처리 용기(41) 내에 공급해서 웨이퍼(W)에 흡착시킨다. 그 후, NH3 가스의 공급을 정지하고, IF7 가스 및 NH3 가스 중 IF7 가스만을 웨이퍼(W)에 공급하여, 웨이퍼(W)에 흡착된 NH3 가스와 반응시켜서 NH4F를 발생시켜 불순물(14)을 제거함과 함께, IF7 가스에 의한 폴리실리콘막(13)의 에칭이 행하여지도록 해도 된다. 즉, NH3 가스와 IF7 가스를 이 순서로 웨이퍼(W)에 공급해서 처리를 행해도 된다. 이 순서에 의한 가스 공급을 반복해서 행해도 된다. 즉, NH3 가스, IF7 가스를 이 순서로 공급한 후에, NH3 가스, IF7 가스를 다시 이 순서로 공급해도 된다. 이와 같이 NH3 가스는 IF7 가스에 첨가되도록 웨이퍼(W)에 공급되는 것에 한정되지는 않는다. 그 밖에도 예를 들어, IF7 가스 및 NH3 가스를 동시에 웨이퍼(W)에 공급 개시한 후, IF7 가스의 공급이 정지되는 것보다도 먼저 NH3 가스의 공급의 정지가 행하여지도록 해도 된다. 즉, IF7 가스를 공급하는 기간과, NH3 가스를 공급하는 기간이 겹치는 것은, 이들 기간이 서로 일치하는 것에 한정되지는 않는다.
그런데 실리콘 함유막은 실리콘을 주성분으로서 포함하는 막이며, 폴리실리콘막에 한정되지는 않는다. 구체적으로, 예를 들어 아몰퍼스 실리콘막, 단결정 실리콘막, SiGe막, SiC막 등이 실리콘 함유막에 포함된다. 또한 IF7 가스 이외에 웨이퍼(W)에 공급되는 염기 가스로서는, IF7 가스와 반응해서 NH4F와 마찬가지로 질소 및 불소를 포함하고, 산화물에 대하여 에칭 작용을 갖는 화합물을 생성할 수 있으면 된다고 생각되므로, NH3 가스 이외의 염기성 가스를 사용하도록 해도 된다. 구체적으로 염기성 가스에는, N2H4(히드라진), 아민인 (CH3)NH2(메틸아민)나, 부틸아민, 디메틸아민 등이 포함된다.
상기 에칭 모듈(4)에 있어서, IF7 가스, NH3 가스가 예를 들어 가스 샤워 헤드(5) 내의 공통의 확산 공간에 공급되도록 구성되어 있어도 된다. 상세하게 설명하면, 가스 샤워 헤드(5) 내에서 이들 IF7 가스 및 NH3 가스의 혼합이 행하여져, 이 혼합 가스가 웨이퍼(W)에 토출되도록, 가스 샤워 헤드(5)가 구성되어 있어도 된다. 또한, 상기 에칭 모듈(4)에서는, 가스 샤워 헤드(5) 대신에 예를 들어 평면으로 보아 웨이퍼(W)의 둘레를 따르도록 동심원 형상으로 개구된 가스의 토출구를 구비하는 가스 공급부를 설치하여, 웨이퍼(W)에 가스가 공급되는 구성으로 해도 된다. 즉, 가스 공급부로서는, 가스 샤워 헤드로서 구성되는 것에 한정되지는 않는다. 또한, 본 발명으로서는 이미 설명한 실시예나 후술하는 평가 시험에서 설명하는 예에 한정되지는 않으며, 각 예는 적절히 변경하거나, 서로 조합할 수 있다.
(평가 시험)
본 발명에 관련해서 행하여진 평가 시험에 대해서 설명한다.
평가 시험 1
평가 시험 1로서, 도 4에서 설명한 에칭 모듈(4)과 대략 마찬가지로 구성된 에칭 장치를 사용하여, 도 5에서 설명한 구조를 갖는 웨이퍼(W)에 IF7 가스, NH3 가스 및 Ar 가스를 동시에 공급하여, 폴리실리콘막(13)을 에칭하였다. 그리고, 에칭 후에 TEM(투과형 전자 현미경)을 사용하여, 웨이퍼(W)의 종단 측면의 화상을 취득하였다. IF7 가스의 유량은 20 내지 500sccm, NH3 가스의 유량은 10 내지 500sccm, Ar 가스의 유량은 100 내지 1000sccm으로 설정하였다. 이들 가스의 공급 시간, 즉 에칭 시간은 3초, 처리 용기(41) 내의 압력은 6.66 내지 199.9Pa(50 내지 1500mTorr), 웨이퍼(W)의 온도는 20 내지 100℃로 각각 설정하였다.
또한 평가 시험 1과는 상이한 처리 조건에서, 도 5에서 설명한 구조를 갖는 웨이퍼(W)에서의 폴리실리콘막(13)의 에칭을 행하고, 평가 시험 1과 마찬가지로 에칭 후의 웨이퍼(W)의 종단 측면의 화상을 취득하는 비교 시험 1-1, 1-2를 행하였다. 비교 시험 1-1에서는, F2(불소) 가스를 200 내지 1000sccm, NH3 가스를 5 내지 100sccm, N2 가스를 50 내지 1000sccm으로 각각 동시에 처리 용기(41) 내에 공급해서 에칭을 행하였다. 이들 각 가스는 처리 용기(41)에 단속적으로 7회 공급하고 있고, N회째(N은 정수)의 공급이 행하여진 후, N+1회째의 공급이 행하여지기 전에, 퍼지 가스에 의한 처리 용기(41) 내의 퍼지를 행하였다. 또한 1회의 F2 가스, NH3 가스 및 N2 가스의 공급 시간은 30초로 설정하였다. 또한, 처리 용기(41) 내의 압력은 13.33 내지 333.3Pa(100 내지 2500mTorr), 웨이퍼(W)의 온도는 30 내지 120℃로 각각 설정하였다. 비교 시험 1-2로서는, ClF3(삼염화불소) 가스를 50 내지 500sccm, N2 가스를 100 내지 1500sccm으로 처리 용기(41) 내에 각각 동시에 공급해서 에칭을 행하였다. 이들 가스의 처리 용기(41)에의 공급 횟수는, 평가 시험 1과 동일하게 1회이며, 가스의 공급 시간은 36.3초로 하였다. 또한, 처리 용기(41) 내의 압력은 13.33 내지 333.3Pa(100 내지 2500mTorr), 웨이퍼(W)의 온도는 30 내지 120℃로 각각 설정하였다.
평가 시험 1에 대해서는, 오목부(18)의 저부를 이루는 에칭 후의 폴리실리콘막(13)의 표면의 평탄성은 높아, 풋팅은 나타나지 않았다. 따라서, 웨이퍼(W)의 면내 각 부에서 균일성 높게 에칭이 행하여진 것으로 확인되었다. 그리고, 오목부(18)의 깊이=에칭양은 50nm이었다. 또한, 앞서 서술한 도 6은, 이 평가 시험 1에서 취득된 TEM 화상을 개략도로서 나타낸 것이다. 또한, 도 7은 비교 시험 1-1로부터 얻어진 TEM 화상을, 도 8은 비교 시험 1-2로부터 얻어진 TEM 화상을 각각 개략도로서 나타낸 것이다. 이들 도 7, 8에 도시하는 바와 같이, 비교 시험 1-1, 1-2에서는 평가 시험 1에 비해 폴리실리콘막(13)의 표면의 평탄성은 낮아, 풋팅이 나타났다. 또한, 비교 시험 1-1에서는 에칭양은 30nm이며, 비교 시험 1-2에서는 에칭양은 36.3nm이었다. 따라서, 에칭 레이트에 대해서, 비교 시험 1-1, 1-2보다도 평가 시험 1이 더 크다. 이와 같이, 평가 시험 1의 결과로부터는, IF7 가스 및 NH3 가스를 사용함으로써, 웨이퍼(W)의 면내에서 균일성 높게, 에칭 후의 폴리실리콘막(13)의 거칠음이 억제되도록 당해 폴리실리콘막(13)의 에칭을 행할 수 있고, 또한 높은 에칭 레이트가 얻어지는 것으로 나타났다.
또한, 평가 시험 1에서는 IF7 가스에 대한 NH3 가스의 유량비(=NH3 가스의 유량/IF7 가스의 유량)는 0.6이다. 웨이퍼(W)의 온도는 20 내지 100℃, 처리 용기(41) 내의 압력은 6.66 내지 199.9Pa(50 내지 1500mTorr)로 설정되어 있다. 따라서, 이러한 유량비, 웨이퍼(W)의 온도 및 처리 용기(41) 내의 압력으로 설정해서 처리를 행함으로써, 이미 설명한 바와 같이 웨이퍼(W)의 면내에서 균일성 높게 에칭을 행할 수 있고, 또한 높은 에칭 레이트가 얻어지는 것으로 확인되었다. 또한, 본 발명자는 처리 용기(41) 내의 압력에 대해서 26.6Pa 이외의 값으로 설정해서 평가 시험 1과 마찬가지의 시험을 행하였으며, 처리 용기(41) 내의 압력을 13.3Pa(100mTorr) 내지 133.3Pa(1000mTorr)의 범위 내로 설정한 경우에, 평가 시험 1의 결과와 마찬가지로 양호한 오목부(18)의 형상이 얻어지는 것으로 확인되어 있다. 따라서, 처리 용기(41) 내의 압력은, 이 13.3Pa 내지 133.3Pa로 설정하는 것이 바람직하다.
평가 시험 2
평가 시험 2-1로서, 웨이퍼(W)의 표면에 아몰퍼스 실리콘막을 막 두께가 200nm가 되게 성막하고, 도 4에서 설명한 에칭 모듈(4)과 대략 마찬가지로 구성된 에칭 장치를 사용해서 IF7 가스 및 NH3 가스를 함께 8초 공급하여, 당해 아몰퍼스 실리콘막의 에칭을 행하였다. 평가 시험 1과 동일하게 처리 용기(41) 내의 압력은 50 내지 1500mTorr로 하였다. 에칭 후는 웨이퍼(W)에 잔류하고 있는 아몰퍼스 실리콘막의 표면의 화상을 취득하여, 당해 아몰퍼스 실리콘막의 에칭양(200nm-잔류하고 있는 아몰퍼스 실리콘막의 막 두께)과, 웨이퍼(W)에 잔류하고 있는 아몰퍼스 실리콘막의 표면의 조도를 측정하였다. 처리 조건 중, NH3 가스의 유량 및 적재대(42) 표면의 온도(=웨이퍼(W)의 온도)의 조합에 대해서는 처리마다 변경하였다. NH3 가스/IF7 가스의 유량비(=NH3 가스의 유량/IF7 가스의 유량)로서는, 0.2, 0.4, 0.6, 1.2 또는 1.8로 설정하고, 웨이퍼(W)의 온도에 대해서는, 35℃, 60℃, 80℃, 100℃ 또는 120℃로 설정하였다. IF7 가스의 유량은 20 내지 500sccm으로 설정하였다. 또한, 에칭을 행하기 전의 아몰퍼스 실리콘막의 표면의 조도는 2.53nm이며, 이 조도의 값에 대해서는 작을수록 평탄성이 높은 것을 나타낸다.
또한, 평가 시험 2-2로서, 웨이퍼(W)의 표면에 아몰퍼스 실리콘막 대신에 폴리실리콘막을 성막하고, 이 폴리실리콘막에 대하여 에칭을 행한 것을 제외하고, 평가 시험 2-1과 마찬가지의 시험을 행하였다. 그리고, 폴리실리콘막의 에칭양(200nm-잔류하고 있는 폴리실리콘막의 막 두께)과 당해 폴리실리콘막의 표면의 조도를 측정하였다. 에칭을 행하기 전의 폴리실리콘막의 조도는 7.46nm이다.
도 9, 도 10의 각 그래프는 평가 시험 2-1의 결과를 나타내고 있고, 도 11, 도 12의 각 그래프는 평가 시험 2-2의 결과를 나타내고 있다. 도 9 내지 도 12의 각 그래프의 종축은, 웨이퍼(W)가 적재되는 스테이지의 온도=웨이퍼(W)의 온도를 나타내고 있다. 또한 도 9 내지 도 12의 각 그래프의 횡축은, NH3 가스/IF7 가스의 유량비이다. 도 9, 도 11의 그래프는, 에칭양에 대한 결과를 나타내고 있다. 상세하게 설명하면, 그래프 내에서 등고선을 부여함으로써 에칭양이 근사하는 영역을 둘러쌈과 함께 에칭양이 비교적 이격된 영역을 서로 구획해서 나타내고 있다. 그리고, 등고선에 둘러싸인 각 영역을 서로 구별하기 위해서, 당해 각 영역에 서로 다른 모양을 그려서 나타내고 있다.
도 10, 도 12의 그래프는, 조도에 대한 결과를 나타내고 있다. 상세하게 설명하면, 그래프 내에서 등고선을 부여함으로써 조도의 값이 근사하는 영역을 둘러쌈과 함께 조도의 값이 비교적 이격된 영역을 서로 구획해서 나타내고 있다. 그리고, 도 9, 도 11의 그래프와 마찬가지로, 등고선에 둘러싸인 각 영역을 서로 구별하기 위해서, 당해 각 영역에 서로 다른 모양을 그려서 나타내고 있다. 또한, 실제로는 도 9 내지 도 12의 그래프는 컴퓨터 그래픽스에 의해, 에칭양 또는 조도에 대한 분포를 컬러의 그라데이션에 의해 표시한 것이지만, 도시의 편의상, 이미 설명한 바와 같이 나타내고 있다. 또한, 이와 같이 컬러의 그라데이션에 의한 화상 표시를 등고선의 표시로 변환한 것이기 때문에, 도 9 내지 도 12는 에칭양 및 조도의 각각에 대한 분포가 실제 시험에서 얻어진 화상의 분포보다 거칠게 표시되는 것이다.
에칭양에 대해서, 평가 시험 2-1에서는 대략 4 내지 54nm의 범위 내의 값, 평가 시험 2-2에서는 대략 4 내지 44nm의 범위 내의 값이었다. 조도에 대해서, 평가 시험 2-1에서는 대략 2.5 내지 5.5nm의 범위 내의 값, 평가 시험 2-2에서는 대략 4.0 내지 8.0nm의 범위 내의 값이었다. 따라서, 평가 시험 2-1, 2-2에서 에칭 후에 잔류한 아몰퍼스 실리콘막, 폴리실리콘막의 표면의 조도의 값은, 에칭 전의 조도의 값에 비해서 크게 상승하지 않았다. 따라서, 웨이퍼(W)의 온도를 35℃ 내지 120℃로 해서 IF7 가스 및 NH3 가스를 공급할 때에 있어서, 웨이퍼(W)의 면내에서 균일성 높게 에칭할 수 있다는 본 발명의 효과가 얻어지는 것이, 이 평가 시험 2의 결과로부터 확인되었다. 또한, 웨이퍼(W)의 온도가 35℃인 경우의 조도의 값에 대해서, 평가 시험 2-1에서는 4.2nm 이하, 평가 시험 2-2에서는 7.2nm 이하로, 에칭 전의 조도의 값으로부터의 상승이 비교적 억제되어 있다. 이 35℃보다 웨이퍼(W)의 온도가 약간 낮은 값이어도, 조도의 값은 크게 변동하지 않는다고 생각되므로, 웨이퍼(W)의 온도가 예를 들어 30℃ 내지 120℃일 때는, 상기 에칭의 균일성을 높게 할 수 있는 효과가 얻어질 것으로 추정된다.
또한, 도 9에 도시된 바와 같이, 평가 시험 2-1에 대해서는 웨이퍼(W)의 온도가 35℃, 60℃일 경우, NH3 가스/IF7 가스의 유량비가 비교적 크면, 에칭양이 비교적 작다. 그러나, 웨이퍼(W)의 온도가 80℃ 이상인 경우에는 NH3 가스/IF7 가스의 유량비에 관계없이, 에칭양이 비교적 높은 값으로 되어 있으며, 구체적으로는 30nm 이상이었다. 그리고 도 10에 도시되는 바와 같이 조도에 대해서는, 웨이퍼(W)의 온도 및 NH3 가스/IF7 가스의 유량비에 관계없이 비교적 낮으며, 구체적으로는 5.6nm 이하이었다.
또한, 도 11에 도시된 바와 같이, 평가 시험 2-2에 대해서는 웨이퍼(W)의 온도가 35℃, 60℃일 경우, NH3 가스/IF7 가스의 유량비가 비교적 크면, 에칭양이 비교적 작다. 그러나, 웨이퍼(W)의 온도가 80℃ 이상인 경우에는 NH3 가스/IF7 가스의 유량비에 관계없이, 에칭양이 비교적 높은 값으로 되어 있으며, 구체적으로는 29nm 이상이었다. 그리고, NH3 가스/IF7 가스의 유량비가 0.2, 0.6, 1.2, 1.8일 경우에, 웨이퍼(W)의 온도를 120℃로 하는 것보다도 웨이퍼(W)의 온도를 100℃로 하는 것이, 에칭양이 더 크다. 따라서, 웨이퍼(W)의 온도에 대해서는 120℃로 하는 것보다도 100℃로 하는 것이, 에칭양에 대해서 커지는 경향이 있는 것을 알 수 있다. 그리고 도 12로부터 명백해진 바와 같이, 조도에 대해서는, 웨이퍼(W)의 온도 및 NH3 가스/IF7 가스의 유량비에 관계없이 비교적 낮으며, 구체적으로는 9nm 이하이었다. 이러한 평가 시험 2-1, 2-2의 결과로부터, 아몰퍼스 실리콘막 및 폴리실리콘막에 대해서, 높은 에칭 레이트를 얻음과 함께 에칭 후의 조도의 증가를 억제하기 위해서는, 에칭 시의 웨이퍼(W)의 온도를 80℃ 내지 100℃로 하는 것이, 더 바람직한 것을 알 수 있다.
또한, 평가 시험 2-1에서, 웨이퍼(W)의 온도가 80℃인 경우와 100℃인 경우를 비교하면, NH3 가스/IF7 가스의 유량비가 동일할 때는, 웨이퍼(W)의 온도가 80℃일 경우가, 에칭양이 더 크다. 또한, NH3 가스/IF7 가스의 유량비가 0.2, 0.4일 때는, 웨이퍼(W)의 온도가 80℃인 경우가 조도의 값이 더 작다. 또한, 평가 시험 2-2에서, 웨이퍼(W)의 온도가 80℃인 경우와 100℃인 경우를 비교하면, NH3 가스/IF7 가스의 유량비가 동일할 때는, 웨이퍼(W)의 온도가 80℃일 경우가, 에칭양이 더 크고, 또한 조도의 값이 더 작다. 이렇게 평가 시험 2에서 설정된 웨이퍼(W)의 온도 중에서는 80℃가, 에칭 레이트를 높게 하고, 또한 에칭 후의 조도의 증가를 억제하는 관점에서 가장 바람직한 값이 되었다. 또한, 이와 같이 처리 조건에 의해 80℃의 웨이퍼(W)와 100℃의 웨이퍼(W)와의 사이에 에칭양 및/또는 조도에 대한 차이가 발생한 경우가 있다고 했지만, 이미 기술한 바와 같이, 도 9 내지 도 12는 시험 결과의 영상을 거칠게 보여주고 있다. 따라서, 이러한 에칭양 및/또는 조도에 대해 80℃의 웨이퍼(W)와 100℃의 웨이퍼(W)와의 사이에 차이가 있었던 경우라도, 도 9 내지 도 12에서는 처리 조건에 따라서는 표시되지 않는다.
그런데 에칭 시의 처리 용기(41) 내의 압력을 상기와 같이 설정하고 있기 때문에, 웨이퍼(W)의 온도가 80℃ 이상일 때, NH4F는 웨이퍼(W)로부터 승화한다. 평가 시험 2-1, 2-2에서 웨이퍼(W)의 온도가 80℃ 이상인 경우에 에칭양이 비교적 큰 것은, NH4F가 부착되어도 그와 같이 승화가 일어나기 때문에, IF7 가스의 에칭 작용이 당해 NH4F에 의해 크게 방해되지 않기 때문이라고 생각된다. 단, NH3 가스 및 NH4F가 웨이퍼(W)에 흡착될 확률은, 웨이퍼(W)의 온도가 낮을수록 높아진다. 따라서, 에칭 시에 웨이퍼(W)의 온도가 너무 높으면, 당해 NH4F의 작용이 약해진다. 그러한 이유에 의해, 웨이퍼(W)의 온도가 120℃일 경우보다도 100℃일 경우가 더 바람직하고, 웨이퍼(W)의 온도가 80℃일 경우가 보다 더 바람직한 결과로 되었다고 추정된다. 그리고, 이 80℃로부터 약간 변동된 온도이어도 에칭 레이트가 높고 또한 조도가 낮아진다고 생각된다. 상기와 같이 웨이퍼(W)의 온도가 80℃ 이상일 때 NH4F를 승화시킬 수 있음을 생각하면, 특히 바람직한 웨이퍼(W)의 온도 범위는 그 80℃ 이상의 온도이며 100℃보다 낮은 온도, 구체적으로는 80℃ 내지 90℃라고 생각된다.
그런데 평가 시험 2-1에서 웨이퍼(W)의 온도가 35℃ 또는 60℃일 경우의 결과를 보면, NH3 가스의 유량이 IF7 가스의 유량보다도 클 때, 즉 NH3 가스/IF7 가스의 유량비가 1.2, 1.8일 때는, 에칭양은 비교적 작다. 그러나, NH3 가스의 유량이 IF7 가스의 유량보다도 작을 때, 즉 NH3 가스/IF7 가스의 유량비가 0.2 내지 0.6일 때, 웨이퍼(W)의 온도가 35℃이면서 또한 NH3 가스/IF7 가스의 유량비가 0.6일 경우의 결과를 제외하고 에칭양이 비교적 큰 결과로 되어 있다.
또한 평가 시험 2-2에서 웨이퍼(W)의 온도가 35℃ 또는 60℃일 경우의 결과를 보면, NH3 가스/IF7 가스의 유량비가 1.2, 1.8일 때는, 에칭양이 비교적 작다. 그리고, NH3 가스/IF7 가스의 유량비가 0.2 내지 0.6일 때, 웨이퍼(W)의 온도가 35℃이면서 또한 NH3 가스/IF7 가스의 유량비가 0.6일 경우를 제외하고 에칭양이 비교적 큰 결과로 되어 있다.
이러한 결과로 된 것은, 상기와 같이 NH4F가 웨이퍼(W)로부터 승화하는 온도는 80℃ 이상이고, 이 승화가 일어나지 않는 35℃, 60℃의 경우에는 NH3 가스의 유량이 비교적 크면 NH4F의 웨이퍼(W)에 대한 부착량이 과잉으로 됨으로써, IF7 가스에 의한 에칭양이 저하되었기 때문이라고 생각된다. 따라서, 이 평가 시험 2의 결과로부터는, 웨이퍼(W)의 온도가 80℃보다 낮은 경우, NH3 가스/IF7 가스의 유량비를 0.6 이하로 하는 것이 바람직한 것으로 확인되었다.
또한, 평가 시험 2-1, 2-2에서, 웨이퍼(W)의 온도를 80℃ 이상으로 설정한 경우, NH3 가스/IF7 가스의 유량비에 따라 조도의 값은 크게 변화하고 있지 않지만, 에칭양에 대해서는, NH3 가스/IF7 가스의 유량비를 0.6으로 설정하는 것보다도, 1.2 또는 1.8로 하는 것이 더 크다. 따라서, 웨이퍼(W)의 온도가 80℃ 이상인 경우에는, NH3 가스/IF7 가스의 유량비에 대해서는 1.2 내지 1.8이면, 높은 에칭 레이트를 얻음과 함께 에칭 후의 조도의 증가를 크게 억제할 수 있음이 확인되었다. 즉, NH3 가스의 유량/IF7 가스의 유량에 대해서는, 1.2 내지 1.8의 범위 내로 하는 것이 바람직한 것으로 확인되었다.
그런데, 웨이퍼(W)의 온도가 80℃ 이상인 경우, NH3 가스/IF7 가스의 유량비가 1.2보다도 약간 작은 값이어도 에칭 작용은 크게 변동하지 않는다고 생각되고, 웨이퍼(W)의 온도가 80℃보다 낮은 경우 NH3 가스/IF7 가스의 유량비가 0.6보다 약간 큰 값이어도 에칭 작용은 크게 변동하지 않는다고 생각된다. 구체적으로 웨이퍼(W)의 온도가 80℃ 이상인 경우, NH3 가스/IF7 가스의 유량비에 대해서는 예를 들어 1 이상, 웨이퍼(W)의 온도가 80℃보다 낮은 경우, NH3 가스/IF7 가스의 유량비에 대해서는 예를 들어 1 이하이면, 에칭 작용의 변동은 적을 것으로 생각된다. 따라서 웨이퍼(W)의 온도가 80℃ 이상인 경우, NH3 가스/IF7 가스의 유량비에 대해서는, 1 내지 1.8로 하는 것이 바람직하고, 80℃보다 낮은 경우, NH3 가스의 유량/IF7 가스의 유량에 대해서는, 1 이하로 하는 것이 바람직할 것으로 추정된다.
W : 웨이퍼 14 : 폴리실리콘막
2 : 기판 처리 장치 20 : 제어부
4 : 에칭 모듈 42 : 적재대
5 : 샤워 헤드

Claims (9)

  1. 표면에 실리콘 함유막이 형성된 기판에, 7불화요오드 가스와 염기성 가스를 공급하여, 당해 실리콘 함유막을 에칭하는 공정을 포함하는 에칭 방법.
  2. 제1항에 있어서,
    상기 기판에 7불화요오드 가스가 공급되는 기간과, 상기 기판에 상기 염기성 가스가 공급되는 기간은, 서로 겹치는 에칭 방법.
  3. 제2항에 있어서,
    상기 기판의 온도를 80℃ 이상으로 한 상태에서,
    당해 기판을 저장하는 처리 용기 내에, 상기 염기성 가스의 유량/상기 7불화요오드 가스의 유량이 1 내지 1.8이 되도록, 당해 염기성 가스 및 7불화요오드 가스를 공급하는 공정을 포함하는 에칭 방법.
  4. 제2항에 있어서,
    상기 기판의 온도가 80℃보다 낮은 상태에서,
    당해 기판을 저장하는 처리 용기 내에, 상기 염기성 가스의 유량/상기 7불화요오드 가스의 유량이 1 이하가 되도록, 당해 염기성 가스 및 7불화요오드 가스를 공급하는 공정을 포함하는 에칭 방법.
  5. 제1항에 있어서,
    상기 기판에의 염기성 가스, 7불화요오드 가스의 공급이, 이 순서로 행하여지는 에칭 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 실리콘 함유막을 에칭하는 공정은,
    상기 기판의 온도를 30℃ 내지 120℃로 한 상태에서, 당해 기판에 상기 7불화요오드 가스와 상기 염기성 가스를 공급하는 공정을 포함하는 에칭 방법.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 실리콘 함유막을 에칭하는 공정은,
    상기 처리 용기 내의 압력을 13.3Pa 내지 133.3Pa로 한 상태에서 상기 7불화요오드 가스와 상기 염기성 가스를 공급하는 공정을 포함하는 에칭 방법.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 염기성 가스는, 암모니아 가스인 에칭 방법.
  9. 처리 용기와,
    상기 처리 용기 내에 설치되고, 표면에 실리콘 함유막이 형성된 기판을 적재하는 적재부와,
    상기 처리 용기 내에 7불화요오드 가스와 염기성 가스를 공급하여, 상기 실리콘 함유막을 에칭하는 가스 공급부
    를 포함하는 에칭 장치.
KR1020190002798A 2018-01-17 2019-01-09 에칭 방법 및 에칭 장치 KR102229993B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-005792 2018-01-17
JP2018005792A JP6981267B2 (ja) 2018-01-17 2018-01-17 エッチング方法及びエッチング装置

Publications (2)

Publication Number Publication Date
KR20190088009A true KR20190088009A (ko) 2019-07-25
KR102229993B1 KR102229993B1 (ko) 2021-03-18

Family

ID=67214216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190002798A KR102229993B1 (ko) 2018-01-17 2019-01-09 에칭 방법 및 에칭 장치

Country Status (5)

Country Link
US (1) US20190221440A1 (ko)
JP (1) JP6981267B2 (ko)
KR (1) KR102229993B1 (ko)
CN (1) CN110047747B (ko)
TW (1) TWI796416B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220162074A (ko) * 2021-05-31 2022-12-07 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
US11791175B2 (en) 2020-05-15 2023-10-17 Tokyo Electron Limited Etching method and etching apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7345334B2 (ja) * 2019-09-18 2023-09-15 東京エレクトロン株式会社 エッチング方法及び基板処理システム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6032033B2 (ja) 1975-10-30 1985-07-25 マシーネンフアブリーク・アウグスブルク・ニユルンベルク・アクチエンゲゼルシヤフト 始動および制動装置
US5698070A (en) * 1991-12-13 1997-12-16 Tokyo Electron Limited Method of etching film formed on semiconductor wafer
US20020004308A1 (en) * 1996-09-16 2002-01-10 Gurtej S. Sandhu Plasmaless dry contact cleaning method using interhalogen compounds
JP2008177209A (ja) * 2007-01-16 2008-07-31 Taiyo Nippon Sanso Corp プラズマエッチング方法
KR20110045048A (ko) * 2008-08-14 2011-05-03 칼 짜이스 에스엠에스 게엠베하 전자 빔 유도 에칭 방법
KR20150060069A (ko) 2013-11-25 2015-06-03 에스티엑스조선해양 주식회사 조립식 비계장치용 고정부재
KR20150115002A (ko) 2013-02-06 2015-10-13 에볼바 에스아 레바우디오시드 ｄ 및 레바우디오시드 ｍ의 개선된 생산 방법
KR20160025591A (ko) * 2013-07-29 2016-03-08 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4968861B2 (ja) * 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム
JP5655296B2 (ja) * 2009-12-01 2015-01-21 セントラル硝子株式会社 エッチングガス
JP6032033B2 (ja) * 2013-02-01 2016-11-24 セントラル硝子株式会社 シリコンのドライエッチング方法
JP6107198B2 (ja) * 2013-02-14 2017-04-05 セントラル硝子株式会社 クリーニングガス及びクリーニング方法
JP6201496B2 (ja) * 2013-08-02 2017-09-27 セントラル硝子株式会社 Ｉｆ７由来フッ化ヨウ素化合物の回収方法及び回収装置
JP6210039B2 (ja) * 2014-09-24 2017-10-11 セントラル硝子株式会社 付着物の除去方法及びドライエッチング方法
JP6544215B2 (ja) * 2015-01-23 2019-07-17 セントラル硝子株式会社 ドライエッチング方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6032033B2 (ja) 1975-10-30 1985-07-25 マシーネンフアブリーク・アウグスブルク・ニユルンベルク・アクチエンゲゼルシヤフト 始動および制動装置
US5698070A (en) * 1991-12-13 1997-12-16 Tokyo Electron Limited Method of etching film formed on semiconductor wafer
US20020004308A1 (en) * 1996-09-16 2002-01-10 Gurtej S. Sandhu Plasmaless dry contact cleaning method using interhalogen compounds
JP2008177209A (ja) * 2007-01-16 2008-07-31 Taiyo Nippon Sanso Corp プラズマエッチング方法
KR20110045048A (ko) * 2008-08-14 2011-05-03 칼 짜이스 에스엠에스 게엠베하 전자 빔 유도 에칭 방법
KR20150115002A (ko) 2013-02-06 2015-10-13 에볼바 에스아 레바우디오시드 ｄ 및 레바우디오시드 ｍ의 개선된 생산 방법
KR20160025591A (ko) * 2013-07-29 2016-03-08 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR20150060069A (ko) 2013-11-25 2015-06-03 에스티엑스조선해양 주식회사 조립식 비계장치용 고정부재

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11791175B2 (en) 2020-05-15 2023-10-17 Tokyo Electron Limited Etching method and etching apparatus
KR20220162074A (ko) * 2021-05-31 2022-12-07 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치

Also Published As

Publication number Publication date
KR102229993B1 (ko) 2021-03-18
JP6981267B2 (ja) 2021-12-15
TWI796416B (zh) 2023-03-21
JP2019125715A (ja) 2019-07-25
CN110047747B (zh) 2023-05-23
US20190221440A1 (en) 2019-07-18
TW201936994A (zh) 2019-09-16
CN110047747A (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
US10256107B2 (en) Substrate processing method
CN110942985B (zh) 蚀刻方法、蚀刻装置及存储介质
US11342192B2 (en) Substrate processing method and storage medium
TWI733651B (zh) 改質處理方法及半導體裝置之製造方法
KR102229993B1 (ko) 에칭 방법 및 에칭 장치
JP5809144B2 (ja) 基板処理方法および基板処理装置
US8828880B2 (en) Method and apparatus for manufacturing semiconductor device
CN108352309B (zh) 基板处理方法和基板处理装置
TWI745504B (zh) 蝕刻方法及基板處理系統
US20200111674A1 (en) Etching method
US20100216296A1 (en) Processing Method and Recording Medium
US10923358B2 (en) Substrate processing method
WO2014208365A2 (ja) エッチング方法及び記録媒体
US10622205B2 (en) Substrate processing method and substrate processing apparatus
CN111755329B (zh) 蚀刻方法和蚀刻装置
TW202113966A (zh) 蝕刻方法及蝕刻裝置
US9355866B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
TW202201512A (zh) 蝕刻方法及蝕刻裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant