KR20190082743A - High photoelectric conversion efficiency solar cell, manufacturing method thereof, solar cell module and solar power generation system - Google Patents

High photoelectric conversion efficiency solar cell, manufacturing method thereof, solar cell module and solar power generation system Download PDF

Info

Publication number
KR20190082743A
KR20190082743A KR1020197005694A KR20197005694A KR20190082743A KR 20190082743 A KR20190082743 A KR 20190082743A KR 1020197005694 A KR1020197005694 A KR 1020197005694A KR 20197005694 A KR20197005694 A KR 20197005694A KR 20190082743 A KR20190082743 A KR 20190082743A
Authority
KR
South Korea
Prior art keywords
layer
region
conductivity type
diffusion layer
protective film
Prior art date
Application number
KR1020197005694A
Other languages
Korean (ko)
Inventor
료 미타
다케노리 와타베
히로유키 오츠카
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20190082743A publication Critical patent/KR20190082743A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441Electrode arrangements specially adapted for back-contact solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/05Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/546Polycrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

<과제>
용이하게, 염가로, 또한 수율 좋게 제조할 수 있는 이면 전극형의 고광전변환효율 태양전지를 제공한다.
<해결 수단>
본 발명의 고광전변환효율 태양전지는, 제1도전형의 반도체 기판의 비수광면인 이면에, 제1도전형의 불순물이 확산된 제1도전형 확산층과, 제2도전형의 불순물이 확산된 제2도전형 확산층과, 제1도전형 확산층과 제2도전형 확산층 사이에 형성되는 고저항층 또는 진성 반도체층을 구비한다.
<Task>
A back electrode type high photoelectric conversion efficiency solar cell which can be easily, inexpensively, and produced with good yields.
[Solution]
The high photoelectric conversion efficiency solar cell of the present invention is characterized in that a first conductivity type diffusion layer in which an impurity of a first conductivity type is diffused and a second conductivity type diffusion layer in which impurities of a second conductivity type are diffused A second conductivity type diffusion layer, and a high resistance layer or an intrinsic semiconductor layer formed between the first conductivity type diffusion layer and the second conductivity type diffusion layer.

Description

고광전변환효율 태양전지, 그 제조 방법, 태양전지 모듈 및 태양광 발전 시스템High photoelectric conversion efficiency solar cell, manufacturing method thereof, solar cell module and solar power generation system

본 발명은 이면 전극형의 고광전변환효율 태양전지, 그 제조 방법, 태양전지 모듈 및 태양광 발전 시스템에 관한 것이다. The present invention relates to a back electrode type high photoelectric conversion efficiency solar cell, a manufacturing method thereof, a solar cell module, and a solar power generation system.

일반적으로 태양전지 셀은 크기가 가로세로 100~150mm, 두께가 0.1~0.3mm인 판상의 다결정 실리콘이나 단결정 실리콘 등으로 이루어지고, 붕소 등의 p형 불순물이 도프(dope)된 p형의 반도체 기판을 주재(主材)로 하고 있다. 이 태양전지 셀에 있어서는 태양광을 받는 수광면에 n형 확산층(이미터층)과 반사방지막이 형성됨과 아울러, 전극이 이미터층에 접하도록 반사방지막을 관통하여 형성된다. In general, a solar cell is a p-type semiconductor substrate made of polycrystalline silicon or monocrystalline silicon having a size of 100 to 150 mm in width and 0.1 to 0.3 mm in thickness and doped with a p-type impurity such as boron As a main material. In this solar battery cell, an n-type diffusion layer (emitter layer) and an antireflection film are formed on the light receiving surface for receiving sunlight and the antireflection film is formed so that the electrode is in contact with the emitter layer.

태양전지 셀에 있어서, 전극은 광전변환에 의해 얻어진 전류의 인출을 위해 필요 불가결하지만, 수광면의 전극이 형성된 부위에는 당해 전극에 의한 차폐에 의해 태양광이 입사하지 않기 때문에, 전극 면적이 클수록 변환효율이 저하하여 전류가 감소한다. 수광면에 설치된 전극에 의한 이러한 전류의 손실을 쉐도우 로스(shadow loss)라고 한다. In the solar cell, the electrode is indispensable for drawing out the current obtained by the photoelectric conversion. However, solar light does not enter the portion where the electrode on the light receiving surface is formed due to the shielding by the electrode, The efficiency decreases and the current decreases. The loss of this current due to the electrode provided on the light receiving surface is referred to as shadow loss.

이에 반해, 이면 전극형 태양전지 셀은 수광면에 전극이 없기 때문에 쉐도우 로스가 없고, 반사방지막으로 억제하지 못한 약간의 반사광을 제외하면, 입사하는 태양광을 거의 100% 취할 수가 있다. 그 때문에 원리적으로는 높은 변환효율의 실현을 기대할 수 있다. On the other hand, in the back electrode type solar cell, there is no shadow loss because there is no electrode on the light receiving surface, and almost 100% of incident solar light can be taken, except for some reflected light which can not be suppressed by the antireflection film. Therefore, high conversion efficiency can be expected in principle.

일반적으로 이면 전극형 태양전지 셀(100)은 도 1에 나타내는 것 같은 단면 구조를 가진다. 이면 전극형 태양전지 셀(100)은 반도체 기판(101), 이미터층(104), BSF(Back Surface Field) 층(106), 반사방지막 겸 패시베이션막(107 및 108), 및 전극(109 및 110)을 구비한다. Generally, the back electrode type solar cell 100 has a sectional structure as shown in Fig. The back electrode type solar cell 100 includes a semiconductor substrate 101, an emitter layer 104, a back surface field (BSF) layer 106, antireflection film / passivation films 107 and 108, and electrodes 109 and 110 ).

반도체 기판(101)은 이면 전극형 태양전지 셀(100)의 주재이고, 단결정 실리콘이나 다결정 실리콘 등으로 이루어진다. p형, n형의 어느 것이라도 좋지만, 인 등의 n형 불순물이 도프된 n형 실리콘 기판이 이용되는 경우가 많다. 이하, n형 실리콘 기판을 이용한 경우를 예를 들어 설명한다. 반도체 기판(101)은 크기가 가로세로 100~150mm이고, 두께가 0.1~0.3mm인 판상의 것이 매우 적합하고, 일방의 주(主)표면이 수광면, 타방의 주표면이 비수광면(이면)으로서 이용된다. The semiconductor substrate 101 is a main component of the back electrode type solar cell 100 and is made of monocrystalline silicon or polycrystalline silicon. p-type, or n-type, but an n-type silicon substrate doped with an n-type impurity such as phosphorus is often used. Hereinafter, the case where an n-type silicon substrate is used will be described as an example. The semiconductor substrate 101 is preferably a plate-like substrate having a size of 100 to 150 mm in width and 0.1 to 0.3 mm in thickness. One of the main surfaces is a light receiving surface, the other main surface is a non- .

수광면에는 광 가두기를 위한 요철 구조가 형성된다. 요철 구조는 반도체 기판(101)을 산성 또는 알칼리성의 용액에 일정 시간 침지시킴으로써 얻어진다. 일반적으로 이 요철 구조는 텍스쳐(texture)로 불린다. A concave-convex structure for light confinement is formed on the light receiving surface. The concavo-convex structure is obtained by immersing the semiconductor substrate 101 in an acidic or alkaline solution for a predetermined time. In general, this concavo-convex structure is called a texture.

이면에는 붕소 등의 p형 불순물이 도프된 p형 확산층인 이미터층(104)과, 인 등의 n형 불순물이 도프된 n형 확산층인 BSF층(106)이 각각 형성된다. An emitter layer 104, which is a p-type diffusion layer doped with a p-type impurity such as boron, and a BSF layer 106, which is an n-type diffusion layer doped with an n-type impurity such as phosphorus, are formed on the back surface.

텍스쳐가 형성된 수광면과, 이미터층(104) 및 BSF층(106)이 형성된 이면에는 또한 SiN(질화실리콘) 등으로 이루어지는 반사방지막 겸 패시베이션막(107, 108)이 각각 형성된다. Antireflection film and passivation films 107 and 108 made of SiN (silicon nitride) are formed on the light-receiving surface on which the textured is formed and on the back surface where the emitter layer 104 and the BSF layer 106 are formed.

그리고, 전극(109)이 이미터층(104)에 접속되도록 형성되고, 전극(110)이 BSF층(106)에 접속되도록 형성된다. 이들 전극은 에칭 페이스트(etching paste) 등으로 콘택트가 개구되어, 스퍼터(sputter) 등으로 형성되는 경우도 있고, 스크린 인쇄법을 이용하여 형성되는 경우도 있다. 스크린 인쇄법을 이용하는 경우, 소성 후에 이미터층(104), BSF층(106)에 각각 접속되도록, 유리 프릿(glass frit) 등을 포함하는 도전성 은페이스트를 반사방지막 겸 패시베이션막(108)의 2개소에 인쇄·건조한다. 이들 도전성 은페이스트를 소성함으로써, 반사방지막 겸 패시베이션막(107, 108)을 관통하여, 이미터층(104)에 접속되는 전극(109)과, BSF층(106)에 접속되는 전극(110)이 각각 형성된다. 전극(109, 110)은 이면 전극형 태양전지 셀(100)에서 생긴 광생성 전류를 외부로 인출하기 위한 버스바(bus bar) 전극과 이들 버스바 전극에 접속되는 집전용의 핑거(finger) 전극으로 구성된다(도시 생략). An electrode 109 is formed to be connected to the emitter layer 104 and an electrode 110 is formed to be connected to the BSF layer 106. These electrodes may be formed by sputtering, or the like, by using a screen printing method, in which a contact is opened by an etching paste or the like. When the screen printing method is used, a conductive silver paste containing glass frit or the like is applied to two portions of the antireflection film-passivation film 108 so as to be connected to the emitter layer 104 and the BSF layer 106 after firing And dried. The electrodes 109 connected to the emitter layer 104 and the electrodes 110 connected to the BSF layer 106 pass through the antireflection film and passivation films 107 and 108 by firing the conductive silver paste . The electrodes 109 and 110 are connected to a bus bar electrode for drawing out a photo-generated current generated in the back electrode type solar cell 100 to the outside, and a collecting finger electrode (Not shown).

도 1에 나타내는 구조의 이면 전극형 태양전지 셀에 있어서, p형 확산층인 이미터층과 n형 확산층인 BSF층이 인접하는 길이가 이면 내 토탈(total)로 길면, 동작 상태, 즉 순방향으로 전압을 인가했을 때에, 터널 효과에 의해 또는 불순물 준위를 개재하여 누설 전류가 흐르기 쉬워, 변환효율을 높이는 것이 어렵다. In the back electrode type solar cell of the structure shown in FIG. 1, if the length of the adjacent pair of the emitter layer, which is a p-type diffusion layer and the BSF layer, is long in the back side, Leakage current easily flows through the tunnel effect or through the impurity level, and it is difficult to increase the conversion efficiency.

또, 이미터층과 BSF층이 인접하고 있으면, 일방의 층에 전극을 형성할 때에, 형성 위치가 어긋나 전극이 타방의 층에도 접속되어, 병렬 저항이 저하할 우려가 있다. 이 문제의 발생은 이미터층과 비교하여 일반적으로 좁은 폭으로 형성되는 BSF층에 전극을 형성할 때에 특히 현저하다. When the emitter layer and the BSF layer are adjacent to each other, when the electrodes are formed on one of the layers, the formation position is shifted and the electrodes are also connected to the other layer, which may lower the parallel resistance. The occurrence of this problem is particularly remarkable when the electrodes are formed on the BSF layer, which is generally formed to have a narrow width as compared with the emitter layer.

이들 문제는 이미터층과 BSF층을 이면 내에 걸쳐 일정 간격 비워 형성하면 회피할 수가 있다. 이때 이미터층과 BSF층의 간격은 적당히 좁은 것이 바람직하다. 그러나, 간격을 수㎛로부터 수십㎛의 오더(order)로 제어하려고 하면, 제조 비용이 높게 들고 또한 생산성도 저하하기 때문에 현실성이 부족하다. 한편, 간격을 수백㎛의 오더로 넓히면, 이미터층의 면적을 상대적으로 작게 하지 않을 수 없어, 이에 의해 소수 캐리어의 수집효율이 저하하여 전류가 감소한다. 즉, 변환효율이 나빠진다. These problems can be avoided by forming the emitter layer and the BSF layer at a predetermined interval in the back surface. At this time, it is preferable that the interval between the emitter layer and the BSF layer is suitably narrow. However, if it is attempted to control the interval to an order of several mu m to several tens of mu m, the manufacturing cost is high and the productivity is also lowered. On the other hand, if the interval is widened to the order of several hundreds of micrometers, the area of the emitter layer must be made relatively small, whereby the collection efficiency of the minority carriers decreases and the current decreases. That is, the conversion efficiency deteriorates.

그래서, 이미터층과 BSF층 사이에 레이저 등에 의해 트렌치(trench)를 파서, 양쪽 층을 공간적으로 분리하는 방법이 제안되어 있다(특허문헌 1, 비특허문헌 1 참조). 그러나, 이러한 가공은 반도체 기판 본체에 손상을 주어 변환효율을 저하시킬 위험이 있는 것에 부가하여, 가공 공정의 추가에 의해 제조 비용이 증가한다. 또, 양쪽 층의 분리가 불완전하여 일부에 분리되지 않은 개소가 남으면, 태양전지 셀에 역방향의 전압이 인가된 경우에, 분리가 되지 않은 개소에 누설 전류가 집중한다. 예를 들면, 태양전지 셀이 모듈화된 경우에 모듈의 일부에 그늘이 지면, 당해 그늘진 개소에 있는 태양전지 셀에 역방향의 전압이 인가되어 누설 전류가 집중한다. 이와 같이 누설 전류가 집중한 개소에서는 국소적으로 고온으로 되기 때문에 발화할 위험이 있다. Thus, a method of spatially separating both layers by punching a trench between the emitter layer and the BSF layer with a laser or the like has been proposed (see Patent Document 1 and Non-Patent Document 1). However, in addition to the risk of damaging the semiconductor substrate main body and deteriorating the conversion efficiency, this processing increases the manufacturing cost by the addition of the machining process. In addition, when the separation of both layers is incomplete and a portion not separated is left, when a reverse voltage is applied to the solar cell, the leakage current is concentrated at the portion where the separation is not performed. For example, when a part of the module is shaded when the solar cell is modularized, a reverse voltage is applied to the solar cell in the shaded location, and the leakage current is concentrated. In this way, there is a risk of ignition because the temperature is locally high at the portion where the leakage current is concentrated.

태양전지 셀이나 모듈의 메이커는 이러한 위험을 배제하기 위해, 바이패스 다이오드(bypass diode)를 모듈 내에 조립해 넣음과 아울러, 역방향의 전압이 인가되었을 때의 셀의 누설 전류를 측정하여 규격치를 넘는 것은 제품으로서 출하하지 않는다고 하는 대처를 취하고 있다. 그러나, 이면 전극형 태양전지 셀에 있어서는, p형 확산층인 이미터층과 n형 확산층인 BSF층의 경계가 일반적인 태양전지 셀과 비교하여 매우 길기 때문에, 규격치를 충족시키는 것이 어렵다. 그 때문에 성능이나 안전성을 중시하여 규격치를 엄격하게 적용하면 수율이 나빠지고, 수율을 중시하면 성능이나 안전성이 낮아진다고 하는 문제가 있었다.In order to eliminate this risk, the maker of the solar cell or the module assembles the bypass diode into the module and measures the leakage current of the cell when the reverse voltage is applied, We take action that we do not ship as product. However, in the back electrode type solar cell, since the boundary between the emitter layer, which is a p-type diffusion layer, and the BSF layer, which is an n-type diffusion layer, is very long as compared with a general solar cell, it is difficult to satisfy the standard value. Therefore, when the standard value is strictly applied in consideration of performance or safety, the yield is deteriorated, and when the yield is emphasized, the performance or safety is lowered.

일본국 특허공표 2013-521645호 공보Japanese Patent Publication No. 2013-521645

Ngwe Zin et al., “LASER-ASSISTED SHUNT REMOVAL ON HIGH-EFFICIENCY SILICON SOLAR CELLS,” 27th European Photovoltaic Solar Energy Conference and Exhibition  Ngwe Zin et al., "LASER-ASSISTED SHUNT REMOVAL ON HIGH-EFFICIENCY SILICON SOLAR CELLS," 27th European Photovoltaic Solar Energy Conference and Exhibition

본 발명은 상기의 문제를 해소하기 위해 이루어진 것이고, 용이하게, 염가로, 또한 수율 좋게 제조할 수 있는 이면 전극형의 고광전변환효율 태양전지, 그 제조 방법, 태양전지 모듈 및 태양광 발전 시스템을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a back electrode type high photoelectric conversion efficiency solar cell which can be easily produced at low cost and in good yield, a method for producing the same, a solar cell module, The purpose is to provide.

(1) 본 발명의 고광전변환효율 태양전지는, 제1도전형의 반도체 기판의 비수광면인 이면에, 제1도전형의 불순물이 확산된 제1도전형 확산층과, 제2도전형의 불순물이 확산된 제2도전형 확산층과, 제1도전형 확산층과 제2도전형 확산층 사이에 형성되는 고저항층 또는 진성 반도체층을 구비한다. (2) 이때 제1도전형 확산층에 접속되는 제1전극과 제2도전형 확산층에 접속되는 제2전극의 어느 일방이 고저항층 또는 진성 반도체층에도 접속되어 있어도 좋다. (1) A high photoelectric conversion efficiency solar cell of the present invention is characterized in that a first conductive type diffusion layer in which impurities of a first conductive type are diffused and a second conductive type diffusion layer in which a second conductive type impurity And a high resistance layer or an intrinsic semiconductor layer formed between the first conductivity type diffusion layer and the second conductivity type diffusion layer. (2) At this time, either one of the first electrode connected to the first conductivity type diffusion layer and the second electrode connected to the second conductivity type diffusion layer may be connected to the high resistance layer or the intrinsic semiconductor layer.

이와 같이 BSF층과 이미터층에 상당하는, 제1도전형 확산층과 제2도전형 확산층을, 고저항층 또는 진성 반도체층으로 떼어놓을 뿐인 단순한 구조이기 때문에, 용이하게, 염가로, 또한 수율 좋게 제조할 수가 있다. 또, 이미터층과 BSF층을 고저항층 또는 진성 반도체층에 의해 떼어놓음으로써, 동작 상태, 즉 순방향으로 전압이 인가된 경우에는, 누설 전류가 차단되어 병렬 저항이 저하하지 않기 때문에, 변환효율이 좋은 이면 전극형의 태양전지가 얻어진다. 또, 역방향으로 전압이 인가된 경우에는, 셀의 면 내에 균일하게 전류가 누설됨으로써, 국소적으로 뜨겁게 되지 않아 발화 등의 치명적인 손상이 생기지 않게 되기 때문에 신뢰성이 높아진다. 또한, 이미터층 또는 BSF층에 전극을 형성할 때에, 형성 위치가 어긋나도 고저항층이나 진성 반도체층에 접속되는 것에 그치기 때문에, 병렬 저항의 저하를 방지할 수가 있다. Since the first conductivity type diffusion layer and the second conductivity type diffusion layer, which correspond to the BSF layer and the emitter layer, are simply separated by the high resistance layer or the intrinsic semiconductor layer as described above, they can be easily manufactured at low cost, I can do it. By separating the emitter layer and the BSF layer by the high-resistance layer or the intrinsic semiconductor layer, when a voltage is applied in the operating state, that is, in the forward direction, the leakage current is cut off and the parallel resistance is not lowered. A solar cell of a good back electrode type is obtained. When a voltage is applied in the reverse direction, current is uniformly leaked in the cell surface, so that it is not locally hot, and fatal damage such as ignition does not occur, thereby improving reliability. In addition, when electrodes are formed in the emitter layer or the BSF layer, even if the positions are shifted, they are only connected to the high-resistance layer or the intrinsic semiconductor layer, so that the lowering of the parallel resistance can be prevented.

(3) 반도체 기판의 이면에 단차를 설치하고, 이면을 위로부터 보았을 때, 제1도전형 확산층 및 제2도전형 확산층의 어느 일방을 상단에, 타방을 하단에 형성하고, 고저항층 또는 진성 반도체층을 상단에 형성해도 좋다. 이에 의해, 전극의 형성시, 특히 하단의 일방의 도전형 확산층에 파이어 스루(fire through)에 의해 전극을 형성할 때에, 상단에 접속되기 어려워지기 때문에, 상단의 근단(近端)에 고저항층 또는 진성 반도체층이 형성되어 있는 것과 맞물려, 보다 타방의 도전형 확산층에 접속되기 어려워진다. (3) When a step is formed on the back surface of the semiconductor substrate and one of the first conductivity type diffusion layer and the second conductivity type diffusion layer is formed on the upper end and the other is formed on the lower end, A semiconductor layer may be formed on the upper surface. As a result, when the electrode is formed, it is difficult to connect the upper end to the upper end, particularly when the electrode is formed in the conductive diffusion layer on one of the lower conductive diffusion layers by fire through, Or the intrinsic semiconductor layer is formed, it becomes difficult to connect to the other conductive diffusion layer.

(4) 이면을 위로부터 보았을 때, 고저항층 또는 진성 반도체층은 예를 들면, 제1도전형 확산층과 제2도전형 확산층을 1㎛ 이상 100㎛ 이하의 간격으로 떼어놓는 폭으로 형성하면 좋다. 이에 의해 누설 전류의 차단에 의한 변환효율의 향상 효과를 보다 확실하게 얻을 수 있다. (4) When viewed from above, the high-resistance layer or the intrinsic semiconductor layer may be formed to have a width that separates the first conductivity type diffusion layer and the second conductivity type diffusion layer at intervals of 1 占 퐉 or more and 100 占 퐉 or less . As a result, the effect of improving the conversion efficiency due to the interruption of the leakage current can be more reliably obtained.

(5) 고저항층은 예를 들면, 제1도전형의 불순물과 제2도전형의 불순물의 양방을 확산시킴으로써 용이하게 형성할 수가 있다. (5) The high-resistance layer can be easily formed by, for example, diffusing both the impurity of the first conductivity type and the impurity of the second conductivity type.

(6) 본 발명의 고광전변환효율 태양전지의 제조 방법은, 제1영역으로부터 제3영역을 구비하는 제1도전형의 반도체 기판의 비수광면인 이면의, 제1영역에 제2도전형의 불순물이 확산된 제2도전형 확산층을 형성하고, 제2영역에 제1도전형의 불순물이 확산된 제1도전형 확산층을 형성하고, 제1영역과 제2영역 사이의 제3영역에, 제1도전형의 불순물과 제2도전형의 불순물이 확산된 고저항층을 형성하는 고광전변환효율 태양전지의 제조 방법으로서, 반도체 기판의 이면의 전면에 제2도전형의 불순물을 확산시켜 제2도전형 확산층을 형성하는 제2불순물 확산 스텝과, 제2도전형 확산층에 보호막을 형성하는 보호막 형성 스텝과, 보호막의 제3영역을 덮는 부분의 두께를, 제1영역을 덮는 부분의 경계로부터 제2영역을 덮는 부분의 경계를 향해, 성막 두께로부터 거의 0으로 되도록 연속적으로 얇게 함과 아울러, 보호막의 제2영역을 덮는 부분을 제거하는 제1보호막 제거 스텝과, 보호막이 제거되어 노출된 제2도전형 확산층을 제거하여 제2영역을 노출시키는 제2도전형 확산층 제거 스텝과, 제2영역과 보호막이 연속적으로 얇아진 부분을 개재하여 제3영역에, 제1도전형의 불순물을 확산시킴으로써, 각각 제1도전형 확산층과 고저항층을 형성하는 제1불순물 확산 스텝과, 잔존하는 보호막을 제거하는 제2보호막 제거 스텝을 실행한다. (6) A method of manufacturing a high photoelectric conversion efficiency solar cell according to the present invention is a method for manufacturing a high photoelectric conversion efficiency solar cell, comprising the steps of: forming, on a back surface of a first conductive semiconductor substrate having a third region from a first region, Forming a second conductive type diffusion layer in which impurities are diffused, forming a first conductive type diffusion layer in which impurities of the first conductive type are diffused in the second region, and forming a second conductive type diffusion layer in the third region between the first and second regions, 1. A method for manufacturing a high photoelectric conversion efficiency solar cell in which a high-resistance layer in which impurity of one conductivity type and impurity of the second conductivity type are diffused is provided, comprising the steps of: Forming a protective film on the second conductive type diffused layer; forming a protective film on a portion of the protective film covering the third region from a boundary of a portion covering the first region to a thickness of the first conductive type diffused layer; Toward the boundary of the portion covering the second region, And a second protective film removing step of removing the second conductive type diffusion layer from which the protective film is removed to expose the second region so as to expose the second region, A second conductive type diffusion layer removing step and a second conductive type diffusion layer removing step of diffusing the impurity of the first conductivity type in the third region through the continuously thinned portion of the second region and the protective film, 1 impurity diffusion step, and a second protective film removing step for removing the remaining protective film.

(7) 본 발명의 고광전변환효율 태양전지의 다른 제조 방법은, 제1영역으로부터 제3영역을 구비하는 제1도전형의 반도체 기판의 비수광면인 이면의, 제1영역에 제2도전형의 불순물이 확산된 제2도전형 확산층을 형성하고, 제2영역에 제1도전형의 불순물이 확산된 제1도전형 확산층을 형성하고, 제1영역과 제2영역 사이의 제3영역에, 제1도전형의 불순물과 제2도전형의 불순물이 확산된 고저항층을 형성하는 고광전변환효율 태양전지의 제조 방법으로서, 반도체 기판의 이면의 전면에 제1도전형의 불순물을 확산시켜 제1도전형 확산층을 형성하는 제1불순물 확산 스텝과, 제1도전형 확산층에 보호막을 형성하는 보호막 형성 스텝과, 보호막의 제3영역을 덮는 부분의 두께를, 제1영역을 덮는 부분의 경계로부터 제2영역을 덮는 부분의 경계를 향해, 성막 두께로부터 거의 0으로 되도록 연속적으로 얇게 함과 아울러, 보호막의 제2영역을 덮는 부분을 제거하는 제1보호막 제거 스텝과, 보호막이 제거되어 노출된 제1도전형 확산층을 제거하여 제2영역을 노출시키는 제1도전형 확산층 제거 스텝과, 제2영역과 보호막이 연속적으로 얇아진 부분을 개재하여 제3영역에, 제2도전형의 불순물을 확산시킴으로써, 각각 제2도전형 확산층과 고저항층을 형성하는 제2불순물 확산 스텝과, 잔존하는 보호막을 제거하는 제2보호막 제거 스텝을 실행한다. (7) Another method for manufacturing a high photoelectric conversion efficiency solar cell according to the present invention is a method for manufacturing a high-photoelectric conversion-efficiency solar cell comprising the steps of: forming a first conductive semiconductor substrate having a third region from a first region, Forming a second conductivity type diffusion layer in which impurities of the first conductivity type are diffused in the first region and a first conductivity type diffusion layer in which impurities of the first conductivity type are diffused in the second region; A method for manufacturing a high photoelectric conversion efficiency solar cell in which a high-resistance layer in which an impurity of a first conductivity type and an impurity of a second conductivity type are diffused is provided. The impurity of the first conductivity type is diffused over the entire back surface of the semiconductor substrate, The method comprising the steps of: forming a first impurity diffusion step for forming a first conductivity type diffusion layer on the first conductivity type diffusion layer; forming a protective film on the first conductivity type diffusion layer; Toward the boundary of the portion covering the second region, A first protective film removing step of removing the portion covering the second region of the protective film, and a second protective film removing step of removing the exposed portion of the first conductive type diffusion layer to expose the second region, The first conductive type diffusion layer removing step and the second conductive type diffusion layer and the high resistance layer are formed by diffusing the impurity of the second conductivity type in the third region through the continuously thinned portion of the second region and the protective film A second impurity diffusion step, and a second protective film removing step for removing the remaining protective film.

이들 제조 방법에 의해 제조한 태양전지는 이미터층인 제2도전형 확산층과 BSF층인 제1도전형 확산층 사이를, 용이하게 또한 수율 좋게 형성 가능한 고저항층 또는 진성 반도체층으로 떼어놓음으로써, 동작 상태, 즉 순방향으로 전압이 인가된 경우에는 누설 전류가 차단되고 병렬 저항이 저하하지 않기 때문에, 변환효율이 높은 태양전지가 얻어진다. 또, 역방향으로 전압이 인가된 경우에는 셀의 면 내에 균일하게 전류가 누설됨으로써, 국소적으로 뜨겁게 되지 않아 발화 등의 치명적인 손상이 생기지 않게 되기 때문에 신뢰성이 높아진다. 또한, 이미터층 또는 BSF층에 전극을 형성할 때에, 형성 위치가 어긋나도 고저항층이나 진성 반도체층에 접속되는 것에 그치기 때문에, 병렬 저항의 저하를 방지할 수가 있다. By separating the second conductivity type diffusion layer, which is an emitter layer, and the first conductivity type diffusion layer, which is a BSF layer, into a high-resistance layer or an intrinsic semiconductor layer which can be formed easily and with high yield, That is, when a voltage is applied in the forward direction, the leakage current is cut off and the parallel resistance is not lowered, so that a solar cell having a high conversion efficiency can be obtained. Further, when a voltage is applied in the reverse direction, the current leaks uniformly in the cell surface, so that it is not locally hot, and fatal damage such as ignition does not occur. In addition, when electrodes are formed in the emitter layer or the BSF layer, even if the positions are shifted, they are only connected to the high-resistance layer or the intrinsic semiconductor layer, so that the lowering of the parallel resistance can be prevented.

(8) 제1보호막 제거 스텝에 있어서의 보호막의 제거 및 박화는 예를 들면, 보호막의 제2영역을 덮는 부분에의 에칭 페이스트의 적용 또는 레이저의 조사에 의해 행할 수가 있다. 제2영역을 덮는 부분에의 에칭 페이스트의 적용 또는 레이저의 조사를 행함으로써, 에칭 페이스트로부터 유출한 에칭액 또는 레이저의 에너지가 제2영역에 인접하는 제3영역을 덮는 부분에까지 전반(傳搬)하여, 가장 먼 전반 위치로부터 제3영역과 제2영역의 경계에 걸쳐, 도달하는 에너지가 연속적으로 높아져 간다. 그 때문에 제2영역의 보호막을 제거할 수 있을 뿐만 아니라, 제3영역의 보호막에 대해서도 성막 두께로부터 거의 0으로 될 때까지 연속적으로 얇아지도록 부분 제거할 수가 있다. (8) The removal and the thinning of the protective film in the first protective film removing step can be performed, for example, by applying an etching paste to a portion covering the second region of the protective film or by irradiating a laser. The application of the etching paste to the portion covering the second region or the irradiation of the laser is carried out so that the energy of the etchant or the laser flowing out of the etching paste propagates to the portion covering the third region adjacent to the second region , The energy reaching from the farthest front position over the boundary between the third region and the second region is continuously increased. Therefore, not only the protective film of the second region can be removed, but also the protective film of the third region can be partially removed so as to be continuously thinned from the film thickness to substantially zero.

(9) 보호막은 산화실리콘막, 질화실리콘막, 불순물 함유 유리층, 또는 이들 중 2 이상을 적층한 적층체라도 좋다. 그 때문에 예를 들면, 불순물 확산시에 형성된 유리층을 그대로 남겨 보호막으로서 이용함으로써, 유리층을 제거하는 공정을 생략하여, 보다 용이하게 또한 경제적으로 제조하는 것이 가능하게 된다. (9) The protective film may be a silicon oxide film, a silicon nitride film, a glass layer containing an impurity, or a laminate obtained by laminating two or more thereof. Therefore, for example, by using the glass layer formed at the time of impurity diffusion as it is as a protective film, it is possible to omit the step of removing the glass layer, thereby making it easier and economical to manufacture.

(10) 본 발명의 고광전변환효율 태양전지를 복수 접속하여 태양전지 모듈을 구성해도 좋다. (10) A solar cell module may be constructed by connecting a plurality of high photoelectric conversion efficiency solar cells of the present invention.

(11) 본 발명의 태양전지를 복수 접속하여 구성한 태양전지 모듈을 이용하여 태양광 발전 시스템을 구성해도 좋다.(11) A photovoltaic power generation system may be constructed using a solar cell module constituted by connecting a plurality of solar cells of the present invention.

도 1은 종래의 이면 전극형 태양전지 셀의 구성의 일례를 나타내는 도이다.
도 2는 본 발명의 이면 전극형 태양전지 셀의 구성을 나타내는 도이다.
도 3은 본 발명의 이면 전극형 태양전지 셀의 제조 방법을 나타내는 흐름도이다.
도 4는 본 발명의 이면 전극형 태양전지 셀의 구성을 나타내는 다른 도이다.
도 5는 본 발명의 이면 전극형 태양전지 셀의 제조 방법을 나타내는 다른 흐름도이다.
도 6은 본 발명의 이면 전극형 태양전지 셀을 이용하여 구성된 태양전지 모듈의 구성예를 나타내는 개략도이다.
도 7은 도 6에 나타내는 태양전지 모듈의 이면의 구성예를 나타내는 개략도이다.
도 8은 도 6에 나타내는 태양전지 모듈의 단면의 구성예를 나타내는 개략도이다.
도 9는 도 6에 나타내는 태양전지 모듈을 이용하여 구성된 태양광 발전 시스템의 구성예를 나타내는 개략도이다.
1 is a view showing an example of the configuration of a conventional back electrode type solar cell.
2 is a view showing a configuration of a back electrode type solar cell of the present invention.
3 is a flowchart showing a manufacturing method of the back electrode type solar cell of the present invention.
4 is another diagram showing the configuration of the back electrode type solar cell of the present invention.
5 is a flow chart showing another method of manufacturing the back electrode type solar cell of the present invention.
6 is a schematic view showing a configuration example of a solar cell module configured using the back electrode type solar cell of the present invention.
7 is a schematic view showing a configuration example of the back surface of the solar cell module shown in Fig.
8 is a schematic view showing a structural example of a cross section of the solar cell module shown in Fig.
Fig. 9 is a schematic diagram showing a configuration example of a solar power generation system configured using the solar cell module shown in Fig. 6. Fig.

이하, 본 발명의 실시형태에 대해 설명한다. 배경 기술의 설명에 이용한 도도 포함하여 각 도면에 있어서의 공통의 구성요소에 대해서는 동일한 부호를 붙인다. Hereinafter, embodiments of the present invention will be described. Common elements in the drawings are denoted by the same reference numerals as those used in the description of the background art.

〔제1실시형태〕 [First Embodiment]

본 발명에 있어서의 이면 전극형 태양전지 셀(200)의 구성을 도 2 (a)에 나타낸다. 이면 전극형 태양전지 셀(200)은 반도체 기판(101), 이미터층(104), BSF층(106), 반사방지막 겸 패시베이션막(107 및 108), 전극(109 및 110), 및 고저항층(202)을 구비한다. 이면 전극형 태양전지 셀(200)은 도 1에 나타내는 종래의 이면 전극형 태양전지 셀(100)의 이미터층(104)과 BSF층(106) 사이에 고저항층(202)을 형성한 것이다. 이하, 이면 전극형 태양전지 셀(200)의 제조 공정을 도 3을 참조하면서 설명한다. Fig. 2 (a) shows the structure of the back electrode type solar cell 200 according to the present invention. The back electrode type solar cell 200 includes a semiconductor substrate 101, an emitter layer 104, a BSF layer 106, antireflection films / passivation films 107 and 108, electrodes 109 and 110, (202). The back electrode type solar cell 200 is formed by forming the high resistance layer 202 between the emitter layer 104 and the BSF layer 106 of the conventional back electrode type solar cell 100 shown in FIG. Hereinafter, a manufacturing process of the back electrode type solar cell 200 will be described with reference to FIG.

반도체 기판(101)은 이면 전극형 태양전지 셀(200)의 주재이고, 단결정 실리콘이나 다결정 실리콘 등으로 이루어진다. p형과 n형의 어느 것이라도 좋지만, 여기에서는 인 등의 불순물을 포함하고, 비저항이 0.1~4.0Ω·cm인 n형 실리콘 기판의 경우를 예를 들어 설명한다. 반도체 기판(101)은 크기가 가로세로 100~150mm이고, 두께가 0.05~0.30mm인 판상의 것이 매우 적합하고, 일방의 주표면이 수광면, 타방의 주표면이 비수광면(이면)으로서 이용된다. The semiconductor substrate 101 is the main material of the back electrode type solar cell 200 and is made of single crystal silicon or polycrystalline silicon. The case of an n-type silicon substrate containing impurities such as phosphorus and having a specific resistance of 0.1 to 4.0? · cm will be described by way of example. The semiconductor substrate 101 is preferably of a plate shape having a size of 100 to 150 mm in width and 0.05 to 0.30 mm in thickness, and one of the main surfaces is used as a light receiving surface and the other main surface is used as a non-light receiving surface (back surface) .

이면 전극형 태양전지 셀(200)의 제조에 앞서, 반도체 기판(101)을 산성 용액 등에 침지하여 손상 에칭(damage etching)을 행하여, 슬라이스 등에 의한 표면의 손상을 제거하고, 세정, 건조한다. Prior to the fabrication of the back electrode type solar cell 200, the semiconductor substrate 101 is dipped in an acidic solution or the like to damage etch the surface to remove damages on the surface by slicing, etc., and clean and dry.

손상 에칭 후의 반도체 기판(101)의 이면에 이미터층(104)을 형성한다(S1). 우선, 산화실리콘막 등의 보호막(102)을 반도체 기판(101)의 전면에 형성한다(S1-1). 구체적으로는 예를 들면 산소 분위기하 800~1100℃의 고온 중에 반도체 기판(101)을 설치하는 열산화법에 의해, 막 두께가 30~300nm 정도인 산화실리콘막을 형성한다. 이어서, 반도체 기판(101)의 이면의 이미터층(104)을 형성하는 영역 이외의 영역을 덮는 보호막(102)의 부분에, 레지스트 페이스트(resist paste)를 스크린 인쇄로 도포하여 경화시킨다(S1-2). 이어서, 불산 수용액에 침지시켜 이미터층(104)을 형성하는 영역을 덮는 보호막(102)을 제거하고(S1-3), 또한 아세톤 등에 침지하여 레지스트 페이스트(103)를 제거한다(S1-4). 이어서, 보호막(102)이 제거된 영역에, 예를 들면 열확산법에 의해 p형 불순물 원소를 확산시켜, p형 확산층인 이미터층(104)과 유리층(105)을 형성한다(S1-5). 구체적으로는 예를 들면 이 반도체 기판(101)을 BBr3를 포함하는 800~1100℃의 고온 가스 중에 설치함으로써, 보호막(102)이 형성되어 있지 않은 개소에 붕소를 확산시켜, 시트 저항이 20~300Ω/□ 정도의 이미터층(104)과 유리층(105)을 형성한다. 이어서, 나머지의 보호막(102)과 유리층(105)을, 예를 들면 희석한 불산 용액 등의 약품에 침지함으로써 제거하여 순수로 세정한다(S1-6). 이에 의해 반도체 기판(101)의 이면의 소망의 개소에, p형 불순물이 확산된 이미터층(104)이 형성된다. An emitter layer 104 is formed on the back surface of the semiconductor substrate 101 after damaged etching (S1). First, a protective film 102 such as a silicon oxide film is formed on the entire surface of the semiconductor substrate 101 (S1-1). Specifically, for example, a silicon oxide film having a film thickness of about 30 to 300 nm is formed by thermal oxidation in which a semiconductor substrate 101 is provided at a high temperature of 800 to 1100 DEG C in an oxygen atmosphere. Next, a resist paste is applied by screen printing to a portion of the protective film 102 covering the region other than the region where the emitter layer 104 is to be formed on the back surface of the semiconductor substrate 101 (S1-2 ). Subsequently, the protective film 102 covering the region where the emitter layer 104 is to be formed is dipped in an aqueous solution of hydrofluoric acid to remove the resist paste 103 (S1-4). Next, the p-type impurity element is diffused by, for example, thermal diffusion method to the region from which the protective film 102 is removed to form the emitter layer 104 and the glass layer 105 which are p-type diffusion layers (S1-5) . Concretely, for example, boron is diffused into a portion where the protective film 102 is not formed by providing this semiconductor substrate 101 in a high-temperature gas containing BBr 3 at 800 to 1100 ° C, The emitter layer 104 and the glass layer 105 of about 300? /? Are formed. Subsequently, the remaining protective film 102 and the glass layer 105 are removed by immersing in a chemical agent such as a diluted hydrofluoric acid solution, and then cleaned with pure water (S1-6). Thereby, the emitter layer 104 in which the p-type impurity is diffused is formed at a desired location on the back surface of the semiconductor substrate 101.

다음에, 반도체 기판(101)의 이면에 BSF층(106)과 고저항층(202)을 다음과 같이 형성한다(S2). Next, a BSF layer 106 and a high-resistance layer 202 are formed on the back surface of the semiconductor substrate 101 as follows (S2).

산화실리콘막 등의 보호막(102)을 이미터층(104)이 형성된 반도체 기판(101)의 전면에 형성한다(S2-1). 구체적으로는 예를 들면 산소 분위기하 800~1100℃의 고온 중에 반도체 기판(101)을 설치하는 열산화법에 의해, 막 두께가 30~300nm 정도인 산화실리콘막을 형성한다. A protective film 102 such as a silicon oxide film is formed on the entire surface of the semiconductor substrate 101 on which the emitter layer 104 is formed (S2-1). Specifically, for example, a silicon oxide film having a film thickness of about 30 to 300 nm is formed by thermal oxidation in which a semiconductor substrate 101 is provided at a high temperature of 800 to 1100 DEG C in an oxygen atmosphere.

이어서, 반도체 기판(101)의 이면의 이미터층(104)이 형성되어 있지 않은 영역을 보호하는 보호막(102) 부분에, 보호막(102)을 에칭하는 에칭 페이스트(201)를 스크린 인쇄로 도포하고 가열하여 건조시킨다(S2-2). An etching paste 201 for etching the protective film 102 is applied by screen printing to a portion of the protective film 102 protecting the region where the emitter layer 104 is not formed on the back surface of the semiconductor substrate 101, And dried (S2-2).

이때 인쇄 직후로부터 가열 중에 걸쳐 인쇄 개소로부터 에칭액이 스며나온다. 그 때문에 이와 같이 에칭 페이스트(201)가 도포된 반도체 기판(101)을 수산화칼륨 수용액에 침지하는 등에 의해 에칭 페이스트(201)를 제거하면, 에칭 페이스트(201)를 인쇄한 개소의 보호막(102)의 두께가 거의 0으로 될 뿐만 아니라, 에칭 페이스트(201)를 인쇄한 개소에 인접하는 이미터층(104) 상의 보호막(102)도 성막 두께로부터 연속적으로 얇아진다(S2-3). 즉, 인쇄 개소로부터 스며나온 에칭액이 도달한 이미터층(104) 상의 가장 먼 위치로부터 에칭 페이스트(201)가 도포된 위치에 걸쳐 에칭액의 도달량이 서서히 증가해 가기 때문에, 이에 의해 보호막(102)의 두께가 성막 두께로부터 거의 0으로 될 때까지 연속적으로 얇아지는 부분을 형성할 수가 있다. At this time, the etching solution seeps from the printing portion immediately after the printing to the heating. Therefore, if the etching paste 201 is removed by immersing the semiconductor substrate 101 coated with the etching paste 201 in an aqueous solution of potassium hydroxide or the like to remove portions of the protective film 102 printed with the etching paste 201 Not only the thickness becomes almost zero but also the protective film 102 on the emitter layer 104 adjacent to the portion where the etching paste 201 is printed is continuously thinned from the film thickness (S2-3). That is, since the amount of the etching solution gradually increases from the position farthest from the emitter layer 104 on which the etching liquid permeated from the printing position reaches, to the position where the etching paste 201 is applied, the thickness of the protective film 102 It is possible to form a continuously thinned portion until the film thickness becomes almost zero from the film thickness.

이어서, 에칭 페이스트(201)의 제거에 의해 보호막(102)의 두께가 거의 0으로 되어 있는 개소 및 연속적으로 얇아지고 있는 개소에, 예를 들면 열확산법에 의해 n형 불순물 원소를 확산시킨다. 구체적으로는 예를 들면 이 반도체 기판(101)을 POCl3 등을 포함하는 850~1100℃의 고온 가스 중에 설치한다. 이에 의해 보호막(102)의 두께가 거의 0으로 되어 있는 개소에는 시트 저항이 30~300Ω/□ 정도인 n형 확산층인 BSF층(106)과 유리층(105)이 형성된다. 또 동시에, 보호막(102)의 두께가 연속적으로 얇아지고 있는 개소에는, 사전에 이미터층(104) 형성을 위해 확산된 붕소와 얇아진 보호막(102)을 관통하여 확산해 온 인이 서로 섞인 고저항층(202)이 형성된다(S2-4). 이와 같이 형성된 고저항층(202)의 시트 저항은 정확하게 측정하는 것은 곤란하고, 불순물의 섞인 상태에도 따르지만, 수백 내지 수천Ω/□, 또는 그 이상으로 되어 있다고 추정된다. Next, the n-type impurity element is diffused by a thermal diffusion method, for example, to a portion where the thickness of the protective film 102 is substantially zero and a portion which is continuously thinned by removing the etching paste 201. Specifically, for example, the semiconductor substrate 101 is placed in a high-temperature gas containing POCl 3 at 850 to 1100 ° C. As a result, the BSF layer 106 and the glass layer 105, which are n-type diffusion layers having a sheet resistance of about 30 to 300? / ?, are formed at portions where the thickness of the protective film 102 is almost zero. At the same time, the portions where the thickness of the protective film 102 is continuously thinned include a portion where boron diffused for forming the emitter layer 104 and phosphorus diffused through the thinned protective film 102 are mixed with each other, (Step S2-4). It is presumed that the sheet resistance of the thus-formed high-resistance layer 202 is difficult to accurately measure, and depends on the mixed state of the impurities, but is estimated to be several hundreds to several thousands ohms / square or more.

이미터층(104)과 BSF층(106) 사이에 형성하는 고저항층(202)의 폭은, 에칭 페이스트(201)의 점도를 변화시켜 스며듦량을 조절함으로써 제어할 수가 있다. 고저항층(202)의 폭은 이미터층(104)과 BSF층(106) 사이에 누설 전류가 흐르는 것을 막는 관점에서, 그리고 전극의 형성 위치의 어긋남을 흡수하는 관점에서, 적어도 1㎛는 필요한 한편, 이미터층(104)에 요구되는 필요 최소한의 면적을 확보하는 관점에서 100㎛ 이하로 하는 것이 매우 적합하다. The width of the high resistance layer 202 formed between the emitter layer 104 and the BSF layer 106 can be controlled by adjusting the amount of seepage by changing the viscosity of the etching paste 201. The width of the high resistance layer 202 is required to prevent leakage current from flowing between the emitter layer 104 and the BSF layer 106 and from the viewpoint of absorbing the deviation of the electrode formation position, And 100 mu m or less from the viewpoint of ensuring the minimum necessary area required for the emitter layer 104. [

이어서, 나머지의 보호막(102)과 유리층(105)을, 예를 들면 희석한 불산 용액 등의 약품에 침지함으로써 제거하고 순수로 세정한다(S2-5). 이에 의해 반도체 기판(101)의 이면의 이미터층(104)이 형성되어 있지 않은 영역에, n형 불순물이 확산된 BSF층(106)이 형성됨과 아울러, 이미터층(104)과 BSF층(106) 사이에, n형 불순물과 p형 불순물의 양방이 확산된 고저항층(202)이 형성된다. Subsequently, the remaining protective film 102 and the glass layer 105 are removed by immersing in, for example, diluted hydrofluoric acid solution or the like, and cleaned with pure water (S2-5). The BSF layer 106 in which the n-type impurity is diffused is formed in the region where the emitter layer 104 is not formed on the back surface of the semiconductor substrate 101 and the emitter layer 104 and the BSF layer 106 are formed, A high resistance layer 202 in which both the n-type impurity and the p-type impurity are diffused is formed.

이어서, 반도체 기판(101)의 수광면에 텍스쳐로 불리는 요철 구조를 형성한다(S3). 텍스쳐는 반도체 기판(101)을 산성 또는 알칼리성의 용액에 일정 시간 침지함으로써 형성할 수가 있다. 예를 들면, 반도체 기판(101)의 이면 전면에 레지스트 페이스트를 스크린 인쇄로 도포·경화하고 나서, 수산화칼륨 수용액 등으로 화학 에칭하여 세정, 건조함으로써 형성한다. 텍스쳐를 형성함으로써 수광면으로부터 입사한 광이 반도체 기판(101) 내에서 다중 반사하여 갇히기 때문에, 실효적으로 반사율을 저감하여 변환효율이 향상될 수가 있다. 그 후 아세톤 등에 침지함으로써 반도체 기판(101)의 이면 전면에 도포된 레지스트 페이스트를 제거한다. 또한, 텍스쳐는 이미터층(104)과 BSF층(106)을 형성하기 전에 행해도 좋다. 또, 반도체 기판(101)의 이면에도 텍스쳐를 형성해도 상관없다. 또한, 반도체 기판(101)의 수광면에 FSF(Front Surface Field)층을 더 형성해도 상관없다. Next, a concavo-convex structure called a texture is formed on the light receiving surface of the semiconductor substrate 101 (S3). The texture can be formed by immersing the semiconductor substrate 101 in an acidic or alkaline solution for a certain period of time. For example, a resist paste is coated on the entire back surface of the semiconductor substrate 101 by screen printing and cured, followed by chemical etching with an aqueous potassium hydroxide solution, followed by cleaning and drying. Since the light incident from the light receiving surface is reflected and confined in the semiconductor substrate 101 by forming the texture, the reflectance is effectively reduced and the conversion efficiency can be improved. Thereafter, the resist paste applied on the whole back surface of the semiconductor substrate 101 is removed by immersing it in acetone or the like. Further, the texture may be performed before forming the emitter layer 104 and the BSF layer 106. A texture may also be formed on the back surface of the semiconductor substrate 101. Further, an FSF (Front Surface Field) layer may be further formed on the light receiving surface of the semiconductor substrate 101.

이어서, 반도체 기판(101)의 양면에, SiN(질화실리콘) 등으로 이루어지는 반사방지막 겸 패시베이션막(107, 108)을 각각 형성한다(S4). 질화실리콘막의 경우, 예를 들면 SiH4와 NH3의 혼합 가스를 N2로 희석하여, 글로우(glow) 방전 분해로 플라즈마화시켜 퇴적시키는 플라즈마 CVD법 등에 의해 형성한다. 형성에 즈음해서는 반도체 기판(101)과의 굴절률차 등을 고려하여 굴절률이 1.8~2.3 정도로 되도록, 또 두께가 50~100nm 정도로 되도록 형성한다. 이 막은 반도체 기판(101)의 표면에서 광이 반사하는 것을 방지하여, 반도체 기판(101) 내에 광을 유효하게 취하는 기능을 담당함과 아울러, n형 확산층에 대해 패시베이션(passivation) 효과가 있는 패시베이션막으로서도 기능하여, 태양전지 셀의 전기 특성을 향상시키는 효과를 가져온다. 또한, 반사방지막 겸 패시베이션막(107, 108)은 산화실리콘, 탄화실리콘, 비정질 실리콘, 산화알루미늄, 산화티탄 등의 단층막이나 이들을 조합한 적층막이라도 좋다. 또, 반도체 기판(101)의 수광면과 이면에서 다른 막을 사용해도 좋다. Subsequently, antireflection film-passivation films 107 and 108 made of SiN (silicon nitride) are formed on both surfaces of the semiconductor substrate 101 (S4). In the case of the silicon nitride film, for example, a plasma CVD method is used in which a mixed gas of SiH 4 and NH 3 is diluted with N 2 , and is deposited by glow discharge decomposition into plasma. The refractive index is formed to be about 1.8 to 2.3 and the thickness to be about 50 to 100 nm in consideration of the refractive index difference with the semiconductor substrate 101 and the like. This film prevents the light from reflecting on the surface of the semiconductor substrate 101 and functions to effectively take the light in the semiconductor substrate 101. In addition, the film serves as a passivation film having a passivation effect for the n-type diffusion layer So as to improve the electrical characteristics of the solar cell. The antireflection film and passivation films 107 and 108 may be a single layer film of silicon oxide, silicon carbide, amorphous silicon, aluminum oxide, or titanium oxide, or a laminated film obtained by combining these films. It is also possible to use another film on the light receiving surface and the back surface of the semiconductor substrate 101. [

이어서, 전극(109, 110)을 형성한다(S5). 전극은 예를 들면 에칭 페이스트 등으로 반사방지막 겸 패시베이션막(108)에 개구부를 설치하여 스퍼터에 의해 형성해도 좋고, 스크린 인쇄법에 의해 형성해도 좋다. 스크린 인쇄법에 의하는 경우, 우선, 반사방지막 겸 패시베이션막(108)의, 이미터층(104)에 접속되는 전극(109)을 형성하는 부분과 BSF층(106)에 접속되는 전극(110)을 형성하는 부분의 각각에, 예를 들면 은분말, 유리 프릿 및 니스 등을 포함하는 도전성 페이스트를 스크린 인쇄하고 건조시킨다. 그리고, 인쇄한 도전성 페이스트를 500℃~950℃ 정도의 온도에서 1~60초 정도 소성하여, 반사방지막 겸 패시베이션막(108)을 관통시킨다(파이어 스루). 이에 의해 소결한 은분말이 이미터층(104) 또는 BSF층(106)과 도통하여 전극(109, 110)이 형성된다. 또한, 전극 형성시의 소성은 한 번에 행해도 좋고 복수 회로 나누어도 좋다. 또, 이미터층(104) 상에 적용하는 도전성 페이스트와 BSF층(106) 상에 적용하는 도전성 페이스트는 다른 것이라도 좋다. Subsequently, electrodes 109 and 110 are formed (S5). The electrode may be formed by sputtering, for example, by providing an opening in the antireflection film-passivation film 108 with an etching paste or the like, or may be formed by a screen printing method. The surface of the antireflection film and passivation film 108 which forms the electrode 109 connected to the emitter layer 104 and the electrode 110 connected to the BSF layer 106 A conductive paste containing, for example, silver powder, glass frit, varnish, and the like is screen printed and dried on each of the forming portions. Then, the printed conductive paste is fired at a temperature of about 500 캜 to 950 캜 for about 1 to 60 seconds to pass through the antireflection film-passivation film 108 (fire through). As a result, the sintered silver powder is conducted to the emitter layer 104 or the BSF layer 106 to form the electrodes 109 and 110. The firing at the time of electrode formation may be performed once or divided into a plurality of circuits. The conductive paste to be applied on the emitter layer 104 and the conductive paste to be applied on the BSF layer 106 may be different.

각 전극은 태양전지 셀에서 생긴 광생성 전류를 외부로 인출하기 위한 버스바 전극과, 이들 버스바 전극에 접속되는 집전용의 핑거 전극으로 구성된다. Each electrode is composed of a bus bar electrode for drawing out a photo-generated current generated in the solar battery cell to the outside, and a collecting finger electrode connected to the bus bar electrode.

이상의 설명으로부터 알 수 있듯이, 고저항층(202)은 용이하게, 염가로, 또한 수율 좋게 형성할 수가 있다. 그리고, 이에 의해 이미터층(104)과 BSF층(106) 사이를 떼어놓음으로써, 동작 상태, 즉 순방향으로 전압이 인가된 경우에는 누설 전류가 차단되어 병렬 저항이 저하하지 않기 때문에, 변환효율이 높은 태양전지가 얻어진다. 또, 역방향으로 전압이 인가된 경우에는 셀의 면 내에 균일하게 전류가 누설됨으로써, 국소적으로 뜨겁게 되지 않아 발화 등의 치명적인 손상이 생기지 않게 되기 때문에 신뢰성이 높아진다. As can be understood from the above description, the high-resistance layer 202 can be easily formed at a low cost and a high yield. Thus, by separating the emitter layer 104 from the BSF layer 106, leakage current is blocked when a voltage is applied in the operating state, that is, in the forward direction, so that the parallel resistance is not lowered. A solar cell is obtained. Further, when a voltage is applied in the reverse direction, the current leaks uniformly in the cell surface, so that it is not locally hot, and fatal damage such as ignition does not occur.

또한, 고저항층(202)의 존재에 의해, 이미터층(104)과 BSF층(106)의 어느 일방의 층에 대한 전극(109, 110)을 형성할 때에, 형성 위치가 어긋나도 도 2 (b)에 나타내듯이 고저항층(202)에 접속되는 것에 그치기 때문에, 전극(109, 110)이 타방의 층에도 접속되어 버리는 것에 의해 생기는 병렬 저항의 저하를 방지할 수가 있다. The presence of the high-resistance layer 202 allows the electrodes 109 and 110 to be formed on either one of the emitter layer 104 and the BSF layer 106, it is possible to prevent the parallel resistance caused by the electrodes 109 and 110 being connected to the other layers from being lowered since the electrodes 109 and 110 are connected to the high resistance layer 202 as shown in FIG.

이상과 같이 본 발명의 이면 전극형 태양전지의 구조 및 제조 방법에 의하면, 종래의 구조를 가지는 이면 전극형 태양전지의 제조 방법보다 적은 공정으로 용이하게, 염가로, 또한 수율 좋게, 변환효율이 뛰어난 이면 전극형 태양전지를 제공할 수가 있다. As described above, according to the structure and the manufacturing method of the back electrode type solar cell of the present invention, it is possible to produce a back electrode type solar cell having a conventional structure easily, inexpensively, at a low yield, A back electrode type solar cell can be provided.

또한, 보호막의 두께가 연속적으로 얇아지는 부분은 에칭 페이스트를 적용하는 방법 대신에 레이저를 조사하는 방법에 의해서도 형성할 수가 있다. 즉, 상기의 실시형태에 있어서, 반도체 기판(101)의 BSF층(106)을 형성하는 영역을 덮는 보호막(102) 부분에 레이저를 조사함으로써, 당해 부분의 보호막(102)에 에너지가 주입됨과 아울러, 에너지가 레이저의 조사 개소에 인접하는 이미터층(104)을 덮는 보호막(102) 부분에도 전반한다. 에너지의 전반 강도는 조사된 에너지의 가장 먼 도달 위치로부터 조사된 개소에 걸쳐 연속적으로 높아져 가기 때문에, 이에 의해 보호막(102)의 두께가 연속적으로 얇아지는 부분을 형성할 수가 있다. 또한, BSF층(106)을 형성하는 영역을 덮는 보호막(102) 부분에는 강한 플루언스(fluence)의 레이저를, 고저항층(202)을 형성하는 영역을 덮는 보호막(102) 부분에는 상대적으로 약한 플루언스의 레이저를 각각 조사함으로써, 보다 정밀하게 막의 두께를 제어할 수가 있다. The portion where the thickness of the protective film is continuously thinned can be formed by a method of irradiating laser instead of the method of applying the etching paste. That is, in the above embodiment, by irradiating a laser to the portion of the protective film 102 covering the region where the BSF layer 106 of the semiconductor substrate 101 is to be formed, energy is injected into the protective film 102 of the portion, , The energy also propagates to the portion of the protective film 102 covering the emitter layer 104 adjacent to the irradiated portion of the laser. Since the overall intensity of the energy is continuously increased over the portion irradiated from the farthest reaching position of the irradiated energy, a portion where the thickness of the protective film 102 is continuously thinned can be formed. A portion of the protective film 102 covering the region where the high resistance layer 202 is to be formed is covered with a strong fluorescence laser in the portion of the protective film 102 covering the region where the BSF layer 106 is formed, By irradiating each of the fluens, it is possible to control the film thickness more precisely.

레이저 조사에 의해 보호막을 제거하는 방법을 채용함으로써, 번잡하고 고비용인 에칭 페이스트의 인쇄, 가열, 및 건조를 행하는 공정을 생략할 수가 있다. 즉, 도 3의 제조 공정에 있어서, S2-2와 S2-3의 2공정을 레이저를 조사하는 1공정으로 행할 수가 있다. 그 때문에 제조 비용을 보다 삭감할 수가 있다. By employing the method of removing the protective film by laser irradiation, the step of printing, heating, and drying the complicated and expensive etching paste can be omitted. That is, in the manufacturing process of Fig. 3, the two steps S2-2 and S2-3 can be performed in one step of irradiating the laser. Therefore, the manufacturing cost can be further reduced.

〔제2실시형태〕 [Second embodiment]

제1실시형태의 제조 방법에서는 이미터층을 반도체 기판의 이면의 일부에 형성한 후, 이면의 이미터층이 형성되어 있지 않은 영역에 BSF층을 형성하고 있지만, 이미터층을 일단 반도체 기판의 이면 전면에 형성한 후, BSF층을 형성하고 싶은 개소의 이미터층을 알칼리 에칭 등으로 제거하고, 제거한 개소에 BSF층을 형성해도 좋다. 제2실시형태의 제조 방법에 의해 제조한 이면 전극형 태양전지 셀(200)의 구성을 도 4 (a)에, 제조 공정을 도 5에 나타낸다. In the manufacturing method of the first embodiment, the BSF layer is formed in a region where the emitter layer on the back surface is not formed after the emitter layer is formed on a part of the back surface of the semiconductor substrate. However, After forming the BSF layer, the BSF layer may be formed by removing the emitter layer where the BSF layer is to be formed by alkali etching or the like. The configuration of the back electrode type solar cell 200 manufactured by the manufacturing method of the second embodiment is shown in Fig. 4 (a), and the manufacturing process is shown in Fig.

반도체 기판(101)은 제1실시형태와 마찬가지로 n형과 p형의 어느 것이라도 좋다. 여기에서는 n형 실리콘 기판의 경우를 예를 들어 설명한다. 우선, 이면 전체에 이미터층(104)을 다음과 같이 형성한다(S6). 손상 에칭 후의 반도체 기판(101)의 전면에 보호막(102)을 형성하고(S6-1), 이면 전체의 보호막을 제거한다(S6-2). 이어서, 이면 전체에 p형 불순물을 확산시켜, p형 확산층인 이미터층(104)과 유리층(105)을 형성하고(S6-3), 보호막(102)과 유리층(105)을 제거한다(S6-4). 이에 의해 반도체 기판(101)의 이면 전체에 이미터층(104)을 형성할 수가 있다. The semiconductor substrate 101 may be either n-type or p-type, as in the first embodiment. Here, the case of an n-type silicon substrate will be described by way of example. First, the emitter layer 104 is formed on the entire back surface as follows (S6). The protective film 102 is formed on the entire surface of the semiconductor substrate 101 after damage etching (S6-1), and the protective film over the entire back surface is removed (S6-2). Next, the p-type impurity is diffused over the entire back surface to form the emitter layer 104 and the glass layer 105 which are p-type diffusion layers (S6-3), and the protective film 102 and the glass layer 105 are removed S6-4). As a result, the emitter layer 104 can be formed on the entire back surface of the semiconductor substrate 101.

다음에, 반도체 기판(101)의 이면에 BSF층(106)과 고저항층(202)을 다음과 같이 형성한다(S7). 우선, 이면 전체에 이미터층(104)이 형성된 반도체 기판(101)의 양면에 보호막(102)을 형성한다(S7-1). Next, the BSF layer 106 and the high-resistance layer 202 are formed on the back surface of the semiconductor substrate 101 as follows (S7). First, the protective film 102 is formed on both sides of the semiconductor substrate 101 on which the emitter layer 104 is formed on the entire back surface (S7-1).

이어서, BSF층(106)을 형성하는 영역을 덮는 보호막(102) 부분에 에칭 페이스트(201)를 스크린 인쇄로 도포하고 가열하여 건조시킨다(S7-2). 이때 인쇄 직후로부터 가열 중에 걸쳐 인쇄 개소로부터 에칭액이 스며나온다. Then, the etching paste 201 is applied by screen printing to the portion of the protective film 102 covering the region where the BSF layer 106 is to be formed, heated and dried (S7-2). At this time, the etching solution seeps from the printing portion immediately after the printing to the heating.

그 때문에 이와 같이 에칭 페이스트(201)가 도포된 반도체 기판(101)을 수산화칼륨 수용액에 침지하는 등에 의해 에칭 페이스트(201)를 제거하면, 에칭 페이스트(201)를 인쇄한 개소의 보호막(102)의 두께가 거의 0으로 될 뿐만 아니라, 에칭 페이스트(201)를 인쇄한 개소에 인접하는 이미터층(104) 상의 보호막(102)도 성막 두께로부터 연속적으로 얇아진다(S7-3). 즉, 인쇄 개소로부터 스며나온 에칭액이 도달한 이미터층(104) 상의 가장 먼 위치로부터 에칭 페이스트(201)가 도포된 위치에 걸쳐 에칭액의 도달량이 서서히 증가해 가기 때문에, 이에 의해 보호막(102)의 두께가 성막 두께로부터 거의 0으로 될 때까지 연속적으로 얇아지는 부분을 형성할 수가 있다. Therefore, if the etching paste 201 is removed by immersing the semiconductor substrate 101 coated with the etching paste 201 in an aqueous solution of potassium hydroxide or the like to remove portions of the protective film 102 printed with the etching paste 201 Not only the thickness becomes almost zero but also the protective film 102 on the emitter layer 104 adjacent to the portion where the etching paste 201 is printed is continuously thinned from the film thickness (S7-3). That is, since the amount of the etching solution gradually increases from the position farthest from the emitter layer 104 on which the etching liquid permeated from the printing position reaches, to the position where the etching paste 201 is applied, the thickness of the protective film 102 It is possible to form a continuously thinned portion until the film thickness becomes almost zero from the film thickness.

이어서, 반도체 기판(101)의 BSF층(106)을 형성하는 영역에 형성되어 있는 이미터층(104)을 알칼리 에칭 등에 의해 제거한다(S7-4). 이어서, 반도체 기판(101)의 이미터층(104)이 제거된 영역 및 보호막(102)이 연속적으로 얇아지고 있는 개소에, 예를 들면 열확산법에 의해 n형 불순물을 확산시킨다. 이에 의해 이미터층(104)이 제거된 영역에는 n형 확산층인 BSF층(106)과 유리층(105)이 형성된다. 또 동시에, 보호막(102)이 연속적으로 얇아지고 있는 개소에는 사전에 이미터층(104) 형성을 위해 확산된 붕소와 얇아진 보호막(102)을 관통하여 확산해 온 인이 서로 섞인 고저항층(202)이 형성된다(S7-5). 이어서, 나머지의 보호막(102)과 유리층(105)을 제거한다(S7-6). 이에 의해 반도체 기판(101)의 이면의 이미터층(104)이 형성되어 있지 않은 영역에, n형 불순물이 확산된 BSF층(106)이 형성됨과 아울러, 이미터층(104)과 BSF층(106) 사이에 n형 불순물과 p형 불순물의 양방이 확산된 고저항층(202)이 형성된다. Subsequently, the emitter layer 104 formed in the region for forming the BSF layer 106 of the semiconductor substrate 101 is removed by alkali etching or the like (S7-4). Then, the n-type impurity is diffused by a thermal diffusion method, for example, in a region where the emitter layer 104 of the semiconductor substrate 101 is removed and a portion where the protective film 102 is continuously thinned. As a result, the BSF layer 106 and the glass layer 105, which are n-type diffusion layers, are formed in the region where the emitter layer 104 is removed. At the same time, the portion where the protective film 102 is continuously thinned includes a high-resistance layer 202 in which boron diffused in advance for forming the emitter layer 104 and phosphorus diffused through the thinned protective film 102 are mixed with each other, (S7-5). Then, the remaining protective film 102 and the glass layer 105 are removed (S7-6). The BSF layer 106 in which the n-type impurity is diffused is formed in the region where the emitter layer 104 is not formed on the back surface of the semiconductor substrate 101 and the emitter layer 104 and the BSF layer 106 are formed, Resistance layer 202 in which both the n-type impurity and the p-type impurity are diffused is formed.

제2실시형태의 방법에 의하면, 이미터층을 부분 형성하기 위한 레지스트를 패터닝(patterning)하는 공정이 불필요하게 되기 때문에, 제1실시형태의 방법보다 공정을 삭감할 수가 있어 제조 비용을 보다 삭감할 수가 있다. According to the method of the second embodiment, since the step of patterning the resist for partially forming the emitter layer becomes unnecessary, the process can be reduced as compared with the method of the first embodiment, and the manufacturing cost can be further reduced have.

또, 이 방법에서는 이미터층을 일단 반도체 기판의 전면에 형성한 다음, BSF층을 형성하는 부분의 이미터층을 제거하기 때문에, 도 4 (a)에 나타내듯이, 이미터층이 제거된 영역(즉 BSF층이 형성되어 있는 영역)과 제거되어 있지 않은 영역(즉, 이미터층과 고저항층이 형성되어 있는 영역)에서 단차가 생긴다. 구체적으로는 이면을 위로부터 보았을 때, 상단에 이미터층과 고저항층이 형성되고, 고저항층에 인접하여 하단에 BSF층이 형성된다. 이와 같이 단차가 형성됨으로써, 전극의 형성시, 특히 하단의 BSF층에 파이어 스루에 의해 전극을 형성할 때에, 상단에 접속되기 어려워지기 때문에, BSF층으로부터 보아 상단의 근단(近端)에 고저항층이 형성되어 있는 것과 맞물려, 보다 이미터층에 접속되기 어려워진다(도 4 (b) 참조). In this method, the emitter layer is once formed on the entire surface of the semiconductor substrate, and then the emitter layer of the portion forming the BSF layer is removed. Therefore, as shown in FIG. 4A, (I.e., a region where the emitter layer and the high-resistance layer are formed) and a region where the emitter layer and the high-resistance layer are not removed. Specifically, when viewed from above, the emitter layer and the high-resistance layer are formed at the upper end, and the BSF layer is formed at the lower end adjacent to the high-resistance layer. By forming such a step, it is difficult to connect to the upper end when the electrode is formed, particularly, when the electrode is formed by the through-hole in the lower BSF layer. Therefore, (See Fig. 4 (b)). In this case, the emitter layer is more likely to be connected to the emitter layer.

또한, 여기에서는 이미터층을 일단 반도체 기판의 이면 전면에 형성한 후, BSF층을 형성하고 싶은 개소의 이미터층을 제거하고, 제거한 개소에 BSF층을 형성하는 방법을 예시했지만, BSF층을 일단 반도체 기판의 이면 전면에 형성한 후, 이미터층을 형성하고 싶은 개소의 BSF층을 제거하고, 제거한 개소에 이미터층을 형성해도 좋다. 이 경우 이면을 위로부터 보았을 때, 상단에 BSF층과 고저항층이 형성되고, 고저항층에 인접하여 하단에 이미터층이 형성된다. Although the emitter layer is formed on the entire back surface of the semiconductor substrate, the emitter layer where the BSF layer is to be formed is removed, and the BSF layer is formed at the removed portion. However, The BSF layer where the emitter layer is to be formed may be removed and then the emitter layer may be formed at the removed position. In this case, when viewed from above, the BSF layer and the high-resistance layer are formed on the upper side, and the emitter layer is formed on the lower side adjacent to the high-resistance layer.

〔변형예〕 [Modifications]

상기의 각 실시형태에서는 반도체 기판을 n형 실리콘 기판으로 했지만, p형 실리콘 기판으로 한 경우, 이미터층은 n형 확산층, BSF층은 p형 확산층으로 구성하면 좋다. In each of the above embodiments, the semiconductor substrate is an n-type silicon substrate. In the case of a p-type silicon substrate, the emitter layer may be an n-type diffusion layer and the BSF layer may be a p-type diffusion layer.

상기의 각 실시형태에서는 이미터층과 BSF층 사이에 고저항층을 형성한 경우를 예시했지만, 고저항층 대신에 진성 반도체층을 설치해도 좋다. 진성 반도체는 캐리어 밀도가 매우 낮기 때문에, 고저항층을 설치한 경우와 마찬가지로, 이미터층과 BSF층 사이에 누설 전류가 흐르는 것을 방지할 수가 있다. 또, 진성 반도체층의 존재에 의해, 이미터층과 BSF층의 어느 일방의 층에 대한 전극을 형성할 때에, 형성 위치가 어긋나도 진성 반도체층에 접속되는 것에 그치기 때문에, 전극이 타방의 층에도 접속되어 버리는 것에 의해 생기는 병렬 저항의 저하를 방지할 수가 있다. In each of the above-described embodiments, the case where the high-resistance layer is formed between the emitter layer and the BSF layer is exemplified, but an intrinsic semiconductor layer may be provided instead of the high-resistance layer. Since the intrinsic semiconductor has a very low carrier density, it is possible to prevent a leakage current from flowing between the emitter layer and the BSF layer, similarly to the case where the high-resistance layer is provided. In addition, the presence of the intrinsic semiconductor layer causes the electrode to be connected to the other layer only when the electrodes are formed on either one of the emitter layer and the BSF layer, It is possible to prevent the parallel resistance from being lowered.

상기의 각 실시형태에서는 보호막이 산화실리콘막인 경우를 예시했지만, 반드시 산화실리콘막일 필요는 없고, 예를 들면, 질화실리콘막이나, 사전의 확산시에 형성된 불순물을 함유하는 유리층이나, 그들의 적층체라도 좋다. 보호막이 질화실리콘막인 경우, 예를 들면 플라즈마 CVD법으로 형성하면 고온을 걸 필요가 없기 때문에, 고온을 건 경우에 생기는 라이프타임 킬러(lifetime killer)의 오염을 방지할 수가 있다. 또, 불순물의 확산시에 형성된 유리층을 그대로 보호막으로서 이용하면, 보호막을 형성하는 공정을 줄일 수 있기 때문에, 제조 비용을 보다 삭감할 수가 있다. In each of the above embodiments, the case where the protective film is a silicon oxide film is exemplified. However, it is not necessarily a silicon oxide film. For example, a silicon nitride film, a glass layer containing impurities formed at the time of pre- Chere is also good. In the case where the protective film is a silicon nitride film, for example, when formed by the plasma CVD method, since it is not necessary to apply a high temperature, contamination of a lifetime killer caused by high temperature can be prevented. If the glass layer formed at the time of diffusion of impurities is directly used as a protective film, the step of forming a protective film can be reduced, and the manufacturing cost can be further reduced.

상기의 각 실시형태에 따라 제작된 이면 전극형 태양전지 셀은 태양전지 모듈에 사용할 수가 있다. 도 6은 태양전지 모듈(300)의 구성예를 나타내는 개략도이다. 태양전지 모듈(300)은 이면 전극형 태양전지 셀(200)이 타일(tile) 모양으로 복수 깔린 구조를 구비한다. 복수의 이면 전극형 태양전지 셀(200)은 서로 인접하는 수 매~수십 매가 전기적으로 직렬로 접속되어 스트링(string)으로 불리는 직렬 회로를 구성한다. 스트링의 개관을 도 7에 나타낸다. 도 7은 통상 사람 눈에 띄지 않는 태양전지 모듈(300)의 내부 이면측의 모식도에 상당한다. 또한, 도 7에서는 기재의 명료화를 위해 핑거나 버스바의 도시는 생략하고 있다. 직렬 회로를 구성하기 위해, 서로 인접하는 이면 전극형 태양전지 셀(200)의 P 버스바와 N 버스바가 리드선(lead wire)(320)으로 접속된다. 도 8에 태양전지 모듈(300)의 단면 모식도를 나타낸다. 상술한 바와 같이 스트링은 복수의 이면 전극형 태양전지 셀(200)을, 버스바(310)에 리드선(320)을 접속함으로써 구성된다. 스트링은 통상 EVA(에틸렌비닐아세테이트) 등의 투광성의 충전제(330)로 봉지되고, 비수광면(이면)측은 PET(폴리에틸렌테레프탈레이트) 등의 내후성 수지 필름(340), 수광면은 소다라임 유리(soda-lime glass) 등의 투광성이고 기계적 강도가 강한 수광면 보호 재료(350)로 덮여 있다. 충전제(330)로서는 EVA 외에 폴리올레핀, 실리콘 등을 사용할 수 있다. The back electrode type solar cell fabricated according to each of the above embodiments can be used in a solar cell module. 6 is a schematic view showing a configuration example of the solar cell module 300. As shown in Fig. The solar cell module 300 has a plurality of back electrode type solar cell units 200 laid out in a tile shape. A plurality of back-surface electrode type solar cells 200 constitute a series circuit in which several to several tens of sheets adjacent to each other are electrically connected in series to form a string. An overview of the string is shown in Fig. 7 corresponds to a schematic view of the inner back side of the solar cell module 300 which is normally invisible to a person. In Fig. 7, illustration of a finger or a bus bar is omitted for clarity of description. In order to constitute a series circuit, the P bus and N bus bars of the back electrode type solar cell 200 adjacent to each other are connected by a lead wire 320. 8 is a schematic cross-sectional view of the solar cell module 300. As shown in FIG. As described above, the string is constituted by connecting a plurality of back electrode type solar cell 200 and a lead wire 320 to the bus bar 310. The string is usually encapsulated with a translucent filler 330 such as EVA (ethylene vinyl acetate), the weatherproof side (back side) side is coated with a weather resistant resin film 340 such as PET (polyethylene terephthalate), and a light receiving side is soda lime glass -lime glass or the like and has a high mechanical strength. As the filler 330, polyolefin, silicone, etc. may be used in addition to EVA.

또한, 복수의 태양전지 모듈을 연결하여 태양광 발전 시스템을 구성할 수도 있다. 도 9는 복수의 본 발명의 이면 전극형 태양전지 셀(200)에 의해 구성된 태양전지 모듈(300)을 복수 연결한 태양광 발전 시스템(400)의 구성예를 나타내는 개략도이다. 태양광 발전 시스템(400)은 복수의 태양전지 모듈(300)이 배선(410)에 의해 직렬로 연결되고, 인버터(420)를 경유하여 외부 부하 회로(430)에 발전 전력을 공급한다. 도 9에는 나타내고 있지 않지만, 태양광 발전 시스템은 발전한 전력을 축전하는 2차 전지를 더 구비해도 좋다. In addition, a plurality of solar modules may be connected to constitute a solar power generation system. 9 is a schematic diagram showing a configuration example of a solar power generation system 400 in which a plurality of solar cell modules 300 configured by a plurality of back electrode type solar cell 200 of the present invention are connected. The solar power generation system 400 includes a plurality of solar cell modules 300 connected in series by wiring 410 and supplies generated power to an external load circuit 430 via an inverter 420. Although not shown in Fig. 9, the photovoltaic generation system may further include a secondary battery for storing the generated electric power.

그 외, 본 발명은 상기의 실시형태나 변형예에 한정되는 것은 아니다. 실시형태는 예시이고, 본 발명의 청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지고, 마찬가지의 작용 효과를 가져오는 것은 어떠한 변경이 된 것이라도 본 발명의 기술적 범위에 포함된다. In addition, the present invention is not limited to the above-described embodiments and modifications. It is to be understood that the embodiments are illustrative and substantially the same as the technical ideas described in the claims of the present invention are included in the technical scope of the present invention.

실시예Example

이하의 비교예 및 실시예에 나타내는 방법에 의해 제조한 제품에 의해, 본 발명의 효과를 평가하였다. The effects of the present invention were evaluated by the products manufactured by the methods shown in the following Comparative Examples and Examples.

인이 도프되고, 두께 0.2mm로 슬라이스하여 제작된 비저항이 약 1Ω·cm인 n형의 단결정 실리콘으로 이루어지는 n형 실리콘 기판을 준비하고, 외경 가공을 행하여 1변 15cm의 정방형의 판상으로 하였다. 그리고, 이 기판을 불질산 용액 중에 15초간 침지시켜 손상 에칭한 후, 순수로 세정하여 건조시켰다. An n-type silicon substrate made of n-type single crystal silicon having a resistivity of about 1? 占 제작 m prepared by slicing a silicon substrate with a thickness of 0.2 mm was prepared and subjected to an outer diameter machining process to form a square 15 cm square. Then, this substrate was immersed in a boric acid solution for 15 seconds to damage and etch, then cleaned with pure water and dried.

<비교예 1> &Lt; Comparative Example 1 &

비교예 1에서는 종래의 방법에 의해 이면 전극형 태양전지 셀을 제조하였다. 구체적으로는 다음의 공정을 실시한 다음, 후술의 제1, 제2공통 공정을 실시하였다. In Comparative Example 1, a back electrode type solar cell was manufactured by a conventional method. Specifically, the following steps were carried out and then the first and second common processes described later were carried out.

손상 에칭 후의 n형 실리콘 기판을, 산소 분위기 중에 있어서, 1000℃의 온도에서 120분간의 조건으로 열산화함으로써, 기판의 양면에 산화실리콘막을 두께 70nm로 형성하였다. 그리고, 기판의 이면에 형성된 산화실리콘막의, BSF층의 형성 예정 개소 상에 레지스트 페이스트를 스크린 인쇄하고, 100℃의 온도에서 가열하여 건조시켰다. 여기서, 이미터층은 폭 800㎛, BSF층은 폭 200㎛로, 이미터층과 BSF층이 교대로 형성되는, Interdigitated Back Contact 셀의 구조로 되는 것 같은 패턴으로 스크린 인쇄용 판을 형성하였다. 레지스트 페이스트로서는 LEKTRACHEM사제 185 페이스트를 이용하였다. 그 기판을 2% 불산 수용액에 침지시킴으로써, BSF층 형성 예정 개소의 위를 남기고 산화실리콘막을 부분적으로 제거하고 나서, 아세톤에 침지시켜 레지스트 페이스트를 제거한 후, 순수로 세정하고 건조시켰다. 다음에, 기판의 이면에 대해, BBr3 가스 분위기 중에 있어서, 900℃의 온도에서 20분간의 조건으로 열확산 처리를 행함으로써, 기판의 이면에 이미터층인 p형 확산층과 유리층을 형성하였다. 형성한 p형 확산층의 시트 저항은 약 70Ω/□, 확산 깊이는 0.5㎛였다. 그 후 이 기판을 25%의 불산 수용액에 침지한 후, 순수로 세정하고 건조시킴으로써, 산화실리콘막과 유리층을 제거하였다. The n-type silicon substrate after damage etching was thermally oxidized in an oxygen atmosphere at a temperature of 1000 캜 for 120 minutes to form a silicon oxide film with a thickness of 70 nm on both sides of the substrate. Then, a resist paste of the silicon oxide film formed on the back surface of the substrate was screen-printed on the BSF layer formation site and dried at a temperature of 100 캜. Here, the screen printing plate was formed in a pattern such that the emitter layer had a width of 800 mu m and the BSF layer had a width of 200 mu m, such that the emitter layer and the BSF layer were alternately formed in the interdigitated back contact cell structure. As the resist paste, 185 paste manufactured by LEKTRACHEM was used. The substrate was immersed in a 2% hydrofluoric acid aqueous solution to partially remove the silicon oxide film while leaving the BSF layer formation site, and then immersed in acetone to remove the resist paste, followed by washing with pure water and drying. Next, to form a, BBr 3 gas in the atmosphere, and by carrying out a thermal diffusion treatment under the conditions of 20 minutes at a temperature of 900 ℃, the diffused p-type emitter layer on the back surface of the substrate and the glass layer on the rear surface of the substrate. The sheet resistance of the formed p-type diffusion layer was about 70? / ?, and the diffusion depth was 0.5 占 퐉. Thereafter, this substrate was immersed in a 25% aqueous solution of hydrofluoric acid, washed with pure water and dried to remove the silicon oxide film and the glass layer.

상기와 같이 이미터층이 형성된 기판을, 산소 분위기 중에 있어서, 1000℃의 온도에서 120분간의 조건으로 열산화함으로써, 기판의 양면에 산화실리콘막을 두께 70nm로 형성하였다. 그리고, 기판의 이면에 형성된 산화실리콘막의, 이미터층을 형성한 개소 상에 레지스트 페이스트를 스크린 인쇄하고, 100℃의 온도에서 가열하여 건조시켰다. 여기서, 레지스트 페이스트로서는 LEKTRACHEM사제 185 페이스트를 이용하였다. 그 기판을 2% 불산 수용액에 침지시킴으로써, 이미터층을 형성한 개소의 위를 남기고 산화실리콘막을 부분적으로 제거하고 나서, 아세톤에 침지시켜 레지스트 페이스트를 제거하였다. The substrate on which the emitter layer was formed as described above was thermally oxidized in an oxygen atmosphere at a temperature of 1000 DEG C for 120 minutes to form a silicon oxide film with a thickness of 70 nm on both sides of the substrate. Then, a resist paste of the silicon oxide film formed on the back surface of the substrate was screen-printed on the portion where the emitter layer was formed, heated at a temperature of 100 캜 and dried. As the resist paste, a 185 paste manufactured by LEKTRACHEM was used. The substrate was immersed in a 2% aqueous solution of hydrofluoric acid to partially remove the silicon oxide film while leaving a portion on which the emitter layer was formed, and then immersed in acetone to remove the resist paste.

<실시예 1> &Lt; Example 1 &gt;

실시예 1에서는 제1실시형태의 방법에 의해 이면 전극형 태양전지 셀을 제조하였다. 구체적으로는 다음의 공정을 실시한 다음, 후술의 제1, 제2공통 공정을 실시하였다. In Example 1, a back electrode type solar cell was manufactured by the method of the first embodiment. Specifically, the following steps were carried out and then the first and second common processes described later were carried out.

비교예 1과 같이 이미터층이 형성된 기판을, 산소 분위기 중에 있어서, 1000℃의 온도에서 120분간의 조건으로 열산화함으로써, 기판의 양면에 산화실리콘막을 두께 70nm로 형성하였다. 그리고, 기판의 이면에 형성된 산화실리콘막의, 이미터층이 형성되어 있지 않은 BSF층 형성 예정 개소 상에 에칭 페이스트를 스크린 인쇄하고, 300℃의 온도에서 가열하여 건조시켰다. 여기서, 에칭 페이스트로서는 머크사제 SolarEtch(등록상표) BES Type 10 페이스트를 이용하였다. 그리고, 기판을 1%의 수산화칼륨을 포함하는 용액에 침지시켜 에칭 페이스트를 제거하였다. 이 수법에 의해, 에칭 페이스트를 인쇄한 직하, 즉 이미터층이 형성되어 있지 않은 BSF층의 형성 예정 개소는 산화실리콘막이 제거되어 막 두께는 거의 0nm로 되었다. 또, 인쇄한 에칭 페이스트로부터 스며나온 에칭액에 의해, 인쇄부로부터 양단 30㎛에 걸쳐, 이미터층 상의 산화실리콘막의 두께가 70nm로부터 0nm까지 연속적으로 얇아졌다. The substrate on which the emitter layer was formed as in Comparative Example 1 was thermally oxidized in an oxygen atmosphere at a temperature of 1000 占 폚 for 120 minutes to form a silicon oxide film with a thickness of 70 nm on both sides of the substrate. Then, an etching paste was screen-printed on the silicon oxide film formed on the back surface of the substrate on the BSF layer formation site where the emitter layer was not formed, heated at 300 캜 and dried. Here, SolarEtch (registered trademark) BES Type 10 paste manufactured by Merck was used as the etching paste. Then, the substrate was immersed in a solution containing 1% of potassium hydroxide to remove the etching paste. According to this method, the silicon oxide film was removed immediately after the etching paste was printed, that is, the portion where the BSF layer where no emitter layer was to be formed was formed, and the film thickness became almost 0 nm. Further, the thickness of the silicon oxide film on the emitter layer continuously thinned from 70 nm to 0 nm at both ends of 30 mu m from the printed portion by the etching liquid permeated from the printed etching paste.

<실시예 2> &Lt; Example 2 &gt;

실시예 2에서는 제2실시형태의 방법에 의해 이면 전극형 태양전지 셀을 제조하였다. 구체적으로는 다음의 공정을 실시한 다음, 후술의 제1, 제2공통 공정을 실시하였다. In Example 2, a back electrode type solar cell was manufactured by the method of the second embodiment. Specifically, the following steps were carried out and then the first and second common processes described later were carried out.

손상 에칭 후의 n형 실리콘 기판의 이면 전체에, BBr3 가스 분위기 중에 있어서, 900℃의 온도에서 20분간의 조건으로 열확산 처리를 행함으로써, 이미터층인 p형 확산층과 유리층을 형성하였다. 형성한 p형 확산층의 시트 저항은 약 70Ω/□, 확산 깊이는 0.5㎛였다. 이 기판을 25%의 불산 수용액에 침지한 후, 순수로 세정하고 건조시킴으로써 유리층을 제거하였다. 유리층을 제거한 기판을, 산소 분위기 중에 있어서, 1000℃의 온도에서 120분간의 조건으로 열산화함으로써, 기판의 양면에 산화실리콘막을 두께 70nm로 형성하였다. 그리고, 기판의 이면에 형성된 산화실리콘막의, BSF층을 형성하고 싶은 개소에 에칭 페이스트를 스크린 인쇄하고, 300℃의 온도에서 가열하여 건조시켰다. 여기서, 에칭 페이스트로서는 머크사제 SolarEtch(등록상표) BES Type 10 페이스트를 이용하였다. 그리고, 기판을 1%의 수산화칼륨을 포함하는 용액에 침지시켜 에칭 페이스트를 제거하였다. 이 기판을 25%의 수산화칼륨을 포함하는 70℃의 용액에 5분간 침지하여, BSF층을 형성하고 싶은 개소에 잔존하는 p형 확산층을 화학 에칭에 의해 제거한 후, 순수로 세정하고 건조시켰다. 이 수법에 의해, 에칭 페이스트를 인쇄한 직하, 즉 BSF층을 형성하는 개소는 산화실리콘막의 두께가 0nm이고, 또한 이미터층 형성 개소보다 낮아져 단차가 형성되었다. 또, 인쇄 후의 에칭 페이스트로부터 스며나온 에칭액에 의해, 에칭 페이스트 인쇄부로부터 양단 30㎛에 걸쳐, 이미터층 상의 산화실리콘막의 두께가 70nm로부터 0nm까지 연속적으로 얇아졌다. The entire back surface of the n-type silicon substrate after the etching damage, in the BBr 3 gas atmosphere, and by carrying out a thermal diffusion treatment under the conditions of 20 minutes at a temperature of 900 ℃, has already formed the emitter layer of p-type diffusion layer and the glass layer. The sheet resistance of the formed p-type diffusion layer was about 70? / ?, and the diffusion depth was 0.5 占 퐉. This substrate was immersed in a 25% aqueous solution of hydrofluoric acid, then rinsed with pure water and dried to remove the glass layer. The substrate on which the glass layer was removed was thermally oxidized in an oxygen atmosphere at a temperature of 1000 DEG C for 120 minutes to form a silicon oxide film with a thickness of 70 nm on both sides of the substrate. Then, an etching paste was screen-printed on a portion of the silicon oxide film formed on the back surface of the substrate where a BSF layer is to be formed, and heated at 300 캜 for drying. Here, SolarEtch (registered trademark) BES Type 10 paste manufactured by Merck was used as the etching paste. Then, the substrate was immersed in a solution containing 1% of potassium hydroxide to remove the etching paste. This substrate was immersed in a solution at 70 캜 containing 25% potassium hydroxide for 5 minutes to remove the p-type diffusion layer remaining in the place where the BSF layer was to be formed, by chemical etching, and then washed with pure water and dried. According to this method, the portion where the etching paste was printed, that is, the portion for forming the BSF layer, the thickness of the silicon oxide film was 0 nm, and the level was lower than the portion where the emitter layer was formed, and a step was formed. In addition, the thickness of the silicon oxide film on the emitter layer continuously thinned from 70 nm to 0 nm over both sides of 30 mu m from the etching paste printing portion by the etching liquid permeated from the etching paste after printing.

<실시예 3> &Lt; Example 3 &gt;

실시예 3에서는 제2실시형태의 보호막을 제거하는 공정에 있어서, 에칭 페이스트를 적용하는 방법 대신에 레이저를 조사하는 방법을 채용하여 이면 전극형 태양전지 셀을 제조하였다. 구체적으로는 다음의 공정을 실시한 다음, 후술의 제1, 제2공통 공정을 실시하였다. In the third embodiment, in the step of removing the protective film of the second embodiment, a back electrode type solar cell was manufactured by employing a method of irradiating a laser in place of the method of applying an etching paste. Specifically, the following steps were carried out and then the first and second common processes described later were carried out.

손상 에칭 후의 n형 실리콘 기판의 이면 전체에, BBr3 가스 분위기 중에 있어서, 900℃의 온도에서 20분간의 조건으로 열확산 처리를 행함으로써, 이미터층인 p형 확산층과 유리층을 형성하였다. 형성한 p형 확산층의 시트 저항은 약 70Ω/□, 확산 깊이는 0.5㎛였다. 이 기판을 25%의 불산 수용액에 침지한 후, 순수로 세정하고 건조시킴으로써 유리층을 제거하였다. 유리층을 제거한 기판을, 산소 분위기 중에 있어서, 1000℃의 온도에서 120분간의 조건으로 열산화함으로써, 기판의 양면에 산화실리콘막을 두께 70nm로 형성하였다. 그리고, 기판의 이면에 형성된 산화실리콘막의, BSF층을 형성하고 싶은 개소에 레이저를 플루언스 2J/cm2로 조사하였다. 여기서, 레이저 조사 설비로서는 로핀사제 Powerline E25/SHG를 이용하였다. 레이저 조사 후의 기판을, 25%의 수산화칼륨을 포함하는 70℃의 용액에 5분간 침지하여, BSF층을 형성하고 싶은 개소에 잔존하는 p형 확산층을 화학 에칭에 의해 제거한 후, 순수로 세정하고 건조시켰다. 이 수법에 의해, 레이저를 조사한 직하, 즉 BSF층 형성 예정 개소는 산화실리콘 막 두께가 0nm이고, 또한 이미터층 형성 개소보다 낮아져 단차가 형성되었다. 또, 레이저 조사부 직하로부터 전파한 에너지에 의해, 레이저 조사부로부터 양단 30㎛에 걸쳐, 이미터층 상의 산화실리콘막의 두께가 70nm로부터 0nm까지 연속적으로 얇아졌다. The entire back surface of the n-type silicon substrate after the etching damage, in the BBr 3 gas atmosphere, and by carrying out a thermal diffusion treatment under the conditions of 20 minutes at a temperature of 900 ℃, has already formed the emitter layer of p-type diffusion layer and the glass layer. The sheet resistance of the formed p-type diffusion layer was about 70? / ?, and the diffusion depth was 0.5 占 퐉. This substrate was immersed in a 25% aqueous solution of hydrofluoric acid, then rinsed with pure water and dried to remove the glass layer. The substrate on which the glass layer was removed was thermally oxidized in an oxygen atmosphere at a temperature of 1000 DEG C for 120 minutes to form a silicon oxide film with a thickness of 70 nm on both sides of the substrate. Then, a laser beam of a silicon oxide film formed on the back surface of the substrate was irradiated with a fluence of 2 J / cm 2 at a position where a BSF layer was to be formed. As the laser irradiation equipment, Powerline E25 / SHG manufactured by Loftin Co., Ltd. was used. After the laser irradiation, the substrate was immersed in a solution at 70 DEG C containing 25% potassium hydroxide for 5 minutes to remove the p-type diffusion layer remaining in the place where the BSF layer is to be formed by chemical etching, . According to this method, a silicon oxide film thickness of 0 nm and a step lower than the emitter layer formation portion were formed immediately under the laser irradiation, that is, the BSF layer formation site, and the step was formed. Further, the thickness of the silicon oxide film on the emitter layer continuously thinned from 70 nm to 0 nm from the laser irradiation part to both ends of 30 mu m due to the energy propagated from directly under the laser irradiation part.

<비교예 2> &Lt; Comparative Example 2 &

비교예 2는 레이저를 플루언스 0.6J/cm2로 조사한 것 외에는 실시예 3과 마찬가지다. 레이저 조사의 결과, 레이저 조사부 직하로부터 전파한 에너지에 의해, 레이저 조사부로부터 양단 0.5㎛에 걸쳐, 이미터층 상의 산화실리콘막의 두께가 70nm로부터 0nm까지 연속적으로 얇아졌다. Comparative Example 2 is similar to Example 3 except that the laser was irradiated at a fluence of 0.6 J / cm 2 . As a result of the laser irradiation, the thickness of the silicon oxide film on the emitter layer continuously thinned from 70 nm to 0 nm from both ends of the laser irradiation part to 0.5 mu m at both ends by the energy propagated from directly under the laser irradiation part.

<실시예 4> <Example 4>

실시예 4는 레이저를 플루언스 0.9J/cm2로 조사한 것 외에는 실시예 3과 마찬가지다. 레이저 조사의 결과, 레이저 조사부 직하로부터 전파한 에너지에 의해, 레이저 조사부로부터 양단 1㎛에 걸쳐, 이미터층 상의 산화실리콘막의 두께가 70nm로부터 0nm까지 연속적으로 얇아졌다. Example 4 is similar to Example 3 except that the laser was irradiated with a fluence of 0.9 J / cm 2 . As a result of the laser irradiation, the thickness of the silicon oxide film on the emitter layer continuously thinned from 70 nm to 0 nm from both ends of the laser irradiation portion at 1 mu m from the laser irradiation portion due to energy propagated from directly under the laser irradiation portion.

<실시예 5> &Lt; Example 5 &gt;

실시예 5는 레이저를 플루언스 4J/cm2로 조사한 것 외에는 실시예 3과 마찬가지다. 레이저 조사의 결과, 레이저 조사부 직하로부터 전파한 에너지에 의해, 레이저 조사부로부터 양단 100㎛에 걸쳐, 이미터층 상의 산화실리콘막의 두께가 70nm로부터 0nm까지 연속적으로 얇아졌다. Embodiment 5 is similar to Embodiment 3 except that the laser is irradiated with fluence of 4 J / cm 2 . As a result of the laser irradiation, the thickness of the silicon oxide film on the emitter layer continuously thinned from 70 nm to 0 nm from both ends of the laser irradiation part to both ends by the energy propagated from directly under the laser irradiation part.

<비교예 3> &Lt; Comparative Example 3 &

비교예 3은 레이저를 플루언스 5.5J/cm2로 조사한 것 외에는 실시예 3과 마찬가지다. 레이저 조사의 결과, 레이저 조사부 직하로부터 전파한 에너지에 의해, 레이저 조사부로부터 양단 150㎛에 걸쳐, 이미터층 상의 산화실리콘막의 두께가 70nm로부터 0nm까지 연속적으로 얇아졌다. Comparative Example 3 is similar to Example 3 except that the laser was irradiated with a fluence of 5.5 J / cm 2 . As a result of the laser irradiation, the thickness of the silicon oxide film on the emitter layer continuously thinned from 70 nm to 0 nm at both ends of 150 mu m from the laser irradiation part by the energy propagated from directly under the laser irradiation part.

<실시예 6> &Lt; Example 6 &gt;

실시예 6은 이미터층을 형성한 후에 유리층을 제거하지 않고 산화실리콘막을 형성한 것 외에는 실시예 2와 마찬가지다. 구체적으로는 다음의 공정을 실시한 다음, 후술의 제1, 제2공통 공정을 실시하였다. Embodiment 6 is similar to Embodiment 2 except that a silicon oxide film is formed without removing the glass layer after forming the emitter layer. Specifically, the following steps were carried out and then the first and second common processes described later were carried out.

손상 에칭 후의 n형 실리콘 기판의 이면 전체에, BBr3 가스 분위기 중에 있어서, 900℃의 온도에서 20분간의 조건으로 열확산 처리를 행함으로써, 기판의 이면에 이미터층인 p형 확산층과 유리층을 형성하였다. 그 후 계속해서 기판을 가열로로부터 꺼내지 않고, 가스만을 치환하여 산소 분위기로 하여, 1000℃의 온도에서 120분간의 조건으로 열산화함으로써, 유리층 상에 산화실리콘막을 더 형성하였다. 형성한 p형 확산층의 시트 저항은 약 80Ω/□, 확산 깊이는 1.0㎛이고, 보호막으로서 작용하는 유리층과 산화실리콘막이 적층체로서 총 막 두께 100nm로 형성되었다. 그리고, 기판의 이면에 형성된 유리층과 산화실리콘막의 적층체의, BSF층을 형성하고 싶은 개소 상에 에칭 페이스트를 스크린 인쇄하고, 300℃의 온도에서 가열하여 건조시켰다. 여기서, 에칭 페이스트로서는 머크사제 SolarEtch(등록상표) BES Type 10 페이스트를 이용하였다. 그리고, 기판을 1%의 수산화칼륨을 포함하는 용액에 침지시켜 에칭 페이스트를 제거하였다. 이 기판을 25%의 수산화칼륨을 포함하는 70℃의 용액에 5분간 침지하여, BSF층을 형성하고 싶은 개소에 잔존하는 p형 확산층을 화학 에칭에 의해 제거한 후, 순수로 세정하고 건조시켰다. 이 수법에 의해, 에칭 페이스트를 인쇄한 직하, 즉 BSF층을 형성하는 개소는 유리층과 산화실리콘막의 적층체의 두께가 0nm이고, 또한 이미터층 형성 개소보다 낮아져 단차가 형성되었다. 또, 인쇄 후의 에칭 페이스트로부터 스며나온 에칭액에 의해, 에칭 페이스트 인쇄부로부터 양단 30㎛에 걸쳐, 이미터층 상의 유리층과 산화실리콘막의 적층체의 두께가 100nm로부터 0nm까지 연속적으로 얇아졌다. The entire back surface of the n-type silicon substrate after the damage etching, BBr 3 gas in the atmosphere, forming a by carrying out a thermal diffusion process, the p-type diffusion emitter layer on the back surface of the substrate and the glass layer under the conditions of 20 minutes at a temperature of 900 ℃ Respectively. Subsequently, the substrate was not removed from the heating furnace, and only the gas was substituted for the oxygen atmosphere, and the substrate was thermally oxidized at a temperature of 1000 캜 for 120 minutes to form a silicon oxide film on the glass layer. The sheet resistance and the diffusion depth of the formed p-type diffusion layer were about 80? /? And 1.0 占 퐉, respectively, and a glass layer and a silicon oxide film serving as a protective film were formed as a laminate with a total film thickness of 100 nm. Then, an etching paste was screen-printed on a portion of the laminate of the glass layer and the silicon oxide film formed on the back surface of the substrate where the BSF layer was to be formed, and heated at 300 캜 for drying. Here, SolarEtch (registered trademark) BES Type 10 paste manufactured by Merck was used as the etching paste. Then, the substrate was immersed in a solution containing 1% of potassium hydroxide to remove the etching paste. This substrate was immersed in a solution at 70 캜 containing 25% potassium hydroxide for 5 minutes to remove the p-type diffusion layer remaining in the place where the BSF layer was to be formed, by chemical etching, and then washed with pure water and dried. According to this method, the portion where the etching paste was printed, that is, the portion where the BSF layer was formed, had a thickness of 0 nm and a lower step than that of the emitter layer formation. The thickness of the laminated body of the glass layer and the silicon oxide film on the emitter layer continuously thinned from 100 nm to 0 nm at both ends from the etching paste printing portion through the etching paste permeated from the etching paste after printing.

<제1공통 공정> &Lt; First common process &gt;

상기 비교예 1~3 및 실시예 1~6에 나타내는 공정을 거쳐 얻어진 각 기판의 이면에, POCl3 가스 분위기 중에 있어서, 930℃의 온도에서 20분간의 조건으로 열확산 처리를 행함으로써, 산화실리콘막을 제거한 개소에 인을 확산시켜 BSF층인 n형 확산층과 유리층을 형성하였다. 형성된 n형 확산층의 시트 저항은 약 30Ω/□, 확산 깊이는 0.5㎛였다. 또, 각 실시예 1 내지 실시예 6에 있어서는 연속적으로 산화실리콘막의 두께가 얇아진 부분으로부터 이미터층에도 인이 확산되고, 이에 의해 붕소와 인이 서로 섞인 고저항층이 형성된다. 이 고저항층의 시트 저항은 정확하게는 측정할 수 없었지만, 1000Ω/□ 이상으로 되어 있었다. 그 후 이들 기판을 25%의 불산 수용액에 침지한 후, 순수로 세정하고 건조시킴으로써, 산화실리콘막과 유리층을 제거하였다. Thermal diffusion treatment was performed on the back surfaces of the respective substrates obtained through the processes shown in the above Comparative Examples 1 to 3 and Examples 1 to 6 under the conditions of a temperature of 930 캜 for 20 minutes in a POCl 3 gas atmosphere, Phosphorus was diffused into the removed portion to form an n-type diffusion layer which is a BSF layer and a glass layer. The sheet resistance of the formed n-type diffusion layer was about 30? / ?, and the diffusion depth was 0.5 占 퐉. In each of Embodiments 1 to 6, phosphorus diffuses continuously from the portion where the thickness of the silicon oxide film is reduced to the emitter layer, thereby forming a high-resistance layer in which boron and phosphorus are mixed with each other. The sheet resistance of this high-resistance layer could not be accurately measured, but it was 1000? /? Or more. Thereafter, these substrates were immersed in a 25% aqueous solution of hydrofluoric acid, washed with pure water and dried to remove the silicon oxide film and the glass layer.

<실시예 7> &Lt; Example 7 &gt;

실시예 7은 실시예 3과 마찬가지의 수순으로 제조했지만, 실시예 3은 이미터층을 형성한 후에 BSF층과 고저항층을 형성한 것에 반해, 실시예 7은 BSF층을 형성한 후에 이미터층과 고저항층을 형성한 점에 있어서 다르다. 구체적으로는 다음의 공정을 실시한 다음, 후술의 제2공통 공정을 실시하였다. Example 7 was fabricated in the same manner as in Example 3 except that the BSF layer and the high-resistance layer were formed after the emitter layer was formed in Example 3, while in Example 7, after the BSF layer was formed, Resistance layer is formed. Specifically, the following steps were carried out and then a second common step, which will be described later, was carried out.

손상 에칭 후의 n형 실리콘 기판의 이면 전체에, POCl3 가스 분위기 중에 있어서, 930℃의 온도에서 20분간의 조건으로 열확산 처리를 행함으로써, BSF층인 n형 확산층과 유리층을 형성하였다. 형성된 n형 확산층의 시트 저항은 약 30Ω/□, 확산 깊이는 0.5㎛였다. 그 후 이 기판을 25%의 불산 수용액에 침지한 후, 순수로 세정하고 건조시킴으로써, 산화실리콘막과 유리층을 제거하였다. 유리층을 제거한 기판을, 산소 분위기 중에 있어서, 1000℃의 온도에서 120분간의 조건으로 열산화함으로써, 기판의 양면에 산화실리콘막을 두께 70nm로 형성하였다. 그리고, 기판의 이면에 형성된 산화실리콘막의, 이미터층을 형성하고 싶은 개소에 레이저를 플루언스 2J/cm2로 조사하였다. 여기서, 레이저 조사 설비로서는 로핀사제 Powerline E25/SHG를 이용하였다. 레이저 조사 후의 기판을, 25%의 수산화칼륨을 포함하는 70℃의 용액에 5분간 침지하여, 이미터층을 형성하고 싶은 개소에 잔존하는 n형 확산층을 화학 에칭에 의해 제거한 후, 순수로 세정하고 건조시켰다. 이 수법에 의해, 레이저를 조사한 직하, 즉 이미터층을 형성하고 싶은 개소는 산화실리콘막의 두께가 0nm이고, 또한 BSF층 형성 개소보다 낮아져, 단차가 형성되었다. 또, 레이저 조사부 직하로부터 전파한 에너지에 의해, 레이저 조사부로부터 양단 30㎛에 걸쳐, BSF층 상의 산화실리콘막의 두께가 70nm로부터 0nm까지 연속적으로 얇아졌다. 이어서 기판의 이면에, BBr3 가스 분위기 중에 있어서, 930℃의 온도에서 20분간의 조건으로 열확산 처리를 행함으로써, 산화실리콘막을 제거한 개소에 붕소를 확산시켜 이미터층인 p형 확산층과 유리층을 형성하였다. 형성한 p형 확산층의 시트 저항은 약 80Ω/□, 확산 깊이는 1.0㎛였다. 또, 연속적으로 산화실리콘막의 두께가 얇아진 부분으로부터 BSF층에도 붕소가 확산되고, 이에 의해 붕소와 인이 서로 섞인 고저항층이 형성된다. 그 후 이 기판을 25%의 불산 수용액에 침지한 후, 순수로 세정하고 건조시킴으로써, 산화실리콘막과 유리층을 제거하였다. A thermal diffusion process was performed on the entire back surface of the n-type silicon substrate after damage etching under the condition of a temperature of 930 캜 for 20 minutes in a POCl 3 gas atmosphere to form an n-type diffusion layer and a glass layer as a BSF layer. The sheet resistance of the formed n-type diffusion layer was about 30? / ?, and the diffusion depth was 0.5 占 퐉. Thereafter, this substrate was immersed in a 25% aqueous solution of hydrofluoric acid, washed with pure water and dried to remove the silicon oxide film and the glass layer. The substrate on which the glass layer was removed was thermally oxidized in an oxygen atmosphere at a temperature of 1000 DEG C for 120 minutes to form a silicon oxide film with a thickness of 70 nm on both sides of the substrate. Then, a laser beam of 2 J / cm 2 was applied to a portion of the silicon oxide film formed on the back surface of the substrate where the emitter layer is to be formed. As the laser irradiation equipment, Powerline E25 / SHG manufactured by Loftin Co., Ltd. was used. After the laser irradiation, the substrate was immersed in a solution at 70 DEG C containing 25% potassium hydroxide for 5 minutes to remove the n-type diffusion layer remaining in the portion where the emitter layer is to be formed by chemical etching, . According to this method, the portion directly under the laser irradiation, that is, the portion where the emitter layer is to be formed, was formed to have a thickness of 0 nm and a lower level than the BSF layer formation portion, and a step was formed. Further, the thickness of the silicon oxide film on the BSF layer continuously thinned from 70 nm to 0 nm from both ends of the laser irradiation part to both ends of 30 mu m due to the energy propagated from directly under the laser irradiation part. Subsequently, thermal diffusion treatment is performed on the back surface of the substrate under the condition of BBr 3 gas atmosphere at a temperature of 930 ° C for 20 minutes to diffuse boron to the portion from which the silicon oxide film has been removed to form a p-type diffusion layer and a glass layer Respectively. The sheet resistance of the formed p-type diffusion layer was about 80? / ?, and the diffusion depth was 1.0 占 퐉. Boron is also diffused into the BSF layer continuously from the portion where the thickness of the silicon oxide film is thinned, thereby forming a high-resistance layer in which boron and phosphorus are mixed with each other. Thereafter, this substrate was immersed in a 25% aqueous solution of hydrofluoric acid, washed with pure water and dried to remove the silicon oxide film and the glass layer.

<제2공통 공정> &Lt; Second common process &gt;

비교예 1~3 및 실시예 1~7에 나타낸 공정에 의해 이미터층, BSF층, 및 고저항층이 형성된 각각의 기판의 이면 전면에 레지스트 페이스트를 스크린 인쇄하고, 100℃의 온도에서 가열하여 건조시켰다. 여기서, 레지스트 페이스트로서는 LEKTRACHEM사제 185 페이스트를 이용하였다. 그 기판을 2%의 수산화칼륨과 2%의 IPA를 포함하는 70℃의 용액으로 5분간 화학 에칭한 후에 순수로 세정하고 건조시킴으로써, 기판의 수광면에 텍스쳐 구조를 형성하였다. 그 후 기판을 아세톤에 침지시켜 레지스트 페이스트를 제거하였다. Resist paste was screen-printed on the entire back surface of each of the substrates on which the emitter layer, the BSF layer, and the high-resistance layer were formed by the processes shown in Comparative Examples 1 to 3 and Examples 1 to 7, . As the resist paste, a 185 paste manufactured by LEKTRACHEM was used. The substrate was chemically etched with a solution of 2% potassium hydroxide and 2% IPA at 70 캜 for 5 minutes, then cleaned with pure water and dried to form a textured structure on the light receiving surface of the substrate. Thereafter, the substrate was immersed in acetone to remove the resist paste.

다음에, SiH4와 NH3, N2를 이용한 플라즈마 CVD법에 의해, 기판의 수광면 및 이면에 반사방지막 겸 패시베이션막으로 되는 질화실리콘막을 두께 100nm로 형성하였다.Next, a silicon nitride film serving as an antireflection film and passivation film was formed to a thickness of 100 nm on the light receiving surface and the back surface of the substrate by the plasma CVD method using SiH 4 , NH 3 , and N 2 .

여기까지의 처리를 한 기판의 이미터층 상에 스크린 인쇄법을 이용하여 도전성 은페이스트를 인쇄하고 150℃에서 건조시켰다. 그리고, 기판의 BSF층 상에 스크린 인쇄법을 이용하여 도전성 은페이스트를 인쇄하고 150℃에서 건조시켰다. 이 경우 비교예 1, 2에 있어서는 BSF층으로부터 이미터층으로 전극이 어긋나 비어져 나온 개소가 확인되었다. 한편, 실시예 1~7에 있어서는 BSF층과 이미터층 사이의 고저항층 상에 전극이 어긋나 비어져 나온 개소가 확인되었다. 여기서 도전성 은페이스트로서는 Heraeus사제 SOL9383M을 이용하였다. 이와 같이 인쇄된 도전성 페이스트를 최고 온도 800℃에서 5초간 소성하여, 각각의 비교예 및 실시예에 관한 이면 전극형 태양전지 셀을 제작하였다. A conductive silver paste was printed on the emitter layer of the substrate processed as described above by screen printing and dried at 150 ° C. Then, a conductive silver paste was printed on the BSF layer of the substrate by screen printing and dried at 150 ° C. In this case, in the comparative examples 1 and 2, the positions where the electrodes were shifted from the BSF layer to the emitter layer and were vacated were confirmed. On the other hand, in Examples 1 to 7, the positions where the electrodes were displaced and vacated on the high-resistance layer between the BSF layer and the emitter layer were confirmed. As the conductive silver paste, SOL9383M manufactured by Heraeus was used. The printed conductive pastes thus baked were fired at a maximum temperature of 800 DEG C for 5 seconds to produce the back electrode type solar cell of each of Comparative Examples and Examples.

<실시 결과> <Conductivity>

상기의 비교예 1~3의 방법과 실시예 1~7의 방법으로 각각 100매씩 제작한 이면 전극형 태양전지 셀의 평균 변환효율, 평균 단락 전류 밀도, 평균 개방 전압, 및 평균 곡선 인자를 표 1에 나타낸다. The average conversion efficiency, the average short-circuit current density, the average open-circuit voltage, and the average curve factor of the back electrode type solar cell produced by the methods of Comparative Examples 1 to 3 and the methods of Examples 1 to 7, Respectively.

Figure pct00001
Figure pct00001

표 1에 나타내듯이, 종래의 구조에 의한 비교예 1과 비교하여, 본 발명의 구조를 가지는 그 외의 예에서는 어느 특성치도 높은 값이 얻어졌다. 무엇보다, 고저항층의 폭이 각각 다른 실시예 3~5 및 비교예 2, 3의 각 특성치를 비교하면, 비교예 2와 같이 고저항층의 폭이 1㎛보다 좁으면 병렬 저항의 저하를 억제하지 못하여 곡선 인자가 저하하고, 역으로 비교예 3과 같이 100㎛보다 넓으면 이미터층의 면적의 감소에 의해 단락 전류가 감소하여 변환효율이 나빠진다. 그 때문에 본 발명의 이면 전극형 태양전지에서 기대되는 뛰어난 변환효율을 얻으려면, 고저항층의 폭이 1㎛ 이상 100㎛ 이하로 되도록 설계하면 좋다.As shown in Table 1, in any of the other examples having the structure of the present invention, a high value was obtained for any characteristic value as compared with Comparative Example 1 using the conventional structure. Comparing the characteristic values of Examples 3 to 5 and Comparative Examples 2 and 3 having different widths of the high-resistance layer to each other, it is found that if the width of the high-resistance layer is narrower than 1 탆 as in Comparative Example 2, The curve factor decreases. On the contrary, if the width is larger than 100 탆 as in Comparative Example 3, the short-circuit current decreases due to the reduction of the area of the emitter layer, and the conversion efficiency deteriorates. Therefore, in order to obtain excellent conversion efficiency expected in the back electrode type solar cell of the present invention, the width of the high resistance layer may be designed to be not less than 1 탆 and not more than 100 탆.

101 반도체 기판
102 보호막
103 레지스트 페이스트
104 이미터층
105 유리층
106 BSF층
107, 108 반사방지막 겸 패시베이션막
109, 110 전극
201 에칭 페이스트
202 고저항층
101 semiconductor substrate
102 Shield
103 Resist paste
104 emitter layer
105 glass layer
106 BSF layer
107, 108 Antireflection film and passivation film
109, 110 electrode
201 Etching Paste
202 High resistance layer

Claims (11)

제1도전형의 반도체 기판의 비수광면인 이면에,
제1도전형의 불순물이 확산된 제1도전형 확산층과,
제2도전형의 불순물이 확산된 제2도전형 확산층과,
상기 제1도전형 확산층과 상기 제2도전형 확산층 사이에 형성되는 고저항층 또는 진성 반도체층을 구비하는 고광전변환효율 태양전지.
On the back surface which is the non-light-emitting surface of the semiconductor substrate of the first conductivity type,
A first conductivity type diffusion layer in which an impurity of the first conductivity type is diffused,
A second conductivity type diffusion layer in which an impurity of the second conductivity type is diffused,
And a high resistance layer or an intrinsic semiconductor layer formed between the first conductivity type diffusion layer and the second conductivity type diffusion layer.
제1항에 있어서,
상기 제1도전형 확산층에 접속되는 제1전극과, 상기 제2도전형 확산층에 접속되는 제2전극을 구비하고,
상기 제1전극과 상기 제2전극의 어느 일방이 상기 고저항층 또는 상기 진성 반도체층에도 접속되는 것을 특징으로 하는 고광전변환효율 태양전지.
The method according to claim 1,
A first electrode connected to the first conductivity type diffusion layer, and a second electrode connected to the second conductivity type diffusion layer,
Wherein either one of the first electrode and the second electrode is connected to the high-resistance layer or the intrinsic semiconductor layer.
제1항 또는 제2항에 있어서,
상기 이면에 단차를 구비하고,
상기 이면을 위로부터 보았을 때, 상기 제1도전형 확산층 및 상기 제2도전형 확산층의 어느 일방을 상단에, 타방을 하단에 구비하고,
상기 고저항층 또는 상기 진성 반도체층을 상기 상단에 구비하는 것을 특징으로 하는 고광전변환효율 태양전지.
3. The method according to claim 1 or 2,
A step is provided on the back surface,
Wherein one of the first conductivity type diffusion layer and the second conductivity type diffusion layer is provided on the upper end and the other is provided on the lower end,
Wherein the high resistance layer or the intrinsic semiconductor layer is provided on the top.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 이면을 위로부터 보았을 때, 상기 고저항층 또는 상기 진성 반도체층은 상기 제1도전형 확산층과 상기 제2도전형 확산층을 1㎛ 이상 100㎛ 이하의 간격으로 떼어놓는 폭으로 형성되어 있는 것을 특징으로 하는 고광전변환효율 태양전지.
4. The method according to any one of claims 1 to 3,
The high resistance layer or the intrinsic semiconductor layer is formed to have a width that separates the first conductive type diffusion layer and the second conductive type diffusion layer at intervals of not less than 1 mu m and not more than 100 mu m Photoelectric conversion efficiency solar cell.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 고저항층은 제1도전형의 불순물과 제2도전형의 불순물의 양방이 확산되어 있는 것을 특징으로 하는 고광전변환효율 태양전지.
5. The method according to any one of claims 1 to 4,
Wherein the high-resistance layer diffuses both the impurity of the first conductivity type and the impurity of the second conductivity type.
제1영역, 제2영역, 및 제3영역을 구비하는 제1도전형의 반도체 기판의 비수광면인 이면의, 상기 제1영역에 제2도전형의 불순물이 확산된 제2도전형 확산층을 형성하고, 상기 제2영역에 제1도전형의 불순물이 확산된 제1도전형 확산층을 형성하고, 상기 제1영역과 상기 제2영역 사이의 제3영역에, 상기 제1도전형의 불순물과 상기 제2도전형의 불순물이 확산된 고저항층을 형성하는 고광전변환효율 태양전지의 제조 방법으로서,
상기 반도체 기판의 상기 이면의 전면에 상기 제2도전형의 불순물을 확산시켜 제2도전형 확산층을 형성하는 제2불순물 확산 스텝과,
상기 제2도전형 확산층에 보호막을 형성하는 보호막 형성 스텝과,
상기 보호막의 상기 제3영역을 덮는 부분의 두께를, 상기 제1영역을 덮는 부분의 경계로부터 상기 제2영역을 덮는 부분의 경계를 향해, 성막 두께로부터 거의 0으로 되도록 연속적으로 얇게 함과 아울러, 상기 보호막의 상기 제2영역을 덮는 부분을 제거하는 제1보호막 제거 스텝과,
상기 보호막이 제거되어 노출된 상기 제2도전형 확산층을 제거하여 상기 제2영역을 노출시키는 제2도전형 확산층 제거 스텝과,
상기 제2영역과 상기 보호막이 연속적으로 얇아진 부분을 개재하여 상기 제3영역에, 상기 제1도전형의 불순물을 확산시킴으로써, 각각 상기 제1도전형 확산층과 상기 고저항층을 형성하는 제1불순물 확산 스텝과,
잔존하는 상기 보호막을 제거하는 제2보호막 제거 스텝을 실행하는 고광전변환효율 태양전지의 제조 방법.
A second conductivity type diffusion layer in which impurities of the second conductivity type are diffused is formed in the first region on the back surface which is the non-light-receiving surface of the first conductivity type semiconductor substrate having the first region, the second region and the third region Forming a first conductive type diffusion layer in which impurity of the first conductivity type is diffused in the second region, and forming a second conductive type impurity in the third region between the first region and the second region, A method of manufacturing a high photoelectric conversion efficiency solar cell in which a high resistance layer in which impurities of a second conductivity type are diffused is formed,
A second impurity diffusion step of diffusing the impurity of the second conductivity type on the entire surface of the back surface of the semiconductor substrate to form a second conductivity type diffusion layer;
A protective film forming step of forming a protective film on the second conductive type diffusion layer;
The thickness of the portion of the protective film covering the third region is continuously thinned from the boundary of the portion covering the first region to the boundary of the portion covering the second region so as to become substantially zero from the film thickness, A first protective film removing step of removing a portion of the protective film covering the second region,
A second conductive type diffusion layer removing step for removing the exposed second conductive type diffusion layer to expose the second region,
The first conductivity type impurity is diffused into the third region through the continuously thinned portion of the second region and the protective film to form the first impurity diffusion layer and the first impurity diffusion layer, A spreading step,
And a second protective film removing step for removing the remaining protective film.
제1영역, 제2영역, 및 제3영역을 구비하는 제1도전형의 반도체 기판의 비수광면인 이면의, 상기 제1영역에 제2도전형의 불순물이 확산된 제2도전형 확산층을 형성하고, 상기 제2영역에 제1도전형의 불순물이 확산된 제1도전형 확산층을 형성하고, 상기 제1영역과 상기 제2영역 사이의 상기 제3영역에, 상기 제1도전형의 불순물과 상기 제2도전형의 불순물이 확산된 고저항층을 형성하는 고광전변환효율 태양전지의 제조 방법으로서,
상기 반도체 기판의 상기 이면의 전면에 상기 제1도전형의 불순물을 확산시켜 제1도전형 확산층을 형성하는 제1불순물 확산 스텝과,
상기 제1도전형 확산층에 보호막을 형성하는 보호막 형성 스텝과,
상기 보호막의 상기 제3영역을 덮는 부분의 두께를, 상기 제1영역을 덮는 부분의 경계로부터 상기 제2영역을 덮는 부분의 경계를 향해, 성막 두께로부터 거의 0으로 되도록 연속적으로 얇게 함과 아울러, 상기 보호막의 상기 제2영역을 덮는 부분을 제거하는 제1보호막 제거 스텝과,
상기 보호막이 제거되어 노출된 상기 제1도전형 확산층을 제거하여 상기 제2영역을 노출시키는 제1도전형 확산층 제거 스텝과,
상기 제2영역과 상기 보호막이 연속적으로 얇아진 부분을 개재하여 상기 제3영역에, 상기 제2도전형의 불순물을 확산시킴으로써, 각각 상기 제2도전형 확산층과 상기 고저항층을 형성하는 제2불순물 확산 스텝과,
잔존하는 상기 보호막을 제거하는 제2보호막 제거 스텝을 실행하는 고광전변환효율 태양전지의 제조 방법.
A second conductivity type diffusion layer in which impurities of the second conductivity type are diffused is formed in the first region on the back surface which is the non-light-receiving surface of the first conductivity type semiconductor substrate having the first region, the second region and the third region Forming a first conductivity type diffusion layer in which impurities of the first conductivity type are diffused in the second region, and forming a second conductivity type impurity of the first conductivity type in the third region between the first region and the second region, Forming a high-resistance layer in which an impurity of the second conductivity type is diffused, the method comprising:
A first impurity diffusion step of diffusing the impurity of the first conductivity type on the entire back surface of the semiconductor substrate to form a first conductivity type diffusion layer;
A protective film forming step of forming a protective film on the first conductive type diffusion layer;
The thickness of the portion of the protective film covering the third region is continuously thinned from the boundary of the portion covering the first region to the boundary of the portion covering the second region so as to become substantially zero from the film thickness, A first protective film removing step of removing a portion of the protective film covering the second region,
A first conductive type diffusion layer removing step of removing the exposed first conductive type diffusion layer to expose the second region;
The second conductive type diffusion layer and the second impurity which forms the high resistance layer are formed by diffusing the impurity of the second conductive type into the third region through a continuously thinned portion of the second region and the protective film, A spreading step,
And a second protective film removing step for removing the remaining protective film.
제6항 또는 제7항에 있어서,
상기 제1보호막 제거 스텝에 있어서의 상기 보호막의 제거 및 박화를, 상기 보호막의 상기 제2영역을 덮는 부분에의 에칭 페이스트의 적용 또는 레이저의 조사에 의해 행하는 것을 특징으로 하는 고광전변환효율 태양전지의 제조 방법.
8. The method according to claim 6 or 7,
Wherein the protective film is removed and thinned in the first protective film removing step by application of an etching paste to a portion of the protective film covering the second region or laser irradiation, &Lt; / RTI &gt;
제6항 내지 제8항 중 어느 한 항에 있어서,
상기 보호막은 산화실리콘막, 질화실리콘막, 불순물 함유 유리층, 또는 이들 중 2 이상을 적층한 적층체인 것을 특징으로 하는 고광전변환효율 태양전지의 제조 방법.
9. The method according to any one of claims 6 to 8,
Wherein the protective film is a silicon oxide film, a silicon nitride film, an impurity-containing glass layer, or a laminate of two or more thereof.
제1항 내지 제5항 중 어느 한 항에 기재된 고광전변환효율 태양전지를 복수 구비하는 태양전지 모듈. A solar cell module comprising a plurality of high photoelectric conversion efficiency solar cells according to any one of claims 1 to 5. 제10항에 기재된 태양전지 모듈을 구비하는 태양광 발전 시스템.A solar power generation system comprising the solar cell module according to claim 10.
KR1020197005694A 2016-11-15 2016-11-15 High photoelectric conversion efficiency solar cell, manufacturing method thereof, solar cell module and solar power generation system KR20190082743A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/083811 WO2018092189A1 (en) 2016-11-15 2016-11-15 High photoelectric conversion efficiency solar cell, method for manufacturing same, solar cell module, and solar power generation system

Publications (1)

Publication Number Publication Date
KR20190082743A true KR20190082743A (en) 2019-07-10

Family

ID=61020721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197005694A KR20190082743A (en) 2016-11-15 2016-11-15 High photoelectric conversion efficiency solar cell, manufacturing method thereof, solar cell module and solar power generation system

Country Status (7)

Country Link
US (1) US11201253B2 (en)
EP (1) EP3355364A1 (en)
JP (1) JP6266176B1 (en)
KR (1) KR20190082743A (en)
CN (1) CN110073504B (en)
TW (1) TWI650874B (en)
WO (1) WO2018092189A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190207041A1 (en) * 2017-12-29 2019-07-04 Sunpower Corporation Solar cells having differentiated p-type and n-type architectures fabricated using an etch paste
US11824126B2 (en) 2019-12-10 2023-11-21 Maxeon Solar Pte. Ltd. Aligned metallization for solar cells
EP4096232A4 (en) * 2020-01-20 2023-05-17 Panasonic Intellectual Property Corporation of America Attack detection method, attack detection system and program
CN113284961B (en) * 2021-07-22 2021-09-28 浙江爱旭太阳能科技有限公司 Solar cell and passivation contact structure thereof, cell module and photovoltaic system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013521645A (en) 2010-03-04 2013-06-10 サンパワー コーポレイション Method and apparatus for manufacturing back contact solar cell

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1321660C (en) * 1985-11-05 1993-08-24 Hideo Yamagishi Amorphous-containing semiconductor device with high resistivity interlayer or with highly doped interlayer
JP3186298B2 (en) * 1993-02-15 2001-07-11 富士電機株式会社 Method for manufacturing MOS type semiconductor device
DE10021440A1 (en) 2000-05-03 2001-11-15 Univ Konstanz Process for producing a solar cell and solar cell produced by this process
JP2003124483A (en) * 2001-10-17 2003-04-25 Toyota Motor Corp Photovoltaic element
US7700400B2 (en) * 2004-12-27 2010-04-20 Naoetsu Electronics Co., Ltd. Back junction solar cell and process for producing the same
JP2007059644A (en) * 2005-08-25 2007-03-08 Toyota Motor Corp Photovoltaic element
US20080173347A1 (en) * 2007-01-23 2008-07-24 General Electric Company Method And Apparatus For A Semiconductor Structure
JP5226255B2 (en) * 2007-07-13 2013-07-03 シャープ株式会社 Manufacturing method of solar cell
US8349644B2 (en) * 2007-10-18 2013-01-08 e-Cube Energy Technologies, Ltd. Mono-silicon solar cells
EP2239788A4 (en) * 2008-01-30 2017-07-12 Kyocera Corporation Solar battery element and solar battery element manufacturing method
US20100108130A1 (en) * 2008-10-31 2010-05-06 Crystal Solar, Inc. Thin Interdigitated backside contact solar cell and manufacturing process thereof
JP5408022B2 (en) 2010-04-21 2014-02-05 信越化学工業株式会社 Solar cell and manufacturing method thereof
KR20110135609A (en) * 2010-06-11 2011-12-19 삼성전자주식회사 Method for manufacturing a solar cell
WO2013017616A1 (en) 2011-08-04 2013-02-07 Imec Interdigitated electrode formation
KR101363141B1 (en) * 2012-06-29 2014-02-18 주식회사 신성솔라에너지 Method for manufacturing solar cell
KR102044466B1 (en) * 2013-01-16 2019-11-13 엘지전자 주식회사 Solar cell and manufacturing method thereof
KR101613843B1 (en) * 2013-04-23 2016-04-20 엘지전자 주식회사 Solar cell and method for manufacturing the same
KR101622089B1 (en) 2013-07-05 2016-05-18 엘지전자 주식회사 Solar cell and method for manufacturing the same
KR101627204B1 (en) 2013-11-28 2016-06-03 엘지전자 주식회사 Solar cell and method for manufacturing the same
KR102140068B1 (en) 2014-01-13 2020-07-31 엘지전자 주식회사 Method for manufacturing solar cell
JP6245087B2 (en) * 2014-06-18 2017-12-13 富士電機株式会社 Reverse blocking IGBT and manufacturing method thereof
KR101622091B1 (en) 2014-08-20 2016-05-18 엘지전자 주식회사 Solar cell and method for manufacuring the same
US10566483B2 (en) 2015-03-17 2020-02-18 Lg Electronics Inc. Solar cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013521645A (en) 2010-03-04 2013-06-10 サンパワー コーポレイション Method and apparatus for manufacturing back contact solar cell

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ngwe Zin et al., "LASER-ASSISTED SHUNT REMOVAL ON HIGH-EFFICIENCY SILICON SOLAR CELLS," 27th European Photovoltaic Solar Energy Conference and Exhibition

Also Published As

Publication number Publication date
CN110073504A (en) 2019-07-30
JP6266176B1 (en) 2018-01-24
TW201830718A (en) 2018-08-16
TWI650874B (en) 2019-02-11
US11201253B2 (en) 2021-12-14
JPWO2018092189A1 (en) 2018-11-15
EP3355364A4 (en) 2018-08-01
CN110073504B (en) 2023-04-28
US20190013423A1 (en) 2019-01-10
WO2018092189A1 (en) 2018-05-24
EP3355364A1 (en) 2018-08-01

Similar Documents

Publication Publication Date Title
JP5025184B2 (en) Solar cell element, solar cell module using the same, and manufacturing method thereof
KR101626248B1 (en) Silicon solar cell and method of manufacturing the same
JP5121365B2 (en) Solar cell module and manufacturing method thereof
US8460964B2 (en) Method for producing an array of thin-film photovoltaic cells having a totally separated integrated bypass diode and method for producing a panel incorporating the same
JP2013077851A (en) Solar battery element
TWI650874B (en) High photoelectric conversion efficiency solar cell and manufacturing method thereof
CN107112378B (en) Solar cell, method for manufacturing same, and solar cell module
JP4578123B2 (en) Solar cell module
KR101464001B1 (en) Manufacturing method of solar cell and etching paste
KR20160114580A (en) Solar cell and solar cell manufacturing method
US8283199B2 (en) Solar cell patterning and metallization
JP6670808B2 (en) High photoelectric conversion efficiency solar cell, method for manufacturing the same, solar cell module and solar power generation system
Schulte‐Huxel et al. Interconnection of busbar‐free back contacted solar cells by laser welding
KR102581702B1 (en) High photoelectric conversion efficiency solar cell and manufacturing method of high photoelectric conversion efficiency solar cell
JP6371894B2 (en) High efficiency back electrode type solar cell, solar cell module, and solar power generation system
JP6706808B2 (en) Solar cell, solar cell module, and method for manufacturing solar cell
CN110800114B (en) High-efficiency back electrode type solar cell and manufacturing method thereof
CN110100317B (en) High-efficiency back-contact solar cell unit, solar cell module, and photovoltaic power generation system
KR20170090781A (en) Solar cell and manufacturing method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal