JP6245087B2 - Reverse blocking IGBT and manufacturing method thereof - Google Patents
Reverse blocking IGBT and manufacturing method thereof Download PDFInfo
- Publication number
- JP6245087B2 JP6245087B2 JP2014125000A JP2014125000A JP6245087B2 JP 6245087 B2 JP6245087 B2 JP 6245087B2 JP 2014125000 A JP2014125000 A JP 2014125000A JP 2014125000 A JP2014125000 A JP 2014125000A JP 6245087 B2 JP6245087 B2 JP 6245087B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- blocking igbt
- reverse
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、順逆高耐圧および高アバランシェ耐量を有する逆阻止IGBTとその製造方法に関する。 The present invention relates to a reverse blocking IGBT having a forward reverse high breakdown voltage and a high avalanche resistance and a method for manufacturing the reverse blocking IGBT.
パワーデバイスは、その主要な機能を担うデバイスとして電力変換装置に搭載される。そのようなパワーデバイスには、絶縁ゲートバイポーラトランジスタ(IGBT)や金属酸化物半導体電界効果トランジスタ(MOSFET)などが知られている。そのなかでもバイポーラ形デバイスであるIGBTは、導電度変調によって、高耐圧デバイスでも低オン電圧が得られ易く通電損失が小さいので、高電圧の電力変換回路で多用される。 The power device is mounted on the power conversion device as a device having the main function. As such a power device, an insulated gate bipolar transistor (IGBT), a metal oxide semiconductor field effect transistor (MOSFET) and the like are known. Among these, IGBTs, which are bipolar devices, are frequently used in high-voltage power conversion circuits because they can easily obtain a low on-voltage even in a high breakdown voltage device due to conductivity modulation and have a small conduction loss.
この電力変換回路の中で、最近AC−AC直接変換器が着目されている。代表的なAC−AC直接変換器であるマトリクスコンバータでは、順逆方向に電流制御可能な複数の双方向スイッチングデバイスを必要とする。この双方向スイッチングデバイスとして通常のIGBTを用いる場合、IGBTにシリーズ接続された逆方向電圧阻止用のダイオードを必要とする。しかし、図25の逆阻止IGBTを2つ用いた双方向スイッチングデバイスの等価回路図に示すように、逆阻止IGBT(Reverse Blocking IGBT)を用いることによりシリーズ接続ダイオードを省くことができる、というメリットがある。さらに、搭載した回路の小型化、軽量化、高効率化および低コスト化等に繋がるメリットも得られる。 Among these power conversion circuits, an AC-AC direct converter has recently attracted attention. A matrix converter that is a typical AC-AC direct converter requires a plurality of bidirectional switching devices capable of current control in forward and reverse directions. When a normal IGBT is used as the bidirectional switching device, a reverse voltage blocking diode connected in series with the IGBT is required. However, as shown in the equivalent circuit diagram of the bidirectional switching device using two reverse blocking IGBTs in FIG. 25, there is an advantage that the series connection diode can be omitted by using the reverse blocking IGBT (Reverse Blocking IGBT). is there. Furthermore, there are also merits that lead to a reduction in the size, weight, efficiency and cost of the mounted circuit.
そのような従来の逆阻止IGBTの構造について、図13、図14を参照しながら以下説明する。図14は図13の破線枠内の拡大断面図である。 The structure of such a conventional reverse blocking IGBT will be described below with reference to FIGS. FIG. 14 is an enlarged cross-sectional view inside the broken line frame of FIG.
逆阻止IGBTである半導体チップ200はn型シリコン半導体基板をドリフト層1として用いる。その一方の主面を表面300、他方の主面を裏面400とする。ドリフト層1の表面300側には主電流の流れる活性領域21とこの領域を取り囲む終端領域22とp型分離領域7を備える。このp型分離領域7は、半導体チップ200の切断面に沿って表面300側からドリフト層1を貫き、裏面400側のコレクタ層13に達する領域である。活性領域21の表面にはエミッタ電極10とゲートランナ8aと図示しないゲートパッド電極などを有し、終端領域22には高電界を緩和するフィールドリミッティングリング(FLR)25、フィールドプレート11などが設けられる。裏面400側の全面にはp型のコレクタ層13を備え、その主面にコレクタ電極14がコレクタ層13と接するように被着される。前記活性領域21の表面300側には、選択的にp型ベース領域3と、このp型ベース領域3表層に設けられるn+型エミッタ領域4と、このエミッタ領域4と前記ドリフト層1表面とに挟まれるp型ベース領域3の表面上にゲート絶縁膜9を介して堆積されるポリシリコンゲート電極8bとを有する、MOS構造が設けられる。前記p型ベース領域3表層には、前記n+型エミッタ領域4に沿面方向で隣接するp+型コンタクト領域5を有することが好ましい。エミッタ電極10はn+型エミッタ領域4とp+型コンタクト領域5の表面を短絡するように接触する。
The
ポリシリコンゲート電極8bとポリシリコンゲートランナ8aとは図外で繋がり、ゲート信号を外部と入出力するための図示しないゲートパッド電極に接続される。ポリシリコンゲートランナ8aは活性領域21と終端領域22の間に配置され、ポリシリコンゲート電極8bとゲートパッド電極間でゲート電気信号を伝達するための領域である。ポリシリコンゲートランナ8aおよびゲートパッド電極の下の基板表層には、それぞれ、p型領域6(図示せず)が設けられる。
The
図18に、特許文献1における、ゲートランナ直下とゲートパッド電極直下のp型領域6の平面パターンを示す。ここで、特許文献1は逆導通IGBTの例であるが、前述の逆阻止IGBTでもゲートランナ直下とゲートパッド電極直下のp型領域6は同様な平面配置となっている。これらのp型領域6は、MOSFETの高いアバランシェ降伏耐量や従来のIGBTの広い逆バイアス安全動作領域(Reverse−biased Safe Operating Area RBSOA)のために必要となる。
FIG. 18 shows a planar pattern of the p-
逆導通IGBTは、IGBTとFWD(フリーホイーリングダイオード)とを同一半導体基板内に一体化させたデバイスであり、この場合、p型領域6はダイオードのアノード領域となる。この逆導通IGBTでは、活性領域21の外周を囲むように配置されるp型の低抵抗(高不純物濃度)p型領域6は、同一半導体基板に形成されるダイオードの逆回復損失を増大させてしまう欠点がある。さらにゲートパッド電極直下のp型領域6部分については、図19の平面図に示すようにスリット状またはストライプ状の選択的領域にイオン注入し熱拡散させることによりゲートランナ直下のp型領域6部分と繋げる構造としている。図20に、前記図19のA1−A2線断面図を示す。図20には、p型領域6部分の基板表面上に形成されることになる、前記図19では省略されているゲートパッド電極50およびアノード電極60なども追加して示されている。図19に示すストライプ状のp型領域6部分の不純物濃度は、選択的に設けられたイオン注入領域からの熱拡散により領域を広げて形成されるので、図18に示す領域全面にイオン注入されて形成されるp型領域6よりもドーズ量が少なく不純物濃度も低い。その理由は、図19のストライプ状のp型領域6のドーズ量および不純物濃度が図18の従来の全面p型領域6部分のドーズ量および不純物濃度より低減すると、ダイオード動作時にp型ベース領域52の外周のストライプ状のp型領域6からなるアノードからのキャリアー注入が減少するので、ダイオードの逆回復電流が低減し、好ましいからである。符号51はドリフト層、符号53はn型バッファ層、符号54はp+コレクタ層、符号55はn+カソード領域、符号56は絶縁膜をそれぞれ示す。
The reverse conducting IGBT is a device in which an IGBT and a FWD (free wheeling diode) are integrated in the same semiconductor substrate. In this case, the p-
MOSFETやIGBTに関する特許文献2には、MOSFETのゲートパッド電極80直下にある高不純物濃度のp型領域5aの活性領域21へのはみ出しを抑制する構造が開示されている。図21とそのB1−B2線断面図である図22に示すように、特許文献2では、p型領域53および高不純物濃度のp型領域5aを、活性領域21内のp型ベース領域43の表面に設けられるp型コンタクト領域5bと同時に形成する構造を示している。その場合、前記ゲートパッド電極80直下にあるp型領域53および高不純物濃度のp型領域5aをセルフアラインで形成するために、活性領域内のポリシリコンゲート電極8bと同様にポリシリコン電極8aはゲートパッド電極直下の領域全体を覆うことなく分断されるように形成される必要がある。図22の符号41はn型ドリフト層、符号42はn+ソース領域、符号43はp型ベース領域、符号8bはポリシリコンゲート電極、符号9はゲート絶縁膜、符号14はドレイン電極、符号16はドレイン領域、符号17は層間絶縁膜、符号25はフィールドリミッティングリングである。
特許文献3に記載の低耐圧MOSFET(図示せず)では、その製造工程の簡略化のため、前記低抵抗(高不純物濃度)p型領域5aは形成されない。この低耐圧MOSFETについて、図22を用いて説明する。p型ベース領域43と、この領域43上にゲート絶縁膜9を介して堆積されるポリシリコンゲート電極8bとを櫛歯状に形成する構造とすることにより、ゲート信号の引出部(ゲートパッド電極)とすることができるから、前記高不純物濃度のp型領域5aは形成されないのである。ここで、特許文献3では前述のように分離されたp型ベース領域43がFLR25とゲートランナ8a直下のp型領域6を兼ねることができるように、同時に形成(同じ深さに)される。
In the low breakdown voltage MOSFET (not shown) described in
前記図13に示す逆阻止IGBT200では、その活性領域21内のIGBTユニットセルはプレナーゲート構造で形成されている。破線枠内のゲートランナ8a近傍の拡大図を図14に示す。ゲートランナ8aの下方のpウェル6は、終端領域22にあるフィールドリミッティングリング25(以降、FLR25と略記)と同じ不純物プロファイルを有する。つまり、同時に形成される。図13には示されないが、ゲートパッド電極直下のpウェル6についても前述と同様の不純物プロファイルを有する。
In the
しかしながら、逆阻止IGBTの逆方向の耐圧(逆耐圧)は、単純に逆バイアスされるコレクタ接合13aの耐圧だけでは決まらない。図23に示すように、表面側のp型ベース領域3またはp型領域6をエミッタ、n-型ドリフト層1をベース、p型コレクタ層13をコレクタとするpnpトランジスタのオープンベース(open base)の耐圧の影響を受ける。すなわち、逆阻止IGBTの逆耐圧は、前記pnpトランジスタの増幅作用の影響を受けて、コレクタ接合13aの降伏耐圧より小さくなる。例えば、図13に示す逆阻止IGBTでは、その終端構造22内の電界緩和構造が適切に設計される場合であっても、前記ゲートランナ8aとゲートパッドとの各直下のp型領域6を有する部分が活性領域21内のp型ベースを有する部分よりも逆降伏しやすく、逆耐圧を決める。その理由はゲートランナ8a直下のpウェル6のドーズ量が、活性領域21のp型ベース領域3のドーズ量より、10倍以上大きく、さらにその接合が深いため、その分、n-型ドリフト層1の厚さが薄くなり、前述のように寄生pnpトランジスタの増幅率が高くなるからである。
However, the reverse breakdown voltage (reverse breakdown voltage) of the reverse blocking IGBT is not determined simply by the breakdown voltage of the reverse-
一般的な逆阻止IGBTでは、ゲートランナ8aとゲートパッド直下のpウェル6の合計面積は活性領域21の面積より狭いため、逆方向電圧印加時のエネルギーがその狭い領域に集中する場合、アバランシェ耐量と逆回複耐量が小さくなるという問題がある。
In a general reverse blocking IGBT, the total area of the
本発明は以上のことを鑑みてなされたものであり、従来の逆阻止IGBTより高い逆耐圧と高いアバランシェ耐量および逆回復耐量が得られる逆阻止IGBTおよびその製造方法を提供することを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to provide a reverse blocking IGBT capable of obtaining a higher reverse breakdown voltage and higher avalanche resistance and reverse recovery resistance than a conventional reverse blocking IGBT and a manufacturing method thereof. .
本発明は前記目的を達成するために、ドリフト層となる第一導電型半導体基板の一面側に、第二導電型ベース領域、該第二導電型ベース領域の表層に選択的に設けられる第一導電型エミッタ領域、該エミッタ領域と前記ドリフト層の表面に挟まれる前記第二導電型ベース領域表面上にゲート酸化膜を介して接触するゲート電極からなるMOSゲート構造を主領域とする活性領域と、該活性領域の外周を取り囲むフィールドリミッティングリングを含む電界緩和構造を有する終端領域と、他面側に第二導電型コレクタ層と、前記終端領域の外周にあって前記一面側から前記ドリフト層を貫き第二導電型コレクタ層に接する第二導電型分離領域と、前記一面側の前記活性領域と前記終端領域の間に第二導電型ウェルと、を備え、該第二導電型ウェルの前記一面側表面からの深さおよび不純物量が、第二導電型ベース領域の深さおよび不純物量以上であり、かつ前記フィールドリミッティングリングの深さおよび不純物量未満である逆阻止型IGBTとする。 In order to achieve the above object, the present invention provides a second conductivity type base region and a first layer selectively provided on the surface layer of the second conductivity type base region on one surface side of the first conductivity type semiconductor substrate serving as a drift layer. A conductive type emitter region, an active region mainly comprising a MOS gate structure comprising a gate electrode in contact with a surface of the second conductive type base region sandwiched between the emitter region and the surface of the drift layer via a gate oxide film; A termination region having an electric field relaxation structure including a field limiting ring surrounding the outer periphery of the active region, a second conductivity type collector layer on the other surface side, and the drift layer from the one surface side on the outer periphery of the termination region A second conductivity type isolation region that is in contact with the second conductivity type collector layer, and a second conductivity type well between the active region and the termination region on the one surface side. A reverse blocking IGBT in which the depth and the amount of impurities from the surface of the one surface are equal to or greater than the depth and the amount of impurities of the second conductivity type base region and less than the depth and the amount of impurities of the field limiting ring; To do.
また、本発明は、ドリフト層となる第一導電型半導体基板の一面側に、第二導電型ベース領域、該第二導電型ベース領域を貫きドリフト領域に達するトレンチ、該トレンチ内部にゲート酸化膜を介して接触するゲート電極、前記ベース領域の表面に選択的に形成され、前記トレンチゲート酸化膜と接する第1導電型エミッタ領域からなるMOSゲート構造を主領域とする活性領域と、該活性領域の外周を取り囲むフィールドリミッティングリングを含む電界緩和構造を有する終端領域と、他面側に第二導電型コレクタ層と、前記終端領域の外周にあって前記一面側から前記ドリフト層を貫き第二導電型コレクタ層に接する第二導電型分離領域と、前記一面側の前記活性領域と前記終端領域の間に第二導電型ウェルと、を備え、該第二導電型ウェルの前記一面側表面からの深さおよび不純物量が、第二導電型ベース領域の深さおよび不純物量以上であり、かつ前記フィールドリミッティングリングの深さおよび不純物量未満である逆阻止型IGBTとする。 Further, the present invention provides a second conductivity type base region on one surface side of the first conductivity type semiconductor substrate serving as a drift layer, a trench reaching the drift region through the second conductivity type base region, and a gate oxide film in the trench An active region having a MOS gate structure as a main region selectively formed on the surface of the base region and having a first conductivity type emitter region in contact with the trench gate oxide film, and the active region A termination region having an electric field relaxation structure including a field limiting ring that surrounds the outer periphery of the second region, a second conductivity type collector layer on the other surface side, and a second outer periphery of the termination region that penetrates the drift layer from the one surface side. A second conductivity type isolation region in contact with the conductivity type collector layer; and a second conductivity type well between the active region and the termination region on the one surface side. The reverse blocking IGBT in which the depth and the amount of impurities from the surface on the one surface side are equal to or greater than the depth and the amount of impurities of the second conductivity type base region and less than the depth and the amount of impurities of the field limiting ring And
前記第二導電型ウェルが前記フィールドリミッティングリングの不純物量の1/10以下であることが好ましい。 The second conductivity type well is preferably 1/10 or less of the impurity amount of the field limiting ring.
前記第二導電型ウェルの表面上に酸化膜を介してゲートランナを有することも好ましい。 It is also preferable to have a gate runner on the surface of the second conductivity type well via an oxide film.
前記ゲートランナがポリシリコン層であることが望ましい。 The gate runner is preferably a polysilicon layer.
前記ポリシリコン層がドープドポリシリコン層であることもより望ましい。 More preferably, the polysilicon layer is a doped polysilicon layer.
前記第二導電型ウェル内に複数のイオン注入領域を均等配置し、イオン注入後の熱拡散により該複数のイオン注入領域が相互に重なって前記第二導電型ウェルを形成する逆阻止IGBTの製造方法とすることが望ましい。 Manufacturing of reverse blocking IGBT in which a plurality of ion implantation regions are evenly arranged in the second conductivity type well, and the plurality of ion implantation regions are overlapped with each other by thermal diffusion after ion implantation. A method is desirable.
前記イオン注入が前記フィールドリミッティングリングを形成するためのイオン注入と同時に行われる逆阻止IGBTの製造方法とすることがより好適である。 It is more preferable to use a reverse blocking IGBT manufacturing method in which the ion implantation is performed simultaneously with ion implantation for forming the field limiting ring.
本発明の要点は、活性領域と終端領域を連結する、ゲートランナ直下およびゲートパッド直下のpウェルのドーズ量を終端領域のFRLのドーズ量の1/10以下、活性領域内のIGBTのユニットセルのp型ベース領域のドーズ量と同等以上にし、またその深さをFLR以下、p型ベース領域以上の逆阻止IGBTとすることである。 The gist of the present invention is that the dose amount of the p-well just below the gate runner and the gate pad connecting the active region and the termination region is 1/10 or less of the dose amount of the FRL in the termination region, and the IGBT unit cell in the active region In other words, the dose is equal to or greater than the dose of the p-type base region, and the depth thereof is FLR or less and the reverse blocking IGBT is greater than the p-type base region.
本発明によれば、従来の逆阻止IGBTより高い逆耐圧と高いアバランシェ耐量および逆回復耐量が得られる逆阻止IGBTおよびその製造方法を提供することができる。 According to the present invention, it is possible to provide a reverse blocking IGBT and a method for manufacturing the same that can provide a higher reverse breakdown voltage and higher avalanche resistance and reverse recovery resistance than conventional reverse blocking IGBTs.
以下、本発明の逆阻止IGBTとその製造方法にかかる実施形態について、図面を参照して詳細に説明する。なお、以下の実施形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明をできるだけ省略する。また、以下の説明に用いられる添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。また、本発明はその要旨を超えない限り、以下に説明する実施形態の記載に限定されるものではない。 Hereinafter, embodiments of the reverse blocking IGBT of the present invention and the manufacturing method thereof will be described in detail with reference to the drawings. Note that, in the following description of the embodiments and the accompanying drawings, the same reference numerals are given to the same components, and overlapping descriptions are omitted as much as possible. In addition, the accompanying drawings used in the following description are not drawn with an accurate scale and dimensional ratio for easy understanding and understanding. Moreover, this invention is not limited to description of embodiment described below, unless the summary is exceeded.
本発明の逆阻止IGBTからなる半導体チップ100は、図1の要部断面図に示すように、n型シリコン半導体基板からなるドリフト層1を中心に、エミッタ側の表面30とコレクタ側の裏面40を有する。表面30側は主電流の流れる活性領域21とこの領域を取り囲む終端領域22とp型分離領域7とを備える。活性領域21の表面にはエミッタ電極10とゲートパッド電極(図示せず)が被覆され、終端領域22には高電界を緩和するFLR25、フィールドプレート11などが設けられる。p型分離領域7は表面30側から半導体チップ100の切断面に沿って、ドリフト層1を貫き、裏面40側のコレクタ層13に達する領域である。裏面40側には全面にp型のコレクタ層13を備えコレクタ電極14が接する。
A
前記FLR25と活性領域21の間に本発明で特徴とするpウェル18(p型領域)が設けられる。本発明の逆阻止IGBTはこのpウェル18の拡散プロファイルに後述する特徴を有するように形成されている。また、前記活性領域21の表面30側には、選択的にp型ベース領域3と、この領域3表層内に設けられるn+型エミッタ領域4と、このエミッタ領域4と前記ドリフト層1の表面とに挟まれるp型ベース領域3の表面上にゲート絶縁膜9を介して堆積されるポリシリコンゲート電極8bと、からなるMOS構造が設けられる。前記p型ベース領域3表面には、前記n+型エミッタ領域4に沿面方向で隣接するp+型コンタクト領域5を有することが好ましい。エミッタ電極10がn+型エミッタ領域4とp+型コンタクト領域5の表面を短絡するように共通に接触し、さらに前記ポリシリコンゲート電極8b上を層間絶縁膜17を介して覆っている。活性領域21の最外周のp型ベース領域3はpウェル18と一部で重なっている。pウェル18の上に酸化膜を介してゲート電極配線となるゲートランナ8aとこのゲートランナ8aに図外で繋がるゲート電極8bとが同時にポリシリコンにより形成される。前記pウェル18はp型ベース領域3と同等またはそれ以上の深さを有し、前記FLR25より浅く、不純物量が従来のpウェル(p型領域6)より低減されていることが本発明の逆阻止IGBTの特徴である。
A p-well 18 (p-type region), which is a feature of the present invention, is provided between the
pウェル18のドーズ量はp型ベース領域3と同等またはそれ以上であって、前記FLR25のドーズ量の1/10以下である。このように前記FLR25のドーズ量の1/10以下とするために、前記Pウェル18を形成するためのイオン注入領域を従来のpウェル(p型領域6)のイオン注入領域の1/10以下の面積となるように選択された領域とする。ただし、選択的イオン注入領域を熱処理して熱拡散により連続的となったpウェル領域18が従来のpウェル(p型領域6)と同等の平面面積となるように、前述の1/10以下の面積のイオン注入領域を均等に分散配置することが本発明の逆阻止IGBTの製造方法の特徴である。ちなみに、イオン注入領域を均等に分散配置することは、前述の特許文献1にも記載されているが、ゲートパッド電極下のP型領域のみである。本発明の逆阻止IGBTでは、逆耐圧を低下させないために、前記特許文献1とは異なり、ゲートパッド電極下およびゲートランナ下のP型領域の両方で、イオン注入領域を均等に分散配置して、この領域のドーズ量を従来のようにP型領域より少なくし不純物濃度を低減し、深さを浅くしたプロファイルとする。
The dose amount of the p well 18 is equal to or more than that of the p-
図2に、本発明にかかる逆阻止IGBT(図1)の破線枠内にあるゲートランナ近傍の拡大断面図を示す。図2の活性領域21内のユニットセルはプレナーゲート構造で示されているが、図24に示すようなトレンチゲート構造とすることもできる。
FIG. 2 is an enlarged cross-sectional view of the vicinity of the gate runner in the broken line frame of the reverse blocking IGBT according to the present invention (FIG. 1). Although the unit cell in the
本願発明の逆阻止IGBT(図1)とそのゲートランナ近傍の拡大断面図である図2について、pウェル18(p型領域6)のドーズ量をパラメータとして、室温逆耐圧とドリフト層の厚さの関係を調べた結果を図3に示す。ドリフト層1の不純物濃度nはn=1.22×1014cm-3である。キャリアーライフタイム(τ)は電子線照射などで空間的に均一に調整し、電子のライフタイムは0.35μsとし、ホールのライフタイムはその1/3とする。pウェル18の幅を48μmとし、pウェル18と連結するハーフセルの幅は12.5μmとする。p型ベース領域3のドーズ量を2.5×1013cm-2、FLR25(図14のp型領域6)のドーズ量を2.5×1015cm-2とする。
The reverse blocking IGBT of the present invention (FIG. 1) and FIG. 2 which is an enlarged cross-sectional view in the vicinity of the gate runner, the room temperature reverse breakdown voltage and the thickness of the drift layer using the dose amount of the p well 18 (p type region 6) as parameters. The result of examining the relationship is shown in FIG. The impurity concentration n of the
図3には、pウェル18のドーズ量が、p型ベース領域3と同等(すなわち2.5×1013cm-2)である場合と、FLR25(図14のp型領域6)のドーズ量(2.5×1015cm-2)の1%と、10%と、100%の場合の4つをパラメータとする場合の室温逆耐圧とドリフト層1厚さの関係図を示す。図3からpウェル18のドーズ量がFLR25のドーズ量と同じ100%の場合(図14のp型領域6の場合)、絶対値で前記ゲートランナ部やゲートパッド部の逆耐圧は活性領域の逆耐圧(pウェル18のドーズ量がp型ベース領域3と同等の場合の逆耐圧)より約50V低くなっていることがわかる。その場合、逆耐圧は耐圧の低い前記ゲートパッド部やゲートランナ部で決まることになる。一般的に、これらの高電界強度部(ゲートパッド部やゲートランナ部)の面積は活性領域の面積より格段に小さい。このため、高電界による電界集中が狭い面積に局部的に生じ易くなる結果、素子の逆耐圧が低くなるほか、逆方向のアバランシェエネルギーや逆阻止IGBTのダイオードモードでの逆回復エネルギーが局在する(集中する)ことで全体の耐量が弱くなる。
3 shows a case where the dose of the p-well 18 is equivalent to that of the p-type base region 3 (that is, 2.5 × 10 13 cm −2 ), and a dose of FLR 25 (p-
本発明の逆阻止IGBTのpウェル18では、pウェル18の形成のためのイオン注入領域面積を小さくすることにより、そのドーズ量(総不純物量)を、従来のpウェル(p型領域6)のドーズ量より低減させたので、前記図23で説明したように逆耐圧を決めるバイポーラ―トランジスタの増幅係数が小さくなり、その結果、逆耐圧が向上する。たとえば、pウェル18のドーズ量(総不純物量)をFLR25の1/10以下にすれば、図3から前記ゲートランナ・ゲートパッド直下のpウェル接合と活性領域のp型ベース領域接合とにおける逆耐圧の差を40V程度以下に抑制することができる。その結果、逆方向降伏がゲートランナやゲートパッド直下で先に発生しても、温度上昇などでそれら部分の耐圧が向上し、やがて活性領域全体で降伏するようになる。従って、逆方向のアバランシェ耐量やダイオードモードでの逆回復耐量も向上できる。
In the p-well 18 of the reverse blocking IGBT of the present invention, by reducing the area of the ion implantation region for forming the p-well 18, the dose amount (total impurity amount) is reduced to the conventional p-well (p-type region 6). Therefore, as described with reference to FIG. 23, the amplification factor of the bipolar transistor that determines the reverse breakdown voltage is reduced, and as a result, the reverse breakdown voltage is improved. For example, if the dose amount (total impurity amount) of the p-well 18 is set to 1/10 or less of the
前記図2に示すpウェル18は前記図14に示す従来のpウェル(p型領域6)と同様の製造工程において、イオン注入パターンの面積を小さくするように変えてドーズ量(総不純物量)を低減することにより形成することができる。 The p-well 18 shown in FIG. 2 has a dose (total amount of impurities) in the same manufacturing process as the conventional p-well (p-type region 6) shown in FIG. It can form by reducing.
まずFLR25の形成までの製造工程は、従来の逆阻止IGBT(図13)のFLR25の形成と同様の製造工程であるので、図13を参照して以下説明する。
First, the manufacturing process up to the formation of
抵抗率が28〜35Ωcmのn型FZ−Siウェハの表面に熱酸化で酸化膜を形成する。フォトリソグラフィ工程を経て、酸化膜をパターンエッチングにより分離領域用開口部を形成する。その後、フォトレジストを除去し、ウェハを洗浄する。前記分離領域用開口部に薄いスクリーン酸化膜を熱酸化により形成する。酸化膜をマスクとして、前記分離領域用開口部に5×1015cm-2のボロンイオンを45KeVのイオン注入エネルギーで注入する。酸化膜の厚さは開口部以外へのボロンイオンのSiウェハへの注入がマスクされる厚さとする必要がある。イオン注入されたボロンイオンに対して、従来と同様の熱拡散工程を加え、p型分離領域7を形成する。熱拡散の雰囲気は酸素を含むArまたN2とする。拡散の温度は1250〜1350℃とする。拡散時間は設計耐圧に必要なウェハ厚さ、すなわち、p型分離領域7の最終深さに依存する。耐圧700Vクラス素子の場合は140時間程度が必要となる。その時、p型分離領域7の深さは120μm以上となる。その後、マスクとして用いたウェハ面の酸化膜およびスクリーン酸化膜を除去する。
An oxide film is formed by thermal oxidation on the surface of an n-type FZ-Si wafer having a resistivity of 28 to 35 Ωcm. An isolation region opening is formed by pattern etching of the oxide film through a photolithography process. Thereafter, the photoresist is removed and the wafer is washed. A thin screen oxide film is formed in the isolation region opening by thermal oxidation. Using the oxide film as a mask, boron ions of 5 × 10 15 cm −2 are implanted into the isolation region opening with an ion implantation energy of 45 KeV. The thickness of the oxide film needs to be a thickness that masks implantation of boron ions other than the opening into the Si wafer. A p-
図15に示すように、従来の逆阻止IGBTの製造工程では、熱酸化により再度厚さ約0.8μmの初期熱酸化膜19をウェハの表面に形成し、フォトリソグラフィ工程で初期酸化膜19をパターニングし、FLR25用開口部20a、pウェル(p型領域6)形成用開口部20bを形成する。フォトレジストマスク20を除去した後、スクリーン酸化膜を約30〜80nmの厚さで熱酸化により形成する。図16に示すように、ウェハ全面にボロンイオンを注入する。注入エネルギーが30〜60KeV、ドーズ量が1〜2.5×1015cm-2とする。
As shown in FIG. 15, in the conventional reverse blocking IGBT manufacturing process, an initial
図17に示すように、温度を1050〜1150℃で、熱拡散時間を200〜250分とし、不活性雰囲気においてドライブインして、接合深さ8〜9μmのFLR25およびpウェル(p型領域6)を形成した。
As shown in FIG. 17, the temperature is 1050 to 1150 ° C., the thermal diffusion time is 200 to 250 minutes, the drive-in is performed in an inert atmosphere, and the
これに対し、本発明の逆阻止IGBTでは、図15の右端に示す従来のpウェル用開口部20b内のパターンを、前記図4の平面図示すように、複数の均等に配置されたスリット状開口部20cとする。従来のように全部開口する場合は、前記イオン注入ドーズ量のすべてがその開口部に注入される。その場合、工程完了時は従来のようにFLR25(開口部は20aとする)と同プロファイルのpウェル(p型領域6)(開口部20b)が形成される。しかし、本発明にかかる実施例1のように、従来のpウェル用開口部20b内のパターンを図4のような複数の均等に配置されたスリット状開口部20cとする場合、具体的には、図4示すように、A=2μmのスリット開口部を直交方向でB=8μm間隔に配置すれば、このスリット状開口部には等価的に従来のpウェル(p型領域6)の開口部20aの約8%の面積になる。つまり、従来例と同様にFLR25と同じドーズ量であれば、本発明のpウェル18のドーズ量は従来のpウェル(p型領域6)の8%のドーズ量が注入される。
On the other hand, in the reverse blocking IGBT of the present invention, the pattern in the conventional p-well opening 20b shown at the right end of FIG. 15 is formed into a plurality of evenly arranged slits as shown in the plan view of FIG. Let it be the
従来の逆阻止IGBTのゲートランナ直下のpウェル(p型領域6)の幅は数十μm以上ある。例えば、図14ではpウェル(p型領域6)の幅は48μmであるので、前述のような48μm幅のpウェル6内に、2μm×2μm角のスリット開口部20cを前記図4のような配置で複数形成するフォトレジストパターンにすると、本発明の逆阻止IGBTのpウェル18にすることができる。このように本発明にかかるスリット状開口部20cはゲートランナおよびゲートパッドの直下のpウェル領域に形成されイオン注入されpウェル領域18が形成される。
The width of the p-well (p-type region 6) immediately below the gate runner of the conventional reverse blocking IGBT is several tens of μm or more. For example, in FIG. 14, since the width of the p-well (p-type region 6) is 48 μm, a slit opening 20c of 2 μm × 2 μm square is formed in the p-well 6 having the width of 48 μm as shown in FIG. If a plurality of photoresist patterns are formed in the arrangement, the p-well 18 of the reverse blocking IGBT of the present invention can be obtained. As described above, the slit-
また逆阻止IGBTとしての大電流ターンオフ能力を持たせるためには、複数のスリット状開口部から注入したボロンイオンが熱拡散により相互に繋がって連続した領域となるように、前記開口部面積および開口部間隔を設定する必要がある。図5に図4のC1−C2線における熱拡散後の断面図を示す。このようにすれば、選択的に分離して配置されたイオン注入領域は連結した領域、すなわち、連続的なpウェル18の領域となり、かつ、その接合深さも従来のpウェル(p型領域6)より浅くなる。
Further, in order to provide a large current turn-off capability as a reverse blocking IGBT, the opening area and the opening are set so that boron ions implanted from a plurality of slit-like openings are connected to each other by thermal diffusion and become a continuous region. It is necessary to set the interval. FIG. 5 shows a cross-sectional view after thermal diffusion along the line C1-C2 in FIG. In this way, the selectively implanted ion implantation regions become connected regions, that is, continuous p-well 18 regions, and the junction depth is also the conventional p-well (p-
pウェル18の深さが浅くなることで、大電流、高電圧でターンオフする際、ゲートランナ部へのキャリアー集中で素子のRBSOAが損なわれる場合は、図2に示すように、図14よりもp型ベース領域3及びp+コンタクト領域5の沿面寸法を長くすればよい。これにより終端部下のターンオフ電流が流れ込む面積が増大するので電流の集中が緩和され、ダイナミックアバランシュと局部過熱を抑制することができ、RBSOAを回復することができる。
When the depth of the p-well 18 is shallow, when the RBSOA of the element is damaged due to carrier concentration on the gate runner when turning off with a large current and high voltage, as shown in FIG. The creeping dimensions of the p-
実施例2では、実施例1で説明したpウェル18の不純物プロファイルを形成するための異なる製造方法について説明する。 In Example 2, a different manufacturing method for forming the impurity profile of the p-well 18 described in Example 1 will be described.
前記図15、図16と同様に、0.8μmの初期熱酸化膜19をウェハの表面に形成し、フォトリソグラフィ工程で初期酸化膜19をパターニングし、FLR25用開口部20a、pウェル(p型領域6)形成用開口部20bを形成する。フォトレジストマスク20を除去した後、スクリーン酸化膜を厚さ約30〜80nmの厚さで熱酸化により形成する。ウェハ全面にボロンイオンを注入する。注入エネルギーが45〜75KeV、ドーズ量は従来のpウェル(p型領域6)のドーズ量の1/10の1〜2.5×1014cm-2とする(図6)。
Similarly to FIGS. 15 and 16, an initial
図7に示すように、フォトリソグラフィ工程を行い、これから形成するpウェル18上をレジストマスク20cで覆ってマスクする。その後、ボロンイオンを注入する。注入条件は、エネルギーが45〜75KeV、ドーズ量が1〜2.5×1015cm-2とする。
As shown in FIG. 7, a photolithography process is performed, and a p-well 18 to be formed is covered with a resist
図8に示すように、前記図17と同様の工程でFLR25とpウェル18を同時に形成する。すなわち、温度1050〜1150℃で、熱拡散時間200〜250分とし、不活性雰囲気においてドライブインし、FLR25およびpウェル18を形成する。
As shown in FIG. 8,
このようにpウェル18の領域にレジストマスク20cを設けることでも、pウェル18のドーズ量だけを選択的に低減することができる。この場合も、従来のpウェル(p型領域6)より浅い、連続的なpウェル18を作製できるので、実施例1と同様に逆耐圧を改善するとともに、逆方向のアバランシェ耐量やダイオードモードでの逆回復耐量を改善できる。
By providing the resist
本発明にかかる実施例3では、実施例1で説明したpウェル18のプロファイルを形成するための、さらに異なる製造方法について説明する。 In Example 3 according to the present invention, a further different manufacturing method for forming the profile of the p-well 18 described in Example 1 will be described.
図9に示すように、実施例1で説明した図15と同様の工程を行う。ただし、フォトリソグラフィ工程のレジストマスク20は後程形成されるpウェル18を覆うように形成する。
As shown in FIG. 9, the same steps as those in FIG. 15 described in the first embodiment are performed. However, the resist
図16、図17の工程を経てpウェル18を形成する。
A p-
図10に示すように、活性領域21の酸化膜19を除去するため、活性領域21を覆うレジストマスク20を用いてフォトリソグラフィ工程を行う。後程、形成されるpウェル18形成用開口部20bを形成する。ウェトエッチングで酸化膜19を除去する。その後、レジストマスク20を灰化処理により除去する。ウェハを洗浄する。
As shown in FIG. 10, in order to remove the
図11に示すように、スクリーン酸化膜を約30〜80nm熱酸化する。レジストマスク20でフォトリソグラフィを行い。後程、形成されるpウェル18形成用開口部20bを形成する。ウェハ全面にボロンイオンを注入する。注入条件は、エネルギーが45〜75KeV、ドーズ量をFLR25のドーズ量の1/10の1〜2.5×1014cm-2以下とする。
As shown in FIG. 11, the screen oxide film is thermally oxidized by about 30 to 80 nm. Photolithography is performed with the resist
図12に示すように、従来の逆阻止IGBTの後続製造工程と同じ熱履歴でドライブインし、pウェル18を形成する。 As shown in FIG. 12, drive-in is performed with the same thermal history as in the subsequent manufacturing process of the conventional reverse blocking IGBT, and the p-well 18 is formed.
本発明の実施例3の逆阻止IGBTによれば、活性領域21に対して面積の小さいゲートランナとゲートパッド直下のp型領域(pウェル18)のドーズ量が低減され、逆耐圧に関係するpnpトランジスタの電流増幅率が小さくなるので、逆耐圧が向上する。前記ゲートランナおよびゲートパッド直下のpウェルの接合と活性領域内のp型ベース領域接合による逆耐圧差が小さくなり、逆方向降伏がゲートランナの下方で先に発生しても、温度上昇などで活性領域全体の降伏になり易くなる。さらに、逆方向のアバランシェ耐量やダイオードモードでの逆回復耐量が向上する。
According to the reverse blocking IGBT of the third embodiment of the present invention, the dose amount of the gate runner having a small area with respect to the
1: ドリフト層
3: p型ベース領域
4: n+エミッタ領域
5: p+ベースコンタクト層
6: ゲートランナ・ゲートパッド下p型領域
7: p型分離領域
8a: ゲートランナポリシリコン電極
8b: ポリシリコンゲート電極
9: ゲート酸化膜
10: エミッタ電極
11: ポリシリコンフィールドプレート
12: メタルフィールドプレート
13: コレクタ層
13a: コレクタ接合
13b: コレクタ接合端部
14: コレクタ電極
17: 層間絶縁膜
18: ゲートランナ・ゲートパッド下pウェル
19: 初期酸化膜
20: フォトレジスト
20a: FLR用開口部
20b: pウェル用開口部
20c: pウェル用開口部上のフォトレジスト
21: 活性領域
22: 終端領域
23: ゲートランナおよびゲートパッド下酸化膜
25: フィールドリミッティングリング
30: 表面
40: 裏面
100:逆阻止IGBT
1: Drift layer 3: p-type base region 4: n + emitter region 5: p + base contact layer 6: gate runner and gate pad p-type region 7: p-
Claims (8)
該活性領域の外周を取り囲むフィールドリミッティングリングを含む電界緩和構造を有する終端領域と、
他面側に第二導電型コレクタ層と、
前記終端領域の外周にあって前記一面側から前記ドリフト層を貫き第二導電型コレクタ層に接する第二導電型分離領域と、
前記一面側の前記活性領域と前記終端領域の間に第二導電型ウェルと、を備え、
該第二導電型ウェルの前記一面側表面からの深さおよび不純物量が、第二導電型ベース領域の深さおよび不純物量以上であり、かつ前記フィールドリミッティングリングの深さおよび不純物量未満であることを特徴とする逆阻止型IGBT。 A second conductivity type base region, a first conductivity type emitter region selectively provided on a surface layer of the second conductivity type base region on one surface side of the first conductivity type semiconductor substrate serving as a drift layer, the emitter region and the drift An active region having a MOS gate structure as a main region, the gate electrode being in contact with the surface of the second conductivity type base region sandwiched by the surface of the layer via a gate oxide film;
A termination region having an electric field relaxation structure including a field limiting ring surrounding the outer periphery of the active region;
A second conductivity type collector layer on the other side,
A second conductivity type isolation region that is on the outer periphery of the termination region and is in contact with the second conductivity type collector layer through the drift layer from the one surface side;
A second conductivity type well between the active region on the one surface side and the termination region,
The depth and the amount of impurities from the one surface side surface of the second conductivity type well are not less than the depth and the amount of impurities of the second conductivity type base region, and less than the depth and the amount of impurities of the field limiting ring. A reverse-blocking IGBT characterized by being.
該活性領域の外周を取り囲むフィールドリミッティングリングを含む電界緩和構造を有する終端領域と、
他面側に第二導電型コレクタ層と、
前記終端領域の外周にあって前記一面側から前記ドリフト層を貫き第二導電型コレクタ層に接する第二導電型分離領域と、
前記一面側の前記活性領域と前記終端領域の間に第二導電型ウェルと、を備え、
該第二導電型ウェルの前記一面側表面からの深さおよび不純物量が、第二導電型ベース領域の深さおよび不純物量以上であり、かつ前記フィールドリミッティングリングの深さおよび不純物量未満であることを特徴とする逆阻止型IGBT。 A first conductive type semiconductor substrate serving as a drift layer has a second conductive type base region, a trench penetrating the second conductive type base region and reaching the drift region, and a gate in contact with the inside of the trench through a gate oxide film An active region mainly composed of a MOS gate structure comprising a first conductivity type emitter region selectively formed on the surface of the electrode and the base region and in contact with the trench gate oxide film;
A termination region having an electric field relaxation structure including a field limiting ring surrounding the outer periphery of the active region;
A second conductivity type collector layer on the other side,
A second conductivity type isolation region that is on the outer periphery of the termination region and is in contact with the second conductivity type collector layer through the drift layer from the one surface side;
A second conductivity type well between the active region on the one surface side and the termination region,
The depth and the amount of impurities from the one surface side surface of the second conductivity type well are not less than the depth and the amount of impurities of the second conductivity type base region, and less than the depth and the amount of impurities of the field limiting ring. A reverse-blocking IGBT characterized by being.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014125000A JP6245087B2 (en) | 2014-06-18 | 2014-06-18 | Reverse blocking IGBT and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014125000A JP6245087B2 (en) | 2014-06-18 | 2014-06-18 | Reverse blocking IGBT and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016004930A JP2016004930A (en) | 2016-01-12 |
JP6245087B2 true JP6245087B2 (en) | 2017-12-13 |
Family
ID=55223992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014125000A Active JP6245087B2 (en) | 2014-06-18 | 2014-06-18 | Reverse blocking IGBT and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6245087B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112017004143T5 (en) | 2016-08-19 | 2019-05-02 | Rohm Co., Ltd. | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE |
CN110073504B (en) * | 2016-11-15 | 2023-04-28 | 信越化学工业株式会社 | Solar cell with high photoelectric conversion efficiency, method for manufacturing same, solar cell module, and photovoltaic power generation system |
JP2018157040A (en) * | 2017-03-16 | 2018-10-04 | ローム株式会社 | Semiconductor device |
JP7260682B2 (en) * | 2017-03-16 | 2023-04-18 | ローム株式会社 | semiconductor equipment |
CN110610986B (en) * | 2019-10-09 | 2023-03-14 | 重庆邮电大学 | RC-IGBT device integrating transverse freewheeling diode by using junction terminal |
CN111834449B (en) * | 2020-07-27 | 2024-04-16 | 重庆邮电大学 | Quick turn-off RC-IGBT device with back double MOS structure |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3932890B2 (en) * | 2001-12-27 | 2007-06-20 | 株式会社デンソー | Manufacturing method of semiconductor device |
JP2007240904A (en) * | 2006-03-09 | 2007-09-20 | Hitachi Ltd | Plasma display device |
JP5206541B2 (en) * | 2008-04-01 | 2013-06-12 | 株式会社デンソー | Semiconductor device and manufacturing method thereof |
JP5515922B2 (en) * | 2010-03-24 | 2014-06-11 | 富士電機株式会社 | Semiconductor device |
JP5641131B2 (en) * | 2011-03-17 | 2014-12-17 | 富士電機株式会社 | Semiconductor device and manufacturing method thereof |
JP6024751B2 (en) * | 2012-07-18 | 2016-11-16 | 富士電機株式会社 | Semiconductor device and manufacturing method of semiconductor device |
JPWO2014054319A1 (en) * | 2012-10-02 | 2016-08-25 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
-
2014
- 2014-06-18 JP JP2014125000A patent/JP6245087B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016004930A (en) | 2016-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6662429B2 (en) | Method of manufacturing reverse conducting insulated gate bipolar transistor and reverse conducting insulated gate bipolar transistor | |
JP4791704B2 (en) | Reverse conducting type semiconductor device and manufacturing method thereof | |
JP6245087B2 (en) | Reverse blocking IGBT and manufacturing method thereof | |
JP6119577B2 (en) | Semiconductor device | |
JP5605073B2 (en) | Semiconductor device | |
JP4403366B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2007134625A (en) | Semiconductor device and its process for fabrication | |
WO2009147996A1 (en) | Field effect semiconductor device and manufacturing method thereof | |
JP2009094203A (en) | Silicon carbide semiconductor device | |
JP2016131224A (en) | Semiconductor device | |
JP2009043966A (en) | Semiconductor apparatus and method of manufacturing the same | |
JP2012054532A (en) | Semiconductor device having lateral diode | |
JPWO2008069145A1 (en) | Insulated gate field effect transistor and manufacturing method thereof | |
JP2009188178A (en) | Semiconductor device | |
JP2007258513A (en) | Insulated gate thyristor | |
JP2014063961A (en) | Semiconductor device | |
JP5011634B2 (en) | Semiconductor device and bidirectional switch element using the semiconductor device | |
US20210091216A1 (en) | Semiconductor device and manufacturing method thereof | |
JP4910894B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2011243919A (en) | Semiconductor device and method for manufacturing the same | |
JP2011238681A (en) | Semiconductor device | |
JP2009043782A (en) | Semiconductor device and manufacturing method thereof | |
JP7068994B2 (en) | Semiconductor device | |
JP4169879B2 (en) | High voltage transistor | |
JP2010045123A (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171030 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6245087 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |