KR20190081228A - 표시 장치용 어레이 기판 - Google Patents

표시 장치용 어레이 기판 Download PDF

Info

Publication number
KR20190081228A
KR20190081228A KR1020170183607A KR20170183607A KR20190081228A KR 20190081228 A KR20190081228 A KR 20190081228A KR 1020170183607 A KR1020170183607 A KR 1020170183607A KR 20170183607 A KR20170183607 A KR 20170183607A KR 20190081228 A KR20190081228 A KR 20190081228A
Authority
KR
South Korea
Prior art keywords
test
gate
test signal
transistor
signal line
Prior art date
Application number
KR1020170183607A
Other languages
English (en)
Other versions
KR102504467B1 (ko
Inventor
김도성
김동섭
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170183607A priority Critical patent/KR102504467B1/ko
Publication of KR20190081228A publication Critical patent/KR20190081228A/ko
Application granted granted Critical
Publication of KR102504467B1 publication Critical patent/KR102504467B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시 장치용 어레이 기판에 관한 것이다. 본 발명에 따른 표시 장치용 어레이 기판은, 액티브 영역이 형성되는 기판, 상기 액티브 영역에 배치되는 다수의 데이터 라인들, 상기 데이터 라인과 교차하도록 배치되는 다수의 게이트 라인들, 상기 다수의 게이트 라인들에 게이트 신호를 공급하기 위한 게이트 구동부, 상기 다수의 데이터 라인들 및 상기 다수의 게이트 라인들이 교차하는 영역에 배치되는 화소 회로부 및 상기 액티브 영역과 상기 게이트 구동부 사이에 배치되며 상기 액티브 영역의 정상 여부를 판별하기 위한 테스트 동작을 수행하는 테스트 회로부를 포함한다. 본 발명에 따른 표시 장치용 어레이 기판은 검사 과정에서 게이트 라인 및 다른 라인의 단락으로 인하여 발생하는 게이트 구동부 내의 소자들의 손상이 방지되는 장점이 있다.

Description

표시 장치용 어레이 기판{ARRAY SUBSTRATE FOR DISPLAY DEVICE}
본 발명은 표시 장치용 어레이 기판에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정 표시 장치(LCD: Liquid Crystal Display), 플라즈마 표시 장치(PDP: Plasma Display Panel), 유기 발광 다이오드 표시 장치(OLED: Organic Light Emitting Diode)와 같은 여러 가지 표시 장치가 활용되고 있다.
앞서 설명한 표시 장치 중 일부 예컨대, 액정 표시 장치나 유기 발광 다이오드 표시 장치에는 매트릭스 형태로 배치된 복수의 서브 픽셀을 포함하는 표시 패널, 표시 패널을 구동하는 구동부 및 구동부를 제어하는 타이밍 제어부가 포함된다. 여기서 구동부는 표시 패널에 게이트 신호(또는 게이트 신호)를 공급하는 게이트 구동부 및 표시 패널에 데이터 신호를 공급하는 데이터 구동부를 포함한다.
타이밍 제어부는 타이밍 신호들과 메모리에 저장된 구동 타이밍 정보에 기초하여 게이트 구동부의 동작 타이밍을 제어하기 위한 제어 신호를 생성한다. 타이밍 제어부에 의해서 생성되는 제어 신호는 레벨 시프터부로 전송되고, 레벨 시프터부는 타이밍 제어부로부터 공급된 제어 신호를 바탕으로 게이트 제어 신호를 생성하여 게이트 구동부에 공급한다. 또한 게이트 구동부는 레벨 시프터부로부터 공급된 게이트 제어 신호를 바탕으로 게이트 신호를 생성하여 표시 패널에 인가한다.
이와 같은 표시 패널은 어레이 기판 상에 여러 종류의 소자 및 각 소자들을 전기적으로 연결하는 라인들을 배치함으로써 제조된다.
도 1은 종래 기술에 따른 표시 패널용 어레이 기판의 평면도이다.
도 1을 참조하면, 종래 기술에 따른 표시 패널용 어레이 기판(1)은 기판(10)상에 형성되며 화상이 표시되는 영역인 액티브 영역(AA), 액티브 영역의 일측에 형성되는 데이터 패드 영역(DPA) 및 게이트 회로 영역(GCA), 액티브 영역의 다른 일측에 형성되는 논 액티브 영역(NA)을 포함한다.
액티브 영역(AA)은 화상이 표시되는 영역으로서, 다수의 데이터 라인(DL1~DLn) 및 다수의 게이트라인(GL1~GLn)이 배치된다. 도면에 도시된 바와 같이 다수의 데이터 라인(DL1~DLn) 및 다수의 게이트라인(GL1~GLn)은 서로 교차하도록 배치된다.
다수의 데이터 라인(DL1~DLn) 및 다수의 게이트 라인(GL1~GLn)의 교차 지점에는 각각 화소 회로부(P)가 배치된다. 도 1에는 설명의 편의를 위해 하나의 화소 회로부(P)만이 도시되어 있다. 화소 회로부(P)는 임의의 데이터 라인 및 임의의 게이트 라인과 연결되는 스캔 트랜지스터(ST)와, 스캔 트랜지스터(ST)가 턴 온될 때 데이터 라인을 통해 인가되는 데이터 신호에 대응되는 밝기로 빛을 발산하는 발광 회로부(20)를 포함한다.
또한 액티브 영역(AA) 일측의 데이터 패드 영역(DPA)에는 데이터 라인(DL1~DLn) 각각과 전기적으로 연결되는 다수의 데이터 패드(DP1~DPn)이 배치된다. 각각의 데이터 패드(DP1~DPn)는 어레이 기판(1) 외부에 배치되는 데이터 구동부(미도시)와 전기적으로 연결되어 데이터 구동부로부터 데이터 신호를 비롯한 각종 신호를 수신한다.
또한 액티브 영역(AA)의 다른 일측의 게이트 회로 영역(GCA)에는 게이트 구동부(12)가 배치된다. 게이트 구동부(12)는 화소 회로부(P)의 발광 동작을 위한 게이트 신호를 생성하여 각각의 게이트 라인(GL1~GLn)에 인가한다. 게이트 구동부(12)는 어레이 기판(1) 외부에 배치되는 타이밍 제어부(미도시)와 전기적으로 연결되어 타이밍 제어부로부터 각종 신호를 수신하기 위한 다수의 게이트 패드(GP1, GP2)가 배치된다.
또한 게이트 구동부(12)는 게이트 패드(GP1, GP2)와 전기적으로 연결되는 다수의 쉬프트 레지스터들(SR1~SRn)을 포함한다. 쉬프트 레지스터들(SR1~SRn)은 게이트 패드(GP1, GP2)로부터 공급되는 신호, 예컨대 클럭 신호를 이용하여 게이트 신호를 생성한다.
도 2는 종래 기술에 따른 표시 패널용 어레이 기판에 포함되는 화소 회로부의 회로 구성을 나타낸다.
도 2를 참조하면, 화소 회로부(P)는 소스 단자가 데이터 라인(DL1)과 연결되고 게이트 단자가 게이트 라인(GL2)과 연결되는 스캔 트랜지스터(ST)를 포함한다. 스캔 트랜지스터(ST)의 드레인 단자는 구동 트랜지스터(DT)의 게이트 단자와 연결된다.
구동 트랜지스터(DT)의 소스 단자에는 고전위 구동 전압(EVDD)이 인가되고, 드레인 단자에는 발광 소자, 예컨대 유기 발광 다이오드(OLED)가 연결된다. 유기 발광 다이오드(OLED)의 일단에는 저전위 구동 전압(EVSS)이 인가된다. 또한 구동 트랜지스터의 소스 단자 및 게이트 단자 사이에는 캐패시터(Cst)가 연결된다.
도 2와 같은 구성을 갖는 화소 회로부(P)에는 게이트 구동부(12)에 포함되는 임의의 쉬프트 레지스터(예컨대, SR2)를 통해 생성되는 게이트 신호가 인가된다. 도 2에는 쉬프트 레지스터(SR2)에 포함되는 다수의 소자 중 2개의 트랜지스터(GT1, GT2)가 도시되어 있다.
쉬프트 레지스터(SR2)로부터 생성된 게이트 신호가 게이트 라인(GL2)에 인가되면, 스캔 트랜지스터(ST)가 턴 온된다. 이에 따라서 데이터 라인(DL1)을 통해 인가되는 데이터 신호가 스캔 트랜지스터(ST)를 통해 구동 트랜지스터(DT)와 연결된 캐패시터(Cst)를 충전시킨다. 이와 같이 충전되는 캐패시터(Cst)의 전압에 의해서 구동 트랜지스터(DT)가 턴 온되면 유기 발광 다이오드(OLED)를 통해 전류가 흐르게 되어 유기 발광 다이오드(OLED)가 발광하게 된다.
한편, 전술한 바와 같은 구성을 갖는 어레이 기판(1)이 완성 단계에 이르면, 어레이 기판(1)의 정상 동작 여부, 특히 액티브 영역(AA)의 정상 여부를 판별하기 위한 검사 과정이 수행된다. 여기서 액티브 영역(AA)의 정상 여부는 각 라인의 단선 또는 단락, 화소 회로부(P)에 포함되는 소자들의 정상 구동 여부를 포함한다.
어레이 기판(1)의 정상 여부를 판별하기 위한 검사 방법 중 하나로 MPS(Mass Production System) 장치를 이용한 검사 방법을 들 수 있다. 이러한 검사 방법에 따르면, 어레이 기판(1)의 데이터 라인(DL1~DLn) 및 게이트 라인(GL1~GLn)을 통해서 각각 신호를 인가하고, 일정 블럭 단위로 화소 회로부(P)의 발광 상태를 관찰함으로써 검사가 이루어진다. 보다 구체적으로는, 테스트하고자 하는 어레이 기판(1)에 형성된 화소 회로부(P)의 전기장 신호 상태를 모듈레이터로 체크하여 그 전기장 신호를 빛의 신호로 변환하는 장치로 통과시키고, 화상 처리 장치를 통하여 어레이 기판(1)의 게이트 라인 및 데이터 라인의 단선 여부 및 각종 소자의 불량 여부를 검사한다.
그런데 어레이 기판(1)의 형성 과정에서 삽입되는 이물질이나 다른 공정 상의 문제로 인하여, 도 2에 도시된 바와 같은 화소 회로부(P) 내에서 단락이 발생하거나, 게이트 라인(GL2)과 다른 라인, 예컨대 데이터 라인(DL1) 또는 구동 전압(EVDD, EVSS) 공급 라인과의 단락이 발생할 수 있다.
어레이 기판(1)의 정상 여부를 판별하기 위하여 비교적 높은 크기의 전압 신호가 데이터 라인(DL1) 또는 구동 전압(EVDD, EVSS) 공급 라인을 통해 인가되는데, 전술한 바와 같은 단락 현상이 발생할 경우 도 2에 도시된 바와 같이 쉬프트 레지스터(SR2)에 포함된 제1 트랜지스터(GT1) 방향(202) 또는 제2 트랜지스터 방향(204)으로 전류 경로가 형성된다. 이와 같은 전류로 인하여 어레이 기판(1)의 검사 과정에서 게이트 구동부 내의 소자들, 예컨대 트랜지스터(GT1, GT2)의 손상이 발생하는 문제가 있다.
본 발명은 검사 과정에서 화소 회로부 또는 게이트 라인의 단락으로 인하여 발생하는 게이트 구동부 내의 소자들의 손상을 방지할 수 있는 표시 장치용 어레이 기판을 제공하는 것을 목적으로 한다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
본 발명에 따른 표시 장치용 어레이 기판은, 액티브 영역이 형성되는 기판, 상기 액티브 영역에 배치되는 다수의 데이터 라인들, 상기 데이터 라인과 교차하도록 배치되는 다수의 게이트 라인들, 상기 다수의 게이트 라인들에 게이트 신호를 공급하기 위한 게이트 구동부, 상기 다수의 데이터 라인들 및 상기 다수의 게이트 라인들이 교차하는 영역에 배치되는 화소 회로부 및 상기 액티브 영역과 상기 게이트 구동부 사이에 배치되며 상기 액티브 영역의 정상 여부를 판별하기 위한 테스트 동작을 수행하는 테스트 회로부를 포함한다.
본 발명의 일 실시예에서, 상기 테스트 회로부는 각각의 게이트 라인들과 교차하도록 배치되는 제1 테스트 신호 라인, 상기 제1 테스트 신호 라인과 동일한 방향으로 배치되는 제2 테스트 신호 라인, 상기 제1 테스트 신호 라인 및 상기 각각의 게이트 라인을 연결하는 제1 테스트 트랜지스터 및 상기 제1 테스 신호 라인, 상기 각각의 게이트 라인, 상기 제2 테스트 신호 라인을 연결하는 제2 테스트 트랜지스터를 포함한다.
또한 본 발명의 일 실시예에서, 상기 제1 테스트 트랜지스터는 상기 제1 테스트 신호 라인과 연결되는 소스 전극 및 게이트 전극과, 상기 각각의 게이트 라인과 연결되는 드레인 전극을 포함하고, 상기 제2 테스트 트랜지스터는 상기 각각의 게이트 라인과 연결되는 소스 전극, 상기 제2 테스트 신호 라인과 연결되는 게이트 전극, 상기 제1 테스트 신호 라인과 연결되는 드레인 전극을 포함한다.
또한 본 발명의 일 실시예에서, 상기 제1 테스트 신호 라인에는 고전위 테스트 신호가 인가되고, 상기 제2 테스트 신호 라인에는 저전위 테스트 신호가 인가되어 상기 테스트 동작이 시작된다.
또한 본 발명의 일 실시예에서, 상기 제1 테스트 신호 라인에는 저전위 테스트 신호가 인가되고, 상기 제2 테스트 신호 라인에는 고전위 테스트 신호가 인가되어 상기 테스트 동작이 완료된다.
또한 본 발명의 일 실시예에서, 상기 테스트 동작의 수행 결과 상기 제1 테스트 트랜지스터 및 상기 제2 테스트 트랜지스터 중 적어도 하나가 손상될 경우, 손상된 테스트 트랜지스터와 연결된 게이트 라인 및 손상된 테스트 트랜지스터와 연결된 게이트 라인과 연결된 화소 회로부에 단락이 발생한 것으로 판별된다.
본 발명에 따른 표시 장치용 어레이 기판은 검사 과정에서 화소 회로부 또는 게이트 라인의 단락으로 인하여 발생하는 게이트 구동부 내의 소자들의 손상이 방지되는 장점이 있다.
도 1은 종래 기술에 따른 표시 패널용 어레이 기판의 평면도이다.
도 2는 종래 기술에 따른 표시 패널용 어레이 기판에 포함되는 화소 회로부의 회로 구성을 나타낸다.
도 3은 본 발명에 따른 표시 패널용 어레이 기판의 평면도이다.
도 4는 본 발명에 따른 표시 패널용 어레이 기판에 포함되는 화소 회로부의 회로 구성을 나타낸다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
도 3은 본 발명에 따른 표시 패널용 어레이 기판의 평면도이다.
도 3을 참조하면, 본 발명에 따른 표시 패널용 어레이 기판(3)은 기판(30) 상에 형성되며 화상이 표시되는 영역인 액티브 영역(AA), 액티브 영역의 일측에 형성되는 데이터 패드 영역(DPA), 신호 입력 영역(SIA), 게이트 회로 영역(GCA), 더미 영역(DA)을 포함한다.
액티브 영역(AA)은 화상이 표시되는 영역으로서, 다수의 데이터 라인(DL1~DLn) 및 다수의 게이트 라인(GL1~GLn)이 배치된다. 도면에 도시된 바와 같이 다수의 데이터 라인(DL1~DLn) 및 다수의 게이트 라인(GL1~GLn)은 서로 교차하도록 배치된다.
다수의 데이터 라인(DL1~DLn) 및 다수의 게이트 라인(GL1~GLn)의 교차 지점에는 각각 화소 회로부(P)가 배치된다. 도 3에는 설명의 편의를 위해 하나의 화소 회로부(P)만이 도시되어 있다. 화소 회로부(P)는 임의의 데이터 라인 및 임의의 게이트 라인과 연결되는 스캔 트랜지스터(ST)와, 스캔 트랜지스터(ST)가 턴 온될 때 데이터 라인을 통해 인가되는 데이터 신호에 대응되는 밝기로 빛을 발산하는 발광 회로부(20)를 포함한다.
또한 액티브 영역(AA) 일측의 데이터 패드 영역(DPA)에는 데이터 라인(DL1~DLn) 각각과 전기적으로 연결되는 다수의 데이터 패드(DP1~DPn)이 배치된다. 각각의 데이터 패드(DP1~DPn)는 어레이 기판(1) 외부에 배치되는 테스트 모듈(32) 또는 데이터 구동부(미도시)와 전기적으로 연결되어 테스트 모듈(32) 또는 데이터 구동부로부터 데이터 신호를 비롯한 각종 신호를 수신한다.
또한 액티브 영역(AA)의 다른 일측의 신호 입력 영역(SIA) 및 게이트 회로 영역(GCA)에는 게이트 구동부(34)가 배치된다. 참고로 도 3에 도시된 실시예에서 게이트 구동부(34)는 게이트 인 패널(Gate In Panel, GIP) 방식으로 기판(30) 상에 배치되나, 실시예에 따라서 게이트 구동부(34)는 다른 방식으로 구현될 수도 있다.
게이트 구동부(34)는 신호 입력 영역(SIA)에 배치되는 다수의 게이트 패드들(CP1~CP6), 각각의 게이트 패드들(CP1~CP6)과 전기적으로 연결되는 다수의 제1 연결 라인(302), 게이트 회로 영역(GCA)에 배치되는 다수의 쉬프트 레지스터들(SR1~SR4), 그리고 제1 연결 라인과 각각의 쉬프트 레지스터들(SR1~SR4)을 전기적으로 연결하는 제2 연결 라인(304)을 포함한다. 게이트 패드들 및 게이트 패드들과 연결되는 제1 연결 라인, 제2 연결 라인의 개수는 실시예에 따라 달라질 수 있다.
쉬프트 레지스터들(SR1~SR4)은 게이트 패드들(CP1~CP6)로부터 공급되는 신호, 예컨대 클럭 신호를 이용하여 게이트 신호를 생성한다. 쉬프트 레지스터들(SR1~SR4)에 의해 생성된 게이트 신호는 각각 게이트 라인(GL1~GLn)으로 인가되어 화소 회로부(P)의 발광 동작에 사용된다.
다시 도 3을 참조하면, 게이트 회로 영역(GCA) 및 액티브 영역(AA) 사이에는 더미 영역(DA)이 배치된다. 더미 영역(DA)에는 각각의 게이트 라인(GL1~GLn)과 교차하도록 배치되는 제1 테스트 신호 라인(36) 및 제1 테스트 신호 라인(36)과 동일한 방향으로 배치되는 제2 테스트 신호 라인(38)이 배치된다.
제1 테스트 신호 라인(36) 및 제2 테스트 신호 라인(38) 사이에는 제1 테스트 트랜지스터(TT1) 및 제2 테스트 트랜지스터(TT2)가 연결된다. 제1 테스트 트랜지스터(TT1) 및 제2 테스트 트랜지스터(TT2)는 데이터 라인(DL1~DLn) 마다 각각 1개씩 연결된다. 또한 제1 테스트 신호 라인(36)은 제1 테스트 트랜지스터(TT1) 및 제2 테스트 트랜지스터(TT2)를 통해 각각의 게이트 라인(GL1~GLn)과 연결된다.
제1 테스트 트랜지스터(TT1)는 제1 테스트 신호 라인(36)과 연결되는 소스 전극 및 게이트 전극과, 각각의 게이트 라인(GL1~GLn)과 연결되는 드레인 전극을 포함한다.
제2 테스트 트랜지스터(TT2)는 각각의 게이트 라인(GL1~GLn)과 연결되는 소스 전극, 제2 테스트 신호 라인(38)과 연결되는 게이트 전극, 제1 테스트 신호 라인(36)과 연결되는 드레인 전극을 포함한다.
또한 제1 테스트 신호 라인(36)의 일단에는 어레이 기판(1) 외부에 배치되는 테스트 모듈(32)로부터 테스트 신호를 수신하기 위한 제1 테스트 패드(TP1)가 연결된다. 또한 제2 테스트 신호 라인(38)의 일단에는 어레이 기판(1) 외부에 배치되는 테스트 모듈(32)로부터 테스트 신호를 수신하기 위한 제2 테스트 패드(TP2)가 연결된다.
도 4는 본 발명에 따른 표시 패널용 어레이 기판에 포함되는 화소 회로부의 회로 구성을 나타낸다.
도 4를 참조하면, 화소 회로부(P)는 소스 단자가 데이터 라인(DL1)과 연결되고 게이트 단자가 게이트 라인(GL2)과 연결되는 스캔 트랜지스터(ST)를 포함한다. 스캔 트랜지스터(ST)의 드레인 단자는 구동 트랜지스터(DT)의 게이트 단자와 연결된다. 스캔 트랜지스터(ST)는 게이트 라인(GL2)을 통해 공급되는 게이트 신호에 의해 턴 온될 수 있다.
구동 트랜지스터(DT)의 소스 단자에는 고전위 구동 전압(EVDD)이 인가되고, 드레인 단자에는 발광 소자, 예컨대 유기 발광 다이오드(OLED)가 연결된다. 유기 발광 다이오드(OLED)의 일단에는 저전위 구동 전압(EVSS)이 인가된다. 고전위 구동 전압(EVDD) 및 저전위 구동 전압(EVSS)은 전원 공급부(미도시)에서 생성되어 전원 공급부와 연결되는 구동 전압 공급 라인을 통해 공급될 수 있다.
또한 구동 트랜지스터의 소스 단자 및 게이트 단자 사이에는 캐패시터(Cst)가 연결된다. 캐패시터(Cst)는 데이터 라인(DL1)을 통해 공급되는 데이터 신호에 의해서 충전될 수 있다.
이러한 구성을 갖는 화소 회로부(P)에는 게이트 구동부(12)에 포함되는 임의의 쉬프트 레지스터(예컨대, SR2)를 통해 생성되는 게이트 신호가 인가된다. 도 5에는 쉬프트 레지스터(SR2)에 포함되는 다수의 소자 중 2개의 트랜지스터(GT1, GT2)가 도시되어 있다.
쉬프트 레지스터(SR2)로부터 생성된 게이트 신호가 게이트 라인(GL2)에 인가되면, 스캔 트랜지스터(ST)가 턴 온된다. 이에 따라서 데이터 라인(DL1)을 통해 인가되는 데이터 신호가 스캔 트랜지스터(ST)를 통해 구동 트랜지스터(DT)와 연결된 캐패시터(Cst)를 충전시킨다. 이와 같이 충전되는 캐패시터(Cst)의 전압에 의해서 구동 트랜지스터(DT)가 턴 온되면 유기 발광 다이오드(OLED)를 통해 전류가 흐르게 되어 유기 발광 다이오드(OLED)가 발광하게 된다.
한편, 쉬프트 레지스터(SR2)와 데이터 라인(DL1) 사이에는 게이트 라인(GL2)과 서로 교차하도록 제1 테스트 신호 라인(36) 및 제2 테스트 신호 라인(38)이 배치된다.
또한 제1 테스트 신호 라인(36) 및 제2 테스트 신호 라인(38) 사이에는 제1 테스트 트랜지스터(TT1) 및 제2 테스트 트랜지스터(TT2)가 연결된다. 제1 테스트 트랜지스터(TT1) 및 제2 테스트 트랜지스터(TT2)는 데이터 라인(DL1~DLn) 마다 각각 1개씩 연결된다. 또한 제1 테스트 신호 라인(36)은 제1 테스트 트랜지스터(TT1) 및 제2 테스트 트랜지스터(TT2)를 통해 각각의 게이트 라인(GL1~GLn)과 연결된다.
제1 테스트 트랜지스터(TT1)는 제1 테스트 신호 라인(36)과 연결되는 소스 전극 및 게이트 전극과, 각각의 게이트 라인(GL1~GLn)과 연결되는 드레인 전극을 포함한다.
제2 테스트 트랜지스터(TT2)는 각각의 게이트 라인(GL1~GLn)과 연결되는 소스 전극, 제2 테스트 신호 라인(38)과 연결되는 게이트 전극, 제1 테스트 신호 라인(36)과 연결되는 드레인 전극을 포함한다.
도 3 및 도 4를 참조하여 본 발명에 따른 표시 패널용 어레이 기판(3)의 테스트 방법을 설명하면 다음과 같다. 도 3과 같은 어레이 기판(3)이 완성되면, 어레이 기판(3) 일측에 테스트 모듈(32)이 배치된다.
테스트 모듈(32)은 제1 테스트 패드(TP1), 제2 테스트 패드(TP2), 데이터 패드들(DP1~DPn)과 각각 전기적으로 연결된다. 테스트 모듈(32)은 제1 테스트 패드(TP1) 및 제2 테스트 패드(TP2)를 통해서 제1 테스트 신호 라인(36) 및 제2 테스트 신호 라인(38)에 각각 테스트 신호를 공급한다. 또한 테스트 모듈(32)은 데이터 패드들(DP1~DPn)을 통해서 데이터 라인(DL1~DLn)에 각각 데이터 신호를 공급한다.
어레이 기판(3)에 대한 테스트 동작이 시작되면, 테스트 모듈(32)은 먼저 제1 테스트 패드(TP1)를 통해 고전위 테스트 신호를 인가하고, 제2 테스트 패드(TP2)를 통해 저전위 테스트 신호를 인가한다. 이에 따라서 제1 테스트 트랜지스터(TT1)는 턴 온되고, 제2 테스트 트랜지스터(TT2)는 턴 오프된다. 제1 테스트 트랜지스터(TT1)가 턴 온됨에 따라서 제2 게이트 라인(GL2)을 통해 게이트 신호가 공급되어 스캔 트랜지스터(ST)가 턴 온된다.
이 때 테스트 모듈(32)은 각각의 데이터 패드들(DP1~DPn)을 통해서 각각의 데이터 라인(DL1~DLn)에 각 화소 회로부(P)의 테스트를 위한 데이터 신호를 공급한다. 데이터 신호의 공급에 의해서 각 화소 회로부(P)가 점등되면, 전술한 바와 같은 검사 장비, 예컨대 MES 장치를 통한 액티브 영역(AA)의 정상 여부 판별, 즉 각각의 화소 회로부(P)가 정상적으로 점등되었지는 여부를 통한 화소 회로부(P)의 상태나 라인의 단선에 대한 검사가 이루어진다.
이와 같이 테스트 동작이 진행되는 과정에서, 전술한 바와 같이 화소 회로부(P) 내의 단락, 또는 게이트 라인(GL2)과 데이터 라인(DL1) 간의 단락, 또는 게이트 라인(GL2)과 구동 전압(EVDD, EVSS) 공급 라인 간의 단락이 발생할 수 있다. 종래 기술에 따르면, 이와 같은 화소 회로부(P) 내의 단락이나 게이트 라인(GL2)의 단락으로 인해 테스트 모듈(32)을 통해서 공급되는 데이터 신호나 구동 전압 공급 라인을 통해서 공급되는 구동 전압에 의한 전류가 쉬프트 레지스터(SR2) 방향으로 흐르게 된다.
그러나 도 4에 도시된 본 발명에 따른 화소 회로부(P)의 구성에 따르면, 화소 회로부(P) 내의 단락이나 게이트 라인(GL2)의 단락으로 인해 발생하는 쉬프트 레지스터(SR2) 방향의 전류는 쉬프트 레지스터(SR2)의 제1 트랜지스터(GT1)나 제2 트랜지스터(GT2)로 유입되지 않고, 제1 테스트 트랜지스터(TT1)나 제2 테스트 트랜지스터(TT2)로 유입된다. 따라서 게이트 라인(GL2)의 단락으로 인해 제1 테스트 트랜지스터(TT1)나 제2 테스트 트랜지스터(TT2)가 파손되고, 쉬프트 레지스터(SR2) 내의 소자들은 파손되지 않는다.
결국 본 발명에 따르면 어레이 기판(3)의 테스트 과정에서 화소 회로부(P) 내의 단락이나 게이트 라인(GL2)의 단락으로 인하여 발생하는 쉬프트 레지스터(SR2) 내 소자들의 파손을 방지할 수 있다. 또한 본 발명에 따르면 어레이 기판(3)의 테스트 과정에서 제1 테스트 트랜지스터(TT1)나 제2 테스트 트랜지스터(TT2)가 파손된 것이 검출되면, 제1 테스트 트랜지스터(TT1)나 제2 테스트 트랜지스터(TT2)와 연결된 게이트 라인(GL2)과 데이터 라인(DL1) 간의 단락 또는 제1 테스트 트랜지스터(TT1)나 제2 테스트 트랜지스터(TT2)와 연결된 게이트 라인(GL2)과 구동 전압(EVDD, EVSS) 공급 라인 간의 단락, 또는 제1 테스트 트랜지스터(TT1)나 제2 테스트 트랜지스터(TT2)와 연결된 게이트 라인(GL2)과 연결된 화소 회로부(P) 내에서의 단락이 발생한 것을 검출할 수 있다.
한편, 테스트 모듈(32)에 의해서 데이터 패드들(DP1~DPn)을 통해서 데이터 라인(DL1~DLn)에 각각 데이터 신호가 공급되어 액티브 영역(AA)에 대한 정상 여부 판별이 완료되면, 테스트 모듈(32)은 제1 테스트 패드(TP1)를 통해 저전위 테스트 신호를 인가하고, 제2 테스트 패드(TP2)를 통해 고전위 테스트 신호를 인가한다. 이에 따라서 제1 테스트 트랜지스터(TT1)는 턴 오프되고, 제2 테스트 트랜지스터(TT2)는 턴 온된다. 제2 테스트 트랜지스터(TT2)가 턴 온됨에 따라서, 화소 회로부(P)에 인가된 전압이 제2 게이트 라인(GL2)을 거쳐 제2 테스트 신호 라인(38) 방향으로 방전된다. 이에 따라서 테스트 동작이 완료된다.
이처럼 테스트 동작의 완료와 함께 화소 회로부(P)에 충전된 전압을 방전시킴으로써 각 화소 회로부(P)에 포함된 소자들의 손상을 방지할 수 있다.
참고로 전술한 바와 같은 액티브 영역(AA)에 대한 테스트 동작은 특정 라인 별로 수행되거나, 특정 블록 별로 수행될 수 있다.
한편, 전술한 바와 같은 테스트 모듈(32)에 의한 테스트 동작이 종료된 이후 어레이 기판(3)을 이용하여 표시 패널의 제조를 완료하는 과정에서는 제1 테스트 패드(TP1) 및 제2 테스트 패드(TP2)에 전원 공급부(미도시)를 연결하여 저전위 전압을 공급하거나, 제1 테스트 패드(TP1) 및 제2 테스트 패드(TP2)를 접지 전압원과 연결할 수 있다. 이로서 제1 테스트 신호 라인(36) 및 제2 테스트 신호 라인(38)에 연결된 제1 테스트 트랜지스터(TT1) 및 제2 테스트 트랜지스터(TT2)는 표시 패널의 동작 과정에서 턴 온되지 않는다. 따라서 표시 패널의 구동 과정에서 제1 테스트 트랜지스터(TT1)나 제2 테스트 트랜지스터(TT2)의 동작으로 인한 표시 패널의 오동작을 방지할 수 있다.
실시예에 따라서는 테스트 모듈(32)에 의한 테스트 동작이 종료된 이후 표시 패널의 제조를 완료하는 과정에서 별도의 공정을 통해서 제1 테스트 패드(TP1), 제2 테스트 패드(TP2), 제1 테스트 신호 라인(36), 제2 테스트 신호 라인(38), 제1 테스트 트랜지스터(TT1), 제2 테스트 트랜지스터(TT2)를 커팅(cutting)하여 제거할 수도 있다.
전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.

Claims (6)

  1. 액티브 영역이 형성되는 기판;
    상기 액티브 영역에 배치되는 다수의 데이터 라인들;
    상기 데이터 라인과 교차하도록 배치되는 다수의 게이트 라인들;
    상기 다수의 게이트 라인들에 게이트 신호를 공급하기 위한 게이트 구동부;
    상기 다수의 데이터 라인들 및 상기 다수의 게이트 라인들이 교차하는 영역에 배치되는 화소 회로부; 및
    상기 액티브 영역과 상기 게이트 구동부 사이에 배치되며 상기 액티브 영역의 정상 여부를 판별하기 위한 테스트 동작을 수행하는 테스트 회로부를 포함하는
    표시 장치용 어레이 기판.
  2. 제1항에 있어서,
    상기 테스트 회로부는
    각각의 게이트 라인들과 교차하도록 배치되는 제1 테스트 신호 라인;
    상기 제1 테스트 신호 라인과 동일한 방향으로 배치되는 제2 테스트 신호 라인;
    상기 제1 테스트 신호 라인 및 상기 각각의 게이트 라인을 연결하는 제1 테스트 트랜지스터; 및
    상기 제1 테스 신호 라인, 상기 각각의 게이트 라인, 상기 제2 테스트 신호 라인을 연결하는 제2 테스트 트랜지스터를 포함하는
    표시 장치용 어레이 기판.
  3. 제2항에 있어서,
    상기 제1 테스트 트랜지스터는
    상기 제1 테스트 신호 라인과 연결되는 소스 전극 및 게이트 전극과, 상기 각각의 게이트 라인과 연결되는 드레인 전극을 포함하고,
    상기 제2 테스트 트랜지스터는
    상기 각각의 게이트 라인과 연결되는 소스 전극, 상기 제2 테스트 신호 라인과 연결되는 게이트 전극, 상기 제1 테스트 신호 라인과 연결되는 드레인 전극을 포함하는
    표시 장치용 어레이 기판.
  4. 제2항에 있어서,
    상기 제1 테스트 신호 라인에는 고전위 테스트 신호가 인가되고, 상기 제2 테스트 신호 라인에는 저전위 테스트 신호가 인가되어 상기 테스트 동작이 시작되는
    표시 장치용 어레이 기판.
  5. 제2항에 있어서,
    상기 제1 테스트 신호 라인에는 저전위 테스트 신호가 인가되고, 상기 제2 테스트 신호 라인에는 고전위 테스트 신호가 인가되어 상기 테스트 동작이 완료되는
    표시 장치용 어레이 기판.
  6. 제2항에 있어서,
    상기 테스트 동작의 수행 결과 상기 제1 테스트 트랜지스터 및 상기 제2 테스트 트랜지스터 중 적어도 하나가 손상될 경우, 손상된 테스트 트랜지스터와 연결된 게이트 라인 및 손상된 테스트 트랜지스터와 연결된 게이트 라인과 연결된 화소 회로부에 단락이 발생한 것으로 판별되는
    표시 장치용 어레이 기판.
KR1020170183607A 2017-12-29 2017-12-29 표시 장치용 어레이 기판 KR102504467B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170183607A KR102504467B1 (ko) 2017-12-29 2017-12-29 표시 장치용 어레이 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170183607A KR102504467B1 (ko) 2017-12-29 2017-12-29 표시 장치용 어레이 기판

Publications (2)

Publication Number Publication Date
KR20190081228A true KR20190081228A (ko) 2019-07-09
KR102504467B1 KR102504467B1 (ko) 2023-02-27

Family

ID=67261734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170183607A KR102504467B1 (ko) 2017-12-29 2017-12-29 표시 장치용 어레이 기판

Country Status (1)

Country Link
KR (1) KR102504467B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022062465A1 (zh) * 2020-09-28 2022-03-31 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080062264A (ko) * 2006-12-29 2008-07-03 엘지디스플레이 주식회사 액정표시장치용 어레이 기판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080062264A (ko) * 2006-12-29 2008-07-03 엘지디스플레이 주식회사 액정표시장치용 어레이 기판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022062465A1 (zh) * 2020-09-28 2022-03-31 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
US11997899B2 (en) 2020-09-28 2024-05-28 Boe Technology Group Co., Ltd. Pixel circuit, pixel driving method, display panel and display device

Also Published As

Publication number Publication date
KR102504467B1 (ko) 2023-02-27

Similar Documents

Publication Publication Date Title
US9595213B2 (en) Organic light-emitting display panel
CN104867430B (zh) 显示设备
US11217128B2 (en) Display panel and method for detecting cracks in display panel
US7265572B2 (en) Image display device and method of testing the same
CN114464118B (zh) 显示面板及测试该显示面板的方法
US9262952B2 (en) Organic light emitting display panel
KR101064403B1 (ko) 원장검사가 가능한 유기전계발광 표시장치의 모기판 및 그의 원장검사방법
KR102527995B1 (ko) 단락 검사 회로 및 이를 포함하는 표시 장치
JP6034033B2 (ja) 配線および逆多重化部の不良検出方法、不良検出装置および不良検出装置を含む表示パネル
KR102058611B1 (ko) 검사 장치와, 이를 이용한 배선 및 원장 검사 방법
US9047802B2 (en) Organic light emitting display device and testing method thereof
KR100941834B1 (ko) 유기전계발광 표시장치의 모기판 및 그 에이징 방법
CN101196662B (zh) 显示装置和制造显示装置的方法
KR102470210B1 (ko) 검사 시스템 및 이를 이용한 표시 셀의 검사 방법
US9298055B2 (en) Array substrate, method of disconnection inspecting gate lead wire and source lead wire in the array substrate, method of inspecting the array substrate, and liquid crystal display device
KR101550251B1 (ko) 표시 패널의 테스트 방법 및 이를 수행하기 위한 테스트 장치
KR20130000960A (ko) 검사패드부를 포함하는 표시패널 및 평판표시장치
US7053649B1 (en) Image display device and method of testing the same
KR102450337B1 (ko) 표시 장치 및 이의 검사 방법
KR102504467B1 (ko) 표시 장치용 어레이 기판
US8159646B2 (en) Active device array substrate with particular test circuit
KR20160084963A (ko) 액정 표시 장치
KR20150078559A (ko) 표시장치
KR20080022354A (ko) 액정표시장치
KR20070082230A (ko) 액정 표시 장치용 테스트 장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant