KR20190067334A - Light emitting device and display device using the same - Google Patents
Light emitting device and display device using the same Download PDFInfo
- Publication number
- KR20190067334A KR20190067334A KR1020170167167A KR20170167167A KR20190067334A KR 20190067334 A KR20190067334 A KR 20190067334A KR 1020170167167 A KR1020170167167 A KR 1020170167167A KR 20170167167 A KR20170167167 A KR 20170167167A KR 20190067334 A KR20190067334 A KR 20190067334A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- semiconductor layer
- type semiconductor
- light emitting
- type
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/18—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to reversal of direct current
Abstract
Description
본 발명은 발광 소자 및 이를 이용한 표시 장치에 관한 것으로서, 보다 상세하게는 발광 소자를 더욱 안정하게 배치할 수 있는 발광 소자 및 이를 이용한 표시 장치를 제공하는 것이다.BACKGROUND OF THE
표시 장치는 텔레비전 또는 모니터의 표시 장치 이외에도 노트북 컴퓨터, 태블릿 컴퓨터, 스마트폰, 휴대용 표시 기기 및 휴대용 정보 기기 등의 표시 화면으로 널리 사용되고 있다.The display device is widely used as a display screen of a notebook computer, a tablet computer, a smart phone, a portable display device, and a portable information device in addition to a display device of a television or a monitor.
표시 장치는 반사형 표시 장치와 발광형 표시 장치로 구분될 수 있는데, 반사형 표시 장치는 자연광 또는 표시 장치의 외부 조명에서 나오는 빛이 표시 장치에 반사되어 정보를 표시하는 방식의 표시 장치이고 발광형 표시 장치는 발광 소자 또는 광원을 표시 장치에 내장하고, 내장된 발광 소자 또는 광원에서 발생하는 빛을 사용하여 정보를 표시하는 방식이다.The display device can be divided into a reflection type display device and a light emission type display device. The reflection type display device is a display device in which natural light or light emitted from external light of the display device is reflected by the display device to display information, A display device includes a light emitting device or a light source built in a display device, and displays information using light emitted from a light emitting device or a light source.
내장된 발광 소자는 다양한 빛의 파장을 발광할 수 있는 발광 소자를 사용하기도 하고 백색 또는 블루의 빛을 발광하는 발광 소자와 함께 발광 빛의 파장을 변화시킬 수 있는 컬러필터를 사용하기도 한다.The built-in light emitting device may use a light emitting device capable of emitting various wavelengths of light, a light emitting device emitting white or blue light, and a color filter capable of changing the wavelength of emitted light.
이와 같이, 표시 장치로서 이미지를 구현하기 위하여 복수의 발광 소자를 표시 장치의 기판상에 배치하되, 각각의 발광 소자를 개별적으로 발광하도록 컨트롤하기 위해 구동 신호 또는 구동 전류를 공급하는 구동 소자를 발광 소자와 함께 기판상에 배치하여, 기판상에 배치된 복수의 발광 소자를 표시하고자 하는 정보의 배열대로 해석하여 기판상에 표시하도록 한다.In order to realize an image as a display device, a plurality of light emitting elements are disposed on a substrate of a display device, and a driving element for supplying a driving signal or a driving current to control each light emitting element to emit light individually is called a light emitting element And a plurality of light emitting devices arranged on the substrate are analyzed in accordance with the arrangement of information to be displayed and displayed on the substrate.
다시 설명하자면, 이와 같은 표시 장치는 복수의 화소가 배치되고, 각각의 화소는 구동 소자인 스위칭 소자로서 박막 트랜지스터(Thin Film Transistor)를 이용하고, 박막 트랜지스터에 연결되어 구동됨으로써 표시 장치는 각각의 화소의 동작에 의해 영상을 표시한다.To be more specific, in such a display device, a plurality of pixels are arranged, each pixel is driven by a thin film transistor (Thin Film Transistor) as a switching element, which is a driving element, and connected to the thin film transistor, The image is displayed.
박막 트랜지스터가 사용된 대표적인 표시 장치로서는 액정 표시 장치와 유기 발광 표시 장치가 있다. 그 중 액정 표시 장치는 자체 발광 방식이 아니기에 액정 표시 장치의 하부(후면)에 빛을 발광하도록 배치된 백라이트 유닛(Backlight unit)이 필요하다. 이러한 부가적인 백라이트 유닛에 의해 액정 표시 장치는 두께가 증가하고, 플렉서블하거나 원형과 같은 다양한 형태의 디자인으로 표시 장치를 구현하는데 제한이 있으며, 휘도 및 응답 속도가 저하될 수 있다.Representative display devices using thin film transistors include liquid crystal display devices and organic light emitting display devices. Since the liquid crystal display device is not a self-emitting type, a backlight unit is required to emit light at a lower portion (rear surface) of the liquid crystal display device. With this additional backlight unit, the thickness of the liquid crystal display device is increased, and there are restrictions on implementing a display device in various forms of design such as a flexible or circular shape, and luminance and response speed may be lowered.
한편으로, 자체 발광 소자가 있는 표시 장치는 광원을 내장하는 표시 장치보다 얇게 구현될 수 있고, 플렉서블하고 접을 수 있는 표시 장치를 구현할 수 있는 장점이 있다.On the other hand, a display device having a self-luminous device can be realized to be thinner than a display device having a light source, and a flexible and foldable display device can be realized.
이와 같은 자체 발광 소자가 있는 표시 장치는 발광층으로 유기물을 포함하는 유기 발광 표시 장치와 마이크로 엘이디 소자를 발광 소자로 사용하는 마이크로 엘이디 표시 장치 등이 있을 수 있는데, 유기 발광 표시 장치 또는 마이크로 엘이디 표시 장치와 같은 자체 표시 장치는 별도의 광원이 필요없기에 더욱 얇거나 다양한 형태의 표시 장치로 활용될 수 있다.A display device having such a self-luminous device may include an organic light emitting display device including an organic material as a light emitting layer and a micro-LED display device using a micro-LED device as a light emitting device. The organic light emitting display device or the micro- Since the same display device does not need a separate light source, it can be used as a thinner or various display device.
그러나, 유기물을 사용하는 유기 발광 표시 장치는 별도의 광원이 필요하지 않는 반면에 수분과 산소의 침투에 의한 유기 발광층과 전극 간의 산화현상 등 불량 화소가 발생되기 쉬우므로 산소와 수분의 침투를 최소화하기 위한 다양한 기술적 구성이 추가적으로 요구된다.However, since an organic light emitting display using an organic material does not require a separate light source, it is easy to generate defective pixels such as an oxidation phenomenon between an organic light emitting layer and an electrode due to penetration of moisture and oxygen, thereby minimizing penetration of oxygen and moisture Various technical constructions are additionally required.
상술한 문제에 대하여, 최근에는, 미세한 크기의 마이크로 엘이디 소자(Micro light emitting diode, 이하 'LED 소자')를 발광 소자로 사용하는 표시 장치에 대한 연구 및 개발이 진행되고 있으며, 이러한 발광 표시 장치는 고화질과 고신뢰성을 갖기 때문에 차세대 표시 장치로서 각광받고 있다.In recent years, research and development of a display device using a micro-sized light emitting diode (hereinafter, referred to as 'LED device') as a light emitting device have been progressing. And has been attracting attention as a next-generation display device because of its high image quality and high reliability.
LED 소자는 반도체에 전류를 흘려주면 빛을 내는 성질을 이용한 반도체 발광 소자로 조명, TV, 각종 표시 장치 등에 널리 활용되고 있다. LED 소자는 n형 반도체층과 p형 반도체층, 그리고 그 사이에 있는 활성층으로 구성된다. 전류를 흘려주면 n형 반도체층 부분에는 전자가, p형 반도체층 부분에는 정공이 있다가 활성층에서 결합하여 빛을 낸다.An LED device is a semiconductor light emitting device that uses a property of emitting light when a current is flowed into the semiconductor, and is widely used for lighting, TV, and various display devices. The LED element is composed of an n-type semiconductor layer and a p-type semiconductor layer, and an active layer therebetween. When current is applied, electrons are present in the n-type semiconductor layer portion and holes are present in the p-type semiconductor layer portion, and light is emitted from the active layer.
LED 소자는 GaN과 같은 화합물 반도체로 구성되어 무기 재료 특성상 고 전류를 주입할 수 있어 고휘도를 구현할 수 있고, 열, 수분, 산소 등 환경 영향성이 낮아 고신뢰성을 갖는다.The LED device is composed of a compound semiconductor such as GaN, and can inject a high current due to the characteristics of an inorganic material, thereby realizing a high brightness and has high reliability due to low environmental impact such as heat, moisture and oxygen.
또한, LED 소자는 내부 양자 효율이 90% 수준으로 유기 발광 표시 장치보다 높으므로 고휘도의 영상을 표시할 수 있으면서, 소모 전력이 낮은 표시 장치를 구현할 수 있는 장점이 있다.In addition, since the internal quantum efficiency of the LED device is higher than that of the organic light emitting display device at the level of 90%, it is possible to display a high-brightness image and realize a display device with low power consumption.
또한, 유기 발광 표시 장치와는 달리 무기물을 사용하기에 산소와 수분의 영향이 미미한 수준으로 산소와 수분의 침투를 최소화하기 위한 별도의 봉지막 또는 봉지기판이 필요가 없으므로, 봉지막 또는 봉지기판을 배치함으로써 발생할 수 있는 마진 영역인 표시 장치의 비표시 영역을 최소화할 수 있는 장점이 있다.In addition, unlike an organic light emitting diode display, since an inorganic material is used, a separate sealing film or sealing substrate for minimizing penetration of oxygen and moisture at a level of insignificant influence of oxygen and moisture is not required, There is an advantage that the non-display area of the display device, which is a margin area that can be generated by disposition, can be minimized.
그러나, LED 소자와 같은 발광 소자는 별도의 반도체 기판을 사용하여 형성한 뒤, 표시 장치에 이식해야 하는 절차 등이 필요할 수 있다. 상술한 바와 같은 장점을 갖는 표시 장치를 제공하기 위하여서는 발광 소자를 표시 장치에 올바른 위치에 배치하는 기술과 배치하는 과정에서 발생할 수 있는 오류를 최소화할 수 있는 기술들이 필요하고, 이에 대한 많은 연구 활동들이 이루어지고 있다.However, a light emitting element such as an LED element may need to be formed by using a separate semiconductor substrate and then transferred to a display device. In order to provide a display device having the advantages as described above, there is a need for a technique of disposing a light emitting device at a correct position on a display device and techniques capable of minimizing an error that may occur in the process of disposing the light emitting device. .
상술한 바와 같이 단위 화소의 발광 소자로 LED 소자가 사용된 발광 표시 장치를 구현하기 위해서는 몇 가지 기술적인 요구사항이 있다. 우선, 사파이어(Sapphire) 또는 실리콘(Si)과 같은 반도체 웨이퍼(wafer) 기판 상에 LED 소자를 결정화시키고, 결정화된 복수의 LED 칩을 구동소자가 있는 기판에 이동시키되 각각의 화소에 대응하는 위치에 LED 소자를 위치시키는 정교한 전사 공정이 요구된다.As described above, there are several technical requirements for implementing a light emitting display device in which an LED element is used as a light emitting element of a unit pixel. First, an LED element is crystallized on a semiconductor wafer substrate such as sapphire or silicon (Si), and a plurality of crystallized LED chips are moved to a substrate having a driving element, A sophisticated transfer process for positioning the LED element is required.
LED 소자는 무기재료를 사용하여 형성할 수 있으나, 결정화하여 형성할 필요가 있고, GaN과 같은 무기재료를 결정화하려면, 결정화를 유도할 수 있는 기판상에서 무기재료를 결정화하여야 한다. 이와 같이 무기재료의 결정화를 효율적으로 유도할 수 있는 기판은 반도체 기판이며, 상술한 바와 같이 반도체 기판상에서 무기재료를 결정화시키어야 한다.The LED element can be formed using an inorganic material, but it needs to be formed by crystallization. In order to crystallize an inorganic material such as GaN, the inorganic material must crystallize on a substrate capable of inducing crystallization. The substrate on which the crystallization of the inorganic material can efficiently be induced is a semiconductor substrate, and the inorganic material must be crystallized on the semiconductor substrate as described above.
LED 소자를 결정화하는 공정은 에피택시(epitaxy), 에피텍셜 성장(epitaxial groth) 또는 에피공정이라고도 지칭한다. 에피공정은 어떤 결정의 표면에서 특정한 방위 관계를 취해 성장하는 일을 의미하는데, LED 소자의 소자구조를 형성하기 위해서는 기판 위에 GaN계 화합물 반도체를 pn접합 다이오드 형태로 쌓아 올려야 하는데 이때 각각의 층은 밑의 층의 결정성을 이어받아 성장하게 된다.The process of crystallizing the LED element is also referred to as epitaxy, epitaxial growth, or an epitaxial process. In order to form the device structure of an LED device, a GaN-based compound semiconductor should be stacked on a substrate in the form of a pn junction diode, Lt; RTI ID = 0.0 > crystallinity. ≪ / RTI >
이때, 결정 내부의 결함은 전자와 정공의 재합과정(Electron-hole recombination process)에서 비발광 센터(nonradiative center)로 작용하기 때문에 광자(photon)를 이용하는 LED 소자에서는 각 층을 형성하는 결정들의 결정성이 소자 효율에 결정적인 영향을 미치게 된다.In this case, since the defects in the crystal act as a nonradiative center in the electron-hole recombination process, the crystallinity of the crystals forming each layer in a photon- Which has a decisive influence on the device efficiency.
현재 주로 사용되는 기판으로는 상술한 사파이어(Sapphire)기판이 주로 사용되며, 근래에는 GaN를 베이스로 하는 기판 등에 대한 연구활동이 활발히 이루어지고 있다.The sapphire substrate described above is mainly used as a substrate mainly used at present, and recently, a research activity on a substrate based on GaN has actively been performed.
이와 같이 LED 발광 소자를 구성하는 GaN과 같은 무기재료를 반도체 기판상에 결정화함에 있어 소요되는 반도체 기판의 높은 가격으로 인해 단순한 조명 또는 백라이트에 사용되는 광원으로서의 LED가 아닌 표시 장치의 발광 화소로서 다량의 LED를 사용하게 되는 경우 제조 비용이 높아지는 문제점이 있다.Because of the high price of a semiconductor substrate required for crystallizing an inorganic material such as GaN, which constitutes an LED light emitting element, on a semiconductor substrate, a large amount of light emitting pixels of a display device, rather than an LED used as a light source for simple illumination or backlighting There is a problem that the manufacturing cost is increased when the LED is used.
또한, 상술한 바와 같이 반도체 기판상에 형성된 LED 소자는 표시 장치를 구성하는 기판으로 전사(Transfer)하는 단계가 필요하게 되는데, 이 과정에서 반도체 기판에 형성된 LED 소자를 분리하는데에 어려움이 있고, 분리된 LED 소자를 원하는 지점에 바르게 이식(transplant)할 때에도 많은 어려움이 있을 수 있다.In addition, as described above, the LED element formed on the semiconductor substrate requires a step of transferring to the substrate constituting the display device. In this process, it is difficult to separate the LED element formed on the semiconductor substrate, There is also a great deal of difficulty in correctly transcribing the LED element to a desired spot.
반도체 기판상에 형성된 LED 소자를 표시 장치를 구형하는 기판으로 전사하는 데 있어 PDMS와 같은 고분자물질을 사용한 전사용 기판을 사용하는 방법, 전자기나 정전기를 이용한 전사 방법 또는 물리적으로 한 개의 소자씩 집어서 옮기는 방법 등 다양한 전사 방법이 사용가능하다. A method of transferring an LED device formed on a semiconductor substrate to a substrate having a spherical shape, a method of using a transfer substrate using a polymer material such as PDMS, a transfer method using an electromagnetic or electrostatic charge, Transfer methods such as transfer method can be used.
이와 같은, 전사공정은 표시 장치를 구현하는 공정의 생산성과 연관이 있으며, 대량 생산을 위하여서는 LED 소자를 한 개씩 옮기는 방법은 비효율적이라 할 수 있겠다.Such a transfer process is related to the productivity of the process of implementing the display device, and the method of moving the LED device one by one for mass production may be inefficient.
이에 고분자 물질을 사용한 전사용 기판을 사용하여 복수 개의 LED 소자를 반도체 기판에서 분리하여 표시 장치를 구성하는 기판, 특히 박막 트랜지스터에 배치된 구동소자 및 전원전극과 연결된 패드 전극 상에 올바르게 위치하는 데 있어 정교한 전사 공정 또는 공법이 필요하게 되었다.Therefore, a plurality of LED elements are separated from a semiconductor substrate by using a transfer substrate using a polymer material and are properly positioned on a substrate constituting a display device, in particular, on a driving element arranged in a thin film transistor and a pad electrode connected to a power electrode A sophisticated transferring process or method has become necessary.
상술한 전사공정 중에 또는 전사공정 이후에 이어지는 후속 공정 중에 LED 소자는 진동 또는 열등의 조건에 따라 움직이거나 전사되는 과정에서 LED 소자가 뒤집히어 전사되는 등 불량이 발생될 수 있으며, 이러한 불량을 발견하고 복구하는데 많은 어려움이 있었다.During the subsequent transfer process subsequent to the transferring process or after the transfer process, the LED device may be defective such that the LED device is inverted and transferred during movement or transfer according to the conditions of vibration or inferiority. There were many difficulties in recovering.
전사 공정시 LED 소자를 올바르게 위치하지 못하여 발생할 수 있는 불량에 대하여 조금 더 상세히 설명하되 일반적인 전사 공정을 예로 들어 설명하자면, 다음과 같다.The defects that may occur when the LED device is not properly positioned during the transferring process will be described in detail in detail. Hereinafter, a general transfer process will be described as an example.
우선, 반도체 기판상에 LED 소자를 형성하고 전극을 형성하여 개별 LED 소자로서 완성시킨다. 이후, 반도체 기판과 PDMS기판(이후에는 '전사기판'이라 한다)을 접촉시키되, 전사기판은 반도체 기판상에 형성된 LED 소자를 화소의 픽셀 피치만큼의 거리를 고려하여 반도체 기판에서 LED 소자를 전사기판으로 전사시키어야 하기에 전사기판상에는 표시 장치의 픽셀피치를 고려한 LED 소자를 받기 위한 돌기형상 등이 돌출되어 배치되게 된다.First, an LED element is formed on a semiconductor substrate and an electrode is formed to complete it as an individual LED element. Then, the semiconductor substrate is brought into contact with a PDMS substrate (hereinafter referred to as a " transfer substrate "), and the transfer substrate is a substrate in which LED elements formed on a semiconductor substrate are divided into pixel regions, A projection shape or the like for receiving the LED element considering the pixel pitch of the display device is protruded and disposed on the transfer substrate.
이후, 반도체 기판의 배면을 통해 LED 소자로 레이저를 조사하여 LED 소자를 반도체 기판에서 떼어내게 되는데, 이때 레이저를 조사하는 과정에서 LED 소자는 반도체 기판에서 분리될 때 반도체 기판의 GaN 물질이 레이저의 높은 에너지에 의해 에너지의 집중으로 물리적으로 급격한 확장이 일어날 수 있고, 이로 인해 충격이 발생할 수 있다. 이와 같은 현상으로 인해 전사기판에 LED 소자가 전사될 때 LED 소자가 뒤집어 지거나 좌우가 틀어져서 전사될 수 있다(이를 1차 전사라 한다).Thereafter, the LED element is detached from the semiconductor substrate by irradiating the LED element with the LED element through the rear surface of the semiconductor substrate. At this time, when the LED element is separated from the semiconductor substrate during the laser irradiation, Energy can cause physical expansion of energy into the concentration of energy, resulting in shock. Due to such a phenomenon, when the LED element is transferred to the transfer substrate, the LED element can be turned upside down or turned right and left to be transferred (referred to as primary transfer).
이후, 전사기판에 전사된 LED 소자를 표시 장치를 구성하는 기판상에 전사하게 되는데, 박막 트랜지스터가 있는 기판상에 상기 박막 트랜지스터를 절연/보호 하는 보호층을 배치한 뒤 보호층 상에 접착층을 배치한다.Thereafter, the LED element transferred to the transfer substrate is transferred onto the substrate constituting the display device. After the protective layer for insulating / protecting the thin film transistor is disposed on the substrate having the thin film transistor, an adhesive layer is placed on the protective layer do.
전사기판과 표시 장치의 기판을 접촉시키어 압력을 가하게 되면, 전사기판에 전사된 LED 소자는 상술한 보호층 상에 있는 접착층에 의해 표시 장치의 기판 측으로 전사되게 된다.When the transfer substrate is brought into contact with the substrate of the display device to apply pressure, the LED element transferred to the transfer substrate is transferred to the substrate side of the display device by the adhesive layer on the protective layer.
이때, 전사기판과 LED 소자의 접착력은 표시 장치를 구성하는 기판과 LED 소자의 접착력보다 작게 되도록 하면, 전사기판상의 LED 소자는 표시 장치의 기판으로 전사되게 된다(이를 2차 전사라 한다).At this time, if the adhesive force between the transfer substrate and the LED element is made smaller than the adhesive force between the substrate and the LED element constituting the display device, the LED element on the transfer substrate is transferred to the substrate of the display device (this is referred to as secondary transfer).
반도체 기판과 표시 장치를 구성하는 기판은 기본적으로 그 크기가 상이하며 통상적으로 표시 장치를 구성하는 기판이 크디. 이러한 면적, 크기의 차이로 인해 상술한 1차 및 2차 전사를 반복하여 표시 장치의 기판의 구역별로 복수로 수행하면, 표시 장치에 LED 소자를 전사할 수 있게 된다.The semiconductor substrate and the substrate constituting the display device are basically different in size from each other, and the substrate constituting the display device is usually a CRD. If the primary and secondary transfer are repeatedly performed for a plurality of regions of the substrate of the display device due to such difference in area and size, the LED device can be transferred to the display device.
반도체 기판에 형성된 LED 소자는 그 종류에 따라 레드, 블루 및 그린의 LED 소자일 수 있으며, 또는 백색 LED 소자일 수 있다. 서로 다른 파장의 빛을 발광하는 LED 소자를 사용하여 표시 장치의 화소를 구현하는 방식에서 상술한 1차 및 2차 전사의 횟수는 더욱 증가할 수 있다.The LED element formed on the semiconductor substrate may be an LED element of red, blue and green depending on the type thereof, or may be a white LED element. The number of primary and secondary transfers described above can be further increased in the method of implementing pixels of a display device by using an LED element emitting light of different wavelengths.
한편, LED 소자는 대표적인 PN접합 다이오드의 일종으로 다이오드의 특성상 전류는 특정 방향으로 흐를 수 밖에 없으며 일반적으로 순방향 전압(Forward bias)에 대해 전자와 정공의 결합을 통한 전계 발광 효과로 발광하게 되는데, PN접합에서 전자가 가지는 에너지가 직접 빛 에너지로 변환되기 때문에 거시적으로 열이나 운동에너지를 필요로 하지 않는다. 전극으로부터 반도체에 주입된 전자와 양공은 다른 에너지띠(전도띠나 원자가띠)를 흘러 PN 접합부 부근에서 띠틈을 넘어 재결합한다. 재결합할 때 거의 띠틈에 상당한 에너지가 광자, 즉 빛으로 방출된다.LEDs are a typical type of PN junction diode. Due to the nature of the diode, the current can only flow in a specific direction. In general, the LED emits light with an electroluminescence effect through the combination of electrons and holes with respect to a forward voltage. Since the energy of an electron in a junction is directly converted into light energy, it does not require heat or kinetic energy macroscopically. Electrons and holes injected into the semiconductor from the electrode flow through different energy bands (conduction band or valence band) and recombine over the band junction near the PN junction. When recombining, a considerable amount of energy is emitted into the photons, that is, light.
1차 및 2차 전사하는 과정에서 상술한 바와 같이 LED 소자는 뒤집히거나 방향이 틀어질 수 있으며 이는 표시 장치의 불량 화소가 증가시키어 제조 비용을 증가시키는 문제가 있었다. 이에, 본 발명의 발명자들은 발광소자인 LED 소자를 더욱 안정하게 배치할 수 있는 발광 소자 및 이를 이용한 표시 장치를 발명하였다.As described above, during the primary and secondary transfer processes, the LED element may be inverted or deflected, which increases defective pixels in the display device and increases manufacturing cost. The inventors of the present invention have invented a light emitting device and a display device using the same that can more reliably arrange an LED element as a light emitting element.
한편, 역방향 전압(Reverse bias)의 경우 전자와 정공이 빠져나가 공핍 현상에 의해 밴드갭이 더욱 커지게 되어 전류가 흐르지 않게 된다. 그러나, 역방향 전압이 매우 커지게 되는 경우, 즉 항복전압까지 상승하는 경우 PN접합에서 터널링이 생성되어 전류가 흐르게 되는데, 이때의 급격한 전류의 흐름에 의해 LED 소자를 비롯한 박막 트랜지스터가 손상될 수 있는 위험이 있다. 이에, 본 발명의 발명자들은 정전기등의 불규칙한 전류의 흐름이 발생하여도 발광 소자와 구동소자의 손상을 최소화할 수 있는 발광 소자 및 이를 이용한 표시 장치를 발명하였다. On the other hand, in the case of a reverse bias, electrons and holes are escaped and the band gap becomes larger due to the depletion phenomenon, so that the current does not flow. However, when the reverse voltage becomes very large, that is, when the voltage rises to the breakdown voltage, tunneling is generated in the PN junction to cause a current to flow. In this case, a sudden current flow may damage the thin film transistor . Accordingly, the inventors of the present invention have invented a light emitting device and a display device using the same that can minimize damage to a light emitting device and a driving device even when a flow of an irregular current such as static electricity occurs.
본 발명의 일 실시예에 따른 해결 과제는 발광 소자를 전사하여 배치하는 과정에서 발광 소자가 뒤집혀 지더래도 전기적인 연결을 이룰 수 있도록 하여 표시 장치의 불량률을 최소화할 수 있는 발광 소자 및 이를 이용한 표시 장치를 제공하는 것이다.A solution to the problem of the present invention is to provide a light emitting device capable of minimizing a defective rate of a display device by allowing an electrical connection even when the light emitting device is turned over in a process of transferring and arranging the light emitting device, .
본 발명의 또 다른 실시예에 따른 해결 과제는 정전기 등의 이상 전류가 발생할 경우 발광 소자와 구동 소자의 손상을 최소화할 수 있는 발광 소자 및 이를 이용한 표시 장치를 제공하는 것이다.Another object of the present invention is to provide a light emitting device capable of minimizing damage to a light emitting device and a driving device when an abnormal current such as static electricity is generated, and a display device using the same.
본 발명의 일 실시예에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The solutions according to one embodiment of the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.
본 발명의 일 실시예에 따른 발광 소자를 기판에 안정적으로 배치할 수 있도록 구성되며, 정전기 등의 비정상 전류에도 손상을 최소화할 수 있는 발광 소자 및 이를 이용한 표시 장치가 제공된다. n형 반도체층, 활성층 및 p형 반도체의 순서로 적층된 발광 소자에 있어서, n형 반도체층 상에 적어도 하나의 n형 전극이 배치되고, p형 반도체층 상에는 적어도 하나의 p형 전극이 배치된다. n형 반도체층은 제1 n형 반도체층과 제2 n형 반도체층으로 구분되도록 제1 격벽을 포함하고, p형 반도체층은 제1 p형 반도체층과 제2 p형 반도체층으로 구분되도록 제2 격벽을 포함한다. 제1 격벽으로 구분된 제1 n형 반도체층과 제2 n형 반도체층 중에서 제2 n형 반도체층은 n형 전극과 절연되며, 적어도 하나의 제1 컨택홀이 배치되어 n형 전극과 제2 p형 반도체층이 전기적으로 연결되고, 제2 격벽으로 구분된 제2 p형 반도체층은 p형 전극과 절연되고, 제2 컨택홀이 배치되어 p형 전극이 제2 컨택홀을 통해 제2 n형 반도체층과 전기적으로 연결되도록 한다. 이와 같이 n형 전극과 p형 전극으로 전자와 정공이 공급되면 제1 n형 반도체층과 제1 p형 반도체층은 순방향 전압이 인가되고 제2 n형 반도체층과 제2 p형 반도체층은 역방향 전압이 전가되게 된다.There is provided a light emitting device capable of stably arranging a light emitting device according to an embodiment of the present invention on a substrate and minimizing damage to an abnormal current such as static electricity and a display device using the same. In the light emitting device in which the n-type semiconductor layer, the active layer and the p-type semiconductor are stacked in this order, at least one n-type electrode is disposed on the n-type semiconductor layer and at least one p-type electrode is disposed on the p- . The n-type semiconductor layer includes a first n-type semiconductor layer and a second n-type semiconductor layer. The p-type semiconductor layer is divided into a first p-type semiconductor layer and a second p- 2 < / RTI > The first n-type semiconductor layer and the second n-type semiconductor layer are separated from each other by the first bank and are insulated from the n-type electrode. At least one first contact hole is formed, the second p-type semiconductor layer separated by the second bank is insulated from the p-type electrode, and the second contact hole is disposed so that the p-type electrode is electrically connected to the second n-type semiconductor layer through the second contact hole, Type semiconductor layer. When electrons and holes are supplied to the n-type electrode and the p-type electrode, a forward voltage is applied to the first n-type semiconductor layer and the first p-type semiconductor layer, and the second n-type semiconductor layer and the second p- The voltage is transferred.
이와 같이, 역방향과 전압에 대해 제1 및 제2 n형 및 p형 반도체층은 역방향 전압은 차단하고 순방향 전압에 대하여 전자와 정공을 결합시킴에 있어서, 발광 소자의 상하 구분없이 동작하여 비정상 전류에 대한 손상을 최소화하면서, 상하 구분없이 발광과 보호기능을 수행할 수 있게 된다.In this way, the first and second n-type and p-type semiconductor layers with respect to the reverse direction and the voltage can block the reverse voltage and couple electrons and holes to the forward voltage, It is possible to perform the light emission and the protection function without distinction of the upper and lower sides while minimizing the damage.
본 발명의 실시예에 따라 발광 소자를 배치하는 공정에 의한 불량을 최소화할 수 있는 발광 소자를 이용함으로써 발광 소자를 배치하는 과정에서 발생할 수 있는 표시 장치의 불량을 줄이어 생산성을 향상시킬 수 있는 효과가 있다. 또한, 상기 발광 소자를 이용함으로써 공정편의성을 증대시킬 수 있는 효과가 있다.According to the embodiment of the present invention, by using a light emitting element capable of minimizing defects due to the step of disposing the light emitting element, it is possible to reduce the defects of the display device that may occur during the process of disposing the light emitting element, . In addition, the use of the light emitting element has the effect of increasing process convenience.
본 발명의 일 실시예에 따라 역방향 전압에 의한 발광 소자와 구동 소자의 손상을 최소화할 수 있는 발광 소자를 사용함으로써 수명 안정성을 향상시키고 제품 신뢰성을 향상시킬 수 있다.According to an embodiment of the present invention, by using a light emitting element capable of minimizing the damage of the light emitting element and the driving element due to the reverse voltage, the life stability can be improved and the reliability of the product can be improved.
본 발명의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the following description.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 발명의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.The scope of the claims is not limited by the matters described in the contents of the invention, as the contents of the invention described in the problems, the solutions to the problems and the effects to be solved do not specify essential features of the claims.
도 1은 본 발명의 일 실시예에 따른 발광 표시 장치의 개략적인 평면도이다.
도 2는 도 1에 도시된 일 실시예에 따른 단위 화소의 구성을 설명하기 위한 개략적인 회로도이다.
도 3은 본 발명의 일 실시예에 따른 발광 소자가 배치된 표시 장치를 설명하기 위한 개략적인 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 사시도이다.
도 4b는 도 4a에 도시된 발광 소자를 설명하기 위한 A-A'에 따른 개략적인 단면도이다.
도 5a는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 개략적인 사시도이다.
도 5b는 도 5a에 도시된 발광 소자를 설명하기 위한 A-A'에 따른 개략적인 단면도이다.
도 6a 내지 도 6b는 본 발명의 일 실시예에 따른 발광 소자의 다양한 사용예를 설명하기 위한 개략적인 단면도이다.
도 7a 내지 도 7c는 본 발명에 따른 발광 소자의 다양한 실시예를 설명하기 위한 개략적인 도면이다.1 is a schematic plan view of a light emitting display according to an embodiment of the present invention.
FIG. 2 is a schematic circuit diagram for explaining a configuration of a unit pixel according to the embodiment shown in FIG. 1. Referring to FIG.
3 is a schematic cross-sectional view illustrating a display device in which a light emitting device according to an embodiment of the present invention is disposed.
4A is a schematic perspective view illustrating a light emitting device according to an embodiment of the present invention.
4B is a schematic cross-sectional view taken along the line A-A 'for illustrating the light emitting device shown in FIG. 4A.
5A is a schematic perspective view illustrating a light emitting device according to another embodiment of the present invention.
5B is a schematic cross-sectional view along the line A-A 'for explaining the light emitting device shown in FIG. 5A.
6A and 6B are schematic cross-sectional views illustrating various examples of use of a light emitting device according to an embodiment of the present invention.
7A to 7C are schematic views for explaining various embodiments of the light emitting device according to the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. The shapes, sizes, ratios, angles, numbers, and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited thereto. Like reference numerals refer to like elements throughout the specification. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. Where the terms "comprises", "having", "done", and the like are used in this specification, other portions may be added unless "only" is used. Unless the context clearly dictates otherwise, including the plural unless the context clearly dictates otherwise.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or " direct " is not used, one or more other portions may be located between the two portions.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if the temporal relationship is described by 'after', 'after', 'after', 'before', etc., May not be continuous unless they are not used.
신호의 흐름 관계에 대한 설명일 경우, 예를 들어, 'A 노드에서 B 노드로 신호가 전달된다'는 경우에도 '바로' 또는 '직접'이 사용되지 않은 이상, A 노드에서 다른 노드를 경유하여 B 노드로 신호가 전달되는 경우를 포함할 수 있다.In the case of a description of the signal flow relationship, for example, even if 'signal is transmitted from node A to node B' And a case where a signal is transmitted to the B-node.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.The first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.It is to be understood that each of the features of the various embodiments of the present invention may be combined or combined with each other, partially or wholly, technically various interlocking and driving, and that the embodiments may be practiced independently of each other, It is possible.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.Various embodiments of the present invention will now be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 발광 표시 장치의 개략적인 평면도이며 도 2는 도 1에 도시된 일 실시예에 따른 단위 화소의 구성을 설명하기 위한 개략적인 회로도이다. 도 1 및 도 2를 참조하여 설명하면, 본 발명의 일 실시예에 따른 발광 표시 장치(100)는 복수의 단위픽셀(UP)이 있는 표시영역(AA)과 비표시영역(IA)이 정의된 기판(110)을 포함한다.FIG. 1 is a schematic plan view of a light emitting display according to an embodiment of the present invention, and FIG. 2 is a schematic circuit diagram for explaining the structure of a unit pixel according to the embodiment shown in FIG. 1 and 2, a
단위픽셀(UP)은 기판(110)의 전면(110a)에 있는 복수의 서브픽셀(SP1, SP2, SP3)로 구성될 수 있으며 통상적으로 레드(Red), 블루(Blue) 및 그린(Green)의 빛을 발광하는 서브픽셀(SP1, SP2, SP3)을 포함할 수 있으나 이에 한정되지 않고, 화이트(White)등의 빛을 발하는 서브픽셀을 포함할 수 있다.The unit pixel UP may be composed of a plurality of sub-pixels SP1, SP2 and SP3 on the
상기 기판(110)은 박막 트랜지스터 어레이 기판으로서, 유리 또는 플라스틱 재질로 이루어질 수 있으며, 두 장 이상의 기판의 합착 또는 두 층 이상의 층으로 구분되는 기판일 수 있다. 비표시영역(IA)은 표시영역(AA)을 제외한 기판(110)상의 영역으로 정의될 수 있는데, 상대적으로 매우 좁은 폭을 가질 수 있으며, 베젤(Bezel)영역으로 정의될 수 있다.The
복수의 단위픽셀(UP) 각각은 표시영역(AA)에 배치된다. 이때, 복수의 단위픽셀(UP) 각각은 X축 방향을 따라 미리 결정된 제1 기준 픽셀 피치를 가지게 되고 Y축 방향을 따라 미리 설정된 제2 기준 픽셀 피치를 가지도록 표시영역(AA)에 배치된다. 제1 기준 픽셀 피치는 인접한 단위픽셀(UP) 각각의 정 중앙부 간의 거리로 정의될 수 있으며, 제2 기준 픽셀 피치는 제1 기준 픽셀 피치와 유사하게 기준 방향으로 인접한 단위픽셀(UP) 각각의 정 중앙부 간의 거리로 정의될 수 있다.Each of the plurality of unit pixels UP is arranged in the display area AA. At this time, each of the plurality of unit pixels UP has a predetermined first reference pixel pitch along the X-axis direction and is arranged in the display area AA so as to have a predetermined second reference pixel pitch along the Y-axis direction. The first reference pixel pitch may be defined as a distance between right and left center portions of each adjacent unit pixel UP, and the second reference pixel pitch may be defined as a distance between each of the unit pixels UP adjacent in the reference direction similar to the first reference pixel pitch. And can be defined as the distance between the center portions.
한편, 단위픽셀(UP)을 이루는 서브픽셀(SP1, SP2, SP3) 간의 거리 또한 제1 기준 픽셀 피치 및 제2 기준 픽셀 피치와 유사하게 제1 기준 서브픽셀 피치 및 제2 기준 서브픽셀 피치로 정의될 수 있다.The distance between the sub-pixels SP1, SP2 and SP3 constituting the unit pixel UP is also defined as a first reference sub-pixel pitch and a second reference sub-pixel pitch similar to the first reference pixel pitch and the second reference pixel pitch. .
LED 소자(150)를 포함하는 발광 표시 장치(100)는 비표시영역(IA)의 폭이 상술한 픽셀 피치 혹은 서브픽셀 피치보다 작을 수 있으며, 픽셀 피치 혹은 서브픽셀 피치보다 같거나 작은 길이의 비표시영역(IA)을 갖는 발광 표시 장치(100)로 멀티 스크린 표시 장치를 구성하는 경우, 비표시영역(IA)이 픽셀 피치 또는 서브픽셀 피치보다 작으므로 베젤영역이 실질적으로 없는 멀티 스크린 표시 장치를 구현할 수 있게 된다.The width of the non-display area IA may be smaller than the pixel pitch or the subpixel pitch described above, and the width of the non-display area IA may be smaller than the pixel pitch or the subpixel pitch. When the multi-screen display device is configured with the light emitting
상술한 바와 같은, 베젤영역이 실질적으로 없거나 최소화된, 멀티 스크린 방식의 표시 장치를 구현하기 위해 발광 표시 장치(100)는 표시영역(AA) 내에서 제1 기준 픽셀 피치, 제2 기준 픽셀 피치, 제1 기준 서브픽셀 피치 및 제2 기준 서브픽셀 피치를 일정하게 유지할 수도 있으나, 표시영역(AA)을 복수의 구역으로 정의하고 각각의 구역 내에서 상술한 피치 길이를 서로 다르게 하되, 비표시영역(IA)과 인접한 구역의 픽셀 피치를 다른 구역보다 넓게 함으로서 더욱 베젤영역의 크기를 상대적으로 픽셀 피치보다 작도록 할수 있다.In order to realize a multi-screen display device in which the bezel region is substantially absent or minimized as described above, the light emitting
이와 같이, 서로 다른 픽셀 피치를 갖는 발광 표시 장치(100)는 화상에 대한 왜곡 현상이 발생할 수 있으므로 설정된 픽셀 피치를 고려하여 인접한 구역과 비교하여 이미지 데이터를 샘플링하는 방식으로 이미지 프로세싱을 하여 화상에 대한 외곡 현상을 최소화 하면서 베젤영역을 최소화할 수 있다.Since the light emitting
그러나, 비표시영역(IA)를 최소화하는 데에 LED 소자(150)가 있는 단위 화소(UP)에 전원 공급과 데이터 신호를 주고 받을 수 있는 회로부와의 연결을 위한 패드영역과 구동을 위한 드라이브 IC 등을 위한 최소한의 영역이 필요하다. However, in order to minimize the non-display area IA, a pad area for connection with a power supply and a circuit part capable of sending and receiving a data signal to the unit pixel UP having the
도 2를 참조하여, 발광 표시 장치(100)의 단위픽셀(UP)을 구성하는 서브픽셀(SP1, SP2, SP3)의 구성 및 회로구조에 대하여 설명하도록 한다. 픽셀 구동 라인들은 기판(110)의 전면(前面)(110a) 상에 마련되어 복수의 서브픽셀(SP1, SP2, SP3) 각각에 필요한 신호를 공급한다. 본 발명의 일 실시예에 따른 픽셀 구동 라인들은 복수의 게이트 라인(GL), 복수의 데이터 라인(DL), 복수의 구동 전원 라인(DPL), 및 복수의 공통 전원 라인(CPL)을 포함한다.The configuration and the circuit structure of the sub-pixels SP1, SP2, and SP3 constituting the unit pixel UP of the light emitting
복수의 게이트 라인(GL) 각각은 기판(110)의 전면(前面)(110a) 상에 마련되는 것으로, 기판(110)의 제1 수평 축 방향(X)을 따라 길게 연장되면서 제2 수평 축 방향(Y)을 따라 일정한 간격으로 이격된다.Each of the plurality of gate lines GL is provided on a
복수의 데이터 라인(DL)은 복수의 게이트 라인(GL)과 교차하도록 기판(110)의 전면(前面)(110a) 상에 마련되는 것으로, 기판(110)의 제2 수평 축 방향(Y)을 따라 길게 연장되면서 제1 수평 축 방향(X)을 따라 일정한 간격으로 이격된다.The plurality of data lines DL are provided on the
복수의 구동 전원 라인(DPL)은 복수의 데이터 라인(DL) 각각과 나란하도록 기판(110) 상에 마련되는 것으로, 복수의 데이터 라인(DL) 각각과 함께 형성될 수 있다. 이러한 복수의 구동 전원 라인(DPL) 각각은 외부로부터 제공되는 픽셀 구동 전원을 인접한 서브픽셀(SP)에 공급한다.The plurality of driving power supply lines DPL are provided on the
복수의 공통 전원 라인(CPL)은 복수의 게이트 라인(GL) 각각과 나란하도록 기판(110) 상에 마련되는 것으로, 복수의 게이트 라인(GL) 각각과 함께 형성될 수 있다. 이러한 복수의 공통 전원 라인(CPL) 각각은 외부로부터 제공되는 공통 전원을 인접한 서브픽셀(SP1, SP2, SP3)에 공급한다.The plurality of common power supply lines CPL are provided on the
복수의 서브픽셀(SP1, SP2, SP3) 각각은 게이트 라인(GL)과 데이터 라인(DL)에 의해 정의되는 서브픽셀 영역에 마련된다. 복수의 서브픽셀(SP1, SP2, SP3) 각각은 실제 빛이 발광되는 최소 단위의 영역으로 정의될 수 있다.Each of the plurality of subpixels SP1, SP2, and SP3 is provided in a subpixel region defined by a gate line GL and a data line DL. Each of the plurality of sub-pixels SP1, SP2, and SP3 may be defined as a minimum unit area in which actual light is emitted.
서로 인접한 적어도 3개의 서브픽셀(SP1, SP2, SP3)은 컬러 표시를 위한 하나의 단위픽셀(UP)을 구성할 수 있다. 예를 들어, 하나의 단위픽셀(UP)은 제1 수평 축 방향(X)을 따라 서로 인접한 적색 서브픽셀(SP1), 녹색 서브픽셀(SP2) 및 청색 서브픽셀(SP3)를 포함하며, 휘도 향상을 위해 백색 서브픽셀을 더 포함할 수도 있다.At least three sub-pixels SP1, SP2, and SP3 adjacent to each other may constitute one unit pixel UP for color display. For example, one unit pixel UP includes red sub-pixel SP1, green sub-pixel SP2 and blue sub-pixel SP3 adjacent to each other along the first horizontal axis direction X, For example, white subpixels.
선택적으로, 복수의 구동 전원 라인(DPL) 각각은 복수의 단위픽셀(UP) 각각마다 하나씩 마련될 수 있다. 이 경우, 각 단위픽셀(UP)을 구성하는 적어도 3개의 서브픽셀(SP1, SP2, SP3)은 하나의 구동 전원 라인(DPL)을 공유한다. 이에 따라, 각 서브픽셀(SP1, SP2, SP3)의 구동을 위한 구동 전원 라인의 개수를 감소시킬 수 있고, 감소하는 구동 전원 라인의 개수만큼 각 단위픽셀(UP)의 개구율을 증가시키거나 각 단위픽셀(UP)의 크기를 감소시킬 수 있다.Alternatively, each of the plurality of driving power supply lines DPL may be provided for each of the plurality of unit pixels UP. In this case, at least three sub-pixels SP1, SP2 and SP3 constituting each unit pixel UP share one driving power supply line DPL. Accordingly, it is possible to reduce the number of driving power supply lines for driving each of the sub-pixels SP1, SP2, and SP3, increase the aperture ratio of each unit pixel UP by the number of driving power supply lines that decrease, It is possible to reduce the size of the pixel UP.
본 발명의 일 실시예에 따른 복수의 서브픽셀(SP1, SP2, SP3) 각각은 픽셀 회로(PC) 및 LED 소자(150)를 포함한다.Each of the plurality of sub-pixels SP1, SP2 and SP3 according to an embodiment of the present invention includes a pixel circuit PC and an
픽셀 회로(PC)는 각 서브픽셀(SP)에 정의된 회로 영역에 마련되어 인접한 게이트 라인(GL)과 데이터 라인(DL) 및 구동 전원 라인(DPL)에 연결된다. 이러한 픽셀 회로(PC)는 구동 전원 라인(DPL)으로부터 공급되는 픽셀 구동 전원을 기반으로, 게이트 라인(GL)으로부터의 스캔 펄스에 응답하여 데이터 라인(DL)으로부터의 데이터 신호에 따라 LED 소자(150)에 흐르는 전류를 제어한다. 본 발명의 일 실시예에 따른 픽셀 회로(PC)는 스위칭 박막 트랜지스터(T1), 구동 박막 트랜지스터(T2), 및 커패시터(Cst)를 포함한다.The pixel circuit PC is provided in a circuit region defined in each subpixel SP and is connected to the adjacent gate line GL, data line DL and driving power supply line DPL. This pixel circuit PC is driven by the data signal from the data line DL in response to the scan pulse from the gate line GL based on the pixel drive power supplied from the drive power supply line DPL ) Of the current flowing through the capacitor. The pixel circuit PC according to an embodiment of the present invention includes a switching thin film transistor T1, a driving thin film transistor T2, and a capacitor Cst.
스위칭 박막 트랜지스터(T1)는 게이트 라인(GL)에 연결된 게이트 전극, 데이터 라인(DL)에 연결된 제1 전극, 및 구동 박막 트랜지스터(T2)의 게이트 전극(N1)에 연결된 제2 전극을 포함한다. 여기서, 상기 스위칭 박막 트랜지스터(T1)의 제1 및 제2 전극은 전류의 방향에 따라 소스 전극 또는 드레인 전극이 될 수 있다. 이러한 상기 스위칭 박막 트랜지스터(T1)는 게이트 라인(GL)에 공급되는 스캔 펄스에 따라 스위칭되어 데이터 라인(DL)에 공급되는 데이터 신호를 구동 박막 트랜지스터(T2)에 공급한다.The switching thin film transistor T1 includes a gate electrode connected to the gate line GL, a first electrode connected to the data line DL and a second electrode connected to the gate electrode N1 of the driving thin film transistor T2. Here, the first and second electrodes of the switching TFT T1 may be a source electrode or a drain electrode depending on the current direction. The switching thin film transistor T1 is switched according to a scan pulse supplied to the gate line GL to supply a data signal to the data line DL to the driving thin film transistor T2.
구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)로부터 공급되는 전압 및/또는 커패시터(Cst)의 전압에 의해 턴-온됨으로써 구동 전원 라인(DPL)으로부터 LED 소자(150)로 흐르는 전류량을 제어한다. 이를 위해, 본 발명의 일 실시예에 따른 구동 박막 트랜지스터(T2)는 상기 스위칭 박막 트랜지스터(T1)의 제2 전극(N1)에 연결된 게이트 전극, 구동 전원 라인(DPL)에 연결된 드레인 전극, 및 LED 소자(150)에 연결되는 소스 전극을 포함한다. 이러한 구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)로부터 공급되는 데이터 신호를 기반으로 구동 전원 라인(DPL)으로부터 LED 소자(150)로 흐르는 데이터 전류를 제어함으로써 LED 소자(150)의 발광을 제어한다.The driving thin film transistor T2 controls the amount of current flowing from the driving power supply line DPL to the
커패시터(Cst)는 구동 박막 트랜지스터(T2)의 게이트 전극(N1)과 소스 전극 사이의 중첩 영역에 마련되어 구동 박막 트랜지스터(T2)의 게이트 전극에 공급되는 데이터 신호에 대응되는 전압을 저장하고, 저장된 전압으로 구동 박막 트랜지스터(T2)를 턴-온시킨다.The capacitor Cst is provided in an overlapping region between the gate electrode N1 and the source electrode of the driving thin film transistor T2 and stores a voltage corresponding to the data signal supplied to the gate electrode of the driving thin film transistor T2, The driving TFT T2 is turned on.
선택적으로, 픽셀 회로(PC)는 구동 박막 트랜지스터(T2)의 문턱 전압 변화를 보상하기 위한 적어도 하나의 보상 박막 트랜지스터를 더 포함할 수 있으며, 나아가 적어도 하나의 보조 커패시터를 더 포함할 수 있다. 이러한 픽셀 회로(PC)는 박막 트랜지스터와 보조 커패시터의 개수에 따라 초기화 전압 등의 보상 전원을 추가로 공급받을 수도 있다. 따라서, 본 발명의 일 실시예에 따른 픽셀 회로(PC)는 유기 발광 표시 장치의 각 서브픽셀과 동일하게 전류 구동 방식을 통해 LED 소자(150)를 구동하기 때문에 공지된 유기 발광 표시 장치의 화소픽셀 회로로 변경 가능하다.Alternatively, the pixel circuit PC may further include at least one compensating thin film transistor for compensating for a change in threshold voltage of the driving thin film transistor T2, and further may include at least one auxiliary capacitor. The pixel circuit PC may be supplied with a compensating power such as an initializing voltage depending on the number of the thin film transistors and the auxiliary capacitors. Therefore, since the pixel circuit PC according to the embodiment of the present invention drives the
LED 소자(150)는 복수의 서브픽셀(SP1, SP2, SP3) 각각에 실장된다. 이러한 LED 소자(150)는 해당 서브픽셀(SP)의 화소픽셀 회로(PC)와 공통 전원 라인(CPL)에 전기적으로 연결됨으로써 화소픽셀 회로(PC), 즉 구동 박막 트랜지스터(T2)로부터 공통 전원 라인(CPL)으로 흐르는 전류에 의해 발광한다. 본 발명의 일 실시예에 따른 LED 소자(150)는 적색 광, 녹색 광, 청색 광, 및 백색 광 중 어느 하나의 광을 방출하는 광 소자 또는 발광 다이오드 칩일 수 있다. 여기서, 발광 다이오드 칩은 1 내지 100 마이크로 미터의 스케일을 가질 수 있으나, 이에 한정되지 않는 서브픽셀 영역 중 화소픽셀 회로(PC)가 차지하는 회로 영역을 제외한 나머지 발광 영역의 크기보다 작은 크기를 가질 수 있다.The
도 3은 본 발명의 일 실시예에 따른 발광 소자가 배치된 표시 장치를 설명하기 위한 개략적인 단면도이다.3 is a schematic cross-sectional view illustrating a display device in which a light emitting device according to an embodiment of the present invention is disposed.
도 3을 참조하여 설명하되 이전 도면들과 결부하여 설명하도록 하면, 본 발명의 일 실시예에 따른 표시 장치의 각 서브픽셀(SP1, SP2, SP3)은 보호층(113), LED 소자(150), 평탄화층(115-1,115-2), 픽셀 전극(PE), 및 공통 전극(CE)을 포함한다.Each of the sub-pixels SP1, SP2 and SP3 of the display device according to the embodiment of the present invention includes the
먼저, 도 3에서는 기판(110)의 두께를 상대적으로 얇게 도시하였지만, 실질적으로 기판(110)의 두께는 기판(110) 상에 마련된 층 구조의 전체 두께보다 상대적으로 매우 두꺼운 두께를 가질 수 있으며, 복수의 층으로 구성되거나 복수의 기판이 합착된 기판일 수 있다.Although the thickness of the
화소픽셀 회로(PC)는 스위칭 박막 트랜지스터(T1), 구동 박막 트랜지스터(T2), 및 커패시터(C)를 포함한다. 이러한 픽셀 회로(PC)는 전술한 바와 동일하므로, 이에 대한 구체적인 설명은 생략하기로 하고, 이하 구동 박막 트랜지스터(T2)의 구조를 예를 들어 설명하기로 한다.The pixel pixel circuit PC includes a switching thin film transistor T1, a driving thin film transistor T2, and a capacitor C. Since the pixel circuit PC is the same as that described above, a detailed description thereof will be omitted. Hereinafter, the structure of the driving thin film transistor T2 will be described by way of example.
구동 박막 트랜지스터(T2)는 게이트 전극(GE), 반도체층(SCL), 소스 전극(SE), 및 드레인 전극(DE)을 포함한다.The driving thin film transistor T2 includes a gate electrode GE, a semiconductor layer SCL, a source electrode SE, and a drain electrode DE.
게이트 전극(GE)은 기판(110) 상에 게이트 라인(GL)과 함께 배치된다. 이러한 게이트 전극(GE)은 게이트 절연층(112)에 의해 덮인다. 상기 게이트 절연층(112)은 무기 물질로 이루어진 단일층 또는 복수의 층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등으로 이루어질 수 있다.The gate electrode GE is disposed on the
반도체층(SCL)은 게이트 전극(GE)과 중첩(overlap)되도록 게이트 절연층(112) 상에 미리 설정된 패턴(또는 섬) 형태로 마련된다. 이러한 반도체층(SCL)은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 산화물(oxide) 및 유기물(organic material) 중 어느 하나로 이루어진 반도체 물질로 구성될 수 있지만, 이에 제한되지 않는다.The semiconductor layer SCL is provided in the form of a predetermined pattern (or island) on the
소스 전극(SE)은 반도체층(SCL)의 일측과 중첩되도록 배치된다. 소스 전극(SE)은 데이터 라인(DL) 및 구동 전원 라인(DPL)과 함께 배치된다.The source electrode SE is disposed so as to overlap with one side of the semiconductor layer SCL. The source electrode SE is disposed together with the data line DL and the driving power supply line DPL.
드레인 전극(DE)은 반도체층(SCL)의 타측과 중첩되면서 소스 전극(SE)과 이격되도록 배치된다. 상기 드레인 전극(DE)은 소스 전극(SE)과 함께 배치되는 것으로, 인접한 구동 전원 라인(DPL)으로부터 분기되거나 돌출된다.The drain electrode DE is disposed so as to be spaced apart from the source electrode SE while overlapping with the other side of the semiconductor layer SCL. The drain electrode DE is disposed together with the source electrode SE and branches or protrudes from the adjacent driving power supply line DPL.
부가적으로, 화소픽셀 회로(PC)를 구성하는 스위칭 박막 트랜지스터(T1)는 구동 박막 트랜지스터(T2)와 동일한 구조로 배치된다. 이때, 스위칭 박막 트랜지스터(T1)의 게이트 전극은 게이트 라인(GL)으로부터 분기되거나 돌출되고, 스위칭 박막 트랜지스터(T1)의 제1 전극은 데이터 라인(DL)으로부터 분기되거나 돌출되며, 스위칭 박막 트랜지스터(T1)의 제2 전극은 게이트 절연층(112)에 마련된 비아홀을 통해서 구동 박막 트랜지스터(T2)의 게이트 전극(GE)과 연결된다.In addition, the switching thin film transistor T1 constituting the pixel pixel circuit PC is arranged in the same structure as the driving thin film transistor T2. At this time, the gate electrode of the switching thin film transistor T1 is branched or protruded from the gate line GL, the first electrode of the switching thin film transistor T1 is branched or protruded from the data line DL, and the switching thin film transistor T1 Is connected to the gate electrode GE of the driving thin film transistor T2 through a via hole provided in the
보호층(113)은 서브픽셀(SP), 즉 픽셀 회로(PC)를 덮도록 기판(110)의 전면(全面) 전체에 마련된다. 이러한 보호층(113)은 픽셀 회로(PC)를 보호하면서 평탄면을 제공한다. 본 발명의 일 실시예에 따른 보호층(113)은 벤조사이클로부텐(benzocyclobutene) 또는 포토 아크릴(photo acryl)과 같은 유기 물질로 이루어질 수 있으나, 공정의 편의를 위해 포토 아크릴 물질로 이루어지는 것이 바람직하다.The
본 발명의 일 실시예에 따른 LED 소자(150)는 보호층(113) 상에 접착부재(114)가 사용되어 배치될 수 있다. 또는, 보호층(113) 상에 마련된 오목부에 배치될 수 있으며, 이러한 보호층(113)에 있는 오목부로 인한 경사면은 LED 소자(150)로부터 방출되는 광을 특정정 방향으로 진행시키어 발광 효율을 향상시키는 역할을 할 수 있다. The
LED 소자(150)는 화소픽셀 회로(PC)와 공통 전원 라인(CPL)에 전기적으로 연결됨으로써 화소픽셀 회로(PC), 즉 구동 박막 트랜지스터(T2)로부터 공통 전원 라인(CPL)으로 흐르는 전류에 의해 발광한다. 본 발명의 일 실시예에 따른 LED 소자(150)는 발광층(EL), 제1 전극(또는 애노드 단자)(E1), 및 제2 전극(또는 캐소드 단자)(E2)을 포함한다.The
LED 소자(150)는 제1 전극(E1)과 제2 전극(E2) 사이에 흐르는 전류에 따른 전자와 정공의 재결합에 따라 발광한다. The
평탄화층(115-1,115-2)은 LED 소자(150)를 덮도록 보호층(113) 상에 배치된다. 즉, 평탄화층(115-1,115-2)은 보호층(113)의 전면, LED 소자(150)가 배치된 곳과 나머지 전면(前面)을 모두 덮을 수 있을 정도의 두께를 가지도록 보호층(113) 상에 배치된다.The planarization layers 115-1 and 115-2 are disposed on the
평탄화층(115-1,115-2)은 하나의 층으로 이루어질 수 있으며 도시한 바와 같이 제1 평탄화층(115-1) 및 제2 평탄화층(115-2)으로 구성되는 다층구조의 평탄화층(115-1,115-2)일 수 있다.The planarization layers 115-1 and 115-2 may be formed of a single layer and may include a
이와 같은, 평탄화층(115-1,115-2)은 보호층(113) 상에 평탄면을 제공한다. 또한, 평탄화층(115-1,115-2)은 LED 소자(150)의 위치를 고정하는 역할을 한다.As such, the planarization layers 115-1 and 115-2 provide a flat surface on the
픽셀 전극(PE)은 LED 소자(150)의 제2 전극(E2)을 구동 박막 트랜지스터(T2)의 드레인 전극(DE)에 연결하는 것으로 박막 트랜지스터(T2)의 구성에 따라 소스 전극(SE)에 연결하는 구성도 가능하다. 이와 같은 픽셀 전극(PE)은 애노드 전극으로 정의될 수 있다. 본 발명의 일 실시예에 따른 픽셀 전극(PE)은 LED 소자(150)의 제2 전극(E2)과 구동 박막 트랜지스터(T2)에 중첩되는 평탄화층(115-1,115-2)의 전면에 마련된다. 픽셀 전극(PE)은 보호층(113)을 관통하여 마련된 제1 회로 컨택홀(CCH1)을 통해서 구동 박막 트랜지스터(T2)의 드레인 전극(DE) 또는 소스 전극(SE)에 전기적으로 연결되고, 보호층(113)상에 있는 LED 소자(150)의 제2 전극(E2)에 전기적으로 연결된다. 이에 따라, LED 소자(150)의 제2 전극(E2)은 픽셀 전극(PE)을 통해서 구동 박막 트랜지스터(T2)의 드레인 전극(DE) 또는 소스 전극(SE)과 전기적으로 연결된다.The pixel electrode PE connects the second electrode E2 of the
소스 전극(SE) 및 드레인 전극(DE)의 연결관계에서, 드레인 전극(DE)이 픽셀 전극(PE)와 연결되는 것으로 도시하였으나 픽셀 전극(PE)과 소스 전극(SE)이 연결되는 구성도 가능하며 이는 당업자의 선택사항이라 할 수 있겠다.The drain electrode DE is connected to the pixel electrode PE in the connection relationship between the source electrode SE and the drain electrode DE but the pixel electrode PE and the source electrode SE may be connected to each other Which is an option of the skilled artisan.
이러한 픽셀 전극(PE)은 발광 다이오드 표시 장치가 전면 발광(top emission) 방식일 경우, 투명 도전 물질로 이루어지고, 발광 다이오드 표시 장치가 후면 발광(bottom emission) 방식일 경우, 광 반사 도전 물질로 이루어질 수 있다. 여기서, 투명 도전 물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 될 수 있지만, 이에 한정되지 않는다. 광 반사 도전 물질은 Al, Ag, Au, Pt, 또는 Cu 등이 될 수 있지만, 이에 한정되지 않는다. 광 반사 도전 물질로 이루어진 픽셀 전극(PE)은 광 반사 도전 물질을 포함하는 단일층 또는 상기 단일층이 적층된 다중층으로 이루어질 수 있다.The pixel electrode PE may be formed of a transparent conductive material when the LED display device is a top emission type and a light emitting conductive material when the LED display device is a bottom emission type. . Here, the transparent conductive material may be indium tin oxide (ITO), indium zinc oxide (IZO), or the like, but is not limited thereto. The light reflecting conductive material may be Al, Ag, Au, Pt, Cu, or the like, but is not limited thereto. The pixel electrode PE made of a light-reflective conductive material may be a single layer including a light-reflective conductive material or a multilayer in which the single layer is stacked.
공통 전극(CE)은 LED 소자(150)의 제1 전극(E1)과 공통 전원 라인(CPL)을 전기적으로 연결하는 것으로, 캐소드 전극으로 정의될 수 있다. 공통 전극(CE)은 LED 소자(150)의 제1 전극(E1)과 중첩되면서 공통 전원 라인(CPL)과 중첩되는 평탄화층(115-1,115-2)의 전면에 마련된다. 여기서, 공통 전극(CE)은 픽셀 전극(PE)과 동일한 물질로 이루어질 수 있다.The common electrode CE electrically connects the first electrode E1 of the
본 발명의 일 실시예에 따른 공통 전극(CE)의 일측은 공통 전원 라인(CPL)과 중첩되는 게이트 절연층(112)과 보호층(113) 및 평탄화층(115-1,115-2)을 관통하여 마련된 제2 회로 컨택홀(CCH2)을 통해서 공통 전원 라인(CPL)에 전기적으로 연결된다. 본 발명의 일 실시예에 따른 공통 전극(CE)의 타측은 LED 소자(150)의 제1 전극(E1)과 중첩되도록 평탄화층(115-1,115-2)에 마련된 전극 컨택홀(ECH)을 통해서 LED 소자(150)의 제1 전극(E1)에 전기적으로 연결된다. 이에 따라, LED 소자(150)의 제1 전극(E1)은 공통 전극(CE)을 통해서 공통 전원 라인(CPL)과 전기적으로 연결된다.One side of the common electrode CE according to an embodiment of the present invention includes a
본 발명의 일 실시예에 따른 픽셀 전극(PE)는 제1 회로 컨택홀(CCH1)을 포함하는 보호층(113)상에 전극 물질을 증착하는 증착 공정과 포토리소그라피 공정 및 식각 공정을 이용한 전극 패터닝 공정에 의해 동시에 마련될 수 있다. 또한 발광 소자(150)의 제2 전극(E2)과의 원활한 전기적 연결을 위한 패드전극 등이 추가될 수 있다. 공통 전극(CE)은 제2 회로 컨택홀(CCH2)을 포함하는 평탄화층(115-1,115-2) 상에 전극 물질을 증착하는 증착 공정과 포토리소그라피 공정 및 식각 공정을 이용한 전극 패터닝 공정에 의해 동시에 마련될 수 있다.The pixel electrode PE according to an exemplary embodiment of the present invention includes a deposition process for depositing an electrode material on a
본 발명의 일 실시예에 따르면, 발광 다이오드 표시 장치는 투명 버퍼층(116)를 더 포함한다. 투명 버퍼층(116)은 공통 전극(CE)이 마련된 평탄화층(115-1,115-2)의 전체를 모두 덮도록 기판(110) 상에 마련됨으로써 평탄화층(115-1,115-2) 상에 평탄면을 제공하면서 외부 충격으로부터 LED 소자(150) 및 화소픽셀 회로(PC)를 보호한다. 이에 따라, 픽셀 전극(PE)과 공통 전극(CE) 각각은 평탄화층(115-1,115-2)과 투명 버퍼층(116) 사이에 마련된다. 본 발명의 일 실시예에 따른 투명 버퍼층(116)은 OCA(optical clear adhesive) 또는 OCR(optical clear resin) 등이 될 수 있지만, 이에 한정되지 않는다.According to an embodiment of the present invention, the light emitting diode display further includes a
본 발명의 일 실시예에 따른 발광 다이오드 표시 장치는 각 서브픽셀(SP)의 발광 영역 아래에 마련된 반사층(111)을 더 포함한다. 반사층(111)은 LED 소자(150)를 포함하는 발광 영역과 중첩되도록 기판(110) 상에 마련된다. 본 발명의 일 실시예에 따른 반사층(111)은 구동 박막 트랜지스터(T2)의 게이트 전극(GE)과 동일한 물질로 이루어져 게이트 전극(GE)과 동일한 층에 마련될 수 있으나 이에 한정되지 않는다. 반사층(111)은 구동 박막 트랜지스터(T2)를 구성하는 전극들 중 어느 하나의 전극과 동일한 물질로 이루어질 수 있다.The light emitting diode display according to an embodiment of the present invention further includes a
반사층(111)은 LED 소자(150)로부터 입사되는 광을 LED 소자(150)의 상부 쪽으로 반사시킨다. 이에 따라, 본 발명의 일 실시예에 따른 발광 다이오드 표시 장치는 반사층(111)을 포함함에 따라 전면 발광(top emission) 구조를 갖는다. 다만, 본 발명의 일 실시예에 따른 발광 다이오드 표시 장치가 후면 발광(bottom emission) 구조를 가질 경우, 상기 반사층(111)을 생략되거나, LED 소자(150)의 상부에 배치될 수 있다.The
선택적으로, 상기 반사층(111)은 구동 박막 트랜지스터(T2)의 소스/드레인 전극(SE/DE)과 동일한 물질로 이루어져 소스/드레인 전극(SE/DE)과 동일한 층에 마련될 수도 있다. Alternatively, the
본 발명의 일 실시예에 따른 표시 장치에 있어서, 각 서브픽셀(SP)에 실장되는 LED 소자(150)는 접착 부재(114)에 의해 해당하는 반사층(111)의 상부와 대응하는 곳에 배치될 수 있다. 접착 부재(114)는 각 서브픽셀(SP)의 오목부의 내측에 배치될 수 있는데, 오목부는 평탄화층(115-1,115-2) 또는 보호층(113)의 일부를 오목하게 형성하거나 상술한 평탄화층(115-1,115-2) 등의 복수의 층 중 일부를 가공하여 형성할 수 있으며, 접착 부재(114)는 상술한 오목부의 내측에서 LED 소자(150)를 1차적으로 고정할 수 있으나 상기 오목부에 대한 구성은 필수적이지 않다.The
본 발명의 일 실시예에 따른 접착 부재(114)는 LED 소자(150)의 하부와 접촉되며 LED 소자(150)의 실장 공정 시 배치되는 위치가 틀어지는 것을 방지함과 동시에 이식하기 위해 사용되는 중간 기판으로부터 LED 소자(150)가 원활히 떨어지도록 하여 LED 소자(150)의 이식 공정불량을 최소화할 수 있다.The
본 발명의 일 실시예에 따른 접착 부재(114)는 각 서브픽셀(SP)에 도팅(dotting)되어 발광 소자의 실장 공정 시 가해지는 가압력에 의해 퍼짐으로써 LED 소자(150)의 제2 부분(RP)에 접착될 수 있다. The
이에 따라, LED 소자(150)는 접착 부재(114)에 의해 1차적으로 위치가 고정될 수 있다. 따라서, 본 실시예에 따르면, 발광 소자의 실장 공정은 LED 소자(150)를 면에 단순 접착하는 방식으로 수행됨으로써 발광 소자의 실장 공정 시간이 크게 단축될 수 있다.Accordingly, the
또한 접착 부재(114)는 보호층(113)과 평탄화층(115-1,115-2) 사이에 개재되고, LED 소자(150)와 보호층(113) 사이에 개재된다. 이러한 다른 예에 따른 접착 부재(114)는 보호층(113)의 전면 전체에 일정한 두께로 코팅되되, 컨택홀들이 마련될 보호층(113)의 전면에 코팅된 접착 부재(114)의 일부는 컨택홀들의 배치시 제거된다. 이에 따라, 본 발명의 일 실시예는 발광 소자의 실장 공정 직전에, 접착 부재(114)를 보호층(113)의 전면 전체에 일정한 두께로 코팅함으로써 접착 부재(114)를 배치하는 공정 시간을 단축시킬 수 있다.The
본 발명의 일 실시예에서, 접착 부재(114)가 보호층(113)의 전면 전체에 마련되기 때문에 본 예의 평탄화층(115-1,115-2)은 접착 부재(114)를 덮도록 마련된다.The planarization layers 115-1 and 115-2 of this embodiment are provided so as to cover the
본 발명의 또 다른 일 실시예에서, LED 소자(150)는 별도의 수용하기 위한 오목부가 존재하며, 오목부의 내측에 접착부재(114)를 통해 위치할 수 있다. 그러나, 상술한 LED 소자(150)를 수용하기 위한 오목부는 표시 장치를 구현하기 위한 다양한 공정의 조건에 따라 삭제될 수도 있다.In another embodiment of the present invention, the
또는 상술한 구성에서 접착 부재(114)는 보호층(113)의 상부에 배치되되, LED 소자(150)의 하측에만 배치되는 도전볼을 포함하는 필름 또는 도전볼을 포함하는 레진계열의 접착층 일 수 있다. LED 소자(150)의 하부에 있는 제2 전극(E2)과 픽셀 전극(PE) 간의 전기적인 연결을 위해 도전볼을 포함할 수 있으며 또는 전도성 물질이 포함된 접착층일 수 있다.Or in the above-described configuration, the
본 발명의 일 실시예에 따른 발광 소자의 실장 공정은 적색 서브픽셀들(SP1) 각각에 적색의 발광 소자를 실장하는 공정, 녹색 서브픽셀들(SP2) 각각에 녹색의 발광 소자를 실장하는 공정, 및 청색 서브픽셀들(SP3) 각각에 청색의 발광 소자를 실장하는 공정을 포함할 수 있으며, 백색 서브픽셀들 각각에 백색의 발광 소자를 실장하는 공정을 더 포함할 수 있다.The mounting process of the light emitting device according to an embodiment of the present invention includes a process of mounting a red light emitting device on each of the red subpixels SP1, a process of mounting a green light emitting device on each of the green subpixels SP2, And the blue subpixels SP3, respectively, and mounting the white light emitting device on each of the white subpixels.
본 발명의 일 실시예에 따른 발광 소자의 실장 공정은 서브픽셀들 각각에 백색의 발광 소자를 실장하는 공정만을 포함할 수 있다. 이 경우, 기판(110)은 각 서브픽셀과 중첩되는 컬러필터층을 포함한다. 컬러필터층은 백색 광 중에서 해당 서브픽셀과 대응되는 색상의 파장을 갖는 광만을 투과시킨다.The mounting process of the light emitting device according to an exemplary embodiment of the present invention may include only a process of mounting a white light emitting device on each of the sub pixels. In this case, the
본 발명의 일 실시예에 따른 발광 소자의 실장 공정은 서브픽셀들 각각에 제1 색상의 발광 소자를 실장하는 공정만을 포함할 수 있다. 이 경우, 기판(110)은 파장 변환층, 및 각 서브픽셀과 중첩되는 컬러필터층을 포함한다. 파장 변환층은 발광 소자로부터 입사되는 제1 색상의 광 중 일부를 기반으로 제2 색상의 광을 방출한다. 컬러필터층은 제1 색상의 광과 제2 색상의 광의 혼합에 따른 백색 광 중에서 해당 서브픽셀과 대응되는 색상의 파장을 갖는 광만을 투과시킨다. 여기서, 제1 색상은 청색이 될 수 있고, 제2 색상은 황색이 될 수 있다. 그리고, 파장 변환층은 제1 색상의 광 중 일부를 기반으로 제2 색상의 광을 방출하는 형광체 또는 양자점 입자를 포함할 수 있다.The mounting process of the light emitting device according to an embodiment of the present invention may include only a process of mounting the light emitting device of the first color in each of the subpixels. In this case, the
상술한 일 실시예에 따른 구성에서 LED 소자(150)는 제1 전극(E1) 및 제2 전극(E2)을 LED 소자(150)의 상면 또는 하면에 포함하고 있으며, LED 소자(150)를 배치하는 과정에서 LED 소자(150)가 뒤집혀 배치되는 경우에도 제1 전극(E1) 및 제2 전극(E2)으로부터 공급받는 전자 및 정공에 의해 LED 소자(150)는 발광할 수 있다. 이러한 LED 소자(150)의 상세한 구성에 대한 설명은 이어지는 도면을 들어 설명하도록 하겠다.The
도 4a는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 사시도이고, 도 4b는 도 4a에 도시된 발광 소자를 설명하기 위한 A-A'에 따른 개략적인 단면도이다.4A is a schematic perspective view illustrating a light emitting device according to an embodiment of the present invention, and FIG. 4B is a schematic cross-sectional view along A-A 'for illustrating a light emitting device shown in FIG. 4A.
도 4a 및 도 4b를 참조하여 설명하되 이전 도면을 참조하여 설명하도록 한다.Referring to FIGS. 4A and 4B, a description will be made with reference to the previous drawings.
본 발명의 일 실시예에 따른 LED 소자(150)는 발광층(EL)과 제1 전극(E1) 및 제2 전극(E2)을 포함하고, 발광층(EL)은 p형 반도체층(151), 활성층(152), 및 n형 반도체층(153)을 포함한다. LED 소자(150)는 제1 전극(E1)과 제2 전극(E2) 사이에 흐르는 전류에 따른 전자와 정공의 재결합에 따라 발광한다. The light emitting layer EL includes a p-
p형 반도체층(151)은 전하를 옮기는 캐리어로 정공이 사용되는 반도체이다. 양의 전하를 가지는 정공이 캐리어로서 이동해서 전류가 생긴다. 즉, 정공이 다수 캐리어가 되는 반도체이며 n형 반도체층(153)은 전하를 옮기는 캐리어로 자유전자가 사용되는 반도체이다. 음의 전하를 가지는 자유전자가 캐리어로서 이동해서 전류가 생긴다. 즉, 다수 캐리어가 전자가 되는 반도체이다.The p-
제1 전극(E1) 및 제2 전극(E2)은 전기적인 연결 관계에 따라, 즉 전기적인 연결을 이루는 반도체 층에 따라 p형 전극 또는 n형 전극으로 호칭 될 수 있으나 제1 또는 제2 전극(E1, E2)으로 설명하도록 하겠다. 또한, 본 명세서에서는 p형 반도체층(151) 및 n형 반도체층(153)의 배치관계를 예를 들어 설명하겠으나 p형 반도체층(151) 및 n형 반도체층(153)은 서로 위치가 바뀔 수 있다.The first electrode E1 and the second electrode E2 may be referred to as a p-type electrode or an n-type electrode according to an electrical connection relation, that is, depending on a semiconductor layer forming an electrical connection, but the first or second electrode E1, E2). In this specification, the arrangement relationship of the p-
p형 반도체층(151)은 활성층(152) 상에 마련되어, 활성층(152)에 정공을 제공한다. 본 발명의 일 실시예에 따른 p형 반도체층(151)은 p-GaN계 반도체 물질로 이루어질 수 있으며, p-GaN계 반도체 물질로는 GaN, AlGaN, InGaN, 또는 AlInGaN 등이 될 수 있다. 여기서, p형 반도체층(151)의 도핑에 사용되는 불순물로는 Mg, Zn, 또는 Be 등이 이용될 수 있다.The p-
n형 반도체층(153)은 활성층(152)에 전자를 제공한다. 본 발명의 일 실시예에 따른 n형 반도체층(153)은 n-GaN계 반도체 물질로 이루어질 수 있으며, n-GaN계 반도체 물질로는 GaN, AlGaN, InGaN, 또는 AlInGaN 등이 될 수 있다. 여기서, n형 반도체층(153)의 도핑에 사용되는 불순물로는 Si, Ge, Se, Te, 또는 C 등이 사용될 수 있다.The n-
활성층(152)은 n형 반도체층(153) 상에 마련된다. 이러한 활성층(152)은 우물층과 우물층보다 밴드 갭이 높은 장벽층을 갖는 다중 양자 우물(MQW; Multi Quantum Well) 구조를 갖는다. 본 발명의 일 실시예에 따른 활성층(152)은 InGaN/GaN 등의 다중 양자 우물 구조를 가질 수 있다.The
p형 반도체층(151)은 제1 격벽(W1)에 의해 제1 p형 반도체층(151a)과 제2 p형 반도체층(151b)으로 구분될 수 있다. p형 반도체층(151)을 제1 p형 반도체층(151a)과 제2 p형 반도체층(151b)으로 분리하는 제1 격벽(W1)은 SiOx 또는 SiNx와 같은 절연물질로 이루어질 수 있으며, 제1 격벽(W1)에 의해 제1 p형 반도체층(151a)과 제2 p형 반도체층(151b)은 절연되어 정공의 직접적 이동이 차단된다. The p-
n형 반도체층(153)은 제2 격벽(W2)에 의해 제1 n형 반도체층(153a)과 제2 n형 반도체층(153b)으로 구분될 수 있다. n형 반도체층(153)을 제1 n형 반도체층(153a)과 제2 n형 반도체층(153b)으로 분리하는 제2 격벽(W2)은 SiOx 또는 SiNx와 같은 절연물질로 이루어질 수 있으며, 제2 격벽(W2)에 의해 제1 n형 반도체층(153a)과 제2 n형 반도체층(153b)은 절연되어 전자의 직접적 이동이 차단된다.The n-
제2 p형 반도체층(151b)은 제1 전극(E1)과 절연되며, 적어도 하나의 제1 컨택홀(CNT1)을 포함한다. 제1 컨택홀(CNT1)은 제2 n형 반도체층(153b)으로 연장되고 내부에 제1 내부전극(IE1)이 배치되어, 제1 전극(E1)과 제2 n형 반도체층(153b)을 전기적으로 연결한다.The second p-
한편, 제2 n형 반도체층(153b)은 제2 전극과 절연되며, 적어도 하나의 제2 컨택홀(CNT2)을 포함한다. 제2 컨택홀(CNT2)은 제2 p형 반도체층(151b)으로 연장되고 내부에 제2 내부전극(IE2)이 배치되어, 제2 전극(E2)과 제2 p형 반도체층(151b)을 전기적으로 연결한다.Meanwhile, the second n-
상술한 바와 같이, 제1 격벽(W1) 및 제2 격벽(W2)에 의해 LED 소자(150)는 제1 영역(Z1)과 제2 영역(Z2)으로 구분될 수 있으며, 상술한 구성에 의하면, 활성층(152)을 사이에 두고 제1 n형 반도체층(153a)과 제1 p형 반도체층(151a)을 포함하는 제1 영역(Z1)에서 제1 전극(E1)에서 정공이 공급되고, 제2 전극(E2)에서 전자가 공급되는 순방향 전압 상태에서는 발광을 하게 되고, 제1 전극(E1)에서 전자가 공급되고 제2 전극(E2)에서 정공이 공급되는 역방향 전압 상태에서는 전류가 차단될 수 있다.The
또한, 활성층(152)을 사이에 두고 제2 n형 반도체층(153b)과 제2 p형 반도체층(151b)을 포함하는 제2 영역(Z2)에서 제1 전극(E1)에서 정공이 공급되고 제2 전극(E2)에서 전자가 공급되는 순방향 전압 상태에서는 전류가 차단되고, 제1 전극(E1)에서 전자가 공급되고 제2 전극(E2)에서 정공이 공급되는 역방향 전압 상태에서 발광 될 수 있다.Holes are supplied from the first electrode E1 in the second region Z2 including the second n-
한편, 순방향 전압과 역방향 전압이 상술한 경우와 반대로 인가되는 경우에도 각각 n형 반도체(153)와 p형 반도체(151)에 인가되는 전자와 정공에 따라 발광되거나 전류가 차단될 수 있다. On the other hand, when the forward voltage and the reverse voltage are applied in the opposite manner to the above-described case, the light can be emitted or cut off according to the electrons and holes applied to the n-
상세히 설명하자면, 상술한 구성을 참조하면, 역방향 및 순방향의 전압의 상태에서 제1 영역(Z1) 또는 제2영역(Z2) 중 어느 하나의 영역에서는 전자와 정공의 결합으로 인한 발광현상이 발생하고, 다른 영역에서는 전류가 차단되어 표시 장치에 정전기와 같은 의도하지 않은 전류가 발생하는 현상이 발생하여도 소자의 한계점을 넘기지 않도록 전자와 정공을 결합시키어 소자의 수명 안정성을 향상시킴과 동시에 표시 장치를 구성하는 구동 소자 등에 인가되는 비정상 전류를 감소시키어 표시 장치의 구동소자를 보호할 수 있다.More specifically, referring to the above-described configuration, in a state of either the first region Z1 or the second region Z2, light emission due to the combination of electrons and holes occurs in the reverse and forward voltage states , It is possible to improve the lifetime stability of the device by combining electrons and holes so that the current does not exceed the limit of the device even if the current is cut off in the other area and unintended current such as static electricity occurs in the display device. It is possible to reduce the abnormal current applied to the constituent driving elements and protect the driving elements of the display device.
또한, 상술한 구성에서 LED 소자(150)는 제1 전극(E1)과 제2 전극(E2)을 통해 전자와 정공을 공급받는 순방향 전압 및 역방향 전압에서도 발광이 가능하기에, LED 소자(150)를 각 서브픽셀(SP)에 배치하는 과정에서 LED 소자(150)가 뒤집히어 배치되어도 각 서브픽셀(SP)의 발광 기능을 유지하는데 문제가 없게 된다. In addition, in the above-described configuration, the
이와 같이 상술한 구성을 갖는 LED 소자(150)를 사용함으로써, LED 소자(150)를 배치하는 공정의 공정 안정성을 향상시킴과 동시에 정전기 등에 의한 의도치 않은 전류에 대해 발광 소자 및 구동소자를 보호하여 수명 안정성을 향상시킬 수 있다.By using the
제1 전극(E1)은 p형 반도체층(151) 상에 배치되면서 제1 p형 반도체층(151a)과 전기적으로 연결되고 제2 p형 반도체층(151b)과 절연막(PAS)으로 절연된다. 또한, 제2 전극(E2)은 n형 반도체층(153) 상에 배치되면서 제1 n형 반도체층(153a)과 전기적으로 연결되고 제2 n형 반도체층(153b)과 절연막(PAS)으로 절연된다.The first electrode E1 is disposed on the p-
제1 전극(E1)은 제2 p형 반도체층(151b)에 배치된 적어도 하나의 제1 컨택홀(CNT1)을 통해 제1 내부전극(IE1)과 연결되고, 제1 내부전극(IE1)을 통해 제1 전극(E1)은 제2 n형 반도체층(153b)과 전기적으로 연결된다. The first electrode E1 is connected to the first internal electrode IE1 through at least one first contact hole CNT1 disposed in the second p-
제2 전극(E2)은 제2 n형 반도체층(153b)에 배치된 적어도 하나의 제2 컨택홀(CNT2)을 통해 제2 내부전극(IE2)과 연결되고, 제2 전극(E2)은 제2 내부전극(IE2)을 통해 제2 p형 반도체층(151b)과 전기적으로 연결된다. The second electrode E2 is connected to the second internal electrode IE2 through at least one second contact hole CNT2 disposed in the second n-
도면에서는 간략하여 도시하였으나 p형 반도체층(151)은 활성층(152) 외부로 이송자 누설을 감소시키기 위해 전자 차단층(EBL; electron-blocking layer)을 포함할 수 있기에 본 발명의 또 다른 일 실시예에서 제1 전극(E1)은 p형 반도체층(151) 표면상에 절연막(PAS) 없이 직접적으로 배치되면서 제1 컨택홀(CNT1)을 통해 제1 내부전극(IE1)과 연결될 수 있다. 그러나, 제1 내부전극(IE1)은 제1 컨택홀(CNT1) 내측에서 p형 반도체층(151)과 절연막(PAS)을 통해 절연된다.The p-
제1 전극(E1)은 구동 박막화소인 구동 트랜지스터(T2)의 드레인 전극(DE) 또는 소스 전극(SE)과 연결되고, 제2 전극(E2)은 공통 전원 라인(CPL)과 연결된다.The first electrode E1 is connected to the drain electrode DE or the source electrode SE of the driving transistor T2 which is the driving thin film pixel and the second electrode E2 is connected to the common power supply line CPL.
상술한 제1 전극(E1)은 p형 전극으로 호칭될 수 있으며 또는 애노드(Anode)전극으로 호칭될 수 있다. 제2 전극(E2)은 n형 전극 또는 캐소드(Cathode) 전극으로 호칭될 수 있다. The first electrode E1 described above may be referred to as a p-type electrode or may be referred to as an anode electrode. The second electrode E2 may be referred to as an n-type electrode or a cathode electrode.
LED 소자(150)는 10~100um 의 폭을 갖고, 6um이하의 높이를 갖는 미세 소자일 수 있다. 상술한 폭과 높이의 미세 소자인 LED 소자(150)는 폭과, 축을 고려할 때 기판(110)상에 배치될 때 위, 아래가 뒤집히는 경우가 발생할 수 있다. 그러나, 상술한 바와 같이 뒤집혀 배치되어도 제1 영역(Z1) 또는 제2 영역(Z2)에서 발광하게 되므로 LED 소자(150)을 배치하는 과정에서 발생하는 불량을 최소화할 수 있다.The
본 발명의 일 실시예에 따른 제1 및 제2 전극(E1, E2) 각각은 Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, 또는 Cr 등의 금속 물질 및 그 합금 중 하나 이상을 포함한 물질로 이루어질 수 있다. 다른 실시예에 따른 제1 및 제2 전극(E1, E2) 각각은 투명 도전성 재질로 이루어질 수 있으며, 상기 투명 도전성 재질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 될 수 있지만, 이에 한정되지 않는다.Each of the first and second electrodes E1 and E2 according to an exemplary embodiment of the present invention includes a metal material such as Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, Or more. Each of the first and second electrodes E1 and E2 may be made of a transparent conductive material. The transparent conductive material may be indium tin oxide (ITO) or indium zinc oxide (IZO) But is not limited thereto.
본 발명의 일 실시예에 따른 절연막(PAS)은 SiNx, SiOx와 같은 재질로 형성 될 수 있으며, p형 반도체층(151), 활성층(152) 및 n형 반도체층(153)이 외부에 노출되지 않도록 LED 소자(150) 전체를 커버하도록 배치될 수 있다.The insulating layer PAS may be formed of a material such as SiNx or SiOx and the p-
또한 제1 및 제2 전극(E1, E2)이 노출되어 산화되지 않도록 제1 및 제2 전극(E1, E2)을 둘러싸도록 배치될 수 있으며 이러한 경우, 제1 및 제2 전극(E1, E2)과 화소 전극(PE) 및 공통 전극(CE)이 전기적으로 연결되는 부위는 오픈되는 영역을 가질 수 있다.The first and second electrodes E1 and E2 may be arranged so as to surround the first and second electrodes E1 and E2 so that the first and second electrodes E1 and E2 are not exposed and oxidized. A portion where the pixel electrode PE and the common electrode CE are electrically connected may have an open area.
부가적으로, p형 반도체층(151), 활성층(152) 및 n형 반도체층(153) 각각은 반도체 기판 상에 순차적으로 적층되어 형성될 수 있다. 여기서, 반도체 기판은 사파이어 기판(sapphire substrate) 또는 실리콘 기판 등의 반도체 물질을 포함한다. 이러한 반도체 기판은 p형 반도체층(151), 활성층(152) 및 n형 반도체층(153) 각각을 성장시키기 위한 성장용 기판으로 사용된 후, 기판 분리 공정에 의해 분리될 수 있다. 여기서, 기판 분리 공정은 레이저 리프트 오프(Laser Lift Off) 또는 케미컬 리프트 오프(Chemical Lift Off) 등이 될 수 있다. 이에 따라, LED 소자(150)에서 성장용 반도체 기판이 제거됨에 따라 LED 소자(150)는 상대적으로 얇은 두께를 가질 수 있으며, 이로 인하여 각 서브픽셀(SP)에 수납될 수 있다.In addition, each of the p-
도 5a는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 개략적인 사시도이고, 도 5b는 도 5a에 도시된 발광 소자를 설명하기 위한 A-A'에 따른 개략적인 단면도이다.FIG. 5A is a schematic perspective view illustrating a light emitting device according to another embodiment of the present invention, and FIG. 5B is a schematic cross-sectional view taken along line A-A 'for illustrating a light emitting device shown in FIG. 5A.
도 5a 및 도 5b를 참조하여 설명하되, 이전 도면을 참조하여 설명하되 유사하거나 이전 도면을 설명하면서 설명가능한 구성에 대하여서는 생략하여 설명하도록 한다.5A and 5B, a description will be made with reference to the previous drawings, but explanations of the configurations that can be explained while explaining similar or preceding drawings will be omitted.
도 5a 및 도 5b를 참조하면, LED 소자(150)의 p형 반도체층(151) 은 제1 격벽(W1)에 의해 제1 p형 반도체층(151a) 과 제2 p형 반도체층(151b)으로 구분되며 절연되고, 제1 p형 반도체층(151a) 상에 제1 p형 전극(E1-1)이 배치된다. 제2 p형 전극(E1-2)은 제2 p형 반도체층(151b) 상에 배치되되 절연막(PAS)에 의해 제2 p형 반도체층(151b)과 절연되고 제1 컨택홀(CNT1)의 제1 내부전극(IE1)을 통해 제2 n형 반도체층(153b)과 전기적으로 연결된다.5A and 5B, the p-
또한, LED 소자(150)의 n형 반도체층(153) 은 제2 격벽(W1)에 의해 제1 n형 반도체층(153a) 과 제2 n형 반도체층(153b)으로 구분되며 절연되고, 제1 n형 반도체층(153a) 상에 제1 n형 전극(E2-1)이 배치된다. 제2 n형 전극(E2-2)은 제2 n형 반도체층(153b) 상에 배치되되 절연막(PAS)에 의해 제2 n형 반도체층(153b)과 절연되고 제2 컨택홀(CNT2)의 제2 내부전극(IE2)을 통해 제2 p형 반도체층(151b)과 전기적으로 연결된다.The n-
이와 같이, 제1 전극(E1)과 제2 전극(E2)은 각각 제1 격벽(W1)과 제2 격벽(W2)에 의해 절연되고 구분된 반도체층 상에 각각 배치된다. 상세하게는 제1 p형 반도체층(151a), 제2 p형 반도체층(151b), 제1 n형 반도체층(153a) 및 제2 n형 반도체층(153b) 각각과 연결된 제1 전극(E1) 및 제2 전극(E2)이 구분되어 전기적으로 연결된다.Thus, the first electrode E1 and the second electrode E2 are respectively disposed on the semiconductor layer insulated and separated by the first barrier rib W1 and the second barrier rib W2. The first electrode E1 connected to the first p-
상술한 구성에서 제1 영역(Z1)과 대응하는 제1 p형 반도체층(151a), 제1 n형 반도체층(153a)은 제1 p형 전극(E1-1) 및 제1 n형 전극(E2-1)으로부터 공급되는 전자와 정공에 의해 발광되되 제1 p형 전극(E1-1) 및 제1 n형 전극(E2-1)에 인가되는 전압이 순방향일 때 발광하며 역방향일 때 차단하게 된다.In the above-described structure, the first p-
또한, 제2 영역(Z1)과 대응하는 제2 p형 반도체층(151b), 제2 n형 반도체층(153b)은 제2 p형 전극(E1-2) 및 제2 n형 전극(E2-2)으로부터 공급되는 전자와 정공에 의해 발광되되 제2 p형 전극(E1-2) 및 제2 n형 전극(E2-2)에 인가되는 전압이 역방향일 때 발광하며 순방향일 때 차단하게 된다.The second p-
도 4a 내지 도 4b에서 설명한 구성과는 달리 도 5a 내지 도 5b의 구성에 따르면 제1 전극(E1)과 제2 전극(E2)을 세분화하고 각각 전기적으로 연결되는 반도체층에 따라 인가되는 전압의 방향을 조절하면 제1 영역(Z1) 및 제2 영역(Z2)의 발광과 전류차단의 기능을 각각 조절할 수 있다. 이에 대한 다양한 실시예는 후술하도록 한다.According to the configurations of FIGS. 5A and 5B, the first electrode E1 and the second electrode E2 are subdivided and the direction of the voltage applied according to the semiconductor layer electrically connected to each other The functions of the light emission and the current interruption of the first region Z1 and the second region Z2 can be controlled, respectively. Various embodiments of this will be described later.
도 6a 내지 도 6b는 본 발명의 일 실시예에 따른 발광 소자의 다양한 사용예를 설명하기 위한 개략적인 단면도이다.6A and 6B are schematic cross-sectional views illustrating various examples of use of a light emitting device according to an embodiment of the present invention.
도 6a 내지 도 6b는 이전 도면 등에서 설명한 박막 트랜지스터를 포함한 몇몇 구성요소를 생략하여 도시하였으며 이전 도면에서 설명한 중복된 구성에 대하여서는 생략하여 설명하기로 한다.6A and 6B illustrate some components including the thin film transistor described in the previous drawings and the like, and the overlapping structure described in the previous drawings will be omitted.
도 6a 내지 도 6b를 참조하면 기판(110)상에 LED 소자(150)가 배치되되, 제1 전극(E1)과 제2 전극(E2)의 방향이 엇갈린 Case 1 과 Case 2의 두 가지 경우로 LED 소자(150)가 배치될 수 있다.6A and 6B, there are two cases of
상술한 내용에서 LED 소자(150)의 높이와 폭을 고려하면 상기 Case 1과 Case 2의 배치 상태가 가장 흔한 경우가 되겠으며, 상기 Case 1과 Case 2의 각각의 경우에 화소전극(PE)과 공통전극(CE)에 인가되는 전류의 방향에 따라 제1 영역(Z1)과 제2 영역(Z2)는 발광과 전류차단의 역할이 서로 바뀔 수 있다. Considering the height and width of the
Case 1과 Case 2의 경우에 대하여 자세히 설명하면, Case 1의 경우 제1 전극(E1)에 정공이 공급되고 제2 전극(E2)에 전자가 공급되는 경우, 제1 영역(Z1)의 경우 순방향 전압이 인가되어 발광하게 되고, 제2 영역(Z2)의 경우 역방향 전압이 인가되게 되므로 발광하지 않고 전류가 차단되게 된다.
Case 2의 경우, Case 1의 경우와 달리 제1 영역(Z1)의 경우 역방향 전압이 인가되게 되므로 전류가 차단되나 제2 영역(Z2)에서 순방향 전압이 인가되어 발광하게 된다. In
즉, LED 소자(150)이 배치되는 과정에서 뒤집어 지게 배치되어도 전극의 연결 및 발광하는데 어려움이 없게 된다.That is, even when the
도 7a 내지 도 7c는 본 발명에 따른 발광 소자의 다양한 실시예를 설명하기 위한 개략적인 도면이다.7A to 7C are schematic views for explaining various embodiments of the light emitting device according to the present invention.
도 5a 내지 도 5b의 구성에서 설명한 바와 같이 제1 영역(Z1) 및 제2 영역(Z2)와 연결되는 제1 전극(E1) 및 제2 전극(E2)을 전기적 연결을 맺는 반도체층에 따라 세분화하면 다음과 같은 다양한 실시의 예로서 LED 소자(150)를 사용할 수 있다.The first electrode E1 and the second electrode E2 connected to the first region Z1 and the second region Z2 are subdivided according to the semiconductor layers which are electrically connected to each other as described with reference to FIGS. 5A and 5B, The
도 7a에 도시된 바와 같이 제1 영역(Z1) 및 제2 영역(Z2)에 인가되는 전류의 방향을 일치시키도록 전극을 연결하는 경우 하나의 영역은 발광 영역으로 동작하고 또 다른 하나의 영역은 비발광 영역이며 전류를 차단하는 영역으로 동작하기에 LED 소자(150)의 배치에 상관없이 점등 가능한 LED 소자(150)로 역할을 수행할 수 있으며, 또 다른 한편으로 의도하지 않은 전류의 흐름에 대하여, 즉 역방향의 전류에 대한 에너지 레벨을 낮출 수 있기에 내부 소자 등을 보호하는 보호회로로서의 역할을 수행할 수 있다.As shown in FIG. 7A, when the electrodes are connected so as to match the directions of the currents applied to the first and second regions Z1 and Z2, one region operates as a light emitting region and the other region Emitting region and serves as an
Case 2인 도 7b에서와 같이 제1 영역(Z1) 및 제2 영역(Z2)에 인가되는 전류의 방향을 각각 다르게 하도록 전극을 배치하고 전류의 방향을 서로 다르게 흘려주면 제1 영역(Z1) 및 제2 영역(Z2)은 동시에 발광하게 되어 제1 영역(Z1) 및 제2 영역(Z2) 중 어느 하나의 영역에서 발광할 때와는 달리 높은 휘도로 발광할 수 있게 되어 높은 대비(Contrast)를 표시 할 수 있는 표시 장치로 구성할 수 있다.As shown in FIG. 7B, which is
Case 3인 도 7c의 경우 제1 영역(Z1) 및 제2 영역(Z2)을 각각 독립적인 전극 구조를 갖도록 설정하고 제1 영역(Z1) 및 제2 영역(Z2) 중 하나의 영역을 더미 영역으로 설정하면, 제1 영역(Z1)이 손상되거나 발광하지 않는 경우 회로적인 조작 또는 레이저에 의한 전극 연결을 변경하는 방법 등에 의하여 불량 화소를 리페어하는 방법을 사용할 수 있게 된다. 7C, which is Case 3, the first area Z1 and the second area Z2 are set to have independent electrode structures, and one area of the first area Z1 and the second area Z2 is set as a dummy area , It is possible to use a method of repairing a defective pixel by a circuit operation or a method of changing the electrode connection by laser when the first area Z1 is damaged or does not emit light.
이와 같이, 상술한 사용 예를 들어 설명한 방식 이외에 다양한 회로의 연결에 따라 다양한 방식으로 LED 소자(150)를 활용할 수 있다. As described above, the
LED 소자(150) 소자의 하부에 위치한 전극(E1,E2)의 연결은 접합상태에서 전류를 흘려보내어 전기저항에 따른 높은 온도를 유발하여 전극의 표면을 용융하여 두 전극의 접점에서 웰딩되는 방법을 사용할 수 있으며, 또는 레이저를 사용하여 기판(110)의 배면에서 LED 소자(150)와 연결되는 전극의 표면을 용융시키어 접합시키는 방법이 사용될 수 있다. The connection of the electrodes E1 and E2 located under the
상술한 구조에서 공통 전극(CE)에 연결된 공통 전원 라인(CPL)은 전자를 공급하는 전원 라인일 수 있으며 또 다른 구성에 의해 정공을 공급하는 전원 라인일 수 있는데 이는 당업자의 설계에 의해 선택될 수 있으며, 박막 트랜지스터의 경우 PMOS방식 또는 NMOS방식에 따라 상술한 구성에 있어 변경이 있을 수 있다.The common power line CPL connected to the common electrode CE in the above-described structure may be a power supply line for supplying electrons and a power supply line for supplying holes by another configuration, which can be selected by a person skilled in the art In the case of the thin film transistor, there may be a change in the above-described configuration according to the PMOS method or the NMOS method.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in detail with reference to the accompanying drawings, it is to be understood that the present invention is not limited to those embodiments and various changes and modifications may be made without departing from the scope of the present invention. . Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, it should be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of protection of the present invention should be construed according to the claims, and all technical ideas within the scope of equivalents should be interpreted as being included in the scope of the present invention.
100: 발광 표시 장치
110: 기판
150: LED 소자
151: 제1 반도체층
152: 활성층
153: 제2 반도체층
E1, E1-1, E1-2: 제1 전극
E2, E2-1, E2-2: 제2 전극100: Light emitting display
110: substrate
150: LED element
151: first semiconductor layer
152:
153: second semiconductor layer
E1, E1-1, E1-2: the first electrode
E2, E2-1, E2-2: the second electrode
Claims (11)
상기 p형 반도체층 상에 있는 적어도 하나의 p형 전극; 및
상기 n형 반도체층 상에 있는 적어도 하나의 n형 전극을 포함하고,
상기 p형 반도체층은 제1 격벽으로 제1 p형 반도체층과 제2 p형 반도체층으로 구분되고,
상기 n형 반도체층은 제2 격벽으로 제1 n형 반도체층과 제2 n형 반도체층으로 구분되고,
상기 제2 p형 반도체층은 적어도 하나의 제1 컨택홀이 있고,
상기 제2 n형 반도체층은 적어도 하나의 제2 컨택홀이 있고,
상기 p형 전극은 상기 제2 p형 반도체층과 절연되고,
적어도 하나의 상기 p형 전극은 상기 제1 컨택홀을 통해 상기 제2 n형 반도체층과 전기적으로 연결되고,
상기 n형 전극은 상기 제2 n형 반도체층과 절연되고,
적어도 하나의 상기 n형 전극은 상기 제2 컨택홀을 통해 상기 제2 p형 반도체층과 전기적으로 연결된 발광 소자.
an n-type semiconductor layer, an active layer, and a p-type semiconductor layer,
At least one p-type electrode on the p-type semiconductor layer; And
And at least one n-type electrode on the n-type semiconductor layer,
The p-type semiconductor layer is divided into a first p-type semiconductor layer and a second p-type semiconductor layer as a first bank,
The n-type semiconductor layer is divided into a first n-type semiconductor layer and a second n-type semiconductor layer by a second bank,
The second p-type semiconductor layer has at least one first contact hole,
The second n-type semiconductor layer has at least one second contact hole,
The p-type electrode is insulated from the second p-type semiconductor layer,
At least one of the p-type electrodes is electrically connected to the second n-type semiconductor layer through the first contact hole,
The n-type electrode is insulated from the second n-type semiconductor layer,
And at least one of the n-type electrodes is electrically connected to the second p-type semiconductor layer through the second contact hole.
상기 제1 컨택홀 및 상기 제2 컨택홀 내에 절연막을 포함하고, 상기 절연막은 상기 제1 격벽 및 상기 제2 격벽과 동일한 물질인 발광 소자.
The method according to claim 1,
And an insulating film in the first contact hole and the second contact hole, wherein the insulating film is the same material as the first bank and the second bank.
적어도 하나의 상기 p형 전극은 상기 제1 컨택홀 내에 있는 제1 내부 전극을 통해 상기 제2 n형 반도체층과 전기적으로 연결된 발광 소자.
3. The method of claim 2,
And at least one of the p-type electrodes is electrically connected to the second n-type semiconductor layer through a first internal electrode in the first contact hole.
적어도 하나의 상기 n형 전극은 상기 제2 컨택홀 내에 있는 제2 내부 전극을 통해 상기 제2 p형 반도체층과 전기적으로 연결된 발광 소자.
3. The method of claim 2,
And at least one of the n-type electrodes is electrically connected to the second p-type semiconductor layer through a second internal electrode in the second contact hole.
상기 n형 전극은 제1 n형 전극과 제2 n형 전극을 포함하고,
상기 제1 n형 전극은 상기 제1 n형 반도체층과 전기적으로 연결되고,
상기 제2 n형 전극은 상기 제2 n형 반도체층과 전기적으로 절연된 발광 소자.
The method according to claim 1,
Wherein the n-type electrode includes a first n-type electrode and a second n-type electrode,
The first n-type electrode is electrically connected to the first n-type semiconductor layer,
And the second n-type electrode is electrically insulated from the second n-type semiconductor layer.
격벽을 통해 제1 영역 및 제2 영역으로 구분되며,
애노드 전극 및 캐소드 전극을 포함하고,
제1 영역은 forward bias가 인가되고, 제2 영역은 backward bias가 인가되도록 상기 애노드 전극 또는 상기 캐소드 전극이 상기 pn접합 다이오드에 연결된 pn접합 발광 소자.
In a pn junction diode including an active layer,
A first region and a second region through the barrier ribs,
An anode electrode and a cathode electrode,
Wherein the anode electrode or the cathode electrode is connected to the pn junction diode so that a forward bias is applied to the first region and a backward bias is applied to the second region.
상기 다이오드는 버티컬 타입(Vertical Type)인 발광 소자.
The method according to claim 6,
Wherein the diode is a vertical type.
상기 제1 영역 또는 상기 제2 영역은 각각 발광될 수 있도록 구성된 발광 소자.
The method according to claim 6,
Wherein the first region or the second region is configured to emit light.
상기 발광 소자와 연결된 공통 전극을 포함하고,
상기 발광 소자는 발광 영역 및 소자 보호 영역을 포함하되,
상기 소자 보호 영역은 정전압 인가시 전류를 차단하고, 역전압 인가시 발광하도록 구성된 표시 장치.
A light emitting element connected to a driving element on a substrate; And
And a common electrode connected to the light emitting element,
The light emitting device includes a light emitting region and a device protecting region,
Wherein the device protection region is configured to cut off a current when a constant voltage is applied and to emit light when a reverse voltage is applied.
상기 발광 영역 및 상기 소자 보호 영역은 인가되는 전류의 방향에 따라 전환되는 표시 장치.
10. The method of claim 9,
Wherein the light emitting region and the device protection region are switched according to a direction of an applied current.
상기 발광 영역은 정전압 인가시 발광하고, 역전압 인가시 전류를 차단하는 표시 장치.
10. The method of claim 9,
Wherein the light emitting region emits light when a constant voltage is applied, and interrupts a current when a reverse voltage is applied.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170167167A KR102414237B1 (en) | 2017-12-07 | 2017-12-07 | Light emitting device and display device using the same |
US16/152,711 US10693042B2 (en) | 2017-11-23 | 2018-10-05 | Light-emitting device and display device using the same |
CN201811317325.7A CN109830584B (en) | 2017-11-23 | 2018-11-07 | Light emitting device and display apparatus using the same |
US16/878,215 US11309458B2 (en) | 2017-11-23 | 2020-05-19 | Light-emitting device and display device using the same |
US17/697,653 US11923480B2 (en) | 2017-11-23 | 2022-03-17 | Light-emitting device and display device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170167167A KR102414237B1 (en) | 2017-12-07 | 2017-12-07 | Light emitting device and display device using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190067334A true KR20190067334A (en) | 2019-06-17 |
KR102414237B1 KR102414237B1 (en) | 2022-06-28 |
Family
ID=67064720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170167167A KR102414237B1 (en) | 2017-11-23 | 2017-12-07 | Light emitting device and display device using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102414237B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111769188A (en) * | 2020-07-31 | 2020-10-13 | 佛山紫熙慧众科技有限公司 | Novel ultraviolet LED chip electrode preparation method |
WO2022093433A1 (en) * | 2020-10-29 | 2022-05-05 | Lumileds Llc | Light emitting diode device with tunable emission |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130062770A (en) * | 2011-12-05 | 2013-06-13 | 엘지이노텍 주식회사 | Light emitting device |
KR20160041417A (en) * | 2014-10-07 | 2016-04-18 | 엘지전자 주식회사 | Semiconductor devices and methods of manufacturing the same |
KR20170122008A (en) * | 2016-04-26 | 2017-11-03 | 엘지이노텍 주식회사 | Led display device, backlight unit and lighting device |
-
2017
- 2017-12-07 KR KR1020170167167A patent/KR102414237B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130062770A (en) * | 2011-12-05 | 2013-06-13 | 엘지이노텍 주식회사 | Light emitting device |
KR20160041417A (en) * | 2014-10-07 | 2016-04-18 | 엘지전자 주식회사 | Semiconductor devices and methods of manufacturing the same |
KR20170122008A (en) * | 2016-04-26 | 2017-11-03 | 엘지이노텍 주식회사 | Led display device, backlight unit and lighting device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111769188A (en) * | 2020-07-31 | 2020-10-13 | 佛山紫熙慧众科技有限公司 | Novel ultraviolet LED chip electrode preparation method |
WO2022093433A1 (en) * | 2020-10-29 | 2022-05-05 | Lumileds Llc | Light emitting diode device with tunable emission |
US11626538B2 (en) | 2020-10-29 | 2023-04-11 | Lumileds Llc | Light emitting diode device with tunable emission |
US11777061B2 (en) | 2020-10-29 | 2023-10-03 | Lumileds Llc | Light emitting diode device with tunable emission |
Also Published As
Publication number | Publication date |
---|---|
KR102414237B1 (en) | 2022-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102538424B1 (en) | Light emitting device and display device using the same | |
US10522524B2 (en) | Display device and method for fabricating the same | |
KR102633079B1 (en) | Light emitting diode display apparatus | |
KR101902566B1 (en) | Light emitting diode display apparatus and manufacturing method of the same | |
CN109830584B (en) | Light emitting device and display apparatus using the same | |
KR102527303B1 (en) | Light emitting diode display | |
KR101888857B1 (en) | Light emitting device and display device using the same | |
KR102616407B1 (en) | Light emitting device and display device using the same | |
US11107800B2 (en) | Display device | |
KR102495537B1 (en) | Light emitting diode display apparatus | |
CN111384217B (en) | Light emitting diode and display device including the same | |
KR20240040698A (en) | Display device and method of manufacturing the same | |
KR102414237B1 (en) | Light emitting device and display device using the same | |
KR101895600B1 (en) | Display device and manufacturing method of the same | |
KR20210066205A (en) | Display device and method of manufacturing the same | |
KR20210078766A (en) | Micro led display device and manufacturing method of the same | |
KR102655336B1 (en) | Display apparatus and manufacturing method of the same | |
US20230207739A1 (en) | Display device and method for manufacturing same, and multi-screen display device using same | |
KR20200077941A (en) | Light emitting diode display apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |