KR101895600B1 - Display device and manufacturing method of the same - Google Patents

Display device and manufacturing method of the same Download PDF

Info

Publication number
KR101895600B1
KR101895600B1 KR1020170171254A KR20170171254A KR101895600B1 KR 101895600 B1 KR101895600 B1 KR 101895600B1 KR 1020170171254 A KR1020170171254 A KR 1020170171254A KR 20170171254 A KR20170171254 A KR 20170171254A KR 101895600 B1 KR101895600 B1 KR 101895600B1
Authority
KR
South Korea
Prior art keywords
electrode
circuit board
wiring
substrate
display device
Prior art date
Application number
KR1020170171254A
Other languages
Korean (ko)
Inventor
이승철
김한석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170171254A priority Critical patent/KR101895600B1/en
Priority to US16/020,145 priority patent/US10522524B2/en
Priority to EP24156505.0A priority patent/EP4344389A2/en
Priority to EP18180014.5A priority patent/EP3422827B1/en
Priority to CN201810687418.2A priority patent/CN109215516B/en
Application granted granted Critical
Publication of KR101895600B1 publication Critical patent/KR101895600B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages

Abstract

Provided are a display device in which a bezel region is minimized and a manufacturing method thereof according to an embodiment of the present invention. A wiring electrode arranged on a substrate is electrically connected to a connection electrode arranged on an inclined surface of a circuit board in contact with the substrate and the connection electrode is electrically connected to a circuit wire arranged on the upper side of the circuit board, thereby minimizing the bezel region by not requiring a non-display region such as a pad part for connecting the substrate and the circuit board. Accordingly, the present invention can improve the luminous efficiency of the display device and reduce the power consumption of the display device.

Description

표시 장치 및 이의 제조방법 {DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME}DISPLAY APPARATUS AND METHOD OF MANUFACTURING THE SAME

본 발명은 표시 장치 및 이의 제조방법에 관한 것으로서, 보다 상세하게는 표시 장치에 있는 배선전극의 회로기판과의 연결 구조에 있어서, 서로 다른 기판상에 있는 전극을 연결하기 위한 비표시영역인 베젤영역을 최소화 할 수 있는 표시 장치 및 이의 제조방법을 제공하는 것이다.The present invention relates to a display device and a method of manufacturing the same, and more particularly, to a display device having a connection structure with a circuit board of a wiring electrode in a display device, And a method of manufacturing the same.

표시 장치는 텔레비전 또는 모니터의 표시 장치 이외에도 노트북 컴퓨터, 테블릿 컴퓨터, 스마트 폰, 휴대용 표시 기기 및 휴대용 정보 기기 등의 표시 화면으로 널리 사용되고 있다.Display devices are widely used as display screens of notebook computers, tablet computers, smart phones, portable display devices, and portable information devices in addition to display devices of televisions or monitors.

표시 장치는 반사형 표시 장치와 발광형 표시 장치로 구분될 수 있는데, 반사형 표시 장치는 자연광 또는 표시 장치의 외부 조명에서 나오는 빛이 표시 장치에 반사되어 정보를 표시하는 방식의 표시 장치이고 발광형 표시 장치는 발광 소자 또는 광원을 표시 장치에 내장하고, 내장된 발광 소자 또는 광원에서 발생하는 빛을 사용하여 정보를 표시하는 방식이다.The display device can be divided into a reflection type display device and a light emission type display device. The reflection type display device is a display device in which natural light or light emitted from external light of the display device is reflected by the display device to display information, A display device includes a light emitting device or a light source built in a display device, and displays information using light emitted from a light emitting device or a light source.

내장된 발광 소자는 다양한 빛의 파장을 발광할 수 있는 발광 소자를 사용하기도 하고 백색 또는 블루의 빛을 발광 하는 발광 소자와 함께 발광 빛의 파장을 변화 시킬 수 있는 컬러필터를 사용하기도 한다.The built-in light emitting device may use a light emitting device capable of emitting various wavelengths of light, a light emitting device emitting white or blue light, and a color filter capable of changing the wavelength of emitted light.

이와 같이, 표시 장치로서 이미지를 구현하기 위하여 복수의 발광 소자를 표시 장치의 기판상에 배치하되, 각각의 발광 소자를 개별적으로 발광하도록 컨트롤 하기 위해 구동 신호 또는 구동 전류를 공급하는 구동소자를 발광 소자와 함께 기판상에 배치하여, 기판상에 배치된 복수의 발광 소자를 표시 하고자 하는 정보의 배열대로 해석하여 기판상에 표시하도록 한다.In order to realize an image as a display device, a plurality of light emitting elements are disposed on a substrate of a display device, and a driving element for supplying a driving signal or a driving current to control each light emitting element to emit light individually is called a light emitting element And a plurality of light emitting devices arranged on the substrate are analyzed in accordance with the arrangement of information to be displayed and displayed on the substrate.

다시 설명하자면, 이와 같은 표시 장치는 복수의 화소가 배치되고, 각각의 화소는 구동소자인 스위칭 소자로서 박막 트랜지스터(Thin Filim Transistor)를 이용하고, 박막 트랜지스터에 연결되어 구동 됨으로서 표시 장치는 각각의 화소의 동작에 의해 영상을 표시한다.To be more specific, in such a display device, a plurality of pixels are arranged, each pixel is driven by a thin film transistor (Thin Film Transistor) as a switching element which is a driving element and connected to the thin film transistor, The image is displayed.

박막 트랜지스터가 사용된 대표적인 표시 장치로서는 액정 표시 장치와 유기 발광 표시 장치가 있다. 그 중 액정 표시 장치는 자체 발광 방식이 아니기에 액정 표시 장치의 하부(후면)에 빛을 발광 하도록 배치된 백라이트 유닛(Backlight unit)이 필요하다. 이러한 부가적인 백라이트 유닛에 의해 액정 표시 장치는 두께가 증가하고, 플렉서블 하거나 원형과 같은 다양한 형태의 디자인으로 표시 장치를 구현하는데 제한이 있으며, 휘도 및 응답 속도가 저하될 수 있다.Representative display devices using thin film transistors include liquid crystal display devices and organic light emitting display devices. Since the liquid crystal display device is not a self-emitting type, a backlight unit is required to emit light at a lower portion (rear surface) of the liquid crystal display device. With this additional backlight unit, the thickness of the liquid crystal display device is increased, and there are restrictions on implementing a display device in various forms of design such as a flexible or circular shape, and luminance and response speed may be lowered.

한편으로, 자체 발광 소자가 있는 표시 장치는 광원을 내장하는 표시 장치보다 얇게 구현될 수 있고, 플렉서블하고 접을 수 있는 표시 장치를 구현할 수 있는 장점이 있다.On the other hand, a display device having a self-luminous device can be realized to be thinner than a display device having a light source, and a flexible and foldable display device can be realized.

이와 같은 자체 발광 소자가 있는 표시 장치는 발광층으로 유기물을 포함하는 유기 발광 표시 장치와 마이크로 엘이디 소자를 발광 소자로 사용하는 마이크로 엘이디 표시 장치등이 있을수 있는데, 유기 발광 표시 장치 또는 마이크로 엘이디 표시 장치와 같은 자체 표시 장치는 별도의 광원이 필요없기에 더욱 얇거나 다양한 형태의 표시 장치로 활용될 수 있다.A display device having such a self-luminous device may include an organic light emitting display device including an organic material as a light emitting layer and a micro-LED display device using a micro-LED device as a light emitting device. In a display device such as an organic light emitting display device or a micro- The self-display device can be utilized as a thinner or more various display device since no separate light source is required.

그러나, 유기물을 사용하는 유기 발광 표시 장치는 별도의 광원이 필요하지 않는 반면에 수분과 산소에 의한 불량화소가 발생되기 쉬우므로 산소와 수분의 침투를 최소화 하기 위한 다양한 기술적 구상이 추가적으로 요구된다.However, since an organic light emitting display using an organic material does not require a separate light source, it is liable to generate defective pixels due to moisture and oxygen, so that various technical schemes are additionally required to minimize penetration of oxygen and moisture.

상술한 문제에 대하여, 최근에는, 미세한 크기의 마이크로 엘이디 소자(Micro light emitting diode)를 발광 소자로 사용하는 표시장치에 대한 연구 및 개발이 진행되고 있으며, 이러한 발광 표시 장치는 고화질과 고신뢰성을 갖기 때문에 차세대 표시 장치로서 각광받고 있다.In recent years, research and development have been made on a display device using a micro-sized light emitting diode as a light emitting device, and such a light emitting display device has high image quality and high reliability Therefore, it is popular as a next generation display device.

LED소자는 반도체에 전류를 흘려주면 빛을 내는 성질을 이용한 반도체 발광 소자로 조명, TV, 각종 표시장치 등에 널리 활용되고 있다. LED소자는 n형 반도체층과 p형 반도체층, 그리고 그 사이에 있는 활성층으로 구성된다. 전류를 흘려주면 n형 반도체층 부분에는 전자가, p형 반도체층 부분에는 정공이 있다가 활성층에서 결합해 빛을 낸다. An LED device is a semiconductor light emitting device that uses a property of emitting light when a current is flowed into the semiconductor, and is widely used for lighting, TV, and various display devices. The LED element is composed of an n-type semiconductor layer and a p-type semiconductor layer, and an active layer therebetween. Electrons are present in the n-type semiconductor layer portion and holes are present in the p-type semiconductor layer portion, and then the light is emitted from the active layer.

단위 화소의 발광 소자로 LED소자가 사용된 발광 표시 장치를 구현하기 위해서는 몇가지 기술적인 요구사항이 있다. 우선, 사파이어(Sapphire) 또는 실리콘(Si)과 같은 반도체 웨이퍼(wafer) 기판 상에 LED소자를 결정화 시키고, 결정화된 복수의 LED 칩을 구동소자가 있는 기판에 이동 시키되 각각의 화소에 대응하는 위치에 LED소자를 위치시키는 정교한 전사 공정이 요구된다.There are several technical requirements for implementing a light emitting display device in which an LED element is used as a light emitting element of a unit pixel. First, an LED element is crystallized on a semiconductor wafer substrate such as sapphire or silicon (Si), and a plurality of crystallized LED chips are moved to a substrate having a driving element, A sophisticated transfer process for positioning the LED element is required.

LED소자는 무기재료를 사용하여 형성할 수 있으나, 결정화 하여 형성할 필요가 있고, GaN과 같은 무기재료를 결정화 하려면, 결정화를 유도 할 수 있는 기판상에서 무기재료를 결정화 하여야 한다. 이와 같이 무기재료의 결정화를 효율적으로 유도 할 수 있는 기판은 반도체 기판이며, 상술한 바와 같이 반도체 기판상에서 무기재료를 결정화 시키어야 한다.The LED element can be formed using an inorganic material, but it needs to be formed by crystallization. In order to crystallize an inorganic material such as GaN, the inorganic material must crystallize on a substrate capable of inducing crystallization. The substrate on which the crystallization of the inorganic material can efficiently be induced is a semiconductor substrate, and the inorganic material must be crystallized on the semiconductor substrate as described above.

LED소자를 결정화하는 공정은 에피택시(epitaxy), 에피텍셜 성장(epitaxial groth) 또는 에피공정이라고도 지칭한다. 에피공정은 어떤 결정의 표면에서 특정한 방위 관계를 취해 성장하는 일을 의미하는데, LED소자의 소자구조를 형성하기 위해서는 기판위에 GaN계 화합물 반도체를 pn접합 다이오드 형태로 쌓아 올려야 하는데 이때 각각의 층은 밑의 층의 결정성을 이어받아 성장하게 된다.The process of crystallizing the LED element is also referred to as epitaxy, epitaxial growth, or an epitaxial process. In order to form the device structure of an LED device, a GaN-based compound semiconductor should be stacked on a substrate in the form of a pn junction diode, Lt; RTI ID = 0.0 > crystallinity. ≪ / RTI >

이때, 결정 내부의 결함은 전자와 정공의 재합과정(Electron-hole recombination process)에서 비발광 센터(nonradiative center)로 작용하기 때문에 광자(photon)를 이용하는 LED소자에서는 각 층을 형성하는 결정들의 결정성이 소자효율에 결정적인 영향을 미치게 된다.In this case, since the defects in the crystal act as a nonradiative center in the electron-hole recombination process, the crystallinity of the crystals forming each layer in a photon- Which has a decisive influence on the device efficiency.

현재 주로 사용되는 기판으로는 상술한 사파이어(Sapphire)기판이 주로 사용되며, 근래에는 GaN를 베이스로하는 기판등에 대한 연구활동이 활발히 이루어 지고 있다.The sapphire substrate described above is mainly used as a substrate mainly used at present, and recently, a research activity on a substrate based on GaN has actively been performed.

이와 같이 LED발광 소자를 구성하는 GaN과 같은 무기재료를 반도체 기판상에 결정화 함에 있어 소요되는 반도체 기판의 높은 가격으로 인해 단순한 조명 또는 백라이트에 사용되는 광원으로서의 LED가 아닌 표시 장치의 발광 화소로서 다량의 LED를 사용하게 되는 경우 제조 비용이 높아지는 문제점이 있다.Because of the high price of a semiconductor substrate required for crystallizing an inorganic material such as GaN, which constitutes an LED light emitting element, on a semiconductor substrate, a large amount of light emitting pixels of a display device, rather than an LED used as a light source for simple illumination or backlighting There is a problem that the manufacturing cost is increased when the LED is used.

또한, 상술한 바와 같이 반도체 기판상에 형성된 LED소자는 표시장치를 구성하는 기판으로 전사(Transfer)하는 단계가 필요하게 되는데, 이 과정에서 반도체 기판에 형성된 LED소자를 분리하는데에 어려움이 있고, 분리된 LED소자를 원하는 지점에 바르게 이식(transplant)할때에도 많은 어려움과 문제점이 있다.In addition, as described above, the LED element formed on the semiconductor substrate requires a step of transferring to the substrate constituting the display device. In this process, it is difficult to separate the LED element formed on the semiconductor substrate, There are also many difficulties and problems in transplanting the LED element to a desired spot.

반도체 기판상에 형성된 LED소자를 표시장치를 구현하는 기판으로 전사하는데 있어 PDMS와 같은 고분자물질을 사용한 전사용 기판을 사용하는 방법, 전자기나 정전기를 이용한 전사 방법 또는 물리적으로 한 개의 소자씩 집어서 옮기는 방법 등 다양한 전사 방법이 사용될 수 있으며 다양한 전사 방법에 대한 연구활동이 이루어 지고 있다. A method of using a transfer substrate using a polymer material such as PDMS in transferring an LED element formed on a semiconductor substrate to a substrate on which a display device is implemented, a transfer method using an electromagnetic or electrostatic charge, And various methods of transcription can be used.

이와 같은, 전사공정은 표시장치를 구현하는 공정의 생산성과 연관이 있으며, 대량 생산을 위하여서는 LED소자를 한 개씩 옮기는 방법은 비 효율적이라 할 수 있겠다.Such a transfer process is related to the productivity of the process of implementing the display device, and the method of transferring the LED devices one by one for mass production may be ineffective.

이에 고분자 물질을 사용한 전사용 기판을 사용하여 복수개의 LED소자를 반도체 기판에서 분리하여 표시장치를 구성하는 기판, 특히 박막트랜지스터에 배치된 구동소자 및 전원전극과 연결된 패드전극상에 올바르게 위치하는데 있어 정교한 전사 공정 또는 공법이 필요하게 되었다.Accordingly, a plurality of LED elements are separated from a semiconductor substrate using a transfer substrate using a polymer material, and the substrate constituting the display device, particularly, the driving element arranged in the thin film transistor and the electrode pad connected to the power electrode, A transfer process or a method was required.

상술한 전사공정 중에 또는 전사공정 이후에 이어 지는 후속 공정중에 LED소자는 진동 또는 열등의 조건에 따라 움직이거나 전사되는 과정에서 LED소자가 뒤집히어 전사되는등 불량이 발생될 수 있으며, 이러한 불량을 발견하고 복구하는데 많은 어려움이 있었다.During a subsequent process that follows the transferring process or after the transferring process, the LED device may be defective due to inversion and transfer of the LED device during movement or transfer according to the conditions of vibration or inferiority. And there were many difficulties in recovering.

일반적인 전사 공정을 예로들어 LED소자의 전사공정에 대하여 일 예를 들어 설명하자면, 다음과 같다. 반도체 기판상에 LED소자를 형성하고 반도체층에 전극을 형성하여 개별 LED소자로서 완성시킨다. 이후, 반도체 기판과 PDMS기판(이후에는 전사기판이라 한다)을 접촉시키어 전사기판으로 LED소자를 이동시킨다. 전사기판은 반도체 기판상에 형성된 LED소자를 화소의 픽셀 피치만큼의 거리를 고려하여 반도체 기판에서 LED소자를 전사기판으로 전사시키어야 하기에 전사기판상에는 표시장치의 픽셀피치를 고려하여 LED소자를 받기위한 돌기형상등이 돌출되어 배치되게 된다.An example of a transfer process of an LED device taking an ordinary transfer process as an example will be described as follows. An LED element is formed on a semiconductor substrate and an electrode is formed on the semiconductor layer to complete an individual LED element. Thereafter, the semiconductor substrate and the PDMS substrate (hereinafter referred to as a transfer substrate) are brought into contact with each other to move the LED element to the transfer substrate. Since the LED element formed on the semiconductor substrate must be transferred from the semiconductor substrate to the transfer substrate in consideration of the pixel pitch of the pixel, the transfer substrate needs to transfer the LED element to the transfer substrate in consideration of the pixel pitch of the display device And the like are projected and arranged.

반도체 기판의 배면을 통해 LED소자로 레이저를 조사하여 LED소자를 반도체 기판에서 떼어내게 되는데, 이때 레이저를 조사하는 과정에서 LED소자는 반도체 기판에서 분리될 때 반도체 기판의 GaN물질이 레이저의 높은 에너지에 의해 에너지의 집중으로 물리적으로 급격한 확장이 일어 날 수 있고, 이로 인해 충격이 발생 할 수 있다. (이를 1차 전사라 한다.)The LED element is separated from the semiconductor substrate by irradiating the laser element with the LED element through the back surface of the semiconductor substrate. At this time, when the LED element is separated from the semiconductor substrate during the laser irradiation, Due to the concentration of energy, physically rapid expansion can occur, which can cause shocks. (This is called primary transfer.)

이후, 전사기판에 전사된 LED소자를 표시장치를 구성하는 기판상에 전사하게 되는데, 박막트랜지스터가 있는 기판상에 상기 박막 트랜지스터를 절연/보호 하는 보호층을 배치한 뒤 보호층상에 접착층을 배치한다. Thereafter, the LED element transferred to the transfer substrate is transferred onto the substrate constituting the display device. The protective layer for insulating / protecting the thin film transistor is disposed on the substrate having the thin film transistor, and the adhesive layer is disposed on the protective layer .

전사기판과 표시장치의 기판을 접촉시키어 압력을 가하게 되면, 전사기판에 전사된 LED소자는 상술한 보호층상에 있는 접착층에 의해 표시장치의 기판측으로 전사 된다. When the transfer substrate is brought into contact with the substrate of the display device to apply pressure, the LED element transferred to the transfer substrate is transferred to the substrate side of the display device by the adhesive layer on the protective layer.

이때, 전사기판과 LED소자의 접착력을 표시장치를 구성하는 기판과 LED소자의 접착력보다 작게되도록 하여 전사기판상의 LED소자가 표시장치의 기판으로 원활히 전사되도록 한다. (이를 2차 전사라 한다)At this time, the adhesive force between the transfer substrate and the LED device is made smaller than the adhesive force between the substrate and the LED device constituting the display device, so that the LED device on the transfer substrate is transferred smoothly to the substrate of the display device. (This is called secondary transfer)

반도체 기판과 표시장치를 구성하는 기판은 기본적으로 그 크기가 상이하며 통상적으로 표시장치를 구성하는 기판이 크다. 이러한 면적, 크기의 차이로 인해 상술한 1차 및 2차 전사를 반복하여 표시장치의 기판의 구역별로 복수로 수행하면, 표시장치를 구성하는 각각의 화소에 대응하는 LED소자를 전사할 수 있게 된다.The substrate constituting the semiconductor substrate and the display device are basically different in size from each other, and the substrate constituting the display device is usually large. If the above-described primary and secondary transfer are repeatedly performed for a plurality of regions of the substrate of the display device due to such difference in area and size, the LED elements corresponding to the respective pixels constituting the display device can be transferred .

반도체 기판에 형성된 LED소자는 그 종류에 따라 레드, 블루 및 그린의 LED소자일 수 있으며, 또는 백색 LED소자일 수 있다. 서로 다른 파장의 빛을 발광하는 LED소자를 사용하여 표시장치의 화소를 구현하는 방식에서 상술한 1차 및 2차 전사의 횟수는 더욱 증가할 수 있다.The LED element formed on the semiconductor substrate may be an LED element of red, blue and green depending on the type thereof, or may be a white LED element. The number of primary and secondary transfers described above can be further increased in the method of implementing pixels of a display device by using an LED element emitting light of different wavelengths.

LED 소자는 GaN과 같은 화합물 반도체로 구성되어 무기 재료 특성상 고 전류를 주입할 수 있어 고휘도를 구현할 수 있고, 열, 수분, 산소 등 환경 영향성이 낮아 고신뢰성을 갖는다.The LED device is composed of a compound semiconductor such as GaN, and can inject a high current due to the characteristics of an inorganic material, thereby realizing a high brightness and has high reliability due to low environmental impact such as heat, moisture and oxygen.

또한, LED소자는 내부 양자 효율이 90% 수준으로 유기 발광 표시 장치 보다 높으므로 고휘도의 영상을 표시할 수 있으면서, 소모 전력이 낮은 표시 장치를 구현할 수 있는 장점이 있다.In addition, since the internal quantum efficiency of the LED device is higher than that of the organic light emitting display device at the level of 90%, it is possible to display a high-brightness image and realize a display device with low power consumption.

또한, 유기 발광 표시 장치와는 달리 무기물을 사용하기에 산소와 수분의 영향이 미미한 수준으로 산소와 수분의 침투를 최소화 하기 위한 별도의 봉지막 또는 봉지기판이 필요가 없으므로, 봉지막 또는 봉지기판을 배치함으로서 발생할 수 있는 마진영역인 표시 장치의 비표시 영역을 최소화 할 수 있는 장점이 있다.In addition, unlike an organic light emitting diode display, since an inorganic material is used, a separate sealing film or sealing substrate for minimizing penetration of oxygen and moisture at a level of insignificant influence of oxygen and moisture is not required, There is an advantage that the non-display area of the display device, which is a margin area that can be generated by arranging the display device, can be minimized.

그러나, 표시 장치에 배치된 전극과 회로기판과의 연결에 있어서, 패드전극을 배치하고 연성기판과 패드전극간의 연결을 맺도록 하는 최소한의 영역이 필요하며, 이와 같은 비표시 영역은 표시 장치의 어느 일측면에 존재하여야 한다.However, in the connection between the electrode disposed on the display device and the circuit board, a minimum area is required for arranging the pad electrode and establishing connection between the flexible substrate and the pad electrode. Such a non- Should be present on one side.

패드전극을 배치하고 회로기판과의 연결을 맺기 위해 표시 장치의 배면으로 배선을 연장하여 배치하는 방법도 사용할 수 있으나, 측면에 배선을 배치하거나 기판에 구멍을 통해 배선을 연장하는 방법에 있어서 다양한 공정적인 문제가 발생할 수 있다.A method may be employed in which wiring is extended to the back surface of the display device in order to arrange the pad electrode and make connection with the circuit board. However, in the method of arranging the wiring on the side surface or extending the wiring through the hole in the substrate, A problem may arise.

근래에는 이러한 문제를 해결하도록 하며, 비표시영역을 최소화 하여 복수의 표시 장치를 연결하여 구성하는 멀티 디스플레이 장치를 구현하기 위해 많은 연구 활동들이 이루어 지고 있다.2. Description of the Related Art In recent years, many research activities have been conducted in order to solve such a problem and to realize a multi-display device in which a plurality of display devices are connected by minimizing a non-display area.

상술한 바와 같이 LED소자가 사용된 표시 장치는 봉지막이나 봉지기판이 필요하지 않아 베젤 영역을 최소화 할 수 있고, 복수의 표시장치를 사용한 모듈라(Modular) 형식의 표시장치를 구성하는데 유리하다. 그러나, 이와 같은 모듈라 형식의 표시장치 또한 회로기판 또는 회로부와의 연결이 필수적인데, 이는 각각의 표시장치간의 베젤영역인 비표시영역을 더욱 최소화 하는데 있어 어려움이 있을 수 있다.As described above, the display device using the LED element does not require a sealing film or a sealing substrate, so that the bezel area can be minimized and it is advantageous to construct a modular display device using a plurality of display devices. However, such a modular display device is also required to be connected to a circuit board or a circuit part, which may be difficult to further minimize the non-display area which is the bezel area between the respective display devices.

상술한 바와 같은 기술의 문제점을 해결하기 위한 것으로 LED소자가 있는 표시장치를 모듈라 형식의 표시장치로 구성하기 위해 최소화된 베젤 영역을 갖는 표시장치 및 이의 제조방법을 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION It is a general object of the present invention to provide a display device having a minimized bezel area and a method of manufacturing the display device having the LED device in order to configure the display device having the LED device as a modular type display device.

또한, 인접한 표시 장치 사이의 경계 부분이 최소화된 멀티 스크린 표시 장치를 제공하는 것을 기술적 과제로 한다.It is another object of the present invention to provide a multi-screen display device in which a boundary portion between adjacent display devices is minimized.

본 발명의 일 실시예에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The solutions according to one embodiment of the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.

본 발명의 일 실시예에 따른 비표시 영역인 베젤영역이 최소화 된 표시 장치가 제공된다. 구동소자와 발광소자 그리고 배선전극이 기판에 배치되어 있고, 배선전극의 적어도 일부를 회로기판이 덮도록 배치되는데, 연결전극은 배선전극과 연결되고 회로기판의 상면으로 연장되도록 배치되며 회로기판의 일측면은 테이퍼 형상으로 연결전극이 회로기판의 상면으로 원활히 연장되어 배치되도록 한다. 이와 같이 배선전극을 회로기판의 상면으로 연결함에 있어 별도의 비표시영역을 사용하지 않음으로 베젤영역이 최소화 된 표시 장치를 제공할 수 있다.There is provided a display device in which a bezel region as a non-display region is minimized according to an embodiment of the present invention. The driving element, the light emitting element, and the wiring electrode are disposed on the substrate, and at least a part of the wiring electrode is disposed so as to cover the circuit board. The connection electrode is connected to the wiring electrode and extends to the upper surface of the circuit board. The side surface of the connection electrode is tapered so that the connection electrode is smoothly extended to the upper surface of the circuit board. As described above, in connecting the wiring electrodes to the upper surface of the circuit board, a separate non-display area is not used, thereby providing a display device in which the bezel area is minimized.

본 발명의 일 실시예에 따른 베젤영역이 최소화된 표시장치의 제조방법이 제공된다. 기판상에 구동소자와 배선전극을 배치한 후 발광소자를 배치한다. 배선전극의 적어도 일부를 덮도록 회로기판을 기판과 접합하되, 배선전극의 적어도 일부가 오픈된 영역의 회로기판은 일측면이 테이퍼 형상을 갖도록 접한다. 이후 배선전극과 연결되고 회로기판의 테이퍼형상을 따라 회로기판의 상면으로 연장된 연결전극을 배치하면 베젤영역이 최소화 된 표시 장치를 제공할 수 있다.A method of manufacturing a display device in which a bezel region is minimized according to an embodiment of the present invention is provided. After the driving element and the wiring electrode are arranged on the substrate, the light emitting element is arranged. The circuit board is bonded to the substrate so as to cover at least a part of the wiring electrode, and the circuit board in the region where at least part of the wiring electrode is opened is touched so that one side has a taper shape. And a connecting electrode connected to the wiring electrode and extending to the upper surface of the circuit board along the tapered shape of the circuit board is provided, thereby minimizing the bezel area.

본 발명의 실시예에 따라 발광 소자의 발광 효율을 증가 시킬 수 있는 구조의 발광 소자를 이용함으로써 표시 장치의 발광 효율을 향상 시킬 수 있는 효과가 있다. 또한, 상기 발광 소자를 이용함으로써 표시 장치의 소모 전력을 최소화 할 수 있는 효과가 있다. 한편, 반도체 소자에서 취할 수 있는 발광 소자의 개수를 증가 시킴으로 제조 비용을 최소화 할 수 있는 효과가 있다.The light emitting efficiency of the display device can be improved by using the light emitting device having the structure capable of increasing the light emitting efficiency of the light emitting device according to the embodiment of the present invention. In addition, by using the light emitting element, there is an effect that consumption power of the display device can be minimized. On the other hand, the manufacturing cost can be minimized by increasing the number of light emitting devices that can be taken in the semiconductor device.

본 발명의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the following description.

이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 발명의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.The scope of the claims is not limited by the matters described in the contents of the invention, as the contents of the invention described in the problems, the solutions to the problems and the effects to be solved do not specify essential features of the claims.

도 1은 본 발명의 일 실시예에 따른 발광 표시장치의 개략적인 평면도이다.
도 2는 도 1에 도시된 일 실시예에 따른 단위 화소의 구성을 설명하기 위한 개략적인 회로도이다.
도 3은 본 발명의 일 실시예에 따른 발광 소자의 배치를 설명하기 위한 개략적인 단면도이다.
도 4는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 단면도이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 회로기판과 전극의 연결을 설명하기 위한 개략적인 도면이다.
도 6은 본 발명의 일 실시예에 따른 연결전극의 다양한 구성을 설명하기 위한 개략적인 도면이다.
도 7a 및 도 7b는 연결전극의 전기적 연결관계를 설명하기 위한 개략적인 단면도이다.
도 8a 내지 도 8e는 본 발명의 일 실시예에 따른 제조방법을 설명하기 위한 개략적인 도면이다.1 is a schematic plan view of a light emitting display according to an embodiment of the present invention.
FIG. 2 is a schematic circuit diagram for explaining a configuration of a unit pixel according to the embodiment shown in FIG. 1. Referring to FIG.
3 is a schematic cross-sectional view for explaining the arrangement of a light emitting device according to an embodiment of the present invention.
4 is a schematic cross-sectional view illustrating a light emitting device according to an embodiment of the present invention.
5A and 5B are schematic views for explaining a connection between a circuit board and an electrode according to an embodiment of the present invention.
FIG. 6 is a schematic view illustrating various configurations of a connection electrode according to an embodiment of the present invention. Referring to FIG.
7A and 7B are schematic cross-sectional views for explaining the electrical connection relationship of the connection electrodes.
8A to 8E are schematic views for explaining a manufacturing method according to an embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. The shapes, sizes, ratios, angles, numbers, and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited thereto. Like reference numerals refer to like elements throughout the specification. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. Where the terms "comprises", "having", "done", and the like are used in this specification, other portions may be added unless "only" is used. Unless the context clearly dictates otherwise, including the plural unless the context clearly dictates otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or " direct " is not used, one or more other portions may be located between the two portions.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if a temporal posterior relationship is described by 'after', 'after', 'after', 'before', etc., 'May not be contiguous unless it is used.

신호의 흐름 관계에 대한 설명일 경우, 예를 들어, 'A 노드에서 B 노드로 신호가 전달된다'는 경우에도 '바로' 또는 '직접'이 사용되지 않은 이상, A 노드에서 다른 노드를 경유하여 B 노드로 신호가 전달되는 경우를 포함할 수 있다.In the case of a description of the signal flow relationship, for example, even if 'signal is transmitted from node A to node B' And a case where a signal is transmitted to the B-node.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.The first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.It is to be understood that each of the features of the various embodiments of the present invention may be combined or combined with each other, partially or wholly, technically various interlocking and driving, and that the embodiments may be practiced independently of each other, It is possible.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.Various embodiments of the present invention will now be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 발광 표시장치의 개략적인 평면도이며 도 2는 도 1에 도시된 일 실시예에 따른 단위 화소의 구성을 설명하기 위한 개략적인 회로도이다. 도 1 및 도 2를 참조하여 설명하면, 본 발명의 일 실시예에 따른 발광 표시장치(100)는 복수의 단위픽셀(UP)이 있는 표시영역(AA)과 비표시영역(IA)이 정의된 기판(110)을 포함한다.FIG. 1 is a schematic plan view of a light emitting display according to an embodiment of the present invention, and FIG. 2 is a schematic circuit diagram for explaining the structure of a unit pixel according to the embodiment shown in FIG. 1 and 2, a light emitting display 100 according to an exemplary embodiment of the present invention includes a display region AA having a plurality of unit pixels UP and a non-display region IA And a substrate 110.

단위픽셀(UP)은 기판(110)의 전면(110a)에 있는 복수의 서브픽셀(SP1, SP2, SP3)로 구성될 수 있으며 통상적으로 레드(Red), 블루(Blue) 및 그린(Green)의 빛을 발광하는 서브픽셀(SP1, SP2, SP3)을 포함할 수 있으나 이에 한정되지 않고, 화이트(White)등의 빛을 발하는 서브픽셀을 포함할 수 있다.The unit pixel UP may be composed of a plurality of sub-pixels SP1, SP2 and SP3 on the front surface 110a of the substrate 110 and may be formed of red, blue, And may include subpixels (SP1, SP2, SP3) emitting light, but not limited thereto, and subpixels emitting light such as white.

상기 기판(110)은 박막 트랜지스터 어레이 기판으로서, 유리 또는 플라스틱 재질로 이루어 질 수 있으며, 두장 이상의 기판의 합착 또는 두층이상의 층으로 구분되는 기판일 수 있다. 비표시영역(IA)은 표시영역(AA)을 제외한 기판(110)상의 영역으로 정의될 수 있는데, 상대적으로 매우 좁은 폭을 갖을 수 있으며, 베젤(Bezel)영역으로 정의될 수 있다.The substrate 110 is a thin film transistor array substrate, and may be formed of glass or a plastic material, or may be a laminate of two or more substrates or a substrate divided into two or more layers. The non-display area IA may be defined as a region on the substrate 110 except for the display area AA, which may have a relatively narrow width, and may be defined as a bezel area.

복수의 단위픽셀(UP)각각은 표시영역(AA)에 배치된다. 이때, 복수의 단위픽셀(UP)각각은 X축 방향을 따라 미리 설정된 제1 기준 픽셀 피치를 가지게 되고 Y축 방향을 따라 미리 설정된 제2 기준 픽셀 피치를 가지도록 표시영역(AA)에 배치된다. 제1 기준 픽셀 피치는 인접한 단위픽셀(UP)각각의 정 중앙부간의 거리로 정의될 수 있므며, 제2 기준 픽셀 피치는 제1 기준 픽셀 피치와 유사하게 기준 방향으로 인접한 단위픽셀(UP)각각의 정 중앙부간의 거리로 정의될 수 있다. Each of the plurality of unit pixels UP is arranged in the display area AA. At this time, each of the plurality of unit pixels UP is arranged in the display area AA so as to have a predetermined first reference pixel pitch along the X-axis direction and have a predetermined second reference pixel pitch along the Y-axis direction. The first reference pixel pitch may be defined as the distance between the center portions of each adjacent unit pixel UP, and the second reference pixel pitch may be defined as the distance between each of the adjacent unit pixels UP in the reference direction similar to the first reference pixel pitch. Can be defined as the distance between the center and the center.

한편, 단위픽셀(UP)를 이루는 서브픽셀(SP1, SP2, SP3)간의 거리또한 제1 기준 픽셀 피치 및 제2 기준 픽셀 피치와 유사하게 제1 기준 서프픽셀 피치 및 제2 기준 서브픽셀 피치로 정의될 수 있다.The distance between the subpixels SP1, SP2 and SP3 constituting the unit pixel UP is also defined as the first reference pixel pitch and the second reference pixel pitch similarly to the first reference pixel pitch and the second reference pixel pitch. .

LED소자인 LED소자(150)를 포함하는 발광 표시장치(100)는 비표시영역(IA)의 폭이 상술한 픽셀 피치 혹은 서브픽셀 피치보다 작을 수 있으며, 픽셀 피치 혹은 서브픽셀 피치 보다 같거나 작은 길이의 비표시영역(IA)을 갖는 발광 표시장치(100)로 멀티 스크린 표시장치를 구성하는 경우, 비표시영역(IA)이 픽셀 피치 또는 서브 픽셀 피치보다 작으므로 베젤영역이 실질적으로 없는 멀티 스크린 표시장치를 구현할 수 있게 된다.The width of the non-display area IA may be smaller than the pixel pitch or the subpixel pitch described above, and may be equal to or smaller than the pixel pitch or the subpixel pitch. When the multi-screen display device is constituted by the light emitting display device 100 having the non-display area IA of the length of the non-display area IA, since the non-display area IA is smaller than the pixel pitch or the sub- The display device can be implemented.

상술한 바와 같은, 베젤영역이 실질적으로 없거나 최소화 된, 멀티 스크린 방식의 표시장치를 구현하기 위해 발광 표시장치(100)는 표시영역(AA)내에서 제1 기준 픽셀 피치, 제2 기준 픽셀 피치, 제1 기준 서브픽셀 피치 및 제2 기준 서브픽셀 피치를 일정하게 유지할 수도 있으나, 표시영역(AA)을 복수의 구역으로 정의하고 각각의 구역내에서 상술한 피치 길이를 서로 다르게 하되, 비표시영역(IA)과 인접한 구역의 픽셀 피치를 다른 구역보다 넓게 함으로서 더욱 베젤영역의 크기를 상대적으로 픽셀 피치보다 작도록 할수 있다.In order to realize a multi-screen display device in which the bezel region is substantially absent or minimized as described above, the light emitting display device 100 has a first reference pixel pitch, a second reference pixel pitch, Although the first reference sub-pixel pitch and the second reference sub-pixel pitch may be kept constant, the display area AA may be defined as a plurality of zones and the pitch lengths may be different from each other within each zone, IA, the pixel pitch of the adjacent region may be made wider than the other region, so that the size of the bezel region can be made smaller than the pixel pitch relatively.

이와같이, 서로다른 픽셀 피치를 갖는 발광 표시장치(100)는 화상에 대한 왜곡 현상이 발생 할 수 있으므로 설정된 픽셀 피치를 고려하여 인접한 구역과 비교하여 이미지 데이터를 샘플링하는 방식으로 이미지 프로세싱을 하여 화상에 대한 왜곡 현상을 최소화 하면서 베젤영역을 최소화 할 수 있다.In this manner, the light emitting display device 100 having different pixel pitches may cause distortion of the image. Therefore, image processing is performed by sampling the image data in comparison with the adjacent region in consideration of the set pixel pitch, The bezel area can be minimized while minimizing distortion.

그러나, 비표시영역(IA)를 최소화 하는데에 LED소자(150)가 있는 단위 화소(UP)에 전원 공급과 데이터 신호를 주고 받을수 있는 회로부와의 연결을 위한 패드영역과 구동을 위한 드라이브 IC등을 위한 최소한의 영역이 필요하다. However, in order to minimize the non-display area IA, a pad area for connecting the power supply to the unit pixel UP in which the LED element 150 is provided and a circuit part for receiving and transmitting the data signal, a drive IC for driving, A minimum area is required.

도 2를 참조하여, 발광 표시장치(100)의 단위픽셀(UP)를 구성하는 서브픽셀(SP1, SP2, SP3)의 구성 및 회로구조에 대하여 설명하도록 한다. 픽셀 구동 라인들은 기판(110)의 전면(前面)(110a) 상에 마련되어 복수의 서브 픽셀(SP1, SP2, SP3) 각각에 필요한 신호를 공급한다. 본 발명의 일 실시예에 따른 픽셀 구동 라인들은 복수의 게이트 라인(GL), 복수의 데이터 라인(DL), 복수의 구동 전원 라인(DPL), 및 복수의 공통 전원 라인(CPL)을 포함한다.The configuration and circuit structure of the sub-pixels SP1, SP2, and SP3 constituting the unit pixel UP of the light emitting display 100 will be described with reference to FIG. The pixel drive lines are provided on the front surface 110a of the substrate 110 and supply necessary signals to each of the plurality of sub-pixels SP1, SP2, and SP3. The pixel drive lines according to an embodiment of the present invention include a plurality of gate lines GL, a plurality of data lines DL, a plurality of driving power supply lines DPL, and a plurality of common power supply lines CPL.

복수의 게이트 라인(GL) 각각은 기판(110)의 전면(前面)(110a) 상에 마련되는 것으로, 기판(110)의 제 1 수평 축 방향(X)을 따라 길게 연장되면서 제 2 수평 축 방향(Y)을 따라 일정한 간격으로 이격된다.Each of the plurality of gate lines GL is provided on a front surface 110a of the substrate 110 and extends in the first horizontal axis direction X of the substrate 110, (Y).

복수의 데이터 라인(DL)은 복수의 게이트 라인(GL)과 교차하도록 기판(110)의 전면(前面)(110a) 상에 마련되는 것으로, 기판(110)의 제 2 수평 축 방향(Y)을 따라 길게 연장되면서 제 1 수평 축 방향(X)을 따라 일정한 간격으로 이격된다.The plurality of data lines DL are provided on the front surface 110a of the substrate 110 so as to intersect the plurality of gate lines GL and extend in the second horizontal axis direction Y of the substrate 110 And are spaced apart from each other along the first horizontal axis direction X by a predetermined distance.

복수의 구동 전원 라인(DPL)은 복수의 데이터 라인(DL) 각각과 나란하도록 기판(110) 상에 마련되는 것으로, 복수의 데이터 라인(DL) 각각과 함께 형성될 수 있다. 이러한 복수의 구동 전원 라인(DPL) 각각은 외부로부터 제공되는 픽셀 구동 전원을 인접한 서브 픽셀(SP)에 공급한다.The plurality of driving power supply lines DPL are provided on the substrate 110 so as to be parallel to the plurality of data lines DL and may be formed together with each of the plurality of data lines DL. Each of the plurality of driving power supply lines DPL supplies a pixel driving power provided from the outside to the adjacent subpixels SP.

복수의 공통 전원 라인(CPL)은 복수의 게이트 라인(GL) 각각과 나란하도록 기판(110) 상에 마련되는 것으로, 복수의 게이트 라인(GL) 각각과 함께 형성될 수 있다. 이러한 복수의 공통 전원 라인(CPL) 각각은 외부로부터 제공되는 공통 전원을 인접한 서브 픽셀(SP1, SP2, SP3)에 공급한다.The plurality of common power supply lines CPL are provided on the substrate 110 so as to be parallel to each of the plurality of gate lines GL and may be formed together with each of the plurality of gate lines GL. Each of the plurality of common power supply lines CPL supplies a common power supplied from the outside to the adjacent sub-pixels SP1, SP2, and SP3.

복수의 서브 픽셀(SP1, SP2, SP3) 각각은 게이트 라인(GL)과 데이터 라인(DL)에 의해 정의되는 서브 픽셀 영역에 마련된다. 복수의 서브 픽셀(SP1, SP2, SP3) 각각은 실제 빛이 발광되는 최소 단위의 영역으로 정의될 수 있다.Each of the plurality of subpixels SP1, SP2, and SP3 is provided in a subpixel region defined by a gate line GL and a data line DL. Each of the plurality of sub-pixels SP1, SP2, and SP3 may be defined as a minimum unit area in which actual light is emitted.

서로 인접한 적어도 3개의 서브 픽셀(SP1, SP2, SP3)은 컬러 표시를 위한 하나의 단위 픽셀(UP)을 구성할 수 있다. 예를 들어, 하나의 단위 픽셀(UP)은 제 1 수평 축 방향(X)을 따라 서로 인접한 적색 서브 픽셀(SP1), 녹색 서브 픽셀(SP2) 및 청색 서브 픽셀(SP3)를 포함하며, 휘도 향상을 위해 백색 서브 픽셀을 더 포함할 수도 있다.At least three sub-pixels SP1, SP2, and SP3 adjacent to each other may constitute one unit pixel UP for color display. For example, one unit pixel UP includes red sub-pixel SP1, green sub-pixel SP2 and blue sub-pixel SP3 adjacent to each other along the first horizontal axis direction X, For example, white subpixels.

선택적으로, 복수의 구동 전원 라인(DPL) 각각은 복수의 단위 픽셀(UP) 각각마다 하나씩 마련될 수 있다. 이 경우, 각 단위 픽셀(UP)을 구성하는 적어도 3개의 서브 픽셀(SP1, SP2, SP3)은 하나의 구동 전원 라인(DPL)을 공유한다. 이에 따라, 각 서브 픽셀(SP1, SP2, SP3)의 구동을 위한 구동 전원 라인의 개수를 감소시킬 수 있고, 감소하는 구동 전원 라인의 개수만큼 각 단위 픽셀(UP)의 개구율을 증가시키거나 각 단위 픽셀(UP)의 크기를 감소시킬 수 있다.Alternatively, each of the plurality of driving power supply lines DPL may be provided for each of the plurality of unit pixels UP. In this case, at least three sub-pixels SP1, SP2 and SP3 constituting each unit pixel UP share one driving power supply line DPL. Accordingly, it is possible to reduce the number of driving power supply lines for driving each of the sub-pixels SP1, SP2, and SP3, increase the aperture ratio of each unit pixel UP by the number of driving power supply lines that decrease, It is possible to reduce the size of the pixel UP.

본 발명의 일 실시예에 따른 복수의 서브 픽셀(SP1, SP2, SP3) 각각은 픽셀 회로(PC) 및 LED소자(150)를 포함한다.Each of the plurality of sub-pixels SP1, SP2 and SP3 according to an embodiment of the present invention includes a pixel circuit PC and an LED element 150. [

픽셀 회로(PC)는 각 서브 픽셀(SP)에 정의된 회로 영역에 마련되어 인접한 게이트 라인(GL)과 데이터 라인(DL) 및 구동 전원 라인(DPL)에 연결된다. 이러한 픽셀 회로(PC)는 구동 전원 라인(DPL)으로부터 공급되는 픽셀 구동 전원을 기반으로, 게이트 라인(GL)으로부터의 스캔 펄스에 응답하여 데이터 라인(DL)으로부터의 데이터 신호에 따라 LED소자(150)에 흐르는 전류를 제어한다. 본 발명의 일 실시예에 따른 픽셀 회로(PC)는 스위칭 박막 트랜지스터(T1), 구동 박막 트랜지스터(T2), 및 커패시터(Cst)를 포함한다.The pixel circuit PC is provided in a circuit region defined in each subpixel SP and is connected to the adjacent gate line GL, data line DL and driving power supply line DPL. This pixel circuit PC is driven by the data signal from the data line DL in response to the scan pulse from the gate line GL based on the pixel drive power supplied from the drive power supply line DPL ) Of the current flowing through the capacitor. The pixel circuit PC according to an embodiment of the present invention includes a switching thin film transistor T1, a driving thin film transistor T2, and a capacitor Cst.

스위칭 박막 트랜지스터(T1)는 게이트 라인(GL)에 연결된 게이트 전극, 데이터 라인(DL)에 연결된 제 1 전극, 및 구동 박막 트랜지스터(T2)의 게이트 전극(N1)에 연결된 제 2 전극을 포함한다. 여기서, 상기 스위칭 박막 트랜지스터(T1)의 제 1 및 제 2 전극은 전류의 방향에 따라 소스 전극 또는 드레인 전극이 될 수 있다. 이러한 상기 스위칭 박막 트랜지스터(T1)는 게이트 라인(GL)에 공급되는 스캔 펄스에 따라 스위칭되어 데이터 라인(DL)에 공급되는 데이터 신호를 구동 박막 트랜지스터(T2)에 공급한다.The switching thin film transistor T1 includes a gate electrode connected to the gate line GL, a first electrode connected to the data line DL and a second electrode connected to the gate electrode N1 of the driving thin film transistor T2. Here, the first and second electrodes of the switching TFT T1 may be a source electrode or a drain electrode depending on the current direction. The switching thin film transistor T1 is switched according to a scan pulse supplied to the gate line GL to supply a data signal to the data line DL to the driving thin film transistor T2.

구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)로부터 공급되는 전압 및/또는 커패시터(Cst)의 전압에 의해 턴-온됨으로써 구동 전원 라인(DPL)으로부터 LED소자(150)로 흐르는 전류 량을 제어한다. 이를 위해, 본 발명의 일 실시예에 따른 구동 박막 트랜지스터(T2)는 상기 스위칭 박막 트랜지스터(T1)의 제 2 전극(N1)에 연결된 게이트 전극, 구동 전원 라인(DPL)에 연결된 드레인 전극, 및 LED소자(150)에 연결되는 소스 전극을 포함한다. 이러한 구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)로부터 공급되는 데이터 신호를 기반으로 구동 전원 라인(DPL)으로부터 LED소자(150)로 흐르는 데이터 전류를 제어함으로써 LED소자(150)의 발광을 제어한다.The driving thin film transistor T2 is turned on by the voltage supplied from the switching thin film transistor T1 and / or the voltage of the capacitor Cst, thereby controlling the amount of current flowing from the driving power supply line DPL to the LED element 150 do. The driving thin film transistor T2 according to an embodiment of the present invention includes a gate electrode connected to the second electrode N1 of the switching thin film transistor T1, a drain electrode connected to the driving power supply line DPL, And a source electrode connected to the device 150. The driving thin film transistor T2 controls the data current flowing from the driving power line DPL to the LED element 150 based on the data signal supplied from the switching thin film transistor T1 to control the light emission of the LED element 150 do.

커패시터(Cst)는 구동 박막 트랜지스터(T2)의 게이트 전극(N1)과 소스 전극 사이의 중첩 영역에 마련되어 구동 박막 트랜지스터(T2)의 게이트 전극에 공급되는 데이터 신호에 대응되는 전압을 저장하고, 저장된 전압으로 구동 박막 트랜지스터(T2)를 턴-온시킨다.The capacitor Cst is provided in an overlapping region between the gate electrode N1 and the source electrode of the driving thin film transistor T2 and stores a voltage corresponding to the data signal supplied to the gate electrode of the driving thin film transistor T2, The driving TFT T2 is turned on.

선택적으로, 픽셀 회로(PC)는 구동 박막 트랜지스터(T2)의 문턱 전압 변화를 보상하기 위한 적어도 하나의 보상 박막 트랜지스터를 더 포함할 수 있으며, 나아가 적어도 하나의 보조 커패시터를 더 포함할 수 있다. 이러한 픽셀 회로(PC)는 박막 트랜지스터와 보조 커패시터의 개수에 따라 초기화 전압 등의 보상 전원을 추가로 공급받을 수도 있다. 따라서, 본 발명의 일 실시예에 따른 픽셀 회로(PC)는 유기 발광 표시 장치의 각 서브 픽셀과 동일하게 전류 구동 방식을 통해 LED소자(150)를 구동하기 때문에 공지된 유기 발광 표시 장치의 화소픽셀 회로로 변경 가능하다.Alternatively, the pixel circuit PC may further include at least one compensating thin film transistor for compensating for a change in threshold voltage of the driving thin film transistor T2, and further may include at least one auxiliary capacitor. The pixel circuit PC may be supplied with a compensating power such as an initializing voltage depending on the number of the thin film transistors and the auxiliary capacitors. Therefore, since the pixel circuit PC according to the embodiment of the present invention drives the LED device 150 through the current driving method like each sub pixel of the OLED display device, Circuit.

LED소자(150)는 복수의 서브 픽셀(SP1, SP2, SP3) 각각에 실장된다. 이러한 LED소자(150)는 해당 서브 픽셀(SP)의 화소픽셀 회로(PC)와 공통 전원 라인(CPL)에 전기적으로 연결됨으로써 화소픽셀 회로(PC), 즉 구동 박막 트랜지스터(T2)로부터 공통 전원 라인(CPL)으로 흐르는 전류에 의해 발광한다. 본 발명의 일 실시예에 따른 LED소자(150)는 적색 광, 녹색 광, 청색 광, 및 백색 광 중 어느 하나의 광을 방출하는 광 소자 또는 발광 다이오드 칩일 수 있다. 여기서, 발광 다이오드 칩은 1 내지 100 마이크로 미터의 스케일을 가질 수 있으나, 이에 한정되지 않는 서브 픽셀 영역 중 화소픽셀 회로(PC)가 차지하는 회로 영역을 제외한 나머지 발광 영역의 크기보다 작은 크기를 가질 수 있다.The LED element 150 is mounted on each of the plurality of sub-pixels SP1, SP2 and SP3. The LED element 150 is electrically connected to the pixel pixel circuit PC of the corresponding subpixel SP and the common power line CPL so that the pixel element circuit PC, that is, the driving thin film transistor T2, (CPL). The LED device 150 according to an embodiment of the present invention may be an optical device or a light emitting diode chip that emits one of red light, green light, blue light, and white light. Here, the light emitting diode chip may have a scale of 1 to 100 micrometers, but it may have a size smaller than the size of the remaining light emitting region excluding the circuit region occupied by the pixel pixel circuit (PC) .

도 3은 본 발명의 일 실시예에 따른 발광 소자의 배치를 설명하기 위한 개략적인 단면도이다다. 이하에서는 도 3을 참조하여 설명하되 이전 도면들과 결부하여 설명하도록 한다.3 is a schematic cross-sectional view illustrating an arrangement of a light emitting device according to an embodiment of the present invention. Hereinafter, description will be made with reference to FIG. 3, but with reference to the previous drawings.

본 발명의 일 실시 예에 따른 표시 장치의 각 서브 픽셀(SP1, SP2, SP3)은 보호층(113), LED소자(150), 평탄화층(115-1,115-2), 픽셀 전극(PE), 및 공통 전극(CE)을 포함한다.Each of the sub-pixels SP1, SP2 and SP3 of the display device according to the embodiment of the present invention includes a protective layer 113, an LED element 150, planarization layers 115-1 and 115-2, a pixel electrode PE, And a common electrode CE.

먼저, 도 3에서는 기판(110)의 두께를 상대적으로 얇게 도시하였지만, 실질적으로 기판(110)의 두께는 기판(110) 상에 마련된 층 구조의 전체 두께보다 상대적으로 매우 두꺼운 두께를 갖을 수 있으며, 복수의 층으로 구성되거나 복수의 기판이 합착된 기판일 수 있다.Although the thickness of the substrate 110 is relatively thin in FIG. 3, the thickness of the substrate 110 may be substantially thicker than the total thickness of the layer structure provided on the substrate 110, Or may be a substrate composed of a plurality of layers or a plurality of substrates bonded together.

화소픽셀 회로(PC)는 스위칭 박막 트랜지스터(T1), 구동 박막 트랜지스터(T2), 및 커패시터(C)를 포함한다. 이러한 픽셀 회로(PC)는 전술한 바와 동일하므로, 이에 대한 구체적인 설명은 생략하기로 하고, 이하 구동 박막 트랜지스터(T2)의 구조를 예를 들어 설명하기로 한다.The pixel pixel circuit PC includes a switching thin film transistor T1, a driving thin film transistor T2, and a capacitor C. Since the pixel circuit PC is the same as that described above, a detailed description thereof will be omitted. Hereinafter, the structure of the driving thin film transistor T2 will be described by way of example.

구동 박막 트랜지스터(T2)는 게이트 전극(GE), 반도체층(SCL), 소스 전극(SE), 및 드레인 전극(DE)을 포함한다.The driving thin film transistor T2 includes a gate electrode GE, a semiconductor layer SCL, a source electrode SE, and a drain electrode DE.

게이트 전극(GE)은 기판(110) 상에 게이트 라인(GL)과 함께 배치된다. 이러한 게이트 전극(GE)은 게이트 절연층(112)에 의해 덮인다. 상기 게이트 절연층(112)은 무기 물질로 이루어진 단일층 또는 복수의 층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등으로 이루어질 수 있다.The gate electrode GE is disposed on the substrate 110 together with the gate line GL. This gate electrode (GE) is covered by the gate insulating layer (112). The gate insulating layer 112 may be formed of a single layer or a plurality of layers made of an inorganic material, and may be formed of silicon oxide (SiOx), silicon nitride (SiNx), or the like.

반도체층(SCL)은 게이트 전극(GE)과 중첩(overlap)되도록 게이트 절연층(112) 상에 미리 설정된 패턴(또는 섬) 형태로 마련된다. 이러한 반도체층(SCL)은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 산화물(oxide) 및 유기물(organic material) 중 어느 하나로 이루어진 반도체 물질로 구성될 수 있지만, 이에 제한되지 않는다.The semiconductor layer SCL is provided in the form of a predetermined pattern (or island) on the gate insulating layer 112 so as to overlap with the gate electrode GE. The semiconductor layer SCL may be formed of a semiconductor material composed of any one of amorphous silicon, polycrystalline silicon, oxide, and organic material, but is not limited thereto.

소스 전극(SE)은 반도체층(SCL)의 일측과 중첩되도록 배치된다. 소스 전극(SE)은 데이터 라인(DL) 및 구동 전원 라인(DPL)과 함께 배치된다.The source electrode SE is disposed so as to overlap with one side of the semiconductor layer SCL. The source electrode SE is disposed together with the data line DL and the driving power supply line DPL.

드레인 전극(DE)은 반도체층(SCL)의 타측과 중첩되면서 소스 전극(SE)과 이격되도록 배치된다. 상기 드레인 전극(DE)은 소스 전극(SE)과 함께 배치되는 것으로, 인접한 구동 전원 라인(DPL)으로부터 분기되거나 돌출된다.The drain electrode DE is disposed so as to be spaced apart from the source electrode SE while overlapping with the other side of the semiconductor layer SCL. The drain electrode DE is disposed together with the source electrode SE and branches or protrudes from the adjacent driving power supply line DPL.

부가적으로, 화소픽셀 회로(PC)를 구성하는 스위칭 박막 트랜지스터(T1)는 구동 박막 트랜지스터(T2)와 동일한 구조로 배치된다. 이때, 스위칭 박막 트랜지스터(T1)의 게이트 전극은 게이트 라인(GL)으로부터 분기되거나 돌출되고, 스위칭 박막 트랜지스터(T1)의 제 1 전극은 데이터 라인(DL)으로부터 분기되거나 돌출되며, 스위칭 박막 트랜지스터(T1)의 제 2 전극은 게이트 절연층(112)에 마련된 비아홀을 통해서 구동 박막 트랜지스터(T2)의 게이트 전극(GE)과 연결된다.In addition, the switching thin film transistor T1 constituting the pixel pixel circuit PC is arranged in the same structure as the driving thin film transistor T2. At this time, the gate electrode of the switching thin film transistor T1 is branched or protruded from the gate line GL, the first electrode of the switching thin film transistor T1 is branched or protruded from the data line DL, and the switching thin film transistor T1 Is connected to the gate electrode GE of the driving thin film transistor T2 through a via hole provided in the gate insulating layer 112. [

보호층(113)은 서브 픽셀(SP), 즉 픽셀 회로(PC)를 덮도록 기판(110)의 전면(全面) 전체에 마련된다. 이러한 보호층(113)은 픽셀 회로(PC)를 보호하면서 평탄면을 제공한다. 본 발명의 일 실시예에 따른 보호층(113)은 벤조사이클로부텐(benzocyclobutene) 또는 포토 아크릴(photo acryl)과 같은 유기 물질로 이루어질 수 있으나, 공정의 편의를 위해 포토 아크릴 물질로 이루어지는 것이 바람직하다.The protective layer 113 is provided over the entire surface of the substrate 110 so as to cover the sub-pixel SP, that is, the pixel circuit PC. This protective layer 113 protects the pixel circuit PC and provides a flat surface. The protective layer 113 may be made of organic material such as benzocyclobutene or photo acryl, but it is preferably made of a photo-acrylic material for convenience of processing.

본 발명의 일 실시예에 따른 LED소자(150)는 보호층(113)상에 접착부재(114)가 사용되어 배치될 수 있다. 또는, 보호층(113)상에 마련된 오목부에 배치될 수 있으며, 이러한 보호층(113)에 있는 오목부로 인한 경사면은 LED소자(150)로부터 방출되는 광을 특정 방향으로 진행시키어 발광 효율을 향상시키는 역할을 할 수 있다. The LED element 150 according to an embodiment of the present invention may be disposed such that an adhesive member 114 is used on the protective layer 113. Alternatively, the inclined surface due to the concave portion in the protective layer 113 may be disposed in the concave portion provided on the protective layer 113, and the light emitted from the LED element 150 may be advanced in a specific direction to improve the luminous efficiency Can play a role.

LED소자(150)는 화소픽셀 회로(PC)와 공통 전원 라인(CPL)에 전기적으로 연결됨으로써 화소픽셀 회로(PC), 즉 구동 박막 트랜지스터(T2)로부터 공통 전원 라인(CPL)으로 흐르는 전류에 의해 발광한다. 본 발명의 일 실시예에 따른 LED소자(150)는 발광층(EL), 제 1 전극(또는 애노드 단자)(E1), 및 제 2 전극(또는 캐소드 단자) (E2)을 포함한다.The LED element 150 is electrically connected to the pixel pixel circuit PC and the common power supply line CPL to thereby apply a current to the pixel pixel circuit PC or the driving thin film transistor T2 from the common power supply line CPL And emits light. The LED device 150 according to an embodiment of the present invention includes a light emitting layer EL, a first electrode (or an anode terminal) E1, and a second electrode (or a cathode terminal) E2.

LED소자(150)는 제 1 전극(E1)과 제 2 전극(E2) 사이에 흐르는 전류에 따른 전자와 정공의 재결합에 따라 발광한다. The LED element 150 emits light according to the recombination of electrons and holes according to the current flowing between the first electrode E1 and the second electrode E2.

평탄화층(115-1,115-2)은 LED소자(150)를 덮도록 보호층(113) 상에 배치된다. 즉, 평탄화층(115-1,115-2)은 보호층(113)의 전면, LED소자(150)가 배치된 곳과 나머지 전면(前面)을 모두 덮을 수 있을 정도의 두께를 가지도록 보호층(113) 상에 배치된다.The planarization layers 115-1 and 115-2 are disposed on the protective layer 113 so as to cover the LED element 150. [ That is, the planarization layers 115-1 and 115-2 are formed to have a thickness enough to cover both the front surface of the protective layer 113 and the LED element 150, .

평탄화층(115-1,115-2)은 하나의 층으로 이루어 질 수 있으며 도시한 바와 같이 제1 평탄화층(115-1) 및 제2 평탄화층(115-2)으로 구성되는 다층구조의 평탄화층(115-1,115-2)일 수 있다.The planarization layers 115-1 and 115-2 may be a single layer. As shown in the figure, the planarization layers 115-1 and 115-2 may include a first planarization layer 115-1 and a second planarization layer 115-2. 115-1, 115-2).

이와 같은, 평탄화층(115-1,115-2)은 보호층(113) 상에 평탄면을 제공한다. 또한, 평탄화층(115-1,115-2)은 LED소자(150)의 위치를 고정하는 역할을 한다.As such, the planarization layers 115-1 and 115-2 provide a flat surface on the protective layer 113. [ In addition, the planarization layers 115-1 and 115-2 serve to fix the position of the LED element 150. FIG.

픽셀 전극(PE)은 LED소자(150)의 제 1 전극(E1)을 구동 박막 트랜지스터(T2)의 드레인 전극(DE)에 연결하는 것으로 박막 트랜지스터(T2)의 구성에 따라 소스 전극(SE)에 연결하는 구성도 가능하다. 이와 같은 픽셀 전극(PE)은 애노드 전극으로 정의될 수 있다. 본 발명의 일 실시예에 따른 픽셀 전극(PE)은 LED소자(150)의 제 1 전극(E1)과 구동 박막 트랜지스터(T2)에 중첩되는 평탄화층(115-1,115-2)의 전면에 마련된다. 픽셀 전극(PE)은 보호층(113) 및 평탄화층(115-1,115-2)을 관통하여 마련된 제 1 회로 컨택홀(CCH1)을 통해서 구동 박막 트랜지스터(T2)의 드레인 전극(DE) 또는 소스 전극(SE)에 전기적으로 연결되고, 평탄화층(115-1,115-2)에 마련된 전극 컨택홀(ECH)을 통해서 LED소자(150)의 제 1 전극(E1)에 전기적으로 연결된다. 이에 따라, LED소자(150)의 제 1 전극(E1)은 픽셀 전극(PE)을 통해서 구동 박막 트랜지스터(T2)의 드레인 전극(DE) 또는 소스 전극(SE)과 전기적으로 연결된다.The pixel electrode PE connects the first electrode E1 of the LED device 150 to the drain electrode DE of the driving thin film transistor T2 so that the pixel electrode PE is connected to the source electrode SE according to the configuration of the thin film transistor T2. A connection configuration is also possible. The pixel electrode PE may be defined as an anode electrode. The pixel electrode PE according to an embodiment of the present invention is provided on the entire surfaces of the planarization layers 115-1 and 115-2 overlapping the first electrode E1 of the LED element 150 and the driving thin film transistor T2 . The pixel electrode PE is connected to the drain electrode DE or the source electrode of the driving thin film transistor T2 through the first circuit contact hole CCH1 provided through the protective layer 113 and the planarization layers 115-1 and 115-2. And is electrically connected to the first electrode E1 of the LED device 150 through an electrode contact hole ECH provided in the planarization layers 115-1 and 115-2. The first electrode E1 of the LED element 150 is electrically connected to the drain electrode DE or the source electrode SE of the driving TFT T2 through the pixel electrode PE.

소스 전극(SE) 및 드레인 전극(DE)의 연결관계에서, 드레인 전극(DE)이 픽셀 전극(PE)와 연결되는 것으로 도시하였으나 픽셀 전극(PE)과 소스 전극(SE)이 연결되는 구성도 가능하며 이는 당업자의 선택사항이라 할 수 있겠다.The drain electrode DE is connected to the pixel electrode PE in the connection relationship between the source electrode SE and the drain electrode DE but the pixel electrode PE and the source electrode SE may be connected to each other Which is an option of the skilled artisan.

이러한 픽셀 전극(PE)은 표시 장치가 전면 발광(top emission) 방식일 경우, 투명 도전 물질로 이루어지고, 표시 장치가 후면 발광(bottom emission) 방식일 경우, 광 반사 도전 물질로 이루어질 수 있다. 여기서, 투명 도전 물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 될 수 있지만, 이에 한정되지 않는다. 광 반사 도전 물질은 Al, Ag, Au, Pt, 또는 Cu 등이 될 수 있지만, 이에 한정되지 않는다. 광 반사 도전 물질로 이루어진 픽셀 전극(PE)은 광 반사 도전 물질을 포함하는 단일층 또는 상기 단일층이 적층된 다중층으로 이루어질 수 있다.The pixel electrode PE may be formed of a transparent conductive material when the display device is a top emission type and a light reflective conductive material when the display device is a bottom emission type. Here, the transparent conductive material may be indium tin oxide (ITO), indium zinc oxide (IZO), or the like, but is not limited thereto. The light reflecting conductive material may be Al, Ag, Au, Pt, Cu, or the like, but is not limited thereto. The pixel electrode PE made of a light-reflective conductive material may be a single layer including a light-reflective conductive material or a multilayer in which the single layer is stacked.

공통 전극(CE)은 LED소자(150)의 제 2 전극(E2)과 공통 전원 라인(CPL)을 전기적으로 연결하는 것으로, 캐소드 전극으로 정의될 수 있다. 공통 전극(CE)은 LED소자(150)의 제 2 전극(E2)과 중첩되면서 공통 전원 라인(CPL)과 중첩되는 평탄화층(115-1,115-2)의 전면에 마련된다. 여기서, 공통 전극(CE)은 픽셀 전극(PE)과 동일한 물질로 이루어질 수 있다.The common electrode CE electrically connects the second electrode E2 of the LED device 150 to the common power line CPL and may be defined as a cathode electrode. The common electrode CE is provided on the front surfaces of the planarization layers 115-1 and 115-2 which overlap the common electrode line CPL while overlapping the second electrode E2 of the LED element 150. [ Here, the common electrode CE may be made of the same material as the pixel electrode PE.

본 발명의 일 실시예에 따른 공통 전극(CE)의 일측은 공통 전원 라인(CPL)과 중첩되는 게이트 절연층(112)과 보호층(113) 및 평탄화층(115-1,115-2)을 관통하여 마련된 제 2 회로 컨택홀(CCH2)을 통해서 공통 전원 라인(CPL)에 전기적으로 연결된다. 본 발명의 일 실시예에 따른 공통 전극(CE)의 타측은 LED소자(150)의 제 2 전극(E2)과 중첩되도록 평탄화층(115-1,115-2)에 마련된 전극 컨택홀(ECH)을 통해서 LED소자(150)의 제 2 전극(E2)에 전기적으로 연결된다. 이에 따라, LED소자(150)의 제 2 전극(E2)은 공통 전극(CE)을 통해서 공통 전원 라인(CPL)과 전기적으로 연결된다.One side of the common electrode CE according to an embodiment of the present invention includes a gate insulating layer 112 overlapping a common power line CPL, a passivation layer 113 and planarization layers 115-1 and 115-2 And is electrically connected to the common power line CPL through the second circuit contact hole CCH2. The other side of the common electrode CE according to an embodiment of the present invention is connected to the second electrode E2 of the LED element 150 through an electrode contact hole ECH provided in the planarization layers 115-1 and 115-2 And is electrically connected to the second electrode E2 of the LED element 150. [ Accordingly, the second electrode E2 of the LED element 150 is electrically connected to the common power line CPL through the common electrode CE.

본 발명의 일 실시예에 따른 픽셀 전극(PE)과 공통 전극(CE)은 제 1 및 제 2 회로 컨택홀(CCH1, CCH2), 및 전극 컨택홀(ECH)을 포함하는 평탄화층(115-1,115-2) 상에 전극 물질을 증착하는 증착 공정과 포토리소그라피 공정 및 식각 공정을 이용한 전극 패터닝 공정에 의해 동시에 마련될 수 있다. 이에 따라, 본 발명의 일 실시예는 LED소자(150)를 픽셀 회로(PC)에 연결하는 픽셀 전극(PE)과 공통 전극(CE)을 동시에 배치할 수 있으므로, 전극 연결 공정을 단순화할 수 있으며, LED소자(150)와 픽셀 회로(PC)를 연결하는 공정 시간을 크게 단축시키고, 이를 통해서 표시 장치의 생산성을 향상시킬 수 있다.The pixel electrode PE and the common electrode CE according to the exemplary embodiment of the present invention may include planarization layers 115-1 and 115-2 including the first and second circuit contact holes CCH1 and CCH2 and the electrode contact hole ECH -2) and an electrode patterning process using a photolithography process and an etching process. Accordingly, since the pixel electrode PE connecting the LED element 150 to the pixel circuit PC and the common electrode CE can be disposed at the same time in one embodiment of the present invention, the electrode connecting process can be simplified , The process time for connecting the LED element 150 and the pixel circuit PC can be greatly shortened, thereby improving the productivity of the display device.

본 발명의 일 실시예에 따른 표시 장치는 각 서브 픽셀(SP)에 실장되는 LED소자(150)는 접착 부재(114)에 의해 고정될 수 있다.In the display device according to the embodiment of the present invention, the LED element 150 mounted on each sub-pixel SP may be fixed by the adhesive member 114. [

접착 부재(114)는 각 서브 픽셀(SP)의 LED소자(150)를 1차적으로 고정한다. 본 발명의 일 실시예에 따른 접착 부재(114)는 LED소자(150)의 하부와 접촉되며 LED소자(150)의 실장 공정 시 배치되는 위치가 틀어지는 것을 최소화함과 동시에 이식하기 위해 사용되는 중간 기판으로부터 LED소자(150)가 원활이 떨어지도록 하여 LED소자(150)의 이식 공정불량을 최소화 할 수 있다.The bonding member 114 primarily fixes the LED element 150 of each subpixel SP. The adhesive member 114 according to an embodiment of the present invention may contact the lower portion of the LED device 150 and minimize the positional displacement of the LED device 150 during the mounting process, The LED element 150 is smoothly separated from the LED element 150, and the defective process of the LED element 150 can be minimized.

본 발명의 일 실시예에 따른 접착 부재(114)는 각 서브 픽셀(SP)에 도팅(dotting)되어 발광 소자의 실장 공정 시 가해지는 가압력에 의해 퍼짐으로써 LED소자(150)의 하부에 접착될 수 있다. 이에 따라, LED소자(150)는 접착 부재(114)에 의해 1차적으로 위치가 고정될 수 있다. 따라서, 본 실시예에 따르면, 발광 소자의 실장 공정은 LED소자(150)를 면에 단순 접착하는 방식으로 수행됨으로써 발광 소자의 실장 공정 시간이 크게 단축될 수 있다.The adhesive member 114 according to an embodiment of the present invention is dotted on each subpixel SP and spreads by the pressing force applied in the mounting process of the light emitting device so that the adhesive member 114 can be adhered to the lower portion of the LED device 150 have. Accordingly, the LED element 150 can be primarily fixed in position by the adhesive member 114. [ Therefore, according to the present embodiment, the mounting process of the light emitting device is performed by simply bonding the LED device 150 to the surface, so that the mounting process time of the light emitting device can be greatly shortened.

또한 접착 부재(114)는 보호층(113)과 평탄화층(115-1,115-2) 사이에 개재되고, LED소자(150)와 보호층(113) 사이에 개재된다. 이러한 다른 예에 따른 접착 부재(114)는 보호층(113)의 전면 전체에 일정한 두께로 코팅되되, 컨택홀들이 마련될 보호층(113)의 전면에 코팅된 접착 부재(114)의 일부는 컨택홀들의 배치시 제거된다. 이에 따라, 본 발명의 일 실시예는 발광 소자의 실장 공정 직전에, 접착 부재(114)를 보호층(113)의 전면 전체에 일정한 두께로 코팅함으로써 접착 부재(114)를 배치하는 공정 시간을 단축시킬 수 있다.The adhesive member 114 is interposed between the protective layer 113 and the planarization layers 115-1 and 115-2 and interposed between the LED element 150 and the protective layer 113. [ A part of the adhesive member 114 coated on the entire surface of the protective layer 113 on which the contact holes are to be provided is formed to be in contact with the entire surface of the protective layer 113, Removed when the holes are arranged. Accordingly, in one embodiment of the present invention, the adhesive member 114 is coated on the entire front surface of the protective layer 113 to a predetermined thickness immediately before the mounting process of the light emitting device, thereby shortening the process time for disposing the adhesive member 114 .

본 발명의 일 실시예에서, 접착 부재(114)가 보호층(113)의 전면 전체에 마련되기 때문에 본 예의 평탄화층(115-1,115-2)은 접착 부재(114)를 덮도록 마련된다.The planarization layers 115-1 and 115-2 of this embodiment are provided so as to cover the adhesive member 114 because the adhesive member 114 is provided over the entire front surface of the protective layer 113. In this embodiment,

본 발명의 또다른 일 실시예에서, LED소자(150)를 별도로 수용하기 위한 오목부가 존재하며, 오목부의 내측에 접착부재(114)를 통해 위치할 수 있다. 그러나, 상술한 LED소자(150)를 수용하기 위한 오목부는 표시장치를 구현하기 위한 다양한 공정의 조건에 따라 삭제될 수도 있다.In another embodiment of the present invention, there is a recess for separately accommodating the LED element 150, and it can be positioned through the adhesive member 114 inside the recess. However, the recesses for accommodating the LED element 150 described above may be eliminated according to various process conditions for implementing the display device.

본 발명의 일 실시예에 따른 발광 소자의 실장 공정은 적색 서브 픽셀들(SP1) 각각에 적색의 발광 소자를 실장하는 공정, 녹색 서브 픽셀들(SP2) 각각에 녹색의 발광 소자를 실장하는 공정, 및 청색 서브 픽셀들(SP3) 각각에 청색의 발광 소자를 실장하는 공정을 포함할 수 있으며, 백색 서브 픽셀들 각각에 백색의 발광 소자를 실장하는 공정을 더 포함할 수 있다.The mounting process of the light emitting device according to an embodiment of the present invention includes a process of mounting a red light emitting device on each of the red subpixels SP1, a process of mounting a green light emitting device on each of the green subpixels SP2, And the blue subpixels SP3, respectively, and mounting the white light emitting device on each of the white subpixels.

본 발명의 일 실시예에 따른 발광 소자의 실장 공정은 서브 픽셀들 각각에 백색의 발광 소자를 실장하는 공정만을 포함할 수 있다. 이 경우, 기판(110)은 각 서브 픽셀과 중첩되는 컬러필터층을 포함한다. 컬러필터층은 백색 광 중에서 해당 서브 픽셀과 대응되는 색상의 파장을 갖는 광만을 투과시킨다.The mounting process of the light emitting device according to an exemplary embodiment of the present invention may include only a process of mounting a white light emitting device on each of the sub pixels. In this case, the substrate 110 includes a color filter layer overlapping each sub pixel. The color filter layer transmits only light having a wavelength of a hue corresponding to the sub-pixel among the white light.

본 발명의 일 실시예에 따른 발광 소자의 실장 공정은 서브 픽셀들 각각에 제 1 색상의 발광 소자를 실장하는 공정만을 포함할 수 있다. 이 경우, 기판(110)은 파장 변환층, 및 각 서브 픽셀과 중첩되는 컬러필터층을 포함한다. 파장 변환층은 발광 소자로부터 입사되는 제 1 색상의 광 중 일부를 기반으로 제 2 색상의 광을 방출한다. 컬러필터층은 제 1 색상의 광과 제 2 색상의 광의 혼합에 따른 백색 광 중에서 해당 서브 픽셀과 대응되는 색상의 파장을 갖는 광만을 투과시킨다. 여기서, 제 1 색상은 청색이 될 수 있고, 제 2 색상은 황색이 될 수 있다. 그리고, 파장 변환층은 제 1 색상의 광 중 일부를 기반으로 제 2 색상의 광을 방출하는 형광체 또는 양자점 입자를 포함할 수 있다.The mounting process of the light emitting device according to an embodiment of the present invention may include only a process of mounting the light emitting device of the first color in each of the subpixels. In this case, the substrate 110 includes a wavelength conversion layer and a color filter layer overlapping each sub pixel. The wavelength conversion layer emits light of a second color based on a part of the light of the first color incident from the light emitting element. The color filter layer transmits only light having a wavelength of a hue corresponding to the sub-pixel among the white light resulting from the mixing of the light of the first color and the light of the second color. Here, the first hue may be blue and the second hue may be yellow. The wavelength conversion layer may include a phosphor or a quantum dot particle that emits light of a second color based on a part of light of the first color.

도 4는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 단면도이다. 4 is a schematic cross-sectional view illustrating a light emitting device according to an embodiment of the present invention.

본 발명의 일 실시예에 따른 LED소자(150)는 발광층(EL)과 제1 전극(E1), 제2 전극(E2) 및 절연막(PAS)를 포함하고, 발광층(EL)은 제 1 반도체층(151), 활성층(152), 및 제 2 반도체층(153)을 포함한다. LED소자(150)는 제 1 전극(E1)과 제 2 전극(E2) 사이에 흐르는 전류에 따른 전자와 정공의 재결합에 따라 발광한다. The LED element 150 according to an embodiment of the present invention includes a light emitting layer EL, a first electrode E1, a second electrode E2 and an insulating layer PAS, A first semiconductor layer 151, an active layer 152, and a second semiconductor layer 153. The LED element 150 emits light according to the recombination of electrons and holes according to the current flowing between the first electrode E1 and the second electrode E2.

제1 반도체층(151)은 p형 반도체층이고 제2 반도체층(153)은 n형 반도체층 일 수 있으나 편의상 제1 반도체층(151) 및 제2 반도체층(153)으로 설명하도록 한다. 또한 제1 전극(E1) 및 제2 전극(E2)또는 전기적인 연결 관계에 따라, 즉 전기적인 연결을 이루는 반도체 층에 따라 p형 전극 또는 n형 전극으로 호칭 될 수 있으나 마찬가지로 편의상 제1 또는 제2 전극으로 설명하도록 하겠다. 또한, 본 명세서에서는 제1 반도체층(151) 및 제 2 반도체층(153)을 각각 p형 반도체층 및 n형 반도체층으로 설명하겠으나 제1 반도체층(151) 및 제 2 반도체층(153)은 각각 반대인 n형 반도체층 및 p형 반도체층 일 수 있다.The first semiconductor layer 151 may be a p-type semiconductor layer and the second semiconductor layer 153 may be an n-type semiconductor layer, but the first and second semiconductor layers 151 and 153 will be described for convenience. In addition, the first electrode E1 and the second electrode E2 may be referred to as a p-type electrode or an n-type electrode depending on an electrical connection relationship, that is, depending on a semiconductor layer that forms an electrical connection, We will explain it as two electrodes. Although the first semiconductor layer 151 and the second semiconductor layer 153 will be described as a p-type semiconductor layer and an n-type semiconductor layer in this specification, the first semiconductor layer 151 and the second semiconductor layer 153 An n-type semiconductor layer and a p-type semiconductor layer which are opposite to each other.

제 1 반도체층(151)은 활성층(152) 상에 마련되어, 활성층(152)에 정공을 제공한다. 본 발명의 일 실시예에 따른 제 1 반도체층(153)은 p-GaN계 반도체 물질로 이루어질 수 있으며, p-GaN계 반도체 물질로는 GaN, AlGaN, InGaN, 또는 AlInGaN 등이 될 수 있다. 여기서, 제 2 반도체층(153)의 도핑에 사용되는 불순물로는 Mg, Zn, 또는 Be 등이 이용될 수 있다.The first semiconductor layer 151 is provided on the active layer 152 to provide holes in the active layer 152. The first semiconductor layer 153 may be made of a p-GaN semiconductor material, and the p-GaN semiconductor material may be GaN, AlGaN, InGaN, AlInGaN, or the like. As the impurity used for doping the second semiconductor layer 153, Mg, Zn, Be, or the like may be used.

제 2 반도체층(153)은 활성층(152)에 전자를 제공한다. 본 발명의 일 실시예에 따른 제 2 반도체층(153)은 n-GaN계 반도체 물질로 이루어질 수 있으며, n-GaN계 반도체 물질로는 GaN, AlGaN, InGaN, 또는 AlInGaN 등이 될 수 있다. 여기서, 제 2 반도체층(151)의 도핑에 사용되는 불순물로는 Si, Ge, Se, Te, 또는 C 등이 사용될 수 있다.The second semiconductor layer 153 provides electrons to the active layer 152. The second semiconductor layer 153 according to an embodiment of the present invention may be formed of an n-GaN semiconductor material, and the n-GaN semiconductor material may be GaN, AlGaN, InGaN, or AlInGaN. Here, Si, Ge, Se, Te, C, or the like may be used as an impurity used for doping the second semiconductor layer 151.

활성층(152)은 제 2 반도체층(153) 상에 마련된다. 이러한 활성층(152)은 우물층과 우물층보다 밴드 갭이 높은 장벽층을 갖는 다중 양자 우물(MQW; Multi Quantum Well) 구조를 갖는다. 본 발명의 일 실시예에 따른 활성층(152)은 InGaN/GaN 등의 다중 양자 우물 구조를 가질 수 있다.The active layer 152 is provided on the second semiconductor layer 153. The active layer 152 has a multi quantum well (MQW) structure having a barrier layer having a higher bandgap than that of the well layer and the well layer. The active layer 152 according to an embodiment of the present invention may have a multiple quantum well structure such as InGaN / GaN.

제 1 전극(E1)은 제1 반도체층(151)과 전기적으로 연결되며 구동 박막화소인 구동 트랜지스터(T2)의 드레인 전극(DE)과 또는 소스 전극(SE)과 연결되고, 제 2 전극(E2)은 공통 전원 라인(CPL)과 연결된다.The first electrode E1 is electrically connected to the first semiconductor layer 151 and is connected to the drain electrode DE or the source electrode SE of the driving transistor T2 as a driving thin film pixel, Is connected to a common power supply line (CPL).

상술한 제 1 전극(E1)은 p형 전극일 수 있으며 제 2 전극(E2)은 n형 전극일 수 있다. 이는 전자를 공급하는지 또는 정공을 공급하는지에 따라, 즉 p형 반도체층과 전기적으로 연결되는지 또는 n형 반도체층과 연결되는지에 따라 구분할 수 있으나 본 명세서에서는 제 1 전극(E1)과 제 2 전극(E2)으로 설명하기로 한다.The first electrode E1 may be a p-type electrode and the second electrode E2 may be an n-type electrode. In other words, the first electrode E1 and the second electrode E2 may be classified according to whether they supply electrons or holes, that is, whether they are electrically connected to the p-type semiconductor layer or connected to the n- E2).

본 발명의 일 실시예에 따른 제 1 및 제 2 전극(E1, E2) 각각은 Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, 또는 Cr 등의 금속 물질 및 그 합금 중 하나 이상을 포함한 물질로 이루어질 수 있다. 다른 실시예에 따른 제 1 및 제 2 전극(E1, E2) 각각은 투명 도전성 재질로 이루어질 수 있으며, 상기 투명 도전성 재질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 될 수 있지만, 이에 한정되지 않는다.Each of the first and second electrodes E1 and E2 according to an exemplary embodiment of the present invention includes a metal material such as Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, Or more. Each of the first and second electrodes E1 and E2 may be made of a transparent conductive material. The transparent conductive material may be indium tin oxide (ITO) or indium zinc oxide (IZO) But is not limited thereto.

절연막(PAS)는 LED소자(150)의 외부를 커버하도록 배치되며 제1 전극(E1) 및 제2 전극(E2)의 적어도 일부를 오픈하도록 절연막 오픈영역(P-Open)을 갖는다. 절면막(PAS)은 SiNx 또는 SiOx와 같은 물질로 배치될 수 있으며 활성층(152)을 커버하도록 배치된다.The insulating film PAS is disposed to cover the outside of the LED element 150 and has an insulating film open region P-Open to open at least a part of the first electrode E1 and the second electrode E2. The splice film (PAS) may be disposed of a material such as SiNx or SiOx and is arranged to cover the active layer 152.

절연막(PAS)은 LED소자(150)에 있는 제1 전극(E1) 및 제2 전극(E2)과 화소전극(PE)또는 공통전극(CE)이 전기적으로 연결되도록 전극이 배치될 때 의도하지 않은 요소간의 전기적 연결이 발생되지 않도록 한다.The insulating film PAS is formed on the first electrode E1 and the second electrode E2 of the LED element 150 when the electrode is arranged such that the pixel electrode PE or the common electrode CE is electrically connected. Thereby preventing the electrical connection between the elements from occurring.

부가적으로, 제 2 반도체층(153)과 활성층(152) 및 제 1 반도체층(151) 각각은 반도체 기판 상에 순차적으로 적층되어 형성된 LED소자(150)일 수 있다. 여기서, 반도체 기판은 사파이어 기판(sapphire substrate) 또는 실리콘 기판 등의 반도체 물질을 포함한다. 이러한 반도체 기판은 제 2 반도체층(153)과 활성층(152) 및 제 1 반도체층(151) 각각을 성장시키기 위한 성장용 기판으로 사용된 후, 기판 분리 공정에 의해 제 2 반도체층(153)으로부터 분리될 수 있다. 여기서, 기판 분리 공정은 레이저 리프트 오프(Laser Lift Off) 또는 케미컬 리프트 오프(Chemical Lift Off) 등이 될 수 있다. 이에 따라, LED소자(150)에서 성장용 반도체 기판이 제거됨에 따라 LED소자(150)는 상대적으로 얇은 두께를 가질 수 있으며, 이로 인하여 각 서브 픽셀(SP)에 수납될 수 있다.In addition, each of the second semiconductor layer 153, the active layer 152, and the first semiconductor layer 151 may be an LED element 150 formed by sequentially stacking on a semiconductor substrate. Here, the semiconductor substrate includes a semiconductor material such as a sapphire substrate or a silicon substrate. The semiconductor substrate is used as a growth substrate for growing the second semiconductor layer 153, the active layer 152, and the first semiconductor layer 151, and then the second semiconductor layer 153 is removed from the second semiconductor layer 153 Can be separated. Here, the substrate separation process may be a laser lift off or a chemical lift off. Accordingly, as the semiconductor substrate for growth is removed from the LED element 150, the LED element 150 can have a relatively thin thickness and can be accommodated in each sub-pixel SP.

도 5a 및 도 5b는 본 발명의 일 실시예에 따른 회로기판과 전극의 연결을 설명하기 위한 개략적인 도면이다.5A and 5B are schematic views for explaining a connection between a circuit board and an electrode according to an embodiment of the present invention.

도 5a 및 도 5b를 참조하여 설명하되, 이전 도면들을 참조하여 설명하면, 표시 장치(100)는 배선전극(117)이 있는 기판(110)과 회로배선(122)이 있는 회로기판(120)을 포함하고, 회로기판(120)은 제어칩(132)을 포함하는 일체형일 수 있으며, 또는 별도의 제어칩(132)이 있는 제어보드(130)를 더 포함할 수 있다.5A and 5B, the display device 100 includes a substrate 110 having a wiring electrode 117 and a circuit board 120 having a circuit wiring 122 And the circuit board 120 may be an integral type including the control chip 132 or may further include a control board 130 having a separate control chip 132.

기판(110)상에 LED소자(150)와 구동 박막 트랜지스터(T2)가 배치되고 배선전극(117)에 의해 구동신호 및 전류를 공급받도록 전기적으로 연결된다. 배선전극(117)은 기판(110)상에 있는 화소전극(PE), 공통전극(CE) 또는 구동 박막 트랜지스터(T2)를 구성하는 전극과 동일한 재질의 전극일 수 있다.The LED element 150 and the driving thin film transistor T2 are disposed on the substrate 110 and are electrically connected to receive the driving signal and the current by the wiring electrode 117. [ The wiring electrode 117 may be an electrode of the same material as the electrode constituting the pixel electrode PE, the common electrode CE or the driving thin film transistor T2 on the substrate 110. [

회로기판(120)은 복수의 회로배선(122)과 패드부(123)를 포함한다. 도 5a에서 도시한 바와 같이 제어칩(132)이 있는 제어보드(130)가 별도로 제공되는 경우, 연성기판(131)을 통해 패드부(123)와 제어보드(130)상에 있는 제어칩(132)이 전기적으로 연결되도록 한다.The circuit board 120 includes a plurality of circuit wirings 122 and a pad portion 123. 5A, when the control board 130 having the control chip 132 is separately provided, the pad 123 and the control chip 130 on the control board 130 are connected to each other via the flexible board 131. In this case, ) Are electrically connected.

도 5b에서 도시한 바와 같이 제어칩(132)이 회로기판(120)상에 있는 경우 제어칩(132)과 회로배선(122)은 회로기판(120)상에서 직접적으로 연결될 수 있다.The control chip 132 and the circuit wiring 122 may be directly connected to each other on the circuit board 120 when the control chip 132 is on the circuit board 120 as shown in FIG.

회로기판(120)은 배선전극(117)의 적어도 일부를 덮도록 기판(110)과 접하되, 배선전극(117)의 적어도 일부를 오픈하도록 기판(110)과 접하며, 일측면은 테이퍼 형상인 경사면(125)을 갖는다.The circuit board 120 is in contact with the substrate 110 so as to cover at least a part of the wiring electrode 117 and is in contact with the substrate 110 so as to open at least a part of the wiring electrode 117, (125).

경사면(125)은 연결전극(140a)이 끊어지지 않도록 배치되어 회로배선(122)과 배선전극(117)을 전기적으로 연결하도록 회로기판(120)의 일측면이 경사를 갖도록한 구간이다.The inclined surface 125 is a section where one side of the circuit board 120 is inclined so that the connection electrode 140a is not cut off and the circuit wiring 122 and the wiring electrode 117 are electrically connected.

한편, 회로기판(120)과 기판(110)이 서로 접하고 일측면에 회로기판(120)의 경사면(125)과 기판(110)의 단차를 최소화 하기 위한 단차보상층(121)을 더 포함할 수 있다.The step difference compensation layer 121 may be further provided on one side of the circuit board 120 and the substrate 110 so as to minimize the step between the slope 125 and the substrate 110 on the side of the circuit board 120 have.

단차보상층(121)은 배선전극(117)과 회로배선(122)을 연결하는 연결전극(140a)을 지지하도록 하고, 연결전극(140a)에 크랙이 발생하지 않도록 기판간의 단차를 최소화 하여 단선으로 인한 불량을 최소화 하여 전기적 연결에 있어 안정성을 제공할 수 있다.The step difference compensation layer 121 supports the connection electrode 140a connecting the wiring electrode 117 and the circuit wiring 122 and minimizes the step difference between the substrates so that cracks do not occur in the connection electrode 140a, So that it is possible to provide stability in electrical connection.

표시 장치(100)는 기판(110)의 하측면으로 발광(emission)하도록 구성되며 발광 효율을 높이기 위해 회로기판(120)과 기판(110)사이에 반사층(124)을 더 포함할 수 있다.The display device 100 may be configured to emit light to the lower surface of the substrate 110 and may further include a reflective layer 124 between the circuit substrate 120 and the substrate 110 to enhance the luminous efficiency.

배선전극(117)은 데이터 라인(DL) 또는 게이트 라인(GL)등과 같은 전극일 수 있으며 화소와 화소 사이에 있는 전극일 수 있다. 이러한 배선전극(117)은 회로기판(120)상에 있는 회로배선(122)과 연결전극(140a)을 통해 연결되기에 회로기판(120)과 연결하기 위한 패드부등을 배치하기위한 별도의 패드영역이 필요없게되어 비표시영역인 베젤영역을 최소화 할 수 있다.The wiring electrode 117 may be an electrode such as a data line DL or a gate line GL and may be an electrode between a pixel and a pixel. The wiring electrode 117 is connected to the circuit board 120 through the connection wiring 140 and the circuit wiring 120. The wiring electrode 117 is connected to the circuit board 120 via the connection pad 140a, So that the bezel area as the non-display area can be minimized.

도 6은 본 발명의 일 실시예에 따른 연결전극의 다양한 구성을 설명하기 위한 개략적인 도면이다. 연결전극(140a)을 회로기판(120)에 있는 테이퍼 형상으로 경사지도록 구성된 경사면(125)에 배치함에 있어, 회로배선(122)과 배선전극(117)이 전기적으로 연결되도록 정렬(align)하는 데에 어려움이 있을 수 있다.FIG. 6 is a schematic view illustrating various configurations of a connection electrode according to an embodiment of the present invention. Referring to FIG. The connection electrode 140a is arranged on the inclined surface 125 configured to be inclined in a tapered shape on the circuit board 120 so that the circuit wiring 122 and the wiring electrode 117 are aligned to be electrically connected There may be difficulties in.

복수의 회로배선(122)과 복수의 배선전극(117)을 1대 1로 연결되도록 기판(110)과 회로기판(120)을 정렬하고, 연결전극(140a)을 배치하는 구조를 구현하기에 어려움이 있을 수 있으므로, 연결전극(140a)를 미세한 전극의 패턴으로 구성하여 경사면(125)에 배치하도록 하면, 회로배선(122)과 배선전극(117)은 적어도 하나의 연결전극(140a)에 의해 전기적으로 연결된다.It is difficult to implement a structure in which the substrate 110 and the circuit board 120 are aligned so that the plurality of the circuit wiring lines 122 and the plurality of wiring electrodes 117 are connected one to one and the connection electrodes 140a are arranged The circuit wiring 122 and the wiring electrode 117 are electrically connected to each other by at least one connecting electrode 140a by arranging the connecting electrode 140a in a pattern of fine electrodes and arranging the connecting electrode 140a on the inclined surface 125 Lt; / RTI >

한편, 미세한 패턴의 연결전극(140a)을 경사면(125)에 배치하는 경우 연결전극(140a)사이의 적어도 하나의 전극은 그 어떤 연결도 일어나지 않는 더미전극(140b)이 될 수 있다. 이러한 더미전극(140b)은 미세한 패턴의 연결전극(140a)사이에서 정전기등에 의한 영향을 최소할 수 있는 효과가 있다.On the other hand, when the connection electrode 140a having a fine pattern is disposed on the inclined surface 125, at least one electrode between the connection electrodes 140a may be a dummy electrode 140b where no connection is made. This dummy electrode 140b has an effect of minimizing the influence of static electricity or the like between the connection electrodes 140a in a fine pattern.

도 7a 및 도 7b는 연결전극의 전기적 연결관계를 설명하기 위한 개략적인 단면도이다.7A and 7B are schematic cross-sectional views for explaining the electrical connection relationship of the connection electrodes.

상술한 바와 같이 연결전극(140a)은 배선전극(117)과 회로배선(122)을 전기적으로 연결하도록 회로기판(120)의 일측면에 있는 경사면(125)에 배치되고, 단차 보상층(121)을 더 포함할 수 있다. As described above, the connection electrode 140a is disposed on the slope 125 on one side of the circuit board 120 to electrically connect the wiring electrode 117 and the circuit wiring 122, and the level difference compensation layer 121, As shown in FIG.

상술한 구성에서 회로기판(120)에 의해 커버되는 기판(110)의 일면에는 LED소자(150)를 포함한 다양한 구성요소가 배치되고 구성요소 상에 평탄층(115)이 배치되기에 배선전극(117)은 평탄층(115)상에 배치되고 연결전극(140a)와 연결 될 수 있으며, 이를 위해서 데이터 라인(DL)과 같은 평탄층(115) 하부에 있는 전극과 연결되기 위한 컨택홀이 평탄층(115)상에 더 배치될 수 있다.In the above-described configuration, various components including the LED element 150 are disposed on one surface of the substrate 110 covered by the circuit board 120, and the flat layer 115 is disposed on the component, May be disposed on the flat layer 115 and may be connected to the connection electrode 140a. For this purpose, a contact hole for connecting to the electrode under the flat layer 115, such as the data line DL, 115). ≪ / RTI >

또는 배선전극(117)은 기판(110)상에서 평탄층(115)하부 즉, 기판(110)과 인접하여 배치된 전극일 수 있다. 평탄층(115)의 적어도 일부를 제거하고 이로 인해 발생하는 단차는 단차보상층(121)을 회로기판(120)의 단차와 함께 보상하도록 경사면(125)과 대응하여 배치하면, 회로기판(120)과 평탄층(115)에 의한 단차를 최소화 하여 연결전극(140a)를 배치할 수 있다.Or the wiring electrode 117 may be an electrode disposed on the substrate 110 under the flat layer 115, that is, adjacent to the substrate 110. At least a part of the flat layer 115 is removed and the resulting step is disposed corresponding to the inclined surface 125 to compensate the step difference compensating layer 121 together with the step of the circuit board 120, And the flattening layer 115 can be minimized and the connecting electrode 140a can be disposed.

이와 같이, 연결전극(140a)이 회로기판(120)의 상면으로 연장되어 배치되도록 단차보상층(121)을 연결전극(122)의 경로에 대응하도록 배치한다. 이와 같이 기판(110)과 인접하여 배치된 배선전극(117)과 회로배선(122)은 연결전극(122)에 의해 전기적으로 연결될 수 있다. The step difference compensating layer 121 is disposed so as to correspond to the path of the connection electrode 122 so that the connection electrode 140a extends to the upper surface of the circuit board 120. [ The wiring electrode 117 and the circuit wiring 122 disposed adjacent to the substrate 110 may be electrically connected by the connection electrode 122. [

상술한 바와 같이 배선전극(117)이 있는 기판(110)과 회로기판(120)상에 있는 회로배선(122)을 연결하기 위해 회로기판(120)의 일측면을 테이퍼 형태를 갖는 경사면(125)을 배치하고 연결전극(140a)를 경사면(125)에 배치하여 기판(110)과 회로기판(120)과의 전기적 연결을 위한 패드부등을 배치할 필요가 없게되어 결과적으로 비표시영역인 베젤영역을 최소화 한 표시 장치(100)를 제공할 수 있다.One side of the circuit board 120 is connected to the inclined surface 125 having a tapered shape in order to connect the substrate 110 having the wiring electrode 117 and the circuit wiring 122 on the circuit board 120, It is not necessary to dispose a pad or the like for electrical connection between the substrate 110 and the circuit board 120 by disposing the connecting electrode 140a on the inclined surface 125. As a result, It is possible to provide the minimized display apparatus 100.

도 8a 내지 도 8e는 본 발명의 일 실시예에 따른 제조방법을 설명하기 위한 개략적인 도면이다.8A to 8E are schematic views for explaining a manufacturing method according to an embodiment of the present invention.

기판(210)상에 배선전극(217)과 LED소자(250)를 배치한다. 배선전극(217)은 데이터 라인, 게이트 라인 또는 전원을 제공하기 위한 배선일 수 있으며, 구동 박막 트랜지스터와 연결된 전극일 수 있다. LED소자(250)는 반도체기판에서 형성되고 기판(210)상으로 전사되어 배치된다.The wiring electrodes 217 and the LED elements 250 are disposed on the substrate 210. [ The wiring electrode 217 may be a wiring for providing a data line, a gate line, or a power source, and may be an electrode connected to a driving thin film transistor. The LED element 250 is formed on the semiconductor substrate and transferred and disposed on the substrate 210. [

이후 배선전극(217)의 적어도 일부를 덮도록 일측이 테이퍼 형상의 경사면(225)을 갖는 회로기판(220)을 배치한다.A circuit board 220 having a tapered inclined surface 225 on one side is disposed so as to cover at least a part of the wiring electrode 217. [

회로기판(220)을 배치하는 단계는 일측면이 경사면(225)를 갖도록 그라인딩등과 같은 공정으로 회로기판(220)을 가공하는 단계를 포함할 수 있으며, 회로기판(220)상에 회로배선(222)과 패드부(223)를 배치하는 단계를 포함할 수 있다.The step of disposing the circuit board 220 may include the step of machining the circuit board 220 by a process such as grinding so that one side has the inclined surface 225 and the circuit wiring 220 222 and a pad portion 223, as shown in FIG.

또한 회로기판(220)을 배치하는 단계는 반사층(224)을 기판(210)상에 배치하는 단계를 더 포함할 수 있으며, 기판(210)과 회로기판(220)을 고정하기 위한 접착층을 배치하고 회로기판(220)을 압착하고 열 또는 빛을 조사하여 경화하여 접착하는 단계를 포함할 수 있다.The step of disposing the circuit board 220 may further include disposing the reflective layer 224 on the substrate 210 and disposing an adhesive layer for fixing the substrate 210 and the circuit board 220 And pressing the circuit board 220 and irradiating heat or light to cure and adhere.

이후, 전도성물질(240')을 배선전극(217)의 적어도 일부를 덮으면서 경사면(225) 및 회로배선(222)의 적어도 일부를 덮도록 도포하고 레이저를 조사하여 연결전극(240)으로 전도성물질(240')을 경화하고 경화되지 않은 전도성물질(240')을 제거하여 연결전극(240)을 패터닝 한다.Thereafter, the conductive material 240 'is coated so as to cover at least a part of the inclined surface 225 and the circuit wiring 222 while covering at least a part of the wiring electrode 217, and the conductive material 240' The conductive electrode 240 'is hardened and the uncured conductive material 240' is removed to pattern the connecting electrode 240. [

전도성물질(240')은 구리(Cu)를 포함하는 물질로 레이저를 조사한 영역은 경화되어 패터닝되고 레이저가 조사되지 않은 영역은 다이클로벤젠(dichlorobenzene)등의 용액을 사용하여 제거할 수 있는 물질로 Cu를 베이스로한 나노 파티클을 포함하는 용액일 수 있다.The conductive material 240 'is a material containing copper (Cu). The region irradiated with the laser is hardened and patterned. The region where the laser is not irradiated is a material that can be removed using a solution such as dichlorobenzene Cu-based nanoparticle-containing solution.

전도성물질(240')을 도포하고 패터닝 하는 단계는 회로기판(220)의 경사면(225)의 단차를 완화하도록 단차보상층(221)을 배치하는 단계를 더 포함할 수 있다. 단차보상층(221)은 광경화성 레진(Resin) 또는 비 전도성 고분자물질일 수 있다.The step of applying and patterning the conductive material 240 'may further include disposing the level difference compensating layer 221 so as to alleviate the level difference of the inclined surface 225 of the circuit board 220. The level difference compensating layer 221 may be a photocurable resin or a nonconductive polymer material.

전도성물질(240')에 레이저를 조사하여 연결전극(240)을 패터닝하여 배선전극(217)과 회로배선(222)을 전기적으로 연결하는 단계는 레이저를 배선전극(217)과 회로배선(222)의 위치를 고려하여 레이저를 이동 조정하는 단계를 포함할 수 있다. 레이저의 이동 동선을 조절하여 경사면(225)에 배치된 전도성물질(240')에 조사하면, 연결전극(240)은 경사면(225)에서 사선 또는 직선의 패턴을 갖는 전극으로 배치될 수 있다. The step of electrically connecting the wiring electrode 217 and the circuit wiring 222 by irradiating the conductive material 240 'with a laser to pattern the connecting electrode 240 may be performed by connecting the laser to the wiring electrode 217 and the circuit wiring 222, And adjusting the movement of the laser in consideration of the position of the laser. The connection electrode 240 may be disposed on the inclined surface 225 as an electrode having a slanting line or a straight line pattern when the movable conductive line of the laser is adjusted to irradiate the conductive material 240 'disposed on the inclined plane 225.

이후, 패드부(223)에 제어칩(232)이 있는 제어보드(230)를 연결하는 단계를 더 포함할 수 있다. 패드부(223)와 제어보드(230)는 연성기판(231)으로 연결될 수 있으며 이를 위해 도전볼을 사용한 압착단계를 더 포함할 수 있다.Thereafter, connecting the control board 230 with the control chip 232 to the pad unit 223 may be further included. The pad unit 223 and the control board 230 may be connected to the flexible board 231 and may further include a pressing step using a conductive ball.

상술한 바와 같이 회로기판(220)에 있는 회로배선(222)을 배선전극(217)과 연결전극(240)을 통하여 연결하되 경사면(225)를 갖는 회로기판(220)을 기판(110)에 접착하고 연결전극(240)을 경사면(225)상에 배치하여 전극을 연결하는 단계를 수행함으로서 베젤영역이 최소화된 표시장치를 제공할 수 있다.The circuit board 220 having the inclined surface 225 is connected to the board 110 while connecting the circuit wiring 222 on the circuit board 220 through the wiring electrode 217 and the connecting electrode 240 as described above, And arranging the connection electrode 240 on the inclined surface 225 to connect the electrodes. Thus, a display device having a minimized bezel area can be provided.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in detail with reference to the accompanying drawings, it is to be understood that the present invention is not limited to those embodiments and various changes and modifications may be made without departing from the scope of the present invention. . Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, it should be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of protection of the present invention should be construed according to the claims, and all technical ideas within the scope of equivalents should be interpreted as being included in the scope of the present invention.

100: 발광 표시장치
110, 220: 기판
150, 250: LED소자
151: 제1 반도체층
152: 활성층
153: 제2 반도체층
E1: 제 1 전극
E2: 제 2 전극
117, 217: 배선전극
120, 220: 회로기판
122, 222: 회로배선
130, 230: 제어보드
140a, 240: 연결전극100: Light emitting display
110, 220: substrate
150, 250: LED element
151: first semiconductor layer
152:
153: second semiconductor layer
E1: first electrode
E2: Second electrode
117, 217: wiring electrode
120, 220: circuit board
122, 222: circuit wiring
130, 230: control board
140a, 240: connecting electrode

Claims (12)

적어도 하나 이상의 구동소자와 발광소자, 그리고 상기 구동소자 및 상기 발광소자와 전기적으로 연결된 적어도 하나 이상의 배선전극이 있는 베이스 기판;
상기 구동소자와 상기 발광소자를 덮되 상기 배선전극의 적어도 일부는 오픈하도록, 상기 베이스 기판 상에 배치된 회로기판; 및
상기 배선전극과 연결되고 상기 회로기판의 상면으로 연장된 적어도 하나 이상의 연결전극; 을 포함하고,
상기 연결전극이 상기 회로기판의 상면으로 연장된 경로에 대응하는 상기 회로기판의 일측면은 테이퍼 형상이며,
상기 회로기판과 상기 베이스 기판 사이에 반사층을 포함하는 표시장치.A base substrate having at least one driving element, a light emitting element, and at least one wiring electrode electrically connected to the driving element and the light emitting element;
A circuit board disposed on the base substrate so as to cover the driving element and the light emitting element, wherein at least a part of the wiring electrode is open; And
At least one connection electrode connected to the wiring electrode and extending to an upper surface of the circuit board; / RTI >
Wherein one side surface of the circuit board corresponding to a path extending from the upper surface of the circuit board is tapered,
And a reflective layer between the circuit board and the base substrate. 제1 항에 있어서,
상기 테이퍼 형상인 상기 회로기판의 일측면에 단차보상층을 더 포함하는 표시장치.The method according to claim 1,
And a step difference compensation layer on one side of the tapered circuit board. 제2 항에 있어서,
상기 단차보상층은 테이퍼 형상인 표시장치.3. The method of claim 2,
Wherein the step difference compensation layer is tapered. 삭제delete 제1 항에 있어서,
상기 배선전극 각각은 상기 적어도 하나 이상의 연결전극과 전기적으로 연결된 표시장치.The method according to claim 1,
And each of the wiring electrodes is electrically connected to the at least one connection electrode. 제1 항에 있어서,
상기 연결전극들 사이에 상기 배선전극과 연결되지 않는 더미전극을 더 포함하는 표시장치.The method according to claim 1,
And a dummy electrode which is not connected to the wiring electrode between the connection electrodes. 제1 항에 있어서,
상기 회로기판상에 회로배선을 더 포함하고 상기 배선전극은 상기 연결전극을 통해 상기 회로배선과 전기적으로 연결된 표시장치.The method according to claim 1,
Further comprising a circuit wiring on the circuit board, wherein the wiring electrode is electrically connected to the circuit wiring via the connection electrode. 베이스 기판 상에 적어도 하나 이상의 구동소자와 발광소자, 그리고 상기 구동소자 및 상기 발광소자와 전기적으로 연결되도록 적어도 하나 이상의 배선전극을 배치하는 단계;
상기 구동소자와 상기 발광소자를 덮되 상기 배선전극의 적어도 일부는 오픈하도록, 테이퍼 형상의 일측면을 갖는 회로기판을 상기 베이스 기판 상에 배치하는 단계;
상기 회로기판 상에 적어도 하나 이상의 회로배선을 배치하는 단계; 및
상기 배선전극과 상기 회로배선을 연결전극으로 연결하는 단계;를 포함하고,
상기 회로기판을 상기 베이스 기판 상에 배치하는 단계는 테이퍼 형상을 갖는 단차보상층을 상기 회로기판의 일측면에 배치하는 단계를 더 포함하는 표시장치 제조방법.Disposing at least one driving element, a light emitting element, and at least one wiring electrode on the base substrate so as to be electrically connected to the driving element and the light emitting element;
Disposing a circuit board on the base substrate so as to cover the driving element and the light emitting element, wherein at least a part of the wiring electrode is open, the circuit board having a tapered one side surface;
Disposing at least one circuit wiring on the circuit board; And
And connecting the wiring electrode and the circuit wiring to a connection electrode,
Wherein the step of disposing the circuit board on the base substrate further comprises disposing a step compensating layer having a tapered shape on one side of the circuit board. 제8 항에 있어서,
상기 회로기판을 상기 베이스 기판 상에 배치하는 단계는,
상기 베이스 기판과 상기 회로기판을 접착제를 사용하여 접착하는 단계를 더 포함하는 표시장치 제조방법.9. The method of claim 8,
Wherein the step of disposing the circuit board on the base substrate comprises:
And bonding the base substrate and the circuit board using an adhesive. 제8 항에 있어서,
상기 연결전극은, 상기 배선전극의 일부와 상기 회로배선이 연결되도록 전도성물질을 도포한 후 상기 전도성물질을 패터닝하여 형성하는 표시장치 제조방법.9. The method of claim 8,
Wherein the connection electrode is formed by applying a conductive material so that a part of the wiring electrode is connected to the circuit wiring, and then patterning the conductive material. 구동소자와 발광소자 그리고 배선전극이 있는 베이스 기판;
상기 배선전극의 적어도 일부를 덮도록 배치된 회로기판; 및
상기 배선전극과 연결되고 상기 회로기판의 상면으로 연장된 적어도 하나의 연결전극; 을 포함하되
상기 연결전극이 상기 회로기판의 상면으로 연장된 경로를 따라 상기 회로기판의 일측면은 테이퍼 형상이며,
상기 테이퍼 형상인 상기 회로기판의 일측면에 단차보상층을 더 포함하는 표시장치.A base substrate having a driving element, a light emitting element and wiring electrodes;
A circuit board arranged to cover at least a part of the wiring electrodes; And
At least one connection electrode connected to the wiring electrode and extending to an upper surface of the circuit board; And
Wherein one side of the circuit board is tapered along a path extending from the upper surface of the circuit board,
And a step difference compensation layer on one side of the tapered circuit board. 제11 항에 있어서,
상기 단차보상층은 테이퍼 형상인 표시장치.12. The method of claim 11,
Wherein the step difference compensation layer is tapered.
KR1020170171254A 2017-06-30 2017-12-13 Display device and manufacturing method of the same KR101895600B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170171254A KR101895600B1 (en) 2017-12-13 2017-12-13 Display device and manufacturing method of the same
US16/020,145 US10522524B2 (en) 2017-06-30 2018-06-27 Display device and method for fabricating the same
EP24156505.0A EP4344389A2 (en) 2017-06-30 2018-06-27 Display device and method for fabricating the same
EP18180014.5A EP3422827B1 (en) 2017-06-30 2018-06-27 Display device and method for fabricating the same
CN201810687418.2A CN109215516B (en) 2017-06-30 2018-06-28 Display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170171254A KR101895600B1 (en) 2017-12-13 2017-12-13 Display device and manufacturing method of the same

Publications (1)

Publication Number Publication Date
KR101895600B1 true KR101895600B1 (en) 2018-09-06

Family

ID=63593721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170171254A KR101895600B1 (en) 2017-06-30 2017-12-13 Display device and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR101895600B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911443A (en) * 2018-09-14 2020-03-24 乐金显示有限公司 Tiled display device
US11233185B2 (en) 2018-10-16 2022-01-25 Lg Display Co., Ltd. Display device and method of fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020004511A (en) * 2000-07-06 2002-01-16 구본준, 론 위라하디락사 Flexable Printed Circuit Film
KR20110085196A (en) * 2010-01-19 2011-07-27 삼성전기주식회사 Interconnection structure, interposer, semiconductor package and method of manufacturing interconnection structure
KR20130071999A (en) * 2011-12-21 2013-07-01 엘지디스플레이 주식회사 Flexible print circuit for contecting a touch panel controller to a display device having the touch panel
KR20160054822A (en) * 2014-11-07 2016-05-17 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020004511A (en) * 2000-07-06 2002-01-16 구본준, 론 위라하디락사 Flexable Printed Circuit Film
KR20110085196A (en) * 2010-01-19 2011-07-27 삼성전기주식회사 Interconnection structure, interposer, semiconductor package and method of manufacturing interconnection structure
KR20130071999A (en) * 2011-12-21 2013-07-01 엘지디스플레이 주식회사 Flexible print circuit for contecting a touch panel controller to a display device having the touch panel
KR20160054822A (en) * 2014-11-07 2016-05-17 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911443A (en) * 2018-09-14 2020-03-24 乐金显示有限公司 Tiled display device
CN110911443B (en) * 2018-09-14 2023-10-10 乐金显示有限公司 Flat display device
US11233185B2 (en) 2018-10-16 2022-01-25 Lg Display Co., Ltd. Display device and method of fabricating the same

Similar Documents

Publication Publication Date Title
KR102538424B1 (en) Light emitting device and display device using the same
EP3422827B1 (en) Display device and method for fabricating the same
KR101902566B1 (en) Light emitting diode display apparatus and manufacturing method of the same
CN108206234B (en) Light emitting diode chip and light emitting diode display device including the same
KR102633079B1 (en) Light emitting diode display apparatus
KR102651097B1 (en) Light emitting diode display apparatus
KR102605174B1 (en) Light emitting diode display apparatus
KR102030323B1 (en) Display device and method of manufacturing the same
CN109830584B (en) Light emitting device and display apparatus using the same
KR102527303B1 (en) Light emitting diode display
KR102616407B1 (en) Light emitting device and display device using the same
KR102495537B1 (en) Light emitting diode display apparatus
KR101888857B1 (en) Light emitting device and display device using the same
KR20200082629A (en) Light emitting diode display apparatus and multi screen display apparatus using the same
KR101895600B1 (en) Display device and manufacturing method of the same
KR102414237B1 (en) Light emitting device and display device using the same
KR20210078766A (en) Micro led display device and manufacturing method of the same
KR102655336B1 (en) Display apparatus and manufacturing method of the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant