KR102527303B1 - Light emitting diode display - Google Patents

Light emitting diode display Download PDF

Info

Publication number
KR102527303B1
KR102527303B1 KR1020170144335A KR20170144335A KR102527303B1 KR 102527303 B1 KR102527303 B1 KR 102527303B1 KR 1020170144335 A KR1020170144335 A KR 1020170144335A KR 20170144335 A KR20170144335 A KR 20170144335A KR 102527303 B1 KR102527303 B1 KR 102527303B1
Authority
KR
South Korea
Prior art keywords
substrate
electrode
light emitting
display device
layer
Prior art date
Application number
KR1020170144335A
Other languages
Korean (ko)
Other versions
KR20190048988A (en
Inventor
주성환
손현호
김진영
손정은
박한철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170144335A priority Critical patent/KR102527303B1/en
Publication of KR20190048988A publication Critical patent/KR20190048988A/en
Application granted granted Critical
Publication of KR102527303B1 publication Critical patent/KR102527303B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages

Abstract

본 발명의 일 실시예에 따른 발광 표시 장치는 기판의 발광면인 전면에 있는 복수의 구동 소자 및 복수의 발광 소자와 연결된 복수의 배선전극, 기판의 배면에 있는 적어도 하나의 패드부, 기판의 측면을 통해 패드부와 배선전극을 전기적으로 연결하는 복수의 라우팅 전극, 및 기판의 배면에 있고 상기 복수의 라우팅 전극 중 적어도 하나의 라우팅 전극과 상기 패드부를 연결하기 위한 저저항배선을 포함한다.A light emitting display device according to an embodiment of the present invention includes a plurality of driving elements on the front surface of a substrate, a plurality of wiring electrodes connected to the plurality of light emitting elements, at least one pad part on the rear surface of the substrate, and a side surface of the substrate. It includes a plurality of routing electrodes electrically connecting the pad part and the wiring electrode through the substrate, and a low-resistance wiring for connecting at least one routing electrode among the plurality of routing electrodes and the pad part on the rear surface of the substrate.

Figure R1020170144335
Figure R1020170144335

Description

발광 표시 장치{LIGHT EMITTING DIODE DISPLAY}Light emitting display device {LIGHT EMITTING DIODE DISPLAY}

본 발명은 발광 표시 장치에 관한 것으로서, 보다 상세하게는 복수 개의 발광 표시 장치를 포함하는 멀티 디스플레이의 표시 품질을 향상시킬 수 있는 발광 표시 장치를 제공하는 것이다.The present invention relates to a light emitting display device, and more particularly, to providing a light emitting display device capable of improving display quality of a multi-display including a plurality of light emitting display devices.

표시 장치는 텔레비전 또는 모니터의 표시 장치 이외에도 노트북 컴퓨터, 태블릿 컴퓨터, 스마트폰, 휴대용 표시 기기 및 휴대용 정보 기기 등의 표시 화면으로 널리 사용되고 있다.Display devices are widely used as display screens of notebook computers, tablet computers, smart phones, portable display devices, and portable information devices, in addition to display devices of televisions or monitors.

표시 장치는 반사형 표시 장치와 발광형 표시 장치로 구분될 수 있다. 반사형 표시 장치는 자연광 또는 표시 장치의 외부 조명에서 나오는 빛이 표시 장치에 반사되어 정보를 표시하는 방식의 표시 장치이고, 발광형 표시 장치는 발광소자 또는 광원이 표시 장치에 내장되어 있으며, 내장된 발광소자 또는 광원에서 나오는 빛을 사용하여 정보를 표시하는 표시장치이다.Display devices may be classified into reflective type display devices and emission type display devices. A reflective display device is a display device that displays information by reflecting natural light or light emitted from external lighting on the display device, and a light emitting display device has a light emitting element or a light source built into the display device. A display device that displays information using light emitted from a light emitting element or light source.

표시 장치는 복수의 화소가 배치되고, 각각의 화소는 스위칭 소자로서 박막 트랜지스터(Thin Filim Transistor)를 이용하여 영상을 표시한다.The display device includes a plurality of pixels, and each pixel displays an image using a thin film transistor as a switching element.

박막 트랜지스터가 사용된 대표적인 표시 장치로서는 액정 표시 장치와 유기 발광 표시 장치가 있으며, 액정 표시 장치는 자체 발광 방식이 아니기 때문에 액정 표시 장치의 하부(후면)에 배치된 별도의 광원을 포함하는 백라이트 유닛(Backlight unit)을 가지므로 표시 장치의 두께가 증가하고 다양한 형태의 디자인으로 표시 장치를 구현하는데 제한이 있으며, 휘도 및 응답 속도가 저하되는 단점이 있다.Representative display devices using thin film transistors include a liquid crystal display and an organic light emitting display. Since the liquid crystal display is not self-emitting, a backlight unit including a separate light source disposed below (rear) the liquid crystal display ( Since it has a backlight unit, the thickness of the display device increases, there are limitations in implementing the display device with various types of designs, and luminance and response speed are degraded.

이에 따라, 자체 발광 방식의 표시 장치는 광원을 내장하는 표시 장치보다 얇게 구현될 수 있고, 이에 따라, 플렉서블하고 접을 수 있는 표시 장치를 구현할 수 있는 장점이 있다.Accordingly, a self-luminous display device may be implemented thinner than a display device having a built-in light source, and thus, a flexible and foldable display device may be realized.

이와 같은 장점으로 인해 유기 발광 표시 장치 또는 LED소자 표시 장치와 같은 자체 발광 방식의 표시 장치가 근래 주요 연구 개발의 대상이 되고 있다.Due to these advantages, a self-luminous display device such as an organic light emitting display device or an LED device display device has recently become a subject of major research and development.

자체 발광 방식의 표시 장치 중에서 유기 발광 표시 장치는 유기 발광 소자를 포함하는 화소로 이루어진 표시 장치로서, 별도의 광원이 필요하지 않는 반면에 수분과 산소에 의한 불량이 발생되기 쉬우므로 산소와 수분의 침투를 최소화하기 위한 다양한 기술적 구성이 추가적으로 요구된다.Among the self-luminous display devices, the organic light emitting display device is a display device made up of pixels including organic light emitting elements. While it does not require a separate light source, defects due to moisture and oxygen are easily generated, so oxygen and moisture penetrate. Various technical configurations to minimize are additionally required.

최근에는, 미세한 크기의 마이크로 엘이디 소자(Micro Light emitting diode)를 발광 소자로 사용하는 표시 장치, 특히 표시 장치의 화소에 대응하도록 구성하는 발광 표시 장치에 대한 연구 및 개발이 진행되고 있으며, 이러한 발광 표시 장치는 고화질과 고신뢰성을 갖기 때문에 차세대 표시 장치로서 각광받고 있다.Recently, research and development of a display device using micro light emitting diodes as a light emitting element, particularly a light emitting display device configured to correspond to a pixel of the display device, has been conducted, and such a light emitting display Since the device has high image quality and high reliability, it is attracting attention as a next-generation display device.

더 자세히 살펴 보면, LED는 GaN와 같은 화합물 반도체로 구성되어 무기 재료 특성상 고 전류를 주입할 수 있어 고휘도를 구현할 수 있고, 열, 수분, 산소 등 환경 영향성이 낮아 고신뢰성을 갖는다.Taking a closer look, LEDs are composed of compound semiconductors such as GaN, so they can inject high currents due to the nature of inorganic materials, so they can implement high brightness, and have low environmental impacts such as heat, moisture, and oxygen, and have high reliability.

또한, LED는 내부 양자 효율이 90% 수준으로 유기 발광 표시 장치보다 높으므로 고휘도의 영상을 표시할 수 있으면서 소모 전력이 낮은 표시 장치를 구현할 수 있는 장점이 있다.In addition, since the LED has an internal quantum efficiency of 90%, which is higher than that of the organic light emitting display device, there is an advantage in implementing a display device capable of displaying a high-brightness image and consuming low power.

또한, 유기 발광 표시 장치와는 달리 산소와 수분의 침투를 최소화하기 위한 별도의 봉지막 또는 봉지기판이 필요없기 때문에 비표시 영역인 베젤 영역을 최소화할 수 있는 장점이 있다.In addition, unlike the organic light emitting display device, there is no need for a separate encapsulation film or encapsulation substrate to minimize the permeation of oxygen and moisture, so there is an advantage in that the bezel area, which is a non-display area, can be minimized.

비표시 영역을 최소화할 수 있는 LED를 사용하는 표시 장치는 복수 개의 표시 장치를 이어서 만드는 멀티 디스플레이에 활용될 수 있다. A display device using an LED capable of minimizing a non-display area may be used for a multi-display in which a plurality of display devices are successively formed.

더욱이 비표시 영역을 최소화함으로써 표시 장치 간의 접합부위가 눈에 띄는 현상을 최소화할 수 있기에 멀티 디스플레이로서 활용하기에 용이하다.Moreover, it is easy to use as a multi-display because it is possible to minimize the conspicuous phenomenon of junctions between display devices by minimizing the non-display area.

상술한 바와 같이 복수 개의 표시 장치를 이어붙인 멀티 디스플레이의 경우 개별 표시장치에서 휘도가 일정하지 않는 경우 물결 등의 잔상이 표시될 수 있기에 개별 표시장치의 휘도를 일정하게 유지하는 것이 중요하다. As described above, in the case of a multi-display in which a plurality of display devices are connected, it is important to keep the luminance of each display device constant because afterimages such as waves may be displayed when the luminance of the individual display devices is not constant.

이에 LED를 사용하는 발광 표시 장치에 있어서 내부 전극의 자체 저항에 따른 휘도의 민감한 변화를 최소화 하기 위한 많은 연구 활동들이 이루어지고 있다.Accordingly, in a light emitting display device using an LED, many research activities are being conducted to minimize sensitive changes in luminance caused by self-resistance of internal electrodes.

상술한 바와 같이 단위 화소의 발광 소자로 LED 소자가 사용된 발광 표시 장치를 구현하기 위해서는 몇 가지 기술적인 사항이 요구된다. 우선, 사파이어(Sapphire) 또는 실리콘(Si)과 같은 반도체 웨이퍼(wafer) 기판상에 LED 소자를 결정화시키고, 결정화된 복수의 LED 칩을 구동소자가 있는 기판에 이동시키되 각각의 화소에 대응하는 위치에 위치시키는 정교한 전사 공정이 요구된다.As described above, in order to implement a light emitting display device using an LED element as a light emitting element of a unit pixel, several technical details are required. First, an LED element is crystallized on a semiconductor wafer substrate such as sapphire or silicon (Si), and a plurality of crystallized LED chips are moved to a substrate with a driving element, but positioned at a position corresponding to each pixel. An elaborate transfer process for positioning is required.

LED 소자는 무기재료를 사용하여 형성할 수 있으나, GaN과 같은 무기재료를 결정화하여야 하기에 상술한 무기재료의 결정화를 효율적으로 유도할 수 있는 반도체 기판상에서 무기재료를 결정화시키어야 한다.Although the LED device can be formed using an inorganic material, since an inorganic material such as GaN must be crystallized, the inorganic material must be crystallized on a semiconductor substrate capable of efficiently inducing crystallization of the inorganic material.

LED 소자를 결정화하는 공정은 에피택시(epitaxy), 에피텍셜 성장(epitaxial groth) 또는 에피 공정이라고도 지칭한다. 에피 공정은 어떤 결정의 표면에서 특정한 방위 관계를 취해 성장하는 일을 의미하는데, LED 소자의 소자구조를 형성하기 위해서는 기판 위에 GaN계 화합물 반도체를 pn접합 다이오드 형태로 쌓아 올려야 하는데 이때 각각의 층은 밑의 층의 결정성을 이어받아 성장하게 된다.The process of crystallizing the LED device is also referred to as epitaxy, epitaxial growth, or epi process. The epitaxial process means growing by taking a specific orientation relationship on the surface of a certain crystal. In order to form the device structure of an LED device, GaN-based compound semiconductors must be stacked in the form of a pn junction diode on a substrate. It grows by inheriting the crystallinity of the layer of

이때, 결정 내부의 결함은 전자와 정공의 재결합 과정(Electron-hole recombination process)에서 비발광 센터(nonradiative center)로 작용하기 때문에 광자(photon)를 이용하는 LED 소자에서는 각 층을 형성하는 결정들의 결정성이 소자 효율에 결정적인 영향을 미치게 된다.At this time, since the defect inside the crystal acts as a nonradiative center in the electron-hole recombination process, the crystallinity of the crystals forming each layer in the LED device using photon This has a decisive effect on device efficiency.

현재 주로 사용되는 기판으로는 상술한 사파이어(Sapphire)기판이 주로 사용되며, 근래에는 GaN를 베이스로 하는 기판 등에 대한 연구 활동이 활발히 이루어 지고 있다.Currently, the above-described sapphire substrate is mainly used as a substrate, and recently, research activities on substrates based on GaN have been actively conducted.

이와 같이 LED 소자를 구성하는 GaN과 같은 무기재료를 반도체 기판상에 결정화함에 있어 소요되는 반도체 기판의 높은 가격으로 인해 단순한 조명 또는 백라이트에 사용되는 광원으로서의 LED가 아닌 표시 장치의 발광 화소로서 다량의 LED를 사용하게 되는 경우 제조 비용이 높아지는 문제점이 있다.In this way, due to the high price of semiconductor substrates required for crystallizing inorganic materials such as GaN constituting LED elements on semiconductor substrates, a large amount of LEDs as light emitting pixels of display devices, not LEDs as light sources used for simple lighting or backlighting There is a problem that the manufacturing cost increases when using.

또한, 상술한 바와 같이 반도체 기판상에 형성된 LED 소자는 표시장치를 구성하는 기판으로 전사(Transfer)하는 단계가 필요하게 되는데, 이 과정에서 반도체 기판상에서 LED 소자를 분리하는데에 어려움이 있고, 분리된 LED 소자를 원하는 지점에 바르게 이식(transplant)할 때에도 많은 어려움이 있을 수 있다.In addition, as described above, the LED element formed on the semiconductor substrate needs a step of transferring to the substrate constituting the display device. In this process, it is difficult to separate the LED element from the semiconductor substrate, and the separated Even when correctly transplanting an LED device to a desired location, there may be many difficulties.

한편, 유기 발광 표시 장치와는 다르게 LED 소자가 사용된 표시장치는 봉지막이나 봉지기판이 필요하지 않아 베젤 영역을 최소화할 수 있고, 복수의 표시장치를 사용한 모듈라(Modular) 형식의 표시장치를 구성하는데 유리하다.Meanwhile, unlike an organic light emitting display device, a display device using an LED element does not require an encapsulation film or an encapsulation substrate, so the bezel area can be minimized, and a modular type display device using a plurality of display devices is configured. advantageous to do

상술한 바와 같은 장점이 있는 LED 소자를 사용한 표시장치를 구현함에 있어 성장시킨 LED 소자를 표시장치의 기판에 이식하는 단계에서 각 화소에 대항하는 LED 소자를 바르게 정렬하는데 중요한 기술적 난제가 있었다.In implementing a display device using an LED device having the above-mentioned advantages, there is an important technical difficulty in properly aligning the LED device opposing each pixel in the step of transplanting the grown LED device to the substrate of the display device.

표시장치에 있는 화소 간의 간격은 반도체 기판에 있는 LED 소자 간의 간격보다 훨씬 넓기 때문에 반도체 기판에 있는 LED 소자를 표시장치에 1대 1로 바로 이식할 수 없다. 반도체 기판에 있는 복수의 LED 소자를 화소 간의 거리(픽셀 피치, Pixel pitch)를 고려하여 반도체 기판에서 LED 소자를 띄어 표시장치의 기판에 이식하는 단계가 필요하게 된다.Since the interval between pixels in the display device is much wider than the interval between LED devices in the semiconductor substrate, the LED devices in the semiconductor substrate cannot be directly implanted in the display device one-to-one. A step of transplanting a plurality of LED elements on a semiconductor substrate to a substrate of a display device by separating the LED elements from the semiconductor substrate in consideration of a distance (pixel pitch) between pixels is required.

표시장치에 LED 소자를 이식하는 단계 또는 이외의 공정에 있어서 LED 소자들의 간격이 일정하지 않거나 균형있게 배치되지 않는 경우 표시장치에 표시되는 이미지가 일그러지게 되어 표시장치로서의 영상 표시 품질이 저하되는 문제점이 있을 수 있다.In the step of implanting the LED elements into the display device or other processes, if the intervals of the LED elements are not constant or are not balanced, the image displayed on the display device is distorted, which causes the problem of deteriorating image display quality as a display device. There may be.

표시장치에 LED 소자를 이식하는 단계에 있어서, LED 소자를 반도체 기판에서 표시기판으로 바로 이식하기 힘들기 때문에 전달기판을 사용하게 된다. 그러나, 반도체 기판의 크기에 한계가 있으므로, 복수의 전달기판을 사용하여 표시장치 하나에 LED 소자를 이식하게 된다.In the step of implanting the LED element into the display device, a transfer substrate is used because it is difficult to directly implant the LED element from the semiconductor substrate to the display substrate. However, since the size of the semiconductor substrate is limited, the LED element is implanted in one display device using a plurality of transfer substrates.

이때, 복수의 전달기판을 사용하여 LED 소자를 표시장치의 기판으로 이식하는데에 있어 복수의 전달기판을 사용하면서 발생할 수 있는 공정 오차 등에 의해 LED 소자간의 간격이 틀려지는 문제점이 있다. At this time, in transplanting the LED elements to the substrate of the display device using a plurality of transfer substrates, there is a problem in that intervals between the LED elements are different due to process errors that may occur while using the plurality of transfer substrates.

상술한 바와 같은 기술의 문제점 이외에 기판에 전사된 LED 소자들은 소비전력이 낮고 광효율이 낮기에 기판상에 배치된 전극의 전기적인 특성에 영향을 받을 수 밖에 없다.In addition to the technical problems as described above, since the LED elements transferred to the substrate have low power consumption and low light efficiency, they are inevitably affected by the electrical characteristics of electrodes disposed on the substrate.

보다 구체적으로, 표시장치를 구성하는 기판은 복수의 LED 소자를 개별구동하여 이미지 등의 화상을 표시하기 위한 구동소자와 전기 배선을 포함한다. 전기배선은 전기적 신호를 제공함과 동시에 LED 소자를 발광시키기 위한 전류를 공급하게 된다.More specifically, a substrate constituting the display device includes a driving element and electric wiring for individually driving a plurality of LED elements to display an image such as an image. The electrical wiring provides an electrical signal and at the same time supplies a current for light-emitting the LED element.

LED 소자를 발광시키기 위한 전류는 기판에 부착된 회로기 판등을 통해 공급되는데, 전원 배선의 길이, 즉 기판에 전원을 공급하는 회로기판과 LED 소자간의 거리에 따라 전원배선의 전기적 저항에 따른 발광 편차가 발생할 수 있다.The current for emitting light of the LED element is supplied through the circuit board attached to the board, and the light emission deviation according to the electrical resistance of the power wiring according to the length of the power wiring, that is, the distance between the circuit board supplying power to the board and the LED element. may occur.

이에 따라 복수의 표시장치로 구성되는 멀티 디스플레이의 경우 기판에 배치된 전원배선의 전기저항에 따라 LED 소자의 밝기가 서로 다른 현상이 발생하는 경우 물결치는 모양의 무라(mura) 현상이 발생할 수 있으며, 전체적인 표시 품질을 저하시킬 수 있는 문제점이 있다.Accordingly, in the case of a multi-display composed of a plurality of display devices, when the brightness of the LED element is different from each other according to the electrical resistance of the power wiring disposed on the board, a wave-shaped mura phenomenon may occur. There is a problem that can degrade the overall display quality.

본 발명은 상술한 바와 같은 기술의 문제점을 해결하기 위한 것으로, LED 소자가 있는 발광 표시장치에서 LED 소자에 공급되는 전류를 일정하게 유지하여 향상된 표시 품질을 갖는 발광 표시장치를 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention is to solve the problems of the above-described technology, and as a technical task is to provide a light emitting display device having improved display quality by maintaining a constant current supplied to an LED device in a light emitting display device having an LED element. do.

본 발명의 일 실시예에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.Solved problems according to an embodiment of the present invention are not limited to the above-mentioned problems, and other problems not mentioned above will be clearly understood by those skilled in the art from the following description.

본 발명의 일 실시예에 따른 발광소자로 LED 소자가 있는 발광 표시장치가 제공된다. 발광면인 기판의 전면에 복수의 구동소자, 복수의 발광소자인 LED 소자가 배치된다. 구동소자와 발광소자는 다양한 배선 전극과 연결되는데 배선 전극은 구동신호와 구동전류를 공급한다. 구동소자와 발광소자에 인가되는 구동전류와 구동신호는 기판의 배면에 배치된 패드부와 연결된 회로기판에서 제공되며, 배선 전극은 기판의 배면에 배치된 패드부와 전기적으로 연결되는데, 이때 배선 전극은 기판의 측면에 배치된 라우팅 전극을 통해 기판의 배면에 배치된 패드부와 연결된다. 기판의 측면을 통해 연결되는 라우팅 전극과 패드부는 전기저항을 낮추기 위해 배치된 저저항배선을 통해 연결된다.A light emitting display device having an LED element as a light emitting element according to an embodiment of the present invention is provided. A plurality of driving elements and a plurality of LED elements, which are light emitting elements, are disposed on the entire surface of the substrate, which is a light emitting surface. The driving element and the light emitting element are connected to various wiring electrodes, and the wiring electrode supplies a driving signal and a driving current. Driving current and driving signals applied to the driving element and the light emitting element are provided from a circuit board connected to a pad part disposed on the rear surface of the substrate, and the wiring electrode is electrically connected to the pad part disposed on the rear surface of the substrate. At this time, the wiring electrode The silver is connected to the pad part disposed on the rear surface of the substrate through the routing electrode disposed on the side surface of the substrate. The routing electrode and the pad portion connected through the side surface of the substrate are connected through a low-resistance wire arranged to lower electrical resistance.

이와 같이, 기판 상에 배치된 발광소자에 균일한 전류를 공급하기 위해 기판의 배면에 배치된 패드부와 기판의 측면에 배치된 라우팅 전극은 저저항배선을 통해 연결되어 균일한 전류를 공급할 수 있다.In this way, in order to supply a uniform current to the light emitting elements disposed on the substrate, the pad portion disposed on the rear surface of the substrate and the routing electrode disposed on the side surface of the substrate are connected through a low-resistance wire to supply uniform current. .

본 발명의 실시예에 따른 발광 표시 장치는 전기배선, 즉 배선전극의 전기저항으로 인한 휘도 불균형을 최소화할 수 있는 저저항배선을 구비함으로써 표시 품질을 향상시킬 수 있는 효과가 있다.The light emitting display device according to the exemplary embodiment of the present invention has an effect of improving display quality by including low-resistance wiring capable of minimizing luminance imbalance due to electrical wiring, that is, electric resistance of wiring electrodes.

또한, 본 발명의 실시예에 따른 발광 표시 장치는 저저항배선을 구비함으로써 배선전극의 설계를 자유롭게 하여 생산성을 향상시킬 수 있는 효과가 있다. In addition, the light emitting display device according to the exemplary embodiment of the present invention has an effect of improving productivity by freely designing wiring electrodes by including low-resistance wiring.

본 발명의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned will be clearly understood by those skilled in the art from the description below.

이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 발명의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.Since the content of the invention described in the problem to be solved, the means for solving the problem, and the effect above does not specify the essential features of the claim, the scope of the claim is not limited by the matters described in the content of the invention.

도 1은 본 발명의 일 실시예에 따른 발광 표시 장치의 개략적인 평면도이다.
도 2는 도 1에 도시된 일 실시예에 따른 단위 화소의 구성을 설명하기 위한 개략적인 회로도이다.
도 3는 도 2에 도시된 화소의 구조를 설명하기 위한 개략적인 단면도이다.
도 4는 도 2 및 도3에 도시된 LED 소자의 구조를 설명하기 위한 단면도이다.
도 5a는 본 발명의 일실시예에 따른 발광 표시 장치의 기판 전면의 구성을 설명하기 위한 개략적인 평면도이다.
도 5b는 본 발명의 일 실시예에 따른 발광 표시 장치의 기판의 배면의 구성을 설명하기 위한 개략적인 평면도이다.
도 6은 본 발명의 일 실시예에 따른 발광 표시 장치의 전원라인의 전기 저항을 고려한 저저항배선의 배치를 설명하기 위한 개략적인 도면이다.
도 7은 본 발명의 일 실시예에 따른 발광 표시 장치의 전원라인의 전기 저항을 고려한 저저항 배선의 다른 예에 따른 배치를 설명하기 위한 개략적인 도면이다.
1 is a schematic plan view of a light emitting display device according to an exemplary embodiment of the present invention.
FIG. 2 is a schematic circuit diagram illustrating a configuration of a unit pixel according to the exemplary embodiment shown in FIG. 1 .
FIG. 3 is a schematic cross-sectional view for explaining the structure of a pixel shown in FIG. 2 .
4 is a cross-sectional view for explaining the structure of the LED element shown in FIGS. 2 and 3;
5A is a schematic plan view illustrating a configuration of a front surface of a substrate of a light emitting display device according to an exemplary embodiment of the present invention.
5B is a schematic plan view for explaining a configuration of a rear surface of a substrate of a light emitting display device according to an exemplary embodiment of the present invention.
FIG. 6 is a schematic diagram for explaining arrangement of low-resistance wiring considering electrical resistance of a power line of a light emitting display device according to an exemplary embodiment of the present invention.
FIG. 7 is a schematic diagram for explaining an arrangement of a low-resistance wire in consideration of electrical resistance of a power line of a light emitting display device according to an exemplary embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention, and methods of achieving them, will become clear with reference to the detailed description of the following embodiments taken in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various different forms, only these embodiments make the disclosure of the present invention complete, and common knowledge in the art to which the present invention belongs. It is provided to fully inform the holder of the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. The shapes, sizes, ratios, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are illustrative, so the present invention is not limited to the details shown. Like reference numbers designate like elements throughout the specification. In addition, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted. When 'includes', 'has', 'consists of', etc. mentioned in this specification is used, other parts may be added unless 'only' is used. In the case where a component is expressed in the singular, the case including the plural is included unless otherwise explicitly stated.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, even if there is no separate explicit description, it is interpreted as including the error range.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of a positional relationship, for example, 'on top of', 'on top of', 'at the bottom of', 'next to', etc. Or, unless 'directly' is used, one or more other parts may be located between the two parts.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, when a temporal precedence relationship is described as 'after', 'continue to', 'after ~', 'before', etc., 'immediately' or 'directly' As long as ' is not used, non-continuous cases may also be included.

신호의 흐름 관계에 대한 설명일 경우, 예를 들어, 'A 노드에서 B 노드로 신호가 전달된다'는 경우에도 '바로' 또는 '직접'이 사용되지 않은 이상, A 노드에서 다른 노드를 경유하여 B 노드로 신호가 전달되는 경우를 포함할 수 있다.In the case of description of the flow relationship of a signal, for example, even in the case of 'a signal is passed from node A to node B', unless 'direct' or 'direct' is used, from node A via another node This may include a case where a signal is transmitted to node B.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are only used to distinguish one component from another. Therefore, the first component mentioned below may also be the second component within the technical spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention can be partially or entirely combined or combined with each other, technically various interlocking and driving are possible, and each embodiment can be implemented independently of each other or can be implemented together in a related relationship. may be

이하에서는, 본 발명의 일 실시예에 따른 LED소자가 있는 표시장치의 다양한 구성에 대해 도면을 참조하여 상세히 설명한다.Hereinafter, various configurations of a display device having an LED device according to an embodiment of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 발광 표시 장치의 개략적인 평면도이며 도 2는 도 1에 도시된 일 실시예에 따른 단위 화소의 구성을 설명하기 위한 개략적인 회로도이다. 1 is a schematic plan view of a light emitting display device according to an exemplary embodiment of the present invention, and FIG. 2 is a schematic circuit diagram for explaining a configuration of a unit pixel according to an exemplary embodiment shown in FIG. 1 .

도 1 및 도 2를 참조하여 설명하면, 본 발명의 일 실시예에 따른 발광 표시장치(100)는 복수의 단위 픽셀(UP)이 있는 표시 영역(AA)과 비표시 영역(IA)이 정의된 기판(110)을 포함한다.Referring to FIGS. 1 and 2 , the light emitting display device 100 according to an exemplary embodiment of the present invention includes a display area AA having a plurality of unit pixels UP and a non-display area IA defined. A substrate 110 is included.

단위 픽셀(UP)은 기판(110)의 제1면, 즉 전면(110a)에 있는 복수의 서브 픽셀(SP1, SP2, SP3)로 구성될 수 있으며 각각의 서브 픽셀은, 통상적으로, 레드(Red), 블루(Blue) 및 그린(Green)의 빛을 발광하는 서브 픽셀(SP1, SP2, SP3)일 수 있으나 이에 한정되지 않고, 화이트(White) 등의 빛을 발하는 서브 픽셀을 더 포함할 수 있다.The unit pixel UP may be composed of a plurality of sub-pixels SP1, SP2, and SP3 on the first surface of the substrate 110, that is, the front surface 110a, and each sub-pixel is typically red. ), may be sub-pixels (SP1, SP2, SP3) emitting blue and green light, but are not limited thereto, and may further include sub-pixels emitting white light. .

상기 기판(110)은 박막 트랜지스터 어레이 기판으로서, 유리 또는 플라스틱 재질로 이루어질 수 있으며, 두 장 이상의 기판의 합착 또는 두 층 이상의 층으로 구분되는 기판일 수 있다. 비표시 영역(IA)은 표시 영역(AA)을 제외한 기판(110)상의 영역으로 정의될 수 있는데, 상대적으로 매우 좁은 폭을 가질 수 있으녀, 베젤(Bezel) 영역으로 정의될 수 있다.The substrate 110 is a thin film transistor array substrate, may be made of glass or plastic, and may be a substrate that is divided into two or more layers or a bonding of two or more substrates. The non-display area IA may be defined as an area on the substrate 110 excluding the display area AA, and since it may have a relatively narrow width, it may be defined as a bezel area.

복수의 단위 픽셀(UP) 각각은 표시영역(AA)에 배치된다. 이때, 복수의 단위픽셀(UP) 각각은 X축 방향을 따라 미리 결정된 제1 기준 픽셀 피치를 가지게 되고 Y축 방향을 따라 미리 설정된 제2 기준 픽셀 피치를 가지도록 표시영역(AA)에 배치된다. 제1 기준 픽셀 피치는 인접한 단위 픽셀(UP) 각각의 정 중앙부 간의 거리로 정의될 수 있으며, 제2 기준 픽셀 피치는 제1 기준 픽셀 피치와 유사하게 기준 방향으로 인접한 단위 픽셀(UP) 각각의 정 중앙부간의 거리로 정의될 수 있다. Each of the plurality of unit pixels UP is disposed in the display area AA. At this time, each of the plurality of unit pixels UP is disposed in the display area AA to have a first reference pixel pitch predetermined along the X-axis direction and a predetermined second reference pixel pitch along the Y-axis direction. The first reference pixel pitch may be defined as a distance between the respective center portions of adjacent unit pixels UP, and the second reference pixel pitch may be defined as a distance between the respective center portions of adjacent unit pixels UP in the reference direction, similar to the first reference pixel pitch. It can be defined as the distance between the midsections.

한편, 단위 픽셀(UP)를 이루는 서브 픽셀(SP1, SP2, SP3)간의 거리 또한 제1 기준 픽셀 피치 및 제2 기준 픽셀 피치와 유사하게 제1 기준 서프 픽셀 피치 및 제2 기준 서브 픽셀 피치로 정의될 수 있다.Meanwhile, the distance between the subpixels SP1, SP2, and SP3 constituting the unit pixel UP is also defined as a first reference subpixel pitch and a second reference subpixel pitch similar to the first reference pixel pitch and the second reference pixel pitch. It can be.

LED 소자인 LED 소자(150)를 포함하는 발광 표시 장치(100)는 비표시 영역(IA)의 폭이 상술한 픽셀 피치 혹은 서브 픽셀 피치보다 작을 수 있다. 이에 따라, 본 발명의 일 실시예서와 같이, 픽셀 피치 혹은 서브 픽셀 피치보다 같거나 작은 길이의 비표시 영역(IA)을 갖는 발광 표시 장치(100)로 멀티 디스플레이, 즉, 멀티 스크린 표시장치를 구성하는 경우, 비표시 영역(IA)이 픽셀 피치 또는 서브 픽셀 피치보다 작으므로 베젤 영역이 실질적으로 없거나 최소화된 멀티 스크린 표시장치를 구현할 수 있다.In the light emitting display device 100 including the LED element 150 that is an LED element, the width of the non-display area IA may be smaller than the aforementioned pixel pitch or subpixel pitch. Accordingly, as in one embodiment of the present invention, the light emitting display device 100 having the non-display area IA having a length equal to or smaller than the pixel pitch or sub-pixel pitch constitutes a multi-display, that is, a multi-screen display device. In this case, since the non-display area IA is smaller than the pixel pitch or sub-pixel pitch, a multi-screen display device with substantially no or minimized bezel area can be implemented.

상술한 바와 같이, 베젤 영역이 실질적으로 없거나 최소화된 멀티 스크린 방식의 표시장치를 구현하기 위해 본 발명의 일 실시예에 따른 발광 표시 장치(100)는 표시 영역(AA) 내에서 제1 기준 픽셀 피치, 제2 기준 픽셀 피치, 제1 기준 서브 픽셀 피치 및 제2 기준 서브 픽셀 피치를 일정하게 유지할 수도 있으나, 표시영역(AA)을 복수의 구역으로 정의하고 각각의 구역 내에서 상술한 피치 길이를 서로 다르게 하되, 비표시 영역(IA)과 인접한 구역의 픽셀 피치를 다른 구역보다 넓게 함으로서 더욱 베젤 영역의 크기를 상대적으로 픽셀 피치보다 작도록 구현할 수 있다.As described above, the light emitting display device 100 according to an exemplary embodiment of the present invention, in order to implement a multi-screen display device with substantially or minimized bezel area, has a first reference pixel pitch within the display area AA. , The second reference pixel pitch, the first reference subpixel pitch, and the second reference subpixel pitch may be kept constant, but the display area AA is defined as a plurality of zones and the above-described pitch lengths within each zone are mutually However, by making the pixel pitch of the area adjacent to the non-display area IA wider than that of other areas, the size of the bezel area can be implemented to be smaller than the pixel pitch.

이와 같이, 서로 다른 픽셀 피치를 갖는 발광 표시장치(100)는 화상에 대한 왜곡 현상이 발생할 수 있으므로 설정된 픽셀 피치를 고려하여 인접한 구역과 비교하여 이미지 데이터를 샘플링하는 방식으로 이미지 프로세싱을 하여 화상에 대한 왜곡 현상을 최소화하면서 베젤 영역을 최소화 할 수 있다.In this way, since the light emitting display device 100 having different pixel pitches may cause image distortion, image processing is performed by sampling image data by comparing the set pixel pitch to an adjacent area, and The bezel area can be minimized while minimizing distortion.

그러나, 비표시 영역(IA)을 최소화하기 위해서는 LED 소자(150)가 있는 단위 화소(UP)에 전원 공급과 데이터 신호를 주고 받을 수 있는 회로부와의 연결을 위한 패드영역과 구동을 위한 드라이브 IC 등을 위한 최소한의 영역이 필요하다. However, in order to minimize the non-display area (IA), a pad area for connection to a circuit unit capable of transmitting and receiving power and data signals to the unit pixel (UP) in which the LED element 150 is located, a drive IC for driving, etc. requires a minimum area for

한편, 도 2를 참조하여, 발광 표시 장치(100)의 단위 픽셀(UP)을 구성하는 서브 픽셀(SP1, SP2, SP3)의 구성 및 회로구조에 대하여 설명하도록 한다. 픽셀 구동 라인들은 기판(110)의 제면, 즉 전면(前面, 110a) 상에 마련되어 복수의 서브 픽셀(SP1, SP2, SP3) 각각에 필요한 신호를 공급한다. 본 발명의 일 실시예에 따른 픽셀 구동 라인들은 복수의 게이트 라인(GL), 복수의 데이터 라인(DL), 복수의 구동 전원 라인(DPL), 및 복수의 공통 전원 라인(CPL)을 포함한다.Meanwhile, with reference to FIG. 2 , the configuration and circuit structure of the sub-pixels SP1 , SP2 , and SP3 constituting the unit pixel UP of the light emitting display device 100 will be described. The pixel driving lines are provided on the first surface of the substrate 110, that is, the front surface 110a, and supply necessary signals to each of the plurality of subpixels SP1, SP2, and SP3. Pixel driving lines according to an exemplary embodiment include a plurality of gate lines GL, a plurality of data lines DL, a plurality of driving power lines DPL, and a plurality of common power lines CPL.

복수의 게이트 라인(GL) 각각은 기판(110)의 전면(前面)(110a) 상에 마련되는 것으로, 기판(110)의 제1 수평 축 방향(X)을 따라 길게 연장되면서 제2 수평 축 방향(Y)을 따라 일정한 간격으로 이격된다.Each of the plurality of gate lines GL is provided on the front surface 110a of the substrate 110 and extends long along the first horizontal axis direction X of the substrate 110 in the second horizontal axis direction. They are spaced at regular intervals along (Y).

복수의 데이터 라인(DL)은 복수의 게이트 라인(GL)과 함께 기판(110)의 전면(前面)(110a) 상에 마련되는 것으로, 기판(110)의 제2 수평 축 방향(Y)을 따라 길게 연장되면서 제1 수평 축 방향(X)을 따라 일정한 간격으로 이격된다.The plurality of data lines DL are provided on the front surface 110a of the substrate 110 along with the plurality of gate lines GL, along the second horizontal axis direction Y of the substrate 110. While elongated, they are spaced apart at regular intervals along the first horizontal axis direction (X).

복수의 구동 전원 라인(DPL)은 복수의 데이터 라인(DL) 각각과 나란하도록 기판(110) 상에 마련되는 것으로, 복수의 데이터 라인(DL) 각각과 함께 형성될 수 있다. 이러한 복수의 구동 전원 라인(DPL) 각각은 외부로부터 제공되는 픽셀 구동 전원을 인접한 서브 픽셀(SP)에 공급한다.The plurality of driving power lines DPL are provided on the substrate 110 in parallel with each of the plurality of data lines DL, and may be formed together with each of the plurality of data lines DL. Each of the plurality of driving power lines DPL supplies pixel driving power provided from the outside to adjacent subpixels SP.

복수의 공통 전원 라인(CPL)은 복수의 게이트 라인(GL) 각각과 나란하도록 기판(110) 상에 마련되는 것으로, 복수의 게이트 라인(GL) 각각과 함께 형성될 수 있다. 이러한 복수의 공통 전원 라인(CPL) 각각은 외부로부터 제공되는 공통 전원을 인접한 서브 픽셀(SP1, SP2, SP3)에 공급한다.The plurality of common power lines CPL are provided on the substrate 110 in parallel with each of the plurality of gate lines GL, and may be formed together with each of the plurality of gate lines GL. Each of the plurality of common power lines CPL supplies common power supplied from the outside to adjacent subpixels SP1 , SP2 , and SP3 .

복수의 서브 픽셀(SP1, SP2, SP3) 각각은 게이트 라인(GL)과 데이터 라인(DL)에 의해 정의되는 서브 픽셀 영역에 마련된다. 복수의 서브 픽셀(SP1, SP2, SP3) 각각은 실제 빛이 발광되는 최소 단위의 영역으로 정의될 수 있다.Each of the plurality of subpixels SP1 , SP2 , and SP3 is provided in a subpixel area defined by the gate line GL and the data line DL. Each of the plurality of sub-pixels SP1 , SP2 , and SP3 may be defined as a minimum unit area in which light is actually emitted.

서로 인접한 적어도 3개의 서브 픽셀(SP1, SP2, SP3)은 컬러 표시를 위한 하나의 단위 픽셀(UP)을 구성할 수 있다. 예를 들어, 하나의 단위 픽셀(UP)은 제1 수평 축 방향(X)을 따라 서로 인접한 적색 서브 픽셀(SP1), 녹색 서브 픽셀(SP2) 및 청색 서브 픽셀(SP3)을 포함하며, 휘도 향상을 위해 백색 서브 픽셀을 더 포함할 수도 있다.At least three sub-pixels SP1 , SP2 , and SP3 adjacent to each other may constitute one unit pixel UP for color display. For example, one unit pixel UP includes a red sub-pixel SP1, a green sub-pixel SP2, and a blue sub-pixel SP3 adjacent to each other along the first horizontal axis direction X, and improves luminance. For this, a white sub-pixel may be further included.

선택적으로, 복수의 구동 전원 라인(DPL) 각각은 복수의 단위 픽셀(UP) 각각에 마련될 수 있다. 다시 설명하면, 각 단위 픽셀(UP)을 구성하는 적어도 3개의 서브 픽셀(SP1, SP2, SP3)은 하나의 구동 전원 라인(DPL)을 공유한다. 이에 따라, 각 서브 픽셀(SP1, SP2, SP3)의 구동을 위한 구동 전원 라인의 개수를 감소시킬 수 있고, 감소하는 구동 전원 라인의 개수만큼 각 단위 픽셀(UP)의 개구율을 증가시키거나 각 단위 픽셀(UP)의 크기를 감소시킬 수 있다.Optionally, each of the plurality of driving power lines DPL may be provided in each of the plurality of unit pixels UP. In other words, at least three sub-pixels SP1 , SP2 , and SP3 constituting each unit pixel UP share one driving power line DPL. Accordingly, the number of driving power lines for driving each sub-pixel SP1 , SP2 , and SP3 may be reduced, and the aperture ratio of each unit pixel UP may be increased by the number of driving power lines that decreases or The size of the pixel UP may be reduced.

본 발명의 일 실시예에 따른 복수의 서브 픽셀(SP1, SP2, SP3) 각각은 픽셀 회로(PC) 및 LED소자(150)를 포함한다.Each of the plurality of sub-pixels SP1 , SP2 , and SP3 according to an embodiment of the present invention includes a pixel circuit PC and an LED device 150 .

픽셀 회로(PC)는 각 서브 픽셀(SP)에 정의된 회로 영역에 마련되어 인접한 게이트 라인(GL), 데이터 라인(DL) 및 구동 전원 라인(DPL)과 연결된다. 이러한 픽셀 회로(PC)는 구동 전원 라인(DPL)으로부터 공급되는 픽셀 구동 전원을 기반으로, 게이트 라인(GL)에 인가된 스캔 펄스에 응답하여 데이터 라인(DL)으로 인가된 데이터 신호(또는 전압)에 따라 LED 소자(150)에 흐르는 전류를 제어한다. 본 발명의 일 실시예에 따른 픽셀 회로(PC)는 스위칭 박막 트랜지스터(T1), 구동 박막 트랜지스터(T2), 및 커패시터(Cst)를 포함한다.The pixel circuit PC is provided in a circuit area defined in each sub-pixel SP and is connected to adjacent gate lines GL, data lines DL, and driving power supply lines DPL. The pixel circuit PC generates a data signal (or voltage) applied to the data line DL in response to a scan pulse applied to the gate line GL, based on the pixel driving power supplied from the driving power line DPL. Controls the current flowing through the LED element 150 according to. A pixel circuit PC according to an exemplary embodiment includes a switching thin film transistor T1, a driving thin film transistor T2, and a capacitor Cst.

스위칭 박막 트랜지스터(T1)는 게이트 라인(GL)에 연결된 게이트 전극, 데이터 라인(DL)에 연결된 제1 전극, 및 구동 박막 트랜지스터(T2)의 게이트 전극(N1)에 연결된 제2 전극을 포함한다. 여기서, 상기 스위칭 박막 트랜지스터(T1)의 제1 및 제2 전극은 전류의 방향에 따라 소스 전극 또는 드레인 전극이 될 수 있다. 이러한 상기 스위칭 박막 트랜지스터(T1)는 게이트 라인(GL)에 공급되는 스캔 펄스에 따라 스위칭되어 데이터 라인(DL)에 공급되는 데이터 신호를 구동 박막 트랜지스터(T2)에 공급한다.The switching thin film transistor T1 includes a gate electrode connected to the gate line GL, a first electrode connected to the data line DL, and a second electrode connected to the gate electrode N1 of the driving thin film transistor T2. Here, the first and second electrodes of the switching thin film transistor T1 may be a source electrode or a drain electrode according to the direction of the current. The switching thin film transistor T1 is switched according to the scan pulse supplied to the gate line GL and supplies the data signal supplied to the data line DL to the driving thin film transistor T2.

구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)로부터 공급되는 전압 및/또는 커패시터(Cst)의 전압에 의해 턴-온됨으로써 구동 전원 라인(DPL)으로부터 LED 소자(150)로 흐르는 전류량을 제어한다. 이를 위해, 본 발명의 일 실시예에 따른 구동 박막 트랜지스터(T2)는 상기 스위칭 박막 트랜지스터(T1)의 제2 전극(N1)에 연결된 게이트 전극, 구동 전원 라인(DPL)에 연결된 드레인 전극, 및 LED소자(150)에 연결되는 소스 전극을 포함한다. 이러한 구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)로부터 공급되는 데이터 신호를 기반으로 구동 전원 라인(DPL)으로부터 LED 소자(150)로 흐르는 데이터 전류를 제어함으로써 LED 소자(150)의 발광을 제어한다.The driving thin film transistor T2 is turned on by the voltage supplied from the switching thin film transistor T1 and/or the voltage of the capacitor Cst, thereby controlling the amount of current flowing from the driving power supply line DPL to the LED element 150. . To this end, the driving thin film transistor T2 according to an embodiment of the present invention includes a gate electrode connected to the second electrode N1 of the switching thin film transistor T1, a drain electrode connected to the driving power supply line DPL, and an LED. It includes a source electrode connected to element 150 . The driving thin film transistor T2 controls light emission of the LED element 150 by controlling the data current flowing from the driving power supply line DPL to the LED element 150 based on the data signal supplied from the switching thin film transistor T1. do.

커패시터(Cst)는 구동 박막 트랜지스터(T2)의 게이트 전극(N1)과 소스 전극 사이의 중첩 영역에 마련되어 구동 박막 트랜지스터(T2)의 게이트 전극에 공급되는 데이터 신호에 대응되는 전압을 저장하고, 저장된 전압으로 구동 박막 트랜지스터(T2)를 턴-온시킨다.The capacitor Cst is provided in an overlapping region between the gate electrode N1 and the source electrode of the driving thin film transistor T2 to store a voltage corresponding to the data signal supplied to the gate electrode of the driving thin film transistor T2, and store the stored voltage. to turn on the driving thin film transistor T2.

선택적으로, 픽셀 회로(PC)는 구동 박막 트랜지스터(T2)의 문턱 전압 변화를 보상하기 위한 적어도 하나의 보상 박막 트랜지스터를 더 포함할 수 있으며, 나아가 적어도 하나의 보조 커패시터를 더 포함할 수 있다. 이러한 픽셀 회로(PC)는 박막 트랜지스터와 보조 커패시터의 개수에 따라 초기화 전압 등의 보상 전원을 추가로 공급받을 수도 있다. 따라서, 본 발명의 일 실시예에 따른 픽셀 회로(PC)는 유기 발광 표시 장치의 각 서브 픽셀과 동일하게 전류 구동 방식을 통해 LED 소자(150)를 구동하기 때문에 공지된 유기 발광 표시 장치의 픽셀 회로로 변경 가능하다.Optionally, the pixel circuit PC may further include at least one compensation thin film transistor for compensating for a change in the threshold voltage of the driving thin film transistor T2 and further include at least one auxiliary capacitor. The pixel circuit PC may additionally receive compensation power such as an initialization voltage according to the number of thin film transistors and auxiliary capacitors. Therefore, since the pixel circuit PC according to an embodiment of the present invention drives the LED element 150 through a current driving method like each sub-pixel of the organic light emitting display device, the pixel circuit of the well-known organic light emitting display device can be changed to

LED 소자(150)는 복수의 서브 픽셀(SP1, SP2, SP3) 각각에 실장된다. 이러한 LED 소자(150)는 해당 서브 픽셀(SP)의 픽셀 회로(PC)와 공통 전원 라인(CPL)에 전기적으로 연결됨으로써 픽셀 회로(PC), 즉 구동 박막 트랜지스터(T2)로부터 공통 전원 라인(CPL)으로 흐르는 전류에 의해 발광한다. 본 발명의 일 실시예에 따른 LED 소자(150)는 적색 광, 녹색 광, 청색 광, 및 백색 광 중 어느 하나의 광을 방출하는 마이크로 발광 소자 또는 마이크로 발광 다이오드 칩일 수 있다. 여기서, 마이크로 발광 다이오드 칩은 1 내지 100 마이크로 미터의 스케일을 가질 수 있으나, 이에 한정되지 않는 서브 픽셀 영역 중 픽셀 회로(PC)가 차지하는 회로 영역을 제외한 나머지 발광 영역의 크기보다 작은 크기를 가질 수 있다.The LED device 150 is mounted on each of the plurality of sub-pixels SP1 , SP2 , and SP3 . The LED device 150 is electrically connected to the pixel circuit PC of the corresponding sub-pixel SP and the common power line CPL, so that the pixel circuit PC, that is, the driving thin film transistor T2 is connected to the common power line CPL. ) emits light due to the current flowing through it. The LED device 150 according to an embodiment of the present invention may be a micro light emitting device or a micro light emitting diode chip that emits any one of red light, green light, blue light, and white light. Here, the micro light emitting diode chip may have a scale of 1 to 100 micrometers, but may have a size smaller than the size of the light emitting area other than the circuit area occupied by the pixel circuit (PC) among the subpixel areas, which is not limited thereto. .

도 3는 도 2에 도시된 화소의 구조를 설명하기 위한 개략적인 단면도이고 도 4는 도 2 및 도 3에 도시된 LED 소자의 구조를 설명하기 위한 단면도이다.FIG. 3 is a schematic cross-sectional view for explaining the structure of the pixel shown in FIG. 2 and FIG. 4 is a cross-sectional view for explaining the structure of the LED element shown in FIGS. 2 and 3 .

도 3 및 도 4를 참조하여 설명하되 이전 도면들과 결부하여 설명하도록 한다.It will be described with reference to FIGS. 3 and 4 but in conjunction with the previous drawings.

본 발명의 일 실시 예에 따른 표시 장치의 각 서브 픽셀(SP1, SP2, SP3)은 보호층(113), LED 소자(150), 평탄화층(115-1,115-2), 픽셀 전극(PE), 및 공통 전극(CE)을 포함한다.Each sub-pixel (SP1, SP2, SP3) of the display device according to an embodiment of the present invention includes a protective layer 113, an LED element 150, planarization layers 115-1 and 115-2, a pixel electrode PE, and a common electrode CE.

먼저, 도 3에서는 기판(110)의 두께를 상대적으로 얇게 도시하였지만, 실질적으로 기판(110)의 두께는 기판(110) 상에 마련된 층 구조의 전체 두께보다 상대적으로 매우 두꺼운 두께를 가질 수 있으며, 복수의 층으로 구성되거나 복수의 기판이 합착된 기판일 수 있다.First, although the thickness of the substrate 110 is shown as relatively thin in FIG. 3, the thickness of the substrate 110 may be substantially thicker than the total thickness of the layer structure provided on the substrate 110, It may be a substrate composed of a plurality of layers or a plurality of substrates bonded together.

픽셀 회로(PC)는 스위칭 박막 트랜지스터(T1), 구동 박막 트랜지스터(T2), 및 커패시터(C)를 포함한다. 이러한 픽셀 회로(PC)는, 전술한 바와 동일하므로, 이에 대한 구체적인 설명은 생략하기로 하고, 이하 구동 박막 트랜지스터(T2)의 구조를 예를 들어 설명하기로 한다.The pixel circuit PC includes a switching thin film transistor T1, a driving thin film transistor T2, and a capacitor C. Since the pixel circuit PC is the same as described above, a detailed description thereof will be omitted, and the structure of the driving thin film transistor T2 will be described below as an example.

구동 박막 트랜지스터(T2)는 게이트 전극(GE), 반도체층(SCL), 소스 전극(SE), 및 드레인 전극(DE)을 포함한다.The driving thin film transistor T2 includes a gate electrode GE, a semiconductor layer SCL, a source electrode SE, and a drain electrode DE.

게이트 전극(GE)은 기판(110) 상에 게이트 라인(GL)과 함께 배치된다. 이러한 게이트 전극(GE)은 게이트 절연층(112)에 의해 덮인다. 게이트 절연층(112)은 무기 물질로 이루어진 단일층 또는 복수의 층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등으로 이루어질 수 있다.The gate electrode GE is disposed on the substrate 110 along with the gate line GL. The gate electrode GE is covered by the gate insulating layer 112 . The gate insulating layer 112 may be formed of a single layer or a plurality of layers made of an inorganic material, and may be formed of silicon oxide (SiOx), silicon nitride (SiNx), or the like.

반도체층(SCL)은 게이트 전극(GE)과 중첩(overlap)되도록 게이트 절연층(112) 상에 미리 설정된 패턴(또는 섬) 형태로 마련된다. 이러한 반도체층(SCL)은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 산화물(oxide) 및 유기물(organic material) 중 어느 하나로 이루어진 반도체 물질로 구성될 수 있지만, 이에 제한되지 않는다.The semiconductor layer SCL is provided in a preset pattern (or island) shape on the gate insulating layer 112 to overlap the gate electrode GE. The semiconductor layer SCL may be formed of a semiconductor material made of any one of amorphous silicon, polycrystalline silicon, oxide, and organic material, but is not limited thereto.

소스 전극(SE)은 반도체층(SCL)의 일측과 중첩되도록 배치된다. 소스 전극(SE)은 데이터 라인(DL) 및 구동 전원 라인(DPL)과 함께 배치된다.The source electrode SE is disposed to overlap one side of the semiconductor layer SCL. The source electrode SE is disposed together with the data line DL and the driving power line DPL.

드레인 전극(DE)은 반도체층(SCL)의 타측과 중첩되면서 소스 전극(SE)과 이격되도록 배치된다. 드레인 전극(DE)은 소스 전극(SE)과 함께 배치되는 것으로, 인접한 구동 전원 라인(DPL)으로부터 분기되거나 돌출된다.The drain electrode DE overlaps the other side of the semiconductor layer SCL and is spaced apart from the source electrode SE. The drain electrode DE is disposed together with the source electrode SE, and branches or protrudes from an adjacent driving power line DPL.

부가적으로, 픽셀 회로(PC)를 구성하는 스위칭 박막 트랜지스터(T1)는 구동 박막 트랜지스터(T2)와 동일한 구조로 배치된다. 이때, 스위칭 박막 트랜지스터(T1)의 게이트 전극은 게이트 라인(GL)으로부터 분기되거나 돌출되고, 스위칭 박막 트랜지스터(T1)의 제1 전극은 데이터 라인(DL)으로부터 분기되거나 돌출되며, 스위칭 박막 트랜지스터(T1)의 제2 전극은 게이트 절연층(112)에 마련된 비아홀을 통해서 구동 박막 트랜지스터(T2)의 게이트 전극(GE)과 연결된다.Additionally, the switching thin film transistor T1 constituting the pixel circuit PC is disposed in the same structure as the driving thin film transistor T2. At this time, the gate electrode of the switching thin film transistor T1 branches or protrudes from the gate line GL, the first electrode of the switching thin film transistor T1 branches or protrudes from the data line DL, and the switching thin film transistor T1 The second electrode of ) is connected to the gate electrode GE of the driving thin film transistor T2 through a via hole provided in the gate insulating layer 112 .

보호층(113)은 서브 픽셀(SP), 즉 픽셀 회로(PC)를 덮도록 기판(110)의 전면(全面) 전체에 마련된다. 이러한 보호층(113)은 픽셀 회로(PC)를 보호하면서 평탄면을 제공한다. 본 발명의 일 실시예에 따른 보호층(113)은 벤조사이클로부텐(benzocyclobutene) 또는 포토 아크릴(photo acryl)과 같은 유기 물질로 이루어질 수 있으나, 공정의 편의를 위해 포토 아크릴 물질로 이루어지는 것이 바람직하다.The protective layer 113 is provided on the entire surface of the substrate 110 to cover the sub-pixel SP, that is, the pixel circuit PC. The protective layer 113 provides a flat surface while protecting the pixel circuit PC. The protective layer 113 according to an embodiment of the present invention may be made of an organic material such as benzocyclobutene or photo acryl, but is preferably made of a photo acryl material for convenience in processing.

본 발명의 일 실시예에 따른 LED 소자(150)는 보호층(113) 상에 접착부재(114)가 배치될 수 있다. 또한, 보호층(113)에는 오목부에 배치될 수 있으며, 이러한 보호층(113)에 있는 오목부로 인한 경사면은 LED 소자(150)로부터 방출되는 광을 특정 방향으로 진행시켜 발광 효율을 향상시키는 역할을 할 수 있다. In the LED device 150 according to an embodiment of the present invention, an adhesive member 114 may be disposed on the protective layer 113 . In addition, a concave portion may be disposed in the protective layer 113, and the inclined surface due to the concave portion in the protective layer 113 promotes light emitted from the LED device 150 in a specific direction to improve luminous efficiency. can do.

LED 소자(150)는 픽셀 회로(PC)와 공통 전원 라인(CPL)에 전기적으로 연결됨으로써 픽셀 회로(PC), 즉 구동 박막 트랜지스터(T2)로부터 공통 전원 라인(CPL)으로 흐르는 전류에 의해 발광한다. 본 발명의 일 실시예에 따른 LED 소자(150), 도 4에 도시된 바와 같이, 발광층(EL), 제1 전극(또는 애노드 단자, E1), 및 제2 전극(또는 캐소드 단자, E2)을 포함한다.The LED element 150 is electrically connected to the pixel circuit PC and the common power line CPL, so that it emits light by current flowing from the pixel circuit PC, that is, the driving thin film transistor T2 to the common power line CPL. . As shown in the LED element 150 according to an embodiment of the present invention, FIG. 4, the light emitting layer EL, the first electrode (or anode terminal, E1), and the second electrode (or cathode terminal, E2) are include

발광층(EL)은 제1 전극(E1)과 제2 전극(E2) 사이에 흐르는 전류에 따른 전자와 정공의 재결합에 따라 발광한다. 본 발명의 일 실시예에 따른 발광층(EL)은 제 1 반도체층(151), 활성층(153), 및 제 2 반도체층(155)을 포함한다.The emission layer EL emits light according to recombination of electrons and holes according to a current flowing between the first electrode E1 and the second electrode E2. The light emitting layer EL according to an exemplary embodiment includes a first semiconductor layer 151 , an active layer 153 , and a second semiconductor layer 155 .

제1 반도체층(151)은 활성층(153)에 전자를 제공한다. 본 발명의 일 실시예에 따른 제1 반도체층(151)은 n-GaN계 반도체 물질로 이루어질 수 있으며, n-GaN계 반도체 물질로는 GaN, AlGaN, InGaN, 또는 AlInGaN 등이 될 수 있다. 여기서, 제1 반도체층(151)의 도핑에 사용되는 불순물로는 Si, Ge, Se, Te, 또는 C 등이 사용될 수 있다.The first semiconductor layer 151 provides electrons to the active layer 153 . The first semiconductor layer 151 according to an embodiment of the present invention may be made of an n-GaN-based semiconductor material, and the n-GaN-based semiconductor material may be GaN, AlGaN, InGaN, or AlInGaN. Here, Si, Ge, Se, Te, or C may be used as an impurity used for doping the first semiconductor layer 151 .

활성층(153)은 제1 반도체층(151)의 일측 상에 마련된다. 이러한 활성층(153)은 우물층과 우물층보다 밴드 갭이 높은 장벽층을 갖는 다중 양자 우물(MQW; Multi Quantum Well) 구조를 갖는다. 본 발명의 일 실시예에 따른 활성층(153)은 InGaN/GaN 등의 다중 양자 우물 구조를 가질 수 있다.The active layer 153 is provided on one side of the first semiconductor layer 151 . The active layer 153 has a multi-quantum well (MQW) structure including a well layer and a barrier layer having a higher band gap than the well layer. The active layer 153 according to an embodiment of the present invention may have a multi-quantum well structure such as InGaN/GaN.

제2 반도체층(155)은 활성층(153) 상에 마련되어, 활성층(153)에 정공을 제공한다. 본 발명의 일 실시예에 따른 제2 반도체층(155)은 p-GaN계 반도체 물질로 이루어질 수 있으며, p-GaN계 반도체 물질로는 GaN, AlGaN, InGaN, 또는 AlInGaN 등이 될 수 있다. 여기서, 제 2 반도체층(155)의 도핑에 사용되는 불순물로는 Mg, Zn, 또는 Be 등이 이용될 수 있다.The second semiconductor layer 155 is provided on the active layer 153 and provides holes to the active layer 153 . The second semiconductor layer 155 according to an embodiment of the present invention may be made of a p-GaN-based semiconductor material, and the p-GaN-based semiconductor material may be GaN, AlGaN, InGaN, or AlInGaN. Here, as an impurity used for doping the second semiconductor layer 155, Mg, Zn, or Be may be used.

제1 전극(E1)은 제2 반도체층(155) 상에 마련된다. 이러한 제1 전극(E1)은 구동 트랜지스터(T2)의 소스 전극(SE)과 연결된다.The first electrode E1 is provided on the second semiconductor layer 155 . The first electrode E1 is connected to the source electrode SE of the driving transistor T2.

제2 전극(E2)은 활성층(153)과 제2 반도체층(155)으로부터 전기적으로 분리되도록 제1 반도체층(151)의 타측 상에 마련된다. 이러한 제2 전극(E2)은 공통 전원 라인(CPL)과 연결된다.The second electrode E2 is provided on the other side of the first semiconductor layer 151 to be electrically separated from the active layer 153 and the second semiconductor layer 155 . The second electrode E2 is connected to the common power line CPL.

본 발명의 일 실시예에 따른 제1 및 제2 전극(E1, E2) 각각은 Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, 또는 Cr 등의 금속 물질 및 그 합금 중 하나 이상을 포함한 물질로 이루어질 수 있다. 다른 실시예에 따른 제1 및 제2 전극(E1, E2) 각각은 투명 도전성 재질로 이루어질 수 있으며, 상기 투명 도전성 재질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 될 수 있지만, 이에 한정되지 않는다.Each of the first and second electrodes E1 and E2 according to an embodiment of the present invention is one of a metal material such as Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, or Cr, or an alloy thereof. It may be made of materials including the above. Each of the first and second electrodes E1 and E2 according to another embodiment may be made of a transparent conductive material, and the transparent conductive material may be indium tin oxide (ITO) or indium zinc oxide (IZO). Not limited to this.

부가적으로, 제1 반도체층(151)과 활성층(153) 및 제2 반도체층(155) 각각은 반도체 기판(110) 상에 순차적으로 적층되는 구조로 마련될 수 있다. 여기서, 반도체 기판은 사파이어 기판(sapphire substrate) 또는 실리콘 기판 등의 반도체 물질을 포함한다. 이러한 반도체 기판은 제1 반도체층(151)과 활성층(153) 및 제2 반도체층(155) 각각을 성장시키기 위한 성장용 기판으로 사용된 후, 기판 분리 공정에 의해 제1 반도체층(151)으로부터 분리될 수 있다. 여기서, 기판 분리 공정은 레이저 리프트 오프(Laser Lift Off) 또는 케미컬 리프트 오프(Chemical Lift Off) 등이 될 수 있다. 이에 따라, LED 소자(150)에서 성장용 반도체 기판이 제거됨에 따라 LED 소자(150)는 상대적으로 얇은 두께를 가질 수 있으며, 이로 인하여 각 서브 픽셀(SP)에 수납될 수 있다.Additionally, each of the first semiconductor layer 151 , the active layer 153 , and the second semiconductor layer 155 may be provided in a structure in which they are sequentially stacked on the semiconductor substrate 110 . Here, the semiconductor substrate includes a semiconductor material such as a sapphire substrate or a silicon substrate. After the semiconductor substrate is used as a growth substrate for growing the first semiconductor layer 151, the active layer 153, and the second semiconductor layer 155, respectively, from the first semiconductor layer 151 by a substrate separation process. can be separated Here, the substrate separation process may be laser lift off or chemical lift off. Accordingly, as the semiconductor substrate for growth is removed from the LED device 150, the LED device 150 may have a relatively thin thickness, and thus may be accommodated in each sub-pixel SP.

이와 같은, LED 소자(150)는 제1 전극(E1)과 제2 전극(E2) 사이에 흐르는 전류에 따른 전자와 정공의 재결합에 따라 발광한다. As such, the LED element 150 emits light according to recombination of electrons and holes according to the current flowing between the first electrode E1 and the second electrode E2.

LED 소자(150)는 픽셀 회로(PC)와 연결되는 제1 및 제2 전극(E1, E2)을 갖는 제1 부분(또는 전면부, FP), 및 제1 부분(FP)과 반대되는 제2 부분(또는 후면부, RP)을 포함한다. 여기서, 제1 부분(FP)은 제2 부분(RP)보다 작은 크기를 가질 수 있으며, 이 경우, LED 소자(150)는 제1 부분(FP)과 대응되는 윗변과 제2 부분(RP)과 대응되는 밑변을 갖는 사다리꼴 형태의 단면을 가질 수 있다.The LED device 150 includes a first part (or front part, FP) having first and second electrodes E1 and E2 connected to the pixel circuit PC, and a second part opposite to the first part FP. part (or rear part, RP). Here, the first part FP may have a smaller size than the second part RP, and in this case, the LED device 150 has an upper side corresponding to the first part FP and the second part RP. It may have a trapezoidal cross section having a corresponding base.

평탄화층(115-1,115-2)은 LED 소자(150)를 덮도록 보호층(113) 상에 배치된다. 즉, 평탄화층(115-1,115-2)은 보호층(113)의 전면, LED 소자(150)와 도 5a에 도시된 구조물(160)이 배치된 곳과 나머지 전면(前面)을 모두 덮을 수 있을 정도의 두께를 가지도록 보호층(113) 상에 배치된다.The planarization layers 115 - 1 and 115 - 2 are disposed on the protective layer 113 to cover the LED device 150 . That is, the planarization layers 115-1 and 115-2 may cover all of the front surface of the protective layer 113, where the LED device 150 and the structure 160 shown in FIG. 5A are disposed, and the rest of the front surface. It is disposed on the protective layer 113 to have a thickness of about.

평탄화층(115-1,115-2)은 하나의 층으로 이루어질 수 있으며, 도시한 바와 같이 제1 평탄화층(115-1) 및 제2 평탄화층(115-2)으로 구성되는 다층구조의 평탄화층(115-1,115-2)일 수 있다.The planarization layers 115-1 and 115-2 may be formed of one layer, and as shown, a planarization layer having a multi-layer structure composed of a first planarization layer 115-1 and a second planarization layer 115-2 ( 115-1, 115-2).

이와 같은, 평탄화층(115-1,115-2)은 보호층(113) 상에 평탄면을 제공한다. 또한, 평탄화층(115-1,115-2)은 LED 소자(150)의 위치를 고정하는 역할을 한다.As such, the planarization layers 115 - 1 and 115 - 2 provide a flat surface on the protective layer 113 . In addition, the planarization layers 115-1 and 115-2 serve to fix the position of the LED element 150.

픽셀 전극(PE)은 LED 소자(150)의 제1 전극(E1)을 구동 박막 트랜지스터(T2)의 소스 전극(SE)에 연결하는 것으로, 애노드 전극으로 정의될 수 있다. 본 발명의 일 실시예에 따른 픽셀 전극(PE)은 LED 소자(150)의 제1 전극(E1)과 구동 박막 트랜지스터(T2)에 중첩되는 평탄화층(115-1,115-2)의 전면에 마련된다. 픽셀 전극(PE)은 보호층(113) 및 평탄화층(115-1,115-2)을 관통하여 마련된 제1 회로 컨택홀(CCH1)을 통해서 구동 박막 트랜지스터(T2)의 소스 전극(SE)에 전기적으로 연결되고, 평탄화층(115-1,115-2)에 마련된 제1 전극 컨택홀(ECH1)을 통해서 LED 소자(150)의 제1 전극(E1)에 전기적으로 연결된다. 이에 따라, LED 소자(150)의 제1 전극(E1)은 픽셀 전극(PE)을 통해서 구동 박막 트랜지스터(T2)의 소스 전극(SE)과 전기적으로 연결된다. 이러한 픽셀 전극(PE)은 발광 다이오드 표시 장치가 전면 발광(top emission) 방식일 경우, 투명 도전 물질로 이루어지고, 발광 다이오드 표시 장치가 후면 발광(bottom emission) 방식일 경우, 광 반사 도전 물질로 이루어질 수 있다. 여기서, 투명 도전 물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 될 수 있지만, 이에 한정되지 않는다. 광 반사 도전 물질은 Al, Ag, Au, Pt, 또는 Cu 등이 될 수 있지만, 이에 한정되지 않는다. 광 반사 도전 물질로 이루어진 픽셀 전극(PE)은 광 반사 도전 물질을 포함하는 단일층 또는 상기 단일층이 적층된 다중층으로 이루어질 수 있다.The pixel electrode PE connects the first electrode E1 of the LED device 150 to the source electrode SE of the driving thin film transistor T2 and may be defined as an anode electrode. The pixel electrode PE according to an embodiment of the present invention is provided on the entire surface of the planarization layers 115-1 and 115-2 overlapping the first electrode E1 of the LED device 150 and the driving thin film transistor T2. . The pixel electrode PE is electrically connected to the source electrode SE of the driving thin film transistor T2 through the first circuit contact hole CCH1 provided through the passivation layer 113 and the planarization layers 115-1 and 115-2. and electrically connected to the first electrode E1 of the LED device 150 through the first electrode contact hole ECH1 provided in the planarization layers 115-1 and 115-2. Accordingly, the first electrode E1 of the LED device 150 is electrically connected to the source electrode SE of the driving thin film transistor T2 through the pixel electrode PE. The pixel electrode PE is made of a transparent conductive material when the light emitting diode display is a top emission type, and is made of a light reflective conductive material when the light emitting diode display is a bottom emission type. can Here, the transparent conductive material may be indium tin oxide (ITO) or indium zinc oxide (IZO), but is not limited thereto. The light reflecting conductive material may be Al, Ag, Au, Pt, or Cu, but is not limited thereto. The pixel electrode PE made of the light reflective conductive material may be formed of a single layer including the light reflective conductive material or a multi-layer stack of the single layers.

공통 전극(CE)은 LED 소자(150)의 제2 전극(E2)과 공통 전원 라인(CPL)을 전기적으로 연결하는 것으로, 캐소드 전극으로 정의될 수 있다. 공통 전극(CE)은 LED 소자(150)의 제2 전극(E2)과 중첩되면서 공통 전원 라인(CPL)과 중첩되는 평탄화층(115-1,115-2)의 전면에 마련된다. 여기서, 공통 전극(CE)은 픽셀 전극(PE)과 동일한 물질로 이루어질 수 있다.The common electrode CE electrically connects the second electrode E2 of the LED device 150 and the common power supply line CPL, and may be defined as a cathode electrode. The common electrode CE is provided on the entire surface of the planarization layers 115 - 1 and 115 - 2 overlapping the common power line CPL while overlapping the second electrode E2 of the LED device 150 . Here, the common electrode CE may be made of the same material as the pixel electrode PE.

본 발명의 일 실시예에 따른 공통 전극(CE)의 일측은 공통 전원 라인(CPL)과 중첩되는 게이트 절연층(112), 보호층(113) 및 평탄화층(115-1,115-2)을 관통하여 마련된 제2 회로 컨택홀(CCH2)을 통해서 공통 전원 라인(CPL)과 전기적으로 연결된다. 본 발명의 일 실시예에 따른 공통 전극(CE)의 타측은 LED 소자(150)의 제2 전극(E2)과 중첩되도록 평탄화층(115-1,115-2)에 마련된 제2 전극 컨택홀(ECH2)을 통해서 LED 소자(150)의 제2 전극(E2)에 전기적으로 연결된다. 이에 따라, LED 자(150)의 제2 전극(E2)은 공통 전극(CE)을 통해서 공통 전원 라인(CPL)과 전기적으로 연결된다.One side of the common electrode CE according to an embodiment of the present invention passes through the gate insulating layer 112, the protective layer 113, and the planarization layers 115-1 and 115-2 overlapping the common power line CPL. It is electrically connected to the common power line CPL through the provided second circuit contact hole CCH2. The other side of the common electrode CE according to an embodiment of the present invention is a second electrode contact hole ECH2 provided in the planarization layers 115-1 and 115-2 so as to overlap the second electrode E2 of the LED device 150. It is electrically connected to the second electrode E2 of the LED element 150 through. Accordingly, the second electrode E2 of the LED element 150 is electrically connected to the common power line CPL through the common electrode CE.

본 발명의 일 실시예에 따른 픽셀 전극(PE)과 공통 전극(CE)은 제1 및 제2 회로 컨택홀(CCH1, CCH2), 및 제1 및 제2 전극 컨택홀(ECH1, ECH2)을 포함하는 평탄화층(115-1,115-2) 상에 전극 물질을 증착하는 증착 공정과 포토리소그라피 공정 및 식각 공정을 이용한 전극 패터닝 공정에 의해 동시에 마련될 수 있다. 이에 따라, 본 발명의 일 실시예는 LED 소자(150)를 픽셀 회로(PC)에 연결하는 픽셀 전극(PE) 및통 전극(CE)을 동시에 배치할 수 있으므로, 전극 연결 공정을 단순화할 수 있으며, LED 소자(150)와 픽셀 회로(PC)를 연결하는 공정 시간을 크게 단축시키고, 이를 통해서 발광 다이오드 표시 장치의 생산성을 향상시킬 수 있다.According to an exemplary embodiment, the pixel electrode PE and the common electrode CE include first and second circuit contact holes CCH1 and CCH2 and first and second electrode contact holes ECH1 and ECH2. An electrode patterning process using a deposition process of depositing an electrode material on the flattening layers 115-1 and 115-2, a photolithography process, and an etching process may be simultaneously provided. Accordingly, in one embodiment of the present invention, since the pixel electrode PE and the through electrode CE connecting the LED element 150 to the pixel circuit PC can be simultaneously disposed, the electrode connection process can be simplified. A process time for connecting the LED element 150 and the pixel circuit PC is greatly reduced, and through this, the productivity of the LED display device can be improved.

본 발명의 일 실시예에 따르면, 발광 다이오드 표시 장치는 투명 버퍼층(116)를 더 포함한다.According to one embodiment of the present invention, the light emitting diode display device further includes a transparent buffer layer 116 .

투명 버퍼층(116)은 픽셀 전극(PE)과 공통 전극(CE)이 마련된 평탄화층(115-1,115-2)의 전체를 모두 덮도록 기판(110) 상에 마련됨으로써 외부 충격으로부터 LED 소자(150) 및 픽셀 회로(PC)를 보호한다. 이에 따라, 픽셀 전극(PE)과 공통 전극(CE) 각각은 평탄화층(115-1,115-2)과 투명 버퍼층(116) 사이에 마련된다. 본 발명의 일 실시예에 따른 투명 버퍼층(116)은 OCA(optical clear adhesive) 또는 OCR(optical clear resin) 등이 될 수 있지만, 이에 한정되지 않는다.The transparent buffer layer 116 is provided on the substrate 110 to cover the entirety of the planarization layers 115-1 and 115-2 on which the pixel electrode PE and the common electrode CE are provided, thereby protecting the LED element 150 from external impact. and protects the pixel circuit (PC). Accordingly, each of the pixel electrode PE and the common electrode CE is provided between the planarization layers 115 - 1 and 115 - 2 and the transparent buffer layer 116 . The transparent buffer layer 116 according to an embodiment of the present invention may be an optical clear adhesive (OCA) or an optical clear resin (OCR), but is not limited thereto.

본 발명의 일 실시예에 따른 발광 표시 장치는 각 서브 픽셀(SP)의 발광 영역 아래에 마련된 반사층(111)을 더 포함할 수 있다.The light emitting display device according to an exemplary embodiment of the present invention may further include a reflective layer 111 provided under the light emitting area of each subpixel SP.

반사층(111)은 LED 소자(150)를 포함하는 발광 영역과 중첩되도록 기판(110) 상에 마련된다. 본 발명의 일 실시예에 따른 반사층(111)은 구동 박막 트랜지스터(T2)의 게이트 전극(GE)과 동일한 물질로 이루어져 게이트 전극(GE)과 동일한 층에 마련될 수 있으나 이에 한정되지 않는다. 반사층(111)은 구동 박막 트랜지스터(T2)를 구성하는 전득들 중 어느 하나의 전극과 동일한 물질로 이루어질 수 있다.The reflective layer 111 is provided on the substrate 110 to overlap the light emitting region including the LED device 150 . The reflective layer 111 according to an embodiment of the present invention may be made of the same material as the gate electrode GE of the driving thin film transistor T2 and may be provided on the same layer as the gate electrode GE, but is not limited thereto. The reflective layer 111 may be made of the same material as any one electrode of the electrodes constituting the driving thin film transistor T2.

이러한 반사층(111)은 LED 소자(150)로부터 입사되는 광을 LED 소자(150)의 제1 부분(FP) 쪽으로 반사시킨다. 이에 따라, 본 발명의 일 실시예에 따른 발광 표시 장치는 반사층(111)을 포함함에 따라 전면 발광(top emission) 구조를 갖는다. 다만, 본 발명의 일 실시예에 따른 발광 다이오드 표시 장치가 후면 발광(bottom emission) 구조를 가질 경우, 상기 반사층(111)을 생략되거나, LED 소자(150)의 상부에 배치될 수 있다.The reflective layer 111 reflects light incident from the LED device 150 toward the first portion FP of the LED device 150 . Accordingly, the light emitting display device according to an exemplary embodiment includes the reflective layer 111 and thus has a top emission structure. However, when the light emitting diode display device according to an exemplary embodiment of the present invention has a bottom emission structure, the reflective layer 111 may be omitted or disposed above the LED element 150 .

선택적으로, 상기 반사층(111)은 구동 박막 트랜지스터(T2)의 소스/드레인 전극(SE/DE)과 동일한 물질로 이루어져 소스/드레인 전극(SE/DE)과 동일한 층에 마련될 수도 있다.Optionally, the reflective layer 111 may be made of the same material as the source/drain electrodes SE/DE of the driving thin film transistor T2 and may be provided on the same layer as the source/drain electrodes SE/DE.

본 발명의 일 실시예에 따른 발광 표시 장치의 각 서브 픽셀(SP)에 실장되는 LED 소자(150)는 반사층(111)의 상부와 대응하는 곳에 배치될 수 있다.The LED element 150 mounted on each sub-pixel SP of the light emitting display device according to an exemplary embodiment of the present invention may be disposed at a position corresponding to an upper portion of the reflective layer 111 .

접착 부재(114)는 각 서브 픽셀(SP)의 보호층(113)과 LED 소자(150) 사이에 개재되어 LED 소자(150)를 해당하는 평탄화층(115-1, 115-2) 오목부의 바닥면에 접착시킴으로써 LED 소자(150)를 1차적으로 고정한다.The adhesive member 114 is interposed between the protective layer 113 of each sub-pixel (SP) and the LED element 150, and the bottom of the concave portion of the flattening layers 115-1 and 115-2 corresponding to the LED element 150. By adhering to the surface, the LED element 150 is primarily fixed.

본 발명의 일 실시예에 따른 접착 부재(114)는 LED 소자(150)의 제2 부분(RP), 즉 제1 반도체층(310)의 이면과 접촉되며 LED 소자(150)의 실장 공정 시 배치되는 위치가 틀어지는 것을 방지함과 동시에 이식하기 위해 사용되는 중간 기판으로부터 LED 소자(150)가 원활하게 떨어지도록 하여 LED 소자(150)의 이식 공정불량을 최소화할 수 있다.The adhesive member 114 according to an embodiment of the present invention is in contact with the second part (RP) of the LED element 150, that is, the back surface of the first semiconductor layer 310, and is disposed during the mounting process of the LED element 150 It is possible to minimize the implantation process defect of the LED element 150 by preventing the position of the LED element 150 from being distorted and at the same time allowing the LED element 150 to be smoothly separated from the intermediate substrate used for transplantation.

본 발명의 일 실시예에 따른 접착 부재(114)는 각 서브 픽셀(SP)에 도팅(dotting)되어 마이크로 발광 소자의 실장 공정 시 가해지는 가압력에 의해 퍼짐으로써 LED 소자(150)의 제2 부분(RP)에 접착될 수 있다. 이에 따라, LED 소자(150)는 접착 부재(114)에 의해 1차적으로 위치가 고정될 수 있다. 따라서, 본 실시예에 따르면, 마이크로 발광 소자의 실장 공정은 LED 소자(150)를 면에 단순 접착하는 방식으로 수행됨으로써 마이크로 발광 소자의 실장 공정 시간이 크게 단축될 수 있다.The adhesive member 114 according to an embodiment of the present invention is dotted on each sub-pixel (SP) and spreads by the pressing force applied during the mounting process of the micro light emitting device, thereby forming the second portion of the LED device 150 ( RP) can be attached. Accordingly, the position of the LED element 150 may be primarily fixed by the adhesive member 114 . Therefore, according to the present embodiment, the mounting process of the micro light emitting device is performed by simply attaching the LED device 150 to the surface, so that the mounting process time of the micro light emitting device can be greatly reduced.

또한, 접착 부재(114)는 구조물(160, 도 5a에 도시)이 제2 구조물(170, 도 5b에 도시)과 정렬되어 보호층(113)상에 배치될 수 있도록 한다. 즉, 접착 부재(114)는 보호층(113)의 전면(前面) 중 컨택홀들을 제외한 나머지 전체를 덮도록 마련되어 LED 소자(150) 및 구조물(160)이 보호층(113) 상에 배치되도록 하는 기능을 수행한다.In addition, the adhesive member 114 allows the structure 160 (shown in FIG. 5A) to be aligned with the second structure 170 (shown in FIG. 5B) and disposed on the protective layer 113. That is, the adhesive member 114 is provided to cover the entire surface of the protective layer 113 except for the contact holes so that the LED device 150 and the structure 160 are disposed on the protective layer 113. perform a function

다시 말하여, 접착 부재(114)는 보호층(113)과 평탄화층(115-1,115-2) 사이에 개재되고, LED 소자(150) 및 구조물(160)과 보호층(113) 사이에 개재된다. 이러한 다른 예에 따른 접착 부재(114)는 보호층(113)의 전면 전체에 일정한 두께로 코팅되되, 컨택홀들이 마련될 보호층(113)의 전면에 코팅된 접착 부재(114)의 일부는 컨택홀들의 배치시 제거된다. 이에 따라, 본 발명의 일 실시예는 마이크로 발광 소자의 실장 공정 직전에, 접착 부재(114)를 보호층(113)의 전면 전체에 일정한 두께로 코팅함으로써 접착 부재(114)를 배치하는 공정 시간을 단축시킬 수 있다.In other words, the adhesive member 114 is interposed between the protective layer 113 and the planarization layers 115-1 and 115-2, and is interposed between the LED device 150 and structure 160 and the protective layer 113. . The adhesive member 114 according to this other example is coated with a constant thickness on the entire surface of the protective layer 113, but a portion of the adhesive member 114 coated on the entire surface of the protective layer 113 in which contact holes are to be provided is a contact Removed upon placement of holes. Accordingly, in one embodiment of the present invention, the process time for disposing the adhesive member 114 is shortened by coating the entire surface of the protective layer 113 with a constant thickness immediately before the mounting process of the micro light emitting device. can be shortened

본 발명의 일 실시예에서, 접착 부재(114)가 보호층(113)의 전면 전체에 마련되기 때문에 본 예의 평탄화층(115-1,115-2)은 접착 부재(114)를 덮도록 마련된다.In one embodiment of the present invention, since the adhesive member 114 is provided on the entire surface of the protective layer 113, the planarization layers 115-1 and 115-2 of this example are provided to cover the adhesive member 114.

본 발명의 또 다른 일 실시예에서, LED 소자(150)는 LED 소자(150)를 별도 수용하기 위한 오목부가 존재하며, 오목부의 내측에 접착부재(114)를 통해 위치할 수 있다. 그러나, 상술한 LED 소자(150)를 수용하기 위한 오목부는 표시장치를 구현하기 위한 다양한 공정의 조건에 따라 삭제될 수도 있다.In another embodiment of the present invention, the LED element 150 has a concave portion for separately accommodating the LED element 150, and may be positioned inside the concave portion through the adhesive member 114. However, the concave portion for accommodating the above-described LED element 150 may be deleted according to various process conditions for implementing the display device.

본 발명의 일 실시예에 따른 마이크로 크기의 발광 소자의 실장 공정은 적색 서브 픽셀들(SP1) 각각에 적색의 마이크로 발광 소자를 실장하는 공정, 녹색 서브 픽셀들(SP2) 각각에 녹색의 마이크로 발광 소자를 실장하는 공정, 및 청색 서브 픽셀들(SP3) 각각에 청색의 마이크로 발광 소자를 실장하는 공정을 포함할 수 있으며, 백색 서브 픽셀들 각각에 백색의 마이크로 발광 소자를 실장하는 공정을 더 포함할 수 있다.A process of mounting a micro-sized light emitting device according to an embodiment of the present invention is a process of mounting a red micro light emitting device on each of the red sub-pixels SP1 and a process of mounting a green micro light emitting device on each of the green sub-pixels SP2. It may include a process of mounting, and a process of mounting a blue micro light emitting element on each of the blue subpixels SP3, and a process of mounting a white micro light emitting element on each of the white subpixels. there is.

또한, 본 발명의 일 실시예에 따른 마이크로 발광 소자의 실장 공정은 서브 픽셀들 각각에 백색의 마이크로 발광 소자를 실장하는 공정만을 포함할 수 있다. 이러한 경우, 기판(110)은 각 서브 픽셀과 중첩되는 컬러필터층을 포함한다. 컬러필터층은 백색 광 중에서 해당 서브 픽셀과 대응되는 색상의 파장을 갖는 광 만을 투과시키도록 배치될 수 있다.Also, a process of mounting a micro light emitting device according to an embodiment of the present invention may include only a process of mounting a white micro light emitting device on each of the subpixels. In this case, the substrate 110 includes a color filter layer overlapping each sub-pixel. The color filter layer may be arranged to transmit only white light having a wavelength of a color corresponding to a corresponding sub-pixel.

본 발명의 일 실시예에 따른 마이크로 발광 소자의 실장 공정은 서브 픽셀들 각각에 제1 색상의 마이크로 발광 소자를 실장하는 공정만을 포함할 수 있다. 이 경우, 기판(110)은 파장 변환층, 및 각 서브 픽셀과 중첩되는 컬러필터층을 포함한다. 파장 변환층은 마이크로 발광 소자로부터 입사되는 제1 색상의 광 중 일부를 기반으로 제2 색상의 광을 방출한다. 컬러필터층은 제1 색상의 광과 제2 색상의 광의 혼합에 따른 백색 광 중에서 해당 서브 픽셀과 대응되는 색상의 파장을 갖는 광만을 투과시킨다. 여기서, 제1 색상은 청색이 될 수 있고, 제2 색상은 황색이 될 수 있다. 그리고, 파장 변환층은 제1 색상의 광 중 일부를 기반으로 제2 색상의 광을 방출하는 형광체 또는 양자점 입자를 포함할 수 있다.A process of mounting a micro light emitting device according to an embodiment of the present invention may include only a process of mounting a micro light emitting device of a first color on each of the subpixels. In this case, the substrate 110 includes a wavelength conversion layer and a color filter layer overlapping each sub-pixel. The wavelength conversion layer emits light of a second color based on some of the light of the first color incident from the micro light emitting device. The color filter layer transmits only light having a wavelength of a color corresponding to a corresponding sub-pixel among white light generated by mixing light of a first color and light of a second color. Here, the first color may be blue, and the second color may be yellow. Also, the wavelength conversion layer may include phosphors or quantum dot particles that emit light of a second color based on some of the light of the first color.

도 5a 및 도 5b는 전원공급을 균일하게 하기 위해 전원 라인의 배치를 설명하기 위한 개략적인 도면이다. 상술한 바와 같이, LED 소자(150)를 발광 소자로 하는 발광 표시장치(100)에 있어서, LED 소자(150)는 소비전력이 낮기에 전류의 미세한 차이에 의한 발광량에 차이가 있을 수 있다. LED 소자(150)을 발광하기 위한 상술한 기술적 구성에서 설명한 바와 같이, 구동 전원 라인(DPL) 및 공통 전원 라인(CPL)을 포함하는 배선전극들은 그 길이와 배선전극의 두께 및 재질에 따라 전기 저항의 특성이 위치별로 다르게 나타날 수 있다. 예를 들어 외부 전원에서 상술한 구동 전원 라인(DPL) 및 전원라인(CPL)이 배치된 기판(110)상에 있는 복수의 LED 소자(150)는 상기 배선전극의 길이에 따라 공급받는 전류에 차이가 있을 수 있고, 이는 LED 소자(150)의 발광량에 영향이 있을 수 있다. 이러한 발광량에 영향을 미칠 수 있는 배선전극의 전기저항에 따른 특성을 최소화하기 위해 기판(110)의 상면(110a)에 배치되고 기판(110)의 외곽을 둘러싸는 전원라인(CPL)은 기판(110)의 배면(110b)에 배치된 패드부(PP)와 복수의 라우팅 전극(160)을 통해 연결되고, 전원라인(CPL)에 균일한 전류가 흐르도록 복수의 라우팅 전극(160)은 저저항배선(170)과 연결되어 전원라인(CPL)에 공급되는 전류량이 배선전극의 전기저항에 따라 차이가 발생하는 것을 최소화할 수 있도록 한다.5A and 5B are schematic diagrams for explaining arrangement of power lines to uniformly supply power. As described above, in the light emitting display device 100 using the LED element 150 as a light emitting element, since the LED element 150 consumes low power, there may be a difference in the amount of light emitted by a slight difference in current. As described in the above technical configuration for emitting light of the LED element 150, the wiring electrodes including the driving power supply line (DPL) and the common power supply line (CPL) have electrical resistance depending on their length and the thickness and material of the wiring electrodes. The characteristics of may appear differently for each location. For example, the plurality of LED elements 150 on the board 110 on which the driving power line DPL and the power supply line CPL described above from an external power source are disposed differ in the current supplied according to the length of the wiring electrode. There may be, which may affect the amount of light emitted from the LED element 150. In order to minimize the characteristics of the electrical resistance of the wiring electrode that can affect the amount of light emitted, the power supply line CPL disposed on the upper surface 110a of the substrate 110 and surrounding the periphery of the substrate 110 is ) is connected to the pad part PP disposed on the back surface 110b of the ? and the plurality of routing electrodes 160, and the plurality of routing electrodes 160 are low-resistance wiring so that a uniform current flows in the power supply line CPL. 170 to minimize the difference in the amount of current supplied to the power supply line (CPL) depending on the electrical resistance of the wiring electrode.

라우팅 전극(160)은 기판(110)의 측면을 통해 기판(110)의 전면(110a)에 있는 전원라인(CPL)과 기판(110)의 배면(110b)에 있는 패드부(PP) 간의 전기적 연결이 이루어지도록 한다. 라우팅 전극(160)은 은(Ag)를 포함하는 혼합물일 수 있으며, 10um 미만의 폭을 갖는 배선전극일 수 있다.The routing electrode 160 electrically connects the power line CPL on the front surface 110a of the substrate 110 and the pad part PP on the rear surface 110b of the substrate 110 through the side surface of the substrate 110. make this happen The routing electrode 160 may be a mixture containing silver (Ag) and may be a wiring electrode having a width of less than 10 μm.

저저항배선(170)은 패드부(PP)와 전기적으로 연결되고, 패드부(PP)는 신호전송 케이블(STC)과 연결된다. The low resistance wire 170 is electrically connected to the pad part PP, and the pad part PP is connected to the signal transmission cable STC.

한편, 저저항배선(170)의 낮은 전기저항에 의해 기판(110)의 상면(110a)에 있는 전원라인(CPL)과 연결된 복수의 라우팅배선(160) 각각은 전류가 공급되는 패드부(PP)와의 거리와 상관없이 균일한 배선 전기 저항을 갖도록 구성될 수 있다.Meanwhile, each of the plurality of routing wires 160 connected to the power line CPL on the upper surface 110a of the substrate 110 has a pad portion PP to which current is supplied due to the low electrical resistance of the low resistance wire 170. It may be configured to have a uniform wire electrical resistance regardless of the distance to the wire.

저저항배선(170)은 기판(110)의 제2 기판, 즉, 배면(110b)에 배치될 수 있고, 라우팅 전극(160) 또는 기판(110)의 전면(110a)에 배치된 전원라인(CPL)과 실질적으로 동일한 물질로 배치될 수 있으나, 보다 바람직하게는, 전기 저항값이 1.68*10(-0)옴*미터 이하인 물질로 배치될 수 있으며, 은(Ag), 구리(Cu) 또는 탄소로 구성된 그래핀(graphene)으로 배치될 수 있다.The low-resistance wiring 170 may be disposed on the second substrate, that is, the rear surface 110b of the substrate 110, and the power line CPL disposed on the routing electrode 160 or the front surface 110a of the substrate 110. ), but may be disposed of substantially the same material, more preferably, may be disposed of a material having an electrical resistance value of 1.68 * 10 (-0) ohm * meter or less, silver (Ag), copper (Cu) or carbon It can be arranged with graphene composed of.

또한, 저저항배선(170)은 패드부(PP) 수량 및 배치에 따라 하나 또는 둘 이상의 통전극으로 배치될 수 있으며 패드부(PP)와 라우팅 전극(160)간의 거리를 고려하여 인위적으로 전기저항값을 낮추거나 오히려 전체적인 라우팅 전극(160)에 균일한 전류가 인가되도록 전기저항값을 높이는 물질이 혼합되어 배치될 수 있다.In addition, the low-resistance wiring 170 may be disposed as one or more conductive electrodes depending on the number and arrangement of the pad parts PP, and artificially electrical resistance in consideration of the distance between the pad part PP and the routing electrode 160. A material that lowers the value or increases the electrical resistance value may be mixed and disposed so that a uniform current is applied to the entire routing electrode 160 .

전기저항값을 고려한 저저항배선(170)의 형상은 각각의 라우팅 전극(160)의 접점을 고려하여 다양한 형태로 설계될 수 있으며 도시된 형태는 한 일예에 지나지 않는다. The shape of the low-resistance wire 170 considering the electrical resistance value can be designed in various forms by considering the contact point of each routing electrode 160, and the shown form is only one example.

도 6은 전원라인의 전기 저항을 고려한 저저항배선의 배치를 설명하기 위한 개략적인 도면이고, 도 7은 저저항배선의 다양한 배치를 설명하기 위한 개략적인 도면이다.6 is a schematic diagram for explaining the arrangement of low-resistance wires in consideration of electrical resistance of power lines, and FIG. 7 is a schematic diagram for explaining various arrangements of low-resistance wires.

도 6과 도 7을 참조하여 저저항 배선의 다양한 배치를 설명하되 이전 도면들을 참조하여 설명하도록 한다.Various arrangements of the low-resistance wiring will be described with reference to FIGS. 6 and 7 , but will be described with reference to the previous drawings.

LED 소자(150)를 발광 소자로 사용하는 발광 표시 장치(100)은 별도의 봉지층이 필요하지 않고, 발광 효율이 높기에 복수의 발광 표시 장치(100)을 연결하여 멀티 디스플레이 표시 장치를 구현할 수 있는 장점이 있다.Since the light emitting display device 100 using the LED element 150 as a light emitting element does not require a separate encapsulation layer and has high luminous efficiency, a multi-display display device can be implemented by connecting a plurality of light emitting display devices 100. There are advantages to being

특히 비표시영역(IA,BA)의 폭을 화소와 화소간의 거리보다 작게 할 수 있기에 멀티 디스플레이 표시 장치를 구현하는데 있어 더욱 장점이 있다.In particular, since the width of the non-display areas IA and BA can be made smaller than the distance between pixels, there is a further advantage in implementing a multi-display display device.

이와 같이 멀티 디스플레이 표시 장치를 구현하기 위해 제어기판(180)과의 연결은 기판(100)의 배면(110b)에서 이루어지는 것이 바람직하며 이는 비표시 영역(IA, BA)을 더욱 최소화시킬 수 있는 효과가 있다.In this way, in order to implement a multi-display display device, it is preferable that the connection with the control board 180 is made on the rear surface 110b of the board 100, which has an effect of further minimizing the non-display areas IA and BA. there is.

기판(110)의 배면(110b)에 패드부(PP)를 배치하고, 제어기판(180)과 신호 전송 케이블(STC)를 통해 전기적 연결을 이루는데, 기판(110)의 배면(110b)에 있는 패드부(PP)는 연결전극(CL)을 통해 라우팅 전극(160)과 전기적으로 연결되고 라우팅 전극(160)을 통해 기판(110)의 상면(110a)에 있는 전원라인(CPL)과 같은 전원배선(PL)과 전기적으로 연결된다.The pad part PP is disposed on the rear surface 110b of the substrate 110, and electrical connection is made with the control board 180 through the signal transmission cable STC. The pad part PP is electrically connected to the routing electrode 160 through the connecting electrode CL, and through the routing electrode 160, the power wiring such as the power line CPL on the upper surface 110a of the substrate 110 It is electrically connected to (PL).

이때, 표시영역(AA)에 균일한 전류를 공급하기 위해 기판(110)의 배면(110b)에 배치된 패드부(PP)는 복수의 라우팅 전극(160)중 비교적 거리가 먼 라우팅 전극1s60)과 저저항배선(170)을 통해 전기적으로 연결되어 전류를 공급하게 되고, 이로 인해 복수의 라우팅 전극(160)에 공급되는 전류는 실질적으로 동일한 전류를 공급받게 되고, 이로 인해 표시영역(AA)에 배치된 LED 소자(150)의 발광 휘도는 실질적으로 동일하게 유지된다.At this time, the pad part PP disposed on the rear surface 110b of the substrate 110 in order to supply a uniform current to the display area AA is connected to the routing electrode 1s60 relatively far from among the plurality of routing electrodes 160. Electrically connected through the low-resistance wiring 170, current is supplied, and as a result, the current supplied to the plurality of routing electrodes 160 is supplied with substantially the same current, and thus disposed in the display area AA. The light emission luminance of the LED element 150 is maintained substantially the same.

도 7을 참조하면, 발광 표시 장치(110)를 구성하는 기판(110)은 적어도 하나 이상의 기판으로 구성될 수 있다. 기판(110)이 복수의 기판으로 구성되는 경우는 LED 소자(150)이 배치되는 기판(110-1)과 제어기판(180)과 전기적 연결을 갖는 패드부(PP)등이 배치된 기판(110-2)를 별도로 구성한 후 두 개의 기판을 합착하는 방법을 통해 제조 공정을 단순화할 수 있다.Referring to FIG. 7 , the substrate 110 constituting the light emitting display device 110 may include at least one substrate. When the substrate 110 is composed of a plurality of substrates, the substrate 110-1 on which the LED element 150 is disposed and the substrate 110 on which a pad portion (PP) having an electrical connection with the control board 180 is disposed. -2) can be configured separately and then the manufacturing process can be simplified through the method of bonding the two substrates together.

이때, 저저항 배선(170)은 각 기판 중 선택된 측면에 배치될 수 있고, 라우팅 전극(160)의 경우 다양한 전기적 연결형태를 갖을 수 있다.In this case, the low-resistance wiring 170 may be disposed on a selected side of each substrate, and the routing electrode 160 may have various electrical connection types.

좀더 상세히 설명하자면, 제1 기판(110-1)에 LED 소자(150)가 있는 표시영역(AA)이 정의되고, 제1 라우팅 전극(160a)은 제1 기판(110-1)의 측면에 배치될 수 있다. 제2 기판(110-2)의 측면에는 제2 라우팅 전극(160b)이 배치될 수 있으며 저저항 배선(170)은 제1 기판(110-1)과 제2 기판(110-2)의 사이에 배치되고 상술한 제1 라우팅 전극(160a) 및 제2 라우팅 전극(160b)과 전기적으로 연결될 수 있다.More specifically, the display area AA where the LED element 150 is located is defined on the first substrate 110-1, and the first routing electrode 160a is disposed on the side of the first substrate 110-1. It can be. A second routing electrode 160b may be disposed on a side surface of the second substrate 110-2, and the low-resistance wiring 170 is interposed between the first substrate 110-1 and the second substrate 110-2. disposed and electrically connected to the aforementioned first routing electrode 160a and the second routing electrode 160b.

상술한 저저항배선(170)은 제1 기판(110-1)의 배면(110-1b) 또는 제2 기판(110-2)의 상면(110-2a)중 선택된 면에 배치될 수 있다.The aforementioned low-resistance wiring 170 may be disposed on a selected surface among the rear surface 110-1b of the first substrate 110-1 and the upper surface 110-2a of the second substrate 110-2.

본 발명의 실시예에 따른 발광 표시 장치는 다음과 같이 설명될 수 있다.A light emitting display device according to an embodiment of the present invention can be described as follows.

본 발명의 일 실시예에 따른 발광 표시 장치는 기판의 발광면인 전면에 있는 복수의 구동 소자 및 복수의 발광 소자와 연결된 복수의 배선전극, 기판의 배면에 있는 적어도 하나의 패드부, 기판의 측면을 통해 패드부와 배선전극을 전기적으로 연결하는 복수의 라우팅 전극, 및 기판의 배면에 있고 상기 복수의 라우팅 전극 중 적어도 하나의 라우팅 전극과 상기 패드부를 연결하기 위한 저저항배선을 포함한다.A light emitting display device according to an embodiment of the present invention includes a plurality of driving elements on the front surface of a substrate, a plurality of wiring electrodes connected to the plurality of light emitting elements, at least one pad part on the rear surface of the substrate, and a side surface of the substrate. It includes a plurality of routing electrodes electrically connecting the pad part and the wiring electrode through the substrate, and a low-resistance wiring for connecting at least one routing electrode among the plurality of routing electrodes and the pad part on the rear surface of the substrate.

라우팅 전극은 은(Ag)을 포함하는 혼합물일 수 있고, 라우팅 전극의 폭은 10㎛ 미만일 수 있다.The routing electrode may be a mixture containing silver (Ag), and the width of the routing electrode may be less than 10 μm.

저저항배선은 저항값이 1.68*10(-8)옴*미터 이하일 수 있다.Low-resistance wiring may have a resistance value of 1.68 * 10 (-8) ohm * meter or less.

복수의 배선전극은 구동신호를 전달하는 데이터 전극과 전원을 공급하는 전원전극을 포함할 수 있고, 전원전극은 복수의 배선전극 중 저저항배선과 연결된 배선전극일 수 있다.The plurality of wiring electrodes may include a data electrode for transmitting a driving signal and a power electrode for supplying power, and the power electrode may be a wiring electrode connected to a low-resistance wiring among the plurality of wiring electrodes.

저저항배선은 라우팅 전극과 라우팅 전극과 연결된 패드부와의 거리를 고려하여 균일한 전기저항을 가질 수 있다.The low-resistance wiring may have uniform electrical resistance in consideration of a distance between the routing electrode and the pad portion connected to the routing electrode.

본 발명의 다른 실시예에 따른 발광 표시 장치는 제1면과 상기 제1면의 반대면이고 적어도 하나의 서브 영역을 갖는 제2면을 포함하는 기판, 제1면에 있는 복수의 구동소자 및 복수의 발광 소자와 연결된 복수의 배선전극, 제2면에 있는 적어도 하나의 패드부, 복수의 배선전극과 전기적으로 연결되고, 제2면에 있는 패드부와 연결되기 위해 상기 제1면과 상기 제2면 사이의 제3면을 거쳐 상기 제2면의 일부 영역까지 연장된 복수의 라우팅 전극 및 적어도 하나의 서브 영역 중 선택된 어느 하나의 서브 영역에 있고, 상기 복수의 라우팅 전극과 상기 패드부를 전기적으로 연결하는 저저항배선을 포함한다.A light emitting display device according to another embodiment of the present invention includes a substrate including a first surface and a second surface opposite to the first surface and having at least one sub-region, a plurality of driving elements on the first surface, and a plurality of driving elements. of the plurality of wiring electrodes connected to the light emitting element, at least one pad portion on the second surface, electrically connected to the plurality of wiring electrodes, and connected to the pad portion on the second surface to be connected to the first surface and the second surface. A plurality of routing electrodes and at least one sub-region extending to a partial region of the second surface through a third surface between surfaces, and electrically connecting the plurality of routing electrodes and the pad part. It includes low-resistance wiring that

배선전극은 발광 소자에 전원을 공급하기 위한 전원전극과 상기 구동소자에 구동신호를 전달하기 위한 데이터 전극을 포함할 수 있다.The wiring electrode may include a power electrode for supplying power to the light emitting element and a data electrode for transmitting a driving signal to the driving element.

저항배선과 연결된 배선전극은 상기 전원전극일 수 있다.A wiring electrode connected to the resistance wiring may be the power supply electrode.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다. Although the embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and may be variously modified and implemented without departing from the technical spirit of the present invention. . Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but to explain, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The protection scope of the present invention should be construed according to the claims, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

100: 발광 표시장치
110: 기판
150: LED 소자
160: 라우팅 전극
170: 저저항 배선
310: 배선전극
100: light emitting display device
110: substrate
150: LED element
160: routing electrode
170: low resistance wiring
310: wiring electrode

Claims (15)

기판의 발광면인 전면에 있는 복수의 구동 소자;
상기 기판의 전면에 있는 복수의 LED 소자;
상기 기판의 전면에서 상기 구동 소자와 연결된 픽셀 전극;
상기 기판의 전면에서 상기 LED 소자와 연결된 전원라인;
상기 기판의 배면에 있는 적어도 하나의 패드부;
상기 기판의 측면을 통해 상기 패드부와 상기 전원라인을 전기적으로 연결하는 복수의 라우팅 전극; 및
상기 기판의 배면에 있고 상기 복수의 라우팅 전극 중 적어도 하나의 라우팅 전극과 상기 패드부를 연결하기 위한 저저항배선을 포함하고,
상기 저저항 배선의 폭은 상기 라우팅 전극의 폭보다 넓은, 발광 표시 장치.
a plurality of driving elements on the front surface, which is the light emitting surface of the substrate;
a plurality of LED elements on the front surface of the substrate;
a pixel electrode connected to the driving element on the front surface of the substrate;
a power line connected to the LED element on the front surface of the board;
at least one pad part on the rear surface of the substrate;
a plurality of routing electrodes electrically connecting the pad part and the power line through a side surface of the substrate; and
It is on the rear surface of the substrate and includes a low resistance wiring for connecting at least one routing electrode of the plurality of routing electrodes and the pad portion,
A width of the low-resistance wire is wider than a width of the routing electrode.
제1항에 있어서,
상기 라우팅 전극은 은(Ag)을 포함하는 혼합물인, 발광 표시 장치.
According to claim 1,
Wherein the routing electrode is a mixture containing silver (Ag).
제2항에 있어서,
상기 라우팅 전극의 폭은 10㎛ 미만인, 발광 표시 장치.
According to claim 2,
The light emitting display device, wherein the routing electrode has a width of less than 10 μm.
제1항에 있어서,
상기 저저항배선은 저항값이 1.68*10(-8)옴*미터 이하인, 발광 표시 장치.
According to claim 1,
The low-resistance wire has a resistance value of 1.68 * 10 (-8) ohm * meter or less, the light emitting display device.
제1항에 있어서,
상기 전원라인은 상기 기판의 외곽을 둘러싸는, 발광 표시 장치.
According to claim 1,
The light emitting display device of claim 1 , wherein the power line surrounds an outer periphery of the substrate.
제1항에 있어서,
상기 저저항배선은 둘 이상의 통전극인, 발광 표시 장치.
According to claim 1,
The light emitting display device of claim 1 , wherein the low resistance wires are two or more conductive electrodes.
제1항에 있어서,
상기 저저항배선은 상기 라우팅 전극과 상기 라우팅 전극과 연결된 상기 패드부와의 거리를 고려하여 균일한 전기저항을 가진, 발광 표시 장치.
According to claim 1,
The low-resistance wire has a uniform electrical resistance considering a distance between the routing electrode and the pad portion connected to the routing electrode.
제1항에 있어서,
상기 LED 소자는,
상기 기판 상에 있는 제1 반도체층;
상기 제1 반도체층 상의 일부에 있는 발광층;
상기 발광층 상에 있는 제2 반도체층;
상기 제2 반도체층 상에 있는 제1 전극; 및
상기 제1 반도체층 상에서 상기 발광층과 나란히 있는 제2 전극을 포함하는, 발광 표시 장치.
According to claim 1,
The LED element,
a first semiconductor layer on the substrate;
a light emitting layer on a part of the first semiconductor layer;
a second semiconductor layer on the light emitting layer;
a first electrode on the second semiconductor layer; and
and a second electrode on the first semiconductor layer and parallel to the light emitting layer.
제1항에 있어서,
상기 구동 소자는 게이트 전극, 반도체층, 소스 전극 및 드레인 전극을 포함하는, 발광 표시 장치.
According to claim 1,
wherein the driving element includes a gate electrode, a semiconductor layer, a source electrode, and a drain electrode.
제9항에 있어서,
상기 기판 위, 상기 LED 소자 하부에서, 상기 LED 소자와 중첩되도록 배치된 반사층을 더 포함하는, 발광 표시 장치.
According to claim 9,
The light emitting display device further comprises a reflective layer disposed on the substrate and under the LED element to overlap with the LED element.
제9항에 있어서,
상기 구동 소자는 구동 박막 트랜지스터인, 발광 표시 장치.
According to claim 9,
The driving element is a driving thin film transistor.
제10항에 있어서,
상기 반사층은 상기 게이트 전극과 동일한 층에 동일한 물질로 이루어진, 발광 표시 장치.
According to claim 10,
The reflective layer is formed of the same material as the same layer as the gate electrode.
제9항에 있어서,
상기 전원라인은 상기 게이트 전극과 동일한 층에 배치되는, 발광 표시 장치.
According to claim 9,
The light emitting display device of claim 1 , wherein the power line is disposed on the same layer as the gate electrode.
제1항에 있어서,
상기 구동 소자 상에서 상기 구동 소자를 덮도록 상기 기판 전면에 있고, 유기 물질로 이루어진 보호층을 더 포함하는, 발광 표시 장치.
According to claim 1,
The light emitting display device further comprises a protective layer formed of an organic material on the entire surface of the substrate to cover the driving element on the driving element.
제14항에 있어서,
상기 보호층 상에 배치되어, 상기 LED 소자를 상기 기판에 접착시키는 접착부재를 더 포함하는, 발광 표시 장치.
According to claim 14,
and an adhesive member disposed on the protective layer to adhere the LED element to the substrate.
KR1020170144335A 2017-10-31 2017-10-31 Light emitting diode display KR102527303B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170144335A KR102527303B1 (en) 2017-10-31 2017-10-31 Light emitting diode display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170144335A KR102527303B1 (en) 2017-10-31 2017-10-31 Light emitting diode display

Publications (2)

Publication Number Publication Date
KR20190048988A KR20190048988A (en) 2019-05-09
KR102527303B1 true KR102527303B1 (en) 2023-04-27

Family

ID=66546763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170144335A KR102527303B1 (en) 2017-10-31 2017-10-31 Light emitting diode display

Country Status (1)

Country Link
KR (1) KR102527303B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4040511A4 (en) * 2019-10-01 2023-11-08 Nichia Corporation Method for manufacturing image display device and image display device
EP4040512A4 (en) * 2019-10-01 2023-11-08 Nichia Corporation Method for manufacturing image display device and image display device
WO2021102899A1 (en) * 2019-11-29 2021-06-03 京东方科技集团股份有限公司 Side wire resistance measuring method for display sustrate, and display substrate
WO2022196448A1 (en) * 2021-03-17 2022-09-22 日亜化学工業株式会社 Method for producing image display device, and image display device
JPWO2022209824A1 (en) * 2021-03-30 2022-10-06
US20240107832A1 (en) * 2022-09-27 2024-03-28 Samsung Display Co., Ltd. Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496087B1 (en) 2001-03-09 2005-06-20 세이코 엡슨 가부시키가이샤 Electro-optical device and electronic device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3607647B2 (en) * 2001-08-09 2005-01-05 株式会社東芝 Matrix display panel
KR102357227B1 (en) * 2015-07-16 2022-02-03 엘지디스플레이 주식회사 Sensor screen and display device having the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496087B1 (en) 2001-03-09 2005-06-20 세이코 엡슨 가부시키가이샤 Electro-optical device and electronic device

Also Published As

Publication number Publication date
KR20190048988A (en) 2019-05-09

Similar Documents

Publication Publication Date Title
KR102538424B1 (en) Light emitting device and display device using the same
US20220359576A1 (en) Light emitting display device and method of manufacturing the same
CN109215516B (en) Display device and method for manufacturing the same
EP3316302B1 (en) Light emitting diode display device
KR102527303B1 (en) Light emitting diode display
CN109830584B (en) Light emitting device and display apparatus using the same
KR102495537B1 (en) Light emitting diode display apparatus
KR102616407B1 (en) Light emitting device and display device using the same
KR101888857B1 (en) Light emitting device and display device using the same
US11183618B2 (en) Light emitting diode and display device comprising the same
KR102414237B1 (en) Light emitting device and display device using the same
KR101895600B1 (en) Display device and manufacturing method of the same
KR20210078766A (en) Micro led display device and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant