KR20190065025A

KR20190065025A - 기준 전압의 변화량을 입력 레벨에 관계없이 균등하게 만드는 스위치드 커패시터 회로

Info

Publication number: KR20190065025A
Application number: KR1020170164439A
Authority: KR
Inventors: 김용우; 박선재; 신은석; 이승훈
Original assignee: 삼성전자주식회사
Priority date: 2017-12-01
Filing date: 2017-12-01
Publication date: 2019-06-11
Also published as: CN109873634A; KR102484142B1; US10476449B2; US20200076381A1; US20190173436A1; US10868502B2

Abstract

본 발명은 제 1 메인 샘플러 회로, 제 2 메인 샘플러 회로, 제 1 복제 샘플러 회로, 및 제 2 복제 샘플러 회로를 포함하는 스위치드 커패시터 회로를 제공한다. 제 1 메인 샘플러 회로는 차동 입력의 제 1 입력을 샘플링하고, 제 1 기준 전압에 기초하여 제 1 입력에 대응하는 제 1 출력을 생성한다. 제 2 메인 샘플러 회로는 차동 입력의 제 2 입력을 샘플링하고, 제 2 기준 전압에 기초하여 제 2 입력에 대응하는 제 2 출력을 생성한다. 제 1 복제 샘플러 회로는 제 1 입력을 수신하고, 제 2 기준 전압에 기초하여 제 1 입력을 홀딩한다. 제 2 복제 샘플러 회로는 제 2 입력을 수신하고, 제 1 기준 전압에 기초하여 제 2 입력을 홀딩한다. 본 발명에 따르면, 스위치드 커패시터 회로의 동작의 선형성 및 정확성이 향상된다.

Description

기준 전압의 변화량을 입력 레벨에 관계없이 균등하게 만드는 스위치드 커패시터 회로 {SWITCHED CAPACITOR CIRCUIT TO MAKE AMOUNT OF CHANGE IN REFERENCE VOLTAGE EVEN REGARDLESS OF INPUT LEVEL}

본 개시는 전자 회로에 관한 것으로, 좀 더 구체적으로는 신호 처리에 이용되는 스위치드 커패시터 회로의 구성들 및 동작들에 관한 것이다.

근래 다양한 유형의 전자 장치들이 이용되고 있다. 전자 장치는 그것에 포함되는 전자 회로들의 동작들에 따라 고유의 기능을 제공한다. 몇몇 전자 회로는 전자 장치의 외부 및 내부에서 송신/수신되는 신호를 처리할 수 있고, 따라서 전자 장치를 동작시키는 데에 적합한 형태의 신호/데이터/정보를 생성할 수 있다.

스위치드 커패시터(Switched Capacitor) 회로는 이산 시간(Discrete-time) 신호 처리에 이용되는 전자 회로들의 한 예이다. 스위치드 커패시터 회로는 시간 영역에서 연속하는 신호를 이산적으로 샘플링(Sampling)할 수 있고, 샘플링된 결과에 대응하는 출력을 생성할 수 있다. 스위치드 커패시터 회로는 데이터 샘플러, 신호 인테그레이터(Integrator), 전압 컨버터, 필터 등과 같은 다양한 목적으로 이용될 수 있다.

한편, 전자 회로에서, 신호 흐름은 전기 상태(예컨대, 전압, 전류 등)에 영향을 줄 수 있다. 예로서, 전류가 흐르는 경우, 그 전류를 구동하기 위한 전압의 레벨이 일시적으로 흔들릴(Fluctuate) 수 있다. 전기 상태의 이러한 변화는 전자 회로의 전반적인 동작에 영향을 줄 수 있다. 따라서, 전자 회로의 동작의 정확성 및 안정성의 관점에서, 전기 상태가 예측되는 범위 내에서 변하도록 전자 회로의 동작을 정확하게 제어하는 것은 중요한 이슈일 수 있다.

본 개시의 실시 예들은 스위치드 커패시터 회로의 동작에 이용되는 기준 전압의 레벨의 변화량을 차동 입력(Differential Input)의 입력 레벨에 관계없이 균등(Even)하게 만들기 위한 구성들 및 동작들을 제공할 수 있다. 몇몇 실시 예는 기준 전압을 제공하기 위한 전하(Charge)들을 공급할 수 있는 구성들 및 동작들을 제공할 수 있다.

몇몇 실시 예에서, 스위치드 커패시터 회로는 제 1 메인 샘플러(Main Sampler) 회로, 제 2 메인 샘플러 회로, 제 1 복제 샘플러(Replica Sampler) 회로, 및 제 2 복제 샘플러 회로를 포함할 수 있다. 제 1 메인 샘플러 회로는 차동 입력의 제 1 입력을 샘플링할 수 있고, 제 1 기준 전압에 기초하여 제 1 입력에 대응하는 제 1 출력을 생성할 수 있다. 제 2 메인 샘플러 회로는 차동 입력의 제 2 입력을 샘플링할 수 있고, 제 2 기준 전압에 기초하여 제 2 입력에 대응하는 제 2 출력을 생성할 수 있다. 제 1 복제 샘플러 회로는 제 1 입력을 수신할 수 있고, 제 2 기준 전압에 기초하여 제 1 입력을 홀딩(Holding)할 수 있다. 제 2 복제 샘플러 회로는 제 2 입력을 수신할 수 있고, 제 1 기준 전압에 기초하여 제 2 입력을 홀딩할 수 있다.

몇몇 실시 예에서, 스위치드 커패시터 회로는 메인 샘플러 회로, 복제 샘플러 회로, 및 증폭기를 포함할 수 있다. 메인 샘플러 회로는 차동 입력의 하나의 입력에 대응하는 전하들을 저장하기 위한 제 1 용량성 소자, 제 1 용량성 소자로 하나의 입력을 전달하기 위한 제 1 샘플링 스위치 소자, 및 제 1 용량성 소자로 제 1 기준 전압을 제공하기 위한 제 1 홀딩 스위치 소자를 포함할 수 있다. 복제 샘플러 회로는 하나의 입력에 대응하는 전하들을 저장하기 위한 제 2 용량성 소자, 제 2 용량성 소자로 하나의 입력을 전달하기 위한 제 2 샘플링 스위치 소자, 및 제 2 용량성 소자로 제 1 기준 전압과 상이한 제 2 기준 전압을 제공하기 위한 제 2 홀딩 스위치 소자를 포함할 수 있다. 증폭기는 제 1 용량성 소자에 저장된 전하들에 기초하여 출력을 생성할 수 있다.

몇몇 실시 예에서, 스위치드 커패시터 회로는 메인 샘플러 회로 및 복제 샘플러 회로를 포함할 수 있다. 메인 샘플러 회로는 차동 입력의 제 1 입력에 대응하는 전하들을 저장하기 위한 제 1 용량성 소자를 포함할 수 있다. 메인 샘플러 회로는 기준 전압에 기초하여 제 1 용량성 소자에 저장된 전하들에 대응하는 출력을 생성할 수 있다. 복제 샘플러 회로는 차동 입력의 제 2 입력에 대응하는 전하들을 저장하기 위한 제 2 용량성 소자를 포함할 수 있다. 복제 샘플러 회로는 기준 전압에 기초하여 제 2 용량성 소자에 저장된 전하들을 홀딩할 수 있다. 기준 전압에 기초하여 메인 샘플러 회로 및 복제 샘플러 회로로 공급되는 전하들의 양은 제 1 및 제 2 입력들의 레벨들에 관계없이 균등하게 유지될 수 있다.

몇몇 실시 예에서, 스위치드 커패시터 회로의 동작에 이용되는 기준 전압의 레벨이 예측 가능하도록 변함에 따라, 스위치드 커패시터 회로의 동작의 선형성 및 정확성이 향상될 수 있다. 몇몇 실시 예에서, 기준 전압을 위한 전하들을 공급하는 구성이 채용됨에 따라, 스위치드 커패시터 회로에서 동작 속도가 빨라질 수 있고 전력 소모가 감소할 수 있다. 이 실시 예들은 작은 회로 면적 상에서 낮은 비용으로 구현될 수 있다.

도 1은 몇몇 실시 예에 따른 스위치드 커패시터 회로의 예시적인 구성을 보여주는 회로도이다.
도 2는 도 1의 예시적인 차동 입력 및 예시적인 기준 전압들을 설명하기 위한 그래프이다.
도 3은 도 1의 스위치들을 제어하기 위한 예시적인 신호들을 설명하기 위한 그래프이다.
도 4 내지 도 6은 도 1의 용량성 소자(Capacitive Element)들로 제공되는 예시적인 전압들을 설명하기 위한 개념도들이다.
도 7 및 도 8은 도 1의 스위치드 커패시터 회로와 관련하여 입력들의 레벨들에 의존하여 변하는 기준 전압들의 레벨들을 설명하기 위한 그래프들이다.
도 9는 몇몇 실시 예에 따른 스위치드 커패시터 회로의 예시적인 구성을 보여주는 블록도이다.
도 10 및 도 11은 도 9의 스위치드 커패시터 회로의 예시적인 구성을 보여주는 회로도들이다.
도 12 내지 도 14는 도 2 및 도 3의 그래프들과 관련하여 도 10 및 도 11의 용량성 소자들로 제공되는 예시적인 전압들을 설명하기 위한 개념도들이다.
도 15는 도 9의 스위치드 커패시터 회로에서 기준 전압에 기초하여 전하들을 공급하기 위한 예시적인 구성을 보여주는 블록도이다.
도 16은 도 15의 스위치드 커패시터 회로와 관련하여 기준 전압의 레벨의 예시적인 변화를 설명하기 위한 그래프들이다.
도 17은 도 9의 스위치드 커패시터 회로에서 기준 전압에 기초하여 전하들을 공급하기 위한 예시적인 구성을 보여주는 블록도이다.
도 18은 도 17의 스위치드 커패시터 회로와 관련하여 기준 전압의 레벨의 예시적인 변화를 설명하기 위한 그래프들이다.
도 19는 몇몇 실시 예에 따른 스위치드 커패시터 회로의 예시적인 구성을 보여주는 블록도이다.
도 20은 도 19의 스위치드 커패시터 회로의 예시적인 구성을 보여주는 회로도이다.
도 21은 도 20의 스위치들을 제어하기 위한 예시적인 신호들을 설명하기 위한 그래프이다.
도 22 내지 도 24는 도 21의 예시적인 신호들에 따른 도 20의 전하 공급 회로의 동작들을 설명하기 위한 개념도들이다.
도 25 및 도 26은 도 20의 용량성 소자의 용량 값 또는 전하 공급 전압의 레벨을 결정하는 예시적인 방법을 설명하기 위한 개념도들이다.
도 27은 도 19의 스위치드 커패시터 회로의 예시적인 구성을 보여주는 회로도이다.

아래에서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자(이하, 통상의 기술자)가 본 발명을 용이하게 실시할 수 있도록, 첨부되는 도면들을 참조하여 몇몇 실시 예가 명확하고 상세하게 설명될 것이다.

도 1은 몇몇 실시 예에 따른 스위치드 커패시터 회로(Switched Capacitor Circuit, 1000)의 예시적인 구성을 보여주는 회로도이다.

스위치드 커패시터 회로(1000)는 기준 버퍼들(1110, 1120), 메인 샘플러(Main Sampler) 회로들(1200, 1400), 스위치 소자(1305), 증폭기(1510), 및 용량성 소자(Capacitive Element)들(1512, 1514)을 포함할 수 있다.

스위치드 커패시터 회로(1000)는, 적어도, 용량성 소자 및 스위치 소자를 포함하는 전자 회로일 수 있다. 예로서, 용량성 소자는 커패시터와 같이 전하들을 저장하기 위한 소자를 포함할 수 있고, 스위치 소자는 트랜지스터와 같이 전기 신호를 통과 또는 차단시키기 위한 소자를 포함할 수 있다.

예로서, 스위치드 커패시터 회로(1000)의 메인 샘플러 회로(1200)는 스위치 소자들(1205, 1210, 1220, 1230) 및 용량성 소자(1240)를 포함할 수 있고, 스위치드 커패시터 회로(1000)의 메인 샘플러 회로(1400)는 스위치 소자들(1405, 1410, 1420, 1430) 및 용량성 소자(1440)를 포함할 수 있다. 용량성 소자들(1240, 1440)은 용량 값(Capacitance Value, Cs)을 가질 수 있다.

스위치드 커패시터 회로(1000)는 신호 처리를 위해 채용될 수 있다. 예로서, 스위치드 커패시터 회로(1000)는 차동(Differential) 입력(예컨대, 입력들(VINP, VINN))을 수신할 수 있다. 예로서, 스위치드 커패시터 회로(1000)는 입력들(VINP, VINN)을 처리하여 차동 출력(예컨대, 출력들(VOUTP, VOUTN))을 생성할 수 있다.

도 1은 스위치드 커패시터 회로(1000)가 완전(Fully) 차동 회로인 예를 보여주지만, 이는 더 나은 이해를 가능하게 하기 위해 제공되고 본 발명을 한정하도록 의도되지 않는다. 몇몇 실시 예에서, 스위치드 커패시터 회로(1000)는 싱글 엔드(Single-ended) 유형의 출력을 생성하도록 변경 또는 수정될 수 있다.

예로서, 스위치드 커패시터 회로(1000)는 데이터 샘플러, 신호 인테그레이터(Signal Integrator), 전압 컨버터(Voltage Converter), 필터(Filter) 등과 같은 다양한 목적으로 이용될 수 있다. 예로서, 스위치드 커패시터 회로(1000)는 변조기(예컨대, 델타-시그마 변조기(Delta-Sigma Modulator) 등), ADC(Analog-to-Digital Converter), DAC(Digital-to-Analog Converter) 등과 같은 다양한 기능 회로에서 채용될 수 있고, MODEM(Modulator/Demodulator), 센서(예컨대, 이미지 센서, 바이오 센서, 터치 센서 등), 오디오 프로세서, PMIC(Power Management Integrated Circuit) 등과 같은 다양한 장치에 포함될 수 있다.

스위치드 커패시터 회로(1000)는 메인 기준 전압들(REFT, REFB) 및 공통 모드(Common Mode) 전압(CML)을 수신할 수 있다. 예로서, 메인 기준 전압들(REFT, REFB) 및 공통 모드 전압(CML)은 밴드갭 기준(Bandgap Reference) 회로, PMIC, 전압 레귤레이터 등과 같은 전압원으로부터 수신될 수 있다. 입력들(VINP, VINN), 메인 기준 전압들(REFT, REFB), 및 공통 모드 전압(CML)은 도 2를 참조하여 더 설명될 것이다.

기준 버퍼(1110)는 메인 기준 전압(REFT)을 버퍼링하여 버퍼링된 기준 전압을 출력할 수 있다. 기준 버퍼(1120)는 메인 기준 전압(REFB)을 버퍼링하여 버퍼링된 기준 전압을 출력할 수 있다. 몇몇 실시 예에서, 기준 버퍼들(1110, 1120)로부터 출력되는 버퍼링된 기준 전압들은 각각 기준 전압들(REF1, REF2)로서 제공될 수 있다. 기준 전압(REF1)은 기준 전압(REF2)과 상이할 수 있다. 기준 전압들(REF1, REF2)은 도 7 및 도 8을 참조하여 더 설명될 것이다.

샘플링(Sampling) 스위치 소자(1205)는 샘플링 신호(Psam)에 응답하여 차동 입력의 입력(VINP)을 용량성 소자(1240)로 전달할 수 있다. 따라서, 용량성 소자(1240)는 입력(VINP)에 대응하는 전하들을 저장할 수 있다. 결과적으로, 메인 샘플러 회로(1200)는 샘플링 신호(Psam)에 응답하여 입력(VINP)을 샘플링할 수 있다.

선택(Selection) 스위치 소자(1210)는 선택 신호(RD)에 응답하여 기준 전압(REF1)을 용량성 소자(1240)로 제공할 수 있고, 선택 스위치 소자(1220)는 선택 신호(RDB)에 응답하여 기준 전압(REF2)을 용량성 소자(1240)로 제공할 수 있다. 선택 신호(RD)는 선택 신호(RDB)와 상보적일 수 있다. 따라서, 메인 샘플러 회로(1200)는 선택 신호들(RD, RDB)에 응답하여 기준 전압(REF1) 또는 기준 전압(REF2)을 선택적으로 용량성 소자(1240)로 제공할 수 있다.

메인 샘플러 회로(1200)는 홀딩(Holding) 신호(Phold)에 응답하여, 기준 전압들(REF1, REF2) 중 선택된 것을 수신할 수 있다. 홀딩 스위치 소자(1230)는 홀딩 신호(Phold)에 응답하여, 기준 전압들(REF1, REF2) 중 선택된 것을 용량성 소자(1240)로 제공할 수 있다. 홀딩 신호(Phold)는 용량성 소자(1240)가 샘플링 신호(Psam)에 응답하여 전하들을 저장한 후에 수신될 수 있다. 홀딩 신호(Phold)는 샘플링 신호(Psam)와 상보적일 수 있다.

예로서, 신호들(Psam, Phold, RD, RDB)은 별개의 클록 생성 회로 또는 제어 회로로부터 수신될 수 있다. 신호들(Psam, Phold, RD, RDB)은 대응하는 스위치 소자를 연결 또는 연결해제(Disconnect)하기 위한 레벨 또는 값을 가질 수 있다. 신호들(Psam, Phold, RD, RDB)은 도 3을 참조하여 더 설명될 것이다.

홀딩 신호(Phold)가 수신되는 경우, 메인 샘플러 회로(1200)는 기준 전압들(REF1, REF2) 중 선택된 것에 기초하여, 용량성 소자(1240)에 저장된 전하들에 대응하는 출력을 생성할 수 있다. 결과적으로, 메인 샘플러 회로(1200)는 선택된 기준 전압에 기초하여, 샘플링된 입력(VINP)에 대응하는 출력을 생성할 수 있다.

샘플링 스위치 소자(1405)는 샘플링 신호(Psam)에 응답하여 차동 입력의 입력(VINN)을 용량성 소자(1440)로 전달할 수 있다. 따라서, 용량성 소자(1440)는 입력(VINN)에 대응하는 전하들을 저장할 수 있다. 결과적으로, 메인 샘플러 회로(1400)는 샘플링 신호(Psam)에 응답하여 입력(VINN)을 샘플링할 수 있다.

선택 스위치 소자(1410)는 선택 신호(RDB)에 응답하여 기준 전압(REF1)을 용량성 소자(1440)로 제공할 수 있고, 선택 스위치 소자(1420)는 선택 신호(RD)에 응답하여 기준 전압(REF2)을 용량성 소자(1440)로 제공할 수 있다. 메인 샘플러 회로(1400)는 선택 신호들(RDB, RD)에 응답하여 기준 전압(REF1) 또는 기준 전압(REF2)을 선택적으로 용량성 소자(1440)로 제공할 수 있다.

선택 신호들(RD, RDB)에 따라, 기준 전압들(REF1, REF2) 중 메인 샘플러 회로(1200)로 제공되는 기준 전압은 기준 전압들(REF1, REF2) 중 메인 샘플러 회로(1400)로 제공되는 기준 전압과 상이할 수 있다. 예로서, 메인 샘플러 회로(1200)가 선택 신호(RD)에 응답하여 기준 전압(REF1)을 수신하는 경우, 메인 샘플러 회로(1400)는 선택 신호(RD)에 응답하여 기준 전압(REF2)을 수신할 수 있다. 반면, 메인 샘플러 회로(1200)가 선택 신호(RDB)에 응답하여 기준 전압(REF2)을 수신하는 경우, 메인 샘플러 회로(1400)는 선택 신호(RDB)에 응답하여 기준 전압(REF1)을 수신할 수 있다.

예로서, 선택 신호들(RD, RDB) 중 어느 선택 신호가 수신될 것인가는 스위치드 커패시터 회로(1000)를 포함하는 기능 회로 또는 장치의 동작 정책 또는 동작 상태에 따라 결정될 수 있다. 예로서, 별개의 제어 회로는 스위치드 커패시터 회로(1000)를 포함하는 기능 회로 또는 장치의 동작 정책 또는 동작 상태에 따라 결정되는 선택 신호를 스위치드 커패시터 회로(1000)로 제공할 수 있다.

메인 샘플러 회로(1400)는 홀딩 신호(Phold)에 응답하여, 기준 전압들(REF1, REF2) 중 선택된 것을 수신할 수 있다. 홀딩 스위치 소자(1430)는 홀딩 신호(Phold)에 응답하여, 기준 전압들(REF1, REF2) 중 선택된 것을 용량성 소자(1440)로 제공할 수 있다.

홀딩 신호(Phold)가 수신되는 경우, 메인 샘플러 회로(1400)는 기준 전압들(REF1, REF2) 중 선택된 것에 기초하여, 용량성 소자(1440)에 저장된 전하들에 대응하는 출력을 생성할 수 있다. 결과적으로, 메인 샘플러 회로(1400)는 선택된 기준 전압에 기초하여, 샘플링된 입력(VINN)에 대응하는 출력을 생성할 수 있다.

스위치 소자(1305)는 샘플링 신호(Psam)에 응답하여 공통 모드 전압(CML)을 메인 샘플러 회로들(1200, 1400)로 제공할 수 있다. 공통 모드 전압(CML)은 용량성 소자들(1240, 1440)로 제공될 수 있다. 용량성 소자들(1240, 1440)로 제공되는 전압들은 도 4 내지 도 6을 참조하여 더 설명될 것이다.

메인 샘플러 회로들(1200, 1400)은 용량성 소자들(1240, 1440)에 저장된 전하들에 기초하여 출력들을 생성할 수 있다. 증폭기(1510)는 메인 샘플러 회로들(1200, 1400)의 출력들에 기초하여 차동 출력(예컨대, 출력들(VOUTP, VOUTN))을 생성할 수 있다. 즉, 출력들(VOUTP, VOUTN)은 용량성 소자들(1240, 1440)에 저장된 전하들에 기초하여 생성될 수 있다.

용량성 소자들(1512, 1514)은 증폭기(1510)의 입력 단자들과 출력 단자들 사이에 연결될 수 있다. 용량성 소자들(1512, 1514)은 증폭기(1510)의 증폭 비율에 영향을 줄 수 있다. 증폭기(1510)의 증폭 비율은 증폭기(1510)의 입력과 증폭기(1510)의 출력 사이의 레벨 비율에 대응할 수 있다. 예로서, 용량성 소자들(1240, 1512)의 용량 비율 및 용량성 소자들(1440, 1514)의 용량 비율은 증폭기(1510)의 증폭 비율을 결정할 수 있다.

도 2는 도 1의 예시적인 차동 입력(VINP, VINN) 및 예시적인 기준 전압들(REFT, REFB)을 설명하기 위한 그래프이다.

입력들(VINP, VINN)의 레벨들은 공통 모드 전압(CML)에 대해 대칭일 수 있다. 공통 모드 전압(CML)은 차동 입력(VINP, VINN)의 기준을 제공할 수 있다. 입력들(VINP, VINN)의 레벨들 사이의 최대 차이는 "VIN"일 수 있다. 따라서, 입력들(VINP, VINN)의 레벨들은 "CML+VIN/2"과 "CML-VIN/2" 사이에서 변할 수 있다.

예로서, 메인 기준 전압(REFT)의 레벨은 "CML+VIN/2"보다 높을 수 있고, 메인 기준 전압(REFB)의 레벨은 "CML-VIN/2"보다 낮을 수 있다. 메인 기준 전압들(REFT, REFB)의 레벨들은 기준 전압들(REF1, REF2)이 갖도록 의도되는 레벨들을 제공할 수 있다. 기준 전압들(REF1, REF2)은 용량성 소자들(1240, 1440)에 저장된 전하들에 기초하여 출력을 생성하기 위해 이용될 수 있다.

예로서, 입력(VINP)의 레벨이 입력(VINN)의 레벨보다 높은 경우(시각 t0과 t2 사이), 차동 입력(VINP, VINN)은 논리 "1"의 데이터 값을 지시하도록 의도될 수 있다. 반면, 입력(VINP)의 레벨이 입력(VINN)의 레벨보다 낮은 경우(시각 t2와 t4 사이), 차동 입력(VINP, VINN)은 논리 "0"의 데이터 값을 지시하도록 의도될 수 있다. 다만, 이 예는 더 나은 이해를 가능하게 하기 위해 제공되고, 차동 입력(VINP, VINN)에 의해 의도되는 데이터 값은 이 예와 상이하게 변경 또는 수정될 수 있다.

도 3은 도 1의 스위치들을 제어하기 위한 예시적인 신호들(Psam, Phold, RD, RDB)을 설명하기 위한 그래프이다.

신호들(Psam, Phold)은 대응하는 스위치 소자들(1205, 1230, 1305, 1405, 1430)을 연결 또는 연결해제하기 위한 레벨 또는 값을 가질 수 있다. 샘플링 신호(Psam)는 홀딩 신호(Phold)와 상보적일 수 있다.

예로서, 시각 t0과 t1 사이 및 시각 t2와 t3 사이의 샘플링 구간들에서, 샘플링 신호(Psam)는 논리 "1"의 레벨을 가질 수 있고 홀딩 신호(Phold)는 논리 "0"의 레벨을 가질 수 있다. 예로서, 시각 t1과 t2 사이 및 시각 t3과 t4 사이의 홀딩 구간들에서, 샘플링 신호(Psam)는 논리 "0"의 레벨을 가질 수 있고 홀딩 신호(Phold)는 논리 "1"의 레벨을 가질 수 있다.

도 1을 함께 참조하면, 샘플링 구간들에서, 스위치 소자들(1205, 1305, 1405)은 샘플링 신호(Psam)에 응답하여 연결될 수 있고 스위치 소자들(1230, 1430)은 홀딩 신호(Phold)에 응답하여 연결해제될 수 있다. 따라서, 용량성 소자들(1240, 1440)은 공통 모드 전압(CML)에 기초하여 입력들(VINP, VINN)에 대응하는 전하들을 저장할 수 있다.

한편, 홀딩 구간들에서, 스위치 소자들(1205, 1305, 1405)은 샘플링 신호(Psam)에 응답하여 연결해제될 수 있고 스위치 소자들(1230, 1430)은 홀딩 신호(Phold)에 응답하여 연결될 수 있다. 따라서, 용량성 소자들(1240, 1440)에 저장된 전하들은 기준 전압들(REF1, REF2)에 기초하여 증폭기(1510) 및 용량성 소자들(1512, 1514)로 출력될 수 있다. 홀딩 구간들에서, 스위치 소자(1305)가 연결해제됨에 따라, 증폭기(1510)의 입력 단자들은 증폭기(1510)의 특성에 기인하여 동일한 레벨을 가질 수 있다(가상 접지 상태(Virtual Ground State)).

다시 도 3을 참조하면, 예로서, 샘플링 신호(Psam) 및 홀딩 신호(Phold)의 논리 "1"의 레벨은 샘플링 신호(Psam) 및 홀딩 신호(Phold)가 수신되는 것으로 이해될 수 있다. 반면, 샘플링 신호(Psam) 및 홀딩 신호(Phold)의 논리 "0"의 레벨은 샘플링 신호(Psam) 및 홀딩 신호(Phold)가 수신되지 않는 것으로 이해될 수 있다. 이 관점에서, 샘플링 신호(Psam)와 홀딩 신호(Phold)는 번갈아가며 연속하여 수신되는 것으로 이해될 수 있다.

신호들(RD, RDB)은 대응하는 스위치 소자들(1210, 1220, 1410, 1420)을 연결 또는 연결해제하기 위한 레벨 또는 값을 가질 수 있다. 선택 신호(RD)는 선택 신호(RDB)와 상보적일 수 있다. 예로서, 선택 신호(RD)는 논리 "1"의 레벨을 가질 수 있고, 선택 신호(RDB)는 논리 "0"의 레벨을 가질 수 있다. 이 예에서, 도 1을 참조하면, 메인 샘플러 회로(1200)는 기준 전압(REF1)을 수신할 수 있고, 메인 샘플러 회로(1400)는 기준 전압(REF2)을 수신할 수 있다.

아래에서, 선택 신호(RD)에 응답하여 메인 샘플러 회로(1200)가 기준 전압(REF1)을 수신하고 메인 샘플러 회로(1400)가 기준 전압(REF2)을 수신하는 것으로 설명될 것이다. 그러나, 이는 더 나은 이해를 가능하게 하기 위해 제공되고, 본 발명을 한정하도록 의도되지 않는다. 위에서 설명된 것처럼, 스위치드 커패시터 회로(1000)를 포함하는 기능 회로 또는 장치의 동작 정책 또는 동작 상태에 따라, 메인 샘플러 회로들(1200, 1400)로 제공되는 기준 전압들이 서로 바뀔 수 있다.

도 4 내지 도 6은 도 1의 용량성 소자들(1240, 1440)로 제공되는 예시적인 전압들을 설명하기 위한 개념도들이다.

도 4는 시각 t0과 t1 사이의 샘플링 구간에서 용량성 소자들(1240, 1440)로 제공되는 전압들을 보여준다. 도 1 내지 도 3을 함께 참조하면, 시각 t0과 t1 사이의 샘플링 구간에서, "CML+VIN/2"의 레벨의 입력(VINP) 및 공통 모드 전압(CML)이 용량성 소자(1240)의 양단으로 제공될 수 있다. 나아가, "CML-VIN/2"의 레벨의 입력(VINN) 및 공통 모드 전압(CML)이 용량성 소자(1440)의 양단으로 제공될 수 있다. 따라서, 용량성 소자들(1240, 1440)은 "CML+VIN/2" 및 "CML-VIN/2"의 레벨들에 응답하여 전하들을 저장할 수 있다.

도 5는 시각 t1과 t2 사이 및 시각 t3과 t4 사이의 홀딩 구간들에서 용량성 소자들(1240, 1440)로 제공되는 전압들을 보여준다. 도 1 내지 도 3을 함께 참조하면, 홀딩 구간들에서, 기준 전압들(REF1, REF2)이 용량성 소자들(1240, 1440)의 일단들로 각각 제공될 수 있다. 따라서, 용량성 소자들(1240, 1440)에 저장된 전하들은 기준 전압들(REF1, REF2)에 기초하여 증폭기(1510) 및 용량성 소자들(1512, 1514)로 출력될 수 있다. 한편, 증폭기(1510)의 입력 단자들이 가상 접지 상태에 있음에 따라, 용량성 소자들(1240, 1440)의 타단들의 레벨들은 대략 공통 모드 전압(CML)의 레벨로 유지될 수 있다.

도 6은 시각 t2와 t3 사이의 샘플링 구간에서 용량성 소자들(1240, 1440)로 제공되는 전압들을 보여준다. 도 1 내지 도 3을 함께 참조하면, 시각 t2와 t3 사이의 샘플링 구간에서, "CML-VIN/2"의 레벨의 입력(VINP) 및 공통 모드 전압(CML)이 용량성 소자(1240)의 양단으로 제공될 수 있다. 나아가, "CML+VIN/2"의 레벨의 입력(VINN) 및 공통 모드 전압(CML)이 용량성 소자(1440)의 양단으로 제공될 수 있다. 따라서, 용량성 소자들(1240, 1440)은 "CML-VIN/2" 및 "CML+VIN/2"의 레벨들에 응답하여 전하들을 저장할 수 있다.

도 7은 도 1의 스위치드 커패시터 회로(1000)와 관련하여 입력(VINP)의 레벨에 의존하여 변하는 기준 전압(REF1)의 레벨을 설명하기 위한 그래프들이다.

예로서, "CML+VIN/2"의 레벨의 입력(VINP)이 시각 t0과 t1 사이의 샘플링 구간에서 용량성 소자(1240)로 제공된 뒤 기준 전압(REF1)이 시각 t1과 t2 사이의 홀딩 구간에서 용량성 소자(1240)로 제공됨에 따라, 용량성 소자(1240)는 전압 차이 "VT11(=REFT-(CML+VIN/2))"에 대응하는 전하량 "Cs×VT11"만큼의 추가 전하들을 요구할 수 있다. 이 추가 전하들은 기준 전압(REF1)에 기초하여 공급될 수 있다.

시각 t0과 t1 사이의 샘플링 구간에서, 기준 전압(REF1)의 레벨은 메인 기준 전압(REFT)의 레벨로 유지될 수 있다. 그러나, 용량성 소자(1240)가 추가 전하들을 요구함에 따라, 기준 전압(REF1)의 레벨은 시각 t1과 t2 사이의 홀딩 구간에서 메인 기준 전압(REFT)의 레벨로부터 변화량(VT21)만큼 변하였다가 메인 기준 전압(REFT)의 레벨로 복원(Restore)될 수 있다.

유사하게, "CML-VIN/2"의 레벨의 입력(VINP)이 시각 t2와 t3 사이의 샘플링 구간에서 용량성 소자(1240)로 제공된 뒤 기준 전압(REF1)이 시각 t3과 t4 사이의 홀딩 구간에서 용량성 소자(1240)로 제공됨에 따라, 용량성 소자(1240)는 전압 차이 "VT12(=REFT-(CML-VIN/2))"에 대응하는 전하량 "Cs×VT12"만큼의 추가 전하들을 요구할 수 있다. 따라서, 기준 전압(REF1)의 레벨은 시각 t2와 t3 사이의 샘플링 구간에서 메인 기준 전압(REFT)의 레벨로 유지된 뒤, 시각 t3과 t4 사이의 홀딩 구간에서 메인 기준 전압(REFT)의 레벨로부터 변화량(VT22)만큼 변하였다가 메인 기준 전압(REFT)의 레벨로 복원될 수 있다.

도 8은 도 1의 스위치드 커패시터 회로(1000)와 관련하여 입력(VINN)의 레벨에 의존하여 변하는 기준 전압(REF2)의 레벨을 설명하기 위한 그래프들이다.

예로서, "CML-VIN/2"의 레벨의 입력(VINN)이 시각 t0과 t1 사이의 샘플링 구간에서 용량성 소자(1440)로 제공된 뒤 기준 전압(REF2)이 시각 t1과 t2 사이의 홀딩 구간에서 용량성 소자(1440)로 제공됨에 따라, 용량성 소자(1440)는 전압 차이 "VB11(=REFB-(CML-VIN/2))"에 대응하는 전하량 "Cs×VB11"만큼의 추가 전하들을 요구할 수 있다. 이 추가 전하들은 기준 전압(REF2)에 기초하여 공급될 수 있다.

시각 t0과 t1 사이의 샘플링 구간에서, 기준 전압(REF2)의 레벨은 메인 기준 전압(REFB)의 레벨로 유지될 수 있다. 그러나, 용량성 소자(1440)가 추가 전하들을 요구함에 따라, 기준 전압(REF2)의 레벨은 시각 t1과 t2 사이의 홀딩 구간에서 메인 기준 전압(REFB)의 레벨로부터 변화량(VB21)만큼 변하였다가 메인 기준 전압(REFB)의 레벨로 복원될 수 있다.

유사하게, "CML+VIN/2"의 레벨의 입력(VINN)이 시각 t2와 t3 사이의 샘플링 구간에서 용량성 소자(1440)로 제공된 뒤 기준 전압(REF2)이 시각 t3과 t4 사이의 홀딩 구간에서 용량성 소자(1440)로 제공됨에 따라, 용량성 소자(1440)는 전압 차이 "VB12(=REFB-(CML+VIN/2))"에 대응하는 전하량 "Cs×VB12"만큼의 추가 전하들을 요구할 수 있다. 따라서, 기준 전압(REF2)의 레벨은 시각 t2와 t3 사이의 샘플링 구간에서 메인 기준 전압(REFB)의 레벨로 유지된 뒤, 시각 t3과 t4 사이의 홀딩 구간에서 메인 기준 전압(REFB)의 레벨로부터 변화량(VB22)만큼 변하였다가 메인 기준 전압(REFB)의 레벨로 복원될 수 있다.

도 7 및 도 8을 참조하면, 기준 전압들(REF1, REF2)이 입력들(VINP, VINN)에 각각 의존하여 변함이 이해될 수 있다. 예로서, 기준 전압(REF1)과 관련하여 도 7을 참조하면, 시각 t1과 t2 사이의 홀딩 구간에서의 변화량(VT21)은 시각 t3과 t4 사이의 홀딩 구간에서의 변화량(VT22)과 상이할 수 있다. 나아가, 기준 전압(REF2)과 관련하여 도 8을 참조하면, 시각 t1과 t2 사이의 홀딩 구간에서의 변화량(VB21)은 시각 t3과 t4 사이의 홀딩 구간에서의 변화량(VB22)과 상이할 수 있다.

즉, 기준 전압들(REF1, REF2)의 레벨들이 변하는 양들은 입력들(VINP, VINN)의 레벨들에 따라(예컨대, 차동 입력(VINP, VINN)에 의해 의도되는 데이터 값에 따라) 달라짐이 이해될 수 있다. 이 경우, 기준 전압들(REF1, REF2)의 레벨들이 변하는 양들이 정확하게 예측되지 못할 수 있고, 스위치드 커패시터 회로(1000)의 동작의 선형성이 저하될 수 있다. 따라서, 스위치드 커패시터 회로(1000)의 동작을 정확하게 제어하는 것이 어려울 수 있다.

도 9는 몇몇 실시 예에 따른 스위치드 커패시터 회로(2000)의 예시적인 구성을 보여주는 블록도이다.

스위치드 커패시터 회로(2000)는 기준 버퍼들(1110, 1120), 메인 샘플러 회로들(1200, 1400), 복제(Replica) 샘플러 회로들(2200, 2400), 스위치 소자(1305), 증폭기(1510), 및 용량성 소자들(1512, 1514)을 포함할 수 있다. 스위치드 커패시터 회로(2000)는 스위치드 커패시터 회로(1000)의 것들과 동일 또는 유사한 목적 또는 기능을 위해 채용될 수 있다.

기준 버퍼들(1110, 1120), 메인 샘플러 회로들(1200, 1400), 스위치 소자(1305), 증폭기(1510), 및 용량성 소자들(1512, 1514)은 도 1 내지 도 8을 참조하여 설명된 것들과 동일 또는 유사하게 구성되고 동작할 수 있다. 간결성을 위해, 이 구성 요소들과 관련되는 중복되는 설명들은 이하 생략될 것이다.

복제 샘플러 회로들(2200, 2400)은 메인 샘플러 회로들(1200, 1400)의 구성들을 복제하여 제공될 수 있다. 다만, 도 10 및 도 11을 참조하여 설명될 것처럼, 복제 샘플러 회로들(2200, 2400)의 일부 구성들 및 동작들은 메인 샘플러 회로들(1200, 1400)의 것들과 다소 상이할 수 있다.

도 10은 도 9의 스위치드 커패시터 회로(2000)의 예시적인 구성을 보여주는 회로도이다. 예로서, 도 10은 차동 입력(VINP, VINN)의 양의 측(Positive-side)의 입력(VINP)과 관련되는 구성을 보여준다.

스위치드 커패시터 회로(2000)의 복제 샘플러 회로(2200)는 스위치 소자들(2205, 2210, 2220, 2230) 및 용량성 소자(2240)를 포함할 수 있다. 용량성 소자(2240)는 용량 값(Cs)을 가질 수 있다. 용량성 소자(2240)는 공통 모드 전압(CML)을 수신할 수 있다.

복제 샘플러 회로(2200)는 샘플링 신호(Psam)에 응답하여 입력(VINP)을 수신할 수 있다. 샘플링 스위치 소자(2205)는 샘플링 신호(Psam)에 응답하여 입력(VINP)을 용량성 소자(2240)로 전달할 수 있다. 따라서, 용량성 소자(2240)는 입력(VINP)에 대응하는 전하들을 저장할 수 있다.

선택 스위치 소자(2210)는 선택 신호(RDB)에 응답하여 기준 전압(REF1)을 용량성 소자(2240)로 제공할 수 있고, 선택 스위치 소자(2220)는 선택 신호(RD)에 응답하여 기준 전압(REF2)을 용량성 소자(2240)로 제공할 수 있다. 복제 샘플러 회로(2200)는 상보적인 선택 신호들(RDB, RD)에 응답하여 기준 전압(REF1) 또는 기준 전압(REF2)을 선택적으로 용량성 소자(2240)로 제공할 수 있다.

복제 샘플러 회로(2200)는 홀딩 신호(Phold)에 응답하여, 기준 전압들(REF1, REF2) 중 선택된 것을 수신할 수 있다. 홀딩 스위치 소자(2230)는 홀딩 신호(Phold)에 응답하여, 기준 전압들(REF1, REF2) 중 선택된 것을 용량성 소자(2240)로 제공할 수 있다.

홀딩 신호(Phold)가 수신되는 경우, 복제 샘플러 회로(2200)는 기준 전압들(REF1, REF2) 중 선택된 것에 기초하여, 용량성 소자(2240)에 저장된 전하들을 홀딩할 수 있다. 복제 샘플러 회로(2200)는 선택된 기준 전압에 기초하여, 수신된 입력(VINP)을 홀딩하는 것으로 이해될 수 있다. 여기서, 전하들 또는 입력(VINP)을 "홀딩"하는 것은 입력(VINP)에 기초하여 공급되는 전하들의 적어도 일부를 용량성 소자(2240)에 저장하는 것을 의미할 수 있다.

메인 샘플러 회로(1200)와 복제 샘플러 회로(2200)는 입력(VINP)을 공유할 수 있다. 스위치 소자들(2205, 2210, 2220, 2230) 및 용량성 소자(2240) 사이의 연결은 스위치 소자들(1205, 1210, 1220, 1230) 및 용량성 소자(1240) 사이의 연결과 동일할 수 있다. 복제 샘플러 회로(2200)는 마치 메인 샘플러 회로(1200)의 구성을 복제하여 제공되는 것처럼 보일 수 있다.

다만, 메인 샘플러 회로(1200)가 선택 신호(RD)에 응답하여 기준 전압(REF1)을 수신하는 경우, 복제 샘플러 회로(2200)는 선택 신호(RD)에 응답하여 기준 전압(REF2)을 수신할 수 있다. 반면, 메인 샘플러 회로(1200)가 선택 신호(RDB)에 응답하여 기준 전압(REF2)을 수신하는 경우, 복제 샘플러 회로(2200)는 선택 신호(RDB)에 응답하여 기준 전압(REF1)을 수신할 수 있다.

즉, 선택 신호들(RD, RDB)에 따라, 기준 전압들(REF1, REF2) 중 메인 샘플러 회로(1200)로 제공되는 기준 전압은 기준 전압들(REF1, REF2) 중 복제 샘플러 회로(2200)로 제공되는 기준 전압과 상이할 수 있다. 따라서, 홀딩 신호(Phold)에 응답하여 메인 샘플러 회로(1200)에서 수신되는 기준 전압은 홀딩 신호(Phold)에 응답하여 복제 샘플러 회로(2200)에서 수신되는 기준 전압과 상이할 수 있다.

한편, 복제 샘플러 회로(2200)는 증폭기(1510)와 직접 연결되지 않을 수 있다. 증폭기(1510)는 출력들(VOUTP, VOUTN)을 생성하기 위해 용량성 소자들(1240, 1440)에 저장된 전하들을 이용할 수 있다. 그러나, 증폭기(1510)는 복제 샘플러 회로(2200)로부터의 출력(예컨대, 용량성 소자(2240)에 저장된 전하들)을 이용하지 않을 수 있다.

도 11은 도 9의 스위치드 커패시터 회로(2000)의 예시적인 구성을 보여주는 회로도이다. 예로서, 도 11은 차동 입력(VINP, VINN)의 음의 측(Negative-side)의 입력(VINN)과 관련되는 구성을 보여준다.

스위치드 커패시터 회로(2000)의 복제 샘플러 회로(2400)는 스위치 소자들(2405, 2410, 2420, 2430) 및 용량성 소자(2440)를 포함할 수 있다. 용량성 소자(2440)는 용량 값(Cs)을 가질 수 있다. 용량성 소자(2440)는 공통 모드 전압(CML)을 수신할 수 있다.

복제 샘플러 회로(2400)는 샘플링 신호(Psam)에 응답하여 입력(VINN)을 수신할 수 있다. 샘플링 스위치 소자(2405)는 샘플링 신호(Psam)에 응답하여 입력(VINN)을 용량성 소자(2440)로 전달할 수 있다. 따라서, 용량성 소자(2440)는 입력(VINN)에 대응하는 전하들을 저장할 수 있다.

선택 스위치 소자(2410)는 선택 신호(RD)에 응답하여 기준 전압(REF1)을 용량성 소자(2440)로 제공할 수 있고, 선택 스위치 소자(2420)는 선택 신호(RDB)에 응답하여 기준 전압(REF2)을 용량성 소자(2440)로 제공할 수 있다. 복제 샘플러 회로(2400)는 상보적인 선택 신호들(RD, RDB)에 응답하여 기준 전압(REF1) 또는 기준 전압(REF2)을 선택적으로 용량성 소자(2440)로 제공할 수 있다.

복제 샘플러 회로(2400)는 홀딩 신호(Phold)에 응답하여, 기준 전압들(REF1, REF2) 중 선택된 것을 수신할 수 있다. 홀딩 스위치 소자(2430)는 홀딩 신호(Phold)에 응답하여, 기준 전압들(REF1, REF2) 중 선택된 것을 용량성 소자(2440)로 제공할 수 있다. 홀딩 신호(Phold)가 수신되는 경우, 복제 샘플러 회로(2400)는 기준 전압들(REF1, REF2) 중 선택된 것에 기초하여, 용량성 소자(2440)에 저장된 전하들을 홀딩할 수 있다. 복제 샘플러 회로(2400)는 선택된 기준 전압에 기초하여, 수신된 입력(VINN)을 홀딩하는 것으로 이해될 수 있다.

메인 샘플러 회로(1400)와 복제 샘플러 회로(2400)는 입력(VINN)을 공유할 수 있다. 스위치 소자들(2405, 2410, 2420, 2430) 및 용량성 소자(2440) 사이의 연결은 스위치 소자들(1405, 1410, 1420, 1430) 및 용량성 소자(1440) 사이의 연결과 동일할 수 있다. 복제 샘플러 회로(2400)는 마치 메인 샘플러 회로(1400)의 구성을 복제하여 제공되는 것처럼 보일 수 있다.

다만, 선택 신호들(RD, RDB)에 따라, 기준 전압들(REF1, REF2) 중 메인 샘플러 회로(1400)로 제공되는 기준 전압은 기준 전압들(REF1, REF2) 중 복제 샘플러 회로(2400)로 제공되는 기준 전압과 상이할 수 있다. 따라서, 홀딩 신호(Phold)에 응답하여 메인 샘플러 회로(1400)에서 수신되는 기준 전압은 홀딩 신호(Phold)에 응답하여 복제 샘플러 회로(2400)에서 수신되는 기준 전압과 상이할 수 있다.

한편, 복제 샘플러 회로(2400)는 증폭기(1510)와 직접 연결되지 않을 수 있다. 증폭기(1510)는 복제 샘플러 회로(2400)로부터의 출력(예컨대, 용량성 소자(2440)에 저장된 전하들)을 이용하지 않을 수 있다.

도 12 내지 도 14는 도 2 및 도 3의 그래프들과 관련하여 도 10 및 도 11의 용량성 소자들(1240, 1440, 2240, 2440)로 제공되는 예시적인 전압들을 설명하기 위한 개념도들이다. 용량성 소자들(1240, 1440)로 제공되는 전압들은 도 4 내지 도 6을 참조하여 설명되었고, 따라서 용량성 소자들(1240, 1440)과 관련되는 설명들은 간결성을 위해 이하 생략될 것이다.

도 12는 시각 t0과 t1 사이의 샘플링 구간에서 용량성 소자들(1240, 1440, 2240, 2440)로 제공되는 전압들을 보여준다. 도 2, 도 3, 도 10, 및 도 11을 함께 참조하면, 시각 t0과 t1 사이의 샘플링 구간에서, "CML+VIN/2"의 레벨의 입력(VINP) 및 공통 모드 전압(CML)이 용량성 소자(2240)의 양단으로 제공될 수 있다. 나아가, "CML-VIN/2"의 레벨의 입력(VINN) 및 공통 모드 전압(CML)이 용량성 소자(2440)의 양단으로 제공될 수 있다. 따라서, 용량성 소자들(2240, 2440)은 "CML+VIN/2" 및 "CML-VIN/2"의 레벨들에 응답하여 전하들을 저장할 수 있다.

도 13은 시각 t1과 t2 사이 및 시각 t3과 t4 사이의 홀딩 구간들에서 용량성 소자들(1240, 1440, 2240, 2440)로 제공되는 전압들을 보여준다. 도 2, 도 3, 도 10, 및 도 11을 함께 참조하면, 홀딩 구간들에서, 기준 전압들(REF2, REF1)이 용량성 소자들(2240, 2440)의 일단들로 각각 제공될 수 있다. 따라서, 용량성 소자들(2240, 2440)에 저장된 전하들은 기준 전압들(REF2, REF1)에 기초하여 용량성 소자들(2240, 2440)에서 홀딩될 수 있다.

도 13을 참조하면, 용량성 소자(1240)의 양단으로 제공되는 전압들은 용량성 소자(2440)의 양단으로 제공되는 전압들과 동등(Equivalent)함이 이해될 수 있다. 나아가, 용량성 소자(1440)의 양단으로 제공되는 전압들은 용량성 소자(2240)의 양단으로 제공되는 전압들과 동등함이 이해될 수 있다. 여기서, "동등"은 두 값이 동일(Identical)하거나 수용 가능한 오차 범위 내에서 큰 차이 없이 유사함을 의미할 수 있다.

도 14는 시각 t2와 t3 사이의 샘플링 구간에서 용량성 소자들(1240, 1440, 2240, 2440)로 제공되는 전압들을 보여준다. 도 2, 도 3, 도 10, 및 도 11을 함께 참조하면, 시각 t2와 t3 사이의 샘플링 구간에서, "CML-VIN/2"의 레벨의 입력(VINP) 및 공통 모드 전압(CML)이 용량성 소자(2240)의 양단으로 제공될 수 있다. 나아가, "CML+VIN/2"의 레벨의 입력(VINN) 및 공통 모드 전압(CML)이 용량성 소자(2440)의 양단으로 제공될 수 있다. 따라서, 용량성 소자들(2240, 2440)은 "CML-VIN/2" 및 "CML+VIN/2"의 레벨들에 응답하여 전하들을 저장할 수 있다.

도 15는 도 9의 스위치드 커패시터 회로(2000)에서 기준 전압(REF1)에 기초하여 전하들을 공급하기 위한 예시적인 구성을 보여주는 블록도이다.

메인 샘플러 회로(1200) 및 복제 샘플러 회로(2400)는 상이한 입력들(VINP, VINN)을 수신할 수 있다. 샘플링 신호(Psam)에 응답하여, 입력들(VINP, VINN)이 용량성 소자들(1240, 2440)로 각각 전달될 수 있다.

한편, 메인 샘플러 회로(1200)와 복제 샘플러 회로(2400)는 동일한 기준 전압을 공유할 수 있다. 예로서, 선택 신호(RD)가 수신되는 경우, 메인 샘플러 회로(1200)와 복제 샘플러 회로(2400)는 기준 전압(REF1)을 공유할 수 있다. 홀딩 신호(Phold)에 응답하여, 기준 전압(REF1)이 용량성 소자들(1240, 2440) 각각으로 제공될 수 있다.

도 16은 도 15의 스위치드 커패시터 회로(2000)와 관련하여 기준 전압(REF1)의 레벨의 예시적인 변화를 설명하기 위한 그래프들이다.

예로서, 시각 t0과 t1 사이의 샘플링 구간에서, "CML+VIN/2"의 레벨의 입력(VINP)이 용량성 소자(1240)로 제공될 수 있고 "CML-VIN/2"의 레벨의 입력(VINN)이 용량성 소자(2440)로 제공될 수 있다. 그 뒤, 시각 t1과 t2 사이의 홀딩 구간에서, 기준 전압(REF1)이 용량성 소자들(1240, 2440)로 제공될 수 있다.

시각 t1과 t2 사이의 홀딩 구간에서, 용량성 소자(1240)는 전압 차이 "VT11P(=REFT-(CML+VIN/2))"에 대응하는 전하량 "Cs×VT11P"만큼의 추가 전하들을 요구할 수 있고, 용량성 소자(2440)는 전압 차이 "VT11N(=REFT-(CML-VIN/2))"에 대응하는 전하량 "Cs×VT11N"만큼의 추가 전하들을 요구할 수 있다. 이 추가 전하들은 기준 전압(REF1)에 기초하여 공급될 수 있다. 기준 전압(REF1)에 기초하여 공급될 추가 전하들의 총 전하량은 "Cs×(VT11P+VT11N)", 즉 "2×Cs×(REFT-CML)"일 수 있다.

한편, 시각 t2와 t3 사이의 샘플링 구간에서, "CML-VIN/2"의 레벨의 입력(VINP)이 용량성 소자(1240)로 제공될 수 있고 "CML+VIN/2"의 레벨의 입력(VINN)이 용량성 소자(2440)로 제공될 수 있다. 그 뒤, 시각 t3과 t4 사이의 홀딩 구간에서, 기준 전압(REF1)이 용량성 소자들(1240, 2440)로 제공될 수 있다.

시각 t3과 t4 사이의 홀딩 구간에서, 용량성 소자(1240)는 전압 차이 "VT12P(=REFT-(CML-VIN/2))"에 대응하는 전하량 "Cs×VT12P"만큼의 추가 전하들을 요구할 수 있고, 용량성 소자(2440)는 전압 차이 "VT12N(=REFT-(CML+VIN/2))"에 대응하는 전하량 "Cs×VT12N"만큼의 추가 전하들을 요구할 수 있다. 이 추가 전하들은 기준 전압(REF1)에 기초하여 공급될 수 있다. 기준 전압(REF1)에 기초하여 공급될 추가 전하들의 총 전하량은 "Cs×(VT12P+VT12N)", 즉 "2×Cs×(REFT-CML)"일 수 있다.

도 7의 예와 달리, 도 16의 예에서, 시각 t1과 t2 사이의 홀딩 구간에서 요구되는 추가 전하들의 전하량은 시각 t3과 t4 사이의 홀딩 구간에서 요구되는 추가 전하들의 전하량과 동일할 수 있다. 따라서, 시각 t1과 t2 사이 및 시각 t3과 t4 사이의 홀딩 구간들에서, 기준 전압(REF1)의 레벨은 동일한 양만큼 변할 수 있다. 예로서, 기준 전압(REF1)의 레벨은 메인 기준 전압(REFT)의 레벨로부터 변화량(VT20)만큼 변하였다가 메인 기준 전압(REFT)의 레벨로 복원될 수 있다.

도 17은 도 9의 스위치드 커패시터 회로(2000)에서 기준 전압(REF2)에 기초하여 전하들을 공급하기 위한 예시적인 구성을 보여주는 블록도이다.

메인 샘플러 회로(1400) 및 복제 샘플러 회로(2200)는 상이한 입력들(VINN, VINP)을 수신할 수 있다. 샘플링 신호(Psam)에 응답하여, 입력들(VINN, VINP)이 용량성 소자들(1440, 2240)로 각각 전달될 수 있다.

한편, 메인 샘플러 회로(1400)와 복제 샘플러 회로(2200)는 동일한 기준 전압을 공유할 수 있다. 예로서, 선택 신호(RD)가 수신되는 경우, 메인 샘플러 회로(1400)와 복제 샘플러 회로(2200)는 기준 전압(REF2)을 공유할 수 있다. 홀딩 신호(Phold)에 응답하여, 기준 전압(REF2)이 용량성 소자들(1440, 2240) 각각으로 제공될 수 있다.

도 18은 도 17의 스위치드 커패시터 회로(2000)와 관련하여 기준 전압(REF2)의 레벨의 예시적인 변화를 설명하기 위한 그래프들이다.

예로서, 시각 t0과 t1 사이의 샘플링 구간에서, "CML-VIN/2"의 레벨의 입력(VINN)이 용량성 소자(1440)로 제공될 수 있고 "CML+VIN/2"의 레벨의 입력(VINP)이 용량성 소자(2240)로 제공될 수 있다. 그 뒤, 시각 t1과 t2 사이의 홀딩 구간에서, 기준 전압(REF2)이 용량성 소자들(1440, 2240)로 제공될 수 있다.

시각 t1과 t2 사이의 홀딩 구간에서, 용량성 소자(1440)는 전압 차이 "VB11N(=REFB-(CML-VIN/2))"에 대응하는 전하량 "Cs×VB11N"만큼의 추가 전하들을 요구할 수 있고, 용량성 소자(2240)는 전압 차이 "VB11P(=REFB-(CML+VIN/2))"에 대응하는 전하량 "Cs×VB11P"만큼의 추가 전하들을 요구할 수 있다. 이 추가 전하들은 기준 전압(REF2)에 기초하여 공급될 수 있다. 기준 전압(REF2)에 기초하여 공급될 추가 전하들의 총 전하량은 "Cs×(VB11P+VB11N)", 즉 "2×Cs×(REFT-CML)"일 수 있다.

한편, 시각 t2와 t3 사이의 샘플링 구간에서, "CML+VIN/2"의 레벨의 입력(VINN)이 용량성 소자(1440)로 제공될 수 있고 "CML-VIN/2"의 레벨의 입력(VINP)이 용량성 소자(2240)로 제공될 수 있다. 그 뒤, 시각 t3과 t4 사이의 홀딩 구간에서, 기준 전압(REF2)이 용량성 소자들(1440, 2240)로 제공될 수 있다.

시각 t3과 t4 사이의 홀딩 구간에서, 용량성 소자(1440)는 전압 차이 "VB12N(=REFT-(CML+VIN/2))"에 대응하는 전하량 "Cs×VB12N"만큼의 추가 전하들을 요구할 수 있고, 용량성 소자(2240)는 전압 차이 "VB12P(=REFT-(CML-VIN/2))"에 대응하는 전하량 "Cs×VB12P"만큼의 추가 전하들을 요구할 수 있다. 이 추가 전하들은 기준 전압(REF2)에 기초하여 공급될 수 있다. 기준 전압(REF2)에 기초하여 공급될 추가 전하들의 총 전하량은 "Cs×(VB12P+VB12N)", 즉 "2×Cs×(REFT-CML)"일 수 있다.

도 8의 예와 달리, 도 18의 예에서, 시각 t1과 t2 사이의 홀딩 구간에서 요구되는 추가 전하들의 전하량은 시각 t3과 t4 사이의 홀딩 구간에서 요구되는 추가 전하들의 전하량과 동일할 수 있다. 따라서, 시각 t1과 t2 사이 및 시각 t3과 t4 사이의 홀딩 구간들에서, 기준 전압(REF2)의 레벨은 동일한 양만큼 변할 수 있다. 예로서, 기준 전압(REF2)의 레벨은 메인 기준 전압(REFB)의 레벨로부터 변화량(VB20)만큼 변하였다가 메인 기준 전압(REFB)의 레벨로 복원될 수 있다.

도 16 및 도 18을 참조하면, 전압 차이 "VT11P"와 "VT11N"의 합은 전압 차이 "VB11P"와 "VB11N"의 합과 실질적으로 동일할 수 있다. 나아가, 전압 차이 "VT12P"와 "VT12N"의 합은 전압 차이 "VB12P"와 "VB12N"의 합과 실질적으로 동일할 수 있다. 이와 관련하여, 기준 전압(REF1)에 기초하여 메인 샘플러 회로(1200) 및 복제 샘플러 회로(2400)로 공급되는 전하들의 양은 기준 전압(REF2)에 기초하여 메인 샘플러 회로(1400) 및 복제 샘플러 회로(2200)로 공급되는 전하들의 양과 동등할 수 있다.

도 16을 참조하면, 전압 차이 "VT11P"와 "VT11N"의 합은 전압 차이 "VT12P"와 "VT12N"의 합과 실질적으로 동일할 수 있다. 이와 관련하여, 기준 전압(REF1)에 기초하여 메인 샘플러 회로(1200) 및 복제 샘플러 회로(2400)로 공급되는 전하들의 양은 입력들(VINP, VINN)의 레벨들에 관계없이(예컨대, 차동 입력(VINP, VINN)에 의해 의도되는 데이터 값에 관계없이) 균등(Even)하게 유지될 수 있다. 여기서, "균등"은 한 값이 수용 가능한 오차 범위 내에서 큰 변동 없이 대략 동일한 레벨에 머무름을 의미할 수 있다.

도 18을 참조하면, 전압 차이 "VB11P"와 "VB11N"의 합은 전압 차이 "VB12P"와 "VB12N"의 합과 실질적으로 동일할 수 있다. 이와 관련하여, 기준 전압(REF2)에 기초하여 메인 샘플러 회로(1400) 및 복제 샘플러 회로(2200)로 공급되는 전하들의 양은 입력들(VINP, VINN)의 레벨들에 관계없이 균등하게 유지될 수 있다.

도 16 및 도 18을 참조하면, 전압 차이 "VT11P"와 "VB11P"의 합은 전압 차이 "VB11N"과 "VT11N"의 합과 실질적으로 동일할 수 있다. 나아가, 전압 차이 "VT12P"와 "VB12P"의 합은 전압 차이 "VB12N"과 "VT12N"의 합과 실질적으로 동일할 수 있다. 이와 관련하여, 기준 전압(REF1)에 기초하여 메인 샘플러 회로(1200)로 공급되는 및 기준 전압(REF2)에 기초하여 복제 샘플러 회로(2200)로 공급되는 전하들의 양은 기준 전압(REF2)에 기초하여 메인 샘플러 회로(1400)로 공급되는 및 기준 전압(REF1)에 기초하여 복제 샘플러 회로(2400)로 공급되는 전하들의 양과 동등할 수 있다.

도 16 및 도 18을 참조하면, 전압 차이 "VT11P"와 "VB11P"의 합은 전압 차이 "VT12P"와 "VB12P"의 합과 실질적으로 동일할 수 있다. 이와 관련하여, 기준 전압(REF1)에 기초하여 메인 샘플러 회로(1200)로 공급되는 및 기준 전압(REF2)에 기초하여 복제 샘플러 회로(2200)로 공급되는 전하들의 양은 입력들(VINP, VINN)의 레벨들에 관계없이 균등하게 유지될 수 있다.

도 16 및 도 18을 참조하면, 전압 차이 "VB11N"과 "VT11N"의 합은 전압 차이 "VB12N"과 "VT12N"의 합과 실질적으로 동일할 수 있다. 이와 관련하여, 기준 전압(REF2)에 기초하여 메인 샘플러 회로(1400)로 공급되는 및 기준 전압(REF1)에 기초하여 복제 샘플러 회로(2400)로 공급되는 전하들의 양은 입력들(VINP, VINN)의 레벨들에 관계없이 균등하게 유지될 수 있다.

도 16을 참조하면, 기준 전압(REF1)이 메인 샘플러 회로(1200) 및 복제 샘플러 회로(2400)로 제공되는 동안, 기준 전압(REF1)의 레벨이 메인 기준 전압(REFT)의 레벨로부터 변하였다가 메인 기준 전압(REFT)의 레벨로 복원될 수 있다. 그러나, 기준 전압(REF1)의 레벨이 변하는 양(VT20)은 입력들(VINP, VINN)의 레벨들에 관계없이 균등하게 유지될 수 있다.

도 18을 참조하면, 기준 전압(REF2)이 메인 샘플러 회로(1400) 및 복제 샘플러 회로(2200)로 제공되는 동안, 기준 전압(REF2)의 레벨이 메인 기준 전압(REFB)의 레벨로부터 변하였다가 메인 기준 전압(REFB)의 레벨로 복원될 수 있다. 그러나, 기준 전압(REF2)의 레벨이 변하는 양(VB20)은 입력들(VINP, VINN)의 레벨들에 관계없이 균등하게 유지될 수 있다.

도 9 내지 도 18을 참조하여 설명된 실시 예들에 따르면, 기준 전압들(REF1, REF2)의 레벨들이 변하는 양들이 예측될 수 있고, 스위치드 커패시터 회로(2000)의 동작의 선형성 및 정확성이 스위치드 커패시터 회로(1000)에 비해 향상될 수 있다. 몇몇 예에서, 스위치드 커패시터 회로(1000)는 선형성 향상을 위해 기준 버퍼들(1110, 1120)의 출력 단자들에 연결되는 상당히 큰 용량의 커패시터들을 포함하여 구현될 수 있는데, 이 커패시터들은 회로 면적 및 구현 비용의 증가를 야기할 수 있다. 도 9 내지 도 18을 참조하여 설명된 실시 예들은 위 예시적인 구현에 비해 작은 회로 면적 상에서 낮은 비용으로 구현될 수 있다.

도 19는 몇몇 실시 예에 따른 스위치드 커패시터 회로(3000)의 예시적인 구성을 보여주는 블록도이다.

스위치드 커패시터 회로(3000)는 기준 버퍼들(1110, 1120), 전하 공급 회로들(3110, 3120), 메인 샘플러 회로들(1200, 1400), 복제 샘플러 회로들(2200, 2400), 스위치 소자(1305), 증폭기(1510), 및 용량성 소자들(1512, 1514)을 포함할 수 있다. 스위치드 커패시터 회로(3000)는 스위치드 커패시터 회로들(1000, 2000)의 것들과 동일 또는 유사한 목적 또는 기능을 위해 채용될 수 있다.

기준 버퍼들(1110, 1120), 메인 샘플러 회로들(1200, 1400), 복제 샘플러 회로들(2200, 2400), 스위치 소자(1305), 증폭기(1510), 및 용량성 소자들(1512, 1514)은 도 1 내지 도 18을 참조하여 설명된 것들과 동일 또는 유사하게 구성되고 동작할 수 있다. 간결성을 위해, 이 구성 요소들과 관련되는 중복되는 설명들은 이하 생략될 것이다.

도 16 및 도 18을 참조하여 설명된 것처럼, 샘플링 구간으로부터 홀딩 구간으로의 천이에 응답하여, 용량성 소자들(1240, 1440, 2240, 2440)은 추가 전하들을 요구할 수 있다. 복제 샘플러 회로들(2200, 2400)이 채용됨에 따라, 스위치드 커패시터 회로(2000)에서 요구되는 추가 전하들의 양은 스위치드 커패시터 회로(1000)에서 요구되는 추가 전하들의 양보다 더 증가할 수 있다. 즉, 기준 전압들(REF1, REF2)에 기초하여 공급될 추가 전하들의 양이 증가할 수 있고, 이는 기준 버퍼들(1110, 1120)의 전력 소모의 증가를 야기할 수 있다.

도 20 내지 도 27을 참조하여 설명될 것처럼, 전하 공급 회로들(3110, 3120)은 기준 전압들(REF1, REF2)을 위한 추가 전하들, 즉 용량성 소자들(1240, 1440, 2240, 2440)에서 요구되는 추가 전하들을 공급하기 위해 채용될 수 있다. 전하 공급 회로(3110)는 전하 공급 전압(VR)에 기초하여 또는 기준 버퍼(1110)로부터의 버퍼링된 기준 전압에 기초하여 기준 전압(REF1)을 제공할 수 있다. 전하 공급 회로(3120)는 전하 공급 전압(VR)에 기초하여 또는 기준 버퍼(1120)로부터의 버퍼링된 기준 전압에 기초하여 기준 전압(REF2)을 제공할 수 있다. 전하 공급 전압(VR)은 밴드갭 기준 회로, PMIC, 전압 레귤레이터 등과 같은 전압원으로부터 수신될 수 있다.

도 20은 도 19의 스위치드 커패시터 회로(3000)의 예시적인 구성을 보여주는 회로도이다. 예로서, 도 20은 기준 전압(REF1)을 제공하기 위해 기준 버퍼(1110)와 연결되는 전하 공급 회로(3110)를 보여준다.

전하 공급 회로(3110)는 스위치 소자들(3111, 3113, 3114) 및 용량성 소자(3112)를 포함할 수 있다. 전하 누적 스위치 소자(3111)는 샘플링 신호(Psam)에 응답하여 전하 공급 전압(VR)을 용량성 소자(3112)로 제공할 수 있다. 따라서, 용량성 소자(3112)는 샘플링 신호(Psam)에 응답하여 전하 공급 전압(VR)에 기초하여 전하들을 저장할 수 있다. 용량성 소자(3112)는 용량 값(Ca)을 가질 수 있다.

전하 공급 스위치 소자(3113)는 기준 전압(REF1)을 위해, 서브 홀딩 신호(Phold1)에 응답하여, 용량성 소자(3112)에 저장된 전하들을 전달할 수 있다. 전압 정착(Settling) 스위치 소자(3114)는 기준 전압(REF1)을 위해, 서브 홀딩 신호(Phold2)에 응답하여 기준 버퍼(1110)로부터의 버퍼링된 기준 전압을 제공할 수 있다. 서브 홀딩 신호들(Phold1, Phold2)은 별개의 클록 생성 회로 또는 제어 회로로부터 수신될 수 있다.

따라서, 전하 공급 회로(3110)는 서브 홀딩 신호(Phold1)에 응답하여, 용량성 소자(3112)에 저장된 전하들에 기초하여 기준 전압(REF1)을 제공할 수 있다. 나아가, 전하 공급 회로(3110)는 서브 홀딩 신호(Phold2)에 응답하여, 기준 버퍼(1110)로부터의 버퍼링된 기준 전압을 기준 전압(REF1)으로서 제공할 수 있다. 기준 전압(REF1)은 기준 버퍼(1110)로부터의 버퍼링된 기준 전압 또는 용량성 소자(3112)에 저장된 전하들에 선택적으로 기초하여 제공될 수 있다.

도 21은 도 20의 스위치들을 제어하기 위한 예시적인 신호들(Psam, Phold, Phold1, Phold2)을 설명하기 위한 그래프이다.

시각 t11과 t12 사이의 시간 구간은 샘플링 신호(Psam)가 논리 "1"의 레벨을 가질 수 있고 홀딩 신호(Phold)가 논리 "0"의 레벨을 가질 수 있는 샘플링 구간일 수 있다. 시각 t12와 t14 사이의 시간 구간은 샘플링 신호(Psam)가 논리 "0"의 레벨을 가질 수 있고 홀딩 신호(Phold)가 논리 "1"의 레벨을 가질 수 있는 홀딩 구간일 수 있다.

홀딩 구간은 시각 t12와 t13 사이의 시간 구간 및 시각 t13과 t14 사이의 시간 구간을 포함할 수 있다. 시각 t12와 t13 사이의 시간 구간은 전하 공급 페이즈(Phase)를 제공할 수 있다. 시각 t13과 t14 사이의 시간 구간은 전압 정착 페이즈를 제공할 수 있다. 전압 정착 페이즈의 시간 구간은 전하 공급 페이즈의 시간 구간을 뒤이을 수 있다. 전압 정착 페이즈의 시간 구간은 전하 공급 페이즈의 시간 구간과 중첩하지 않을 수 있다.

전하 공급 페이즈에서, 서브 홀딩 신호(Phold1)는 논리 "1"의 레벨을 가질 수 있고 서브 홀딩 신호(Phold2)는 논리 "0"의 레벨을 가질 수 있다. 전압 정착 페이즈에서, 서브 홀딩 신호(Phold1)는 논리 "0"의 레벨을 가질 수 있고 서브 홀딩 신호(Phold2)는 논리 "1"의 레벨을 가질 수 있다. 샘플링 구간에서, 서브 홀딩 신호들(Phold1, Phold2)은 논리 "0"의 레벨을 가질 수 있다.

예로서, 서브 홀딩 신호들(Phold1, Phold2)의 논리 "1"의 레벨은 서브 홀딩 신호들(Phold1, Phold2)이 수신되는 것으로 이해될 수 있다. 반면, 서브 홀딩 신호들(Phold1, Phold2)의 논리 "0"의 레벨은 서브 홀딩 신호들(Phold1, Phold2)이 수신되지 않는 것으로 이해될 수 있다. 이 관점에서, 샘플링 신호(Psam), 서브 홀딩 신호(Phold1), 그리고 서브 홀딩 신호(Phold2)는 차례대로 연속하여 수신되는 것으로 이해될 수 있다.

도 22 내지 도 24는 도 21의 예시적인 신호들(Psam, Phold, Phold1, Phold2)에 따른 도 20의 전하 공급 회로(3110)의 동작들을 설명하기 위한 개념도들이다.

도 22는 샘플링 신호(Psam)에 응답하여 제공되는 샘플링 구간에서의 전하 공급 회로(3110)의 동작을 보여준다. 샘플링 구간에서, 메인 샘플러 회로들(1200, 1400) 및 복제 샘플러 회로들(2200, 2400)이 입력들(VINP, VINN)을 수신하는 동안, 용량성 소자(3112)는 전하 공급 전압(VR)에 기초하여 전하들을 저장할 수 있다. 한편, 홀딩 신호(Phold)가 수신되지 않음에 따라, 용량성 소자들(1240, 2440)로의 연결은 플로팅(Float)될 수 있다.

도 23은 서브 홀딩 신호(Phold1)에 응답하여 제공되는 전하 공급 페이즈의 시간 구간에서의 전하 공급 회로(3110)의 동작을 보여준다. 서브 홀딩 신호(Phold1)가 수신되는 동안, 샘플링 신호(Psam)는 수신되지 않을 수 있고 홀딩 신호(Phold)는 수신될 수 있다.

전하 공급 페이즈에서, 전하 공급 회로(3110)는 용량성 소자(3112)에 저장된 전하들에 기초하여 기준 전압(REF1)을 제공할 수 있다. 도 16 및 도 18을 참조하여 설명된 것처럼, 기준 전압(REF1)은 용량성 소자들(1240, 2440)에 의해 요구되는 추가 전하들을 공급하기 위해 제공될 수 있다. 전하 공급 회로(3110)가 채용되는 경우, 추가 전하들은 기준 버퍼(1110)로부터 공급되는 대신 용량성 소자(3112)에 저장된 전하들에 기초하여 공급될 수 있다.

도 24는 서브 홀딩 신호(Phold2)에 응답하여 제공되는 전압 정착 페이즈의 시간 구간에서의 전하 공급 회로(3110)의 동작을 보여준다. 서브 홀딩 신호(Phold2)가 수신되는 동안, 샘플링 신호(Psam)는 수신되지 않을 수 있고 홀딩 신호(Phold)는 수신될 수 있다.

전압 정착 페이즈에서, 전하 공급 회로(3110)는 기준 버퍼(1110)로부터의 버퍼링된 기준 전압을 기준 전압(REF1)으로서 제공할 수 있다. 따라서, 기준 전압(REF1)의 레벨이 메인 기준 전압(REFT)의 레벨로 정착될 수 있다.

몇몇 실시 예에서, 전하 공급 전압(VR)의 전압 레벨 및/또는 용량성 소자(3112)의 용량 값(Ca)이 용량성 소자들(1240, 2440)에 의해 요구되는 추가 전하들을 완전히 공급하기에 충분하도록 결정될 수 있고, 이는 도 25 및 도 26을 참조하여 설명될 것이다. 이러한 실시 예들에서, 기준 버퍼(1110)는 기준 전압(REF1)을 위한 전하를 출력하지 않을 수 있다. 즉, 전하 공급 회로(3110)가 기준 버퍼(1110)로부터의 버퍼링된 기준 전압을 기준 전압(REF1)으로서 제공하는 동안, 기준 버퍼(1110)로부터 용량성 소자들(1240, 2440)로 전달되는 전하의 양은 0일 수 있다.

기준 버퍼(1110)가 용량성 소자들(1240, 2440)로 전하를 공급하지 않는 경우, 기준 버퍼(1110)가 전력을 거의 소모하지 않을 수 있다. 용량성 소자(3112)의 용량 값(Ca)이 충분하지 않아서 용량성 소자(3112)가 추가 전하들을 완전히 공급하지 못하더라도, 기준 버퍼(1110)의 전력 소모가 현저히 감소할 수 있다. 따라서, 전하 공급 회로(3110)가 추가 전하들을 공급하기 위해 채용되는 경우, 스위치드 커패시터 회로(3000)의 전력 소모가 감소할 수 있다.

도 23을 참조하면, 용량성 소자들(1240, 2440)에 의해 요구되는 추가 전하들은 용량성 소자(3112)에 저장된 전하들로부터 제공될 수 있다. 즉, 추가 전하들은 용량성 소자들(1240, 2440)과 용량성 소자(3112) 사이의 전하 공유(Charge Sharing)를 통해 전달될 수 있다. 따라서, 추가 전하들을 공급하는 데에 상당히 짧은 시간이 소요될 수 있고, 기준 전압(REF1)의 레벨이 빠르게 정착될 수 있다.

게다가, 도 24를 참조하면, 기준 버퍼(1110)로부터 용량성 소자들(1240, 2440)로 추가로 전달되는 전하가 없거나 최소화될 수 있다. 결과적으로, 스위치드 커패시터 회로(3000)는 빠르게 동작할 수 있고, 고속 시스템에서 유용하게 채용될 수 있다.

도 21 내지 도 24를 함께 참조하면, 전하 공급 페이즈의 시간 구간의 길이가 더 긴 경우, 전하 공급 회로(3110)가 더 많은 양의 추가 전하들을 공급할 수 있다. 따라서, 스위치드 커패시터 회로(3000)의 전력 소모가 더 감소할 수 있다. 반면, 전압 정착 페이즈의 시간 구간의 길이가 더 긴 경우, 기준 전압(REF1)의 레벨이 빠르고 안정적으로 정착될 수 있다. 이 관점들에서, 전하 공급 페이즈 및 전압 정착 페이즈의 시간 구간들의 각 길이는 전력 소모 및 안정성을 고려하여 적합하게 결정될 수 있다.

도 25 및 도 26은 도 20의 용량성 소자(3112)의 용량 값(Ca) 또는 전하 공급 전압(VR)의 레벨을 결정하는 예시적인 방법을 설명하기 위한 개념도들이다.

도 25는 샘플링 구간에서 용량성 소자들(1240, 2440, 3112)로 제공되는 전압들을 보여준다. 샘플링 구간에서, 용량성 소자들(1240, 2440)은 입력들(VINP, VINN)을 각각 수신할 수 있고, 용량성 소자(3112)는 전하 공급 전압(VR)을 수신할 수 있다. 샘플링 구간에서 용량성 소자들(1240, 2440, 3112)에 저장되는 전하들의 총 전하량 "Qsam"은 아래 [수학식 1]로 설명될 수 있다.

도 26은 전하 공급 페이즈에서 용량성 소자들(1240, 2440, 3112)로 제공되는 전압들을 보여준다. 전하 공급 페이즈에서, 용량성 소자들(1240, 2440, 3112)은 기준 전압(REF1)을 수신할 수 있다. 기준 전압(REF1)은 메인 기준 전압(REFT)의 레벨을 갖도록 구동될 수 있다. 전하 공급 페이즈에서 용량성 소자들(1240, 2440, 3112)에 저장되는 전하들의 총 전하량 "Qhold1"은 아래 [수학식 2]로 설명될 수 있다.

샘플링 구간으로부터 전하 공급 페이즈로의 천이에 응답하여, 용량성 소자들(1240, 2440, 3112)에 저장된 전하들이 재분배될 수 있다. 이 전하 재분배를 고려하면, 전하량 "Qsam"이 전하량 "Qhold1"과 같음(Equal)이 이해될 수 있다. 따라서, 전하 공급 전압(VR)의 레벨은 아래 [수학식 3]에 따라 결정될 수 있다.

예로서, 용량성 소자(3112)의 용량 값(Ca)이 각 용량성 소자(1240, 2440)의 용량 값(Cs)의 4배이도록(즉, Ca=4×Cs) 스위치드 커패시터 회로(3000)가 설계되는 경우, 전하 공급 전압(VR)의 레벨은 아래 [수학식 4]에 따라 결정될 수 있다.

이 예에서, 전하 공급 전압(VR)을 제공하기 위한 전압원은 위 [수학식 4]에 따라 결정되는 레벨의 전압을 출력하도록 구성될 수 있다. 다만, 다른 예들에서, 용량 값(Ca)과 용량 값(Cs) 사이의 관계가 변경되는 경우, 전하 공급 전압(VR)의 레벨은 위 [수학식 4]와 상이한 방식으로 결정될 수 있다.

위 설명들은 전하 공급 전압(VR)의 레벨을 결정하는 예시적인 방법을 제공하였다. 유사하게, 위 예시적인 방법은 용량성 소자(3112)의 용량 값(Ca)을 결정하기 위해 변경 또는 수정될 수 있다. 예로서, 위 [수학식 3]은 용량 값(Ca)을 설명하도록 변환될 수 있고, 용량 값(Ca)은 전하 공급 전압(VR), 메인 기준 전압(REFT), 및 공통 모드 전압(CML)의 레벨들 사이의 관계에 의존하여 결정될 수 있다. 이 과정은 통상의 기술자에 의해 잘 이해될 수 있으므로, 상세한 설명들은 이하 생략될 것이다.

도 27은 도 19의 스위치드 커패시터 회로(3000)의 예시적인 구성을 보여주는 회로도이다. 예로서, 도 27은 기준 전압(REF2)을 제공하기 위해 기준 버퍼(1120)와 연결되는 전하 공급 회로(3120)를 보여준다.

전하 공급 회로(3120)는 스위치 소자들(3121, 3123, 3124) 및 용량성 소자(3122)를 포함할 수 있다. 샘플링 구간에서, 전하 누적 스위치 소자(3121)는 샘플링 신호(Psam)에 응답하여 전하 공급 전압(VR)을 용량성 소자(3122)로 제공할 수 있다. 따라서, 용량성 소자(3122)는 샘플링 신호(Psam)에 응답하여 전하 공급 전압(VR)에 기초하여 전하들을 저장할 수 있다. 용량성 소자(3122)는 용량 값(Ca)을 가질 수 있다.

전하 공급 페이즈에서, 전하 공급 스위치 소자(3123)는 기준 전압(REF2)을 위해, 서브 홀딩 신호(Phold1)에 응답하여, 용량성 소자(3122)에 저장된 전하들을 전달할 수 있다. 전하 공급 회로(3110)는 서브 홀딩 신호(Phold1)에 응답하여, 용량성 소자(3112)에 저장된 전하들에 기초하여 기준 전압(REF1)을 제공할 수 있다. 용량성 소자들(1440, 2240)에 의해 요구되는 추가 전하들은 기준 버퍼(1120)로부터 공급되는 대신 용량성 소자(3122)에 저장된 전하들에 기초하여 공급될 수 있다.

전압 정착 페이즈에서, 전압 정착 스위치 소자(3124)는 기준 전압(REF2)을 위해, 서브 홀딩 신호(Phold2)에 응답하여 기준 버퍼(1120)로부터의 버퍼링된 기준 전압을 제공할 수 있다. 전하 공급 회로(3120)는 서브 홀딩 신호(Phold2)에 응답하여, 기준 버퍼(1120)로부터의 버퍼링된 기준 전압을 기준 전압(REF2)으로서 제공할 수 있다. 기준 버퍼(1120)는 기준 전압(REF2)을 위한 전하를 출력하지 않을 수 있고, 기준 버퍼(1120)로부터 용량성 소자들(1440, 2240)로 전달되는 전하의 양은 0일 수 있다.

기준 전압(REF2)은 기준 버퍼(1120)로부터의 버퍼링된 기준 전압 또는 용량성 소자(3122)에 저장된 전하들에 선택적으로 기초하여 제공될 수 있다. 도 20 내지 도 26을 참조하여 설명된 구성들, 동작들, 및 방법들은 전하 공급 회로(3120)에 대해 실질적으로 동일 또는 유사하게 적용될 수 있음이 잘 이해될 것이다. 따라서, 상세한 설명들은 이하 생략될 것이다.

위 설명들은 본 발명을 구현하기 위한 예시적인 구성들 및 동작들을 제공하도록 의도된다. 본 발명의 기술 사상은 위에서 설명된 실시 예들뿐만 아니라, 위 실시 예들을 단순하게 변경하거나 수정하여 얻어질 수 있는 구현들도 포함할 것이다. 또한, 본 발명의 기술 사상은 위에서 설명된 실시 예들을 앞으로 용이하게 변경하거나 수정하여 달성될 수 있는 구현들도 포함할 것이다.

1000, 2000, 3000 : 스위치드 커패시터 회로

Claims

차동 입력의 제 1 입력을 샘플링하고, 제 1 기준 전압에 기초하여 상기 샘플링된 제 1 입력에 대응하는 제 1 출력을 생성하도록 구성되는 제 1 메인 샘플러 회로;
상기 차동 입력의 제 2 입력을 샘플링하고, 제 2 기준 전압에 기초하여 상기 샘플링된 제 2 입력에 대응하는 제 2 출력을 생성하도록 구성되는 제 2 메인 샘플러 회로;
상기 제 1 입력을 수신하고, 상기 제 2 기준 전압에 기초하여 상기 수신된 제 1 입력을 홀딩하도록 구성되는 제 1 복제 샘플러 회로; 및
상기 제 2 입력을 수신하고, 상기 제 1 기준 전압에 기초하여 상기 수신된 제 2 입력을 홀딩하도록 구성되는 제 2 복제 샘플러 회로를 포함하는 스위치드 커패시터 회로.
제 1 항에 있어서,
상기 제 1 기준 전압에 기초하여 상기 제 1 메인 샘플러 회로 및 상기 제 2 복제 샘플러 회로로 공급되는 전하들의 양은 상기 제 2 기준 전압에 기초하여 상기 제 2 메인 샘플러 회로 및 상기 제 1 복제 샘플러 회로로 공급되는 전하들의 양과 동등한 스위치드 커패시터 회로.
제 1 항에 있어서,
상기 제 1 기준 전압이 상기 제 1 메인 샘플러 회로 및 상기 제 2 복제 샘플러 회로로 제공되는 동안, 상기 제 1 기준 전압의 레벨이 변하였다가 복원되고,
상기 제 1 기준 전압의 상기 레벨이 변하는 양은 상기 제 1 및 제 2 입력들의 레벨들에 관계없이 균등하게 유지되는 스위치드 커패시터 회로.
제 1 항에 있어서,
상기 제 1 기준 전압에 기초하여 상기 제 1 메인 샘플러 회로로 공급되는 및 상기 제 2 기준 전압에 기초하여 상기 제 1 복제 샘플러 회로로 공급되는 전하들의 양은 상기 제 2 기준 전압에 기초하여 상기 제 2 메인 샘플러 회로로 공급되는 및 상기 제 1 기준 전압에 기초하여 상기 제 2 복제 샘플러 회로로 공급되는 전하들의 양과 동등한 스위치드 커패시터 회로.
제 1 항에 있어서,
상기 제 1 및 제 2 메인 샘플러 회로들은 샘플링 신호에 응답하여 상기 제 1 및 제 2 입력들을 각각 샘플링하고 홀딩 신호에 응답하여 상기 제 1 및 제 2 기준 전압들을 각각 수신하도록 더 구성되고,
상기 제 1 및 제 2 복제 샘플러 회로들은 상기 샘플링 신호에 응답하여 상기 제 1 및 제 2 입력들을 각각 수신하고 상기 홀딩 신호에 응답하여 상기 제 2 및 제 1 기준 전압들을 각각 수신하도록 더 구성되고,
상기 샘플링 신호와 상기 홀딩 신호는 번갈아가며 연속하여 수신되는 스위치드 커패시터 회로.
제 5 항에 있어서,
메인 기준 전압을 버퍼링하여 버퍼링된 기준 전압을 출력하도록 구성되는 기준 버퍼; 및
전하 공급 전압에 기초하여 또는 상기 버퍼링된 기준 전압에 기초하여 상기 제 1 기준 전압을 제공하도록 구성되는 전하 공급 회로를 더 포함하는 스위치드 커패시터 회로.
제 6 항에 있어서,
상기 전하 공급 회로는 상기 샘플링 신호에 응답하여 상기 전하 공급 전압에 기초하여 전하들을 저장하도록 구성되는 용량성 소자를 포함하고,
상기 전하 공급 회로는:
제 1 서브 홀딩 신호에 응답하여 상기 용량성 소자에 저장된 상기 전하들에 기초하여 상기 제 1 기준 전압을 제공하고;
제 2 서브 홀딩 신호에 응답하여 상기 버퍼링된 기준 전압을 상기 제 1 기준 전압으로서 제공하도록 더 구성되고,
상기 전하 공급 회로가 상기 버퍼링된 기준 전압을 상기 제 1 기준 전압으로서 제공하는 동안, 상기 기준 버퍼는 전하를 출력하지 않는 스위치드 커패시터 회로.
제 7 항에 있어서,
상기 홀딩 신호가 수신되는 제 1 시간 구간은 상기 제 1 서브 홀딩 신호가 수신되는 제 2 시간 구간 및 상기 제 2 서브 홀딩 신호가 수신되는 제 3 시간 구간을 포함하고,
상기 제 3 시간 구간은 상기 제 2 시간 구간을 뒤잇고,
상기 샘플링 신호, 상기 제 1 서브 홀딩 신호, 그리고 상기 제 2 서브 홀딩 신호는 차례대로 연속하여 수신되는 스위치드 커패시터 회로.
차동 입력의 하나의 입력에 대응하는 전하들을 저장하기 위한 제 1 용량성 소자, 상기 제 1 용량성 소자로 상기 하나의 입력을 전달하기 위한 제 1 샘플링 스위치 소자, 및 상기 제 1 용량성 소자로 제 1 기준 전압을 제공하기 위한 제 1 홀딩 스위치 소자를 포함하는 메인 샘플러 회로;
상기 하나의 입력에 대응하는 전하들을 저장하기 위한 제 2 용량성 소자, 상기 제 2 용량성 소자로 상기 하나의 입력을 전달하기 위한 제 2 샘플링 스위치 소자, 및 상기 제 2 용량성 소자로 상기 제 1 기준 전압과 상이한 제 2 기준 전압을 제공하기 위한 제 2 홀딩 스위치 소자를 포함하는 복제 샘플러 회로; 및
상기 제 1 용량성 소자에 저장된 상기 전하들에 기초하여 출력을 생성하도록 구성되는 증폭기를 포함하되,
상기 증폭기는 상기 제 2 용량성 소자에 저장된 상기 전하들을 이용하지 않는 스위치드 커패시터 회로.
차동 입력의 제 1 입력에 대응하는 전하들을 저장하기 위한 제 1 용량성 소자를 포함하고, 기준 전압에 기초하여 상기 제 1 용량성 소자에 저장된 상기 전하들에 대응하는 출력을 생성하도록 구성되는 메인 샘플러 회로; 및
상기 차동 입력의 제 2 입력에 대응하는 전하들을 저장하기 위한 제 2 용량성 소자를 포함하고, 상기 기준 전압에 기초하여 상기 제 2 용량성 소자에 저장된 상기 전하들을 홀딩하도록 구성되는 복제 샘플러 회로를 포함하되,
상기 기준 전압에 기초하여 상기 메인 샘플러 회로 및 상기 복제 샘플러 회로로 공급되는 전하들의 양은 상기 제 1 및 제 2 입력들의 레벨들에 관계없이 균등하게 유지되는 스위치드 커패시터 회로.