KR20190060350A - 엘이디 패키지 및 그 제조방법 - Google Patents

엘이디 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20190060350A
KR20190060350A KR1020170158462A KR20170158462A KR20190060350A KR 20190060350 A KR20190060350 A KR 20190060350A KR 1020170158462 A KR1020170158462 A KR 1020170158462A KR 20170158462 A KR20170158462 A KR 20170158462A KR 20190060350 A KR20190060350 A KR 20190060350A
Authority
KR
South Korea
Prior art keywords
resin
cavity
led
reflector
cavities
Prior art date
Application number
KR1020170158462A
Other languages
English (en)
Inventor
임재윤
유성환
김보균
김인수
문성득
Original Assignee
주식회사 루멘스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루멘스 filed Critical 주식회사 루멘스
Priority to KR1020170158462A priority Critical patent/KR20190060350A/ko
Priority to PCT/KR2018/014302 priority patent/WO2019103438A1/ko
Publication of KR20190060350A publication Critical patent/KR20190060350A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

엘이디 패키지 제조방법이 개시된다. 이 엘이디 패키지 제조방법은, 복수개의 캐비티와 상기 복수의 캐비티의 하부에 연결된 수지 저류부와 상기 수지 저류부와 연결된 하나 이상의 수지 주입홀을 포함하는 리프렉터 몰드를 준비하는 단계; 저면에 한 쌍의 전극패드를 갖는 복수개의 엘이디 칩을 접착 시트에 부착하는 단계; 및 상기 복수개의 캐비티가 상기 복수개의 엘이디 칩을 수용하도록, 상기 리플렉터 몰드를 상기 접착 시트에 부착하는 단계; 및 상기 수지 주입홀과 상기 수지 저류부를 통해 반사성을 갖는 수지를 상기 캐비티의 하부에 공급하여, 상기 엘이디 칩의 저면을 노출시키고 상기 엘이디 칩의 측면을 덮는 수지 반사벽을 형성하는 단계를 포함한다.

Description

엘이디 패키지 및 그 제조방법{LED PACKAGE AND METHOD FOR MAKING THE SAME}
본 발명은 엘이디 패키지 및 그 제조방법에 관한 것으로서, 더 상세하게는, 엘이디 칩의 하부가 엘이디 패키지의 저면 측으로 노출되는 형태의 엘이디 패키지 및 그 제조방법에 관한 것이다.
흔히, "CSP(Chip Scale Package)"라 일컬어지는 엘이디 패키지는 엘이디 칩과 엘이디 칩의 측면과 상부를 봉지하는 투광성 봉지재를 포함한다. 이러한 엘이디 패키지는, 전극패드가 형성된 엘이디 칩의 저면이 봉지재의 저면을 통해 외부로 노출되므로, 엘이디 칩의 전극패드가 PCB(Printed Circuit Board) 등과 같은 외부의 기판에 직접 본딩될 수 있다. 그러나 이러한 엘이디 패키지는 리플렉터를 결여하므로 의도한 방향으로 발광량을 높이기 어렵다는 단점이 있다.
이에 대하여, 접착 시트에 엘이디 칩을 부착하고, 그 엘이디 칩 주변을 둘러싸도록 하단 개방형 리플렉터를 접착 시트에 부착하고, 리플렉터에 봉지재를 형성한 후, 접착 시트를 제거하여, 하단 개방형 리플렉터를 포함하는 엘이디 패키지를 제조하는 기술이 제안되었다. 그러나, 이러한 엘이디 패키지는 엘이디 칩의 측면과 리플렉터의 내측면 사이의 빛이 엘이디 패키지 저면으로 새어 나오므로 휘도가 저하되는 문제점이 있다. 이에 대하여, 리플렉터의 캐비티의 상단 개방부를 통해 백색 계열 반사성 수지를 주입하여 백색 수지 반사벽을 형성할 수 있다. 그러나 캐비티의 상단 개방부가 협소하여 수지 주입을 위한 공간의 확보가 어렵고, 더 나아가, 캐비티 상단 개방부가 좁아 작업 자체가 불가능한 경우가 있다. 또한, 캐비티 상단 개방부를 통한 백색 수지 주입은 엘이디 칩의 상면을 오염시켜, 광 효율 저하를 야기할 수도 있다.
본 발명이 해결하고자 하는 과제는, 리플렉터 몰드의 캐비티 하단 개방부를 통해 반사성 수지를 주입하여 엘이디 칩 주변으로 수지 반사벽을 형성하는, 엘이디 패키지 제조방법을 제공하는 것이다.
본 발명의 일측면에 따른 엘이디 패키지 제조방법은, 복수개의 캐비티와 상기 복수의 캐비티의 하부에 연결된 수지 저류부와 상기 수지 저류부와 연결된 하나 이상의 수지 주입홀을 포함하는 리프렉터 몰드를 준비하는 단계; 저면에 한 쌍의 전극패드를 갖는 복수개의 엘이디 칩을 접착 시트에 부착하는 단계; 상기 복수개의 캐비티가 상기 복수개의 엘이디 칩을 수용하도록, 상기 리플렉터 몰드를 상기 접착 시트에 부착하는 단계; 및 상기 수지 주입홀과 상기 수지 저류부를 통해 반사성을 갖는 수지를 상기 캐비티의 하부에 공급하여, 상기 엘이디 칩의 저면을 노출시키고 상기 엘이디 칩의 측면을 덮는 수지 반사벽을 형성하는 단계를 포함한다.
일 실시예에 따라, 상기 엘이디 패키지 제조방법은, 상기 수지 반사벽을 형성하는 단계 후, 상기 캐비티의 상측을 통해 투광성을 갖는 수지를 주입하여, 상기 수지 반사벽의 상면과 상기 엘이디 칩의 상면을 덮는 투광성 봉지재를 형성하는 단계를 더 포함한다.
일 실시예에 따라, 상기 엘이디 패키지 제조방법은 상기 투광성 봉지재를 형성하는 단계 후, 상기 리플렉터 몰드를 여러 개로 절단하여 여러 개의 엘이디 패키지로 분리하는 단계를 더 포함한다.
일 실시예에 따라, 상기 수지 저류부는 상기 리플렉터 몰드의 외곽벽의 하부 안쪽에 형성된다.
일 실시예에 따라, 상기 복수개의 캐비티 각각이 캐비티 주변벽의 안쪽에 형성되되, 상기 캐비티 주변벽의 하단에는 한 쌍의 수지 가이드부가 형성되고, 상기 한 쌍의 수지 가이드부 사이로 상기 반사성 수지의 유입통로가 형성된다.
일 실시예에 따라, 상기 수지 주입홀은 상기 리플렉터 몰드의 상면으로부터 상기 수지 저류부까지 연장된다.
일 실시예에 따라, 상기 복수개의 캐비티는 복수개의 행과 복수개의 열을 포함하는 매트릭스 배열로 형성되되, 상기 수지 주입홀은 상기 리플렉터 몰드의 상면에서 상기 캐비티의 특정 열을 따라 길게 형성된다.
일 실시예에 따라, 상기 리플렉터 몰드를 상기 접착 시트에 부착하는 단계는 상기 복수개의 캐비티와 복수개의 엘이디 칩을 오차 없이 정렬시키기 위해 보정 부착 기구가 이용되며, 상기 보정 부착 기구는 상기 복수개의 엘이디 칩이 부착된 접착 시트를 유지하는 제1 파트와, 상기 리플렉터 몰드를 유지하는 제2 파트와, 상기 제1 파트가 상기 제2 파트와 일정 각도 벌어진 상태로부터 상기 제1 파트와 상기 제2 파트가 평행인 상태로 또는 그와 반대되는 방향으로 상기 제2 파트에 대한 상기 제1 파트의 회전을 허용하는 힌지 파트를 포함한다.
일 실시예에 따라, 상기 제1 파트는, 사각형의 접착 시트가 꼭 맞게 삽입 장착되는 장착부와, 상기 장착부가 X축 방향, Y축 방향 및 θ 방향으로 틀어지는 것을 방지하기 위해, 상기 장착부의 두 직교하는 측면 모서리에 X축부와 Y축부를 포함하는 X-Y 가이드와, 상기 장착부를 X축부 또는 Y축부 중 어느 한쪽으로 틀어짐 없이 균일한 힘으로 가압하여 상기 장착부가 θ 방향으로 틀어지는 것을 방지하는 θ 가이드를 포함한다.
일 실시예에 따라, 상기 수지 반사벽 형성 단계에서는, 상기 수지 주입홀을 통해 주입된 상기 반사성 수지가 상기 수지 저류부에 모인 후 상기 복수의 캐비티 내로 들어가 상기 복수의 캐비티 각각의 내부에 위치한 상기 엘이디 칩의 상면 이하 높이 높이까지 상승한 후 굳어져서, 상기 수지 반사벽을 형성한다.
본 발명의 일 측면에 따른 엘이디 패키지는, 캐비티 주변벽의 내측에 상하 개방의 캐비티가 형성된 리플렉터; 상기 캐비티 내에 수용되고 저면에 한 쌍의 전극패드를 구비하는 엘이디 칩; 및 일부가 상기 캐비티 주변벽의 하단과 접해 있고 일부는 상기 캐비티 내의 하부에서 상기 엘이디 칩의 측면을 덮도록 형성된 수지 반사벽을 포함하며, 상기 수지 반사벽의 상면 높이는 상기 엘이디 칩의 상면 높이 이하로 정해진다.
일 실시예에 따라, 상기 엘이디 패키지는 상기 수지 반사벽의 상면과 상기 엘이디 칩의 상면을 덮도록 형성된 투광성 봉지재를 더 포함한다.
일 실시예에 따라, 상기 수지 반사벽은 수지와 SiO2또는 TiO2분말을 혼합한 재료로 형성될 수 있다.
일 실시예에 따라, 상기 투광성 봉지재는 입도 1 ~ 10㎛ 비결정 구상 실리가 실리콘 수지와 혼합한 재료에 의해 형성될 수 있다.
일 실시예에 따라, 상기 리플렉터는 상기 캐비티 주변벽의 하단에 형성된 형성된 채 상기 수지 반사벽의 하부를 지지하는 지지부를 더 포함한다.
본 발명에 따르면, 리플렉터 몰드의 캐비티 하단 개방부를 통해 반사성 수지를 주입하여, 엘이디 칩 주변으로 수지 반사벽을 형성하는 엘이디 패키지 제조방법이 제공되며, 엘이디 칩의 측면과 리플렉터의 내측면 사이의 빛이 엘이디 패키지 저면으로 새어 나오는 것을 차단하므로, 종래 기술에 비하여 향상된 휘도를 갖는 엘이디 패키지 제조가 가능하다. 또한 발명은 수지 주입홀과 연결된 수지 저류부를 통해 캐비티 하부로 반사성 수지를 공급하므로, 수지 주입을 위한 공간의 확보가 쉽고 공정 중 엘이디 칩의 오염을 획기적으로 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 엘이디 패키지 제조방법을 전반적으로 설명하기 위한 순서도이다.
도 2는 도 1에 도시된 엘이디 패키지 제조방법에 이용되는 리플렉터 몰드를 도시한 평면 사시도이다.
도 3은 도 1에 도시된 엘이디 패키지 제조방법에 이용되는 리플렉터 몰드를 도시한 저면 사시도이다.
도 4는 도 2의 A-A를 따라 취해진 리플렉터 몰드의 단면도이다.
도 5는 도 2의 B-B를 따라 취해진 리플렉터 몰드의 단면도이다.
도 6은 엘이디 칩 배열 단계를 설명하기 위한 도면이다.
도 7 및 도 8은 몰드 라미네이팅 단계를 설명하기 위한 도면들이다.
도 9 내지 도 11은 몰드 라미네이팅 단계에 이용되는 보정 부착 기구를 설명하기 위한 도면들이다.
도 12 내지 도 14는 수지 반사벽 형성 단계를 설명하기 위한 도면들이다.
도 15 내지 도 16은 봉지재 형성 단계를 설명하기 위한 도면들이다.
도 17은 구상 실리카 첨가하지 않은 수지로 봉지재를 형성한 경우와 구상 실리카를 소정량 첨가한 수지로 봉지재를 형성한 경우의 지향각 특성을 비교한 도면이다.
도 18 및 도 19는 커팅 단계를 설명하기 위한 도면이다.
도 20 및 도 21은 본 발명의 일 실시예에 따른 엘이디 패키지 제조방법에 의해 제조된 엘이디 패키지를 설명하기 위한 도면들이다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 엘이디 패키지 제조방법은 리플렉터 몰드 준비 단계(S1)와, 엘이디 칩 배열 단계(S2)와, 몰드 라미네이팅 단계(S3)와, 수지 반사벽 형성 단계(s4)와, 봉지재 형성 단계(s5)와, 전사 단계(s6)와, 커팅 단계(s7)를 포함한다. 봉지재 형성 단계(s5)와 상기 전사 단계(s6) 사이에는 세척 단계가 수행되는 것이 바람직하다. 또한, 상기 커팅 단계(s7) 후에는, 외관 검사, 프로브를 이용한 전기적 특성 검사, 분류 및 포장 단계가 차례로 수행될 수 있다.
상기 리플렉터 몰드 준비 단계(s1)에서는 도 2, 도 3, 도 4 및 도 5에 도시된 것과 같은 리플렉터 몰드(100)가 준비된다. 상기 리플렉터 몰드(100)는 반사성이 우수한, 예컨대, 백색의 수지를 사출 성형하여 제작될 수 있다. 또한, 상기 리플렉터 몰드(100)는 대략 직사각형의 판 형태를 가지며, m행 n열의 매트릭스 배열로 형성된 복수개의 캐비티(101)를 포함한다. 상기 캐비티(101)의 상부와 하부 모두 개방되어 있다. 또한 상기 리플렉터 몰드(100)는 상기 복수개의 캐비티(101)와 모두 통해 있도록 형성된 수지 저류부(102)를 하부에 구비한다.
상기 수지 저류부(102)는 상기 리플렉터 몰드(100)의 외곽벽(103)의 하부 안쪽에 형성된다. 상기 리플렉터 몰드(100)의 외곽벽(103)의 상단과 상기 캐비티(101) 상단이 실질적으로 동일 높이에 있고, 상기 외곽벽(103)의 두께가 상기 캐비티(101)의 깊이보다 크므로, 상기 외곽벽(103) 하부 안쪽에는 상기 캐비티(101)와 통하는 수지 저류부(102)가 형성될 수 있다.
상기 캐비티(101)들 각각은 대응되는 캐비티 주변벽(105) 안쪽에 형성되며, 캐비티 주변벽(105)의 하단의 서로 마주하는 두 영역에 한 쌍의 수지 가이드부(106)가 서로 마주하는 후크 형태로 형성되고, 캐비티 주변벽(105) 하단의 나머지 영역은 상기 수지 가이드부(106)의 형성 없이 측방향으로 오픈되어, 상기 한 쌍의 수지 가이드부(106) 사이로 유동성 수지의 유입통로를 형성한다.
상기 수지 가이드부(106)의 하단과 상기 외곽벽(103)의 하단은 동일 평면 상에 있는 것이 바람직하다. 리플렉터 몰드(100)의 두께는 상기캐비티(101)의 깊이보다 큰 상기 외곽벽(103)의 두께와 상기 수지 가이드부(106)의 두께로 인하여, 상기캐비티(101)의 깊이보다 크게 된다. 이와 같이 리플렉터 몰드(100)의 두께가 상기 리플렉터 몰드(100)의 상면에서 일정 깊이 이어진 상기 캐비티(101)의 깊이보다 큼으로 인해서, 리플렉터 몰드(100)를 접착시트와 같은 지면에 올릴 때 상기 캐비티 하단(101)이 이하 설명되는 접착 시트의 표면과 이격되며, 그 이격된 공간이 상기 수지 저류부(102)의 일부 형성된다.
또한, 상기 리플렉터 몰드(100)는 상면에 형성되어 그 상면으로부터 상기 수지 저류부(102)까지 이어진 복수개의 수지 주입홀(107)을 포함한다. 이때, 상기 복수의 수지 주입홀(107)은 캐비티(101)들의 각 열을 따라 길게 그리고 각 열을 따라 평행하게 장방형으로 형성되며, 서로 이웃하는 두 수지 주입홀(107) 사이에는 1 열의 캐비티(101)들이 길게 어레이된다.
도 6에 도시된 바와 같이 엘이디 칩 배열 단계(S3)에서는 접착 시트(200) 상에 복수개의 엘이디 칩(2)이 매트릭스 배열로 어레이된다. 복수개의 엘이디 칩(2) 각각은 저면에 서로 다른 극성을 갖는 한 쌍의 전극패드(21, 22)를 구비한 플립칩형 엘이디 칩일 수 있다. 복수개의 엘이디 칩(2)은, 한 쌍의 전극패드(21, 22)가 상기 접착시트(200)의 상면과 접하도록, 상기 접착시트(200) 상에 접착된다. 상기 엘이디 칩(2)의 배열은 전술한 리플렉터 몰드(100)의 캐비티(101) 배열에 상응한다.
다음, 도 7 및 도 8을 참조하면, 리플렉터 몰드(100)가 상기 접착 시트(200) 상에 부착되는 몰드 라미네이팅 단계(S3)가 수행된다. 이때, 복수개의 캐비티(101) 각각이 복수개의 엘이디 칩(2) 각각을 둘러싸되, 각 캐비티(101)의 중심과 엘이디 칩(2)의 중심이 동일 수직선상에 있도록, 리플렉터 몰드(100)를 부착하는 몰드 라미네이팅 단계(S3)가 수행된다. 상기 리플렉터 몰드(100)가 상기 접착 시트(200) 상에 접착되면, 전술한 수지 저류부(102)의 하부는 상기 접착 시트(200)에 의해 막혀 유동성 수지가 채워질 수 있는 하나의 수지 저류 공간으로 형성되며, 상기 캐비티(101)의 하단 측과 상기 접착 시트(102)의 표면 사이에는 갭이 생긴다. 여기에서, 상기 캐비티(101)의 하단은 캐비티 주변벽(105)에 의해 둘러싸이는 공간의 하단을 의미하며, 또한, 상기 수지 저류부(102)의 상단과 만나는 부분을 의미한다. 또한, 앞에서 언급한 바와 같이, 상기 수지 저류부(102)는 리플렉터 몰드(100)에 구비된 복수의 수지 주입홀(107) 모두와 통해 있다.
한편, 복수의 캐비티(101)와 복수의 엘이디 칩(2)이 오차 없이 정렬될 수 있도록, 도 9 내지 도 11에 도시된 것과 같은 보정 부착 기구(300)가 이용된다.
도 9 내지 도 11에 도시된 바와 같이, 상기 보정 부착 기구(300)는 전술한 바와 같이 제작된 리플렉터 몰드(100; 도 7 및 도 8 참조)를 유지하는 제2 파트(340)와, 전술한 바와 같이 일정 배열의 복수개의 엘이디 칩(2)이 부착된 접착 시트(200)를 유지하는 제1 파트(320)와, 상기 제1 파트(320)가 상기 제2 파트(340)와 일정 각도 벌어진 상태로부터 상기 제1 파트(340)와 상기 제2 파트(340)가 평행인 상태로 또는 그와 반대되는 방향으로 상기 제2 파트(340)에 대한 상기 제1 파트(320)의 회전을 허용하는 힌지 파트(330)를 포함한다.
상기 제1 파트(320)와 상기 제2 파트(340)가 대략 평행이 되도록 회전될 때, 상기 제1 파트(320)에 유지된 리플렉터 몰드(100; 도 7 및 도 8 참조)가 상기 접착 시트(200; 도 7 및 도 8 참조)에 부착된다. 상기 제1 파트(340)는 상기 접착 시트(200)를 어느 방향으로도 틀어짐 없이 유지할 수 있는 형상이나 구조를 포함한다.
예컨대, 상기 제1 파트(320)는, 사각형의 접착 시트(320)가 꼭 맞게 삽입될 수 있는 사각 링 형상을 포함하는 장착부(322)를 가짐으로써, 상기 접착 시트(200; 도 7 및 도 8 참조)를 틀어짐 없이 유지시킬 수 있다. 또한, 상기 제1 파트(320)는, 상기 장착부(322) 자체가 X축 방향, Y축 방향 및 θ 방향으로 틀어지는 것을 방지하기 위해, 상기 장착부(322)의 두 직교하는 측면 모서리에 X축부와 Y축부를 포함하는 X-Y 가이드(324)와, 상기 장착부(324)를 X축부 또는 Y축부에 한쪽으로 틀어짐 없이 균일한 힘으로 가압하여 상기 장착부(322)가 θ 방향으로 틀어지는 것을 방지하는 2개 이상의 스프링을 포함하는 θ 가이드(326)를 포함한다.
상기 제2 파트(340)는 상기 힌지 파트(330)를 중심으로부터 상기 제1 파트(320)와 대략 평행하게 되는 접합 위치와 상기 제1 파트(320)와 일정 각도 벌어져 있는 비접합 위치 사이에서 회동되는 부분으로서, 상기 제2 파트(340)는 상기 리플렉터 몰드(100; 도 7 및 도 8 참조)를 정확한 위치에 놓이게 하기 위한 핀홀 가이드(342)와, 정확한 위치에 놓인 리플렉터 몰드(100; 도 7 및 도 8 참조)를 예컨대 진공을 이용하여 고정하기 위한 고정척(344)을 포함한다. 리플렉터 몰드(100)에는 핀홀 가이드(342)에 대응하는 핀홀이나 핀이 형성될 수 있다. 상기 핀홀 가이드(342)는 X축 방향, Y축 방향, 그리고 θ 방향으로 리플렉터 몰드(100; 도 7 및 도 8)가 틀어지는 것을 방지하기 위해 핀홀 가이드(342)를 적어도 2개 이상 포함하는 것이 바람직하다.
다음, 도 7, 8, 도 12, 도 13 및 도 14를 참조하면, 상기 백색 수지 반사벽 형성 단계(S4)에서는 상기 수지 주입홀(107)을 통해 유동성을 갖는 반사성 백색 수지가 주입되어 수지 저류부(102)에 모인다. 이때, 상기 리플렉터 몰드(100)의 캐비티 주변벽(105) 하단과 접착 시트(200) 사이에는 갭이 존재하고 그 갭이 수지 저류부(102)의 일부이므로, 수지 저류부(102)에 모이는 유동성 백색 수지는 상기 갭을 통해 상기 리플렉터 몰드(100)의 캐비티(101) 내로 들어가 상기 캐비티(101) 내에 위치한 상기 엘이디 칩(2)의 상면 높이 이하의 높이, 더 바람직하게는 엘이디 칩(2)의 상면 높이와 실질적으로 동일한 높이가 될 때까지 상승한다. 유동성 백색 수지는 상기 엘이디 칩(2)의 저면과 상면을 제외한 나머지 면을 덮은 상태로 굳어져 백색 수지 반사벽(4)을 형성한다. 이때, 상기 캐비티 주변벽(105)의 하단에는 상기 캐비티 주변벽(105)과 접착 시트(200) 사이에 갭을 형성하는 한 쌍의 한 쌍의 수지 가이드부(106)가 후크 형태로 형성되는데, 이 수지 가이드부(106)는 유동성 백색 수지가 상기 캐비티(101) 내로 흘러 들어가도록 가이드한다. 또한, 상기 수지 가이드부(106)는 백색 수지 반사벽(4)이 형성된 후에는 상기 백색 수지 반사벽(4)을 단단하게 지지하는 역할 또한 한다. 이때, 백색 수지 반사벽(4) 형성을 위해 SiO2또는 TiO2분말의 농도를 높인 백색 수지 재료가 이용될 수 있다.
다음 봉지재 형성 단계(S5)가 수행된다. 봉지재 형성 단계(S5)는 도 13, 도 14, 도 15 및 도 16에 도시된 바와 같이, 상기 캐비티(101)의 상측을 통해 상기 캐비티(101) 내로 투과성 수지를 주입하여, 상기 캐비티(101)의 하부에 형성된 백색 수지 반사벽(4)의 상면과 상기 엘이디 칩(2)의 상면을 덮는 투광성 봉지재(6)를 형성한다. 상기 투광성 봉지재(6) 형성을 위한 투광성 수지로는 입도 1 ~ 10㎛(평균 입도 약 5 ㎛)의 실리카(SiO2)분말을 예를 들면 실리콘(silicone) 수지와 같은 투명 수지와 혼합하여 준비한 수지 재료가 이용된다. 이와 같이 형성된 투광성 봉지재(6)는 비결정 구상 실리카 첨가제의 적용을 통해 지향 특성 왜곡 현상을 제거하여 광 효율을 약 2~3% 향상시킬 수 있다.
도 17는 구상 실리카 첨가하지 않은 수지로 봉지재를 형성한 경우(도 17의 (a))와 구상 실리카를 소정량 첨가한 수지로 봉지재를 형성한 경우(도 17의 (b))의 지향각 특성을 비교한 도면으로서, 이를 참조하면, 봉지재용 투명 수지에 구상 실리카를 첨가함으로써 그렇지 않을 때 발생하는 지향 특성 왜곡 현상을 줄임을 알 수 있다.
봉지재 형성 단계(S5)까지 완료되면, 도 18 및 도 19에 도시된 바와 같이, 접착 시트(200; 도 15 내지 도 16 참조)가 제거되는 한편, 리플렉터 몰드(100)를 거꾸로 뒤집는 전사 단계(S6)와, 리플렉터 몰드(100)를 여러 개로 절단하는 커팅 단계(S7)가 수행된다. 상기 전사 단계(S6)는 리플렉터 몰드(100)의 저면을 통해 노출되는 전극패드(21, 22)들을 절단 장치가 인식하여 하나의 리프렉터 몰드(100)를 여러 개로 절단하여 여러 개의 엘이디 패키지로 분리하는 커팅 단계(S7)의 선행 단계로서 수행된다.
상기 커팅 단계(S7)에 의해 분리된 하나의 엘이디 패키지는, 도 20 및 도 21에 도시된 바와 같이, 상하 개방형을 가지며 위를 향해 점진적으로 넓어지는 캐비티(101)가 내측에 형성된 리플렉터(1)와, 상기 캐비티(101)의 하단과 동일 높이에 저면이 위치하도록 상기 캐비티(101) 내에 수용되고 저면에 한 쌍의 전극패드를 구비하는 엘이디 칩(2)과, 일부가 상기 캐비티 주변벽(105)의 하단과 접해 있고 일부는 상기 캐비티(101) 내 하부에서 상기 엘이디 칩(2)의 측면을 덮도록 형성된 수지 반사벽(4)을 포함한다. 또한, 상기 엘이디 패키지는 상기 수지 반사벽(4)의 상면과 상기 엘이디 칩(1)의 상면을 덮도록 상기 캐비티(101)의 상부에 형성된 투광성 봉지재(6)를 포함한다.
이때, 상기 수지 반사벽(4)의 상면 높이는 상기 엘이디 칩(2)의 상면 높이와 실질적으로 동일한 것이 바람직하다. 하지만, 상기 수지 반사벽(4)의 상면 높이가 상기 엘이디 칩(2)의 상면 높이보다 약간 작을 수도 있다.
상기 리플렉터(1)는 캐비티 주변벽(105)의 하단에서 서로 마주하는 위치에 형성된 채 상기 수지 반사벽(4)의 하부를 지지하는 지지부(16)를 포함하는데, 이 지지부(16)는 수지 반사벽(4)을 형성할 때, 유동성 백색 수지가 캐비티(101) 내로 흐르는 것을 가이드하는데 이용되었던 수지 가이드부(106; 도 16 참조)의 일부이다. 상기 수지 반사벽(4)은 상기 엘이디 칩(2)의 측면을 덮도록 형성된다. 상기 수지 반사벽(4)의 저면을 통해 상기 엘이디 칩(2)에 구비된 한 쌍의 전극패드(21, 22)가 노출된다. 또한, 상기 수지 반사벽(4)의 상면과 상기 엘이디 칩(1)의 상면을 덮도록 투광성 봉지재(6)가 형성되며, 이 투광성 봉지재(6)의 상면은 상기 캐비티 주변벽(105)의 상면과 동일 평면 상에 존재한다.
본 발명에 따르면, 수지 반사벽(4)은 리플렉터(1)의 캐비티(101) 하측을 통해 유입된 백색 수지에 의해 엘이디 칩(2)의 저면을 노출시킨 상태로 상기 엘이디 칩(2)의 측면을 덮도록 형성되고, 상기 투광성 봉지재(6)는 상기 리플렉터(1)의 캐비티(101) 상측을 통해 유입된 투광성 수지에 의해 엘이디 칩(2)의 상면과 상기 수지 반사벽(4)의 상면을 모두 덮도록 형성된다.
따라서, 본 발명은 투광성 봉지재가 캐비티 하부를 통해 외부로 노출되는 것으로부터 야기될 수 있는 광 효율 저하 문제를 해결하여 휘도를 높일 수 있다.
또한, 도 1 내지 도 21을 참조하면, 본 발명은, 상대적으로 좁은 캐비티(101) 하부를 통해 백색 수지를 채우되, 협소한 캐비티(101) 하부를 통해 직접 백색 수지를 주입하지 않고, 리플렉터 몰드(100)의 상면으로부터 수지 저류부(102)를 거쳐 상기 캐비티(101)까지 연결되는 수지 통로를 통해 백색 수지를 유입시킴으로써 작업성이 뛰어나다. 또한, 본 발명은 수지 주입홀(107)에 유동성 백색 수지를 주입하여 캐비티 하부의 수지 저류부에 유동성 수지가 모이게 하고 그 유동성 수지가 수지 저류부(102)와 연결된 복수개의 캐비티(101)에 채워지게 하되, 수지 주입홀(107)의 크기가 캐비티(101) 각각의 크기보다 훨씬 크고 또한 수지 주입홀(107)의 개수가 캐비티(101)의 개수보다 훨씬 적다.
1…………………………………….리플렉터
2…………………………………….엘이디 칩
4…………………………………….수지 반사벽
6…………………………………….투광성 봉지재
100…………………………………리플렉터 몰드
101…………………………………캐비티
102…………………………………수지 저류부
107…………………………………수지 주입홀
200…………………………………접착 시트

Claims (14)

  1. 복수개의 행과 복수개의 열을 포함하는 매트릭스 배열로 형성된 복수개의 캐비티와 상기 복수의 캐비티의 하부에 연결된 수지 저류부와 상기 수지 저류부와 연결된 하나 이상의 수지 주입홀을 포함하는 리프렉터 몰드를 준비하는 단계;
    저면에 한 쌍의 전극패드를 갖는 복수개의 엘이디 칩을 접착 시트에 부착하는 단계;
    상기 복수개의 캐비티가 상기 복수개의 엘이디 칩을 수용하도록, 상기 리플렉터 몰드를 상기 접착 시트에 부착하는 단계; 및
    상기 수지 주입홀과 상기 수지 저류부를 통해 반사성을 갖는 수지를 상기 캐비티의 하부에 공급하여, 상기 엘이디 칩의 저면을 노출시키고 상기 엘이디 칩의 측면을 덮는 수지 반사벽을 형성하는 단계를 포함하는 것을 특징으로 하는 엘이디 패키지 제조방법.
  2. 청구항 1에 있어서, 상기 수지 반사벽을 형성하는 단계 후, 상기 캐비티의 상측을 통해 투광성을 갖는 수지를 주입하여 투광성 봉지재를 형성하는 단계를 더 포함하는 것을 특징으로 하는 엘이디 패키지 제조방법.
  3. 청구항 2에 있어서, 상기 투광성 봉지재를 형성하는 단계 후, 상기 리플렉터 몰드를 여러 개로 절단하여 여러 개의 엘이디 패키지로 분리하는 단계를 더 포함하는 것을 특징으로 하는 엘이디 패키지 제조방법.
  4. 청구항 1에 있어서, 상기 수지 저류부는 상기 리플렉터 몰드의 외곽벽의 하부 안쪽에 형성된 것을 특징으로 하는 엘이디 패키지 제조방법.
  5. 청구항 1에 있어서, 상기 복수개의 캐비티 각각이 캐비티 주변벽의 안쪽에 형성되되, 상기 캐비티 주변벽의 하단에는 한 쌍의 수지 가이드부가 형성되고, 상기 반사성 수지의 유입통로가 형성되는 것을 특징으로 하는 엘이디 패키지 제조방법.
  6. 청구항 1에 있어서, 상기 수지 주입홀은 상기 리플렉터 몰드의 상면으로부터 상기 수지 저류부까지 연장된 것을 특징으로 엘이디 패키지 제조방법.
  7. 청구항 1에 있어서, 상기 수지 주입홀은 상기 리플렉터 몰드의 상면에서 상기 캐비티의 특정 열을 따라 길게 형성된 것을 특징으로 하는 엘이디 패키지 제조방법.
  8. 청구항 1에 있어서, 상기 리플렉터 몰드를 상기 접착 시트에 부착하는 단계는 상기 복수개의 캐비티와 복수개의 엘이디 칩을 오차 없이 정렬시키기 위해 보정 부착 기구가 이용되며, 상기 보정 부착 기구는 상기 복수개의 엘이디 칩이 부착된 접착 시트를 유지하는 제1 파트와, 상기 리플렉터 몰드를 유지하는 제2 파트와, 상기 제1 파트가 상기 제2 파트와 일정 각도 벌어진 상태로부터 상기 제1 파트와 상기 제2 파트가 평행인 상태로 또는 그와 반대되는 방향으로 상기 제2 파트에 대한 상기 제1 파트의 회전을 허용하는 힌지 파트를 포함하는 것을 특징으로 하는 엘이디 패키지 제조방법.
  9. 청구항 8에 있어서, 상기 제1 파트는, 사각형의 접착 시트가 꼭 맞게 삽입 장착되는 장착부와, 상기 장착부가 X축 방향, Y축 방향 및 θ 방향으로 틀어지는 것을 방지하기 위해, 상기 장착부의 두 직교하는 측면 모서리에 X축부와 Y축부를 포함하는 X-Y 가이드와, 상기 장착부를 X축부 또는 Y축부 중 어느 한쪽으로 틀어짐 없이 균일한 힘으로 가압하여 상기 장착부가 θ 방향으로 틀어지는 것을 방지하는 θ 가이드를 포함하는 것을 특징으로 하는 엘이디 패키지 제조방법.
  10. 청구항 1에 있어서, 상기 수지 반사벽 형성 단계에서는, 상기 수지 주입홀을 통해 주입된 상기 반사성 수지가 상기 수지 저류부에 모인 후 상기 복수의 캐비티 내로 들어가 상기 복수의 캐비티 각각의 내부에 위치한 상기 엘이디 칩의 상면 이하 높이 높이까지 상승한 후 굳어져서, 상기 수지 반사벽을 형성하는 것을 특징으로 하는 엘이디 패키지 제조방법.
  11. 캐비티 주변벽의 내측에 상하 개방의 캐비티가 형성된 리플렉터;
    상기 캐비티 내에 수용되고 저면에 한 쌍의 전극패드를 구비하는 엘이디 칩; 및
    일부가 상기 캐비티 주변벽의 하단과 접해 있고 일부는 상기 캐비티 내의 하부에서 상기 엘이디 칩의 측면을 덮도록 형성된 수지 반사벽;,
    상기 리플렉터는 상기 캐비티 주변벽의 하단에 형성된 형성된 채 상기 수지 반사벽의 하부를 지지하는 지지부를 포함하며,
    상기 수지 반사벽의 상면 높이는 상기 엘이디 칩의 상면 높이 이하인 것을 특징으로 하는 엘이디 패키지.
  12. 청구항 11에 있어서, 상기 수지 반사벽의 상면과 상기 엘이디 칩의 상면을 덮도록 형성된 투광성 봉지재를 더 포함하는 것을 특징으로 하는 엘이디 패키지.
  13. 청구항 12에 있어서, 상기 수지 반사벽은 수지와 SiO2또는 TiO2분말을 혼합한 재료로 형성된 것을 특징으로 하는 엘이디 패키지
  14. 청구항 12에 있어서, 상기 투광성 봉지재는 입도 1 ~ 10㎛ 비결정 구상 실리가 실리콘 수지와 혼합한 재료에 의해 형성된 것을 특징으로 하는 엘이디 패키지.
KR1020170158462A 2017-11-24 2017-11-24 엘이디 패키지 및 그 제조방법 KR20190060350A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170158462A KR20190060350A (ko) 2017-11-24 2017-11-24 엘이디 패키지 및 그 제조방법
PCT/KR2018/014302 WO2019103438A1 (ko) 2017-11-24 2018-11-21 엘이디 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170158462A KR20190060350A (ko) 2017-11-24 2017-11-24 엘이디 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20190060350A true KR20190060350A (ko) 2019-06-03

Family

ID=66631095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170158462A KR20190060350A (ko) 2017-11-24 2017-11-24 엘이디 패키지 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR20190060350A (ko)
WO (1) WO2019103438A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100080423A (ko) * 2008-12-30 2010-07-08 삼성엘이디 주식회사 발광소자 패키지 및 그 제조방법
JP5835789B2 (ja) * 2010-11-24 2015-12-24 シチズン電子株式会社 発光装置
JP5840377B2 (ja) * 2011-04-14 2016-01-06 日東電工株式会社 反射樹脂シートおよび発光ダイオード装置の製造方法
JP5825390B2 (ja) * 2014-04-11 2015-12-02 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
JP6582382B2 (ja) * 2014-09-26 2019-10-02 日亜化学工業株式会社 発光装置の製造方法

Also Published As

Publication number Publication date
WO2019103438A1 (ko) 2019-05-31

Similar Documents

Publication Publication Date Title
US7927922B2 (en) Dice rearrangement package structure using layout process to form a compliant configuration
CN100570913C (zh) 发光二极管的制造方法
EP2478575B1 (en) Led module with housing body having two openings for lens and led
KR102128154B1 (ko) 흡착 기구 및 흡착 방법, 그리고 제조 장치 및 제조 방법
KR101219106B1 (ko) 발광소자 패키지 및 그 제조방법
US20070267643A1 (en) Semiconductor light emitting device and method for manufacturing the same
KR20080073637A (ko) 제 2 기판을 포함하며 상부면 및 하부면에서 노출된 기판표면들을 갖는 반도체 패키지
US20100155917A1 (en) Semiconductor device and method for fabricating the same
JPH01315166A (ja) プラスチック封入材を用いた集積回路パッケージ
US20110180891A1 (en) Conductor package structure and method of the same
TW201803157A (zh) 半導體器件封裝件及製造其之方法
WO2021190141A1 (zh) 芯片的封装结构及其封装方法
KR20130087249A (ko) 반도체 장치 및 이를 이용한 이미지 센서 패키지
US9477032B2 (en) Substrates for packaging flip-chip light emitting device and flip-chip light emitting device package structures
US20090283887A1 (en) Optical semiconductor device
JP2015510277A (ja) 基板上で成形されたカプセル化くぼみを有する半導体レーザチップパッケージ及びこれを形成するための方法
CN105977367A (zh) 光电子半导体器件及其制造方法
US8669633B2 (en) Packaged device with an image sensor aligned to a faceplate using fiducial marks and connection bodies registered thereto
KR20190060350A (ko) 엘이디 패키지 및 그 제조방법
KR100757825B1 (ko) 발광 다이오드 제조방법
KR101413596B1 (ko) 발광장치 및 이를 구비하는 백라이트 유닛
TWI714678B (zh) 受光模組及受光模組之製造方法
CN114783959A (zh) 一种封装结构及封装方法
US20080164619A1 (en) Semiconductor chip package and method of manufacturing the same
KR20190086129A (ko) 엘이디 모듈 및 그 제조방법