KR20190058235A - 스트레스 시뮬레이션 시스템 및 장치에서 스트레스를 계산하는 방법 - Google Patents

스트레스 시뮬레이션 시스템 및 장치에서 스트레스를 계산하는 방법 Download PDF

Info

Publication number
KR20190058235A
KR20190058235A KR1020180019203A KR20180019203A KR20190058235A KR 20190058235 A KR20190058235 A KR 20190058235A KR 1020180019203 A KR1020180019203 A KR 1020180019203A KR 20180019203 A KR20180019203 A KR 20180019203A KR 20190058235 A KR20190058235 A KR 20190058235A
Authority
KR
South Korea
Prior art keywords
stress
initial
potential
analysis solution
domain
Prior art date
Application number
KR1020180019203A
Other languages
English (en)
Other versions
KR102452728B1 (ko
Inventor
안치학
최우성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20190058235A publication Critical patent/KR20190058235A/ko
Application granted granted Critical
Publication of KR102452728B1 publication Critical patent/KR102452728B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B17/00—Systems involving the use of models or simulators of said systems
    • G05B17/02—Systems involving the use of models or simulators of said systems electric
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/5009—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/10—Numerical modelling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/02—Fault tolerance, e.g. for transient fault suppression
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Automation & Control Theory (AREA)

Abstract

스트레스 시뮬레이션 시스템 및 장치에서 스트레스를 계산하는 방법이 제공된다. 스트레스 시뮬레이션 시스템은, 메모리 및 프로세서를 포함하고, 프로세서는, 프로세서에 의해 실행될 때 메모리로부터 명령을 실행하고, 프로세서는, 분석 솔루션 도메인에서 초기 변위 및 초기 스트레스에 대한 초기 분석 솔루션을 계산하고, 스트레스 평형 방정식의 초기 값으로, 초기 변위 및 초기 스트레스를 이용하여, 확장된 도메인에 대한 스트레스 프로필을 시뮬레이션한다.

Description

스트레스 시뮬레이션 시스템 및 장치에서 스트레스를 계산하는 방법{A stress simulation system and a method of calculating stress in a device}
본 발명은 반도체 장치의 제조 공정 모델링에 관한 것으로, 스트레스 시뮬레이션 시스템 및 스트레스를 계산하는 방법에 관한 것이다.
반도체 장치의 제조 공정은, 제조되는 장치들 상에 많은 스트레스를 가할 수 있다. 몇몇 경우에, 스트레스는 장치의 결정 구조에 결함을 생성시킬 수도 있다. 이러한 결함은, 장치 고장이 발생될 수 있는 전위를 야기시킬 수 있다. 다른 경우에, 전위를 생성하는 것은, 장치의 설계에 바람직할 수도 있다. 두 경우 모두, 전위를 예측하기 위한 스트레스 프로파일을 생성하는 것이 필요할 수 있다.
장치의 스트레스 프로파일을 시뮬레이션하는데에 이용되는 몇몇 방법이 있을 수 있다. 고유 스트레인(Eigenstrain)(슬라브 삽입) 방법은, 적절한 스트레스 시뮬레이션 결과를 산출할 수 있다. 그러나, 고유 스트레인 방법을 이용하는 사용자는, 좋은 결과를 얻기 위해 수많은 작업을 해야할 수 있다. 비 국소적(non-local) 모델은 고유 스트레인 방법만큼 정확하지는 않지만, 필요로하는 작업량은 적을 수 있다. 이미지 방법은 또한, 상대적으로 적은 양의 작업이 필요하지만, 제한된 경우에만 적용 가능하며, 추가의 계산 단계가 필요할 수 있다. 따라서, 스트레스 프로파일을 시뮬레이션하기 위한 새로운 방법론이 요구된다.
상기 정보는 단지 본 발명의 기술적 사상의 실시예들에 배경 지식에 대한 이해력을 향상시키기 위한 것일 뿐이고, 종래 기술을 구성하지 않는 정보를 포함할 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 다양한 유형의 전위에 대한 스트레스를 정확하게 시뮬레이션할 수 있는 스트레스 시뮬레이션 시스템 및 장치에서 스트레스를 계산하는 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 스트레스 시뮬레이션 시스템은, 메모리 및 프로세서를 포함하고, 프로세서는, 프로세서에 의해 실행될 때 메모리로부터 명령을 실행하고, 프로세서는, 분석 솔루션 도메인에서 초기 변위 및 초기 스트레스에 대한 초기 분석 솔루션을 계산하고, 스트레스 평형 방정식의 초기 값으로, 초기 변위 및 초기 스트레스를 이용하여, 확장된 도메인에 대한 스트레스 프로필을 시뮬레이션한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 장치에서 스트레스를 계산하는 방법은, 프로세서가, 분석 솔루션 도메인을 수신하고, 상기 프로세서가, 상기 분석 솔루션 도메인에서, 초기 변위 및 초기 스트레스에 대한 초기 분석 솔루션을 계산하고, 상기 프로세서가, 유한 요소법 스트레스 평형 방정식의 초기 값으로, 상기 초기 변위 및 상기 초기 스트레스를 이용하여 확장된 도메인에 대한 스트레스 프로파일을 생성하는 것을 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 장치에서 스트레스를 계산하는 방법은, 프로세서가, 적어도 하나의 전위를 포함하는 분석 솔루션 도메인을 수신하고, 상기 프로세서가, 상기 분석 솔루션 도메인에서, 초기 변위 및 초기 스트레스에 대한 초기 분석 솔루션을 계산하고, 상기 프로세서가, 유한 요소법 스트레스 평형 방정식의 초기값으로, 상기 초기 변위 및 상기 초기 스트레스를 이용하여 확장된 도메인에 대한 스트레스 프로파일을 생성하는 것을 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 기술적 사상의 실시예에 따른 전위 스트레스를 시뮬레이션하는 방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 기술적 사상의 몇몇 실시예에 따른 분석 솔루션 도메인을 설명하기 위한 도면이다.
도 3은 스트레스(σ) 및 변위(u) 각각에 대한 식을 설명하기 위한 도면이다.
도 4a 및 도 4b는 본 발명의 기술적 사상의 몇몇 실시예에 따른 실리콘에서의 두 개의 전위의 시뮬레이션을 설명하기 위한 도면이다.
도 5는 본 발명의 기술적 사상의 몇몇 실시예에 따른 전위의 중첩을 설명하기 위한 도면이다.
도 6은 본 발명의 기술적 사상의 몇몇 실시예에 따른 시뮬레이션 중첩 방법을 설명하기 위한 순서도이다.
도 7은 도 6의 방법을 수행한 결과를 설명하기 위한 도면이다.
도 8a 및 도 8b 각각은 본 발명의 기술적 사상의 몇몇 실시예에 따른 장치 스트레스 시뮬레이션 시스템에서 이용될 수 있는 컴퓨팅 장치의 블록도이다.
도 8c 및 도 8d 각각은, 도 8a 및 도 8b의 중앙 처리 장치를 설명하기 위한 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
다음의 설명에서, 설명의 목적으로 다양한 실시예들이 다양한 실시예의 완전한 이해를 제공하기 위해 설명될 수 있다. 그러나, 다양한 실시예가 특정 세부 사항 없이 또는 하나 이상의 등가 구성 없이 실시될 수 있음은 자명하다. 다른 예들에서 잘 알려진 구조 및 장치들은, 다양한 실시예들을 모호하게 하는 불필요함을 피하기 위해, 블록도 형태로 도시될 수 있다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성 요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용된 "실질적으로", "대략", "약" 및 이와 유사한 용어는, 근사의 용어로 사용된 것이지 학위의 용어로 사용된 것은 아니고, 통상의 기술자에 의해 인식될 수 있는 계산되거나 측정된 값의 고유의 편차를 설명하기 위한 것일 수 있다. 본 명세서에서 사용된 "대략" 및 "약"은 명시된 값을 포함하며, 특정 양의 측정과 관련된 오차를 고려하여, 통상의 기술자에 의해 결정된 특정 값에 대한 허용 가능한 편차 범위 내를 의미할 수 있다. 예를 들어, "약"은, 하나 이상의 표준 편차 내를 의미하거나, 또는 명시된 값의 ± 30%, 20%, 10%, 5% 내를 의미할 수 있다.
나아가, 본 발명의 기술적 사상의 실시예를 기술할 때, "할 수 있다(may)"를 사용하는 것은, "본 발명의 기술적 사상의 하나 이상의 실시예"를 의미할 수 있다. 본 명세서에서 사용된 바와 같이, "사용(use)"은 "이용(utilize)"과 동의어로 간주될 수 있다. 또한, "예시적인"이라는 용어는, 예(example) 또는 설명(illustration)을 의미할 수 있다.
특정 실시예가 다르게 구현될 수 있는 경우, 특정한 공정 순서는 설명된 순서와 다르게 수행될 수 있다. 예를 들어, 두 개의 연속적으로 기술된 공정은, 실질적으로 동시에 수행될 수 있고, 또는 기술된 순서와 반대되는 순서로 수행될 수도 있다.
다양한 실시예들은, 실시예 및/또는 중간 구조의 개략도인 단면도를 참조하여 본 명세서에서 설명될 수 있다. 예를 들어, 제조 기술 및/또는 허용 오차의 결과로서의 형상으로부터의 변형은 예상될 수 있다. 또한, 본 명세서에 개시된 구조적 또는 기능적 설명은 단지, 본 발명의 기술적 사상에 따른 실시예를 설명할 목적으로 설명된 것일 수 있다. 따라서, 본 명세서에 개시된 실시예들은 도시된 특정 영역의 형상에 한정되는 것으로 해석되어서는 안되며, 예를 들어, 제조 공정에서 야기되는 형상의 편차를 포함해야한다. 예를 들어, 직사각형으로 도시된 주입 영역은, 주입 영역으로부터 주입 영역이 아닌 영역으로의 이진 변화라기 보다는, 둥글거나, 곡선이거나, 및/또는 모서리에서의 주입 농도의 기울기를 가질 수 있다. 마찬가지로, 주입에 의해 형성된 매립 영역은, 주입에 의해 형성된 표면과 매립 영역 사이의 영역에 약간의 주입을 초래할 수 있다. 따라서, 도면에 도시된 영역은 본질적으로 개략적인 것이고, 그 형상들은 장치의 영역의 실제 형상을 예시하는 것이 아니고, 제한하려는 것도 아니다.
본 발명의 기술적 사상의 몇몇 실시예에 따른 전자/전기 장치 및/또는 다른 연관된 장치나 구성 요소는, 임의의 적절한 하드웨어, 펌 웨어(예를 들어, 주문형 집적 회로), 소프트웨어, 또는 소프트웨어, 펌 웨어 및 하드웨어의 조합을 이용하여 구현될 수 있다. 예를 들어, 이러한 장치들의 다양한 구성 요소는, 별개의 집적 회로 칩 또는 하나의 집접 회로 상에 형성될 수 있다. 또한, 이러한 장치들의 다양한 구성 요소는, 가요성 인쇄 회로 필름, TCP(tape carrier package), PCB(printed circuit board), 또는 하나의 기판 상에 구현될 수 있다. 나아가, 이러한 장치의 다양한 구성 요소는, 하나 이상의 컴퓨팅 장치에서 하나 이상의 프로세서에 의해 실행되고, 컴퓨터 프로그램 명령을 실행하고, 다양한 기능을 수행하기 위해 다른 시스템 구성 요소와 상호작용하는 프로그램 또는 스레드(thread)일 수 있다.
컴퓨터 프로그램 명령은 예를 들어, RAM과 같은 표준 메모리 장치를 이용하는 컴퓨팅 장치 내에 구현되는 메모리에 저장될 수 있다. 컴퓨터 프로그램 명령은 또한, 예를 들어, CD-ROM, 플래쉬 드라이브 등과 같은, 비일시적인 컴퓨터로 판독 가능한 매체에 저장될 수 있다. 또한, 통상의 기술자는, 다양한 컴퓨팅 장치의 기능은 하나의 컴퓨팅 장치로 결합 또는 통합될 수 있거나, 특정 컴퓨팅 장치의 기능은 본 발명의 기술적 사상의 범위 내에서 하나 이상의 다른 컴퓨팅 장치로 분산될 수 있음을 인식할 수 있을 것이다.
특별히 정의되지 않는 한, 본 명세서에서 사용된 모든 용어들은(기술 용어 및 과학 용어 포함), 본 발명의 속하는 기술분야에서 통상의 기술자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다. 일반적으로 사용되는 사전에 정의된 용어와 같은 용어는, 관련된 기술 및/또는 본 명세서와 관련하여 그 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의되지 않는 한, 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다는 것을 이해하여야 한다.
다양한 실시예에서, 장치 스트레스 시뮬레이션을 위한 시스템 및 방법은, 스트레스 평형 방정식에 대한 초기 값으로 분석 솔루션을 이용함으로써, 반도체 장치의 스트레스 프로파일을 시뮬레이션할 수 있다. 시스템은, 전위에 대한 분석 솔루션을 계산하기 위해 컴퓨팅 장치를 이용할 수 있다. 다양한 실시예에서, 시스템은, 유한 요소법(FEM; Finite Element Method) 또는 유한 체적 방법(FVM; Finite Volume Method) 스트레스 시뮬레이션을 수행하기 위한 초기 값으로, 계산된 분석 솔루션을 이용할 수 있다. 따라서, 시스템은 다양한 유형의 전위에 대한 스트레스를 정확하게 시뮬레이션할 수 있고, 다중 전위의 중첩을 허용할 수 있다.
다양한 실시예에서, 장치는 스트레스 프로파일을 생성하기 위해 시뮬레이션될 하나 이상의 구성 요소를 포함할 수 있다. 시뮬레이션될 각각의 개별적인 구성 요소에 대해, 모든 구성 요소가 정적(즉, 움직이지 않는 상태)이기 때문에, 알짜 힘(net force)은 0일 수 있다. 예를 들어, 식 1의 마스터 방정식(즉, 가상 작업 공식)은, 각 구성 요소에 대한 스트레스를 설명하는데 이용될 수 있다.
Figure pat00001
(식 1)
식 1에서, σ 는, 식 2와 식 3 중 어느 하나와 같을 수 있다.
Figure pat00002
(식 2)
Figure pat00003
(식 3)
다양한 실시예에서, σ는 시스템 상의 스트레스를 설명하는데 이용될 수 있다. u0는 변위를 나타낼 수 있다. σ*는, 다른 모든 비이완된 스트레스 소스(unrelaxed stress source)(예를 들어, 열 스트레스, 격자 부정합(mismatch) 스트레스)로 표시될 수 있다. D는 탄성 강성 텐서(elastic stiffness tensor)(예를 들어, 1차원의 스프링 상수)일 수 있다. B는 변형(예를 들어, 평형 격자 상수로부터의 상대적인 변화)을 생성기 위해 변위에 적용되는 미분 연산자일 수 있다.
도 1은 본 발명의 몇몇 기술적 사상의 실시예에 따른 전위 스트레스를 시뮬레이션하는 방법을 설명하기 위한 순서도이다.
도 1을 참조하면, 단계(S100)에서, 초기 스트레스 시뮬레이션을 수행하기 위해 도메인이 선택될 수 있다. 몇몇 실시예에서, 도메인(예를 들어, 분석 솔루션 도메인)은 큰 유한 요소법 도메인의 비교적 작은 서브 섹션인 유한 장치 영역일 수 있다. 정의된 도메인은 또한, 정의된 전위 및 스태킹 오류 영역(stacking fault regeion)을 둘러싸는 임의의 형상을 가질 수 있고, 최종 결과는 초기 도메인에 종속적이지 않을 수 있다.
도 2는 본 발명의 기술적 사상의 몇몇 실시예에 따른 분석 솔루션 도메인을 설명하기 위한 도면이다.
도 2를 참조하면, 확장된 유한 요소법 도메인(200)과 분석 솔루션 도메인(210)이 도 2에 도시된다. 몇몇 실시예에서, 확장된 유한 요소법 도메인(200)은 시뮬레이션될 장치의 하나 이상의 영역을 포함할 수 있다. 몇몇 실시예에서, 선택된 분석 솔루션 도메인(210)은, 확장된 유한 요소법 도메인(200)보다 상대적으로 작은 직사각형 형상을 가질 수 있다. 선택된 분석 솔루션 도메인(210)이 확장된 유한 요소법 도메인(200)에 비해 상대적으로 작은 경우, 경계 영역(220)이 존재할 수 있다.
경계 영역(220)에서, 전체 시스템의 스트레스의 평형을 유지하기 위해, 변위 연속(displacement continuation)이 실시되어야 할 수 있다. 변위의 연속적인 변화와 같은 다른 경계 조건은, 스트레스 이력을 보존하는데 이용될 수 있다. 예를 들어, 새롭게 시뮬레이션된 영역이 원래의 시뮬레이션된 영역의 상부에 증착되는 경우, 새롭게 증착된 영역은 스트레스가 없을 수 있고, 경계 영역(220)에서의 스트레스는 새로운 영역으로 인해 중단될 수 있다.
다시 도 1을 참조하면, 단계(S110)에서, 도메인을 위한 스트레스 프로파일의 시뮬레이션은, 초기 분석 솔루션을 계산함으로써 시작될 수 있다. 몇몇 실시예에서, 초기 분석 솔루션은 무한 매체(infinite medium)에서 시스템의 스트레스(변위, 스트레스) 및 초기 변위를 나타내는 쌍(u0, σ0)을 포함할 수 있다. 몇몇 실시예에서, 초기 쌍(ε0, σ0)은, ε0=Bu0일 때, (u0, σ0) 대신 이용될 수 있다.
도 3은 스트레스(σ) 및 변위(u) 각각에 대한 식을 설명하기 위한 도면이다.
도 3을 참조하면, 시스템은, 초기 분석 솔루션을 해결하기 위해 일반화된 방정식을 이용함으로써, 임의의 유형의 전위를 시뮬레이션하는데 이용될 수 있다. 예를 들어, 일반화된 방정식은, 곡선 전위(curved dislocation) 및 선형 전위를 해결하는데에 이용될 수 있다. 이러한 방정식은, 특정 유형의 전위를 해결하기 위해 단순화될 수 있다.
예를 들어, 몇몇 실시예에서, 초기 분석 솔루션은, 라인 전위를 위한 폐쇄형 분석 방정식을 해결하는 것에 의해 계산될 수 있다. 예를 들어, 스크류 전위(screw dislocation)를 시뮬레이션할 때, 스크류 전위를 위한 폐쇄형 방정식은 식 4, 식 5 및 식 6과 같이 나타날 수 있다.
Figure pat00004
(식 4)
Figure pat00005
(식 5)
Figure pat00006
(식 6)
몇몇 실시예에서, 에지(edge) 전위를 위한 폐쇄형 방정식은 식 7 내지 식 13과 같이 나타날 수 있다.
Figure pat00007
(식 7)
Figure pat00008
(식 8)
Figure pat00009
(식 9)
Figure pat00010
(식 10)
Figure pat00011
(식 11)
Figure pat00012
(식 12)
Figure pat00013
(식 13)
몇몇 실시예에서, 전위는 다양한 유형의 전위의 하이브리드(hybrid)일 수 있다. 예를 들어, 전위는, 하이브리드 에지/스크류 전위일 수 있다. 몇몇 실시예에서, 전위는 하이브리드 곡선/선형 전위일 수 있다. 이러한 예시들에서는, 스트레스(σ) 및 변위(u)에 대한 일반화된 식들이 이용될 수 있다.
단계(S120)에서, 초기 분석 솔루션을 해결한 후, 마스터 식(식 1)은 스트레스 프로파일을 생성하기 위해 완전한 유한 요소법/유한 체적 방법 도메인에 대해 평가될 수 있다. 결과는 플롯되어, 사용자에게 제공될 수 있다.
도 4a 및 도 4b는 본 발명의 기술적 사상의 몇몇 실시예에 따른 실리콘에서의 두 개의 전위의 시뮬레이션을 설명하기 위한 도면이다. 도 4a는 초기 분석 솔루션을 도시하고 있고, 도 4b는 최종 유한 요소법 솔루션을 도시하고 있다.
도 4a를 참조하면, 몇몇 실시예에서, 사용자는 시뮬레이션될 제1 전위(420) 및 제2 전위(430)를 포함하는 초기 분석 도메인(400)을 정의할 수 있다. 초기 분석 도메인(400)은 실리콘 영역을 포함할 수 있다. 초기 분석 솔루션은 변위(u) 솔루션(410) 및 스트레스(σ) 솔루션(440)을 포함할 수 있다.
도 4b를 참조하면, 몇몇 실시예에서, 시스템은 최종 유한 요소법 솔루션을 해결하기 위해, 도 4a의 초기 분석 솔루션을 이용할 수 있다. 시스템은, 질화물 영역을 포함하는 완전한 도메인(440)에 대해 해결될 수 있다. 원래의 도메인 경계를 통과한 전위의 변위는, 시뮬레이션된 영역(450)으로 계속될 수 있다.
도 5는 본 발명의 기술적 사상의 몇몇 실시예에 따른 전위의 중첩을 설명하기 위한 도면이다. 몇몇 실시예에서, 시스템은 다중 전위 또는 결함을 중첩(superimposing)하는데에 이용될 수 있다.
도 5를 참조하면, 몇몇 실시예에서, 전위 스트레스 시뮬레이터는 임의의 개수의 전위를 중첩하는데에 이용될 수 있다. 도 5는, 세 개의 예시(500, 510, 520)를 도시하고 있다. 상단 행의 예시 각각은 누락된 평면 유형을 포함할 수 있고, 하단 행의 예시 각각은 추가된 평면 유형을 포함할 수 있다.
제1 예시(500)의 상단 행은, 전위(502)로부터 표면으로 진행하는, 장치의 벌크에 위치한 누락된 평면 유형 전위(502)를 포함할 수 있다. 제1 예시(500)의 하부 행은, 전위(504)로부터 표면으로 진행하는, 추가된 평면 유형 전위(504)를 포함할 수 있다.
제2 예시(510)는, 도메인 내부의 종단된 누락 평면을 시뮬레이션하기 위해 누락된 평면 유형 전위(512)가 평면 근처에 추가된, 여분 평면(514)을 갖는 방법을 나타낼 수 있다. 이와 유사하게, 여분 평면 유형(516)은 누락된 평면 유형(518)에 의해 종단될 수 있다.
제3 예시(530)는, 두 개의 누락된 평면 유형 전위(예를 들어, 누락된 평면 유형 전위(502))를 서로 반대 방향으로 결합함으로써, 전위 코어 없는 완전히 누락된 평면(522)에 대한 시뮬레이션에 관한 것일 수 있다. 이와 유사하게, 제3 예시(530)의 하부 행은, 두 개의 여분 평면 유형 전위(예를 들어, 여분 평면 유형 전위(504))를 서로 반대 방향으로 결합함으로써, 임의의 전위 코어가 없는 도메인을 통과하는 완전한 여분 평면에 대한 시뮬레이션에 관한 것일 수 있다.
도 6은 본 발명의 기술적 사상의 몇몇 실시예에 따른 시뮬레이션 중첩 방법을 설명하기 위한 순서도이다. 도 7은 도 6의 방법을 수행한 결과를 설명하기 위한 도면이다.
도 6 및 도 7을 참조하면, 사용자는 중첩된 전위를 시뮬레이션하고자 할 수 있다.
단계(S600)에서, 사용자는 제1 도메인에서 제1 전위(700)(또는 다중 전위)를 제공할 수 있다.
단계(S610)에서, 변위(u)(720) 및 스트레스(σ)(730)를 위한 초기 분석 솔루션은 해결될 수 있다. 몇몇 실시예에서 사용자는, 전위에 대한 변위(u)(725) 및 스트레스(σ)(735)를 위한 유한 요소법 또는 유한 체적 방법을 찾도록 선택할 수 있다. 몇몇 실시예에서 사용자는, 결함 시뮬레이션을 스킵하고, 중첩된 전위를 추가하는 것으로 이동하도록 선택할 수 있다.
단계(S620)에서, 사용자는 제1 전위(700)에 중첩시키기 위한 제2 전위(710)(또는 전위의 그룹)을 제공할 수 있다. 제2 전위(710)는, 제1 전위(700)와 동일한 도메인에 있을 수 있다.
단계(S630)에서, 변위(u)(740) 및 스트레스(σ)(750)를 위한 초기 분석 솔루션은 제2 전위(710)에 대해 해결될 수 있다. 다시, 사용자는 제2 전위에 대한 변위(u)(745) 및 스트레스(σ)(755)를 위한 최종 유한 요소법 또는 유한 체적 방법 솔루션을 찾도록 선택할 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 다른 실시예에서는 사용자가 제2 전위에 대한 변위(u)(745) 및 스트레스(σ)(755)를 위한 최종 유한 요소법 또는 유한 체적 방법 솔루션을 찾도록 선택하지 않을 수도 있다.
단계(S640)에서, 변위(u)(720, 740) 및 스트레스(σ)(730, 750)를 위한 초기 분석 솔루션은, 변위(u)(760) 및 스트레스(σ)(770)를 위한 중첩된 초기 분석 솔루션을 해결하기 위해 추가될 수 있다.
단계(S650)에서, 변위(u)(765) 및 스트레스(σ)(775)최종 유한 요소법 또는 유한 체적 방법 솔루션은, 해결될 수 있다.
도 8a 및 도 8b는 본 발명의 기술적 사상의 몇몇 실시예에 따른 장치 스트레스 시뮬레이션 시스템에서 이용될 수 있는 컴퓨팅 장치(1500)의 블록도이다. 각 컴퓨팅 장치(1500)는, 중앙 처리 장치(1521) 및 주 메모리 장치(1522)를 포함할 수 있다.
도 8a를 참조하면, 컴퓨팅 장치(1500)는 또한, 저장 장치(1528), 착탈식 매체 인터페이스(1516), 네트워크 인터페이스(1518), 입/출력(I/O) 컨트롤러(1523), 하나 이상의 디스플레이 장치(1530c), 키보드(1530a) 및 마우스와 같은 포인팅 장치(1530b)를 포함할 수 있다. 저장 장치(1628)는 운영 시스템 및 소프트웨어를 위한 저장 장치를 포함할 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도 8b를 참조하면, 각 컴퓨팅 장치(1500)는 또한, 예를 들어, 중앙 처리 장치(1521)와 통신하는, 메모리 포트(1503), 브릿지(1570), 하나 이상의 추가적인 입/출력 장치(1530d, 1530e), 및 캐시 메모리(1540)를 포함할 수 있다. 입/출력 장치(1530a, 1530b, 1530d, 1530e)는 본 명세서에서 참조 번호 (1530)을 사용하여 총칭될 수 있다.
도 8b는 중앙 처리 장치(1521)가, 때때로 후면(backside) 버스라 지칭되는 제2 버스를 통해 캐시 메모리(1540)와 직접 통신하는 실시예를 도시한다. 몇몇 실시예에서, 중앙 처리 장치(1521)는 시스템 버스(1550)를 이용하여 캐시 메모리(1540)와 통신할 수 있다.
캐시 메모리(1540)는, 주 메모리 장치(1522)보다 더 빠른 응답 시간을 가질 수 있다.
도 8a를 참조하면, 중앙 처리 장치(1521)는 로컬 시스템 버스(1550)를 통해 다양한 입/출력 장치(1530)와 통신할 수 있다. 다양한 버스는 로컬 시스템 버스(1550)로 이용될 수 있다. 예를 들어, 로컬 시스템 버스(1550)는, VESA(Video Electronics Standards Association) 로컬 버스(VLB; VESA Local Bus), ISA(Industry Standard Architecture) 버스, EISA(Extended Industry Standard Architecture) 버스, MCA(MicroChannel Architecture) 버스, PCI(Peripheral Component Interconnect) 버스, PCI-X(PCI Extended) 버스, PCI 익스프레스 버스 및 NuBus 중 어느 하나일 수 있다.
입/출력 장치가 디스플레이 장치(1530c)인 실시예에서, 중앙 처리 장치(1521)는 AGP(Advanced Graphics Port)를 통해 디스플레이 장치(1530c)와 통신할 수 있다.
도 8b는 중앙 처리 장치(1521)가 입/출력 장치(1530e)와 직접 통신하는 컴퓨팅 장치(1500)를 도시한다. 도 8b는 또한, 중앙 처리 장치(1521)가 시스템 버스(1550)를 이용하여 입/출력 장치(1530d)와 통신하면서, 입/출력 장치(1530e)와는 직접적으로 통신하는, 로컬 버스와 직접 통신이 혼합된 실시예를 도시한다.
다양한 입/출력 장치(1530)는, 컴퓨팅 장치(1500)에 존재할 수 있다. 입력 장치는, 하나 이상의 키보드(1530a), 마우스, 트랙 패드, 트랙볼, 마이크로폰, 및 드로잉 태블릿을 포함할 수 있다. 출력 장치는, 비디오 디스플레이 장치(1530c), 스피커, 및 프린터를 포함할 수 있다.
도 8a에 도시된 입/출력 컨트롤러(1523)는, 입/출력 장치(1530)를 제어할 수 있다. 입/출력 컨트롤러(1523)는, 예를 들어, 키보드(1530a) 및 포인팅 장치(1530b)(예를 들어, 마우스 또는 광학 펜)와 같은 하나 이상의 입/출력 장치들을 제어할 수 있다.
컴퓨팅 장치(1500)는, 예를 들어, 플로피 디스크 드라이브, CD-ROM 드라이브, DVD-ROM 드라이브, 다양한 포맷의 테이프 드라이브, USB 포트, 보안 디지털 또는 COMPACT FLASHTM 메모리 카드 포트, 또는 읽기 전용 매체로부터 데이터를 읽기에 적합한 다른 장치, 또는 읽기-쓰기 가능한 매체에 데이터를 쓰거나 읽는데 적합한 다른 장치일 수 있다.
입/출력 장치(1530)는 시스템 버스(1550) 및 탈착식 매체 인터페이스(1516) 사이의 브리지(bridge)일 수 있다.
탈착식 매체 인터페이스(1516)는, 예를 들어, 소프트웨어 및 프로그램을 설치하기 위해 이용될 수 있다.
컴퓨팅 장치(1500)는, 예를 들어, 하나 이상의 하드 디스크 드라이브 또는 하드 디스크 드라이브 어레이와 같은, 운영 시스템 및 다른 연관된 소프트웨어를 저장하고, 어플리케이션 소프트웨어 프로그램을 저장하기 위한, 저장 장치(1528)를 더 포함할 수 있다. 선택적으로, 탈착식 매체 인터페이스(1516)는 또한, 저장 장치로 이용될 수 있다. 예를 들어, 운영 시스템 및 소프트웨어는, 예를 들어, 부팅 CD와 같은, 부팅 가능한 매체에서 실행될 수 있다.
몇몇 실시예에서, 컴퓨팅 장치(1500)는 각각이 동일하거나 상이한 유형 및/또는 형태일 수 있는 다수의 디스플레이 장치(1530c)와 연결되거나, 다수의 디스플레이 장치(1530c)를 포함할 수 있다. 입/출력 장치(1530) 및/또는 입/출력 컨트롤러(1523) 중 어느 것은, 적절한 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합의 임의의 유형 및/또는 형태를 포함하거나, 컴퓨팅 장치(1500)에 의한 다수의 디스플레이 장치(1530c)의 사용을 포함할 수 있다.
예를 들어, 컴퓨팅 장치(1500)는 다수의 디스플레이 장치(1530c)를 인터페이스, 통신, 연결 또는 사용하기 위한, 비디오 어댑터, 비디오 카드, 드라이버 및/또는 라이브러리의 임의의 유형 및/또는 형태를 포함할 수 있다. 몇몇 실시예에서, 비디오 어댑터는, 다수의 디스플레이 장치(1530c)에 인터페이스하기 위한 다수의 커넥터를 포함할 수 있다. 몇몇 실시예에서, 컴퓨팅 장치(1500)는, 하나 이상의 디스플레이 장치(1530c)와 연결된 각 비디오 어댑터를 갖는 다수의 비디오 어댑터를 포함할 수 있다.
몇몇 실시예에서, 컴퓨팅 장치(1500)의 운영 시스템의 일부는, 다수의 디스플레이 장치(1530c)를 사용하도록 구성될 수 있다. 몇몇 실시예에서, 하나 이상의 디스플레이 장치(1530c)는, 예를 들어, 네트워크를 통해 컴퓨팅 장치(1500)와 연결된 하나 이상의 다른 컴퓨팅 장치에 의해 제공될 수 있다.
이러한 실시예들은, 컴퓨팅 장치(1500)를 위한 제2 디스플레이 장치(1530c)로서, 다른 컴퓨팅 장치의 디스플레이 장치를 이용하도록 설계되고 디자인된 임의의 유형의 소프트웨어를 포함할 수 있다. 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자는, 컴퓨팅 장치(1500)가 다수의 디스플레이 장치(1530c)를 갖도록 구성될 수 있는, 다양한 방법 및 실시예를 인식하고 있을 것이다.
도 8a 및 도 8b에 도시된 종류의 컴퓨팅 장치(1500)는, 작업 스케쥴링을 제어하고 시스템 자원에 대한 액세스를 하는 운영 시스템의 제어 하에서 동작할 수 있다. 컴퓨팅 장치(1500)는 임의의 운영 시스템, 임의의 내장형 운영 시스템, 임의의 실시간 운영 시스템, 임의의 오픈 소스 운영 시스템, 임의의 독점 운영 시스템, 모바일 컴퓨팅 장치를 위한 임의의 운영 시스템 또는 컴퓨팅 장치 상에서 실행될 수 있는 임의의 다른 운영 시스템을 운영할 수 있고, 본 명세서에서 설명된 동작들을 수행할 수 있다.
컴퓨팅 장치(1500)는 워크스테이션, 데스크탑 컴퓨터, 랩탑 또는 노트북 컴퓨터, 서버 머신, 핸드헬드(handheld) 컴퓨터, 이동 전화 또는 다른 휴대용 통신 장치, 미디어 재생 장치, 게임 시스템, 모바일 컴퓨팅 장치, 또는 임의의 다른 유형 및/또는 본 명세서에 기재된 동작을 수행하기에 충분한 메모리 용량 및 프로세서 전력을 갖는 통신 가능한 매체 장치, 텔레커뮤니케이션 또는 컴퓨팅의 임의의 유형 및/또는 형태일 수 있다.
몇몇 실시예에서, 컴퓨팅 장치(1500)는, 장치와 일치하는 입력 장치, 운영 시스템 및 다른 프로세서를 포함할 수 있다.
도 8c 및 도 8d 각각은, 도 8a 및 도 8b의 중앙 처리 장치(1521)를 설명하기 위한 블록도이다.
도 8c에 도시된 바와 같이, 중앙 처리 장치(1521)는 다수의 프로세서(P1, P2, P3, P4)를 포함할 수 있다. 중앙 처리 장치(1521)는 명령의 동시 실행 또는 하나 이상의 데이터 조각에서 하나의 명령을 동시에 실행하는 것이 가능할 수 있다. 몇몇 실시예에서, 컴퓨팅 장치(1500)는 하나 이상의 코어를 갖는 병렬 프로세서를 포함할 수 있다.
몇몇 실시예에서, 컴퓨팅 장치(1500)는 단일 글로벌 어드레스 공간으로서 모든 이용가능한 메모리를 액세스하는, 다수의 프로세서 코어 및/또는 다수의 프로세서를 갖는 공유 메모리 병렬 장치일 수 있다. 몇몇 실시예에서, 컴퓨팅 장치(1500)는, 각 로컬 메모리만 액세스하는 다수의 프로세서를 갖는 분산 메모리 병렬 장치일 수 있다. 몇몇 실시예에서, 컴퓨팅 장치(1500)는 프로세서의 서브셋 또는 특정 프로세서에 의해서만 액세스될 수 있는 몇몇 메모리 및 공유된 몇몇 메모리를 모두 포함할 수 있다.
몇몇 실시예에서, 중앙 처리 장치(1521)는, 두 개 이상의 독립된 프로세서가 단일 패키지, 예를 들어, 단일 집적 회로로 결합할 수 있는, 멀티 코어 마이크로프로세서를 포함할 수 있다.
도 8d는, 컴퓨팅 장치(1500)가 적어도 하나의 중앙 처리 장치(1521) 및 적어도 하나의 그래픽 처리 장치(1521')를 포함하는 것을 도시한다.
몇몇 실시예에서, 중앙 처리 장치(1521)는 단일 명령, 다중 데이터(SIMD) 기능, 예를 들어, 다수의 데이터 조각들에 대한 단일 명령을 동시에 실행하는 것을 제공할 수 있다. 몇몇 실시예에서, 중앙 처리 장치(1521)의 몇몇 프로세서는, MIMD(Multiple Instruction, Multiple Data)와 같은, 데이터의 다수의 조각 상에서 다수의 명령을 동시에 실행하는 기능을 제공할 수 있다. 몇몇 실시예에서, 중앙 처리 장치(1521)는 단일 장치에서 SIMD 및 MIMD 코어의 임의의 조합을 사용할 수 있다.
컴퓨팅 장치(1500)는, 예를 들어, 표준 전화선, LAN(local-area network), 또는 WAN(wide area network) 링크, 프로드밴드 커넥션, 무선 연결, 또는 전술한 것들의 모든 또는 임의의 조합을 포함하는 다양한 커넥션을 통해, 네트워크(1504)에 인터페이스하기 위한 네트워크 인터페이스(1518)를 포함할 수 있다. 커넥션들은, 다양한 통신 프로토콜을 이용하여 구현될 수 있다.
몇몇 실시예에서, 컴퓨팅 장치(1500)는 예를 들어, SSL(Secure Socket Layer) 또는 TLS(Transport Layer Security)와 같은 터널링 프로토콜 또는 게이트웨이의 임의의 유형 및/또는 형태를 통해, 다른 컴퓨팅 장치와 통신할 수 있다.
네트워크 인터페이스(1518)는 예를 들어, 컴퓨팅 장치(1500)를 본 명세서에 기재된 동작 및 통신이 가능한 임의의 유형의 네트워크와 인터페이스하기에 적합한, 네트워크 인터페이스 카드와 같은 내장형 네트워크 어댑터를 포함할 수 있다. 입/출력 장치(1530)는 시스템 버스(1550)와 외부 통신 버스 사이의 브리지일 수 있다.
따라서, 상술한 본 발명의 기술적 사상의 몇몇 실시예는, 반도체 장치 스트레스 시뮬레이션 시스템을 제공할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
200: 확장된 유한 요소법 도메인 210: 분석 솔루션 도메인
220: 경계 영역

Claims (20)

  1. 메모리; 및
    프로세서를 포함하고,
    상기 프로세서는, 상기 프로세서에 의해 실행될 때 상기 메모리로부터 명령을 실행하고,
    상기 프로세서는, 분석 솔루션 도메인에서 초기 변위 및 초기 스트레스에 대한 초기 분석 솔루션을 계산하고,
    스트레스 평형 방정식의 초기 값으로, 상기 초기 변위 및 상기 초기 스트레스를 이용하여, 확장된 도메인에 대한 스트레스 프로필을 시뮬레이션하는 스트레스 시뮬레이션 시스템.
  2. 제 1항에 있어서,
    상기 분석 솔루션 도메인은, 적어도 하나의 전위를 포함하는 스트레스 시뮬레이션 시스템.
  3. 제 2항에 있어서,
    상기 적어도 하나의 전위는, 곡선 전위(curved dislocation)를 포함하고,
    상기 초기 분석 솔루션은, 상기 곡선 전위에 대해 계산되는 스트레스 시뮬레이션 시스템.
  4. 제 2항에 있어서,
    상기 적어도 하나의 전위는 스크류 전위(screw dislocation)를 포함하고,
    상기 초기 분석 솔루션은 상기 스크류 전위에 대해 계산되는 스트레스 시뮬레이션 시스템.
  5. 제 2항에 있어서,
    상기 적어도 하나의 전위는 에지 전위(edge dislocation)를 포함하고,
    상기 초기 분석 솔루션은 상기 에지 전위에 대해 계산되는 스트레스 시뮬레이션 시스템.
  6. 제 2항에 있어서,
    상기 적어도 하나의 전위는 하이브리드 전위(hybrid dislocation)를 포함하고,
    상기 초기 분석 솔루션은 상기 하이브리드 전위에 대해 계산되는 스트레스 시뮬레이션 시스템.
  7. 제 1항에 있어서,
    상기 스트레스 평형 방정식은, 유한 요소법 스트레스 평형 방정식(finite element method stress equilibration equation)을 포함하는 스트레스 시뮬레이션 시스템.
  8. 제 7항에 있어서,
    상기 스트레스 평형 방정식은,
    Figure pat00014
    에 의해 정의되는 스트레스 시뮬레이션 시스템.
  9. 제 1항에 있어서,
    상기 스트레스 평형 방정식은, 유한 체적 방법 스트레스 평형 방정식(finite volume method stress equilibration equation)을 포함하는 스트레스 시뮬레이션 시스템.
  10. 제 1항에 있어서,
    상기 스트레스 평형 방정식은, 전위에 대한 연속적인 변위 조건을 갖는 스트레스 시뮬레이션 시스템.
  11. 제 1항에 있어서,
    상기 분석 솔루션 도메은, 상기 확장된 도메인보다 작은 스트레스 시뮬레이션 시스템.
  12. 프로세서가, 분석 솔루션 도메인을 수신하고,
    상기 프로세서가, 상기 분석 솔루션 도메인에서, 초기 변위 및 초기 스트레스에 대한 초기 분석 솔루션을 계산하고,
    상기 프로세서가, 유한 요소법 스트레스 평형 방정식의 초기 값으로, 상기 초기 변위 및 상기 초기 스트레스를 이용하여 확장된 도메인에 대한 스트레스 프로파일을 생성하는 것을 포함하는 장치에서 스트레스를 계산하는 방법.
  13. 제 12항에 있어서,
    상기 분석 솔루션 도메인은, 적어도 하나의 전위를 포함하는 장치에서 스트레스를 계산하는 방법.
  14. 제 12항에 있어서,
    상기 분석 솔루션 도메인은 무한 매체(infinite medium)를 포함하는 장치에서 스트레스를 계산하는 방법.
  15. 제 12항에 있어서,
    상기 유한 요소법 스트레스 평형 방정식은
    Figure pat00015
    인 장치에서 스트레스를 계산하는 방법.
  16. 제 12항에 있어서,
    상기 초기 분석 솔루션은, 곡선 전위(curved dislocation)에 대해 계산되는 장치에서 스트레스를 계산하는 방법.
  17. 제 12항에 있어서,
    상기 초기 분석 솔루션은, 스크류 전위(screw dislocation)에 대해 계산되는 장치에서 스트레스를 계산하는 방법.
  18. 제 12항에 있어서,
    상기 초기 분석 솔루션은, 에지 전위(edge dislocation)에 대해 계산되는 장치에서 스트레스를 계산하는 방법.
  19. 제 12항에 있어서,
    상기 프로세서가, 제2 분석 솔루션 도메인에서, 제2 초기 변위 및 제2 초기 스트레스에 대한 제2 초기 분석 솔루션을 계산하고,
    상기 프로세서가, 상기 유한 요소법 스트레스 평형 방정식의 초기값으로, 상기 제2 초기 변위 및 상기 제2 초기 스트레스를 이용하여, 제2 확장된 도메인에 대한 제2 스트레스 프로파일을 시뮬레이션하고,
    상기 프로세서가, 상기 스트레스 프로파일에 상기 제2 스트레스 프로파일을 중첩하여, 중첩된 스트레스 프로파일을 생성하는 것을 포함하는 장치에서 스트레스를 계산하는 방법.
  20. 프로세서가, 적어도 하나의 전위를 포함하는 분석 솔루션 도메인을 수신하고,
    상기 프로세서가, 상기 분석 솔루션 도메인에서, 초기 변위 및 초기 스트레스에 대한 초기 분석 솔루션을 계산하고,
    상기 프로세서가, 유한 요소법 스트레스 평형 방정식의 초기값으로, 상기 초기 변위 및 상기 초기 스트레스를 이용하여 확장된 도메인에 대한 스트레스 프로파일을 생성하는 것을 포함하는 장치에서 스트레스를 계산하는 방법.
KR1020180019203A 2017-11-20 2018-02-19 스트레스 시뮬레이션 시스템 및 장치에서 스트레스를 계산하는 방법 KR102452728B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762588875P 2017-11-20 2017-11-20
US62/588,875 2017-11-20
US15/875,916 2018-01-19
US15/875,916 US20190155971A1 (en) 2017-11-20 2018-01-19 Device dislocation stress simulation

Publications (2)

Publication Number Publication Date
KR20190058235A true KR20190058235A (ko) 2019-05-29
KR102452728B1 KR102452728B1 (ko) 2022-10-06

Family

ID=66532358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180019203A KR102452728B1 (ko) 2017-11-20 2018-02-19 스트레스 시뮬레이션 시스템 및 장치에서 스트레스를 계산하는 방법

Country Status (4)

Country Link
US (1) US20190155971A1 (ko)
KR (1) KR102452728B1 (ko)
CN (1) CN109815517A (ko)
TW (1) TW201923634A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115544940B (zh) * 2022-12-01 2023-03-21 全芯智造技术有限公司 位错仿真方法及装置、可读存储介质、终端

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040194556A1 (en) * 2003-04-03 2004-10-07 Intel Corporation Characterizing in-situ deformation of hard pellicle during fabrication and mounting with a sensor array
US20060206295A1 (en) * 2000-10-26 2006-09-14 Vextec Corporation Method and apparatus for predicting the failure of a component
JP2007229784A (ja) * 2006-03-02 2007-09-13 Unipres Corp プレス金型修正形状データの作成方法
KR20130137557A (ko) * 2012-06-07 2013-12-17 다솔 시스템즈 시뮬리아 코포레이션 확장 유한 요소법에 의한 수압 파쇄 시뮬레이션
KR20160131922A (ko) * 2015-05-06 2016-11-16 리버모어 소프트웨어 테크놀로지 코퍼레이션 금속 넥킹 파손을 겪을 것으로 예상되는 구조의 시간-전진 수치적 시뮬레이션을 행하기 위한 방법 및 시스템

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2690902B2 (ja) * 1986-07-23 1997-12-17 株式会社日立製作所 ウエハ面内熱応力転位発生抑制方法
JPH0774164A (ja) * 1993-07-02 1995-03-17 Hitachi Ltd 半導体メモリ装置及びその製造方法
JP4550453B2 (ja) * 2004-03-23 2010-09-22 株式会社東芝 工程管理システム、及び工程管理方法
US7707018B2 (en) * 2004-12-14 2010-04-27 Schlumberger Technology Corporation Finite volume method system and program storage device for linear elasticity involving coupled stress and flow in a reservoir simulator
JP2009281782A (ja) * 2008-05-20 2009-12-03 Nippon Steel Corp 残留応力分布予測方法、転位密度予測方法、残留応力分布予測装置、転位密度予測装置、プログラム及び記録媒体
CN103177134A (zh) * 2011-12-22 2013-06-26 北京邮电大学 抑制异变外延生长中贯穿位错的结构与方法
KR102294323B1 (ko) * 2014-07-09 2021-08-26 삼성전자주식회사 스트레스 검출 방법, 컴팩트 모델 트레이닝 방법, 스트레스 완화 방법 및 컴퓨팅 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060206295A1 (en) * 2000-10-26 2006-09-14 Vextec Corporation Method and apparatus for predicting the failure of a component
US20040194556A1 (en) * 2003-04-03 2004-10-07 Intel Corporation Characterizing in-situ deformation of hard pellicle during fabrication and mounting with a sensor array
JP2007229784A (ja) * 2006-03-02 2007-09-13 Unipres Corp プレス金型修正形状データの作成方法
KR20130137557A (ko) * 2012-06-07 2013-12-17 다솔 시스템즈 시뮬리아 코포레이션 확장 유한 요소법에 의한 수압 파쇄 시뮬레이션
KR20160131922A (ko) * 2015-05-06 2016-11-16 리버모어 소프트웨어 테크놀로지 코퍼레이션 금속 넥킹 파손을 겪을 것으로 예상되는 구조의 시간-전진 수치적 시뮬레이션을 행하기 위한 방법 및 시스템

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A.Vattre 외 6명, "Modelling crystal plasticity by 3D dislocation dynamics and the finite element method: The Discrete-Continuous Model revisited", Journal of the Mechanics and Physics of Solids Volume 63, 2014.02., pp491-505. 1부.* *
Shengxu Xia, "CONTINUUM DISLOCATION DYNAMICS MODELING OF THE DEFORMATION OF FCC SINGLE CRYSTALS", Purdue University, 2016.01., pp1-154. 1부.* *
V. A. LUBARDA 외 2명, "AN ANALYSIS OF EQUILIBRIUM DISLOCATION DISTRIBUTIONS", Acta metall, mater. Vol. 41, No. 2, 1993.02., pp625-642. 1부.* *

Also Published As

Publication number Publication date
US20190155971A1 (en) 2019-05-23
TW201923634A (zh) 2019-06-16
KR102452728B1 (ko) 2022-10-06
CN109815517A (zh) 2019-05-28

Similar Documents

Publication Publication Date Title
JP6220882B2 (ja) 自己テスト型グラフィックコンポーネントアルゴリズム仕様
US9171124B2 (en) Parasitic extraction in an integrated circuit with multi-patterning requirements
JP2009098891A (ja) シミュレーション装置、シミュレーションプログラム、シミュレーションプログラムが格納された記録媒体およびシミュレーション方法
US8397190B2 (en) Method for manipulating and repartitioning a hierarchical integrated circuit design
US10140399B2 (en) Corner database generator
US10670515B2 (en) Detecting edge cracks
CN117667655A (zh) 验证系统、验证方法、电子设备以及存储介质
US10176288B1 (en) System and method for placing components in an electronic circuit design
US6496964B2 (en) Method for designing semiconductor device
KR20190058235A (ko) 스트레스 시뮬레이션 시스템 및 장치에서 스트레스를 계산하는 방법
JP2007199961A (ja) 有限要素法解析モデルの解析方法、解析システム、及び解析プログラム
US10423752B2 (en) Semiconductor package metal shadowing checks
US9317644B2 (en) Generating capacitance look-up tables for wiring patterns in the presence of metal fills
US11030362B2 (en) Modeling and cooperative simulation of systems with interdependent discrete and continuous elements
WO2023213094A1 (zh) 应用于集成电路器件的数据区域动态选取方法、系统、设备和计算机可读存储介质
US20230237228A1 (en) Computer readable recording medium with stored program and method of extracting parasitic parameters of a 3d ic thereof
US11720726B1 (en) Systems and methods of simulating drop shock reliability of solder joints with a multi-scale model
CN106457331A (zh) 采用多个因素的组合来执行和通知金属板仿真
US10540472B2 (en) Dynamic power integrity and simulation for PCB design
US8875069B1 (en) System and method for generating constrained random values associated with an electronic design
CN116451625B (zh) 用于rtl和带sdf网表的联合仿真的装置和方法
CN109901054A (zh) 定浮点转换电路的功能覆盖率模型测试点提取方法及系统
CN111814237B (zh) 基于Revit基建模型的插件的坐标输出方法及装置
US11803686B2 (en) Selective exposure of standard cell output nets for improved routing solutions
US20230297739A1 (en) Simulating particle dynamics

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant