KR20190052611A - 구리 전기도금 조성물 및 기판상에 구리를 전기도금하는 방법들 - Google Patents

구리 전기도금 조성물 및 기판상에 구리를 전기도금하는 방법들 Download PDF

Info

Publication number
KR20190052611A
KR20190052611A KR1020180127907A KR20180127907A KR20190052611A KR 20190052611 A KR20190052611 A KR 20190052611A KR 1020180127907 A KR1020180127907 A KR 1020180127907A KR 20180127907 A KR20180127907 A KR 20180127907A KR 20190052611 A KR20190052611 A KR 20190052611A
Authority
KR
South Korea
Prior art keywords
copper
electroplating
substrate
photoresist
column
Prior art date
Application number
KR1020180127907A
Other languages
English (en)
Other versions
KR102241086B1 (ko
Inventor
포크흐렐 라비
Original Assignee
롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 filed Critical 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨
Publication of KR20190052611A publication Critical patent/KR20190052611A/ko
Application granted granted Critical
Publication of KR102241086B1 publication Critical patent/KR102241086B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

기판상에 균일한 형태를 갖는 구리의 전기도금을 가능하게 할 수 있도록 디이미다졸 화합물을 포함하는 구리 전기도금 조성물, 상기 조성물 및 포토레지스트 정의된 특징부의 구리 전기도금을 가능하게 하는 방법들이 제공된다. 이러한 특징부는 기둥, 본드 패드 및 라인 스페이스 특징부가 포함된다.

Description

구리 전기도금 조성물 및 기판상에 구리를 전기도금하는 방법들{COPPER ELECTROPLATING COMPOSITIONS AND METHODS OF ELECTROPLATING COPPER ON SUBSTRATES}
본 발명은 구리 전기도금 조성물 및 기판상에 구리를 전기도금하는 방법에 관한 것이다. 상기 구리 전기도금 조성물은 균일한 형태를 갖는 구리 증착을 제공하기 위해 디이미다졸 화합물을 포함한다. 보다 구체적으로, 본 발명은 구리 전기도금 조성물 및 기판상에 구리를 전기도금하는 방법에 관한 것으로, 구리 전기도금 조성물은 균일한 형태를 갖는 구리 증착을 제공하는 디이미다졸 화합물을 포함하며, 구리 전기도금 조성물 및 구리 전기도금 방법은 전기도금 포토레지스트 정의된 특징부에 사용될 수 있다.
포토레지스트 정의된 특징부에는 집적 회로 칩 및 인쇄 회로 기판용 구리 기둥 및 본드 패드와 라인 스페이스 특징부와 같은 재배선층 배선이 포함된다. 이 특징부는 종종 패키징 기술에서 다이라고 하는 반도체 웨이퍼 칩 또는 에폭시/유리 인쇄 회로 기판과 같은 기판에 포토레지스트가 도포되는 리소그래피 공정에 의해 형성된다. 일반적으로, 포토레지스트는 기판의 표면에 도포되고, 패턴을 갖는 마스크가 포토레지스트에 덮힌다. 마스크를 갖는 기판은 UV 광과 같은 방사선에 노출된다. 전형적으로, 방사선에 노출된 포토레지스트의 부분은 현상되거나 제거되어 기판의 표면을 노출시킨다. 회로 라인 패턴 또는 개구의 벽을 형성하는 기판상에 노광되지 않은 포토레지스트가 남겨진 상태로, 마스크의 특정 패턴에 따라, 회로 라인 또는 개구의 윤곽이 형성될 수 있다. 기판의 표면은 기판의 표면을 도전성으로 할 수 있는 금속 시드층 또는 다른 도전성 금속 또는 금속 합금 재료를 포함한다. 패터닝된 포토레지스트를 갖는 기판을 금속 전기도금조, 전형적으로 구리 전기도금조에 침지시키고, 기둥, 본드 패드 또는 회로 라인, 즉 라인 스페이스 특징부와 같은 특징부를 형성하기 위해, 금속을 회로 라인 패턴 또는 개구에 전기도금한다. 전기도금이 완료되면, 포토레지스트의 나머지 부분은 스트리핑 용액으로 기판으로부터 스트리핑되고, 포토레지스트 정의된 특징부를 갖는 기판이 추가로 처리된다.
구리 기둥과 같은 기둥은 일반적으로 기둥이 도금된 반도체 칩과 기판 사이의 전기 전도뿐만 아니라 접착을 가능하게 하기 위해 솔더로 덮어진다(솔더 캡핑). 이러한 장치는 첨단 패키징 기술에서 찾아볼 수 있다. 솔더 캡핑된 구리 기둥 아키텍처는 솔더 범핑 (solder bumping)과 비교하여 향상된 입/출력 (I/O) 밀도로 인해 첨단 패키징 어플리케이션에서 빠르게 성장하고 있다. 리플로우 불가능한 구리 기둥 및 리플로우 가능한 솔더 캡의 구조를 갖는 구리 기둥 범프는 다음과 같은 이점을 갖는다. (1) 구리는 전기 저항이 낮고 전류 밀도가 높다. (2) 구리의 열 전도성은 솔더 범프의 열 전도성보다 3 배 이상 높다. (3) 신뢰성 문제를 야기할 수 있는 전통적인 BGA CTE (볼 그리드 어레이 열팽창 계수) 불일치 문제를 개선할 수 있다. (4) 구리 기둥은 리플로우 동안 붕괴되지 않아, 스탠드 오프 높이를 손상시키지 않으면서 매우 미세한 피치를 허용한다.
모든 구리 기둥 범프 제조 공정 중에서 전기도금은 상업적으로 가장 실용적인 공정이다. 실제 산업 생산에서 비용 및 공정 조건을 고려할 때 전기도금은 양산성을 제공하며 구리 기둥을 형성한 후 구리 기둥의 표면 형태를 변경하는 연마 또는 부식 공정이 없다. 따라서 전기도금으로 매끄러운 표면 형태를 얻는 것이 특히 중요하다. 구리 기둥을 전기 도금하는데 이상적인 구리 전기도금 화학 및 방법은 우수한 균일성, 평평한 기둥 모양 및 솔더로 리플로우한 후 빈 공간 없는 금속간 계면을 갖는 증착물을 산출하고, 높은 웨이퍼 침투를 가능하게 하는 높은 증착 속도로 도금할 수 있다. 그러나 이러한 도금 화학 및 방법의 개발은 일반적으로 한 속성의 개선이 다른 속성을 희생하여 이루어지기 때문에 당 업계의 과제이다. 구리 기둥 기반 구조는 이미 스마트 폰 및 PC와 같은 소비자 제품에 사용하기 위해 다양한 제조업체에서 사용하고 있다. WLP (Wafer Level Processing)가 지속적으로 발전하여 구리 기둥 기술을 채택함에 따라 구리 도금조에 대한 수요가 증가하고 신뢰할 수 있는 구리 기둥 구조를 생산할 수 있는 고급 기능을 갖춘 방법이 늘어날 것이다.
형태학의 유사한 문제는 또한 재배선층 배선의 금속 전기도금과 직면하게 된다. 본드 패드 및 라인 스페이스 특징부의 형태에 결함이 있으면 첨단 패키징 제품의 성능을 저하시킨다. 따라서, 균일한 형태를 가지며 포토레지스트 정의된 특징부의 형성에서 구리를 전기 도금하는데 사용될 수 있는 구리 증착물을 제공하는 구리 전기도금 조성물 및 구리 전기도금 방법에 대한 필요성이 존재한다.
본 발명은 구리 이온의 하나 이상의 공급원; 하나 이상의 전해질; 하나 이상의 가속기; 하나 이상의 서프레서; 및 하기 화학식을 갖는 하나 이상의 디이미다졸 화합물을 포함하는 조성물을 포함한다:
Figure pat00001
(I)
식 중 R1, R2, R3 및 R4는 독립적으로 수소; 선형 또는 분지형 (C1-C4)알킬; 및 페닐로부터 선택된다.
본 발명은 또한, 다음의 방법을 포함한다:
a) 기판을 제공하는 단계;
b) 구리 이온의 하나 이상의 공급원; 하나 이상의 전해질; 하나 이상의 가속기; 하나 이상의 서프레서; 및 하기 화학식을 갖는 하나 이상의 디이미다졸 화합물:을 포함하는 구리 전기도금 조성물을 제공하는 단계;
Figure pat00002
(I)
여기서, R1, R2, R3 및 R4는 독립적으로 수소; 선형 또는 분지형 (C1-C4) 알킬; 및 페닐로부터 선택된다.
c) 구리 전기도금 조성물을 기판에 도포하는 단계; 및
d) 구리 전기도금 조성물로 기판상에 균일한 형태를 갖는 구리를 전기도금하는 단계를 포함한다.
본 발명의 구리 전기도금 조성물은 균일한 형태를 갖는 구리 증착물을 가능하게 하고, 기판상에 포토레지스트 특징부를 구리 전기도금하는데 사용될 수 있다. 본 발명의 구리 전기도금 조성물 및 방법으로 전기도금된 포토레지스트 특징부는 실질적으로 균일한 형태를 가지며 실질적으로 노듈이 없다. 구리 기둥 및 본드 패드와 같은 포토레지스트 특징부는 실질적으로 평평한 프로파일을 갖는다.
도 1은 1,5-디하이드로 벤조[1,2-d: 4,5-d ']디이미다졸을 함유하는 본 발명의 구리 전기도금조로부터 전기도금된 50㎛ 직경 x 30㎛ 높이의 구리 기둥의 50 배 확대된 3D 이미지이다.
도 2는 3,3 '-(에탄 -1,2- 디일)비스(1-(2-하이드 록시 에틸)-1H-이미다졸 -3-이움)클로라이드)를 함유하는 비교 구리 전기도금조에서 전기도금된 50μm 직경 x 30μm 높이의 구리 기둥의 50 배 확대된 3D 이미지이다.
본 명세서 전반에 걸쳐서 사용된 다음의 약어는 문맥에 달리 지시되지 않는한 다음의 의미를 갖는다: A = 암페어; A/dm2 = 평방 데시 메터 당 암페어 수 = ASD; °C = 섭씨 온도; UV = 자외선; g = 그램; ppm = 백만 분율 = mg/L; L = 리터, μm = 마이크론 = 마이크로 미터; mm = 밀리미터; cm = 센티미터; DI = 탈 이온화; mL = 밀리리터; mol = 몰; mmol = 밀리몰; Mw = 중량 평균 분자량; Mn = 수 평균 분자량; 3D = 3 차원; FIB = 포커스 이온 빔; WID = 다이 내; % WID = 다이 내의 기둥의 높이 균일 성의 척도. TIR = 총 표시 런아웃 = 전체 표시기 판독 값 = 전체 표시기 동작 = FIM; RDL = 재배선층.
본 명세서 전반에 걸쳐서, "도금"이란 용어는 구리 전기도금을 의미한다. "증착"및 "도금"은 본 명세서에서 상호 교환하여 사용된다. "가속기"는 전기도금 조의 도금 속도를 증가시키는 유기 첨가제를 지칭하다. "서프레서"는 전기도금시 금속의 도금 속도를 억제하는 유기 첨가제를 의미하다. "어레이"라는 용어는 정렬된 배열을 의미하다. 용어 "잔기"는 전체 관능기 또는 부분 구조로서 작용기의 일부를 포함할 수 있는 분자 또는 중합체의 부분을 의미한다. 용어 "잔기"및 "그룹"은 명세서 전체에서 상호 교환적으로 사용된다. "개구"란 개구, 구멍 또는 틈을 의미하다. "형태학"이란 용어는 물건의 형태, 모양 및 구조를 의미하다. "총 표시기 런아웃" 또는 "총 표시기 판독 값"이라는 용어는 최대 및 최소 측정 값의 차이, 즉 평면에서, 원통형 또는 윤곽이 표시된 표면에서, 표시기의 판독 값으로, 이는 다른 원통형 형상 또는 이와 유사한 조건에서; 편평도, 진원도 (진원), 원통도, 동심도에서 벗어난 양을 보여준다. "프로필로메트리"는 3 차원 물체의 표면 측정을 수행하기 위해 물체의 측정 및 프로파일링 기술의 사용을 의미하거나, 또는 레이저 또는 백색광 컴퓨터 생성 투영법의 사용을 의미하다. "피치 (pitch)"라는 용어는 기판상의 서로 다른 특징부 위치의 서로에 대한 빈도를 의미한다. "평균"이라는 용어는 파라미터의 중심 값을 나타내는 숫자를 의미하며, 중심 값은 복수의 샘플에 대한 특정 파라미터에 대해 측정되거나 수집된 수치를 더하고, 각 샘플에 대해 측정된 값의 합을 총 샘플 수로 나눔으로써 결정된다. "파라미터"라는 용어는 시스템을 정의하거나 운영 조건을 설정하는 집합 중 하나를 형성하는 수치적 또는 기타 측정 가능한 요소를 의미한다. "원주"라는 용어는 기둥 주위의 경계를 의미하다. "e.g."는 예를 의미한다. "a"및 "an"은 단수 및 복수를 지칭한다.
이러한 수치 범위가 최대 100 %로 제한된다는 것이 명백한 경우를 제외하고 모든 수치 범위는 포괄적이며 어떤 순서로도 조합 가능하다.
본 발명은 구리 이온의 하나 이상의 공급원; 및 구리 이온의 하나 이상의 공급원 (양이온)에 상응하는 음이온; 하나 이상의 전해질; 하나 이상의 가속기; 하나 이상의 서프레서; 하기 화학식을 갖는 하나 이상의 이미다졸 화합물:을 포함하는 조성물을 포함한다.
Figure pat00003
(I)
식 중 R1, R2, R3 및 R4는 독립적으로 수소; 선형 또는 분지형 (C1-C4)알킬; 및 페닐로부터 선택되고, 용매는 물이다. 바람직하게는, R1, R2, R3 및 R4 는 독립적으로 수소; 및 선형 또는 분지형 (C1-C4) 알킬; 보다 바람직하게는 R1, R2, R3 및 R4는 독립적으로 수소; 및 선형 (C1-C2) 알킬; 보다 더 바람직하게는, R1, R2, R3 및 R4는 수소 및 메틸로부터 독립적으로 선택되고; 가장 바람직하게는 R1, R2, R3 및 R4는 수소(1,5- 디하이드로벤조[1,2-d:4,5-d ']디이미다졸)이다. 본 발명의 디이미다졸 화합물은 비 - 4 급화된 질소를 갖는다. 상기 화합물은 따라서 화학 문헌에 따라 용이하게 제조될 수 있거나 또는 미국 위스콘신 주 밀워키 소재의 Sigma-Aldrich로부터 상업적으로 얻게 될 수 있다.
본 발명의 하나 이상의 디이미다졸 화합물은 매끄럽고 균일한 표면 형태를 갖는 구리 증착물을 제공하기에 충분한 양으로 구리 전기도금 조성물에 포함될 수 있다. 바람직하게는, 본 발명의 하나 이상의 디이미다졸 화합물은 구리 전기도금 조성물에 0.25 mg/L 내지 1000 mg/L (예를 들어 0.5 mg/L 내지 800 mg/L, 또는 1 mg/L 내지 700 mg/L); 보다 바람직하게는 10mg/L 내지 500mg/L (예를 들어, 15mg/L 내지 450mg/L, 또는 25mg/L 내지 250mg/L); 훨씬 더 바람직하게는 30mg/L 내지 500mg/L (예를 들어, 35mg/L 내지 400mg/L, 또는 40mg/L 내지 350mg/L); 가장 바람직하게는 40mg/L 내지 200mg/L (예를 들어, 45mg/L 내지 150mg/L, 또는 50mg/L 내지 100mg/L)의 양으로 포함될 수 있다. 이는 구리 전기도금 조성물의 총 중량을 기준으로 한다.
수성 구리 전기도금 조성물은 수용성 구리 염과 같은 하나 이상의 공급원으로부터의 구리 이온을 포함한다. 이러한 수용성 구리 염은 이에 제한되는 것은 아니나, 구리 설페이트, 예컨대 구리 설페이트 펜타하이드레이트; 구리 할로겐화물, 예컨대 구리 클로라이드; 구리 아세테이트; 구리 니트레이트; 구리 테트라 플루오로 보레이트; 구리 알킬 설포네이트; 구리 아릴 설포네이트; 구리 설파메이트; 구리 퍼클로레이트 및 구리 글루코네이트를 포함한다. 예시적인 구리 알칸 설포네이트는 구리 (C1-C6) 알칸 설포네이트 및 보다 바람직하게는 구리 (C1-C3) 알칸 설포네이트를 포함한다. 바람직한 구리 알칸 설포네이트는 구리 메탄 설포네이트, 구리 에탄 설포네이트 및 구리 프로판 설포네이트이다. 예시적인 구리 아릴 설포네이트는 구리 벤젠 설포네이트 및 구리 p- 톨루엔 설포네이트를 포함 하나 이에 한정되지 않는다. 이들 구리 이온 공급원의 혼합물이 사용될 수 있다. 이러한 구리 염은 당 업계에게 잘 알려져 있거나 또는 화학 문헌에 따라 용이하게 제조될 수 있거나 또는 시그마 - 알드리치 (Sigma-Aldrich)사와 같은 곳으로부터 상업적으로 얻을 수 있다. 구리 이온 (양이온) 이외에, 구리 전기도금 조성물은 수용성 구리 염의 상응하는 음이온을 포함한다. 본 발명의 구리 전기도금 조성물은 불가피한 불순물을 제외하고는 합금 금속과 같은 다른 금속이 없다. 하나 이상의 수용성 구리 염은 평활하고 균일한 구리 형태를 갖는 구리 증착물을 제공하는 양으로 본 발명의 전기도금 조성물에 포함된다. 바람직하게는, 구리 염 중 하나 이상은 30g/L 내지 70g/L의 도금 용액 내의 구리 이온 농도, 보다 바람직하게는 40 g/L 내지 60 g/L의 농도를 제공하기에 충분한 양으로 존재한다.
본 발명의 전해질은 알칼리성 또는 산성일 수 있다. 바람직하게 전해질은 산성이다. 바람직하게는, 전해질의 pH는 = 2; 보다 바람직하게는 pH는 1 이하이다. 산성 전해질은 황산, 아세트산, 플루오로 붕산, 메탄 설폰산, 에탄 설폰산, 프로판 설폰산 및 트리 플루오로 메탄 설폰산과 같은 알칸 설폰산, 벤젠 설폰산, p- 톨루엔 설폰산, 설 팜산 등의 아릴 설폰산, 염산, 브롬화 수소산, 과염소산, 질산, 크롬산 및 인산을 포함 하나 이에 한정되지 않는다. 이들 산의 혼합물이 본 발명의 구리 도금 조성물에 사용될 수 있다. 바람직한 산은 황산, 메탄 설폰산, 에탄 설폰산, 프로판 설폰산, 염산 및 이들의 혼합물을 포함한다. 산은 1 내지 400 g/L 범위의 양으로 존재할 수 있다. 전해질은 일반적으로, 다양한 공급원으로부터 상업적으로 이용가능하며, 더 정제하지 않고 사용할 수 있다.
선택적으로, 본 발명의 전해질은 할로겐화물 이온의 공급원을 함유할 수 있다. 바람직하게는, 염화물 이온 및 브롬화물 이온이 사용된다; 더욱 바람직하게는, 염화물 이온이 구리 전기도금 조성물에 포함된다. 염화물 이온 공급원의 예는 염화 구리, 염화나트륨, 염화칼륨 및 염산 (염화 수소)을 포함한다. 브롬화물 이온의 공급원은 브롬화 나트륨, 브롬화 칼륨 및 브롬화 수소를 포함한다. 광범위한 범위의 할로겐화물 이온 농도가 본 발명에서 사용될 수 있다. 바람직하게는, 할로겐화물 이온 농도는 도금 조성물을 기준으로하여 0.5 mg/L 내지 200 mg/L 범위이고; 보다 바람직하게는 10 mg/L 내지 150 mg/L, 가장 바람직하게는 50 mg/L 내지 100 mg/L이다. 이러한 할로겐화물 이온 공급원은 일반적으로 상업적으로 이용 가능하며 더 이상의 정제 없이 사용될 수 있다.
촉진제 (광택제라고도 함)는 이에 제한되는 것은 아니나, N, N- 디메틸 - 디티 오 카르 밤산 - (3- 설포 프로필) 에스테르; 3- 메르 캅토 - 프로필 설폰산 - (3- 설포 프로필) 에스테르; 3- 메르 캅토 - 프로필 설폰산 나트륨 염; 3- 머 캅토 -1- 프로판 설폰산 칼륨 염과의 탄산- 디티 오 -O- 에틸 에스테르 -S- 에스테르; 비스 - 설포 프로필 다이 설파이드; 비스 - (나트륨 설포 프로필) - 디설파이드; 3- (벤조 티아 졸릴 -S- 티오) 프로필 설폰산 나트륨 염; 피리 디늄 프로필 설 포베 타인; 1- 나트륨 -3- 메르 캅토 프로판 -1- 설포네이트; N, N- 디메틸 - 디티 오 카르 밤산 - (3- 설포 에틸) 에스테르; 3- 메르 캅토 - 에틸 프로필 설폰산 - (3- 설포 에틸) 에스테르; 3- 메르 캅토 - 에틸 설폰산 나트륨 염; 3- 메르 캅토 -1- 에탄 설폰산 칼륨 염과의 탄산 - 디티 오 -O- 에틸 에스테르 -S- 에스테르; 비스 - 설포 에틸 디설파이드; 3- (벤조 티아 졸릴 -S- 티오) 에틸 설폰산 나트륨 염; 피리 디늄 에틸 설포베타인; 1- 나트륨 -3- 메르 캅토 에탄 -1- 설포네이트 등을 들 수 있다. 이러한 촉진제는 Sigma-Aldrich로부터 상업적으로 이용 가능하거나 화학 문헌에 따라 제조될 수 있다. 가속기는 다양한 농도로 사용할 수 있다. 바람직하게는, 촉진제는 0.1 mg/L 내지 1000 mg/L; 더욱 바람직하게는 0.5 mg/L 내지 500 mg/L; 가장 바람직하게는 1 mg/L 내지 50 mg/L이다.
서프레서는 에틸렌 옥사이드 - 프로필렌 옥사이드 ("EO/PO") 코 폴리머 및 부틸 알코올 - 에틸렌 옥사이드 - 프로필렌 옥사이드 코 폴리머를 포함하는 폴리 프로필렌 글리콜 코 폴리머 및 폴리에틸렌 글리콜 코 폴리머를 포함하지만 이에 한정되지는 않는다. 서프레서의 중량 평균 분자량은 800 내지15000, 바람직하게는 1000 내지15000의 범위 일 수 있다. 서프레서는 도금 조성물의 중량을 기준으로 0.5g/L 내지 15g/L의 양으로 포함되며; 바람직하게는 0.5g/L 내지 5g/L이다.
구리 전기도금 조성물은 임의의 순서로 성분을 배합하여 제조할 수 있다. 구리 이온 공급원, 물, 전해질 및 임의의 할로겐화물 이온 공급원과 같은 무기 성분을 먼저 반응조 용기에 첨가한 후, 이미 다졸 화합물, 촉진제, 억제제 및 임의의 다른 유기 성분과 같은 유기 성분을 첨가하는 것이 바람직하다.
선택적으로, 수성 구리 전기도금 조는 레벨링제가 구리 증착물의 형태를 실질적으로 손상시키지 않는 한, 통상적 인 레벨링제를 포함할 수 있다. 이러한 레벨링제는 Step 등의 미국 특허 제 6,610,192 호, Wang 등의 미국 특허 제 7,128,822 호, Hayashi 등의 미국 특허 제 7,374,652 호; 및 Hagiwara 등의 미국 특허 제 6,800,188 호에 개시된 것을 포함할 수 있다. 이러한 레벨링제는 통상적 인 양으로 포함될 수 있다; 그러나, 그러한 레벨링제는 본 발명의 구리 전기도금 조성물로부터 배제되는 것이 바람직하다.
선택적으로, 본 발명의 구리 전기도금 조성물은 원하는 pH를 유지하는데 도움이 되는 완충액; 항균제; 비이온성, 양이온성, 음이온성 및 양쪽성 계면 활성제와 같은 계면 활성제; 바람직하게는, 계면 활성제는 비이온성 계면 활성제; 및 거품 제거제와 같은 첨가제를 포함할 수 있다. 이러한 첨가제는 당해 분야의 숙련가에게 잘 알려져 있으며 통상적인 양으로 사용되거나, 본 발명의 구리 전기도금 조성물에 포함되는 첨가제의 최적 농도를 결정하기 위해 적은 실험을 수행할 수 있다.
바람직하게는, 구리 전기도금 조성물은 구리 이온의 하나 이상의 공급원; 및 구리 이온의 하나 이상의 공급원 (양이온)의 상응하는 음이온; 하나 이상의 전해질; 하나 이상의 가속기; 하나 이상의 서프레서; 화학식 I의 하나 이상의 디이미다졸 화합물; 물; 및 임의로 할로겐화물 이온의 하나 이상의 공급원; 및 완충제, 항균제, 계면 활성제 및 기포 제거제 중에서 선택된 하나 이상의 첨가제를 포함한다.
더욱 바람직하게는, 구리 전기도금 조성물은 구리 이온의 하나 이상의 공급원; 및 구리 이온의 하나 이상의 공급원 (양이온)의 상응하는 음이온; 하나 이상의 전해질; 하나 이상의 가속기; 하나 이상의 서프레서; 1,5- 디히드로 벤조 [1,2-d:4,5-d '] 디이미다졸; 물; 및 임의로 할로겐화물 이온의 하나 이상의 공급원; 및 완충제, 항균제, 계면 활성제 및 기포 제거제 중에서 선택된 하나 이상의 첨가제를 포함한다.
본 발명의 구리 전기도금 조성물은 10 ℃ 내지 65 ℃의 온도에서 구리를 전기 도금할 수 있다. 바람직하게는, 도금 조성물의 온도는 15 내지 50 ℃이고; 보다 바람직하게는 실온 내지 40 ℃이다.
바람직하게는, 구리 전기도금 조성물은 도금 중에 교반된다. 임의의 적합한 교반 방법이 사용될 수 있다. 교반 방법은 당 업계에 잘 알려져 있다. 이러한 교반 방법에는 에어 스파징, 작업물의 교반 및 충돌이 포함되나 이에 국한되지는 않다.
기판은 본 발명의 구리 전기도금 조성물과 기판을 접촉시킴으로써 구리로 전기도금될 수 있다. 기판은 음극으로서 기능할 수 있다. 산화전극은 구리 산화전극과 같은 가용성 산화전극 또는 불용성 산화전극일 수 있다. 다양한 불용성 양극이 당업자에게 공지되어있다. 전위가 전극에 가해진다. 전류 밀도는 0.25 ASD 내지 40 ASD 범위일 수 있다. 바람직하게는 1 ASD 내지 30 ASD; 더욱 바람직하게는 10 ASD 내지 30 ASD이다.
본 발명의 구리 전기도금 조성물 및 방법은 매끄럽고 균일한 형태의 구리 증착물이 요구되는 다양한 기판상에 평탄하고 균일한 형태를 갖는 구리를 도금하는 데 사용될 수 있다. 그러나, 구리 전기도금 조성물 및 방법은 바람직하게는 포토레지스트 정의된 특징부를 도금하는데 사용된다.
본 발명의 구리 포토레지스트 정의된 특징부의 전기도금을 위한 방법 및 조성물은 기둥, 본드 패드 및 라인 스페이스 특징부에 관해서는 실질적으로 평평한 프로파일을 갖고, 그리고 사실상 매끄럽고, 노듈이 없는 모폴로지를 갖도록 평균 TIR을 갖는 포토레지스트 정의된 특징부의 어레이를 가능하게 한다. 본 발명의 포토레지스트 정의된 특징부는 기판상에 남아있는 포토레지스트와 함께 전기도금되고, 이는 기판의 평면을 넘어 확장된다. 이는 기판의 포토레지스트를 사용하지 않아 기판 면 너머로 확장되지만 기판 내부로 인레이되는 특징부를 정의하는 이중 다마신 및 인쇄 회로 기판 도금과는 대조적이다. 포토레지스트 정의된 특징부들과 다마신 및 인쇄 회로 기판 특징부 사이의 중요한 차이점은 다마신 및 인쇄 회로 기판에 대하여, 측벽을 포함하는 도금 표면이 모두 도전성을 갖는다는 점이다. 이중 다마신 및 인쇄 회로 기판 도금조에는 상향식(바텀-업) 또는 수퍼 - 컨포멀 필링을 제공하는 제형을 가지며, 특징부의 하부를 특징부의 상부보다 빠르게 도금한다. 포토레지스트 정의된 특징부들에서, 측벽은 비전도성 포토레지스트고, 도금은 전도성 시드층이 있는 특징부 하부에서만 일어나고, 콘포말 또는 동일한 도금 속도로 도처 증착이 진행된다.
본 발명은 실질적으로 원형 모폴로지를 갖는 구리 기둥을 전기도금하는 방법과 관련하여 설명되지만, 본 발명은 본드 패드 및 라인 스페이스 특징부와 같은 다른 포토레지스트 정의된 특징부에도 적용된다. 일반적으로, 형상은 원형 또는 원통형 이외에, 예를 들어 타원형, 팔각형 및 직사각형일 수 있다. 본 발명의 방법은 바람직하게는 구리 원통형 기둥을 전기 도금하기 위한 것이고, 기둥은 실질적으로 편평한 상부를 갖는다.
구리 전기도금 방법은 평균 -3 내지 3의 TIR을 갖는 구리 기둥과 같은 구리 포토레지스트 정의된 특징부의 어레이를 제공하며; 바람직하게는 -2 내지 2이고; 더욱 바람직하게는 -2 내지 1; 가장 바람직하게는 -2 내지 -1이다.
기판상의 포토레지스트 정의된 특징부의 어레이에 대한 평균 TIR은 단일 기판상의 특징부의 어레이로부터 개별 특징부의 TIR을 결정하고 이들을 평균화하는 것을 포함한다. 주어진 기판의 특징부에 대한 평균 TIR은 저밀도, 중밀도 또는 고밀도 또는 이들이 조합된 피치의 영역의 개별 특징부에 대한 TIR을 결정하거나, 측정된 값을 더하고 그 값을 평균함으로써 결정될 수 있다. 다양한 개별 특징부의 TIR을 측정함으로써 평균 TIR이 전체 기판을 대표하게 된다.
개별 특징부의 TIR은 다음 방정식에 의해 결정될 수 있다.
TIR = 높이중심 - 높이가장자리
높이중심은 그 중심축에 따라 측정한 기둥의 높이이다. 높이가장자리는 가장자리의 가장 높은 지점에서 가장자리를 따라 측정한 기둥의 높이이다.
또한, 구리 전기도금 방법 및 조성물은 0 % 내지 16 %의, 바람직하게는 5 % 내지 16 %의 % WID를 갖는 구리 포토레지스트 정의된 특징부의 어레이를 제공할 수 있다. 가장 바람직하게는 14 % 내지 16 %이다. % WID 또는 다이-내%는 다음 방정식에 의해 결정될 수 있다.
%WID = 1/2 x [(높이최대 - 높이최소)/ 높이평균] x 100
높이최대는 기둥의 가장 높은 부분에서 측정된 기판상에 전기 도금된 기둥 어레이의 가장 높은 기둥의 높이이다. 높이최소는 기둥의 가장 높은 부분에서 측정된 기판상에 전기 도금된 기둥 어레이의 가장 낮은 기둥의 높이이다. 높이평균은 기판상에 전기 도금된 모든 기둥의 평균 높이이다. 가장 바람직하게는, 본 발명의 구리 전기도금 조성물 및 방법은 평균 TIR이 -3 내지 3이고, % WID 이 0 % 내지 16 %의 범위로, 전술한 바와 같은 각 파라미터에 대한 바람직한 범위를 갖도록 평균 TIR 및 % WID 간에 밸런스가 존재하는 기판상 포토레지스트 정의된 특징부의 어레이를 제공한다.
TIR 및 % WID를 결정하기 위한 기둥의 파라미터는 KEYENCE 3D 레이저 스캐닝 공 초점 현미경 VK-X 시리즈와 같은 광학 프로파일법 또는 백색광 LEICA DCM 3D와 같은 유사한 장치를 사용하여 측정될 수 있다. 기둥 높이 및 피치와 같은 파라미터는 이러한 장치를 사용하여 측정될 수 있다.
본 발명의 구리 전기도금 조성물로부터 전기도금된 구리 기둥은 3:1 내지 1:1 또는, 예컨대 2:1 내지 1:1의 어스펙트비를 가질 수 있다. RDL 형식 구조의 어스펙트비(높이:폭)는 1:20 일 수 있다.
본 발명의 방법은 기둥, 본딩 패드 및 라인 공간 특징부와 같은 포토레지스트 정의된 특징부를 전기 도금하는데 사용될 수 있지만, 상기 방법은 본 발명의 바람직한 특징부인 구리 기둥을 도금하는 것과 관련한 방법을 설명하는 것이다. 본 발명의 구리 기둥은 먼저 반도체 칩 또는 다이와 같은 기판상에 전도성 시드층을 증착함으로써 형성될 수 있다. 기판을 포토레지스트 재료로 코팅하고, 포토레지스트 층을 UV 방사선과 같은 방사선에 선택적으로 노광시켜 이미지화한다. 포토레지스트층은 당 업계에서 일반적으로 사용되는 기술을 이용하여 반도체 칩 표면으로 적용될 수 있다. 포토레지스트 층의 두께는 특징부의 높이에 따라 변할 수 있다. 두께는 1 ㎛ 내지 350 ㎛; 바람직하게는 10 ㎛ 내지 230 ㎛; 보다 바람직하게는 20 ㎛ 내지 220 ㎛ 범위이다. 패터닝된 마스크가 포토레지스트 층의 표면으로 적용된다. 포토레지스트층은 포지티브 또는 네가티브 작용성 포토레지스트 일 수 있다. 포토레지스트가 포지티브 작용성인 경우, 방사선에 노출된 포토레지스트의 부분은 알칼리 현상액과 같은 현상액으로 제거된다. 비아와 같은 복수의 개구(aperture) 패턴이 표면상에 형성되고, 이는 모두 기판 또는 다이상의 시드층까지에 이르게 된다. 기둥의 피치는 20 ㎛ 내지 400 ㎛; 바람직하게는, 피치는 100 ㎛ 내지 350 ㎛; 보다 바람직하게는, 기둥의 피치는 100 ㎛ 내지 250 ㎛. 비아의 직경은 특징부(기둥)의 직경에 따라 달라질 수 있다. 비아의 직경은 2 ㎛ 내지 300 ㎛; 바람직하게는 5 ㎛ 내지 225 ㎛; 더욱 바람직하게는 15 ㎛ 내지 200 ㎛ 범위이다. 이어서 전체 구조는 본 발명의 구리 전기도금 조성물에 배치될 수 있다. 전기도금은 각 비아의 적어도 일부를 실질적으로 편평한 상부를 갖는 구리 기둥으로 채우기 위해 수행된다. 전기도금은 컨포멀 또는 동일한 도금 속도로 도처 증착이 가능하며, 수퍼 컨포멀 또는 수퍼 필링이 아니다. 구리 기둥을 갖는 전체 구조는 주석 솔더 또는 주석/은 또는 주석/납 합금과 같은 주석 합금 솔더과 같은 솔더를 함유한 반응조로 옮겨지고, 솔더 범프는 각 구리기둥의 실질적으로 편평한 표면 상에 전기 도금되어, 비아의 일부분을 채운다. 포토레지스트의 나머지는 다이 상에 솔더 범프를 갖는 구리 기둥의 어레이를 남기고 당 업계에 공지된 종래의 수단에 의해 제거된다. 기둥에 의해 덮이지 않은 나머지 시드 층은 당 업계에 공지된 에칭 공정을 통해 제거된다. 솔더 범프를 갖는 구리 기둥은 인쇄 회로 기판, 다른 웨이퍼 또는 다이 또는 유기 라미네이트, 실리콘 또는 유리로 제조될 수 있는 인터 포저와 같은 기판의 금속 접촉부와 접촉하여 배치된다. 솔더 범프는 솔더를 리플로우시키고 구리 기둥을 기판의 금속 접촉부에 결합시키기 위해 당 업계에 공지된 종래의 프로세스에 의해 가열된다. 솔더 범프를 리플로우하기 위해 종래의 리플로우 공정이 사용될 수 있다. 리플로우 오븐의 예는 Sikiama International, Inc. 의 FALCON 8500 도구이며, 여기에는 5 개의 가열 및 2 개의 냉각 존이 포함된다. 리플로우 주기는 1-5 범위일 수 있다. 구리 기둥은 기판의 금속 접촉부에 물리적 및 전기적으로 접촉한다. 이어서 언더필 재료가 다이, 기둥 및 기판 사이의 공간을 채우도록 주입될 수 있다. 당 업계에 잘 알려진 종래의 언더필 (underfill)이 사용될 수 있다.
도 1은 솔더 범프를 전기도금하기 위해 하부 및 평평한 상부 표면 모폴로지를 갖는 원통형의 본 발명의 구리 기둥에 대하여 KEYENCE 3D 레이저 스캐닝 공 초점 현미경 VK-X 시리즈를 사용하여 수집된 3D 이미지이다. 리플로우 동안 솔더가 녹아 매끄러운 표면을 얻는다. 도2에 보듯이, 기둥이 리플로우 중에 너무 볼록화된 경우, 솔더가 녹아 기둥의 측면으로 흘러 나올 수 있어, 후속의 접합 단계를 위해 기둥 상단에 충분한 솔더가 존재하지 않는다. 기둥이 너무 씻겨지거나 또는 싱크홀형의 구조를 갖는 경우, 기둥을 전기도금하기 위해 사용된 구리 조로부터 남겨진 물질이 싱크홀형 상부에 남게되어 솔더조를 오염시킬 수 있어, 솔더 조의 수명을 단축시킬 수 있다.
기둥의 전기도금 동안 구리 기둥과 반도체 다이 사이에 접착 및 금속 접촉을 제공하기 위해, 전형적으로 티타늄, 티타늄 - 텅스텐 또는 크롬과 같은 물질로 구성된 언더 범프 금속화층이 다이 상에 증착된다. 대안적으로, 구리 시드층과 같은 금속 시드층이 구리 기둥과 반도체 다이 사이에 금속 접촉을 제공하기 위해 반도체 다이 상에 증착될 수 있다. 감광층이 다이로부터 제거된 후에, 언더 범프 금속화층 또는 시드층의 모든 부분은 기둥 아래의 부분을 제외하고 제거된다. 당 업계에 공지된 통상적인 방법이 사용될 수 있다.
구리 기둥의 높이는 다양할 수 있지만 높이의 범위는 1 ㎛ 내지 300 ㎛; 보다 바람직하게는 5 ㎛ 내지 225 ㎛; 보다 더 바람직하게는 15 ㎛ 내지 200 ㎛이다. 구리 기둥의 지름도 다양할 수 있다. 바람직하게는, 구리 기둥은 직경 범위는 2 ㎛ 내지 300 ㎛; 보다 바람직하게는 5 ㎛ 내지 225 ㎛; 보다 더 바람직하게는 15 ㎛내지 200 ㎛이다.
구리 전기도금 방법 및 조성물은 실질적으로 균일한 형태를 가지며 실질적으로 노듈이 없는 구리 포토레지스트 정의된 특징부를 제공한다. 구리 기둥 및 본드 패드는 실질적으로 편평한 프로파일을 갖는다. 구리 전기도금 조성물 및 방법은 평균 TIR이 평균 TIR 및 % WID 사이의 균형뿐만 아니라 원하는 형태를 달성할 수 있게 한다.
하기 실시 예는 본 발명을 추가로 설명하기 위한 것으로서, 본 발명의 범위를 제한하려는 것은 아니다.
실시 예 1(발명)
구리 전기도금조
하기 표 1에 개시된 성분 및 양으로 본 발명의 구리 전기도금조를 제조하였다.
성분 양
구리 설페이트 펜타하이드레이트로부터의 구리 이온 50 g/L
1,5- 디 히드로 벤조 [1,2-d: 4,5-d '] 디이미다졸 50 mg/L
황산 (98 %) 100 g/L
염화 수소로부터의 염화물 이온 90 mg/L
비스 - (나트륨 설포 프로필) - 디설파이드 6 mg/L
중량 평균 분자량 1,000의 말단 수산기를 갖는 EO/PO 공중합체 0.5 g/L
물 1 리터까지
구리 전기도금조의 성분을 교반하면서 실온에서 함께 혼합하였다. 구리 전기도금 조의 pH는 1 미만이었다.
실시 예 2 (4 급화된 질소와의 비교)
3,3 '- (에탄 -1,2- 디일) 비스 (1- (2- 하이드록시 에틸) -1H- 이미다졸 -3- 이움) 클로라이드
20 mL 압력 튜브에 N- (2- 하이드록시 에틸) 이미다졸 (2.55 g, 22.7 mmol)과 1,2- 디클로로 에탄 (1.00 g, 10.11 mmol)을 칭량하였다. 아세토 니트릴 (10 mL)을 첨가하고, 튜브를 밀봉하고 60 시간 동안 90 ℃로 가열하였다.　　실온으로 냉각시키고, 생성된 침전물을 여과로 분리하고, 신선한 아세토 니트릴로 세척하고, 진공에서 건조시켰다. 백색 분말의 화합물2.91 g (59 %)을 얻었다.　
1H NMR (400 MHz, DMSO-d6) δ 9.37 (s, 2H), 7.79 (s, 4H), 5.50 (t, J = 5.5 Hz, 2H), 4.81 (s, 4H), 4.23 (t, J = 4.6 Hz, 4H), 3.70 (t, J = 5.2 Hz, 4H).　　13C NMR (101 MHz, DMSO-d6) δ 136.96, 123.06, 122.28, 59.08, 51.84, 48.30.
실시 예 3 (비교)
구리 전기도금조
하기 표 2에 개시된 성분 및 양으로 본 발명의 구리 전기 도금조를 제조하였다.
성분 양
구리 설페이트 펜타하이드레이트로부터의 구리 이온 50 g/L
3,3 '- (에탄 -1,2- 디일) 비스 (1- (2- 하이드 록시 에틸) -1H- 이미다졸 -3- 이움) 클로라이드 300 mg/L
황산 (98 %) 100 g/L
염화 수소로부터의 염화물 이온 90 mg/L
비스 - (나트륨 설포 프로필) - 디설파이드 6 mg/L
중량 평균 분자량 1,000의 말단 수산기를 갖는 EO/PO 공중합체 0.5 g/L
물 1 리터까지
구리 전기도금조의 성분을 교반하면서 실온에서 함께 혼합하였다. 구리 전기도금 조의 pH는 1 미만이었다.
실시 예 4 (발명)
2 개의 상이한 피치 영역(고밀도 피치 = 100 ㎛ 및 저밀도(스파스) 피치 = 250 ㎛) (각각의 피치 영역은 50㎛ 두께의 포토레지스트 패턴과 직경이 50 ㎛ 인 다수의 개구부(미국, WA, IMAT, Inc, Vancouver에서 이용 가능함)를 갖는다.)을 갖는 300 ㎜ 실리콘 웨이퍼 다이를 실시예 1의 표 1에 개시된 바와 같은 본 발명의 구리 전기도금조에 침지시켰다. 산화전극은 가용성 구리 전극이었다. 웨이퍼와 산화전극을 정류기에 연결하고, 구리 기둥을 개구의 바닥에 노출된 시드층 상에 전기도금했다. 도금 중 평균 전류 밀도는 15 ASD 였고, 구리 전기도금조의 온도는 25 ° C였다. 도금조의 pH는 <1이었다. 전기도금 후, 나머지 포토레지스트는 다우 케미칼 캄파니 (Dow Chemical Company)로부터 구할 수 있는 BPR 포토 스트리퍼 (photostripper) 용액으로 스트리핑하여, 두 개의 상이한 피치 영역에서 웨이퍼 상에 구리 기둥의 어레이를 남겼다. 각 영역의 8 개의 구리 기둥은 그 형태에 대해 분석되었다. 구리 기둥의 중심과 가장자리의 기둥의 높이는 KEYENCE 3D 레이저 스캐닝 공 초점 현미경 VK-X 시리즈를 사용하여 측정되었다. TIR은 다음 방정식에 의해 결정된다.
TIR = 높이중심 - 높이가장자리
표 3과 같이 8 개의 기둥의 평균 TIR이 결정되었다.
기둥 # 피치 (μm) 기둥 높이최대 (μm) 각 기둥#에 대한
기둥 TIR (μm)
1 100 36.0 -1.2
2 100 30.5 -1.6
3 100 28.9 -1.6
4 100 27.2 -1.6
5 100 27.6 -1.7
6 250 36.9 -1.4
7 250 35.3 -1.4
8 250 31.3 -1.8
평균 ------------ 31.7 -1.6
기둥 어레이에 대한 % WID는 KEYENCE 3D 레이저 스캐닝 공 초점 현미경 VK-X 시리즈 및 다음 방정식으로 결정되었다.
% WID = 1/2 x [(높이최대 - 높이최소)/ 높이평균] x 100
고밀도 피치 및 저밀도 피치를 가로 지르는 (즉, 고밀도 피치 및 저밀도 피치에서 측정된 기둥 8 개) % WID는 15.4 % 이었고, 평균 TIR은 -1.6이었다. 기둥의 표면은 모두 부드럽고, 노듈은 보이지 않았다. 반응 생성물 1을 포함하는 구리 전기도금조가 매우 양호한 구리 기둥을 도금했다. 도 1는 시드층에 도금된 피치 100μm의 기둥 4의 이미지이며, KEYENCE 3D 레이저 스캐닝 공 초점 현미경 VK-X 시리즈로 수집된 3D 이미지를 사용하여 분석되었다. 솔더를 수용하기에 적합한 상부의 표면 모폴로지는 부드럽고 평평했다.
실시 예 5 (비교)
2 개의 상이한 피치 영역(고밀도 피치 = 100㎛, 저밀도(스파스) 피치 = 250㎛) (각각의 피치 영역은 50㎛ 두께의 포토레지스트 패턴과 직경이 50㎛ 인 다수의 개구부(미국, WA, IMAT, Inc, Vancouver에서 이용 가능함)를 갖는다.)을 갖는 300mm 실리콘 웨이퍼 다이를 실시예 3의 표 2에 개시된 바와 같은, 4 급화된 질소 화합물을 갖는 비교 구리 전기도금조에 침지시켰다. 산화전극은 가용성 구리 전극이었다. 웨이퍼와 산화전극을 정류기에 연결하고, 구리 기둥을 개구의 바닥에 노출된 시드층 상에 전기도금했다. 도금 중 평균 전류 밀도는 15 ASD 였고, 구리 전기도금조의 온도는 25 °C였다. 도금조의 pH는 <1이었다. 전기도금 후, 나머지 포토레지스트는 다우 케미칼 캄파니 (Dow Chemical Company)로부터 구할 수 있는 BPR 포토 스트리퍼 (photostripper) 용액으로 스트리핑하여, 두 개의 상이한 피치 영역에서 웨이퍼 상에 구리 기둥의 배열을 남겼다. 각 영역의 8 개의 구리 기둥은 그 형태에 대해 분석되었다. 구리 기둥의 중심과 가장자리의 기둥의 높이는 KEYENCE 3D 레이저 스캐닝 공 초점 현미경 VK-X 시리즈를 사용하여 측정되었다. TIR은 다음 방정식에 의해 결정된다:
TIR = 높이중심 - 높이가장자리
표 4와 같이 8 개의 기둥의 평균 TIR 이 결정되었다.
기둥 # 피치 (μm) 기둥 높이최대 (μm) 각 기둥#에 대한
기둥 TIR (μm)
1 100 39.4 5.3
2 100 32.6 3.9
3 100 31.4 4.2
4 100 29.0 3.6
5 100 29.6 4.3
6 250 41.4 4.6
7 250 39.3 4.7
8 250 34.4 4.5
평균 ------------ 34.6 4.4
기둥 어레이에 대한 % WID는 KEYENCE 3D 레이저 스캐닝 공 초점 현미경 VK-X 시리즈 및 다음 방정식으로 결정되었다.
% WID = 1/2 x [(높이최대 - 높이최소)/ 높이평균] x 100
고밀도 피치 및 저밀도 피치를 가로 지르는 % WID는 17.9 % (즉, 고밀도 피치 및 저밀도 피치에서 측정된 기둥 8 개)이었고, 평균 TIR은 + 4.4이었다. 기둥의 꼭대기가 돔으로 보였고 거칠어서 솔더를 받기에 적합하지 않았다. 도 2는 시드층에 도금된 피치 100μm의 기둥 5의 이미지이며, KEYENCE 3D 레이저 스캐닝 공 초점 현미경 VK-X 시리즈로 수집된 3D 이미지를 사용하여 분석되었다. 기둥의 둘레의 표면 형태는 부드럽게 나타났다. 그러나 상단은 둥글고 거칠며 솔더를 받기에 적합하지 않았다.

Claims (9)

  1. 구리 이온의 하나 이상의 공급원;
    하나 이상의 전해질;
    하나 이상의 가속기;
    하나 이상의 서프레서; 및
    하기 화학식을 갖는 하나 이상의 이미다졸 화합물:을 포함하는 조성물.
    Figure pat00004
    (I)
    식 중, R1, R2, R3 및 R4는 독립적으로 수소; 선형 또는 분지형 (C1-C4)알킬; 및 페닐로부터 선택된다.
  2. 제 1 항에 있어서, 하나 이상의 이미다졸 화합물이 0.25ppm 내지 1000ppm의 양으로 존재하는 조성물.
  3. 제 1 항에 있어서, R1, R2, R3 및 R4는 독립적으로 수소; 및 (C1- C2) 알킬로부터 선택되는 것인 조성물.
  4. 제 3 항에 있어서, R1, R2, R3 및 R4는 독립적으로 수소; 및 메틸로부터 선택되는 것인 조성물.
  5. 방법에 있어서,
    a) 기판을 제공하는 단계;
    b) 구리 이온의 하나 이상의 공급원; 하나 이상의 전해질; 하나 이상의 가속기; 하나 이상의 서프레서; 및 하기 화학식을 갖는 하나 이상의 이미다졸 화합물:을 포함하는 구리 전기도금 조성물을 제공하는 단계;
    Figure pat00005
    (I)
    여기서, R1, R2, R3 및 R4는 독립적으로 수소; 선형 또는 분지형 (C1- C4) 알킬; 및 페닐로부터 선택된다.
    c) 구리 전기도금 조성물을 기판에 도포하는 단계; 및
    d) 구리 전기도금 조성물로 기판상에 균일한 형태를 갖는 구리를 전기도금하는 단계를 포함한다.
  6. 제 1 항에 있어서, 상기 기판은 포토레지스트 정의된 특징부를 포함하고, 상기 포토레지스트 정의된 특징부는 전기도금 동안 구리로 전기도금되는 것인 방법.
  7. 제 6 항에 있어서, 상기 기판상의 상기 포토레지스트 정의된 특징부는 기둥, 본드 패드 및 라인 스페이스 특징부 중 하나 이상으로부터 선택되는 방법.
  8. 제 5 항에 있어서, 상기 하나 이상의 이미다졸 화합물이 0.25ppm 내지 1000ppm의 양으로 존재하는 것인 방법.
  9. 제 5 항에 있어서, 전기도금은 0.25 ASD 내지 40 ASD의 전류 밀도에서 수행되는 방법.
KR1020180127907A 2017-11-08 2018-10-25 구리 전기도금 조성물 및 기판상에 구리를 전기도금하는 방법들 KR102241086B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762583120P 2017-11-08 2017-11-08
US62/583,120 2017-11-08

Publications (2)

Publication Number Publication Date
KR20190052611A true KR20190052611A (ko) 2019-05-16
KR102241086B1 KR102241086B1 (ko) 2021-04-15

Family

ID=66328336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180127907A KR102241086B1 (ko) 2017-11-08 2018-10-25 구리 전기도금 조성물 및 기판상에 구리를 전기도금하는 방법들

Country Status (5)

Country Link
US (1) US10612148B2 (ko)
JP (1) JP6754409B2 (ko)
KR (1) KR102241086B1 (ko)
CN (1) CN109750331B (ko)
TW (1) TWI703148B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110424030B (zh) * 2019-08-30 2020-06-30 广州三孚新材料科技股份有限公司 无氰碱性电镀铜液及其制备和在挠性印刷线路板中的应用
CN115557896A (zh) * 2022-09-30 2023-01-03 中纺院（浙江）技术研究院有限公司 一种双官能团咪唑离子液体及其合成方法与应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5149577B2 (ko) * 1971-08-25 1976-12-27
US6176984B1 (en) * 1998-06-29 2001-01-23 Sri International High temperature polybenzazole and polyether electrolytes
JP2004231709A (ja) * 2003-01-29 2004-08-19 Jfe Chemical Corp 高分子化合物およびその合成法と使用法
JP2016538374A (ja) * 2013-11-20 2016-12-08 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ レベラーとしてベンズイミダゾール部分を含有するポリマー
KR20170017737A (ko) * 2015-08-06 2017-02-15 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 이미다졸 및 비스에폭사이드 화합물의 반응 산물을 함유하는 구리 전기도금조로부터 포토레지스트 정의된 특징부의 전기도금 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2023629A1 (de) * 1970-05-14 1971-12-02 Agfa Gevaert AG, 5090 Leverkusen Photographisches Trockenkopierverfahren
US3937154A (en) * 1974-08-28 1976-02-10 Consumat Systems, Inc. Afterburner apparatus for incinerators or the like
US4522745A (en) * 1982-11-17 1985-06-11 Chevron Research Company Fused 5,6,5-membered heterocyclic electroactive polymers
US6114498A (en) * 1999-03-09 2000-09-05 The United States Of America As Represented By The Secretary Of The Air Force Benzobisazole polymers containing 2,2'-bipyridine-5,5 '-diyl moieties
US6933891B2 (en) * 2002-01-29 2005-08-23 Calamp Corp. High-efficiency transparent microwave antennas
FR2851181B1 (fr) * 2003-02-17 2006-05-26 Commissariat Energie Atomique Procede de revetement d'une surface
CN101421675A (zh) * 2006-04-14 2009-04-29 阿尔特拉公司 双重曝光光刻工艺
US8262895B2 (en) * 2010-03-15 2012-09-11 Rohm And Haas Electronic Materials Llc Plating bath and method
US20140262801A1 (en) * 2013-03-14 2014-09-18 Rohm And Haas Electronic Materials Llc Method of filling through-holes
JP6142165B2 (ja) 2013-03-25 2017-06-07 石原ケミカル株式会社 電気銅メッキ浴、電気銅メッキ方法並びに当該メッキ浴を用いて銅皮膜を形成した電子部品の製造方法
US9439294B2 (en) * 2014-04-16 2016-09-06 Rohm And Haas Electronic Materials Llc Reaction products of heterocyclic nitrogen compounds polyepoxides and polyhalogens

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5149577B2 (ko) * 1971-08-25 1976-12-27
US6176984B1 (en) * 1998-06-29 2001-01-23 Sri International High temperature polybenzazole and polyether electrolytes
JP2004231709A (ja) * 2003-01-29 2004-08-19 Jfe Chemical Corp 高分子化合物およびその合成法と使用法
JP2016538374A (ja) * 2013-11-20 2016-12-08 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ レベラーとしてベンズイミダゾール部分を含有するポリマー
KR20170017737A (ko) * 2015-08-06 2017-02-15 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 이미다졸 및 비스에폭사이드 화합물의 반응 산물을 함유하는 구리 전기도금조로부터 포토레지스트 정의된 특징부의 전기도금 방법

Also Published As

Publication number Publication date
US10612148B2 (en) 2020-04-07
US20190136396A1 (en) 2019-05-09
CN109750331B (zh) 2021-07-13
KR102241086B1 (ko) 2021-04-15
TW201918486A (zh) 2019-05-16
CN109750331A (zh) 2019-05-14
JP6754409B2 (ja) 2020-09-09
TWI703148B (zh) 2020-09-01
JP2019085644A (ja) 2019-06-06

Similar Documents

Publication Publication Date Title
US10104782B2 (en) Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of pyridyl alkylamines and bisepoxides
KR101779408B1 (ko) 이미다졸 화합물, 비스에폭사이드 및 할로벤질 화합물의 반응 산물을 함유하는 구리 전기도금조로부터 포토레지스트 정의된 특징부의 전기도금 방법
KR101779403B1 (ko) 이미다졸 및 비스에폭사이드 화합물의 반응 산물을 함유하는 구리 전기도금조로부터 포토레지스트 정의된 특징부의 전기도금 방법
KR101799857B1 (ko) 알파 아미노산 및 비스에폭사이드의 반응 산물을 함유하는 구리 전기도금조로부터 포토레지스트 정의된 특징부의 전기도금 방법
US10927468B2 (en) Copper electroplating compositions and methods of electroplating copper on substrates
EP3225719B1 (en) Copper electroplating baths and electroplating methods capable of electroplating megasized photoresist defined features
KR102241086B1 (ko) 구리 전기도금 조성물 및 기판상에 구리를 전기도금하는 방법들
EP3263745B1 (en) Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of pyrazole compounds and bisepoxides

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right