KR20190051314A - 포스트 엠퍼시스 신호를 출력하기 위한 전자 회로 - Google Patents

포스트 엠퍼시스 신호를 출력하기 위한 전자 회로 Download PDF

Info

Publication number
KR20190051314A
KR20190051314A KR1020170146810A KR20170146810A KR20190051314A KR 20190051314 A KR20190051314 A KR 20190051314A KR 1020170146810 A KR1020170146810 A KR 1020170146810A KR 20170146810 A KR20170146810 A KR 20170146810A KR 20190051314 A KR20190051314 A KR 20190051314A
Authority
KR
South Korea
Prior art keywords
signal
magnitude
time
quot
emphasis
Prior art date
Application number
KR1020170146810A
Other languages
English (en)
Inventor
김왕수
정한기
박기덕
성유창
정재훈
조청룡
최훈대
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170146810A priority Critical patent/KR20190051314A/ko
Priority to US16/026,145 priority patent/US10367490B2/en
Priority to CN201811312999.8A priority patent/CN109754829B/zh
Publication of KR20190051314A publication Critical patent/KR20190051314A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits

Abstract

본 발명은 드라이버, 지연 회로, 강도 조절 회로, 및 합산 회로를 포함한다. 드라이버는 제 1 신호의 크기에 기초하여, 제 2 신호를 생성한다. 지연 회로는 제 1 신호를 기준 시간만큼 지연시켜, 제 3 신호를 생성한다. 강도 조절 회로는 제 3 신호의 크기를 조절하여, 제 4 신호를 생성한다. 합산 회로는 제 2 신호와 제 4 신호를 합산하여, 제 5 신호를 생성한다. 기준 시간에 기초하여 결정되는 제 1 시간 구간에서 제 5 신호의 크기는 제 2 신호의 크기 보다 크고, 제 1 시간 구간을 제외한 제 2 시간 구간에서 제 5 신호의 크기는 제 2 신호의 크기 보다 작다. 제 2 시간 구간에서, 제 5 신호의 크기는 제 1 신호의 크기 보다 작다.

Description

포스트 엠퍼시스 신호를 출력하기 위한 전자 회로{ELECTRONIC CIRCUIT FOR OUPUTTING POST EMPHASIS SIGNAL}
본 발명은 전자 회로에 관한 것으로, 좀 더 상세하게는 신호를 송신하는 데 사용되는 전자 회로에 관한 것이다.
최근, 컴퓨터, 휴대폰, 및 스마트폰 등 정보 기기의 발달에 따라, 정보 기기에 의해 많은 양의 정보가 저장 및 처리 되고 있다. 따라서, 더욱 향상된 성능의 메모리 장치들이 정보 기기의 구성요소로서 요구되고 있다. 메모리 반도체는 저전력으로 동작이 가능하기 때문에 메모리 장치에 많이 사용된다. 메모리 반도체의 종류로는, RAM(Random Access Memory) 및 ROM(Read Only Memory) 등이 있다. RAM의 종류로는 SRAM(Static RAM) 및 DRAM(Dynamic RAM) 등이 있다.
메모리 장치의 대용량, 고속화, 저전력화 기술들이 발전함에 따라, 정보 기기 내에서 신호를 정확하게 전송하는 기술이 요구된다. CPU(Central Processing Unit) 또는 AP(Application Processor) 등과 같은 정보처리장치는 메모리 장치들과 다양한 신호들을 주고 받는다. 정보를 빠르게 처리하기 위해, 정보처리장치는 버스를 통해 여러 개의 메모리 장치들과 다양한 신호들을 동시에 교환한다.
정보 기기 내에서 신호들이 전송됨에 따라, 신호들 간의 간섭이 발생한다. 신호의 전송과정에서 간섭이 발생하는 경우, 신호의 파형이 왜곡된다. 신호의 파형이 왜곡되는 경우, 신호가 나타내는 정보 또한 왜곡된다. 따라서, 정보 기기 내의 구성요소들이 정확하게 정보를 교환하기 위해, 신호 전송 시 파형의 왜곡을 보상하는 기술이 필요하다.
본 발명은 신호의 파형의 왜곡을 감쇄시키기 위해 엠퍼시스 신호를 출력하기 위한 전자 회로를 제공할 수 있다.
본 발명의 실시 예에 따른 전자 회로는 드라이버, 지연 회로, 강도 조절 회로, 및 합산 회로를 포함할 수 있다. 드라이버는 제 1 신호의 크기에 기초하여, 제 2 신호를 생성할 수 있다. 지연 회로는 제 1 신호를 기준 시간만큼 지연시켜, 제 3 신호를 생성할 수 있다. 강도 조절 회로는 제 3 신호의 크기를 조절하여, 제 4 신호를 생성할 수 있다. 합산 회로는 제 2 신호와 제 4 신호를 합산하여, 제 5 신호를 생성할 수 있다. 기준 시간에 기초하여 결정되는 제 1 시간 구간에서 제 5 신호의 크기는 제 2 신호의 크기 보다 크고, 제 1 시간 구간을 제외한 제 2 시간 구간에서 제 5 신호의 크기는 제 2 신호의 크기 보다 작을 수 있다. 제 2 시간 구간에서, 제 5 신호의 크기는 제 1 신호의 크기 보다 작을 수 있다.
본 발명의 실시 예에 따르면, 전자 장치 내부의 구성요소들이 신호를 전송하는 과정에서, 신호의 파형이 적게 왜곡될 수 있다. 따라서, 전자 장치 내부의 구성요소들이 데이터를 정확하게 교환할 수 있다.
도 1은 전자 장치 내부에서 신호를 전송하기 위한 예시적인 구성을 도시한 개념도 이다.
도 2는 도 1의 채널로 출력되고, 도 1의 채널로부터 수신되는 예시적인 신호들을 나타내는 그래프 이다.
도 3은 본 발명의 실시 예에 따른, 엠퍼시스 신호 생성 회로를 보여주는 블록도 이다.
도 4는 본 발명의 실시 예에 따른, 엠퍼시스 신호 생성 회로를 보여주는 블록도 이다.
도 5는 도 4의 엠퍼시스 신호 생성 회로에 의해 생성 또는 출력되는 신호들을 보여주는 그래프 이다.
도 6은 도 4의 엠퍼시스 신호 생성 회로에 의해 출력되고, DIMM(Dual In-line Memory Module)에 의해 수신되는 신호들을 보여주는 그래프 이다.
도 7은 본 발명의 실시 예에 따른, 엠퍼시스 신호 생성 회로를 보여주는 블록도 이다.
도 8은 도 7의 엠퍼시스 신호 생성 회로에 의해 생성 또는 출력되는 신호들을 보여주는 그래프 이다.
도 9는 도 7의 엠퍼시스 신호 생성 회로에 의해 출력되고, DIMM에 의해 수신되는 신호들을 보여주는 그래프 이다.
도 10은 도 3의 엠퍼시스 신호 생성 회로를 포함하는 예시적인 전자 장치를 보여주는 블록도 이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 전자 장치 내부에서 신호를 전송하기 위한 예시적인 구성을 도시한 개념도 이다. 도 1을 참조하면, 전자 장치(100)는 프로세서(110), 채널(120), 및 제 1 DIMM(Dual In-line Memory Module)(130_1) 내지 제 n DIMM(130_n)을 포함할 수 있다. 제 1 DIMM(130_1) 내지 제 n DIMM(130_n)들은 각각 제 1 내지 제 n 내부 저항들(r1 내지 rn)을 포함할 수 있다.
예로서, DIMM은 하나 이상의 메모리 칩들을 포함하는 메모리 모듈을 의미할 수 있다. DIMM은 하나 이상의 메모리 칩들을 제어하기 위한 메모리 컨트롤러를 포함할 수 있다. DIMM은 프로세서(110)와의 통신에 따라, 데이터를 저장 또는 출력할 수 있다. 또는, DIMM은 전자 장치의 구성들과의 통신에 따라, 데이터를 저장 또는 출력할 수 있다(도 10 참조).
채널(120)은 신호들을 전달하기 위한 도전성 물질(Conductive material)을 포함할 수 있다. 예로서, 채널(120)은 도선(wire), 인쇄된 회로 패턴(printed circuit pattern), 및 금속 트레이스(metal trace) 등을 포함할 수 있다. 채널(120)은 신호들을 전달하기 위한 하나 이상의 버퍼들을 포함할 수 있다.
채널(120)은 채널 저항(미도시)을 가질 수 있다. 채널 저항과 제 1 DIMM(130_1) 내지 제 n DIMM(130_n)의 내부 저항들(r1 내지 rn)은 특정 크기로 매칭될 수 있다. 예로서, 채널 저항이 50[Ω]인 경우, 제 1 DIMM(130_1) 내지 제 n DIMM(130_n)의 내부 저항들(r1 내지 rn)은 50[Ω]으로 매칭될 수 있다. 그러나, 현실적으로 채널 저항은 제 1 DIMM(130_1) 내지 제 n DIMM(130_n)의 내부 저항들(r1 내지 rn)과 완전히 동일하게 매칭되지는 않을 수 있다. 예로서, 프로세서(110)는 중앙제어장치로써 전자 장치 등의 동작에 필요한 연산들을 처리할 수 있다. 프로세서(110)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어(Multi-Core)를 포함할 수 있다. 예로서, 프로세서(110)는 하나 이상의 프로세서 코어들을 포함하는 전용 회로(예컨대, FPGA(Field Programmable Gate Arrays), ASICs(Application Specific Integrated Circuits) 등) 또는 SoC(System on Chip)를 포함할 수 있다. 예로서, 프로세서(110)는 범용 프로세서, 워크스테이션 프로세서, 어플리케이션(Application) 프로세서 등 중 하나일 수 있다(도 10 참조).
프로세서(110)는 클럭에 기초하여 동작할 수 있다. 프로세서(110)는 클럭에 기초하여 입력 신호(IN)를 수신할 수 있다. 프로세서(110)는 입력 신호(IN)에 기초하여 정보를 처리할 수 있다. 프로세서(110)는 클럭에 기초하여, 처리된 정보와 관련된 신호(Din[t])를 채널(120)로 출력할 수 있다. 신호(Din[t])는 데이터를 나타낼 수 있다. 제 1 DIMM(130_1) 내지 제 n DIMM(130_n)은 채널(120)로부터 신호들 (Din1'[t] 내지 Dinn'[t]) 각각을 수신할 수 있다.
신호들(Din1'[t] 내지 Dinn'[t]) 각각은 신호(Din[t])에 대응할 수 있다. 신호(Din[t])가 채널(120)을 통해 전송되는 동안, 신호(Din[t])는 다양한 요인에 의해 왜곡될 수 있다. 예로서, 채널 저항과 제 1 DIMM(130_1) 내지 제 n DIMM(130_n)의 내부 저항(r1 내지 rn)들 사이의 불완전한 매칭으로 인해, 신호(Din[t])에 대한 반사파가 발생할 수 있다. 신호(Din[t])는 반사파와 간섭을 일으킬 수 있다. 따라서, 신호(Din[t])는 왜곡된 파형을 가질 수 있다. 이하 도 2를 참조하여, 신호(Din[t]), 및 신호들(Din1'[t] 내지 Dinn'[t]) 중 임의의 신호(이하, Din'[t])에 대해 좀 더 구체적으로 설명된다.
도 2는 도 1의 채널로 출력되고, 도 1의 채널로부터 수신되는 예시적인 신호들을 나타내는 그래프 이다. 도 2의 예에서, x축은 [s] 단위의 시간을 의미할 수 있다. y축은 [V] 단위의 신호들의 크기들을 나타낼 수 있다. 도 2의 신호(Din[t])는 도 1의 신호(Din[t])일 수 있다. 도 2의 신호(Din'[t])는 도 1의 신호(Din1'[t] 내지 Dinn'[t])들 중 하나일 수 있다.
도 1을 참조하여 설명된 바와 같이, 신호(Din[t])가 도 1의 채널(120)을 통해 전송되는 과정에서, 신호(Din[t])는 신호(Din[t])에 대한 반사파와 간섭을 일으킬 수 있다. 간섭에 의해 왜곡된 파형을 갖는 신호(Din'[t])가 도 1의 제 1 DIMM(130_1) 내지 제 n DIMM(130_n) 중 하나(이하, DIMM)에 의해 수신될 수 있다. 신호(Din'[t])는 시각 “t1”과 시각 “t2” 사이에서 왜곡된 파형을 가질 수 있다. 또한, 신호(Din'[t])는 시각 “t2”와 시각 “t3” 사이에서 왜곡된 파형을 가질 수 있다.
도 1을 참조하여 설명된 바와 같이, 프로세서(110)는 클럭에 기초하여 데이터를 나타내는 신호(Din[t])를 출력할 수 있다. 도 2의 예에서, 시간(△T)은 클럭의 주기와 실질적으로 동일할 수 있다. 따라서, 신호(Din[t])는 시간(△T) 단위의 구간별로 특정 데이터를 나타낼 수 있다. 예로서, 신호(Din[t])는 시간(△T) 단위의 구간별로 단위 데이터(예컨대, 1비트의 데이터)를 나타낼 수 있다.
신호(Din[t])의 크기에 대해, V1은 데이터 “0”을 나타내고, V2는 데이터 “1”을 나타낼 수 있다. 따라서, 시각 “t1” 이전 구간에서, 신호(Din[t])의 데이터는 “010”일 수 있다. 시각 “t1”과 시각 “t2” 사이의 구간에서, 신호(Din[t])의 데이터는 “1111”일 수 있다. 시각 “t2”와 시각 “t3” 사이의 구간에서, 신호(Din[t])의 데이터는 “00”일 수 있다.
DIMM은 신호(Din[t])에 대응하는 신호(Din'[t])에 의해 신호(Din[t])의 데이터를 획득할 수 있다. 따라서, 신호(Din'[t])가 왜곡된 파형을 많이 포함할수록, DIMM은 신호(Din'[t])로부터 왜곡된 데이터를 획득할 수 있다. 도 1을 참조하여 설명된 바와 같이, 신호(Din'[t])는 반사파에 의해 왜곡된 파형을 포함할 수 있다. 예로서, 신호(Din'[t])는 저주파 구간에서 왜곡된 파형을 포함할 수 있다.
본 명세서에서 고주파 구간은 데이터 값이 1비트 단위로 토글(toggle)하는 구간을 의미할 수 있다. 본 명세서에서 저주파 구간은 데이터 값이 동일하게 유지되는 구간을 의미할 수 있다.
예로서, 시각 “t1” 이전의 구간에서 신호(Din[t])가 나타내는 데이터는 “010”이므로(즉 데이터가 토글하므로), 시각 “t1” 이전의 구간은 고주파 구간일 수 있다. 시각 “t1”과 시각 “t2” 사이의 구간에서 신호(Din[t])가 나타내는 데이터는 “1111”이므로(즉 데이터 “1”이 유지되므로), 시각 “t1”과 시각 “t2” 사이의 구간은 저주파 구간일 수 있다. 시각 “t2”와 시각 “t3” 사이의 구간에서, 신호(Din[t])가 나타내는 데이터는 “00”이므로(즉 데이터 “0”이 유지되므로), 시각 “t2”와 시각 “t3” 사이의 구간은 저주파 구간일 수 있다. 이하, 시각 “t1”과 시각 “t2” 사이의 구간 및 시각 “t2”와 시각 “t3” 사이의 구간이 나타내는 데이터가 좀 더 구체적으로 설명된다.
토글하는 데이터를 나타내기 위한 신호의 크기는 변할 수 있다. 예로서, 시각 “t1” 이전 신호(Din[t])의 크기는 V1과 V2 사이에서 변할 수 있다. 동일하게 유지되는 데이터를 나타내기 위한 신호의 크기는 균일하게 유지될 수 있다. 예로서, 시각 “t1”과 시각 “t2” 사이에서 신호(Din[t])의 크기는 V2로 균일하게 유지될 수 있다. 도 1에서 설명된 반사파는 변하는 신호 성분을 포함할 수 있다. 균일한 크기를 유지하는 신호는 변하는 신호 보다 반사파에 의한 영향을 크게 받을 수 있다. 따라서, 저주파 구간에서 발생하는 파형의 왜곡은 고주파 구간에서 발생하는 파형의 왜곡보다 클 수 있다.
예로서, 시각 “t1”과 시각 “t2” 사이의 구간에서, 신호(Din'[t])는 반사파에 의해 왜곡된 파형을 포함할 수 있다. 예로서, 시각 “t2”와 시각 “t3” 사이의 구간에서, 신호(Din'[t])는 반사파에 의해 왜곡된 파형을 포함할 수 있다. 시각 “t1”과 시각 “t2” 사이에서, DIMM은 왜곡된 파형을 갖는 신호(Din'[t])에 의해, 데이터 “1011”를 획득할 수 있다. 예로서, 시각 “t2”와 시각 “t3” 사이에서, DIMM은 왜곡된 파형을 갖는 신호(Din'[t])에 의해, 데이터 “01”을 획득할 수 있다.
도 3은 본 발명의 실시 예에 따른, 엠퍼시스 신호 생성 회로를 보여주는 블록도 이다.
도 3을 참조하면, 엠퍼시스 신호 생성 회로(200)는 출력 드라이버(210), 지연 회로(220), 드라이버 강도 조절 회로(230), 및 합산 회로(240)를 포함할 수 있다. 예로서, 엠퍼시스 신호 생성 회로(200)는 도 1의 프로세서(110) 및 제 1 DIMM(130_1) 내지 제 n DIMM(130_n)에 포함될 수 있다. 예로서, 전자 장치를 구성하는 구성요소들은 신호를 전송하기 위해 도 3의 엠퍼시스 신호 생성 회로(200)를 포함할 수 있다(도 10 참조).
엠퍼시스 신호 생성 회로(200)는 외부의 클럭 생성기(미도시) 등으로부터 클럭을 수신할 수 있다. 클럭은 주기(△T)를 가질 수 있다. 신호(Din[t])는 클럭의 주기(△T)와 실질적으로 동일한 주기(△T)를 가질 수 있다. 엠퍼시스 신호 생성 회로(200)의 구성요소들은 수신되는 클럭에 기초하여 동작할 수 있다. 따라서, 엠퍼시스 신호 생성 회로(200)로부터 출력되는 신호(Dout[t])는 클럭의 주기(△T)와 실질적으로 동일한 주기(△T)를 가질 수 있다.
출력 드라이버(210)는 신호(Din[t])를 수신할 수 있다. 출력 드라이버(210)는 신호(Din[t])에 기초하여, 신호(Din[t])의 크기에 대응하는 크기를 갖는 신호(D1)를 생성할 수 있다. 예로서, 출력 드라이버(210)는 신호(Din[t])의 크기를 조절할 수 있다. 출력 드라이버(210)는 조절된 크기를 갖는 신호(D1)를 합산 회로(240)로 출력할 수 있다.
지연 회로(220)는 신호(Din[t])를 수신할 수 있다. 지연 회로(220)는 신호(Din[t])를 기준 시간만큼 지연시킬 수 있다. 기준 시간은 클럭의 주기(△T)와 관련될 수 있다. 예로서, 기준 시간은 클럭 주기(△T)와 실질적으로 동일할 수 있다. 또는, 기준 시간은 클럭의 여러 주기들과 실질적으로 동일할 수 있다. 이하 본 명세서에서는 설명의 편의를 위하여, 기준 시간이 클럭 주기(△T)와 실질적으로 동일한 예시들이 설명될 것이다. 도 3의 예에서, 지연 회로(220)는 시간(△T)만큼 지연된 신호(Din[t-△T])를 드라이버 강도 조절 회로(230)로 출력할 수 있다.
드라이버 강도 조절 회로(230)는 지연 회로(220)로부터 신호(Din[t-△T])를 수신할 수 있다. 드라이버 강도 조절 회로(230)는 신호(Din[t-△T])에 기초하여, 신호(Din[t])를 엠퍼시스 하기 위한 신호(D2)를 생성할 수 있다. 엠퍼시스는, 신호의 전송과정에서 신호의 파형이 왜곡되는 것을 방지하기 위해, 신호의 파형을 변형시키는 것을 의미할 수 있다.
드라이버 강도 조절 회로(230)는 신호(Din[t-△T])의 크기를 조절하여 신호(D2)를 를 생성할 수 있다. 예로서, 드라이버 강도 조절 회로(230)는 지연 회로(220)로부터 수신되는 신호(Din[t-△T])를 이용하여, 신호(Din[t])를 엠퍼시스 하기 위한 엠퍼시스 성분을 생성할 수 있다. 드라이버 강도 조절 회로(230)는 엠퍼시스 성분을 포함하는 신호(D2)를 생성할 수 있다. 드라이버 강도 조절 회로(230)는 신호(D2)를 합산 회로(240)로 출력할 수 있다. 신호(D2)의 크기는 드라이버 강도 조절 회로(230)의 이득에 기초할 수 있다. 신호(Din[t])를 엠퍼시스 하기 위한 구체적인 방법은 도 4, 도 5, 도 7, 및 도 8을 참조하여 설명된다.
합산 회로(240)는 출력 드라이버(210) 및 드라이버 강도 조절 회로(230)로부터 각각 신호(D1) 및 신호(D2)를 수신할 수 있다. 합산 회로(240)는 출력 드라이버(210)로부터 수신되는 신호(D1)와 및 드라이버 강도 조절 회로(230)로부터 수신되는 신호(D2)를 합산할 수 있다. 합산 회로(240)는 수신되는 신호들을 합산함으로써, 신호(Dout[t])를 생성할 수 있다. 합산 회로(240)는 신호(Dout[t])를 출력할 수 있다. 신호(Dout[t])와 신호(D1) 및 신호(D2) 사이의 관계는 아래 수학식 1에 따라 설명될 수 있다.
Figure pat00001
신호(Dout[t])는 엠퍼시스 신호 생성 회로(200)에 의해 엠퍼시스된 신호일 수 있다. 예로서, 도 1의 프로세서(110)는 신호(Din[t]) 대신 신호(Dout[t])를 채널(120)로 출력할 수 있다. 예로서, 전자 장치의 구성요소들은 정보를 전송하기 위해 신호(Dout[t])를 출력할 수 있다(도 10 참조).
도 4는 본 발명의 실시 예에 따른, 엠퍼시스 신호 생성 회로를 보여주는 블록도 이다. 도 3의 엠퍼시스 신호 생성 회로(200)는 도 4의 엠퍼시스 신호 생성 회로(300)를 포함할 수 있다. 지연 회로(320)의 동작은 도 3의 지연 회로(220)의 동작과 유사하므로, 이하 설명 생략한다.
출력 드라이버(310)는 신호(Din[t])를 수신할 수 있다. 출력 드라이버(310)는 신호(Din[t])에 기초하여 신호(D1)를 출력할 수 있다. 도 4의 예에서, 신호(D1)는 신호(Din[t])와 실질적으로 동일할 수 있다. 출력 드라이버(310)는 신호(D1)를 합산 회로(340)로 출력할 수 있다.
드라이버 강도 조절 회로(330)는 지연 회로(320)로부터 지연된 신호(Din[t-△T])를 수신할 수 있다. 드라이버 강도 조절 회로(330)는 신호(Din[t-△T])에 기초하여, 신호(D2)를 출력할 수 있다. 예로서, 드라이버 강도 조절 회로(330)의 이득은 p일 수 있다. 신호(D2)는 신호(Din[t-△T])를 p배로 증폭시켜 얻어지는 신호(p* Din[t-△T])일 수 있다(단, p는 양수). 드라이버 강도 조절 회로(330)는 신호(D2)를 합산 회로(340)로 출력할 수 있다.
합산 회로(340)는 출력 드라이버(310)로부터 신호(D1)를 수신할 수 있다. 합산 회로(340)는 드라이버 강도 조절 회로(330)로부터 신호(D2)를 수신할 수 있다. 합산 회로(340)는 신호(D1)와 신호(D2)를 합산하여, 신호(Dout1[t])를 출력할 수 있다. 수학식 1을 참조하면, 신호(Dout1[t])는 수학식 2에 따라 표현될 수 있다.
Figure pat00002
도 1의 프로세서(110)는 Din[t] 대신 신호(Dout1[t])를 채널(120)로 출력할 수 있다. 전자 장치의 구성요소들은 정보를 전송하기 위해 신호(Dout1[t])를 출력할 수 있다(도 10 참조).
도 5는 도 4의 엠퍼시스 신호 생성 회로에 의해 생성 또는 출력되는 신호들을 보여주는 그래프 이다. 도 5의 예에서, x축은 [s] 단위의 시간을 의미할 수 있다. y축은 [V] 단위의 신호들의 크기들을 나타낼 수 있다. 도 5의 신호(Dout1[t])는 도 4의 신호(Dout1[t])일 수 있다. 도 5의 신호(D1)는 도 4의 신호(D1)일 수 있다. 도 5의 신호(D2)는 도 4의 신호(D2)일 수 있다. 도 1을 참조하여 설명된 바와 같이, 시간(△T)은 클럭의 주기와 실질적으로 동일할 수 있다. 그러나, 본 발명은 임의의 시간(△T)에 대한 모든 실시 예들을 포함할 수 있다. 시간(△T)의 예시적인 결정방법이 설명될 것이다.
도 2를 참조하여 설명된 바와 같이, 신호(Dout1[t])는 시간(△T) 단위의 구간별로 데이터를 나타낼 수 있다. 예로서, 시각 “t1”과 시각 “t2” 사이에서, 신호(Dout1[t])는 데이터 “1111”을 나타낼 수 있다. 시각 “t2”와 시각 “t3” 사이에서, 신호(Dout1[t])는 데이터 “00”을 나타낼 수 있다.
도 4를 참조하여 설명된 바와 같이, 출력 드라이버(310)는 신호(Din[t])와 실질적으로 동일한 신호(D1)를 출력할 수 있다. 도 5를 도 2와 비교하면, 신호(D1)의 파형은 신호(Din[t])의 파형과 실질적으로 동일할 수 있다. 드라이버 강도 조절 회로(330)는 p배로 증폭된 신호(Din[t-△T])를 신호(D2)로서 출력할 수 있다. 설명의 편의를 위하여, 도 5에는 “p=0.25”인 예시가 도시되어 있다. 그러나, 본 발명은 이에 한정되지 않으며, 양수 p에 대응하는 모든 실시 예들을 포함할 수 있다.
도 4의 합산 회로(340)는 신호(D1) 및 신호(D2)를 합산하여, 신호(Dout1[t])를 출력할 수 있다. 따라서, 신호(Dout1[t])의 크기는 신호(D1)의 크기와 신호(D2)의 크기를 더하여 얻어지는 값일 수 있다.
도 4의 신호(Din[t])의 크기가 M인 경우, 신호(D1)는 신호(Din[t])와 실질적으로 동일하므로, 그래프에 표시된 영역에서 신호(D1)의 크기는 M일 수 있다. 신호(Din[t-△T])는 도 4의 신호(Din[t])를 지연시킴으로써 생성되므로, 신호(Din[t-△T])는 신호(Din[t])의 크기와 실질적으로 동일한 크기를 가질 수 있다. 따라서, 신호(Din[t-△T])의 크기는 M일 수 있다. 신호(D2)는 신호(Din[t-△T])를 p배로 증폭시킴으로써 생성되므로, 신호(D2)의 크기는 p*M일 수 있다. 신호(D2)의 크기는 M보다 작을 수 있다.
신호(Dout1[t])는 신호(D1)와 신호(D2)를 더함으로써 생성되므로, 시각 “t4”와와 시각 “t2” 사이의 제 1 엠퍼시스 구간(EV1)에서, 신호(Dout1[t])의 크기는 (1+p)*M로 증가할 수 있다. 시각 “t5””와 시각 “t3” 사이의 제 2 엠퍼시스 구간(EV2)에서, 신호(Dout1[t])의 크기는 (1+p)*M로 증가할 수 있다. 즉, 제 1 엠퍼시스 구간(EV1) 및 제 2 엠퍼시스 구간(EV2)에서, 신호(Dout1[t])의 크기는 신호(D1)의 크기와 신호(D2)의 크기를 더하여 얻어지는 값을 가질 수 있다.
저주파 구간 중 제 1 엠퍼시스 구간(EV1)을 제외한 구간인 시각 “t1””과 시각 “t4” 사이 구간에서, 신호(Dout1[t])의 크기는 (1-p)*M로 감소할 수 있다. 저주파 구간 중 제 2 엠퍼시스 구간(EV2)을 제외한 구간인 시각 “t2””와 시각 “t5” 사이 구간에서, 신호(Dout1[t])의 크기는 (1-p)*M로 감소할 수 있다. 고주파 구간인 시각 “t1” 이전 구간에서, 신호(Dout1[t])의 크기는 (1-p)*M로 감소할 수 있다. 즉, 제 1 엠퍼시스 구간(EV1) 및 제 2 엠퍼시스 구간(EV2)을 제외한 구간들에서, 신호(Dout1[t])의 크기는 신호(D1)의 크기로부터 신호(D2)의 크기를 빼서 얻어지는 값을 가질 수 있다. 또는, 제 1 엠퍼시스 구간(EV1) 및 제 2 엠퍼시스 구간(EV2)을 제외한 구간들에서, 신호(Dout1[t])의 크기는 신호(Din[t])의 크기 “M””에서 신호(D2)의 크기 “p*M”를 빼서 얻어지는 값을 가질 수 있다.
신호(Dout1[t])의 크기는 신호(D2)의 크기 “p*M”에 따라서 결정될 수 있다. 예로서, 제 1 엠퍼시스 구간(EV1) 및 제 2 엠퍼시스 구간(EV2)에서 신호(D1)의 크기는 신호(D2)의 크기 “p*M””만큼 증가할 수 있다. 제 1 엠퍼시스 구간(EV1) 및 제 2 엠퍼시스 구간(EV2)을 제외한 구간들에서, 신호(Dout1[t])의 크기는 신호(D2)의 크기 “p*M””만큼 감소할 수 있다. 합산 회로(340)는 신호(Dout1[t])를 도 1의 채널(120)로 출력할 수 있다.
신호(D2)는 엠퍼시스 성분을 포함할 수 있다. 엠퍼시스 성분의 크기는 신호(D2)의 크기 “p*M”일 수 있다. 드라이버 강도 조절 회로(330)의 이득인 p는 엠퍼시스 상수일 수 있다. 엠퍼시스 성분의 크기 “p*M”은 엠퍼시스 상수 “p” 및 신호(D1)의 크기 “M”에 각각 비례할 수 있다. 따라서, 드라이버 강도 조절 회로(330)의 이득이 클수록, 즉 엠퍼시스 상수 ”p”가 클수록, 신호(D2)에 포함되는 엠퍼시스 성분의 크기는 크고, 신호(D2)의 크기도 클 수 있다. 예로서, p가 클수록 신호(D2)의 크기 “p*M”은 클 수 있다. 신호(D2)의 크기 “p*M”이 클수록, 시각 “t1”과 시각 “t3” 사이에서, 신호(Dout1[t])의 크기는 크게 변할 수 있다.
예로서, 엠퍼시스 상수 “p”가 클수록, 즉 신호(D2)의 크기 “p*M”이 클수록, 시각 “t1”과 시각 “t4” 사이에서의 신호(Dout1[t])의 크기 “1-p”는작고, 시각 “t4”와 시각 “t2” 사이에서의 신호(Dout1[t])의 크기 “1+p”는 클 수 있다. 따라서, 시각 “t4”에서, 신호(Dout1[t])의 크기는 크게 변할 수 있다.
예로서, 엠퍼시스 상수 “p”가 클수록, 즉 신호(D2)의 크기 “p*M”이 클수록, 시각 “t2”와 시각 “t5” 사이에서의 신호(Dout1[t])의 크기 “1-p”는 작고, 시각 “t4”와 시각 “t2” 사이에서의 신호(Dout1[t])의 크기 “1+p”는 클 수 있다. 따라서, 시각 “t5”에서, 신호(Dout1[t])의 크기는 크게 변할 수 있다.
따라서, 설계자는 엠퍼시스 상수 “p”를 조정하여, 신호(Dout1[t])의 파형을 조정할 수 있다. 예로서, 큰 크기의 엠퍼시스 성분을 포함하는 신호(Dout1[t])를 출력하기 위해, 설계자는 엠퍼시스 상수 “p”를 크게 설정할 수 있다. 예로서, 작은 크기의 엠퍼시스 성분을 포함하는 신호(Dout1[t])를 출력하기 위해, 설계자는 엠퍼시스 상수 “p”를 작게 설정할 수 있다.
신호(Dout1[t])는 시간(△T) 단위의 구간별로 단위 데이터(예컨대, 1비트의 데이터)를 나타낼 수 있다. 저주파 구간인 시각 “t1”과 시각 “t2” 사이의 구간에서, 신호(Dout1[t])는 데이터 “1111”을 나타낼 수 있다. 즉, 시각 “t1”과 시각 “t2” 사이의 구간에서, 신호(Dout1[t])가 나타내는 데이터는 “1”로 동일하게 유지될 수 있다. 저주파 구간인 시각 “t2”와 시각 “t3” 사이의 구간에서, 신호(Dout1[t])는 데이터 “00”을 나타낼 수 있다. 즉, 시각 “t2”와 시각 “t3” 사이의 구간에서, 신호(Dout1[t])가 나타내는 데이터는 “0”으로 동일하게 유지될 수 있다.
시각 “t1”과 시각 “t2” 사이의 구간에서, 신호(Dout1[t])가 나타내는 데이터는 “1”로 동일하게 유지됨에도 불구하고, 신호(Dout1[t])의 크기는 변할 수 있다. p는 양수이므로, 시각 “t4”와 시각 “t2” 사이에서 신호(Dout1[t])의 크기 “(1+p)*M”은 시각 “t1”과 시각 “t4” 사이에서 신호(Dout1[t])의 크기 “(1-p)*M”보다 클 수 있다. 시각 “t4”와 시각 “t2” 사이에서 신호(Dout1[t])는 신호(D2)에 의해 엠퍼시스 성분을 포함할 수 있다.
시각 “t2”와 시각 “t3” 사이의 구간에서, 신호(Dout1[t])가 나타내는 데이터는 “0”으로 동일하게 유지되지만, 신호(Dout1[t])의 크기는 변할 수 있다. 시각 “t5”와 시각 “t3” 사이에서 신호(Dout1[t])의 크기 “(1+p)*M”은 시각 “t2”와 시각 “t5” 사이에서 신호(Dout1[t])의 크기 “(1-p)*M”보다 클 수 있다. 시각 “t5”와 시각 “t3” 사이에서 신호(Dout1[t])는 신호(D2)에 의해 엠퍼시스 성분을 포함할 수 있다.
제 1 엠퍼시스 구간(EV1) 및 제 2 엠퍼시스 구간(EV2)에서, 신호(Dout1[t])의 크기 “(1+p)*M””은 신호(Din[t])의 크기 “M”보다 클 수 있다. 저주파 구간인 시각 “t1”과 시각 “t2” 사이의 구간 중 제 1 엠퍼시스 구간(EV1)을 제외한 구간, 즉, 시각 “t1””과 시각 “t4” 사이의 구간에서, 신호(Dout1[t])의 크기 “(1-p)*M”은 신호(Din[t])의 크기 “M” 보다 작을 수 있다. 저주파 구간인 시각 “t2”와 시각 “t3” 사이의 구간 중 제 2 엠퍼시스 구간(EV2)을 제외한 구간, 즉, 시각 “t2””와 시각 “t5” 사이의 구간에서, 신호(Dout1[t])의 크기 “(1-p)*M”은 신호(Din[t])의 크기 “M” 보다 작을 수 있다.
엠퍼시스 성분은 신호(D2)에 기초하고, 신호(D2)는 시간(△T)에 기초하므로(즉, D2=p*Din[t-△T] 이므로), 제 1 엠퍼시스 구간(EV1) 및 제 2 엠퍼시스 구간(EV2)이 도래하는 시점은 시간(△T)에 기초하여 결정될 수 있다. 즉, 시간(△T)이 클수록 제 1 엠퍼시스 구간(EV1) 및 제 2 엠퍼시스 구간(EV2)은 늦게 도래할 수 있다. 따라서, 설계자는 시간(△T)을 조정하여 제 1 엠퍼시스 구간(EV1) 및 제 2 엠퍼시스 구간(EV2)의 도래 시점을 조정할 수 있다.
예로서, 도 2를 도 5와 함께 참조하면, 설계자는 반사파에 의한 간섭이 발생하는 구간을 고려하여, 시간(△T)을 조정할 수 있다. 설계자는 저주파 구간(시각 “t1”과 시각 “t2” 사이의 구간 및 시각 “t2”와 시각 “t3” 사이의 구간)에서 반사파에 의한 간섭이 발생할 것이라고 예측할 수 있다. 따라서, 설계자는 제 1 엠퍼시스 구간(EV1)이 저주파 구간인 시각 “t1””과 시각 “t2” 사이의 구간에 포함되고, 제 2 엠퍼시스 구간(EV2)이 저주파 구간인 시각 “t2””와 시각 “t3” 사이의 구간에 포함되도록, 시간(△T)을 조정할 수 있다.
도 6은 도 4의 엠퍼시스 신호 생성 회로에 의해 출력되고, DIMM에 의해 수신되는 신호들을 보여주는 그래프 이다. 도 6의 예에서, x축은 [s] 단위의 시간을 의미할 수 있다. y축은 [V] 단위의 신호들의 크기들을 나타낼 수 있다. 도 6의 신호(Dout1[t])는 도 4의 신호(Dout1[t])일 수 있다.
도 1의 프로세서(110)는 신호(Dout1[t])를 채널(120)로 출력할 수 있다. 도 1의 제 1 DIMM(130_1) 내지 제 n DIMM(130_n) 중 하나의 DIMM은 신호(Dout1[t])에 대응하는 신호(Dout1'[t])를 채널(120)로부터 수신할 수 있다.
도 5를 참조하여 설명된 바와 같이, 제 1 엠퍼시스 구간(△EV1)에서의 신호(Dout1[t])의 크기는 시각 “t1”과 시각 “t4” 사이에서 신호(Dout1[t])의 크기 보다 클 수 있다. 따라서, 도 1의 프로세서(110)가 신호(Dout1[t])를 전송하는 경우, 제 1 엠퍼시스 구간(△EV1)에서, 신호(Dout1[t])에 포함된 엠퍼시스 성분은 반사파와 서로 상쇄될 수 있다. 따라서, 도 6을 도 2와 비교하면, 제 1 엠퍼시스 구간(△EV1)에서, 신호(Dout1'[t])의 파형은 신호(Din'[t])의 파형 보다 적게 왜곡될 수 있다.
제 1 엠퍼시스 구간(△EV1)에서, 신호(Dout1'[t])가 나타내는 데이터와 신호(Dout1[t])가 나타내는 데이터는 “111”로 동일할 수 있다. 따라서, 시각 “t1”과 시각 “t2” 사이에서, 신호(Dout1'[t])가 나타내는 데이터와 신호(Dout1[t])가 나타내는 데이터는 “1111”로 동일할 수 있다.
도 2를 참조하여 설명된 바와 같이, 시각 “t1”과 시각 “t2” 사이에서, 신호(Din'[t])가 나타내는 데이터는 신호(Din[t])가 나타내는 데이터와 상이할 수 있다. 도 6을 도 2와 비교하면, 시각 “t1”과 시각 “t2” 사이에서, 도 6의 신호(Dout1'[t])는 도 2의 신호(Din'[t]) 보다 정확한 데이터를 나타낼 수 있다. 따라서, DIMM은 도 6의 신호(Dout1'[t])로부터 정확한 데이터를 획득할 수 있다.
제 2 엠퍼시스 구간(△EV2)에서의 신호(Dout1[t])의 크기는 시각 “t2”와 시각 “t5” 사이에서 신호(Dout1[t])의 크기 보다 클 수 있다. 따라서, 도 1의 프로세서(110)가 신호(Dout1[t])를 전송하는 경우, 제 2 엠퍼시스 구간(△EV2)에서, 신호(Dout1[t])에 포함된 엠퍼시스 성분은 반사파와 서로 상쇄될 수 있다. 따라서, 도 6을 도 2와 비교하면, 제 2 엠퍼시스 구간(△EV2)에서, 신호(Dout1'[t])의 파형은 신호(Din'[t])의 파형 보다 적게 왜곡될 수 있다.
제 2 엠퍼시스 구간(△EV2)에서, 신호(Dout1'[t])가 나타내는 데이터와 신호(Dout1[t])가 나타내는 데이터는 “0”으로 동일할 수 있다. 따라서, 시각 “t2”와 시각 “t3” 사이에서, 신호(Dout1'[t])가 나타내는 데이터와 신호(Dout1[t])가 나타내는 데이터는 “00”으로 동일할 수 있다.
도 2를 참조하여 설명된 바와 같이, 시각 “t2”와 시각 “t3” 사이에서, 신호(Din'[t])가 나타내는 데이터는 신호(Din[t])가 나타내는 데이터와 상이할 수 있다. 도 6을 도 2와 비교하면, 시각 “t2”와 시각 “t3” 사이에서, 도 6의 신호(Dout1'[t])는 도 2의 신호(Din'[t]) 보다 정확한 데이터를 나타낼 수 있다. 따라서, DIMM은 도 6의 신호(Dout1'[t])로부터 정확한 데이터를 획득할 수 있다.
도 7은 본 발명의 실시 예에 따른, 엠퍼시스 신호 생성 회로를 보여주는 블록도 이다. 도 2의 엠퍼시스 신호 생성 회로(200)는 도 7의 엠퍼시스 신호 생성 회로(400)를 포함할 수 있다. 도 7의 지연 회로(420)의 동작은 도 3의 지연 회로(220)의 동작과 유사하므로, 이하 설명 생략한다.
출력 드라이버(410)는 신호(Din[t])를 수신할 수 있다. 출력 드라이버(410)는 신호(Din[t])에 기초하여 신호(D1)를 출력할 수 있다. 도 7의 예에서, 출력 드라이버(410)는 신호(Din[t])의 크기를 1-q배로 증폭시킬 수 있다. 단, q는 0보다 크고 1보다 작을 수 있다. 출력 드라이버(410)는 신호(D1)를 합산 회로(440)로 출력할 수 있다.
드라이버 강도 조절 회로(430)는 지연 회로(420)로부터 지연된 신호(Din[t-△T])를 수신할 수 있다. 드라이버 강도 조절 회로(430)는 신호(Din[t-△T])에 기초하여, 신호(D2)를 출력할 수 있다. 예로서, 드라이버 강도 조절 회로(430)의 이득은 q일 수 있다. 신호(D2)는 신호(Din[t-△T])를 q배로 증폭시킨 신호(q* Din[t-△T])일 수 있다. 드라이버 강도 조절 회로(430)는 신호(D2)를 합산 회로(440)로 출력할 수 있다.
합산 회로(440)는 출력 드라이버(410)로부터 신호(D1)를 수신할 수 있다. 합산 회로(440)는 드라이버 강도 조절 회로(430)로부터 신호(D2)를 수신할 수 있다. 합산 회로(440)는 신호(D1)와 신호(D2)를 합산하여, 신호(Dout2[t])를 출력할 수 있다. 수학식 1을 참조하면, 신호(Dout2[t])는 수학식 3에 따라 표현될 수 있다.
Figure pat00003
도 1의 프로세서(110)는 Din[t] 대신 신호(Dout2[t])를 채널(120)로 출력할 수 있다. 전자 장치의 구성요소들은 정보를 전송하기 위해 신호(Dout2[t])를 출력할 수 있다(도 10 참조).
도 8은 도 7의 엠퍼시스 신호 생성 회로에 의해 생성 또는 출력되는 신호들을 보여주는 그래프 이다. 도 8의 예에서, x축은 [s] 단위의 시간을 의미할 수 있다. y축은 [V] 단위의 신호들의 크기들을 나타낼 수 있다. 도 8의 신호(Dout2[t])는 도 7의 신호(Dout2[t])일 수 있다. 도 8의 신호(D1)는 도 7의 신호(D1)일 수 있다. 도 8의 신호(D2)는 도 7의 신호(D2)일 수 있다. 도 1을 참조하여 설명된 바와 같이, 도 8의 시간(△T)은 클럭의 주기와 실질적으로 동일할 수 있다. 그러나, 본 발명은 임의의 시간(△T)에 대한 모든 실시 예들을 포함할 수 있다. 시간(△T)의 예시적인 결정방법이 설명될 것이다.
도 2를 참조하여 설명된 바와 같이, 신호(Dout2[t])는 시간(△T) 단위의 구간별로 데이터를 나타낼 수 있다. 예로서, 시각 “t1”과 시각 “t2” 사이의 구간에서 신호(Dout2[t])는 데이터 “1111”을 나타낼 수 있다. 시각 “t2”와 시각 “t3” 사이의 구간에서, 신호(Dout2[t])는 데이터 “00”을 나타낼 수 있다.
도 7을 참조하여 설명된 바와 같이, 출력 드라이버(410)는 “1-q”배로 증폭된 신호(Din[t])를 신호(D1)로서 출력할 수 있다. 드라이버 강도 조절 회로(430)는 q배로 증폭된 신호(Din[t-△T])를 신호(D2)로서 출력할 수 있다. 도 7을 참조하여 설명된 바와 같이, q는 0보다 크고 1보다 작은 수일 수 있다. 설명의 편의를 위하여, 도 8에는 “q=0.25”인 예시가 도시되어 있다. 그러나, 본 발명은 이에 한정되지 않으며, 0보다 크고 1보다 작은 모든 q에 대응하는 실시 예들을 포함할 수 있다.
도 7의 합산 회로(440)는 신호(D1) 및 신호(D2)를 합산하여, 신호(Dout2[t])를 출력할 수 있다. 따라서, 신호(Dout2[t])의 크기는 신호(D1)의 크기와 신호(D2)의 크기를 더하여 얻어지는 값일 수 있다.
도 7을 참조하면, 신호(D1)는 신호(Din[t])를 “1-q”배로 증폭시킴으로써 생성될 수 있다. 따라서, 신호(Din[t])의 크기가 M인 경우, 그래프에 표시된 영역에서 신호(D1)의 크기는 (1-q)*M일 수 있다. 신호(Din[t-△T])는 신호(Din[t])를 지연시킴으로써 생성되므로, 신호(Din[t])와 실질적으로 동일한 크기를 가질 수 있다. 따라서, 신호(Din[t-△T])의 크기는 M일 수 있다. 신호(D2)는 q배로 증폭된 신호(Din[t-△T])이므로, 신호(D2)의 크기는 q*M일 수 있다.
신호(Dout2[t])는 신호(D1)와 신호(D2)를 더함으로써 생성되므로, 제 1 엠퍼시스 구간(EV1)에서, 신호(Dout2[t])의 크기는 M일 수 있다. 제 2 엠퍼시스 구간(EV2)에서, 신호(Dout2[t])의 크기는 M일 수 있다. 즉, 제 1 엠퍼시스 구간(EV1) 및 제 2 엠퍼시스 구간(EV2)에서 신호(Dout2[t])의 크기는 도 7의 신호(D1)의 크기에 대응하는 M일 수 있다.
저주파 구간인 시각 “t1”과 시각 “t4” 사이에서, 신호(Dout2[t])의 크기는 (1-2q)*M일 수 있다. 저주파 구간인 시각 “t2”와 시각 “t5” 사이에서, 신호(Dout2[t])의 크기는 (1-2q)*M일 수 있다. 고주파 구간인 시각 “t1” 이전에서, 신호(Dout2[t])의 크기는 (1-2q)*M일 수 있다. 즉, 제 1 엠퍼시스 구간(EV1) 및 제 2 엠퍼시스 구간(EV2)을 제외한 구간들에서, 신호(Dout2[t])의 크기는 신호(D1)의 크기로부터 신호(D2)의 크기를 빼서 얻어지는 값을 가질 수 있다. 또는, 제 1 엠퍼시스 구간(EV1) 및 제 2 엠퍼시스 구간(EV2)을 제외한 구간들에서, 신호(Dout2[t])의 크기는 신호(Din[t])의 크기로부터 신호(D2)의 크기의 2배를 빼서 얻어지는 값을 가질 수 있다.
신호(Dout2[t])의 크기는 신호(D2)의 크기 “q*M”에 따라서 결정될 수 있다. 예로서, 제 1 엠퍼시스 구간(EV1) 및 제 2 엠퍼시스 구간(EV2)에서 신호(D1)의 크기는 신호(D2)의 크기 “q*M””만큼 증가할 수 있다. 제 1 엠퍼시스 구간(EV1) 및 제 2 엠퍼시스 구간(EV2)을 제외한 구간들에서, 신호(D1)의 크기는 신호(D2)의 크기 “q*M””만큼 감소할 수 있다. 합산 회로(440)는 신호(Dout2[t])를 도 1의 채널(120)로 출력할 수 있다.
신호(D2)는 엠퍼시스 성분을 포함할 수 있다. 엠퍼시스 성분의 크기는 신호(D2)의 크기 “q*M”일 수 있다. 드라이버 강도 조절 회로(430)의 이득인 q는 엠퍼시스 상수일 수 있다. 엠퍼시스 성분의 크기 “q*M”은 엠퍼시스 상수 “q” 및 신호(D1)의 크기 “M”에 각각 비례할 수 있다. 드라이버 강도 조절 회로(430)의 이득이 클수록, 즉 엠퍼시스 상수 “q”가 클수록 신호(D2)의 크기 “q*M”은 클 수 있다. 신호(D2)의 크기 “q*M”이 클수록, 시각 “t1”과 시각 “t3” 사이에서, 신호(Dout2[t])의 크기는 크게 변할 수 있다.
예로서, 엠퍼시스 상수 “q”가 클수록, 즉 신호(D2)의 크기 “q*M”이 클수록, 시각 “t1”과 시각 “t4” 사이에서의 신호(Dout2[t])의 크기 “1-2q”는 작을 수 있다. 따라서, 시각 “t4”에서, 신호(Dout2[t])의 크기는 크게 변할 수 있다.
예로서, q가 클수록, 즉 신호(D2)의 크기 “q*M”이 클수록, 시각 “t2”와 시각 “t5” 사이에서의 신호(Dout2[t])의 크기 “1-2q”는 작을 수 있다. 따라서, 시각 “t5”에서, 신호(Dout2[t])의 크기는 크게 변할 수 있다.
따라서, 설계자는 엠퍼시스 상수 “q”를 조정하여, 신호(Dout2[t])의 파형을 변형시킬 수 있다. 예로서, 엠퍼시스 성분을 많이 포함하는 신호(Dout2[t])를 출력하기 위해, 설계자는 엠퍼시스 상수 “q”를 크게 설정할 수 있다. 예로서, 엠퍼시스 성분을 조금 포함하는 신호(Dout2[t])를 출력하기 위해, 설계자는 엠퍼시스 상수 “q”를 작게 설정할 수 있다.
신호(Dout2[t])는 시간(△T) 단위의 구간별로 단위 데이터(예컨대, 1비트의 데이터)를 나타낼 수 있다. 시각 “t1”과 시각 “t2” 사이에서, 신호(Dout2[t])는 데이터 “1111”을 나타낼 수 있다. 즉, 시각 “t1”과 시각 “t2” 사이에서, 신호(Dout2[t])가 나타내는 데이터는 “1”로 동일하게 유지될 수 있다. 시각 “t2”와 시각 “t3” 사이에서, 신호(Dout2[t])는 데이터 “00”을 나타낼 수 있다. 즉, 시각 “t2”와 시각 “t3” 사이의 구간에서, 신호(Dout2[t])가 나타내는 데이터는 “0”으로 동일하게 유지될 수 있다.
시각 “t1”과 시각 “t2” 사이의 구간에서, 신호(Dout2[t])가 나타내는 데이터는 “1”로 동일하게 유지되지만, 신호(Dout2[t])의 크기는 변할 수 있다. 제 1 엠퍼시스 구간(EV1)에서 신호(Dout2[t])의 크기 “M””은 시각 “t1”과 시각 “t4” 사이에서 신호(Dout2[t])의 크기 “(1-2q)*M”보다 클 수 있다. 제 1 엠퍼시스 구간(EV1)에서 신호(Dout1[t])는 신호(D2)에 의해 엠퍼시스 성분을 포함할 수 있다.
시각 “t2”와 시각 “t3” 사이의 구간에서, 신호(Dout2[t])가 나타내는 데이터는 “0”으로 동일하게 유지되지만, 신호(Dout2[t])의 크기는 변할 수 있다. 제 2 엠퍼시스 구간(EV2)에서 신호(Dout2[t])의 크기(M)는 시각 “t2””와 시각 “t5” 사이에서 신호(Dout2[t])의 크기 “(1-2q)*M”보다 클 수 있다. 제 2 엠퍼시스 구간(EV2)에서 신호(Dout2[t])는 신호(D2)에 의해 엠퍼시스 성분을 포함할 수 있다.
제 1 엠퍼시스 구간(EV1) 및 제 2 엠퍼시스 구간(EV2)에서, 신호(Dout2[t])의 크기는 도 7의 신호(Din[t])의 크기에 대응할 수 있다. 예로서, 신호(Dout2[t])의 크기는 도 7의 신호(Din[t])의 크기 “M””과 실질적으로 동일할 수 있다. 저주파 구간인 시각 “t1'과 시각 “t2” 사이의 구간 중 제 1 엠퍼시스 구간(EV1)를 제외한 구간, 즉, 시각 “t1””과 시각 “t4” 사이의 구간에서, 신호(Dout2[t])의 크기 “(1-2q)*M”은 신호(Din[t])의 크기 “M”보다 작을 수 있다. 저주파 구간인 시각 “t2”와 시각 “t3” 사이의 구간 중 제 2 엠퍼시스 구간(EV2)를 제외한 구간, 즉, 시각 “t2””와 시각 “t5” 사이의 구간에서, 신호(Dout2[t])의 크기 “(1-2q)*M”은 신호(Din[t])의 크기 “M”보다 작을 수 있다.
엠퍼시스 성분은 신호(D2)에 기초하고, 신호(D2)는 시간(△T)에 기초하므로(즉, D2=q*Din[t-△T] 이므로), 제 1 엠퍼시스 구간(EV1) 및 제 2 엠퍼시스 구간(EV2)은 시간(△T)에 기초하여 결정될 수 있다. 즉, 시간(△T)이 클수록 제 1 엠퍼시스 구간(EV1) 및 제 2 엠퍼시스 구간(EV2)은 늦게 도래할 수 있다.
도 9는 도 7의 엠퍼시스 신호 생성 회로에 의해 출력되고, DIMM에 의해 수신되는 신호들을 보여주는 그래프 이다. 도 9의 예에서, x축은 [s] 단위의 시간을 의미할 수 있다. y축은 [V] 단위의 신호들의 크기들을 나타낼 수 있다. 도 9의 신호(Dout2[t])는 도 8의 신호(Dout2[t])일 수 있다.
도 1의 프로세서(110)는 신호(Dout2[t])를 채널(120)로 출력할 수 있다. 도 1의 제 1 DIMM(130_1) 내지 제 n DIMM(130_n) 중 하나의 DIMM은 신호(Dout2[t])에 대응하는 신호(Dout2'[t])를 채널(120)로부터 수신할 수 있다.
도 8을 참조하여 설명된 바와 같이, 제 1 엠퍼시스 구간(△EV1)에서의 신호(Dout2[t])의 크기 “M”은 시각 “t1”과 시각 “t4” 사이에서 신호(Dout1[t])의 크기 “(1-2q)*M”보다 클 수 있다. 도 1의 프로세서(110)가 신호(Dout2[t])를 전송하는 경우, 제 1 엠퍼시스 구간(△EV1)에서, 신호(Dout2[t])에 포함된 엠퍼시스 성분은 반사파와 서로 상쇄될 수 있다. 따라서, 도 9를 도 2와 비교하면, 제 1 엠퍼시스 구간(△EV1)에서, 신호(Dout2'[t])의 파형은 신호(Din'[t])의 파형 보다 적게 왜곡될 수 있다.
제 1 엠퍼시스 구간(△EV1)에서, 신호(Dout2'[t])가 나타내는 데이터와 신호(Dout2[t])가 나타내는 데이터는 “111”로 동일할 수 있다. 따라서, 시각 “t1”과 시각 “t2” 사이에서, 신호(Dout2'[t])가 나타내는 데이터와 신호(Dout2[t])가 나타내는 데이터는 “1111”로 동일할 수 있다.
도 2를 참조하여 설명된 바와 같이, 시각 “t1”과 시각 “t2” 사이에서, 신호(Din'[t])가 나타내는 데이터는 신호(Din[t])가 나타내는 데이터와 상이할 수 있다. 도 9를 도 2와 비교하면, 시각 “t1”과 시각 “t2” 사이에서, 도 9의 신호(Dout2'[t])는 도 2의 신호(Din'[t]) 보다 정확한 데이터를 나타낼 수 있다. 따라서, DIMM은 도 9의 신호(Dout2'[t])로부터 정확한 데이터를 획득할 수 있다.
제 2 엠퍼시스 구간(△EV2)에서의 신호(Dout2[t])의 크기 “M”은 시각 “t2”와 시각 “t3” 사이에서 신호(Dout2[t])의 크기 “(1-2q)*M”보다 클 수 있다. 도 1의 프로세서(110)가 신호(Dout2[t])를 전송하는 경우, 제 2 엠퍼시스 구간(△EV2)에서, 신호(Dout2[t])에 포함된 엠퍼시스 성분은 반사파와 서로 상쇄될 수 있다. 따라서, 도 9를 도 2와 비교하면, 제 2 엠퍼시스 구간(△EV2)에서, 신호(Dout2'[t])의 파형은 신호(Din'[t])의 파형 보다 적게 왜곡될 수 있다.
제 2 엠퍼시스 구간(△EV2)에서, 신호(Dout2'[t])가 나타내는 데이터와 신호(Dout2[t])가 나타내는 데이터는 “0”으로 동일할 수 있다. 따라서, 시각 “t3”과 시각 “t4” 사이에서, 신호(Dout2'[t])가 나타내는 데이터와 신호(Dout2[t])가 나타내는 데이터는 “00”으로 동일할 수 있다.
도 2를 참조하여 설명된 바와 같이, 시각 “t2”와 시각 “t3” 사이에서, 신호(Din'[t])가 나타내는 데이터는 신호(Din[t])가 나타내는 데이터와 상이할 수 있다. 도 9를 도 2와 비교하면, 시각 “t2”와 시각 “t3” 사이에서, 도 9의 신호(Dout2'[t])는 도 2의 신호(Din'[t]) 보다 정확한 데이터를 나타낼 수 있다. 따라서, DIMM은 도 9의 신호(Dout2'[t])로부터 정확한 데이터를 획득할 수 있다.
도 9를 도 6과 비교하면, 그래프에 표시된 시간 영역에서, 신호(Dout1[t])의 최대 크기는 신호(Dout2[t])의 최대 크기 보다 클 수 있다. 이상에서 설명되었듯이, 신호(Dout1[t])는 도 4의 엠퍼시스 신호 생성 회로(300)에 의해 출력되고, 신호(Dout2[t])는 도 7의 엠퍼시스 신호 생성 회로(400)에 의해 출력될 수 있다.
도 7의 출력 드라이버(410)가 출력할 수 있는 신호의 최대 크기는 도 4의 출력 드라이버(310)가 출력할 수 있는 신호의 최대 크기 보다 작을 수 있다. 따라서, 설계자는 출력할 수 있는 신호의 최대 크기가 큰 출력 드라이버를 이용하여 엠퍼시스 신호 생성 회로를 설계할 시, 도 4의 엠퍼시스 신호 생성 회로(300)를 설계할 수 있다. 또는, 설계자는 출력할 수 있는 신호의 최대 크기가 작은 출력 드라이버를 이용하여 엠퍼시스 신호 생성 회로를 설계할 시, 도 7의 엠퍼시스 신호 생성 회로(400)를 설계할 수 있다.
도 10은 도 3의 엠퍼시스 신호 생성 회로를 포함하는 예시적인 전자 장치를 보여주는 블록도 이다.
예로서, 전자 장치(1000)는 개인용 컴퓨터(Personal Computer, PC), 워크스테이션(Workstation), 노트북 컴퓨터, 이동식 장치 등 중 하나일 수 있다. 도 10을 참조하면, 전자 장치(1000)는 프로세서(1100), 메모리(1200), 스토리지(1300), 통신 장치(1400), 사용자 인터페이스(1500), 및 버스(1600)를 포함할 수 있다. 전자 장치(1000)는 도 10에 나타나지 않은 다른 구성 요소(예컨대, 다양한 센서들 또는 파워 서플라이 등)들을 더 포함할 수 있다. 또는, 전자 장치(1000)는 도 10에 나타낸 구성 요소들 중 하나 이상을 포함하지 않을 수 있다.
프로세서(1100)는 전자 장치(1000)의 전반적인 동작들을 제어할 수 있다. 프로세서(1100)는 중앙제어장치로써 전자 장치(1000)의 동작에 필요한 연산들을 처리할 수 있다. 예로서, 프로세서(1100)는 전자 장치(1000)의 동작들을 제어하기 위한 데이터를 처리할 수 있다. 프로세서(1100)는 도 1의 프로세서(110)를 포함할 수 있다. 예로서, 프로세서(1100)는 범용 프로세서, 워크스테이션 프로세서, 어플리케이션(Application) 프로세서 등 중 하나일 수 있다. 프로세서(1100)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어(Multi-Core)를 포함할 수 있다. 예로서, 프로세서(1100)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다.
메모리(1200)는 프로세서(1100)에 의해 처리된 또는 처리될 데이터를 저장할 수 있다. 메모리(1200)는 하나 이상의 DIMM들을 포함할 수 있다. 예로서, 메모리(1200)는 도 1의 제 1 DIMM(130_1) 내지 제 n DIMM(130_n)을 포함할 수 있다. 하나 이상의 DIMM들은 전자 장치(1000)의 구성 요소들과의 통신에 따라, 데이터를 저장 또는 출력할 수 있다. 예로서, 메모리(1200)는 SRAM(Static Random Access Memory), DRAM(Dynamic RAM), SDRAM(Synchronous DRAM) 등과 같은 휘발성 메모리, 또는 플래시(Flash) 메모리, PRAM(Phase-change RAM), MRAM(Magneto-resistive RAM), ReRAM(Resistive RAM), FRAM(Ferro-electric RAM) 등과 같은 불휘발성 메모리를 포함할 수 있다. 또는, 메모리(1200)는 이종의 메모리들을 포함할 수 있다.
스토리지(1300)는 전원 공급과 관계없이 데이터를 저장할 수 있다. 예로서, 스토리지(1300)는 HDD(Hard Disk Drive), SSD(Solid State Drive), SD(Secure Digital) 카드, USB(Universal Serial Bus) 메모리 장치 등과 같이 불휘발성 메모리를 포함하는 기록 매체(Storage Medium)일 수 있다.
통신 장치(1400)는 송신부 및 수신부를 포함할 수 있다. 전자 장치(1000)는 통신 장치(1400)에 의해 다른 전자 장치와 통신하여 데이터를 송신 및/또는 수신 할 수 있다.
사용자 인터페이스(1500)는 사용자와 전자 장치(1000) 사이에서 명령 또는 데이터의 입/출력을 전달할 수 있다. 예로서, 사용자 인터페이스(1500)는 키보드, 마우스, 터치스크린, 스캐너, 조이스틱, 음성인식장치, 동작인식장치 또는 안구인식장치 등과 같은 입력장치, 및/또는 모니터, 디스플레이 장치, 프로젝터, 스피커 또는 플로터 등의 출력장치 등과 같은 물리 장치를 포함할 수 있다.
버스(1600)는 전자 장치(1000)의 구성 요소들 사이에서 통신 경로를 제공할 수 있다. 버스(1600)는 도 1의 채널(120)을 포함할 수 있다. 예로서, 프로세서(1100), 메모리(1200), 스토리지(1300), 통신 장치(1400), 및 사용자 인터페이스(1500)는 버스(1600)를 통해 서로 데이터를 교환할 수 있다. 버스(1600)는 전자 장치(1000)에서 이용되는 다양한 유형의 통신 포맷을 지원하도록 구성될 수 있다.
도 1의 프로세서(1100), 메모리(1200), 스토리지(1300), 통신 장치(1400), 및 사용자 인터페이스(1500)를 포함한 구성요소들은 데이터를 나타내는 신호를 전송하기 위해 도 3의 엠퍼시스 신호 생성 회로(200)를 포함할 수 있다. 예로서, 프로세서(1100)는 전자 장치(1000)의 동작들을 제어하기 위한 데이터를 생성할 수 있다. 프로세서(1100)에 포함된 엠퍼시스 신호 생성 회로(200)는 데이터를 나타내는 신호(Dout[t])를 버스(1600)를 통해 출력할 수 있다. 메모리(1200)는 신호(Dout[t])에 대응하는 신호를 버스(1600)를 통해 수신할 수 있다. 메모리(1200)는 수신되는 신호에 기초하여 프로세서(1100)에 의해 처리된 데이터를 획득할 수 있다. 메모리(1200)는 획득된 데이터를 저장할 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
100: 전자 장치
1000: 전자 장치

Claims (10)

  1. 제 1 신호의 크기에 기초하여, 제 2 신호를 생성하도록 구성되는 드라이버;
    상기 제 1 신호를 기준 시간만큼 지연시켜, 제 3 신호를 생성하도록 구성되는 지연 회로;
    상기 제 3 신호의 크기를 조절하여, 제 4 신호를 생성하도록 구성되는 강도 조절 회로; 및
    상기 제 2 신호와 상기 제 4 신호를 합산하여, 제 5 신호를 생성하도록 구성되는 합산 회로를 포함하되,
    상기 기준 시간에 기초하여 결정되는 제 1 시간 구간에서 상기 제 5 신호의 크기는 상기 제 2 신호의 크기 보다 크고, 상기 제 1 시간 구간을 제외한 제 2 시간 구간에서 상기 제 5 신호의 상기 크기는 상기 제 2 신호의 상기 크기 보다 작고,
    상기 제 2 시간 구간에서, 상기 제 5 신호의 상기 크기는 상기 제 1 신호의 상기 크기 보다 작은 전자 회로.
  2. 제 1 항에 있어서,
    상기 드라이버, 상기 지연 회로, 상기 강도 조절 회로, 및 상기 합산 회로는 클럭에 기초하여 동작하고,
    상기 기준 시간은 상기 클럭의 주기에 대응하고, 상기 제 1 신호 및 상기 제 5 신호 각각은 상기 클럭의 상기 주기 마다 데이터 값을 나타내는 전자 회로.
  3. 제 2 항에 있어서,
    상기 제 1 시간 구간은, 상기 클럭의 둘 이상의 주기 동안 상기 제 1 신호에 의해 데이터의 값들이 동일하게 나타나는 저주파 구간에 포함되는 전자 회로.
  4. 제 3 항에 있어서,
    상기 제 1 시간 구간이 도래하는 시점은 상기 기준 시간에 기초하여 결정되고,
    상기 기준 시간은 상기 제 1 시간 구간이 상기 저주파 구간에 포함되도록 결정되는 전자 회로.
  5. 제 1 항에 있어서,
    상기 제 1 신호가 나타내는 데이터 값들은 저주파 구간 동안 동일하게 유지되고, 상기 제 5 신호가 나타내는 데이터 값들은 상기 제 1 신호가 나타내는 상기 데이터 값들과 동일하되,
    상기 제 1 시간 구간은 상기 저주파 구간에 포함되는 전자 회로.
  6. 제 5 항에 있어서,
    상기 제 1 시간 구간에서의 상기 제 5 신호의 상기 크기는, 상기 저주파 구간 중 상기 제 1 시간 구간을 제외한 제 3 시간 구간에서의 상기 제 5 신호의 상기 크기보다 큰 전자 회로.
  7. 제 6 항에 있어서,
    상기 제 1 시간 구간에서, 상기 제 5 신호의 상기 크기는 상기 제 1 신호의 상기 크기와 동일하거나,
    상기 제 1 시간 구간에서, 상기 제 5 신호의 상기 크기는 상기 제 1 신호의 상기 크기보다 큰 전자 회로.
  8. 제 1 항에 있어서,
    상기 제 1 시간 구간에서, 상기 제 5 신호의 상기 크기는 상기 제 2 신호의 상기 크기와 상기 제 4 신호의 크기를 더하여 얻어지는 값을 갖고, 제 2 시간 구간에서, 상기 제 5 신호의 상기 크기는 상기 제 2 신호의 상기 크기로부터 상기 제 4 신호의 상기 크기를 빼서 얻어지는 값을 갖는 전자 회로.
  9. 제 1 신호의 크기 보다 작은 크기를 갖는 제 2 신호를 생성하도록 구성되는 드라이버;
    상기 제 1 신호를 기준 시간만큼 지연시켜, 제 3 신호를 생성하도록 구성되는 지연 회로;
    상기 제 3 신호의 크기에 기초하여 결정되는 크기의 엠퍼시스 성분을 포함하는 제 4 신호를 생성하도록 구성되는 강도 조절 회로; 및
    상기 제 2 신호와 상기 제 4 신호를 합산하여 제 5 신호를 생성하도록 구성되는 합산 회로를 포함하되,
    상기 기준 시간에 기초하여 결정되는 제 1 시간 구간에서, 상기 제 5 신호의 크기는 상기 제 1 신호의 상기 크기에 대응하고, 상기 제 1 시간 구간을 제외한 제 2 시간 구간에서, 상기 제 5 신호의 상기 크기는 상기 제 1 신호의 상기 크기 보다 작은 전자 회로.
  10. 제 9 항에 있어서,
    상기 제 2 시간 구간에서, 상기 제 5 신호의 상기 크기는 상기 제 1 신호의 상기 크기로부터 상기 제 4 신호의 크기의 2배를 빼서 얻어지는 값을 갖는 전자 회로.
KR1020170146810A 2017-11-06 2017-11-06 포스트 엠퍼시스 신호를 출력하기 위한 전자 회로 KR20190051314A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170146810A KR20190051314A (ko) 2017-11-06 2017-11-06 포스트 엠퍼시스 신호를 출력하기 위한 전자 회로
US16/026,145 US10367490B2 (en) 2017-11-06 2018-07-03 Electronic circuits for outputting post emphasis signals
CN201811312999.8A CN109754829B (zh) 2017-11-06 2018-11-06 用于输出后加强信号的电子电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170146810A KR20190051314A (ko) 2017-11-06 2017-11-06 포스트 엠퍼시스 신호를 출력하기 위한 전자 회로

Publications (1)

Publication Number Publication Date
KR20190051314A true KR20190051314A (ko) 2019-05-15

Family

ID=66329019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170146810A KR20190051314A (ko) 2017-11-06 2017-11-06 포스트 엠퍼시스 신호를 출력하기 위한 전자 회로

Country Status (3)

Country Link
US (1) US10367490B2 (ko)
KR (1) KR20190051314A (ko)
CN (1) CN109754829B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11704051B2 (en) 2021-03-12 2023-07-18 SK Hynix Inc. Data storage apparatus and interface circuit therefor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022051373A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 メモリシステム及び送信信号調整方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02305032A (ja) * 1989-05-18 1990-12-18 Mitsubishi Electric Corp ノイズ低減装置
JPH03296325A (ja) * 1990-04-13 1991-12-27 Nippon Telegr & Teleph Corp <Ntt> 適応等化器
US5185793A (en) * 1991-03-15 1993-02-09 Eagle Comtronics, Inc. Method and apparatus for securing television signals using sideband interdiction
US6266379B1 (en) 1997-06-20 2001-07-24 Massachusetts Institute Of Technology Digital transmitter with equalization
US6549036B1 (en) 2000-05-31 2003-04-15 Micron Technology, Inc. Simple output buffer drive strength calibration
US20030104783A1 (en) * 2001-12-04 2003-06-05 Esion-Tech, Llc Adaptive electromagnetic interference rejection system and method
US7386053B2 (en) 2002-10-11 2008-06-10 Synopsys, Inc System and method of equalization of high speed signals
WO2005071848A1 (en) 2004-01-26 2005-08-04 Diablo Technologies Inc. Fully adaptive equalization for high loss communications channels
JP2005339060A (ja) * 2004-05-25 2005-12-08 Nec Electronics Corp クロストーク計算装置およびクロストーク計算方法
EP2367330B1 (en) 2005-01-20 2017-08-09 Rambus Inc. High-speed signaling systems with adaptable pre-emphasis and equalization
DE102006020107B3 (de) * 2006-04-29 2007-10-25 Infineon Technologies Ag Datenempfänger mit Taktrückgewinnungsschaltung
US8030968B1 (en) 2010-04-07 2011-10-04 Intel Corporation Staged predriver for high speed differential transmitter
US9450744B2 (en) 2010-05-20 2016-09-20 Kandou Lab, S.A. Control loop management and vector signaling code communications links
JP5772398B2 (ja) * 2011-08-30 2015-09-02 富士通株式会社 電子部品及び反射波キャンセル方法
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
US9653147B1 (en) 2015-12-02 2017-05-16 Integrated Device Technology Inc. Asymmetrical emphasis in a memory data bus driver
US9589627B1 (en) 2016-05-31 2017-03-07 Cadence Design Systems, Inc. Methods and devices for a DDR memory driver using a voltage translation capacitor
KR101870840B1 (ko) * 2016-11-02 2018-06-26 삼성전자주식회사 출력 버퍼 회로 및 그것을 포함하는 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11704051B2 (en) 2021-03-12 2023-07-18 SK Hynix Inc. Data storage apparatus and interface circuit therefor

Also Published As

Publication number Publication date
US20190140628A1 (en) 2019-05-09
CN109754829B (zh) 2023-10-13
CN109754829A (zh) 2019-05-14
US10367490B2 (en) 2019-07-30

Similar Documents

Publication Publication Date Title
US11393522B2 (en) Memory device adjusting duty cycle and memory system having the same
US20230073567A1 (en) Data Transmission Using Delayed Timing Signals
US9754650B2 (en) Memory device and system supporting command bus training, and operating method thereof
CN110870010B (zh) 在ddr5 dram中调整到锁存路径的指令延迟
CN110800060B (zh) 双倍数据速率同步动态随机存取存储器数据选通信号校准
JPWO2002045268A1 (ja) 半導体集積回路及びデータ処理システム
TWI514402B (zh) 記憶體測試系統以及記憶體測試方法
KR102473661B1 (ko) 듀티 사이클을 조절하는 메모리 장치 및 이를 포함하는 메모리 시스템
US20190189226A1 (en) Link training mechanism by controlling delay in data path
KR20190051314A (ko) 포스트 엠퍼시스 신호를 출력하기 위한 전자 회로
US20200212903A1 (en) Operation method of signal receiver, pulse width controller, and electronic device including the same
US20210312972A1 (en) Apparatus, system and method to detect and improve an input clock performance of a memory device
EP3425516B1 (en) Memory channel driver with echo cancellation
US20230206973A1 (en) Variable tick for dram interface calibration
KR20140055120A (ko) 온다이 터미네이션 회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
US20230006750A1 (en) Multiplexer and serializer including the same
US10623211B2 (en) Voltage correction computations for memory decision feedback equalizers
US20160093345A1 (en) Dynamic random access memory timing adjustments
US10396760B1 (en) Differential pair contact resistance asymmetry compensation system
KR102657550B1 (ko) 수신 회로, 이를 포함하는 반도체 장치 및 시스템
KR20200049711A (ko) 메모리 판정 피드백 등화기
KR20180053835A (ko) 수신 회로, 이를 포함하는 반도체 장치 및 시스템