KR20190049328A - 반도체 패키지 재활용 방법 및 재활용 반도체 패키지 - Google Patents

반도체 패키지 재활용 방법 및 재활용 반도체 패키지 Download PDF

Info

Publication number
KR20190049328A
KR20190049328A KR1020180006027A KR20180006027A KR20190049328A KR 20190049328 A KR20190049328 A KR 20190049328A KR 1020180006027 A KR1020180006027 A KR 1020180006027A KR 20180006027 A KR20180006027 A KR 20180006027A KR 20190049328 A KR20190049328 A KR 20190049328A
Authority
KR
South Korea
Prior art keywords
semiconductor package
semiconductor
package
jig
present
Prior art date
Application number
KR1020180006027A
Other languages
English (en)
Other versions
KR101992263B1 (ko
Inventor
박경화
박병규
Original Assignee
박경화
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박경화 filed Critical 박경화
Priority to TW107109621A priority Critical patent/TWI663899B/zh
Priority to CN201810321341.7A priority patent/CN109755105A/zh
Publication of KR20190049328A publication Critical patent/KR20190049328A/ko
Application granted granted Critical
Publication of KR101992263B1 publication Critical patent/KR101992263B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 재활용 방법, 재활용 반도체 패키지 및 이를 위한 지그에 관한 것으로, 상기 반도체 패키지 재활용 방법은 재활용하고자 하는 반도체 패키지를 회수하는 단계; 상기 회수된 다수의 반도체 패키지를 상기 반도체칩 패키지와 대응되는 크기의 개구부가 다수 형성된 지그에 로딩(Loading)하는 단계; 상기 지그에 로딩된 반도체 패키지의 몰딩면을 재몰딩(Remolding)하는 단계; 및 상기 재몰딩된 반도체 패키지를 절단(Sawing)하는 단계를 포함하고, 상기 재몰딩에 의한 반도체 패키지의 두께 증가는 50~1000㎛인 것을 특징으로 한다.

Description

반도체 패키지 재활용 방법, 재활용 반도체 패키지 및 이를 위한 지그{RECYCLING METHOD FOR SEMICONDUCTOR PACKAGE, RECYCLING SEMICONDUCTOR PACKAGE AND JIG FOR THE SAME}
본 발명은 반도체 패키지의 재활용 방법, 재활용 반도체 패키지 및 이를 위한 지그에 관한 것으로, 제조 공정 중 불량으로 판단되거나 이미 사용된 바 있던 반도체 패키지를 재활용하는 기술에 관한 것이다.
일반적으로, 반도체의 제조를 위한 후공정은 웨이퍼(wafer)로부터 분리된 반도체칩을 인쇄회로기판(PCB, Printed Circuit Board) 상에 실장하여 부착하는 다이 본딩(die bonding) 공정과, 금속 와이어(metal wire)등을 이용하여 반도체칩이 부착된 인쇄회로기판을 전기적으로 연결하는 와이어 본딩(wire bonding) 공정과, 봉지재를 사용하여 반도체칩 및 인쇄회로기판을 밀봉함으로써, 집적회로 패키지로 제조하는 몰딩(molding) 공정과, 마지막으로 출하하기 위한 반도체칩 절단 공정(Package Sawing) 등을 포함한다.
한편, 반도체 패키지를 자르는 패키지 절단 과정(Package Sawing)까지는 각각의 IC(Integrated Circuit)가 연속적으로 배열된 스트립(STRIP) 형태로 제조되게 된다. 이때, 반도체칩은 기판(Substrate)이나 리드 프레임(Lead Frame)과 같은 형태로 공정에서 흐르다가 패키지 절단 과정에서 각각의 IC 낱개 형태로 절단된다.
이와 같은 방식으로 제조하다가 레이저 마킹(Laser Marking) 공정에서 IC 상면(Top Surface)에 기재되는 정보(PART NUMBER)를 잘못 적는 경우가 있다. 이러한 경우에는 해당 IC는 판매를 할 수 없어 레이저 마킹을 지우고 다시 레이저 마킹을 하거나 폐기처리 된다.
IC를 폐기처리하게 되면 비용절감 측면에서 불리하기 때문에 레이저 마킹을 지우고 재활용하는 방법들이 강구되고 있다.
이를 위한 방법으로, 첫번째로는 레이저 마킹의 깊이가 50㎛ 정도이다 보니 전면을 50㎛으로 깎아내는 방법이 있고, 둘째로는 레이저 마킹 위에 특수 잉크(Ink)를 도포해서 경화하는 방법이 있다. 상기 첫번째 방법은 색이 변하게 되는 문제가 있으며, 두번째 방법은 특수 잉크를 도포해야 하는데 모든 과정을 수작업으로 진행이 되어 수율이 매우 낮은 문제가 있다.
인쇄회로기판 등의 보드에서 제거한 반도체칩은 고가이기 때문에 폐기하기보다는 재활용하는 것이 바람직한데, 재활용하고자 하는 반도체칩을 작업자가 직접 수작업하기 때문에 시간 소모가 크다는 문제가 있다.
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다. 또 다른 목적은 제조 공정 또는 기사용된 반도체 패키지를 재활용하는 방법, 이에 의해 제조되는 재활용 반도체 및 이를 위한 장치로서 지그(JIG)을 제공하는 것이다.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 재활용하고자 하는 반도체 패키지를 회수하는 단계; 상기 회수된 다수의 반도체 패키지를 상기 반도체칩 패키지와 대응되는 크기의 개구부가 다수 형성된 지그에 로딩(Loading)하는 단계; 상기 지그에 로딩된 반도체 패키지의 몰딩면을 재몰딩(Remolding)하는 단계; 및 상기 재몰딩된 반도체 패키지를 절단(Sawing)하는 단계를 포함하고, 상기 재몰딩에 의한 반도체 패키지의 두께 증가는 50~1000㎛인 것을 특징으로 하는 반도체 패키지 재활용 방법이 제공될 수 있다.
본 발명의 일 측면에 따르면, 상기 지그는 금속 플레이트로 형성되고 일면에는 상기 반도체 패키지의 타면과 마주보는 밀봉부재가 부착될 수 있다.
본 발명의 일 측면에 따르면, 상기 로딩하는 단계에서 상기 회수된 반도체 패키지는 상기 지그 상에서 연속적으로 배열(Strip)될 수 있다.
본 발명의 일 측면에 따르면, 상기 반도체 패키지를 회수하는 단계는, 2 이상의 반도체 패키지가 적층되어 형성되는 적층형 반도체 패키지로부터 재활용하고자 하는 상기 반도체 패키지를 분리해내는 단계; 및 상기 분리해낸 반도체 패키지의 타면에 형성되어 있는 솔더볼을 제거하는 단계를 포함할 수 있다.
본 발명의 일 측면에 따르면, 상기 재몰딩에 사용되는 에폭시 몰딩 컴파운드(EMC, Epoxy Molding Compound))의 유리천이온도(Tg)가 180℃ 이상일 수 있다.
본 발명의 일 측면에 따르면, 상기 재몰딩하는 단계 이후에 상기 재활용하고자 하는 상기 반도체 패키지의 타면에 솔더볼을 부착하는 단계를 더 포함할 수 있다.
본 발명의 일 측면에 따르면, 상기 솔더볼을 부착하는 단계 이후에, 상기 재몰딩면에 레이저 마킹(Laser Marking)하는 단계를 더 포함할 수 있다.
또한, 본 발명의 일 측면에 따르면, 재활용하고자 하는 반도체 패키지를 회수하고, 상기 회수된 반도체 패키지의 몰딩면을 재몰딩(Remolding)하여 상기 재몰딩에 의한 반도체 패키지의 두께가 50~1000㎛ 증가된 것을 특징으로 하는 재활용 반도체 패키지가 제공될 수 있다.
또한, 본 발명의 일 측면에 따르면, 일면에 몰딩(Molding)이 형성되어 있는 반도체 패키지를 재활용하기 위한 지그에 있어서, 회수된 다수의 반도체 패키지를 상기 반도체 패키지와 대응되는 크기의 개구부가 다수 형성되는 금속 플레이트; 및 상기 금속 플레이트의 일면에 상기 반도체 패키지의 타면과 마주보도록 형성되는 밀봉부재를 포함하는 반도체 패키지를 재활용하기 위한 지그가 제공될 수 있다.
본 발명의 일 측면에 따르면, 상기 금속 플레이트는 구리 박판으로 이루어질 수 있다.
본 발명의 일 측면에 따르면, 상기 다수의 개구부는 일정 간격으로 연속적으로 형성될 수 있다.
본 발명에 따른 반도체 패키지 재활용 장치 및 방법의 효과에 대해 설명하면 다음과 같다.
본 발명의 실시예들 중 적어도 하나에 의하면, 불량으로 판단되거나 이미 사용된 바 있는 반도체 패키지를 버리지 않고 재활용할 수 있는 장점이 있다.
본 발명의 실시예들 중 적어도 하나에 의하면, 몰딩된 부분에 중첩하여 몰딩함으로써 외부 충격으로부터 더욱 안전해지는 장점이 있다.
본 발명의 실시예들 중 적어도 하나에 의하면, 반도체 패키지의 휨이 방지되므로 조립 정밀도 및 솔더링 신뢰성이 개선되어 반도체 소자 실장시에 생산성이 향상될 수 있다.
본 발명의 실시예들 중 적어도 하나에 의하면, 반도체 패키지의 휨이 발생하지 않음으로써 실장시에 반도체 소자와 전기적 접속이 우수하므로 반도체 패키지의 생산 수율이 향상될 수 있다.
본 발명의 실시예들 중 적어도 하나에 의하면, 기존의 공정을 활용하여 반도체칩을 재활용할 수 있는 효과가 있다.
본 발명의 실시예들 중 적어도 하나에 의하면, 다수의 반도체 패키지를 연속적으로 배열한 스트립(Strip)화 함으로써 일시에 많은 반도체칩을 재활용할 수 있다는 장점이 있다.
본 발명의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 발명의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 발명의 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 본 발명과 관련된 반도체 패키지의 단면도이다.
도 2는 본 발명과 관련된 재활용 반도체 패키지의 전처리 공정 순서도이다.
도 3은 본 발명과 관련된 지그의 사시도이다.
도 4는 본 발명과 관련된 재몰딩된 반도체 패키지의 몰딩면을 도시한 도면이다.
도 5는 도 4의 AA을 따르는 단면도이다.
도 6은 본 발명의 일 실시예에 따른 공정을 거쳐 반도체 패키지가 로딩된 상태의 지그를 도시한 도면이다.
도 7은 본 발명과 관련된 반도체 패키지 재활용 방법에 따른 플로차트(flowchart)이다.
도 8은 본 발명과 관련된 적층된 반도체 패키지의 모식도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소에는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
일반적으로, 반도체 기술분야에서 패키징은 반도체를 최종 제품화하는 과정으로서 회로가 설계된 반도체칩에 전기적 신호 등을 전달할 수 있도록 연결하고 외부환경으로부터 안전하게 보호하기 위해 몰딩(Molding)하는 과정을 의미한다. 종래에는 반도체칩의 단일 기능만을 중시하여 DIP(Dual Inline Package)와 같은 삽입실장형 패키징이 주류였지만, 실장면적의 축소 요구에 의해 SOP(Small Outline Package)와 QFP(Quad Flat Package), TSOP(Thin Small Outline Package) 등의 표면실장 형태의 패키징 형상을 거쳐, 최근에는 칩 사이즈와 동일한 크기의 CSP(Chip Size Package)와 여러 개의 칩들을 하나의 패키지로 구성한MCP(Multi Chip Package), SiP(System In Package) 등 초소형화되고 복합화된 형태로 발전하고 있다.
반도체 패키징 기술에 있어서, 몰딩 공정은 반도체 패키지를 물리적, 전기적, 화학적 충격으로부터 보호하기 위하여 몰딩재료를 이용해 밀봉하여 반도체칩을 보호하고 제품 사용 중에 발생하는 열을 발산하도록 하는 공정이다.
다시 말해, 반도체칩은 수 많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완제품으로서의 역할을 할 수 없으며, 외부의 물리적, 화학적 충격에 의해 손상될 수 있다. 이를 방지하기 위한 기술로 반도체 패키징(Packaging) 기술이 있는데, 이는 반도체칩을 기판(Lead-frame or PCB: Printed Circuit Board)에 탑재하여 전기적으로 연결하고, 외부의 습기나 불순물로부터 보호할 수 있게 EMC(Epoxy Molding Compound) 등으로 밀봉 포장하여 반도체로서 기능을 할 수 있게 해주는 기술을 말한다. 나아가, 본 발명의 일 실시예에서는 EMC를 이용하여 패키징 이외에도 반도체칩의 소형화, 패키징 방식의 변화 등에 따라 액상봉지제에 의한 몰딩도 가능하다.
상기 반도체 패키징은 반도체칩을 각종 기판(Lead Frame, Package Substrate 등)과 연결하는 단계와 상기 기판(Substrate)과 메인 보드를 연결하는 단계로 구분할 수 있다. 두 번째 단계는 엄밀한 의미에서의 패키징이라기보다는 어셈블리(assembly) 공정으로 정의해야 할 것이나, 광의의 패키징 범위에 포함될 수도 있다.
첫번째 단계를 수행하는 방법으로는 메탈 와이어링(Metal Wiring) 방식과 범핑(Bumping) 방식의 두 가지 방법이 있으며, 두번째 단계를 수행하는 방법으로는 리드 프레임(Lead Frame)을 사용하는 방식과 볼(Ball)을 사용하는 방식(BGA: Ball Grid Array)이 있다.
본 발명의 일 실시예에서는 상기 첫번째 단계에 의해 이루어지는 구조를 상부 구조라 칭하고, 두번째 단계에 의해 이루어지는 구조를 하부 구조라 칭하기로 한다.
즉, 상기 상부 구조는 반도체칩과 기판(Substrate)간의 연결부를 의미하고, 상기 하부 구조는 기판(Substrate)과 메인 보드(Main Board)간의 연결부를 의미한다. 상기 반도체칩은 CPU, GPU, 각종 ASIC 등 비메모리 반도체와 DRAM, 플래시 메모리(Flash Memory) 등 메모리 반도체 모두를 포함한다. 상기 기판(Substrate)은 전통적인 리드 프레임(Lead Frame) 방식과 볼(Ball) 방식(Package Substrate, BGA, CSP 등으로 다양하게 불림)의 두 가지 모두를 포함한다. 메인 보드는 전자 제품 회로부의 베이스를 이루는 PCB(Printed Circuit Board)를 의미하며, PC의 마더 모드(Mother Board)나 휴대폰 메인 보드(Main Board)등이 여기에 해당된다.
한편, 3차원(3D)으로 IC를 적층하는 기술은 웨이퍼-온-웨이퍼(wafer-on-wafer), 다이-온-웨이퍼(die-on-wafer), 다이-온-다이(die-on-die), 및 패키지-온-패키지(package-on-package,PoP)를 포함할 수 있다. 일예로, 상기 패키지-온-패키지 구조물의 전형적인 형성 공정에 있어서, 2개 또는 그 이상의 IC 패키지는 그들 사이의 신호를 라우팅하기 위해 전기 및 통신 인터페이스를 가지면서 서로의 위에 적층된다. 이는 휴대폰, 개인용 정보 단말기(personal digital assistant)(PDA), 및 디지털 카메라와 같은, 디바이스에 더 높은 부품 밀도를 허용한다. 특히, LPDDR(Low Power DDR)은 스마트폰, 태블릿 PC등 모바일 기기에 사용하기 위해 개발된 DDR SDRAM으로 전력소모가 적다는 특징이 있는데, 본 발명의 일 실시예는 이와 관련된 기술이다. 이때, 상기 LPDDR은 NAND 메모리보다 얇고 면적이 크기 때문에 열에 보다 취약하여 보다 쉽게 휨(warpage)이 발생한다는 단점이 있다.
한편, 반도체 제조 공정은 웨이퍼 위에 회로를 형성시키는 전 공정(FE:Front-End)과 후 공정(BE:Back-End)으로 구분되어지고, 전 공정은 다시 웨이퍼 확산(Wafer Diffusion) 공정과 웨이퍼 테스트(Wafer Test) 공정으로 나뉘고, 후 공정은 다시 패키징 공정(또는 Assembly 공정)과 테스트 공정으로 나뉘게 된다.
본 발명의 일 실시예는 상기 후공정 중 특히, 패키징 공정과 관련된 것으로, 상기 반도체 패키징 공정을 대략적으로 살펴보면 다음과 같다.
반도체 패키징 공정은 비결정실리카, 수산화테트라메틸암모늄(TMAH) 등이 함유된 연마액을 사용하여 반도체 전공정에서 가공된 웨이퍼의 후면을 얇게 갈아내는 공정인 후면연마(Back Grinding) 공정, 계면활성제 등이 함유된 절삭액 등을 사용하여 상기 웨이퍼를 개별 단위(net die)로 잘라내는 공정인 웨이퍼 절단(Wafer Sawing(Dicing)) 공정, 상기 잘려진 칩을 에폭시수지, 페놀수지 등이 함유된 접착제를 사용하여 기판(substrate)에 붙여 고정하는 공정인 칩 접착(Die Attaching) 공정, Gold Wire와 같은 금속선으로 칩을 전기적으로 연결하는 공정인 와이어 접착(Wire Bonding) 공정, 에폭시수지, 페놀수지, 실리카 등으로 구성된 에폭시몰딩컴파운드(EMC) 등을 사용하여 칩을 외부 환경으로부터 보호하기 위하여 수지로 감싸주는 공정인 몰딩(Molding) 공정, 레이저로 개별 제품에 제품 정보를 새기는 공정인 레이저 인쇄(Laser Marking) 공정, 회로기판에 플럭스(flux)를 도포하고, 솔더볼(solder ball)을 붙여 아웃단자를 만드는 공정인 솔더볼 부착(Solder Ball Mount) 공정, 모듈/보드/카드에 실장하도록 개별 반도체로 잘라내는 공정인 패키지 절단(Package Sawing) 공정을 포함하여 이루어진다.
이때, 도 1은 본 발명과 관련된 반도체 패키지(100)의 단면도인데, 도 1을 참조하면, 반도체칩(110)이 기판(120)에 부착된 상태의 반도체 패키지(100)는 일반적으로 반도체칩(110)과 기판(120), 금속선(130)(or 범프), 솔더볼(140)(or 리드프레임), 몰딩 컴파운드(150), 접착제(160) 등으로 구성되어 있다. 각 구성 요소별 기능을 살펴보면 다음과 같다. 본 발명의 일 실시예에서는 상기 반도체칩(110)이 패키지화된 부품을 반도체 패키지(100)로 명명하기로 한다.
먼저, 기판(120)(Substrate)은 반도체칩(110)이 실장되는 부재이며, 반도체칩(110)과 메인 PCB간 전기적 신호의 연결 통로의 역할을 하며, 절연층 위에 전기적 신호를 전달할 수 있는 도체를 배열한 구조로서, 반도체칩(110)의 미세한 배선을 메인 PCB의 스케일로 변환시켜 준다.
금속선(130)(Metal Wire)은 반도체칩(110)과 기판(120) 사이를 연결하며, 주로 금(Au)이나 구리(Cu) 등이 사용되는데, 반도체칩(110)의 패드(Pad) 위에 돌기를 형성시킨 범프(Bump)가 금속선(130) 대신 사용되기도 한다.
솔더볼(140)(Solder Ball)은 기판(120)과 메인 PCB를 연결시켜주는 기능을 하는 것으로, 상기 솔더볼(140) 대신 리드프레임(lead frame)이 사용될 수도 있다.
몰딩 컴파운드(150)(Molding Compound)는 제품 성형 및 부품고정을 위해 사용된다. 몰딩 컴파운드(150)의 재료는 세라믹, 금속, 플라스틱 등이 사용될 수 있으며, 값이 저렴한 플라스틱이 많이 사용된다. 본 발명의 일 실시예에서는, 에폭시 수지에 실리카 등의 무기재료와 각종 부재료(경화재, 난연재, 이형제등)가 첨가된 EMC(Epoxy Molding Compound)를 사용하였다.
한편, 상기 범프(Bump)는 반도체칩(110)을 기판(120)에 탭(TAB) 또는 플립칩(Flip Chip) 방식으로 연결하거나, BGA와 CSP등을 회로기판에 직접 접속하기 위한 전도성 돌기를 지칭한다. 본딩 와이어(Bonding Wire)와 마찬가지로 범프의 소재로는 금이 사용되거나 솔더(Solder)가 사용될 수 있다. 상기 솔더의 소재로는 납과 주석(Pb+Sn) 또는 SAC(Sn-Ag-Cu: 주석-은-구리)가 사용될 수 있다.
몰딩 공정이 종료된 후, 개개 단위의 반도체 패키지가 되도록 몰딩수지와 리드의 소잉라인(Sawing Line)을 따라 소잉을 하는 싱귤레이션(Singulation) 공정이 진행된다.
본 발명의 일 실시예에서는 이미 생산되어 사용되었거나 불량 등의 이유로 사용되지 않은 반도체 패키지를 재활용하는 기술에 관한 것으로, 특히 PoP 패키지에서의 패키지를 재활용하는 기술에 관한 것이다.
먼저, 도 2는 본 발명과 관련된 재활용 반도체 패키지의 전처리 공정 순서도이고, 도 8은 본 발명과 관련된 적층형 반도체 패키지인 PoP 패키지(200)의 개략적인 모식도인데, 이하에서는 도 2 및 도 8을 참조하여 재활용하고자 하는 반도체 패키지의 전처리(pre-treatment) 공정에 대하여 설명하기로 한다. 상기 전처리 공정은 주로 재활용하고자 하는 반도체 패키지(또는 반도체칩)를 분리해내는 공정과 관련된 것이다. 본 발명의 일 실시예는 PoP(Package on Package)와 같은 형태로 적층 형성된 반도체 패키지(200)의 일부를 회수하여 재활용하는 방법에 관한 것으로, PoP 구조는 일예로 모바일 DRAM(또는 LPDDR) 칩 패키지(이하 제1 반도체 패키지(200a)라 한다)과 모바일 어플리케이션 프로세서(Application Processor, AP) 칩 패키지(이하 제2 반도체 패키지(200b)라 한다)를 적층하는 데에 적용되는 기술이다. PoP는 패키지 위에 패키지를 이중으로 적층하기 때문에 단위 면적당 효율성을 극대화할 수 있다. PoP는 모바일 LPDDR 칩 패키지(200a)와 모바일 AP 칩 패키지(200b)를 적층하는 데 사용될 수 있을 뿐만 아니라 모바일 AP 칩 패키지와 통신용 베이스밴드 칩 패키지를 적층하는 데에도 적용된다.
즉, 본 발명의 일 실시예는 주로 PoP, 보다 구체적으로는 모바일 LPDDR 칩 패키지(제1 반도체 패키지(200a))와 모바일 AP 칩 패키지(제2 반도체 패키지(200b))에서의 제1 반도체 패키지(200a) 또는 제2 반도체 패키지(200b)를 재활용하거나, 통신용 베이스밴드 칩 패키지(제1 반도체 패키지(200a))와 모바일 AP 칩 패키지(제2 반도체 패키지(200b))에서의 칩 패키지를 재활용하는데 적용될 수도 있다. 이때, PoP에 적용되는 칩(DRAM, AP, BB)은 다른 칩들에 비하여 상대적으로 크기 때문에 패키징 공간을 최소화할 필요가 있으며, 이를 해결하기 위하여 제2 반도체 패키지(200b) 위에 또 다른 패키지인 제1 반도체 패키지(200a)가 이중으로 적층함으로써 PoP는 패키징 공간을 최소화할 수 있다.
재활용하고자 하는 반도체 패키지(200)가 입고되면 입고 및 수입 검사(S110)를 실시한다. 이 과정에서 반출 수량을 확인함과 동시에 원자재의 불량 여부를 육안으로 확인한다. 이후, 보드(board) 상태로 베이킹(baking) 공정(S120)을 약 125℃에서 240분 정도 실시하여 보드에 남아 있는 습기를 제거한다. 이때, 1차적으로 반도체 패키지에 열이 가해진다. 이때의 보드는 상기 제1 반도체 패키지(200a) 및 제2 반도체 패키지(200b)를 모두 포함한 상태이다.
종래에는 반도체 패키지 공정에서 주석(Sn)과 납(Pb)을 주성분으로 하는 납땜을 실시하여 220℃ 이하의 온도에서 패키징이 가능하였다. 그러나, 최근에는 납을 사용하지 못하게 되어, 주석에 은(Ag) 및 구리(Cu)가 추가됨으로써 녹는점이 약 221℃로 이전 보다 높아졌다. 이에 종래에는 220℃ 이하의 온도에서 가능했던 공정이 불가능하게 되었으며, 원활한 공정을 위해서는 적어도 245℃ 이상의 온도를 유지해야만 한다. 이와 같이, 공정 온도가 높아짐으로써 휨에는 더욱 좋지 않은 영향을 미치게 된 것이다. 만약, 베이킹 작업을 거치지 않은 경우에는 보드에서 크랙(crack) 또는 구멍(hole)이 생길 수 있다.
그리고, 분리(detach) 장비 상에 입고된 반도체 패키지(200)를 적치한 상태에서 245℃ 이상의 온도 에서 분리 툴(detach tool)을 이용하여 목표로 하는 반도체 패키지(200a)를 분리(S130)한다. 이때, 상기 제1 반도체 패키지(200a)에 1차적으로 열을 가하게 된다. 분리 공정 중에 현미경(microscope)으로 타겟 반도체 패키지인 제1 반도체 패키지(200a)에 패키지 크랙(crack) 또는 스크래치(scratch) 등이 있는지 확인한다.
이후 제1 반도체 패키지(200a)의 에지(edge)에 돌출되어 있는 언더필(underfill)이 있는 경우에는 언더필을 제거하고, 상기 제1 반도체 패키지(200a)의 볼 패드(ball pad) 면에 묻어 있는 잔여 솔더 및 언더필을 제거한다. 이때의 언더필은 열경화성 수지일 수 있다. 이러한 공정을 본 발명의 일 실시예에서는 드레싱(dressing) 공정(S140)이라 칭하기로 한다. 상기 드레싱 공정은 약 250℃에서 60초가 수행되면서 상기 제1 반도체 패키지(200a)에 2차적으로 열을 가하게 된다. 이후, 언더필 제거 및 드레싱 공정에서 남은 플럭스 및 잔여물을 제거하는 세척 및 건조(cleaning and dry) 공정(S150)을 거친다. 이때의 세척은 증류수(de-ionized water, DI water)로 실시한다. 상기 플럭스가 수용성인 경우에는 물에 녹을 수 있으므로 순수한 물(pure water)인 DI water를 이용하여 브러시 등으로 세척할 수 있다. 그리고, 상기 제1 반도체 패키지(200a)의 크랙, 스크래치 발생 유무 등을 검사하고, 패턴이 들떴는지(lift) 여부 등을 검사한다. 이와 같은 전처리 공정에 의해 재활용하고자 하는 반도체 패키지(200a)가 입고된 반도체 패키지(200)로부터 분리되고, 솔더(solder)가 제거된 상태가 된다.
이러한 전처리 공정이 완료되면, 제1 반도체 패키지(200a)를 재몰딩(remolding)하게 된다. 재몰딩 공정 이후에, 반도체칩 표면에 플럭스를 도포한 다음 매뉴얼 스텐실(manual stencil) 등의 장비로 솔더 볼(solder ball)을 형성하는 솔더 볼 부착(solder ball attach) 공정을 거친 다음, 솔더 볼이 사라지거나 인접해 있는 솔더 볼과 접촉되었는지 유무를 검사한다. 이후, 리플로우(reflow)를 이용하여 약 250℃에서 솔더링(soldering)을 실시한다. 이때의 솔더링 공정에 의해 상기 제1 반도체 패키지(200a)에 3차적으로 열을 가하게 된다. 이때의 검사는 솔더 볼이 분실되었는지(missing ball) 또는 두 개 이상의 솔더 볼이 서로 접촉하고 있는지(double ball) 여부 등을 확인하는 단계이다.
이후에는 고객사의 요청에 맞춰서 진공 포장 등을 하여 납품을 진행한다.
이와 같이, 반도체 패키지를 제조하는 공정에서 뿐만 아니라 재활용하는 과정에서도 반도체 패키지에 열이 3회 정도 가해진다. 이러한 열에 의해 제1 반도체 패키지(200a)는 휨 현상(warpage)이 발생하게 되는데, 본 발명의 일 실시예에서는 이러한 휨 현상을 개선함과 동시에 제1 반도체 패키지(200a)의 재활용이 가능하도록 하였다.
한편, 반도체 패키지의 휨은 일반적으로 공정 중의 온도에 따라서 다양하게 발생된다. 즉 EMC 몰딩 과정에서 큐어링(curing)과 냉각 공정 중에 발생하며, 또한 솔더를 리플로우(reflow)하는 과정 중에도 발생한다. 휨이 발생하는 이유는 사용된 패키지 재료들의 열팽창계수(Coefficient Thermal Expansion, CTE)의 차이에 의하여 발생된 열응력 때문이다. 보다 구체적으로, 휨 현상 및 깨짐의 발생은 패키징 공정 중 서로 다른 열팽창계수 및 온도 차이에 의해 발생된 열응력과 내부 잔류 응력에 의해 발생된다. 패키지의 휨 현상은 패키지의 구조, 패키지 재료들의 물성 및 공정 조건에 좌우된다. 따라서 적절한 패키지 재료의 선택과 패키지 구조가 필요하다. 이는 반도체 패키지를 재활용하기 위한 패키징(재몰딩) 공정에서도 마찬가지이다.
반도체 패키지의 휨 현상은 캔틸레버 빔(cantilever beam) 모형을 이용하여 정의할 수 있다. 서로 다른 물성을 갖는 이종 빔이 접합되어 있을 경우, 가해진 온도에 의하여 휨 현상이 발생한다. 패키지에서의 휨 현상을 발생시키는 가장 큰 요인은 이종 재료간의 열팽창계수(단위는 ppm/℃) 차이이다. 패키지를 제조하는 공정 중에 불가피하게 발생하는 고온 공정으로 인하여 휨 현상이 발생하게 되고, 재료의 CTE에 따라 휨의 양상이 결정되게 된다. 가장 대표적으로 휨 현상이 발생하는 공정은 몰딩 공정으로써, 상기 몰딩 공정에서 주로 인가되는 온도는 약 120℃ ~ 180℃이다. 특히, 본 발명의 일 실시예에서의 재몰딩 공정에서의 온도는 대략 170~180℃로 한정한다.
EMC와 반도체칩 사이의 CTE 차이에 의해 약 170℃에서 상온(25℃)으로 온도가 변화함에 따라 반도체 패키지의 휨 현상이 발생되며, 패키지가 위로 볼록한 형태의 경우에는 네거티브(negative) 혹은 크라잉(crying) 휨(warpage)이라 칭하고, 아래로 오목한 경우에는 포지티브(positive) 또는 스마일(smile) 휨(warpage) 이라고 칭한다.
반도체 패키지에서 휨(warpage) 변형이 발생하는 구체적인 이유를 살펴보면 다음과 같다. 반도체 패키지 내부를 자세히 들여다보면 반도체 패키지를 구성하는 몇 가지 전형적인 재료가 있다. 실리콘(Si)으로 이루어진 반도체칩, 상기 반도체칩을 고정해 전기적인 배선을 가능하게 하는 구리(Cu)소재의 리드 프레임(Lead frame), 혹은 폴리머(Polymer) 소재의 기판(substrate), 상기 반도체칩을 리드 프레임이나 기판에 접착시키는 열경화성 수지 접착제인 접착제(Adhesive) 혹은 언더필(Underfill,UF), 그리고 이 모든 것을 감싸 덮어 주는 EMC (Epoxy Molding Compound)가 있다. 또한, 상기 반도체칩과 리드프레임/기판과 전기적인 통로가 되는 골드 와이어(Gold(Au) wire) / 주석 범프(Tin (Sn) bump) 등이 있다.
본 발명의 일 실시예에서 반도체 패키지를 재활용하는 과정에서 반도체칩을 포함한 반도체 패키지가 가열되는 경우가 있는데, 높게는 270℃ 정도까지 온도가 가해진다. 이러한 과정에서 반도체 패키지(200a)에 휨이 발생하게 된다.
상기 반도체칩이 AP(Application Processor), 기판(substrate) 또는 인쇄회로기판(PCB)과 같은 보드(board)에 부착되어 사용되는 경우 반도체칩과 보드 사이의 열팽창의 차이로 솔더 접합부의 수명에 영향을 미치게 되고, 솔더 접합부의 반복적인 변형에 의해 결국 깨짐(crack)이 발생할 수 있다. 이를 위해 반도체칩(또는 반도체 패키지)과 보드와의 열팽창 차이를 줄이는 것이 중요하다.
따라서 이때에는 반도체칩과 유사한 열팽창계수를 갖는 EMC를 사용하는 것이 휨을 최소화할 수 있는 방안이다. 그러나 현실적으로 반도체칩과 유사한 열팽창계수를 갖는 EMC를 개발하는 것은 매우 힘들기 때문에 EMC의 열팽창계수를 가능한 낮게 하는 것이 필요하다.
나아가, 열팽창계수가 낮은 EMC를 사용하는 것 외에 유리천이온도(Tg)가 높은 EMC를 사용하는 방법도 고려할 수 있다. 통상적으로 EMC의 열팽창계수는 Tg를 기준으로 크게 증가하기 때문에 EMC 재료의 Tg가 몰딩 온도 보다 높게 되면 Tg 전의 CTE만이 반도체 패키지의 휨에 영향을 미치기 때문에 Tg를 올림으로서 반도체 패키지의 휨을 감소시킬 수 있는 효과를 얻을 수도 있다. 즉, 본 발명의 일 실시예에서는 상기 몰딩 컴파운드(150)의 유리천이온도가 180℃ 이상인 것을 사용한다.
이하에서는 본 발명의 일 실시예에 따른 반도체 패키지(100) 재활용을 위한 장치 및 이를 이용한 반도체 패키지(100) 재활용 방법에 대하여 도면을 참조하여 설명하기로 한다.
먼저, 도 3은 본 발명과 관련된 지그의 사시도이고, 도 7은 본 발명과 관련된 반도체칩(110) 재활용 방법에 따른 플로차트(flowchart)인데, 이하에서는 도 3 및 도 7을 참조하여 설명하기로 한다.
먼저, 본 발명의 일 실시예에서의 반도체 패키지(100)를 재활용하기 위한 지그(10)는 일면에 몰딩(Molding)이 형성되어 있는 반도체 패키지(100)를 재활용하기 위한 장치로, 회수된 다수의 반도체 패키지(100)를 상기 반도체 패키지(100)와 대응되는 크기의 개구부(14, Opening)가 다수 형성되는 금속 플레이트(11)와 상기 금속 플레이트(11)의 일면에 상기 반도체 패키지(100)의 타면과 마주보도록 형성되는 밀봉부재(13)를 포함한다.
상기 금속 플레이트(11)는 특별히 제한을 두지는 않으나, 본 발명의 일 실시예에서는 구리 박판으로 제작하여, 비용을 절감함과 동시에 기판과 유사한 기능을 구현할 수 있도록 하였다.
또한, 본 발명의 일 실시예에서는 다수의 반도체칩(110) 또는 반도체 패키지(100)를 동시에 재활용하기 위한 기술에 관한 것이므로, 상기 금속 플레이트(11)에 형성되어 있는 다수의 개구부(14)는 다수의 행과 열로 형성되며 연속적으로 형성된다. 이때의 개구부(14)는 대략 반도체칩(110) 또는 반도체 패키지(100)의 크기와 대응되는 형상으로 대략 정사각형 또는 직사각형의 형상을 갖는다. 엄밀하게는 반도체 패키지(100)의 크기와 대응되는 크기를 갖는다.
본 발명의 일 실시예에 따른 반도체 패키지(100)을 재활용하는 방법은 휴대폰, SSD, 메모리 모듈 등에 부착되어 있던 것을 분리해낸 반도체칩(110)(Memory IC, Application Processor 등) 또는 제조 공정에서 불량으로 판단된 반도체 패키지(100), 보다 엄밀하게는 반도체칩(110)을 폐기하지 않고 재활용하는 방법에 관한 것이다.
일예로, 몰딩면에 레이저 마킹된 부분을 가리기 위한 용도로도 사용될 수 있으며, 일면에 몰딩(Molding)이 형성되어 있는 반도체 패키지(100)을 재활용하는 방법에 대한 것이다. 본 발명의 일 실시예에서 상기 반도체 패키지(100)의 일면은 반도체 패키지(100)의 정보가 새겨진 상면(Top Surface)을 의미하고, 반도체 패키지(100)의 타면은 솔더볼(140)(Solder Ball)이 형성되는 바닥면(Bottom Surface)을 의미한다.
본 발명의 일 실시예에서 반도체 패키지(100)를 재활용하기 위하여 먼저 재활용하고자 하는 반도체 패키지(100)를 회수(S210)하고, 상기 회수된 반도체 패키지(100)를 상기 반도체 패키지(100)와 대응되는 크기의 개구부(14)가 다수 형성된 지그(10)에 로딩(Loading)(S220)한다. 이때, 상기 개구부(14)는 격벽(12)에 의해 형성되며, 상기 격벽(12)의 내측면에 접촉된 상태로 반도체 패키지(100)가 로딩된다. 상기 격벽(12)은 상기 금속 플레이트(11)에서 개구부(14)를 제외한 나머지 부분으로 이해될 수 있다.
한편, 본 발명의 일 실시예에서의 반도체 패키지의 크기는 약간의 오차를 갖지만 일정 크기로 절단되는데, 상기 격벽(12)과 반도체 패키지(100) 사이에는 무시할 수 있을 정도의 간격만 있도록 한다. 이에 의해 상기 반도체 패키지(100)가 상기 지그(10)에 삽입될 때는 억지끼움 방식으로 이루어진다. 이와 같이, 상기 반도체 패키지(100)가 지그(10)에 억지끼움됨으로써 몰딩 컴파운드(150)가 한 곳에 쌓이지 않도록 한다.
상기 회수된 반도체 패키지(100)는 하나의 지그(10)에 다수 개가 동시에 로딩됨으로써 일시에 많은 반도체칩(110)을 재활용할 수 있도록 한다. 이와 같이, 본 발명의 일 실시예에서는 회수된 다수의 반도체 패키지(100)를 하나의 지그(10)에 로딩하여 일시에 많은 반도체칩(110)을 자동으로 재활용함으로써 종전에 작업자가 직접 수작업으로 하던 것에 비하여 비용 및 시간 측면에서 훨씬 유리하다.
이때, 상기 반도체 패키지(100)를 재몰딩하기 전에 반도체 패키지(100)에 부착되어 있던 이물질을 깨끗이 정리해야 한다. 이러한 과정에서 최초 제조 완성된 반도체 패키지(100)에 형성되어 있던 솔더볼(140)을 제거할 필요가 있다. 왜냐 하면, 반도체 패키지(100)에 형성된 솔더볼(140)을 다른 기판에 1회라도 접착시킨 경우라면 솔더볼(140)에 손상이 가해져 있어 회로기판에 실장하기 곤란하며 전기적으로 기능을 제대로 할 수 없기 때문이다. 즉, 반도체 패키지(100)의 타면에 형성되어 있던 솔더볼(140)의 납을 제거 및 재부착하는 공정(Reball)을 거쳐야 한다. 만약, 솔더볼(140)에 손상이 가해지지 않은 상태의 반도체 패키지(100)라면 솔더볼(140) 제거 및 재부착 공정을 거치지 않을 수 있다.
이후, 상기 지그(10)에 로딩된 반도체 패키지(100)의 일면을 재몰딩(Remolding)(S230)한 다. 본 발명의 일 실시예에서는 이미 제조 공정이 완료되었던 반도체 패키지(100)를 재활용하는 것으로, 최초 제조 공정에서 반도체칩(110)에 1차적으로 몰딩된 바 있으며, 이후에 몰딩하는 것이므로 재몰딩(remolding) 또는 2차 몰딩(second molding)이라 칭할 수 있다. 즉, 본 발명의 일 실시예에서는 반도체 패키지(100)에 몰딩된 상태에서 재차 몰딩을 실시하게 된다. 상기 재몰딩 공정은 반도체칩(110)과 기판(120) 부재의 일부를 몰딩 수지로 몰딩하는 집적회로 패키지 몰딩 장치로 수행하는데, 이러한 몰딩 장치는 상부 금형 및 하부 금형으로 이루어진다. 상부 금형에는 몰딩이 이루어지는 몰딩 공간을 형성하기 위해 그 하면 상에 함몰되는 홈 형태의 몰딩홈이 형성되고, 하부 금형의 상면에는 반도체 패키지(100)가 고정 설치된다. 그리고, 상부 금형이 하부 금형에 서로 밀착 가압된 후 몰딩홈 내부에 몰딩수지가 주입되면서 반도체 패키지(100)(SD)에 대한 몰딩 공정이 수행된다.
이와 같이, 재몰딩을 함으로써 반도체 패키지(100)의 상면에 형성되어 있던 기존의 제품 정보를 가릴 수 있게 된다. 이때의 재몰딩 두께는 인쇄회로기판(PCB)에 실장하였을 때 전자기기가 두꺼워지지 않을 정도여야 한다. 이는 제조 공정에서의 오차를 감안한 것으로, 보다 구체적으로 반도체 패키지(100)에 레이저 인쇄된(laser marking) 경우 레이저에 의해 정보가 새겨지는 부분의 깊이(depth)는 대략 50㎛ 정도인데, 레이저에 의해 정보가 새겨진 음각 부분을 채우고, 나아가 공정에서의 오차를 감안하면 일예로 200㎛정도로 형성할 수 있다. 이와 같이 재몰딩함으로써 이후에 레이저 마킹시에도 제한이 줄어들게 되며, 재활용 공정을 마친 반도체 패키지(100)의 휨을 보다 효율적으로 방지할 수 있게 된다. 본 발명의 일 실시예에서의 재몰딩에 의해 반도체 패키지(100)의 두께 증가는 50~1000㎛로 한정한다. 만약, 상기 반도체 패키지(100)의 두께가 1000㎛를 초과하는 경우에는 전자기기에 실장될 때 전자기기의 두께가 증가시키는 원인이 될 수 있다. 반면, 상기 반도체 패키지(100)의 두께가 50㎛보다 작게 증가하는 경우에는 레이저 마킹이 제대로 가려지지 않을 수 있고, 추가적으로 이루어지는 레이저 마킹 공정에 악영향을 미칠 수도 있다. 뿐만 아니라, 재활용하고자 하는 반도체 패키지(100)의 휨(warpage)에 덜 영향 받기 위해서는 어느 정도의 두께 이상으로 제조되어야 유리하기 때문에 본 발명의 일 실시예에서의 재활용 반도체 패키지(100)의 두께가 증가되는 것을 50㎛이상으로 한정하기로 한다.
이후, 반도체 패키지(100)를 인쇄회로기판에 실장하기 위하여 솔더볼을 부착(S240)하는 공정을 거친다. 이때의 솔더볼 부착 공정은 앞서 제거(Reball)한 솔더볼을 재부착하는 공정으로 종래의 솔더볼 부착 공정과 동일하다. 이때, 재활용되는 반도체 패키지(100)에 다시 열을 가하게 된다.
솔더볼 부착 공정 이후에는 인쇄(Marking)(S250) 공정을 거치는데, 이는 반도체 패키지(100)의 상면에 반도체 패키지(100)의 고유번호 등의 정보를 레이저 등으로 새기는 공정을 말한다. 본 발명의 일 실시예에서는 레이저 마킹(Laser Marking) 공정을 의미하고, 이는 종래의 레이저 마킹과 동일하므로 여기에서는 구체적인 설명을 생략하기로 한다.
이후, 상기 재몰딩된 반도체 패키지(100)를 절단(Sawing)(S260)한 다음 테스트를 거쳐 출하하게 된다.
본 발명의 일 실시예에 따르면 상기 재활용 반도체 패키지(100)는 이미 반도체 제조 공정을 완료한 상태이므로 기판(120)(substrate)이 부착되어 있는데, 이를 제거한 상태 또는 제거하지 않은 상태에서 몰딩 및 솔더볼 부착 등의 공정을 수행할 수 있다. 왜냐하면, 본 발명의 일 실시예에서의 반도체 패키지(100) 재활용 방법에 따르면 몰딩 공정부터 다시 반도체 후공정을 따라 반도체 패키지(100)가 제조되기 때문이다. 즉, 반드시 기판(120)을 제거해야만 본 발명에 따른 반도체 패키지 재활용방법을 사용할 수 있는 것은 아니고, 재활용하고자 하는 반도체 패키지(100)에 부착되어 있는 기판(120)에 재몰딩을 할 수도 있다.
도 3에 도시된 바와 같이, 상기 지그(10)는 금속 플레이트(11)로 형성되고, 일면에는 상기 솔더볼(140)이 제거된 하면과 마주보는 밀봉부재(13)가 부착되어 있다. 상기 지그(10)의 재질로는 전기전도도가 우수하고 값이 저렴한 구리를 포함하도록 하는 것이 바람직하다. 또한, 상기 밀봉부재(13)로는 투명 또는 반투명의 비닐(vinyl)을 사용할 수 있다. 일예로, 상기 밀봉부재(13)는 비닐로 이루어진 접착 테이프일 수 있다. 이와 같이, 밀봉부재(13)를 접착 테이프로 함으로써 상기 반도체 패키지(100)의 움직임을 고정시킬 수 있으며, 몰딩 컴파운드(150)의 넘침을 방지할 수 있는 효과가 있다.
도 4는 본 발명과 관련된 재몰딩된 반도체칩의 몰딩면을 도시한 도면으로 지그(10)에 몰딩 컴파운드(150)가 몰딩된 상태를 도시한 것이고, 도 5는 도 4의 AA을 따르는 단면도이며, 도 6은 본 발명의 일 실시예에 따른 공정을 거쳐 반도체 패키지(100)가 로딩된 상태의 지그를 솔더볼(140)의 전면에서 바라본 것을 도시한 도면이다.
도 6은 재활용 반도체 패키지(100)가 재몰딩된 상태로, 재몰딩된 반도체 패키지(100) 절단(S260) 공정 전의 모습을 도시한 것이다.
또한, 상기 반도체 패키지(100)의 일면을 재몰딩하는 단계는 이미 몰딩된 면에 중첩되도록 2차적으로 몰딩(Second Molding)하는 단계이다. 이로써 최초의 반도체 패키지(100)의 두께보다 다소 두꺼워지는 측면이 있다. 그러나, 이때의 재몰딩하는 두께는 불량 반도체칩(110)의 최초 몰딩면을 가리기 위한 용도이면 충분하기 때문에 두께가 더 두꺼워지는 것으로 인한 문제는 발생하지 않는다. 즉, 상기 회수된 불량 반도체 패키지(100)는 레이저 마킹(Laser Marking)에 오류를 갖고 있는 경우에 이를 해결하기 위한 것이면 된다.
앞서 설명한 바와 같이, 몰딩부재로는 세라믹, 금속, 플라스틱 등이 사용될 수 있으나, 본 발명의 일 실시예에서는 에폭시 수지에 실리카 등의 무기재료와 각종 부재료(경화재, 난연재, 이형제등)가 첨가된 EMC(Epoxy Molding Compound)를 사용하였다.
또한, 본 발명의 일 실시예에서는 상기 회수된 반도체 패키지(100)는 상기 지그(10) 상에서 스트립(Strip)화된 이후에 재몰딩되는 것을 알 수 있다. 따라서 상기 지그(10)는 다수의 반도체 패키지(100)를 위한 지그(10)이므로 공통지그(10)라 명명할 수 있으며, 다수의 개구부(14)는 서로 일정한 간격으로 이격 형성된다. 이와 같이, 본 발명의 일 실시예에서는 재활용하고자 하는 반도체 패키지(100)를 지그(10)에 다수 연속하여 배열하여 스트립화(strip)한 상태에서 재몰딩함으로써 적은 시간에 많은 양의 반도체 패키지를 자동화할 수 있는 장점이 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.
10: 지그, 11: 금속 플레이트, 12: 격벽, 13: 밀봉부재, 14: 홈, 100: 반도체 패키지, 110: 반도체칩, 120: 기판, 130: 금속선, 140: 솔더볼, 150: 몰딩 컴파운드, 160: 접착제, 200: 적층형 반도체 패키지, 200a: 제1 반도체 패키지, 200b: 제2 반도체 패키지

Claims (12)

  1. 재활용하고자 하는 반도체 패키지를 회수하는 단계;
    상기 회수된 다수의 반도체 패키지를 상기 반도체칩 패키지와 대응되는 크기의 개구부가 다수 형성된 지그에 로딩(Loading)하는 단계;
    상기 지그에 로딩된 반도체 패키지의 몰딩면을 재몰딩(Remolding)하는 단계; 및
    상기 재몰딩된 반도체 패키지를 절단(Sawing)하는 단계를 포함하고,
    상기 재몰딩에 의한 반도체 패키지의 두께 증가는 50~1000㎛인 것을 특징으로 하는 반도체 패키지 재활용 방법.
  2. 제1항에 있어서,
    상기 재몰딩하는 단계는 170~180℃의 범위에서 수행하는 것을 특징으로 하는 반도체 패키지 재활용 방법.
  3. 제1항에 있어서,
    상기 지그는 금속 플레이트로 형성되고 일면에는 상기 반도체 패키지의 타면과 마주보는 밀봉부재가 부착되어 있는 것을 특징으로 하는 반도체 패키지 재활용 방법.
  4. 제1항에 있어서,
    상기 로딩하는 단계에서 상기 회수된 반도체 패키지는 상기 지그 상에서 연속적으로 배열(Strip)되는 것을 특징으로 하는 반도체 패키지 재활용 방법.
  5. 제1항에 있어서,
    상기 반도체 패키지를 회수하는 단계는,
    2 이상의 반도체 패키지가 적층되어 형성되는 적층형 반도체 패키지로부터 재활용하고자 하는 상기 반도체 패키지를 분리해내는 단계; 및
    상기 분리해낸 반도체 패키지의 타면에 형성되어 있는 솔더볼을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 재활용 방법.
  6. 제1항에 있어서,
    상기 재몰딩에 사용되는 에폭시 몰딩 컴파운드(EMC, Epoxy Molding Compound))의 유리천이온도(Tg)가 180℃ 이상인 것을 특징으로 하는 반도체 패키지 재활용 방법.
  7. 제5항에 있어서,
    상기 재몰딩하는 단계 이후에 상기 재활용하고자 하는 상기 반도체 패키지의 타면에 솔더볼을 부착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 재활용 방법.
  8. 제7항에 있어서,
    상기 솔더볼을 부착하는 단계 이후에, 상기 재몰딩면에 레이저 마킹(Laser Marking)하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 재활용 방법.
  9. 재활용하고자 하는 반도체 패키지를 회수하고, 상기 회수된 반도체 패키지의 몰딩면을 재몰딩(Remolding)하여 상기 재몰딩에 의한 반도체 패키지의 두께가 50~1000㎛ 증가된 것을 특징으로 하는 재활용 반도체 패키지.
  10. 일면에 몰딩(Molding)이 형성되어 있는 반도체 패키지를 재활용하기 위한 지그에 있어서,
    회수된 다수의 반도체 패키지를 상기 반도체 패키지와 대응되는 크기의 개구부가 다수 형성되는 금속 플레이트; 및
    상기 금속 플레이트의 일면에 상기 반도체 패키지의 타면과 마주보도록 형성되는 밀봉부재를 포함하는 반도체 패키지를 재활용하기 위한 지그.
  11. 제10항에 있어서,
    상기 금속 플레이트는 구리 박판으로 이루어지는 것을 특징으로 하는 반도체 패키지를 재활용하기 위한 지그.
  12. 제10항에 있어서,
    상기 다수의 개구부는 일정 간격으로 연속적으로 형성되는 것을 특징으로 하는 반도체 패키지를 재활용하기 위한 지그.
KR1020180006027A 2017-11-01 2018-01-17 반도체 패키지 재활용 방법 및 재활용 반도체 패키지 KR101992263B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107109621A TWI663899B (zh) 2017-11-01 2018-03-21 半導體封裝回收利用方法、及回收利用半導體封裝
CN201810321341.7A CN109755105A (zh) 2017-11-01 2018-04-11 半导体封装回收利用方法、回收利用半导体封装以及夹具

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20170144604 2017-11-01
KR1020170144604 2017-11-01

Publications (2)

Publication Number Publication Date
KR20190049328A true KR20190049328A (ko) 2019-05-09
KR101992263B1 KR101992263B1 (ko) 2019-06-25

Family

ID=66546632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180006027A KR101992263B1 (ko) 2017-11-01 2018-01-17 반도체 패키지 재활용 방법 및 재활용 반도체 패키지

Country Status (2)

Country Link
KR (1) KR101992263B1 (ko)
TW (1) TWI663899B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864041A (zh) * 2019-11-27 2021-05-28 西安航思半导体有限公司 半导体器件封装装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020013128A (ko) * 2000-08-11 2002-02-20 윤종용 재생가능한 멀티 칩 패키지와 그를 이용한 메모리 카드
JP2005294311A (ja) * 2004-03-31 2005-10-20 Mitsubishi Electric Corp 半導体パッケージ実装構造、半導体パッケージ実装方法、半導体パッケージ、その製造方法および基板
KR20070004285A (ko) * 2005-07-04 2007-01-09 삼성전기주식회사 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지기판
JP2007273546A (ja) * 2006-03-30 2007-10-18 Disco Abrasive Syst Ltd 半導体パッケージ用治具および半導体パッケージ収納方法
KR20100037875A (ko) * 2008-10-02 2010-04-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20100050750A (ko) * 2008-11-06 2010-05-14 삼성전자주식회사 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
KR20100063232A (ko) * 2008-12-03 2010-06-11 삼성전기주식회사 웨이퍼 레벨 패키지와 그 제조방법 및 칩 재활용방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670893B1 (ko) * 2006-03-14 2007-01-19 원용권 반도체 패키지용 수납 트레이 및 그 제작방법
US20080313894A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and low-temperature interconnect component recovery process
WO2012088098A2 (en) * 2010-12-20 2012-06-28 Solar Machines Incorporated Single cell encapsulation and flexible-format module architecture for photovoltaic power generation and method for constructing the same
TWI417040B (zh) * 2011-05-02 2013-11-21 Powertech Technology Inc 形成雙面電磁遮蔽層之半導體封裝方法及構造
KR101715207B1 (ko) * 2013-03-06 2017-03-10 디아이씨 가부시끼가이샤 에폭시 수지 조성물, 경화물, 방열 재료 및 전자 부재

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020013128A (ko) * 2000-08-11 2002-02-20 윤종용 재생가능한 멀티 칩 패키지와 그를 이용한 메모리 카드
JP2005294311A (ja) * 2004-03-31 2005-10-20 Mitsubishi Electric Corp 半導体パッケージ実装構造、半導体パッケージ実装方法、半導体パッケージ、その製造方法および基板
KR20070004285A (ko) * 2005-07-04 2007-01-09 삼성전기주식회사 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지기판
JP2007273546A (ja) * 2006-03-30 2007-10-18 Disco Abrasive Syst Ltd 半導体パッケージ用治具および半導体パッケージ収納方法
KR20100037875A (ko) * 2008-10-02 2010-04-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20100050750A (ko) * 2008-11-06 2010-05-14 삼성전자주식회사 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
KR20100063232A (ko) * 2008-12-03 2010-06-11 삼성전기주식회사 웨이퍼 레벨 패키지와 그 제조방법 및 칩 재활용방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864041A (zh) * 2019-11-27 2021-05-28 西安航思半导体有限公司 半导体器件封装装置
CN112864041B (zh) * 2019-11-27 2024-03-22 西安航思半导体有限公司 半导体器件封装装置

Also Published As

Publication number Publication date
TW201919467A (zh) 2019-05-16
KR101992263B1 (ko) 2019-06-25
TWI663899B (zh) 2019-06-21

Similar Documents

Publication Publication Date Title
US7772685B2 (en) Stacked semiconductor structure and fabrication method thereof
US6737300B2 (en) Chip scale package and manufacturing method
US7361533B1 (en) Stacked embedded leadframe
US8766424B2 (en) Thin substrate PoP structure
JP5192825B2 (ja) 半導体装置およびその製造方法、ならびに積層半導体装置の製造方法
TWI402950B (zh) 具單邊遮蓋的系統封裝模組
CN101369561A (zh) 半导体芯片封装件、电子装置及其制造方法
US20090165294A1 (en) Low profile wire bonded usb device
US10522512B2 (en) Semiconductor package and manufacturing method thereof
US7416920B2 (en) Semiconductor device protective structure and method for fabricating the same
KR101041228B1 (ko) 플래시 메모리 카드 상의 테스트 패드
US8759988B2 (en) Method for producing semiconductor components, and corresponding semiconductor component
KR101992263B1 (ko) 반도체 패키지 재활용 방법 및 재활용 반도체 패키지
US20080305576A1 (en) Method of reducing warpage in semiconductor molded panel
US20080122122A1 (en) Semiconductor package with encapsulant delamination-reducing structure and method of making the package
US20090321920A1 (en) Semiconductor device and method of manufacturing the same
US8461680B2 (en) Integrated circuit packaging system with rounded interconnect
US20080305306A1 (en) Semiconductor molded panel having reduced warpage
US7521781B2 (en) Integrated circuit package system with mold clamp line critical area having widened conductive traces
US20080164619A1 (en) Semiconductor chip package and method of manufacturing the same
US20210366811A1 (en) Integrated circuit package electronic device
KR20100011818A (ko) 인쇄회로기판 및 그 제조방법 그리고 메모리 카드 제조방법
US11823975B2 (en) Semiconductor packages including different type semiconductor chips having exposed top surfaces and methods of manufacturing the semiconductor packages
KR101096453B1 (ko) 적층 반도체 패키지
US20230402417A1 (en) Semiconductor package and method of manufacturing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant