KR20190046135A - Electroluminescent Display Device And Driving Method Of The Same - Google Patents

Electroluminescent Display Device And Driving Method Of The Same Download PDF

Info

Publication number
KR20190046135A
KR20190046135A KR1020170139347A KR20170139347A KR20190046135A KR 20190046135 A KR20190046135 A KR 20190046135A KR 1020170139347 A KR1020170139347 A KR 1020170139347A KR 20170139347 A KR20170139347 A KR 20170139347A KR 20190046135 A KR20190046135 A KR 20190046135A
Authority
KR
South Korea
Prior art keywords
region
wiring
initialization
voltage
initialization voltage
Prior art date
Application number
KR1020170139347A
Other languages
Korean (ko)
Inventor
배정민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170139347A priority Critical patent/KR20190046135A/en
Publication of KR20190046135A publication Critical patent/KR20190046135A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

According to the present invention, an electroluminescent display device comprises: a display panel having an active region provided with a plurality of pixels wherein the active region is divided into a deformed region and a non-deformed region; and an initialization terminal unit applying an initialization voltage to the pixels at predetermined intervals to reset each specific node of the pixels. Here, the initialization voltage applied to the pixels in the non-deformed region is different from the initialization voltage applied to the pixels in the deformed region.

Description

전계 발광 표시장치와 그 구동방법{Electroluminescent Display Device And Driving Method Of The Same}[0001] Electroluminescent display device and driving method [0002]

본 명세서는 전계 발광 표시장치와 그 구동방법에 관한 것이다.The present invention relates to an electroluminescence display and a driving method thereof.

전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 대별된다. 이 중에서, 액티브 매트릭스 타입(active matrix type)의 유기발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.An electroluminescent display device is classified into an inorganic light emitting display device and an organic light emitting display device depending on the material of the light emitting layer. Among them, an active matrix type organic light emitting display device includes an organic light emitting diode (OLED) that emits light by itself, has a high response speed, There is an advantage of a large viewing angle.

전계 발광 표시장치는 입력 영상을 표시하기 위한 화소들이 구비된 표시패널을 포함한다. 표시패널은 사용 환경이나 용도에 따라 다양한 디자인을 갖도록 설계될 수 있다. 예를 들어, 표시패널은 전통적인 단일의 사각형, 원형, 타원형뿐만 아니라 부분적인 곡면이나 노치(notch)와 같은 이형부(異形部)를 갖는 형태에 이르기까지 다양하게 설계될 수 있다.The electroluminescent display includes a display panel having pixels for displaying an input image. The display panel can be designed to have various designs depending on the usage environment and usage. For example, the display panel can be variously designed, ranging from traditional single rectangles, circles, ellipses, as well as shapes with partial curved surfaces or deformations such as notches.

표시패널이 이형부를 갖거나 원형, 타원형 등으로 구현된 전계 발광 표시장치는 제품 디자인의 자유도를 높일 수 있다는 점에서 디자인적인 측면을 중요시하는 소비자들에게 어필할 수 있다. An electroluminescent display device having a display panel with a release part or a circular or elliptic shape can appeal to consumers who attach importance to the design aspect in that the degree of freedom of product design can be increased.

그러나, 표시패널에서 이형부와 비이형부(非異形部)는 수평 화소라인의 길이가 서로 다르므로, 이형부와 비이형부 간에 R-C 부하(Resistor-Capacitor load)의 차가 발생될 수 있다. 이러한 R-C 부하의 차는 표시패널의 휘도 균일성과 표시품질을 저하시킬 수 있다. However, in the display panel, since the lengths of the horizontal pixel lines are different between the deformed portion and the non-deformed portion, a difference in R-C load (Resistor-Capacitor load) may be generated between the deformed portion and the non-deformed portion. Such a difference in the R-C load may lower the brightness uniformity of the display panel and the display quality.

따라서, 본 명세서는 표시패널의 이형부와 비이형부 간에 R-C 부하 차이로 인한 휘도 편차를 보상하고 표시품질을 향상시킬 수 있도록 한 전계 발광 표시장치와 그 구동방법을 제공한다.Accordingly, the present disclosure provides an electroluminescent display device and a driving method thereof that can compensate for a luminance deviation due to a difference in R-C load between a mold release portion and a non-moldable portion of a display panel and improve display quality.

본 명세서에 따른 전계 발광 표시장치는 다수의 화소들이 구비된 액티브 영역을 가지며, 상기 액티브 영역이 이형부 영역과 비이형부 영역으로 구분되는 표시패널; 및 일정 기간마다 상기 화소들에 초기화 전압을 인가하여 상기 화소들의 각 특정 노드를 리셋시키는 초기화 단자부를 포함한다. 여기서, 상기 비이형부 영역의 화소들에 인가되는 상기 초기화 전압과, 상기 이형부 영역의 화소들에 인가되는 상기 초기화 전압은 서로 다르다.An electroluminescent display device according to the present invention includes a display panel having an active region provided with a plurality of pixels, the active region being divided into an active region and a non-active region; And an initialization terminal unit for applying an initialization voltage to the pixels at predetermined intervals to reset each specific node of the pixels. Here, the initialization voltage applied to the pixels in the non-deformable area is different from the initialization voltage applied to the pixels in the modified area.

본 명세서의 전계 발광 표시장치와 그 구동방법에 따르면, 표시패널의 이형부와 비이형부 간에 R-C 부하 차이로 인한 휘도 편차를 보상하기 위해 이형부 영역에 인가되는 초기화 전압과 비이형부 영역에 인가되는 초기화 전압을 다르게 한다. 본 명세서에 따르면, 표시패널의 이형부와 비이형부 간에 R-C 부하 차이로 인한 휘도 편차를 보상하기 위해, 이형부 영역에 인가되는 초기화 전압과 비이형부 영역에 인가되는 초기화 전압을 다르게 함과 아울러, R-C 부하 차이을 고려하여 이형부 영역에 인가되는 초기화 전압을 세분화한다. 본 명세서에 따르면, R-C 부하가 상대적으로 큰 영역에 인가되는 초기화 전압을 R-C 부하가 상대적으로 작은 영역에 인가되는 초기화 전압에 비해 높인다.According to the electroluminescent display device and the driving method of the present invention, in order to compensate for the luminance deviation due to the RC load difference between the mold release portion and the non-mold release portion of the display panel, the initialization voltage applied to the mold release region, Make the voltage different. According to the present invention, in order to compensate for the luminance deviation due to the RC load difference between the mold release portion and the non-mold release portion of the display panel, the initialization voltage applied to the mold releasing portion region and the initialization voltage applied to the non- The initializing voltage applied to the mold releasing region is divided in consideration of the load difference. According to the present specification, an initialization voltage to which an R-C load is applied in a relatively large region is higher than an initialization voltage to which an R-C load is applied in a relatively small region.

이를 통해, 본 명세서의 전계 발광 표시장치와 그 구동방법은 R-C 부하 차이로 인한 휘도 편차를 보상하고 표시품질을 향상시킬 수 있다.Accordingly, the electroluminescent display device and the driving method of the present invention can compensate for the luminance deviation due to the R-C load difference and improve the display quality.

본 명세서에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.The effects according to the present specification are not limited by the contents exemplified above, and a more various effects are included in the specification.

도 1은 본 명세서의 실시예에 따른 전계 발광 표시장치를 보여주는 블록도이다.
도 2는 본 명세서의 실시예에 따른 전계 발광 표시장치의 화소 어레이를 보여주는 도면이다.
도 3은 도 2의 화소 어레이를 구동하기 위한 게이트 드라이버의 일 예를 보여주는 도면이다.
도 4는 도 3에 도시된 화소의 일 등가회로를 보여 주는 도면이다.
도 5는 도 4의 화소에 입력되는 구동 신호들과 그에 따른 특정 화소 노드들의 전위 변화를 보여주는 파형도이다.
도 6a는 도 5의 초기화 기간에 대응되는 화소의 등가 회로도이다.
도 6b는 도 5의 보상 기간에 대응되는 화소의 등가 회로도이다.
도 6c는 도 5의 발광 기간에 대응되는 화소의 등가 회로도이다.
도 7은 이형부와 비이형부를 갖는 표시패널의 형상을 개략적으로 보여주는 도면이다.
도 8 및 도 9는 표시패널의 이형부와 비이형부에 초기화전압을 동일하게 인가할 때 생기는 휘도 편차를 설명하기 위한 도면들이다.
도 10 및 도 11은 표시패널의 이형부와 비이형부에 초기화전압을 다르게 인가하여 휘도 편차를 줄이는 일 예를 설명하기 위한 도면들이다.
도 12 및 도 13은 표시패널의 이형부와 비이형부에 초기화전압을 다르게 인가하여 휘도 편차를 줄이는 다른 예를 설명하기 위한 도면들이다.1 is a block diagram illustrating an electroluminescent display device according to an embodiment of the present invention.
2 is a view showing a pixel array of an electroluminescent display device according to an embodiment of the present invention.
FIG. 3 is a view showing an example of a gate driver for driving the pixel array of FIG. 2. FIG.
4 is a diagram showing one equivalent circuit of the pixel shown in FIG.
FIG. 5 is a waveform diagram showing driving signals input to the pixel of FIG. 4 and corresponding potential changes of pixel nodes.
FIG. 6A is an equivalent circuit diagram of a pixel corresponding to the initialization period of FIG. 5; FIG.
6B is an equivalent circuit diagram of a pixel corresponding to the compensation period of FIG.
FIG. 6C is an equivalent circuit diagram of a pixel corresponding to the light emission period of FIG. 5; FIG.
7 is a view schematically showing the shape of a display panel having a deformed portion and a non-deformed portion.
FIGS. 8 and 9 are diagrams for explaining the luminance variation caused when the initialization voltage is applied to the mold release portion and the non-mold release portion of the display panel in the same manner.
FIGS. 10 and 11 are views for explaining an example of reducing the brightness deviation by applying different initialization voltages to the mold release portion and the non-moldable portion of the display panel.
FIGS. 12 and 13 are diagrams for explaining another example of reducing the brightness deviation by applying different initialization voltages to the mold release portion and the non-mold release portion of the display panel.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 명세서의 범주를 완전하게 알려주기 위해 제공되는 것이다. 본 명세서의 권리 범위는 청구항의 범주에 의해 정의될 뿐이다. Brief Description of the Drawings The advantages and features of the present disclosure, and how to accomplish them, will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. It should be understood, however, that the description is not limited to the embodiments disclosed herein but is to be embodied in many different forms and should not be construed as limited to the embodiments set forth herein, To fully inform the category of the specification. The scope of the present disclosure is defined only by the scope of the claims.

본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. The shapes, sizes, ratios, angles, numbers and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited thereto. Like reference numerals refer to like elements throughout the specification. In the following description of the present invention, a detailed description of known related arts will be omitted when it is determined that the gist of the present specification may be unnecessarily obscured. Where the terms "comprises", "having", "done", and the like are used in this specification, other portions may be added unless "only" is used. Unless the context clearly dictates otherwise, including the plural unless the context clearly dictates otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or " direct " is not used, one or more other portions may be located between the two portions.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although the first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical concept of the present specification.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Like reference numerals refer to like elements throughout the specification.

본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.It is to be understood that each of the features of the various embodiments of the present disclosure may be combined or combined with each other, partially or wholly, and technically various interlocking and driving are possible, and that the embodiments may be practiced independently of each other, It is possible.

이하, 첨부된 도면을 참조하여 본 명세서의 다양한 실시예들을 상세히 설명한다. 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다. 본 명세서의 실시예에서는 유기 발광 표시장치를 중심으로 기술한다. Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings. The component names used in the following description are selected in consideration of easiness of specification, and may be different from the parts names of actual products. In the embodiments of the present invention, an OLED display is mainly described.

도 1은 본 명세서의 실시예에 따른 전계 발광 표시장치를 보여주는 블록도이다. 도 2는 본 명세서의 실시예에 따른 전계 발광 표시장치의 화소 어레이를 보여주는 도면이다. 그리고, 도 3은 도 2의 화소 어레이를 구동하기 위한 게이트 드라이버의 일 예를 보여주는 도면이다.1 is a block diagram illustrating an electroluminescent display device according to an embodiment of the present invention. 2 is a view showing a pixel array of an electroluminescent display device according to an embodiment of the present invention. FIG. 3 is a view showing an example of a gate driver for driving the pixel array of FIG. 2. Referring to FIG.

도 1 내지 도 3을 참조하면, 본 명세서에 따른 전계 발광 표시장치는 화소들(PXL)이 구비된 표시패널(10), 화소들(PXL)에 연결된 신호라인들을 구동하는 표시패널 구동회로(12,13), 및 표시패널 구동회로(12,13)를 제어하는 타이밍 콘트롤러(11)를 포함한다.1 to 3, an electroluminescent display device according to the present invention includes a display panel 10 having pixels PXL, a display panel driving circuit 12 for driving signal lines connected to the pixels PXL, , 13), and a timing controller (11) for controlling the display panel drive circuits (12, 13).

표시패널 구동회로(12,13)는 표시패널(10)의 화소들(PXL)에 입력 영상 데이터(DATA)를 기입한다. 표시패널 구동회로(12,13)는 화소들(PXL)에 연결된 데이터라인들(14)을 구동하는 소스 드라이버(12)와, 화소들(PXL)에 연결된 게이트라인들(15)을 구동하는 게이트 드라이버(13)를 포함한다. The display panel drive circuits 12 and 13 write the input image data (DATA) to the pixels PXL of the display panel 10. [ The display panel driving circuits 12 and 13 include a source driver 12 for driving the data lines 14 connected to the pixels PXL and a gate driver 15 for driving the gate lines 15 connected to the pixels PXL. And a driver 13.

표시패널(10)에는 다수의 데이터 라인들(14)과 다수의 게이트 라인들(15)이 교차되고, 화소들(PXL)이 매트릭스 형태로 배치된다. 화소들(PXL)은 OLED를 포함할 수 있다. 자발광 소자인 OLED는 애노드전극 및 캐소드전극과, 이들 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole Transport Layer, HTL), 발광층(Emission Layer, EML), 전자수송층(Electron Transport Layer, ETL) 및 전자주입층(Electron Injection Layer, EIL)으로 이루어진다. 애노드전극과 캐소드전극에 전원전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.In the display panel 10, a plurality of data lines 14 and a plurality of gate lines 15 are crossed, and the pixels PXL are arranged in a matrix form. The pixels PXL may include an OLED. The OLED, which is a self-luminous element, includes an anode electrode, a cathode electrode, and an organic compound layer formed therebetween. The organic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer EIL). When a power source voltage is applied to the anode electrode and the cathode electrode, holes passing through the HTL and electrons passing through the ETL are transferred to the EML to form excitons. As a result, the light emitting layer (EML) Thereby generating visible light.

표시패널(10)은 화소 어레이(Pixel array)가 구비된 액티브 영역(AA)과, 액티브 영역(AA) 바깥의 비 표시영역을 포함할 수 있다. 화소 어레이(Pixel array)에는 도 2와 같이 다수의 수평 화소 라인들(HL1~HL4)이 구비되며, 각 수평 화소 라인(L1~L4) 상에는 수평으로 이웃하며 게이트 라인들(15a,15b)에 공통으로 연결된 다수의 화소들(PXL)이 배치된다. 여기서, 수평 화소 라인들(L1~L4) 각각은 물리적인 신호 라인이 아니라, 수평으로 이웃한 화소들(PXL)에 의해 구현되는 1라인 분량의 화소 집합을 의미한다. 화소 어레이에는 초기화 전압(Vinit)을 화소들(PXL)에 공급하는 초기화 전원라인(16), 고전위 전원 전압(EVDD)을 화소들(PXL)에 공급하는 고전위 전원라인(17)이 포함될 수 있다. 또한, 화소들(PXL)은 저전위 전원 전압(EVSS)에 연결될 수 있다. The display panel 10 may include an active area AA having a pixel array and a non-display area outside the active area AA. As shown in FIG. 2, the pixel array includes a plurality of horizontal pixel lines HL1 to HL4, and horizontally adjacent to the horizontal pixel lines L1 to L4 and common to the gate lines 15a and 15b. A plurality of pixels PXL connected to each other are arranged. Here, each of the horizontal pixel lines L1 to L4 is not a physical signal line but a pixel group of one line which is implemented by horizontally neighboring pixels PXL. The pixel array may include an initial power supply line 16 for supplying an initialization voltage Vinit to the pixels PXL and a high potential power supply line 17 for supplying a high potential power supply voltage EVDD to the pixels PXL have. Further, the pixels PXL may be connected to the low potential power supply voltage EVSS.

게이트 라인들(15) 각각은 스캔 신호(SC)가 공급되는 제1 게이트 라인(15a), 및 에미션 신호(EM)가 공급되는 제2 게이트 라인(15b)을 포함한다. 제n 수평 화소 라인(L(n))에 배치된 각 화소(PXL)에는 제n 수평 화소 라인(L(n))에 할당된 제n 스캔 신호(SC(n))와 제n 에미션 신호(EM(n)) 이외에 제n-1 수평 화소 라인(L(n-1))에 할당된 제n-1 스캔 신호(SC(n-1))가 더 공급될 수 있다. 다만, 각 화소(PXL)에 연결되는 게이트 라인들과 게이트신호는 화소(PXL)의 회로 구성에 따라 다양하게 가변될 수 있다.Each of the gate lines 15 includes a first gate line 15a to which a scan signal SC is supplied and a second gate line 15b to which an emission signal EM is supplied. Each of the pixels PXL disposed in the nth horizontal pixel line L (n) is supplied with an nth scan signal SC (n) and an nth emission signal SC (n) 1 scan signal SC (n-1) allocated to the (n-1) th horizontal pixel line L (n-1) other than the scan signal EM (n). However, the gate lines and the gate signals connected to the pixels PXL may be variously changed according to the circuit configuration of the pixel PXL.

화소들(PXL) 각각은 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소 중 어느 하나일 수 있다. 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소는 컬러 구현을 위하여 하나의 단위 화소를 구성할 수 있다. 단위 화소에서 구현되는 컬러는 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소의 발광 비율에 따라 결정될 수 있다. 화소들(PXL) 각각에는 하나의 데이터 라인(14), 하나의 제1 게이트 라인(15a), 하나의 제2 게이트 라인(15b), 초기화 전원 라인(16), 고전위 전원라인(17) 등이 연결될 수 있다. 화소들(PXL) 각각은 전단 수평 화소 라인에 배치된 제1 게이트 라인(15a)에 더 연결될 수 있다.Each of the pixels PXL may be any one of a red pixel, a green pixel, a blue pixel, and a white pixel. The red pixel, the green pixel, the blue pixel, and the white pixel may constitute one unit pixel for color implementation. The color implemented in the unit pixel may be determined according to the emission ratio of the red pixel, the green pixel, the blue pixel, and the white pixel. Each of the pixels PXL includes a data line 14, a first gate line 15a, a second gate line 15b, an initialization power supply line 16, a high potential power supply line 17, Can be connected. Each of the pixels PXL may be further connected to the first gate line 15a disposed in the front-end horizontal pixel line.

표시패널(10)은 그 일단부에 적어도 하나의 이형부(異形部, free form portion)를 포함할 수 있다. 이형부는 액티브 영역(AA)의 1변을 따라 일정 영역이 제거된 노치부에 의해 정의될 수 있다. 다시 말해, 이형부는 액티브 영역(AA)의 모서리부에서 라운드 형태를 가지며 노치부의 좌우에 배치된 적어도 하나 이상의 곡면부를 포함할 수 있다. 액티브 영역(AA)에서 이형부에 대응되는 영역은 이형부 영역이 되고, 이형부를 제외한 영역은 비이형부 영역이 된다. The display panel 10 may include at least one free form portion at one end thereof. The deforming portion may be defined by a notch portion in which a certain region is removed along one side of the active region AA. In other words, the mold releasing portion may include at least one curved portion having a round shape at an edge portion of the active area AA and disposed on the left and right of the notch portion. In the active area AA, the area corresponding to the deforming part is the mold releasing area, and the area excluding the mold releasing part is the non-forming area.

액티브 영역(AA)에서 이형부와 비이형부(非異形部)는 수평 화소라인의 길이가 서로 다르므로, 이형부와 비이형부 간에 R-C 부하(Resistor-Capacitor load)의 차가 발생될 수 있다. 이러한 R-C 부하의 차는 표시패널(10)의 휘도 균일성과 표시품질을 저하시킬 수 있으므로, 본 명세서는 R-C 부하 차이를 고려하여 이형부와 비이형부 간에 초기화 전압(Vinit) 레벨을 다르게 설계하여 휘도 균일성을 확보한다. 표시패널(10)의 초기화 전압(Vinit) 제어 구성에 대해서는 도 7 내지 도 13을 통해 상세히 설명한다.In the active area AA, since the lengths of the horizontal pixel lines are different from each other in the deformed part and the non-deformed part, a difference in R-C load (resistor-capacitor load) may be generated between the deformed part and the non-deformed part. Since the difference in the RC load may lower the brightness uniformity and the display quality of the display panel 10, the present specification describes that the initialization voltage (Vinit) level is designed differently between the mold release portion and the non- . The initialization voltage (Vinit) control configuration of the display panel 10 will be described in detail with reference to FIG. 7 to FIG.

소스 드라이버(12)는 매 프레임 마다 타이밍 콘트롤러(11)로부터 수신되는 입력 영상 데이터(DATA)를 데이터 전압(Vdata)으로 변환한 후, 그 데이터 전압(Vdata)을 데이터 라인들(14)에 공급한다. 소스 드라이버(12)는 입력 영상 데이터(DATA)를 감마 보상 전압으로 변환하는 디지털 아날로그 컨버터(Digital to Analog Converter)를 이용하여 데이터 전압(Vdata)을 출력한다. The source driver 12 converts the input video data DATA received from the timing controller 11 every frame into a data voltage Vdata and supplies the data voltage Vdata to the data lines 14 . The source driver 12 outputs the data voltage Vdata using a digital to analog converter that converts the input image data DATA to a gamma compensation voltage.

소스 드라이버(12)와 표시패널(10)의 데이터 라인들(14) 사이에는 멀티플렉서(미도시)가 더 배치될 수 있다. 멀티플렉서는 소스 드라이버(12)에서 하나의 출력 채널을 통해 출력되는 데이터 전압을 복수개의 데이터라인들로 분배함으로써, 데이터라인의 개수 대비 소스 드라이버(12)의 출력 채널 개수를 줄일 수 있다. 멀티플렉서는 표시장치의 해상도, 용도에 따라 생략 가능하다.A multiplexer (not shown) may be further disposed between the source driver 12 and the data lines 14 of the display panel 10. [ The multiplexer can reduce the number of output channels of the source driver 12 to the number of data lines by distributing the data voltages output through one output channel from the source driver 12 to the plurality of data lines. The multiplexer can be omitted depending on the resolution and usage of the display device.

소스 드라이버(12)는 초기화 전압(Vinit)을 생성하여 초기화 전원 라인(16)에 공급하고, 고전위 전원 전압(EVDD)을 생성하여 고전위 전원 라인(17)에 공급할 수 있다. 이를 위해, 소스 드라이버(12)는 전원 생성부(미도시)를 더 포함할 수 있다. 전원 생성부는 저전위 전원 전압(EVSS)을 더 생성할 수 있다. 전원 생성부는 소스 드라이버(12) 외부에 장착된 후에 도전성 필름 등을 통해 소스 드라이버에 전기적으로 연결될 수도 있다. 초기화 기간 및 샘플링 기간 동안에 불필요한 OLED의 발광이 방지되도록, 초기화 전압(Vinit)은 OLED의 동작점 전압보다 충분히 낮은 전압 범위 내에서 설계될 수 있다.The source driver 12 generates an initialization voltage Vinit and supplies it to the initialization power supply line 16 to generate a high potential power supply voltage EVDD and supply it to the high potential power supply line 17. [ To this end, the source driver 12 may further include a power generator (not shown). The power generation section may further generate the low potential power supply voltage EVSS. The power generator may be electrically connected to the source driver via a conductive film or the like after being mounted outside the source driver 12. The initialization voltage Vinit can be designed within a voltage range sufficiently lower than the operating point voltage of the OLED so that unnecessary light emission of the OLED is prevented during the initialization period and the sampling period.

게이트 드라이버(13)는, 도 3과 같이 스캔 신호들(SC(1)~SC(n))을 생성하는 제1 게이트 구동부(13A)와 에미션 신호들(EM(1)~EM(n))을 생성하는 제2 게이트 구동부(13B)를 포함할 수 있다.The gate driver 13 includes a first gate driver 13A for generating scan signals SC (1) to SC (n) and a second gate driver 13B for generating emission signals EM (1) to EM (n) And a second gate driver 13B for generating the second gate driver 13B.

제1 게이트 구동부(13A)는 수평 화소 라인(L1~Ln)만큼의 제1 스테이지들(GSTG1~GSTGn)를 가지며, 타이밍 콘트롤러(11)의 제어 하에 스캔 신호들(SC(1)~SC(n))을 출력하여 데이터 전압(Vdata)이 충전되는 수평 화소 라인(L1~Ln)을 선택한다. 제1 게이트 구동부(13A)는 쉬프트 레지스터(Shift register)로 구현되고 다수의 제1 출력 노드들을 통해 스캔 신호들(SC(1)~SC(n))을 제1 게이트 라인들(15a(1)~15a(n))에 순차적으로 공급할 수 있다.The first gate driver 13A has first stages GSTG1 to GSTGn as many as the horizontal pixel lines L1 to Ln and generates scan signals SC (1) to SC (n) under the control of the timing controller 11 ) To select the horizontal pixel lines L1 to Ln to which the data voltage Vdata is to be charged. The first gate driver 13A is implemented as a shift register and supplies scan signals SC (1) to SC (n) to the first gate lines 15a (1) through a plurality of first output nodes. To 15a (n).

제2 게이트 구동부(13B)는 수평 화소 라인(L1~Ln)만큼의 제2 스테이지들(ESTG1~ESTGn)를 가지며, 타이밍 콘트롤러(11)의 제어 하에 에미션 신호들(EM(1)~EM(n))을 출력하여 데이터 전압(Vdata)이 충전되는 수평 화소 라인(L1~Ln)의 발광 타이밍을 제어한다. 제2 게이트 구동부(13B)는 쉬프트 레지스터와 인버터를 포함하고 다수의 제2 출력 노드들을 통해 에미션 신호들(EM(1)~EM(n))을 제2 게이트 라인들(15b(1)~15b(n))에 순차적으로 공급할 수 있다.The second gate driver 13B has second stages ESTG1 to ESTGn as many as the horizontal pixel lines L1 to Ln and outputs the emission signals EM (1) to EM (1) under the control of the timing controller 11. [ n) to control the emission timing of the horizontal pixel lines L1 to Ln to which the data voltage Vdata is charged. The second gate driver 13B includes a shift register and an inverter and outputs the emission signals EM (1) to EM (n) via the second output nodes to the second gate lines 15b (1) to 15 15b (n).

도 3에서, GDUM, EDUM, G-MNT, 및 E- MNT 은 더미 스테이지를 의미한다. L Dummy는 더미 화소라인을 지시한다. 그리고, 스테이지들에 인가되는 VGH 및 VGL은 스테이지 구동 전원을 의미하며, VGH는 게이트 하이전압을, 그리고 VGL은 게이트 로우전압을 지시한다. 더미 스테이지와 더미 화소라인은 선택적으로 포함하거나 제외될 수 있다. 더미 화소라인의 화소는 수평 화소라인의 화소(PXL)와 유사하나, 발광하지 않도록 구성될 수 있다. 즉, 더미 화소라인은 적어도 OLED를 포함하지 않거나 또는, 데이터전압을 인가받지 않도록 구성되거나 또는, 스캔신호와 에미션신호를 인가받지 않도록 구성될 수 있다.In Fig. 3, GDUM, EDUM, G-MNT, and E-MNT mean a dummy stage. L Dummy indicates a dummy pixel line. And, VGH and VGL applied to the stages indicate stage driving power, VGH indicates a gate high voltage, and VGL indicates a gate low voltage. The dummy stage and the dummy pixel line may be optionally included or excluded. The pixel of the dummy pixel line is similar to the pixel PXL of the horizontal pixel line, but can be configured not to emit light. That is, the dummy pixel line may be configured not to include at least the OLED, or configured to not receive the data voltage, or may be configured not to receive the scan signal and the emission signal.

게이트 드라이버(13)의 제1 출력 노드들 중 어느 하나와 제2 출력 노드들 중 어느 하나를 포함한 2개의 출력 노드들이 매 수평 화소 라인(L1~Ln)에 연결될 수 있다. 특히 게이트 드라이버(13)의 구성이 간소해지도록, 제1 출력 노드들 각각은 이웃한 2개의 수평 화소 라인들에 공통으로 연결될 수 있다. 도 4와 같은 화소(PXL)의 경우 서로 다른 온 타이밍을 갖는 3개의 게이트신호들이 필요하다. 예를 들어, 제n 수평 화소라인(Ln)의 화소들(PXL)은 2개의 스캔신호들과 1개의 에미션 신호가 필요하다. 여기서, 2개의 스캔신호들을 제n-1 스캔신호(SC(n-1))와 제n 스캔신호(SC(n))로 구성하고, 1개의 에미션 신호를 제n 에미션신호(EM(n))로 구성하면, 2개의 스테이지들로 제n 수평 화소라인(Ln)의 화소들(PXL)을 구동시킬 수 있으므로, 게이트 드라이버(13)의 구성을 간소화할 수 있는 이점이 있다. 이 경우, 제n 스캔 신호(SC(n))와 제n-1 스캔 신호(SC(n-1))는 펄스 폭이 동일하고 위상이 서로 다르다. Two output nodes including any one of the first output nodes and the second output nodes of the gate driver 13 may be connected to each horizontal pixel line L1 to Ln. In particular, each of the first output nodes may be connected in common to two neighboring horizontal pixel lines so that the configuration of the gate driver 13 is simplified. In the case of the pixel PXL shown in FIG. 4, three gate signals having different on timings are required. For example, the pixels PXL of the nth horizontal pixel line Ln require two scan signals and one emission signal. Here, the two scan signals are composed of the n-1 scan signal SC (n-1) and the nth scan signal SC (n), and one emission signal is converted into the nth emission signal EM n), it is possible to drive the pixels PXL of the nth horizontal pixel line Ln with two stages, which is advantageous in that the configuration of the gate driver 13 can be simplified. In this case, the n-th scan signal SC (n) and the (n-1) th scan signal SC (n-1) have the same pulse width and different phases.

게이트 드라이버(13)는 GIP(Gate-driver In Panel) 공정으로 화소 어레이와 함께 표시패널(10)의 비 표시영역 상에 직접 형성될 수 있으나 그에 한정되지 않는다. 게이트 드라이버(13)는 IC 타입으로 제작된 후 도전성 필름을 통해 표시패널(10)에 접합될 수도 있다. The gate driver 13 may be formed directly on the non-display region of the display panel 10 together with the pixel array in a gate-driver In Panel (GIP) process, but is not limited thereto. The gate driver 13 may be manufactured in an IC type and then bonded to the display panel 10 through a conductive film.

타이밍 콘트롤러(11)는 도시하지 않은 호스트 시스템으로부터 입력 영상의 디지털 데이터(DATA)와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트 클럭 신호(DCLK) 및 데이터 인에이블신호(DE) 등을 포함한다. 호스트 시스템은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나일 수 있다.The timing controller 11 receives digital data (DATA) of an input image from a host system (not shown) and a timing signal synchronized with the digital data (DATA). The timing signal includes a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, a dot clock signal DCLK, and a data enable signal DE. The host system may be any one of a TV system, a set-top box, a navigation system, a DVD player, a Blu-ray player, a personal computer (PC), a home theater system, and a phone system.

타이밍 콘트롤러(11)는 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수*i(i는 0 보다 큰 양의 정수) Hz의 프레임 주파수로 표시패널 구동회로(12,13)의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다. The timing controller 11 multiplies the input frame frequency by i times to control the operation timing of the display panel driving circuits 12 and 13 at a frame frequency of the input frame frequency * i (i is a positive integer larger than 0) Hz have. The input frame frequency is 60 Hz in the National Television Standards Committee (NTSC) system and 50 Hz in the PAL (Phase-Alternating Line) system.

타이밍 콘트롤러(11)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로서 소스 드라이버(12)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호(DDC)와, 게이트 드라이버(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호(GDC)를 생성한다. The timing controller 11 generates a data timing control signal DDC for controlling the operation timing of the source driver 12 based on the timing signals Vsync, Hsync and DE received from the host system, And generates a gate timing control signal GDC for controlling the operation timing.

데이터 타이밍 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock), 및 소스 출력 인에이블신호(Source Output Enable) 등을 포함한다. 소스 스타트 펄스는 소스 드라이버(12)의 샘플링 스타트 타이밍을 제어한다. 소스 샘플링 클럭은 데이터 샘플링 타이밍을 쉬프트시키는 클럭이다. 타이밍 콘트롤러(11)와 소스 드라이버(12)사이의 신호 전송 인터페이스가 mini LVDS(Low Voltage Differential Signaling) 인터페이스라면, 소스 스타트 펄스와 소스 샘플링 클럭은 생략될 수 있다.The data timing control signal DDC includes a source start pulse, a source sampling clock, and a source output enable signal. The source start pulse controls the sampling start timing of the source driver 12. [ The source sampling clock is a clock for shifting the data sampling timing. If the signal transfer interface between the timing controller 11 and the source driver 12 is a mini LVDS (Low Voltage Differential Signaling) interface, the source start pulse and the source sampling clock may be omitted.

게이트 타이밍 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock), 에미션 쉬프트 클럭(Emission Shift Clock), 게이트 출력 인에이블신호(Gate Output Enable) 등을 포함한다. GIP 회로의 경우에, 게이트 출력 인에이블신호(Gate Output Enable)는 생략될 수 있다. 게이트 스타트 펄스는 매 프레임 기간마다 프레임 기간의 초기에 발생되어 게이트 드라이버(13) 각각의 쉬프트 레지스터에 입력된다. 게이트 스타트 펄스는 매 프레임 기간 마다 스캔 신호(SC(1)~SC(n))와 에미션 신호(EM(1)~EM(n))가 출력되는 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭은 게이트 드라이버(13)의 쉬프트 레지스터에 입력되어 쉬프트 레지스트의 쉬프트 타이밍(shift timing)을 제어한다. 에미션 쉬프트 클럭은 게이트 드라이버(13)의 인버터에 입력되어 인버터의 쉬프트 타이밍(shift timing)을 제어한다. The gate timing control signal GDC includes a gate start pulse, a gate shift clock, an emission shift clock, a gate output enable signal, and the like . In the case of the GIP circuit, the gate output enable signal (Gate Output Enable) may be omitted. The gate start pulse is generated at the beginning of the frame period every frame period and is input to the shift register of each gate driver 13. [ The gate start pulse controls the start timing at which the scan signals SC (1) to SC (n) and the emission signals EM (1) to EM (n) are output every frame period. The gate shift clock is input to the shift register of the gate driver 13 to control the shift timing of the shift register. The emission-shift clock is input to the inverter of the gate driver 13 to control the shift timing of the inverter.

도 4는 도 3에 도시된 화소의 일 등가회로를 보여 주는 도면이다. 4 is a diagram showing one equivalent circuit of the pixel shown in FIG.

도 4를 참조하면, 본 명세서의 화소(PXL)는, OLED, 다수의 TFT들(Thin Film Transistor)(T1~T6, DT) 및 스토리지 커패시터(Cst)를 포함한다. TFT들(T1~T6, DT)은 PMOS형 LTPS TFT로 구현될 수 있고, 이를 통해 원한는 응답 특성을 확보할 수 있다. 다만, 본 명세서의 기술적 사상은 이에 한정되지 않는다. 예를 들어, 스위치 TFT들(T1~T6) 중에서 적어도 하나의 TFT는 오프 커런트 특성이 좋은 NMOS형 옥사이드 TFT로 구현되고, 나머지 TFT들은 응답 특성이 좋은 PMOS형 LTPS TFT로 구현될 수도 있다. Referring to FIG. 4, the pixel PXL herein includes an OLED, a plurality of thin film transistors (TFTs) T1 through T6, and a storage capacitor Cst. The TFTs (T1 to T6, DT) can be implemented as a PMOS type LTPS TFT, and the desired response characteristics can be obtained through this. However, the technical idea of the present specification is not limited thereto. For example, at least one TFT among the switch TFTs T1 to T6 may be implemented as an NMOS type oxide TFT having off-current characteristics, and the remaining TFTs may be implemented as a PMOS type LTPS TFT having good response characteristics.

이하, 제n 수평 화소 라인 상에 배치된 일 화소(PXL)의 접속 구성을 구체적으로 설명한다.Hereinafter, a connection configuration of one pixel PXL arranged on the nth horizontal pixel line will be described in detail.

OLED는 구동 TFT(DT)의 게이트-소스 간 전압에 따라 조절되는 전류량으로 발광한다. OLED는 애노드 전극은 노드 N4에 연결되고, OLED의 캐소드 전극은 저전위 전원전압(EVSS)에 연결된다. 애노드 전극과 캐소드 전극 사이에는 유기 화합물층이 구비된다. The OLED emits light with an amount of current adjusted in accordance with the gate-source voltage of the driving TFT DT. The anode electrode of the OLED is connected to the node N4, and the cathode electrode of the OLED is connected to the low potential power supply voltage EVSS. An organic compound layer is provided between the anode electrode and the cathode electrode.

구동 TFT(DT)는 게이트-소스 간 전압(Vgs)에 따라 OLED에 흐르는 전류를 조절하는 구동 소자이다. 구동 TFT(DT)는 노드 N2에 접속된 게이트 전극, 노드 N1에 접속된 소스 전극, 및 노드 N3에 접속된 드레인 전극을 포함한다. The driving TFT DT is a driving element for adjusting the current flowing in the OLED according to the gate-source voltage Vgs. The driving TFT DT includes a gate electrode connected to the node N2, a source electrode connected to the node N1, and a drain electrode connected to the node N3.

제1 스위치 TFT(T1)는 데이터라인(14)과 노드 N1 사이에 접속되며, 제n 스캔 신호(SC(n))에 따라 스위칭된다. 제1 스위치 TFT(T1)의 게이트 전극은 제n 스캔 신호(SC(n))가 인가되는 n번째 제1 게이트라인(15a(n))에 접속되고, 제1 스위치 TFT(T1)의 소스 전극은 데이터라인(14)에 접속되며, 제1 스위치 TFT(T1)의 드레인 전극은 노드 N1에 접속된다.The first switch TFT T1 is connected between the data line 14 and the node N1 and is switched according to the n-th scan signal SC (n). The gate electrode of the first switch TFT T1 is connected to the nth first gate line 15a (n) to which the nth scan signal SC (n) is applied, Is connected to the data line 14, and the drain electrode of the first switch TFT (T1) is connected to the node N1.

제2 스위치 TFT(T2)는 고전위 전원라인(17)과 노드 N1 사이에 접속되며, 제n 에미션 신호(EM(n))에 따라 스위칭된다. 제2 스위치 TFT(T2)의 게이트 전극은 제n 에미션 신호(EM(n))가 인가되는 n번째 제2 게이트라인(15b(n))에 접속되고, 제2 스위치 TFT(T2)의 소스 전극은 고전위 전원라인(17)에 접속되며, 제2 스위치 TFT(T2)의 드레인 전극은 노드 N1에 접속된다.The second switch TFT T2 is connected between the high potential power supply line 17 and the node N1 and is switched in accordance with the nth emission signal EM (n). The gate electrode of the second switch TFT T2 is connected to the nth second gate line 15b (n) to which the nth emission signal EM (n) is applied, and the source of the second switch TFT T2 The electrode is connected to the high potential power supply line 17 and the drain electrode of the second switch TFT T2 is connected to the node N1.

제3 스위치 TFT(T3)는 노드 N2와 노드 N3 사이에 접속되며, 제n 스캔 신호(SC(n))에 따라 스위칭된다. 제3 스위치 TFT(T3)의 게이트 전극은 제n 스캔 신호(SC(n))가 인가되는 n번째 제1 게이트라인(15b(n))에 접속되고, 제3 스위치 TFT(T3)의 소스 전극은 노드 N3에 접속되며, 제3 스위치 TFT(T3)의 드레인 전극은 노드 N2에 접속된다.The third switch TFT T3 is connected between the node N2 and the node N3, and is switched in accordance with the n-th scan signal SC (n). The gate electrode of the third switch TFT T3 is connected to the nth first gate line 15b (n) to which the nth scan signal SC (n) is applied, Is connected to the node N3, and the drain electrode of the third switch TFT (T3) is connected to the node N2.

제4 스위치 TFT(T4)는 노드 N2와 초기화 전원라인(16) 사이에 접속되며, 제n-1 스캔 신호(SC(n-1))에 따라 스위칭된다. 제4 스위치 TFT(T4)의 게이트 전극은 제n-1 스캔 신호(SC(n-1))가 인가되는 n-1번째 제1 게이트라인(15a(n-1))에 접속되고, 제4 스위치 TFT(T4)의 소스 전극은 노드 N2에 접속되며, 제4 스위치 TFT(T4)의 드레인 전극은 초기화 전원라인(16)에 접속된다.The fourth switch TFT T4 is connected between the node N2 and the initialization power supply line 16 and is switched in accordance with the (n-1) th scan signal SC (n-1). The gate electrode of the fourth switch TFT T4 is connected to the (n-1) th first gate line 15a (n-1) to which the (n-1) th scan signal SC The source electrode of the switch TFT T4 is connected to the node N2 and the drain electrode of the fourth switch TFT T4 is connected to the initialization power supply line 16. [

제5 스위치 TFT(T5)는 노드 N3와 노드 N2 사이에 접속되며, 제n 에미션 신호(EM(n))에 따라 스위칭된다. 제5 스위치 TFT(T5)의 게이트 전극은 제n 에미션 신호(EM(n))가 인가되는 n번째 제2 게이트라인(15b(n))에 접속되고, 제5 스위치 TFT(T5)의 소스 전극은 노드 N3에 접속되며, 제5 스위치 TFT(T5)의 드레인 전극은 노드 N4에 접속된다.The fifth switch TFT (T5) is connected between the node N3 and the node N2, and is switched in accordance with the nth emission signal EM (n). The gate electrode of the fifth switch TFT T5 is connected to the nth second gate line 15b (n) to which the nth emission signal EM (n) is applied, and the source of the fifth switch TFT T5 The electrode is connected to the node N3, and the drain electrode of the fifth switch TFT (T5) is connected to the node N4.

제6 스위치 TFT(T6)는 노드 N4와 초기화 전원라인(16) 사이에 접속되며, 제n 스캔 신호(SC(n))에 따라 스위칭된다. 제6 스위치 TFT(T6)의 게이트 전극은 제n 스캔 신호(SC(n))가 인가되는 n번째 제1 게이트라인(15a(n))에 접속되고, 제6 스위치 TFT(T6)의 소스 전극은 노드 N4에 접속되며, 제6 스위치 TFT(T6)의 드레인 전극은 초기화 전원라인(16)에 접속된다.The sixth switch TFT T6 is connected between the node N4 and the initialization power supply line 16 and is switched according to the n-th scan signal SC (n). The gate electrode of the sixth switch TFT T6 is connected to the nth first gate line 15a (n) to which the nth scan signal SC (n) is applied, Is connected to the node N4, and the drain electrode of the sixth switch TFT (T6) is connected to the initialization power supply line 16. [

스토리지 커패시터(Cst)는 고전위 전원라인(17)과 노드 N2 사이에 접속된다.The storage capacitor Cst is connected between the high potential power supply line 17 and the node N2.

한편, 제3 및 제4 위치 TFT들(T3,T4)는 턴 오프시 누설 전류를 억제할 수 있도록 듀얼 게이트 구조로 설계될 수 있다. 듀얼 게이트 구조에서 2개의 게이트전극들은 동일한 전위를 가지도록 서로 연결되며, 채널 길이가 단일 게이트 구조에 비해 길어진다. 채널 길이가 길어지면 저항이 증가되므로 턴 오프시에 누설 전류가 감소되어, 동작의 안정성이 확보될 수 있다.On the other hand, the third and fourth position TFTs T3 and T4 can be designed in a dual gate structure so as to suppress the leakage current at turn-off. In the dual gate structure, the two gate electrodes are connected to each other to have the same potential, and the channel length is longer than that of the single gate structure. As the channel length becomes longer, the resistance is increased, so that the leakage current is reduced at the time of turn-off, and stability of operation can be ensured.

도 5는 도 4의 화소에 입력되는 구동 신호들과 그에 따른 특정 화소 노드들의 전위 변화를 보여주는 파형도이다. 도 6a는 도 5의 초기화 기간에 대응되는 화소의 등가 회로도이다. 도 6b는 도 5의 보상 기간에 대응되는 화소의 등가 회로도이다. 그리고, 도 6c는 도 5의 발광 기간에 대응되는 화소의 등가 회로도이다.FIG. 5 is a waveform diagram showing driving signals input to the pixel of FIG. 4 and corresponding potential changes of pixel nodes. FIG. 6A is an equivalent circuit diagram of a pixel corresponding to the initialization period of FIG. 5; FIG. 6B is an equivalent circuit diagram of a pixel corresponding to the compensation period of FIG. 6C is an equivalent circuit diagram of a pixel corresponding to the light emission period of FIG.

도 5를 참조하면, 제n 수평 화소 라인(Ln) 상에 배치된 각 화소(PXL)는, 초기화 기간(①), 상기 초기화 기간(①)에 이은 샘플링 기간(②), 및 상기 샘플링 기간(②)에 이은 발광 기간(③)을 통해 구동될 수 있다.5, each pixel PXL arranged on the nth horizontal pixel line Ln is divided into an initializing period (1), a sampling period (2) following the initializing period (1), and a sampling period (2)) and the light emission period (3).

도 5를 참조하면, 초기화 기간(①)에서, 제n-1 스캔 신호(SC(n-1))는 온 레벨(ON)로 입력되고, 제n 스캔 신호(SC(n))와 제n 에미션 신호(EM(n))는 오프 레벨(OFF)로 입력된다. Referring to FIG. 5, the n-1 scan signal SC (n-1) is input to the ON level (ON) in the initialization period (1) The emission signal EM (n) is input to the off level (OFF).

도 6a를 참조하면, 초기화 기간(①) 동안 온 레벨(ON)의 제n-1 스캔 신호(SC(n-1))에 응답하여 제4 스위치 TFT(T4)가 턴 온 된다. 제4 스위치 TFT(T4)의 턴 온에 의해 노드 N2에 초기화 전압(Vinit)이 인가된다. 초기화 기간(①) 동안 노드 N1은 이전 프레임의 전위, 즉 고전위 전원전압(EVDD)을 유지한다. 초기화 기간(①) 동안 구동 TFT(DT)의 게이트-소스 간 전압(Vgs) 즉, "EVDD-Vinit"은 구동 TFT(DT)의 문턱전압(Vth)보다 크므로 구동 TFT(DT)는 턴 온 조건을 만족한다. Referring to FIG. 6A, the fourth switch TFT T4 is turned on in response to the (n-1) th scan signal SC (n-1) of the ON level ON during the setup period (1). The initializing voltage Vinit is applied to the node N2 by the turn-on of the fourth switch TFT (T4). During the initialization period (1), the node N1 maintains the potential of the previous frame, that is, the high potential power supply voltage EVDD. Since the gate-source voltage Vgs of the driving TFT DT, that is, "EVDD-Vinit" is larger than the threshold voltage Vth of the driving TFT DT during the initialization period (1) Condition.

도 6a를 참조하면, 초기화 기간(①) 동안 오프 레벨(OFF)의 제n 스캔 신호(SC(n))에 응답하여 제1 스위치 TFT(T1)와 제3 스위치 TFT(T3)와 제6 스위치 TFT(T6)가 턴 오프 된다. 또한, 초기화 기간(①) 동안 오프 레벨(OFF)의 제n 에미션 신호(EM(n))에 응답하여 제2 스위치 TFT(T2)와 제5 스위치 TFT(T5)가 턴 오프 된다.Referring to FIG. 6A, the first switch TFT T1, the third switch TFT T3 and the sixth switch T3 are turned on in response to the n-th scan signal SC (n) The TFT T6 is turned off. In addition, the second switch TFT T2 and the fifth switch TFT T5 are turned off in response to the n-th emission signal EM (n) of OFF level (OFF) during the initialization period (1).

도 6b를 참조하면, 샘플링 기간(②) 동안 온 레벨(ON)의 제n 스캔 신호(SC(n))에 응답하여 제1 스위치 TFT(T1)와 제3 스위치 TFT(T3)와 제6 스위치 TFT(T6)가 턴 온 된다. 제1 스위치 TFT(T1)의 턴 온에 의해 노드 N1의 전위가 고전위 전원전압(EVDD)에서 데이터전압(Vdata(n))으로 변경된다. 제6 스위치 TFT(T6)의 턴 온에 의해 노드 N4의 전위가 초기화 전압(Vinit)으로 리셋된다. 그리고, 제3 스위치 TFT(T3)의 턴 온에 의해 구동 TFT(DT)의 게이트전극과 드레인전극이 쇼트되어 구동 TFT(DT)가 다이오드 결선(Diode-connection)된다. 구동 TFT(DT)가 다이오드 결선된 상태에서 구동 TFT(DT)에 전류가 흐르면, 구동 TFT(DT)의 문턱전압(Vth)이 샘플링되어 노드 N2 및 노드 N3에 저장된다. 즉, 노드 N2에는 "Vdata-Vth"가 저장된다.6B, in response to the n-th scan signal SC (n) of the ON level ON during the sampling period (2), the first switch TFT T1, the third switch TFT T3, The TFT T6 is turned on. The potential of the node N1 is changed from the high potential power supply voltage EVDD to the data voltage Vdata (n) by turning on the first switch TFT T1. The potential of the node N4 is reset to the initializing voltage (Vinit) by turning on the sixth switch TFT (T6). When the third switch TFT T3 is turned on, the gate electrode and the drain electrode of the drive TFT DT are short-circuited, and the drive TFT DT is diode-connected. When a current flows through the drive TFT DT in a state in which the drive TFT DT is diode-connected, the threshold voltage Vth of the drive TFT DT is sampled and stored at the node N2 and the node N3. That is, "Vdata-Vth" is stored in the node N2.

도 6b를 참조하면, 샘플링 기간(②) 동안 오프 레벨(OFF)의 제n-1 스캔 신호(SC(n-1))에 응답하여 제4 스위치 TFT(T4)가 턴 오프 된다. 그리고, 샘플링 기간(②) 동안 오프 레벨(OFF)의 제n 에미션 신호(EM(n))에 응답하여 제2 스위치 TFT(T2)와 제5 스위치 TFT(T5)가 오프 상태를 유지한다. Referring to FIG. 6B, the fourth switch TFT T4 is turned off in response to the n-1th scan signal SC (n-1) of off level (OFF) during the sampling period (2). Then, the second switch TFT T2 and the fifth switch TFT T5 maintain OFF state in response to the n-th emission signal EM (n) at the OFF level (OFF) during the sampling period (2).

도 6c를 참조하면, 발광 기간(③) 동안 온 레벨(ON)의 제n 에미션 신호(EM(n))에 응답하여 제2 스위치 TFT(T2)와 제5 스위치 TFT(T5)가 턴 온 된다. 발광 기간(③) 동안 제2 스위치 TFT(T2)의 턴 온에 의해 노드 N1의 전위가 데이터전압(Vdata(n))에서 고전위 전원전압(EVDD)으로 변경된다. 발광 기간(③) 동안 노드 N2는 플로팅되므로, 노드 N2의 전위는 샘플링 기간(②)에서 저장된 "Vdata-Vth"를 유지한다. 따라서, 발광 기간(③) 동안 구동 TFT(DT)에는 "(EVDD-Vdata)"의　제곱에　비례하는　구동전류가　흐른다．　이러한　구동전류는　제5 스위치 TFT(T5)를　경유하여　OLED에　인가된다．6C, the second switch TFT T2 and the fifth switch TFT T5 are turned on in response to the n-th emission signal EM (n) of the ON level ON during the light emission period (3) do. The potential of the node N1 is changed from the data voltage Vdata (n) to the high potential power supply voltage EVDD by the turn-on of the second switch TFT T2 during the light emission period (3). During the light emission period (3), since the node N2 floats, the potential of the node N2 maintains "Vdata-Vth" stored in the sampling period (2). Therefore, a driving current proportional to the square of (EVDD-Vdata) flows in the driving TFT DT during the light emission period (3). This driving current is applied to the OLED via the fifth switch TFT T5.

발광 기간(③) 동안 OLED에　흐르는 구동 전류(Ioled)는　수학식　１과　같이　문턱전압（Vth）에　무관한　함수가　된다． The driving current Ioled flowing through the OLED during the light emission period (3) is a function independent of the threshold voltage (Vth) as shown in Equation (1).

[수학식 1][Equation 1]

Figure pat00001
Figure pat00001

Figure pat00002
Figure pat00002

Figure pat00003
Figure pat00003

여기서, K는 구동 TFT(DT)의 이동도, 채널비, 기생 용량 등에 의해 결정되는 상수값이고, Vth는 구동 TFT(DT)의 문턱 전압이다. Here, K is a constant value determined by the mobility of the driving TFT DT, the channel ratio, the parasitic capacitance, and the like, and Vth is the threshold voltage of the driving TFT DT.

도 7은 이형부와 비이형부를 갖는 표시패널의 형상을 개략적으로 보여준다.Fig. 7 schematically shows the shape of a display panel having a deformed portion and a non-deformed portion.

도 7을 참조하면, 표시패널(10)의 액티브 영역(AA)은 노치부(NO)로 인해 이형부를 가질 수 있다. 노치부(NO)는 액티브 영역(AA)의 1변 바깥에 형성되는 비 표시영역이다. 노치부(NO)에는 카메라, 수화기, 및 각종 센서 등이 설치될 수 있다. 이형부는 액티브 영역(AA)의 모서리부에서 라운드 형태를 가지며 노치부(NO)의 좌우에 배치된 적어도 하나 이상의 곡면부(RO)로 구현될 수 있다.Referring to Fig. 7, the active area AA of the display panel 10 may have a release portion due to the notch NO. The notch portion NO is a non-display region formed outside one side of the active region AA. A camera, a handset, and various sensors may be installed in the notch NO. The deforming portion may be realized as at least one curved portion RO having a round shape at an edge portion of the active region AA and disposed on the left and right of the notch portion NO.

액티브 영역(AA)은 비이형부 영역(A1)과 이형부 영역(A2)으로 구분될 수 있다. 비이형부 영역(A1)은 노치부(NO)에 대응되지 않는 영역으로서, 수평 화소라인의 길이가 이형부 영역(A2)에 비해 길다. 따라서, 비이형부 영역(A1)의 R-C 부하는 이형부 영역(A2)의 R-C 부하보다 크다. The active area AA can be divided into a non-deformable area A1 and a deformable area A2. The non-deformable area A1 is an area not corresponding to the notch NO, and the length of the horizontal pixel line is longer than that of the deformable area A2. Therefore, the R-C load of the non-deformable area A1 is larger than the R-C load of the deformed area A2.

이형부 영역(A2)에서 R-C 부하는 이형부 영역(A2)의 형태에 따라 위치 별로 달라질 수 있다. 예를 들어, 도 7의 경우, 이형부 영역(A2)에서 R-C 부하는 비이형부 영역(A1)에 가까울수록 커지고 반대로 비이형부 영역(A1)에서 멀어질수록 작아질 수 있다. 구체적으로, 이형부 영역(A2)은 비이형부 영역(A1)과 접하는 제1 영역(A21)과, 제1 영역(A21)보다 R-C 부하가 작은 제2 영역(A22)을 포함할 수 있다. 제1 영역(A21)은 수평 화소라인 b부터 수평 화소라인 c까지의 영역이다. 그리고, 제2 영역(A22)은 수평 화소라인 a부터 수평 화소라인 b까지의 영역이다. 여기서, 수평 화소라인들의 길이는 c>b>a 순서로 길고, 따라서 R-C 부하는 제2 영역(A22)보다 제1 영역(A21)에서 더 크다.The R-C load in the mold releasing region A2 may be varied depending on the position of the mold releasing region A2. For example, in the case of FIG. 7, the R-C load in the mold releasing area A2 increases as the distance from the non-releasing area A1 increases, and decreases as the distance from the non-deforming area A1 increases. Specifically, the mold releasing area A2 may include a first area A21 contacting the non-deformable area A1 and a second area A22 having a smaller R-C load than the first area A21. The first area A21 is a region from the horizontal pixel line b to the horizontal pixel line c. The second area A22 is a region from the horizontal pixel line a to the horizontal pixel line b. Here, the length of the horizontal pixel lines is long in the order of c> b> a, and therefore, the R-C load is larger in the first area A21 than the second area A22.

도 8 및 도 9는 표시패널의 이형부와 비이형부에 초기화전압을 동일하게 인가할 때 생기는 휘도 편차를 설명하기 위한 도면들이다.FIGS. 8 and 9 are diagrams for explaining the luminance variation caused when the initialization voltage is applied to the mold release portion and the non-mold release portion of the display panel in the same manner.

도 8 및 도 9를 참조하면, 전계 발광 표시장치는 일정 기간마다 화소들에 초기화 전압(Vinit)을 인가하여 화소들의 각 특정 노드를 리셋시키는 초기화 단자부(PT1,PT2)를 포함할 수 있다. 초기화 단자부(PT1,PT2)는 일원화될 수 있다. 초기화 전압(Vinit)은 전술했듯이, 매 프레임의 초기화 기간 동안 화소들 각각에 구비된 구동 소자의 게이트전극에 인가되는 리셋 전압이다.8 and 9, the electroluminescence display device may include initialization terminal units PT1 and PT2 for applying initialization voltages Vinit to pixels at predetermined intervals to reset respective specific nodes of pixels. The initialization terminal portions PT1 and PT2 can be unified. The initialization voltage Vinit is a reset voltage applied to the gate electrodes of the driving elements provided in each of the pixels during the initialization period of each frame, as described above.

도 8 및 도 9를 참조하면, 비이형부 영역(A1)의 화소들에 인가되는 초기화 전압(Vinit)과, 이형부 영역(A2)의 화소들에 인가되는 초기화 전압(Vinit)은 서로 동일할 수 있다. 이 경우, 초기화 단자 PT1은 초기화 전압(Vinit)을 액티브 영역(AA)의 제1 측 테두리를 따라 연장된 제1 Y 배선(WY1)에 인가하고, 초기화 단자 PT2는 초기화 전압(Vinit)을 제1 측 테두리와 마주하는 액티브 영역(AA)의 제2 측 테두리를 따라 연장된 제2 Y 배선(WY2)에 인가한다. 이때, 비이형부 영역(A1)에서, 제1 Y 배선(WY1)과 제2 Y 배선(WY2)은 다수의 제1 X 배선들(WX1)에 의해 서로 연결된다. 그리고, 이형부 영역(A2)에서, 제1 Y 배선(WY1)은 복수의 제2 X 배선들(WX2)로 분기되고, 제2 Y 배선(WY2)은 복수의 제3 X 배선들(WX3)로 분기된다.8 and 9, the initialization voltage Vinit applied to the pixels of the non-deformable area A1 and the initialization voltage Vinit applied to the pixels of the modified area A2 may be equal to each other have. In this case, the initializing terminal PT1 applies the initializing voltage Vinit to the first Y wiring WY1 extending along the first side edge of the active area AA, and the initializing terminal PT2 supplies the initializing voltage Vinit to the first To the second Y wiring WY2 extending along the second side edge of the active area AA facing the side edge. At this time, in the non-deformable area A1, the first Y wiring WY1 and the second Y wiring WY2 are connected to each other by the plurality of first X wirings WX1. The first Y wiring WY1 is branched into a plurality of second X wirings WX2 and the second Y wiring WY2 is divided into a plurality of third X wirings WX3, .

이와 같이, 액티브 영역(AA)의 이형부(A2)와 비이형부(A1)에 초기화전압(Vinit)을 동일하게 인가하는 경우, R-C 부하 차이로 인해 이형부(A2)와 비이형부(A1) 각각에서 화소의 노드 N2에 프로그래밍 되는 전압이 달라진다. 노치부(NO)에 대응되며 R-C 부하가 작은 이형부(A2)의 경우 화소의 노드 N2에 프로그래밍 되는 전압(VN2)이 상대적으로 높은 반면, 노치부(NO)에 비대응되며 R-C 부하가 큰 비이형부(A1)의 경우 화소의 노드 N2에 프로그래밍 되는 전압(VN2', VN2'<VN2)이 상대적으로 낮다.As described above, when the initialization voltage Vinit is applied to the mold release portions A2 and A1 of the active area AA in the same manner, the mold release portions A2 and the non-moldable portions A1 The voltage programmed to the node N2 of the pixel is different. In the case of the deformed portion A2 corresponding to the notched portion NO and having a small RC load, the voltage VN2 to be programmed to the node N2 of the pixel is relatively high, In the case of the mold A1, the voltages VN2 'and VN2' <VN2 to be programmed to the node N2 of the pixel are relatively low.

노드 N2에 프로그래밍 되는 전압이 달라지면, 구동전류가 달라지고 그로 인해 휘도가 달라진다. 발광 기간(③) 동안 구동 전류는 노드 N1의 전압에서 노드 N2의 전압을 뺀 값의 제곱에 비례하므로, 비이형부(A1)의 화소에 흐르는 구동전류가 이형부(A2)의 화소에 흐르는 구동 전류에 비해 더 크고, 비이형부(A1)의 휘도가 이형부(A2)의 휘도에 비해 더 높다.If the voltage programmed at node N2 is different, the drive current is different and the brightness is different thereby. Since the driving current during the light emission period (3) is proportional to the square of the voltage of the node N1 minus the voltage of the node N2, the driving current flowing through the pixel of the non-deformable portion A1 is the driving current And the luminance of the non-deformable portion A1 is higher than the luminance of the deformable portion A2.

이러한 휘도 불균일은 표시품질이 저하시키는 요인이 된다.Such a luminance unevenness causes a deterioration in display quality.

도 10 및 도 11은 표시패널의 이형부와 비이형부에 초기화전압을 다르게 인가하여 휘도 편차를 줄이는 일 예를 설명하기 위한 도면들이다.FIGS. 10 and 11 are views for explaining an example of reducing the brightness deviation by applying different initialization voltages to the mold release portion and the non-moldable portion of the display panel.

도 10 및 도 11을 참조하면, 전계 발광 표시장치는 전술한 휘도 편차를 해결하기 위해 비이형부 영역(A1)의 화소들에 인가되는 초기화 전압1(Vinit1)과, 이형부 영역(A2)의 화소들에 인가되는 초기화 전압2(Vinit2)를 서로 다르게 할 수 있다. 비이형부 영역(A1)의 R-C 부하가 이형부 영역(A2)의 R-C 부하보다 크므로, 전계 발광 표시장치는 비이형부 영역(A1)에 인가되는 초기화 전압1(Vinit1)을 이형부 영역(A2)에 인가되는 초기화 전압2(Vinit2)보다 높게 설정할 수 있다. 10 and 11, an electroluminescent display device includes an initialization voltage 1 (Vinit1) applied to pixels of a non-deformable area A1 and a pixel voltage of a pixel of the isolation area A2 to solve the above- The initialization voltage 2 (Vinit2) applied to the transistors Q1 and Q2 can be made different from each other. Since the RC load of the non-deformable area A1 is larger than the RC load of the mold releasing area A2, the electroluminescent display displays the initialization voltage 1 (Vinit1) applied to the non-deformable area A1 in the mold release area A2, Can be set higher than the initialization voltage 2 (Vinit2)

이를 위해, 전계 발광 표시장치는 제1 내지 제4 초기화 단자들(PT1~PT4)을 갖는 초기화 단자부를 포함할 수 있다. To this end, the electroluminescent display device may include an initialization terminal portion having first to fourth initialization terminals PT1 to PT4.

제1 초기화 단자(PT1)는 초기화 전압1(Vinit1)을 액티브 영역(AA)의 제1 측 테두리를 따라 연장된 제1 Y 배선(WY1)에 인가한다. 제2 초기화 단자(PT2)는 초기화 전압1(Vinit1)을 상기 제1 측 테두리에 마주하는 액티브 영역(AA)의 제2 측 테두리를 따라 연장된 제2 Y 배선(WY2)에 인가한다. 동일한 초기화 전압1(Vinit1)을 출력하는 제1 초기화 단자(PT1)와 제2 초기화 단자(PT2)는 일원화될 수 있다.The first initialization terminal PT1 applies the initialization voltage 1 (Vinit1) to the first Y wiring WY1 extending along the first side edge of the active area AA. The second initialization terminal PT2 applies the initialization voltage 1 (Vinit1) to the second Y wiring WY2 extending along the second side edge of the active area AA facing the first side edge. The first initialization terminal PT1 and the second initialization terminal PT2 that output the same initialization voltage 1 (Vinit1) can be unified.

제3 초기화 단자(PT3)는 초기화 전압2(Vinit2)를 상기 제1 Y 배선(WY1)에 나란한 제3 Y 배선(WY3)에 인가한다. 제4 초기화 단자(PT4)는 초기화 전압2(Vinit2)를 상기 제2 Y 배선(WY2)에 나란한 제4 Y 배선(WY4)에 인가한다. 동일한 초기화 전압2(Vinit2)를 출력하는 제3 초기화 단자(PT3)와 제4 초기화 단자(PT4)는 일원화될 수 있다.The third initializing terminal PT3 applies the initializing voltage 2 (Vinit2) to the third Y wiring WY3 arranged in parallel with the first Y wiring WY1. The fourth initialization terminal PT4 applies the initialization voltage 2 (Vinit2) to the fourth Y wiring WY4 arranged in parallel with the second Y wiring WY2. The third initializing terminal PT3 and the fourth initializing terminal PT4 which output the same initializing voltage 2 (Vinit2) can be unified.

이때, 전계 발광 표시장치의 액티브 영역(AA)은 비이형부 영역(A1)에서 제1 Y 배선(WY1)과 제2 Y 배선(WY2)을 서로 연결하는 다수의 제1 X 배선들(WX1)과, 이형부 영역(A2)에서 제3 Y 배선(WY3)으로부터 분기되는 복수의 제2 X 배선들(WX2)과, 이형부 영역(A2)에서 제4 Y 배선(WY4)으로부터 분기되는 복수의 제3 X 배선들(WX3)을 더 포함한다.At this time, the active area AA of the electroluminescence display device includes a plurality of first X wirings WX1 connecting the first Y wiring WY1 and the second Y wiring WY2 to each other in the non-shaped area A1, A plurality of second X wirings WX2 branched from the third Y wiring WY3 in the mold releasing area A2 and a plurality of second wirings WX2 branched from the fourth Y wiring WY4 in the mold releasing area A2. 3 X wirings WX3.

이와 같이, R-C 부하 차이를 고려하여 액티브 영역(AA)의 비이형부 영역(A1)과 이형부 영역(A2)에 서로 다른 초기화전압들(Vinit1,Vinit2)을 인가하는 경우, 이형부 영역(A2)과 비이형부 영역(A1)에서 화소의 노드 N2에 프로그래밍 되는 전압들 간의 차이가 최소화될 수 있다. 다시 말해, 상대적으로 R-C 부하가 큰 비이형부 영역(A1)에 인가되는 초기화 전압1(Vinit1)을, 상대적으로 R-C 부하가 작은 이형부 영역(A2)에 인가되는 초기화 전압2(Vinit2)보다 높이면, 화소의 노드 N2에 프로그래밍 되는 전압 차이가 비이형부 영역(A1)과 이형부 영역(A2)에서 줄어들 수 있다.In this way, when different initialization voltages Vinit1 and Vinit2 are applied to the non-deformable area A1 and the deformed area A2 of the active area AA in consideration of the RC load difference, And the voltage programmed to the node N2 of the pixel in the non-deformable area A1 can be minimized. In other words, if the initialization voltage 1 (Vinit1) applied to the non-deformable area A1 with a relatively large RC load is made higher than the initialization voltage 2 (Vinit2) applied to the mold releasing area A2 with a relatively small RC load, The voltage difference programmed to the node N2 of the pixel can be reduced in the non-deformable region A1 and the deformable region A2.

노드 N2에 프로그래밍 되는 전압 차이가 줄어들면, 액티브 영역(AA)에서 위치별 구동전류 편차 및 휘도 편차가 최소화된다. 따라서, 휘도 불균일로 인한 표시품질 저하 문제가 해결될 수 있다.When the voltage difference programmed to node N2 is reduced, the driving current deviation and luminance deviation per position in the active area AA are minimized. Therefore, the display quality degradation problem due to the luminance unevenness can be solved.

도 12 및 도 13은 표시패널의 이형부와 비이형부에 초기화전압을 다르게 인가하여 휘도 편차를 줄이는 다른 예를 설명하기 위한 도면들이다.FIGS. 12 and 13 are diagrams for explaining another example of reducing the brightness deviation by applying different initialization voltages to the mold release portion and the non-mold release portion of the display panel.

도 12 및 도 13을 참조하면, 전계 발광 표시장치는 전술한 휘도 편차를 해결하기 위해 비이형부 영역(A1)의 화소들에 인가되는 초기화 전압1(Vinit1)과, 이형부 영역(A2)의 화소들에 인가되는 초기화 전압2(Vinit2)를 서로 다르게 할 수 있다. 비이형부 영역(A1)의 R-C 부하가 이형부 영역(A2)의 R-C 부하보다 크므로, 전계 발광 표시장치는 비이형부 영역(A1)에 인가되는 초기화 전압1(Vinit1)을 이형부 영역(A2)에 인가되는 초기화 전압2(Vinit2)보다 높게 설정할 수 있다. 나아가, 전계 발광 표시장치는 이형부 영역(A2)에서 R-C 부하에 따라 초기화 전압을 더욱 세분화할 수 있다. 예컨대, 이형부 영역(A2)이 비이형부 영역(A1)과 접하는 제1 영역(A21)과, 제1 영역(A21)보다 R-C 부하가 작은 제2 영역(A22)을 포함하는 경우, 전계 발광 표시장치는 제1 영역(A21)에 초기화 전압2(Vinit2)을 인가하고, 제2 영역(A22)에 초기화 전압2(Vinit2)보다 낮은 초기화 전압3(Vinit3)을 인가할 수 있다.12 and 13, an electroluminescent display device includes an initialization voltage 1 (Vinit1) applied to pixels in a non-deformable area A1 and a pixel voltage V2 in a pixel area of the isolation area A2 to solve the above- The initialization voltage 2 (Vinit2) applied to the transistors Q1 and Q2 can be made different from each other. Since the RC load of the non-deformable area A1 is larger than the RC load of the mold releasing area A2, the electroluminescent display displays the initialization voltage 1 (Vinit1) applied to the non-deformable area A1 in the mold release area A2, Can be set higher than the initialization voltage 2 (Vinit2) Further, the electroluminescent display device can further subdivide the initialization voltage according to the R-C load in the mold releasing region A2. For example, when the mold releasing area A2 includes the first area A21 contacting the non-deformable area A1 and the second area A22 having a smaller RC load than the first area A21, The apparatus can apply the initialization voltage 2 (Vinit2) to the first region A21 and apply the initialization voltage 3 (Vinit3) lower than the initialization voltage 2 (Vinit2) to the second region A22.

이를 위해, 전계 발광 표시장치는 제1 내지 제6 초기화 단자들(PT1~PT6)을 갖는 초기화 단자부를 포함할 수 있다. To this end, the electroluminescent display device may include an initialization terminal portion having first to sixth initialization terminals PT1 to PT6.

제1 초기화 단자(PT1)는 초기화 전압1(Vinit1)을 액티브 영역(AA)의 제1 측 테두리를 따라 연장된 제1 Y 배선(WY1)에 인가한다. 제2 초기화 단자(PT2)는 초기화 전압1(Vinit1)을 상기 제1 측 테두리에 마주하는 액티브 영역(AA)의 제2 측 테두리를 따라 연장된 제2 Y 배선(WY2)에 인가한다. 동일한 초기화 전압1(Vinit1)을 출력하는 제1 초기화 단자(PT1)와 제2 초기화 단자(PT2)는 일원화될 수 있다.The first initialization terminal PT1 applies the initialization voltage 1 (Vinit1) to the first Y wiring WY1 extending along the first side edge of the active area AA. The second initialization terminal PT2 applies the initialization voltage 1 (Vinit1) to the second Y wiring WY2 extending along the second side edge of the active area AA facing the first side edge. The first initialization terminal PT1 and the second initialization terminal PT2 that output the same initialization voltage 1 (Vinit1) can be unified.

제3 초기화 단자(PT3)는 초기화 전압2(Vinit2)를 상기 제1 Y 배선(WY1)에 나란한 제3 Y 배선(WY3)에 인가한다. 제4 초기화 단자(PT4)는 초기화 전압2(Vinit2)를 상기 제2 Y 배선(WY2)에 나란한 제4 Y 배선(WY4)에 인가한다. 동일한 초기화 전압2(Vinit2)를 출력하는 제3 초기화 단자(PT3)와 제4 초기화 단자(PT4)는 일원화될 수 있다.The third initializing terminal PT3 applies the initializing voltage 2 (Vinit2) to the third Y wiring WY3 arranged in parallel with the first Y wiring WY1. The fourth initialization terminal PT4 applies the initialization voltage 2 (Vinit2) to the fourth Y wiring WY4 arranged in parallel with the second Y wiring WY2. The third initializing terminal PT3 and the fourth initializing terminal PT4 which output the same initializing voltage 2 (Vinit2) can be unified.

제5 초기화 단자(PT5)는 초기화 전압3(Vinit3)을 상기 제1 Y 배선(WY1)에 나란한 제5 Y 배선(WY5)에 인가한다. 제6 초기화 단자(PT6)는 초기화 전압3(Vinit3)를 상기 제2 Y 배선(WY2)에 나란한 제6 Y 배선(WY6)에 인가한다. 동일한 초기화 전압3(Vinit3)를 출력하는 제5 초기화 단자(PT5)와 제6 초기화 단자(PT6)는 일원화될 수 있다.The fifth initializing terminal PT5 applies the initializing voltage 3 (Vinit3) to the fifth Y wiring WY5 arranged in parallel with the first Y wiring WY1. The sixth initializing terminal PT6 applies the initializing voltage 3 (Vinit3) to the sixth Y wiring WY6 arranged in parallel with the second Y wiring WY2. The fifth initializing terminal PT5 and the sixth initializing terminal PT6 which output the same initializing voltage 3 (Vinit3) can be unified.

이때, 전계 발광 표시장치의 액티브 영역(AA)은 비이형부 영역(A1)에서 제1 Y 배선(WY1)과 제2 Y 배선(WY2)을 서로 연결하는 다수의 제1 X 배선들(WX1)과, 이형부 영역(A2)의 제1 영역(A21)에서 제3 Y 배선(WY3)으로부터 분기되는 복수의 제2 X 배선들(WX2)과, 이형부 영역(A2)의 제1 영역(A21)에서 제4 Y 배선(WY4)으로부터 분기되는 복수의 제3 X 배선들(WX3)과, 이형부 영역(A2)의 제2 영역(A22)에서 제5 Y 배선(WY5)으로부터 분기되는 복수의 제4 X 배선들(WX4)과, 이형부 영역(A2)의 제2 영역(A22)에서 제6 Y 배선(WY6)으로부터 분기되는 복수의 제5 X 배선들(WX5)을 더 포함한다.At this time, the active area AA of the electroluminescence display device includes a plurality of first X wirings WX1 connecting the first Y wiring WY1 and the second Y wiring WY2 to each other in the non-shaped area A1, A plurality of second X wirings WX2 branched from the third Y wiring WY3 in the first region A21 of the mold releasing region A2 and a plurality of second X wirings WX2 branched from the first region A21 of the mold releasing region A2, A plurality of third X wirings WX3 branched from the fourth Y wiring WY4 in the second region A22 and a plurality of third wirings WX2 branched from the fifth Y wiring WY5 in the second region A22 of the mold releasing region A2. 4 X wirings WX4 and a plurality of fifth X wirings WX5 branched from the sixth Y wiring WY6 in the second region A22 of the mold releasing region A2.

이와 같이, R-C 부하 차이를 고려하여 액티브 영역(AA)의 비이형부 영역(A1)과 이형부 영역(A2)에 서로 다른 초기화전압들(Vinit1,Vinit2)을 인가함은 물론이거니와, R-C 부하 차이를 고려하여 이형부 영역(A2)의 제1 영역(A21)과 제2 영역(A22)에 서로 다른 초기화전압들(Vinit2,Vinit3)을 인가하는 경우, 이형부 영역(A2)과 비이형부 영역(A1)에서 그리고, 이형부 영역(A2)의 제1 영역(A21)과 제2 영역(A22)에서 화소의 노드 N2에 프로그래밍 되는 전압들 간의 차이가 최소화될 수 있다. 다시 말해, 상대적으로 R-C 부하가 큰 비이형부 영역(A1)에 인가되는 초기화 전압1(Vinit1)을, 상대적으로 R-C 부하가 작은 이형부 영역(A2)에 인가되는 초기화 전압2(Vinit2)보다 높이면, 화소의 노드 N2에 프로그래밍 되는 전압 차이가 비이형부 영역(A1)과 이형부 영역(A2)에서 줄어들 수 있다. 또한, 상대적으로 R-C 부하가 큰 제1 영역(A21)에 인가되는 초기화 전압2(Vinit2)을, 상대적으로 R-C 부하가 작은 제2 영역(A22)에 인가되는 초기화 전압3(Vinit3)보다 높이면, 화소의 노드 N2에 프로그래밍 되는 전압 차이가 이형부 영역(A2)의 제1 영역(A21)과 제2 영역(A22)에서 줄어들 수 있다.Thus, in consideration of the RC load difference, different initializing voltages (Vinit1, Vinit2) are applied to the non-deformable area A1 and the deformed area A2 of the active area AA, When different initialization voltages Vinit2 and Vinit3 are applied to the first area A21 and the second area A22 of the mold releasing area A2, the mold releasing area A2 and the non-deforming area A1 The difference between the voltages programmed in the pixel N2 in the first region A21 and the second region A22 of the isolator region A2 can be minimized. In other words, if the initialization voltage 1 (Vinit1) applied to the non-deformable area A1 with a relatively large RC load is made higher than the initialization voltage 2 (Vinit2) applied to the mold releasing area A2 with a relatively small RC load, The voltage difference programmed to the node N2 of the pixel can be reduced in the non-deformable region A1 and the deformable region A2. When the initialization voltage 2 (Vinit2) applied to the first region A21 having a relatively large RC load is made higher than the initialization voltage 3 (Vinit3) applied to the second region A22 having a relatively small RC load, The voltage difference programmed to the node N2 of the isolation region A2 can be reduced in the first region A21 and the second region A22 of the mold release region A2.

노드 N2에 프로그래밍 되는 전압 차이가 줄어들면, 액티브 영역(AA)에서 위치별 구동전류 편차 및 휘도 편차가 최소화된다. 따라서, 휘도 불균일로 인한 표시품질 저하 문제가 해결될 수 있다.When the voltage difference programmed to node N2 is reduced, the driving current deviation and luminance deviation per position in the active area AA are minimized. Therefore, the display quality degradation problem due to the luminance unevenness can be solved.

본 명세서의 실시예에 따른 전계 발광 표시장치와 그 구동 방법은 다음과 같이 설명될 수 있다.An electroluminescent display device and a driving method thereof according to an embodiment of the present invention can be described as follows.

본 명세서의 실시예에 따른 전계 발광 표시장치는 다수의 화소들이 구비된 액티브 영역을 가지며, 상기 액티브 영역이 이형부 영역과 비이형부 영역으로 구분되는 표시패널; 및 일정 기간마다 상기 화소들에 초기화 전압을 인가하여 상기 화소들의 각 특정 노드를 리셋시키는 초기화 단자부를 포함하고, 상기 비이형부 영역의 화소들에 인가되는 상기 초기화 전압과, 상기 이형부 영역의 화소들에 인가되는 상기 초기화 전압은 서로 다르다.An electroluminescent display device according to an embodiment of the present invention includes a display panel having an active region provided with a plurality of pixels, the active region being divided into an isolated region and a non-isolated region; And an initialization terminal for applying an initialization voltage to the pixels at predetermined intervals to reset each specific node of the pixels, wherein the initialization voltage applied to the pixels of the non-deformable area and the initialization voltage applied to the pixels of the non- The initialization voltages applied to the transistors Q1 to Qn are different from each other.

이 전계 발광 표시장치에서, 상기 비이형부 영역의 R-C 부하는 상기 이형부 영역의 R-C 부하보다 크고, 상기 비이형부 영역에 인가되는 초기화 전압1은 상기 이형부 영역에 인가되는 초기화 전압2보다 높다.In this electroluminescent display, the R-C load of the non-deformable region is larger than the R-C load of the modified region, and the initialization voltage 1 applied to the non-deformable region is higher than the initialization voltage 2 applied to the modified region.

이 전계 발광 표시장치에서, 상기 이형부 영역은 상기 액티브 영역의 모서리부에 배치되는 이형부를 포함하고, 상기 이형부는 상기 액티브 영역의 1변 바깥에 형성되는 노치부의 좌우에 배치된다.In this electroluminescent display device, the mold releasing region includes a mold releasing portion disposed at a corner of the active region, and the releasing portion is disposed on the left and right sides of the notch portion formed outside one side of the active region.

이 전계 발광 표시장치에서, 상기 이형부 영역은 상기 비이형부 영역과 접하는 제1 영역과, 상기 제1 영역보다 R-C 부하가 작은 제2 영역을 포함하고, 상기 제1 영역에 인가되는 상기 초기화 전압2는 상기 제2 영역에 인가되는 초기화 전압3과 서로 다르다.In this electroluminescent display, the mold releasing region includes a first region in contact with the non-deformable region and a second region in which the RC load is smaller than the firstregion, and the initialization voltage 2 Is different from the initialization voltage 3 applied to the second region.

이 전계 발광 표시장치에서, 상기 초기화 전압2는 상기 초기화 전압3보다 높다.In this electroluminescent display, the initialization voltage 2 is higher than the initialization voltage 3.

이 전계 발광 표시장치에서, 상기 초기화 단자부는 상기 초기화 전압1을 상기 액티브 영역의 제1 측 테두리를 따라 연장된 제1 Y 배선에 인가하는 제1 초기화 단자; 상기 초기화 전압1을 상기 제1 측 테두리와 마주하는 상기 액티브 영역의 제2 측 테두리를 따라 연장된 제2 Y 배선에 인가하는 제2 초기화 단자; 상기 초기화 전압2를 상기 제1 Y 배선에 나란한 제3 Y 배선에 인가하는 제3 초기화 단자; 및 상기 초기화 전압2를 상기 제2 Y 배선에 나란한 제4 Y 배선에 인가하는 제4 초기화 단자를 포함한다.In this electroluminescent display, the initialization terminal section includes: a first initialization terminal for applying the initialization voltage 1 to a first Y wiring extending along a first side edge of the active region; A second initialization terminal for applying the initialization voltage 1 to a second Y wiring extending along a second side edge of the active region facing the first side edge; A third initializing terminal for applying the initializing voltage 2 to a third Y wiring arranged in parallel with the first Y wiring; And a fourth initialization terminal for applying the initialization voltage 2 to the fourth Y wiring arranged in parallel with the second Y wiring.

이 전계 발광 표시장치에서, 상기 액티브 영역은 상기 비이형부 영역에서 상기 제1 Y 배선과 상기 제2 Y 배선을 서로 연결하는 다수의 제1 X 배선들과, 상기 이형부 영역에서 상기 제3 Y 배선으로부터 분기되는 복수의 제2 X 배선들과, 상기 이형부 영역에서 상기 제4 Y 배선으로부터 분기되는 복수의 제3 X 배선들을 더 포함한다.In this electroluminescent display, the active region includes a plurality of first X wirings connecting the first Y wiring and the second Y wiring to each other in the non-shaped area, and a plurality of second Y wirings connecting the third Y wiring And a plurality of third X wirings branched from the fourth Y wiring in the mold releasing region.

이 전계 발광 표시장치에서, 상기 초기화 단자부는 상기 초기화 전압1을 상기 액티브 영역의 제1 측 테두리를 따라 연장된 제1 Y 배선에 인가하는 제1 초기화 단자; 상기 초기화 전압1을 상기 제1 측 테두리와 마주하는 상기 액티브 영역의 제2 측 테두리를 따라 연장된 제2 Y 배선에 인가하는 제2 초기화 단자; 상기 초기화 전압2를 상기 제1 Y 배선에 나란한 제3 Y 배선에 인가하는 제3 초기화 단자; 상기 초기화 전압2를 상기 제2 Y 배선에 나란한 제4 Y 배선에 인가하는 제4 초기화 단자; 상기 초기화 전압3을 상기 제1 Y 배선에 나란한 제5 Y 배선에 인가하는 제5 초기화 단자; 및 상기 초기화 전압3을 상기 제2 Y 배선에 나란한 제6 Y 배선에 인가하는 제6 초기화 단자를 포함한다.In this electroluminescent display, the initialization terminal section includes: a first initialization terminal for applying the initialization voltage 1 to a first Y wiring extending along a first side edge of the active region; A second initialization terminal for applying the initialization voltage 1 to a second Y wiring extending along a second side edge of the active region facing the first side edge; A third initializing terminal for applying the initializing voltage 2 to a third Y wiring arranged in parallel with the first Y wiring; A fourth initializing terminal for applying the initialization voltage 2 to a fourth Y wiring arranged in parallel with the second Y wiring; A fifth initializing terminal for applying the initializing voltage 3 to the fifth Y wiring arranged in parallel with the first Y wiring; And a sixth initializing terminal for applying the initializing voltage 3 to the sixth Y wiring arranged in parallel with the second Y wiring.

이 전계 발광 표시장치에서, 상기 액티브 영역은 상기 비이형부 영역에서 상기 제1 Y 배선과 상기 제2 Y 배선을 서로 연결하는 다수의 제1 X 배선들과, 상기 제1 영역에서 상기 제3 Y 배선으로부터 분기되는 복수의 제2 X 배선들과, 상기 제1 영역에서 상기 제4 Y 배선으로부터 분기되는 복수의 제3 X 배선들과, 상기 제2 영역에서 상기 제5 Y 배선으로부터 분기되는 복수의 제4 X 배선들과, 상기 제2 영역에서 상기 제6 Y 배선으로부터 분기되는 복수의 제6 X 배선들을 더 포함한다.In this electroluminescent display, the active region includes a plurality of first X wirings connecting the first Y wiring and the second Y wiring to each other in the non-shaped region, and a plurality of first Y wirings A plurality of third X wirings branched from the fourth Y wiring in the first region and a plurality of third X wirings branched from the fifth Y wiring in the second region; 4 X wirings and a plurality of sixth X wirings branched from the sixth Y wiring in the second region.

이 전계 발광 표시장치에서, 상기 초기화 전압은 매 프레임의 초기화 기간 동안 상기 화소들 각각에 구비된 구동 소자의 게이트전극에 인가된다.In the electroluminescent display, the initialization voltage is applied to the gate electrodes of the driving elements of the pixels during the initialization period of each frame.

또한, 본 명세서의 실시예에 따라 다수의 화소들이 구비된 액티브 영역을 가지며, 상기 액티브 영역이 이형부 영역과 비이형부 영역으로 구분되는 전계 발광 표시장치의 구동방법은, 초기화 기간 동안 상기 화소들에 초기화 전압을 인가하여 상기 화소들의 각 특정 노드를 리셋시키는 단계를 포함하고, 상기 초기화 기간 동안, 상기 비이형부 영역의 화소들에 인가되는 상기 초기화 전압과, 상기 이형부 영역의 화소들에 인가되는 상기 초기화 전압은 서로 다르다.According to another aspect of the present invention, there is provided a method of driving an electroluminescent display device having an active region including a plurality of pixels, the active region being divided into an isolated region and a non-isolated region, And resetting each specific node of the pixels by applying an initialization voltage, wherein during the initialization period, the initialization voltage applied to the pixels of the non-deformable region and the initialization voltage applied to the pixels of the non- The initialization voltages are different.

전술한 바와 같이, 본 명세서의 전계 발광 표시장치에 따르면, 표시패널의 이형부와 비이형부 간에 R-C 부하 차이로 인한 휘도 편차를 보상하기 위해 이형부 영역에 인가되는 초기화 전압과 비이형부 영역에 인가되는 초기화 전압을 다르게 한다. 본 명세서의 전계 발광 표시장치에 따르면, 표시패널의 이형부와 비이형부 간에 R-C 부하 차이로 인한 휘도 편차를 보상하기 위해, 이형부 영역에 인가되는 초기화 전압과 비이형부 영역에 인가되는 초기화 전압을 다르게 함과 아울러, R-C 부하 차이을 고려하여 이형부 영역에 인가되는 초기화 전압을 세분화한다. 본 명세서의 전계 발광 표시장치에 따르면, R-C 부하가 상대적으로 큰 영역에 인가되는 초기화 전압을 R-C 부하가 상대적으로 작은 영역에 인가되는 초기화 전압에 비해 높인다.As described above, according to the electroluminescent display device of the present invention, in order to compensate for the luminance deviation due to the RC load difference between the mold releasing portion and the non-deforming portion of the display panel, the initialization voltage applied to the mold releasing region, Make the initialization voltage different. According to the electroluminescent display device of the present invention, in order to compensate for the luminance deviation due to the RC load difference between the mold release portion and the non-mold release portion of the display panel, the initialization voltage applied to the mold release portion and the initialization voltage applied to the non- In addition, the initialization voltage applied to the mold release area is subdivided in consideration of the RC load difference. According to the electroluminescent display device of the present specification, the initializing voltage to which the R-C load is applied in a relatively large region is higher than the initializing voltage to which the R-C load is applied in a relatively small region.

이를 통해, 본 명세서의 전계 발광 표시장치는 R-C 부하 차이로 인한 휘도 편차를 보상하고 표시품질을 향상시킬 수 있다.Thereby, the electroluminescent display device of the present invention can compensate for the luminance deviation due to the R-C load difference and improve the display quality.

이상 설명한 내용을 통해 당업자라면 본 명세서의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 명세서의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Accordingly, the technical scope of the present specification should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

10 : 표시패널 11 : 타이밍 콘트롤러
12 : 소스 드라이버 13 : 게이트 드라이버10: Display panel 11: Timing controller
12: Source driver 13: Gate driver

Claims (14)

다수의 화소들이 구비된 액티브 영역을 가지며, 상기 액티브 영역이 이형부 영역과 비이형부 영역으로 구분되는 표시패널; 및
일정 기간마다 상기 화소들에 초기화 전압을 인가하여 상기 화소들의 각 특정 노드를 리셋시키는 초기화 단자부를 포함하고,
상기 비이형부 영역의 화소들에 인가되는 상기 초기화 전압과, 상기 이형부 영역의 화소들에 인가되는 상기 초기화 전압은 서로 다른 전계 발광 표시장치.A display panel having an active region having a plurality of pixels, the active region being divided into a deformed portion region and a non-deformed region; And
And an initialization terminal unit for applying an initialization voltage to the pixels to reset each specific node of the pixels every predetermined period,
Wherein the initialization voltage applied to the pixels of the non-deformable region is different from the initialization voltage applied to the pixels of the non-deformable region. 제 1 항에 있어서,
상기 비이형부 영역의 R-C 부하는 상기 이형부 영역의 R-C 부하보다 크고,
상기 비이형부 영역에 인가되는 초기화 전압1은 상기 이형부 영역에 인가되는 초기화 전압2보다 높은 전계 발광 표시장치.The method according to claim 1,
The RC load of the non-deformable area is larger than the RC load of the mold release area,
The initialization voltage 1 applied to the non-deformable region is higher than the initialization voltage 2 applied to the modified region. 제 2 항에 있어서,
상기 이형부 영역은 상기 액티브 영역의 모서리부에 배치되는 이형부를 포함하고,
상기 이형부는 상기 액티브 영역의 1변 바깥에 형성되는 노치부의 좌우에 배치되는 전계 발광 표시장치.3. The method of claim 2,
Wherein the mold releasing region includes a mold releasing portion disposed at an edge portion of the active region,
Wherein the mold release portion is disposed on the left and right sides of the notch portion formed outside the one side of the active region. 제 3 항에 있어서,
상기 이형부 영역은 상기 비이형부 영역과 접하는 제1 영역과, 상기 제1 영역보다 R-C 부하가 작은 제2 영역을 포함하고,
상기 제1 영역에 인가되는 상기 초기화 전압2는 상기 제2 영역에 인가되는 초기화 전압3과 서로 다른 전계 발광 표시장치.The method of claim 3,
Wherein the mold release area includes a first area in contact with the non-deformable area and a second area in which the RC load is smaller than the first area,
Wherein the initialization voltage (2) applied to the first region is different from the initialization voltage (3) applied to the second region. 제 4 항에 있어서,
상기 초기화 전압2는 상기 초기화 전압3보다 높은 전계 발광 표시장치.5. The method of claim 4,
Wherein the initialization voltage (2) is higher than the initialization voltage (3). 제 1 항에 있어서,
상기 초기화 단자부는,
상기 초기화 전압1을 상기 액티브 영역의 제1 측 테두리를 따라 연장된 제1 Y 배선에 인가하는 제1 초기화 단자;
상기 초기화 전압1을 상기 제1 측 테두리와 마주하는 상기 액티브 영역의 제2 측 테두리를 따라 연장된 제2 Y 배선에 인가하는 제2 초기화 단자;
상기 초기화 전압2를 상기 제1 Y 배선에 나란한 제3 Y 배선에 인가하는 제3 초기화 단자; 및
상기 초기화 전압2를 상기 제2 Y 배선에 나란한 제4 Y 배선에 인가하는 제4 초기화 단자를 포함하는 전계 발광 표시장치.The method according to claim 1,
The initialization terminal unit,
A first initialization terminal for applying the initialization voltage 1 to a first Y wiring extending along a first side edge of the active region;
A second initialization terminal for applying the initialization voltage 1 to a second Y wiring extending along a second side edge of the active region facing the first side edge;
A third initializing terminal for applying the initializing voltage 2 to a third Y wiring arranged in parallel with the first Y wiring; And
And a fourth initializing terminal for applying the initializing voltage (2) to a fourth Y wiring arranged in parallel with the second Y wiring. 제 6 항에 있어서,
상기 액티브 영역은,
상기 비이형부 영역에서 상기 제1 Y 배선과 상기 제2 Y 배선을 서로 연결하는 다수의 제1 X 배선들과,
상기 이형부 영역에서 상기 제3 Y 배선으로부터 분기되는 복수의 제2 X 배선들과,
상기 이형부 영역에서 상기 제4 Y 배선으로부터 분기되는 복수의 제3 X 배선들을 더 포함하는 전계 발광 표시장치.The method according to claim 6,
The active region may include:
A plurality of first X wirings connecting the first Y wiring and the second Y wiring to each other in the non-deformable area,
A plurality of second X wirings branched from the third Y wiring in the mold releasing region,
And a plurality of third X wirings branched from the fourth Y wiring in the mold releasing region. 제 4 항에 있어서,
상기 초기화 단자부는,
상기 초기화 전압1을 상기 액티브 영역의 제1 측 테두리를 따라 연장된 제1 Y 배선에 인가하는 제1 초기화 단자;
상기 초기화 전압1을 상기 제1 측 테두리와 마주하는 상기 액티브 영역의 제2 측 테두리를 따라 연장된 제2 Y 배선에 인가하는 제2 초기화 단자;
상기 초기화 전압2를 상기 제1 Y 배선에 나란한 제3 Y 배선에 인가하는 제3 초기화 단자;
상기 초기화 전압2를 상기 제2 Y 배선에 나란한 제4 Y 배선에 인가하는 제4 초기화 단자;
상기 초기화 전압3을 상기 제1 Y 배선에 나란한 제5 Y 배선에 인가하는 제5 초기화 단자; 및
상기 초기화 전압3을 상기 제2 Y 배선에 나란한 제6 Y 배선에 인가하는 제6 초기화 단자를 포함하는 전계 발광 표시장치.5. The method of claim 4,
The initialization terminal unit,
A first initialization terminal for applying the initialization voltage 1 to a first Y wiring extending along a first side edge of the active region;
A second initialization terminal for applying the initialization voltage 1 to a second Y wiring extending along a second side edge of the active region facing the first side edge;
A third initializing terminal for applying the initializing voltage 2 to a third Y wiring arranged in parallel with the first Y wiring;
A fourth initializing terminal for applying the initialization voltage 2 to a fourth Y wiring arranged in parallel with the second Y wiring;
A fifth initializing terminal for applying the initializing voltage 3 to the fifth Y wiring arranged in parallel with the first Y wiring; And
And a sixth initializing terminal for applying the initialization voltage 3 to the sixth Y wiring arranged in parallel with the second Y wiring. 제 8 항에 있어서,
상기 액티브 영역은,
상기 비이형부 영역에서 상기 제1 Y 배선과 상기 제2 Y 배선을 서로 연결하는 다수의 제1 X 배선들과,
상기 제1 영역에서 상기 제3 Y 배선으로부터 분기되는 복수의 제2 X 배선들과,
상기 제1 영역에서 상기 제4 Y 배선으로부터 분기되는 복수의 제3 X 배선들과,
상기 제2 영역에서 상기 제5 Y 배선으로부터 분기되는 복수의 제4 X 배선들과,
상기 제2 영역에서 상기 제6 Y 배선으로부터 분기되는 복수의 제6 X 배선들을 더 포함하는 전계 발광 표시장치.9. The method of claim 8,
The active region may include:
A plurality of first X wirings connecting the first Y wiring and the second Y wiring to each other in the non-deformable area,
A plurality of second X wirings branched from the third Y wiring in the first region,
A plurality of third X wirings branched from the fourth Y wiring in the first region,
A plurality of fourth X wirings branched from the fifth Y wiring in the second region,
And a plurality of sixth X wirings branched from the sixth Y wiring in the second region. 제 1 항에 있어서,
상기 초기화 전압은 매 프레임의 초기화 기간 동안 상기 화소들 각각에 구비된 구동 소자의 게이트전극에 인가되는 전계 발광 표시장치.The method according to claim 1,
Wherein the initialization voltage is applied to a gate electrode of a driving element provided in each of the pixels during an initialization period of each frame. 다수의 화소들이 구비된 액티브 영역을 가지며, 상기 액티브 영역이 이형부 영역과 비이형부 영역으로 구분되는 전계 발광 표시장치의 구동방법에 있어서,
초기화 기간 동안 상기 화소들에 초기화 전압을 인가하여 상기 화소들의 각 특정 노드를 리셋시키는 단계를 포함하고,
상기 초기화 기간 동안, 상기 비이형부 영역의 화소들에 인가되는 상기 초기화 전압과, 상기 이형부 영역의 화소들에 인가되는 상기 초기화 전압은 서로 다른 전계 발광 표시장치의 구동방법.A method of driving an electroluminescent display device having an active region provided with a plurality of pixels, the active region being divided into a deformable region and a non-deformable region,
And resetting each specific node of the pixels by applying an initialization voltage to the pixels during the initialization period,
Wherein the initialization voltage applied to the pixels in the non-deformable region is different from the initialization voltage applied to the pixels in the modified region during the initialization period. 제 11 항에 있어서,
상기 비이형부 영역의 R-C 부하는 상기 이형부 영역의 R-C 부하보다 크고,
상기 비이형부 영역에 인가되는 초기화 전압1은 상기 이형부 영역에 인가되는 초기화 전압2보다 높은 전계 발광 표시장치의 구동방법.12. The method of claim 11,
The RC load of the non-deformable area is larger than the RC load of the mold release area,
Wherein the initialization voltage (1) applied to the non-deformable region is higher than the initialization voltage (2) applied to the modified region. 제 12 항에 있어서,
상기 이형부 영역은, 제1 영역 및 상기 제1 영역보다 R-C 부하가 작은 제2 영역을 포함하고,
상기 초기화 전압2는 상기 제2 영역에 비해 상기 제1 영역에서 더 높은 전계 발광 표시장치의 구동방법.13. The method of claim 12,
Wherein the mold releasing region includes a first region and a second region having a smaller RC load than the first region,
Wherein the initialization voltage (2) is higher in the first region than in the second region. 제 11 항에 있어서,
상기 초기화 기간에 이은 샘플링 기간 동안 상기 화소들 각각에 구비된 구동 소자의 문턱전압을 샘플링하는 단계; 및
상기 샘플링 기간에 이은 발광 기간 동안 상기 문턱전압이 보상된 구동 전류로 상기 화소들 각각에 구비된 발광 소자를 구동시키는 단계를 더 포함하는 전계 발광 표시장치의 구동방법.
12. The method of claim 11,
Sampling the threshold voltages of the driving elements of the pixels during the sampling period subsequent to the initialization period; And
And driving the light emitting device provided in each of the pixels with the driving current in which the threshold voltage is compensated for during the light emitting period subsequent to the sampling period.
KR1020170139347A 2017-10-25 2017-10-25 Electroluminescent Display Device And Driving Method Of The Same KR20190046135A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170139347A KR20190046135A (en) 2017-10-25 2017-10-25 Electroluminescent Display Device And Driving Method Of The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170139347A KR20190046135A (en) 2017-10-25 2017-10-25 Electroluminescent Display Device And Driving Method Of The Same

Publications (1)

Publication Number Publication Date
KR20190046135A true KR20190046135A (en) 2019-05-07

Family

ID=66656479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170139347A KR20190046135A (en) 2017-10-25 2017-10-25 Electroluminescent Display Device And Driving Method Of The Same

Country Status (1)

Country Link
KR (1) KR20190046135A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112150916A (en) * 2019-06-27 2020-12-29 Oppo广东移动通信有限公司 Curved surface display screen, driving method thereof and electronic equipment
WO2022087821A1 (en) * 2020-10-27 2022-05-05 京东方科技集团股份有限公司 Display panel and method for driving same, and display apparatus
US11823624B2 (en) 2021-10-13 2023-11-21 Samsung Display Co., Ltd. Pixel and display device including the same
US11862096B2 (en) 2021-10-05 2024-01-02 Samsung Display Co., Ltd. Display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112150916A (en) * 2019-06-27 2020-12-29 Oppo广东移动通信有限公司 Curved surface display screen, driving method thereof and electronic equipment
US11527218B2 (en) 2019-06-27 2022-12-13 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Curved display screen and electronic device
WO2022087821A1 (en) * 2020-10-27 2022-05-05 京东方科技集团股份有限公司 Display panel and method for driving same, and display apparatus
US11798474B2 (en) 2020-10-27 2023-10-24 Boe Technology Group Co., Ltd. Display panel, driving method thereof and display device
US11862096B2 (en) 2021-10-05 2024-01-02 Samsung Display Co., Ltd. Display device
US11823624B2 (en) 2021-10-13 2023-11-21 Samsung Display Co., Ltd. Pixel and display device including the same

Similar Documents

Publication Publication Date Title
CN108091303B (en) Display device and method of compensating for deterioration of the same
EP3422336B1 (en) Display panel and electroluminescent display using the same
US10355062B2 (en) Organic light emitting display
KR102033754B1 (en) Organic Light Emitting Display
EP3462436A1 (en) Double sided display
US10679562B2 (en) Electroluminescence display
CN109785796B (en) Electroluminescent display device and driving method thereof
US10565931B2 (en) Organic light emitting display and apparatus for driving same
JP2019012256A (en) Display panel and electroluminescence display
CN112992049B (en) Electroluminescent display device with pixel driving circuit
US10529289B2 (en) Electroluminescent display
US10902782B2 (en) Organic light emitting display device
KR20190046135A (en) Electroluminescent Display Device And Driving Method Of The Same
KR20190052822A (en) Electroluminescent Display Device
KR102625440B1 (en) Display panel and electroluminescence display using the same
KR20180011397A (en) Organic Light Emitting Display And Driving Method Thereof
KR102390673B1 (en) Electroluminescence display
KR102358043B1 (en) Electroluminescent Display Device
KR20190062127A (en) Electroluminescent Display Device
KR20190041863A (en) Electroluminescence display and driving method thereof
KR20190002949A (en) Electroluminescent Display Device
KR102402429B1 (en) Electroluminescent Display Device And Driving Method Of The Same
CN115762398A (en) Pixel circuit and display device including the same
KR20190035265A (en) Electroluminescent Display Device