KR20190046121A - Wafer position inspecting apparatus - Google Patents
Wafer position inspecting apparatus Download PDFInfo
- Publication number
- KR20190046121A KR20190046121A KR1020170139316A KR20170139316A KR20190046121A KR 20190046121 A KR20190046121 A KR 20190046121A KR 1020170139316 A KR1020170139316 A KR 1020170139316A KR 20170139316 A KR20170139316 A KR 20170139316A KR 20190046121 A KR20190046121 A KR 20190046121A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- chuck
- area
- photographing units
- edge
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
Abstract
Description
본 발명은 웨이퍼 위치 검사 장치에 관한 것이다.
The present invention relates to a wafer position inspection apparatus.
반도체 칩의 제조공정에는 반도체 웨이퍼에 성막처리, 에칭처리, 및 열 처리 공정 등이 반복적으로 수행된다. 이러한 공정들이 수행된 반도체 웨이퍼는 반송장치를 통하여 후속 공정이 수행되는 챔버로 투입되게 된다. 반도체 웨이퍼는 로봇 암(arm)을 이용하여 챔버 내의 척(chuck)에 배치된 리프트 핀(lift pin) 상에 놓여지게 되며, 리프트 핀을 하강시킴으로써 반도체 웨이퍼를 척에 안착시킨다.In the semiconductor chip manufacturing process, the film forming process, the etching process, the heat treatment process, and the like are repeatedly performed on the semiconductor wafer. The semiconductor wafer on which these processes are performed is put into the chamber through which the subsequent process is performed through the transfer device. The semiconductor wafer is placed on a lift pin disposed in a chuck in the chamber using a robot arm and the semiconductor wafer is placed on the chuck by lowering the lift pin.
반도체 웨이퍼의 각 공정을 수행하기 위해서는, 반도체 웨이퍼가 척의 소정의 위치에 정확하게 안착되어야 하나, 로봇 암을 이용하여 웨이퍼를 척에 안착하는 과정에서 로봇 암 이나 리프트 핀의 진동 등에 의해 반도체 웨이퍼가 척의 소정의 영역에 안착되지 못하고 이탈하는 문제가 발생할 수 있다. 이와 같이, 반도체 웨이퍼가 이탈하는 문제가 발생하면, 반도체 웨이퍼를 처리하는 공정 중 불량이 발생할 수 있다. 또한, 반도체 웨이퍼를 열 처리하는 레이저 어닐링(laser annealing)과 같은 공정에서는, 반도체 웨이퍼가 배치되지 않은 영역에 레이저가 조사되어 제조장치가 손상되는 문제가 발생할 수 있다.
In order to perform each step of the semiconductor wafer, the semiconductor wafer must be accurately positioned at a predetermined position of the chuck. However, in the process of placing the wafer on the chuck by using the robot arm, There is a problem in that it can not be seated in the region of FIG. As described above, if the problem of detaching the semiconductor wafer occurs, defects may occur in the process of processing the semiconductor wafer. Further, in a process such as laser annealing in which a semiconductor wafer is subjected to heat treatment, there may arise a problem that a laser beam is irradiated to a region where the semiconductor wafer is not disposed, thereby damaging the manufacturing apparatus.
본 발명이 해결하고자 하는 과제 중의 하나는, 반도체 웨이퍼가 척의 소정의 위치에 안착되었는지를 확인할 수 있는 웨이퍼 위치 검사 장치를 제공하는 것이다.
One of the problems to be solved by the present invention is to provide a wafer position inspection apparatus capable of confirming whether a semiconductor wafer is seated at a predetermined position of a chuck.
본 발명의 일 실시예는 웨이퍼가 안착되는 척; 상기 척의 상부에 배치되고, 상기 척의 주변 영역을 촬영하여 이미지를 생성하는 복수의 촬영부; 및 상기 복수의 촬영부에서 촬영된 각각의 이미지를 화상처리하여 상기 웨이퍼의 엣지를 검출하고, 상기 복수의 촬영부에서 촬영된 각각의 이미지에서 상기 웨이퍼의 엣지가 검출되면 상기 척에 상기 웨이퍼가 정상 정렬된 것으로 판별하는 제어부;를 포함하는 웨이퍼 위치 검사 장치를 제공한다.
An embodiment of the present invention provides a wafer holding apparatus comprising: a chuck on which a wafer is seated; A plurality of photographing units disposed on the chuck and photographing a peripheral region of the chuck to generate an image; And a controller for detecting an edge of the wafer by image processing each of the images photographed by the plurality of photographing units, and when the edge of the wafer is detected in each of the images photographed by the plurality of photographing units, And a controller for determining that the wafer is aligned.
본 발명의 기술적 사상에 따른 웨이퍼 위치 검사 장치는 반도체 웨이퍼가 척의 소정의 위치에 안착되어 있는 지를 확인할 수 있으므로, 반도체 웨이퍼의 오정렬에 의해 제조장치가 손상되는 문제를 해소할 수 있다.The apparatus for inspecting a wafer position according to the technical idea of the present invention can confirm whether the semiconductor wafer is seated at a predetermined position of the chuck and thus the problem of damage to the manufacturing apparatus due to misalignment of the semiconductor wafer can be solved.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
It should be understood, however, that the various and advantageous advantages and effects of the present invention are not limited to those described above, and may be more readily understood in the course of describing a specific embodiment of the present invention.
도 1은 본 발명의 일 실시예에 의한 웨이퍼 위치 검사 장치를 개략적으로 도시한 단면도이다.
도 2는 도 1의 'I' 방향에서 본 도면이다.
도 3(a) 및 도 3(b)는 도 2의 복수의 촬영부에서 각각 촬영된 이미지이다.
도 3(c) 및 도 3(d)는 도 3(a) 및 도 3(b)를 각각 화상처리한 이미지이다.
도 4는 척 상에 웨이퍼가 오정렬된 예를 도시한 도면이다.
도 5(a) 및 도 5(b)는 도 4의 복수의 촬영부에서 각각 촬영된 이미지이다.
도 5(c) 및 도 5(d)는 도 5(a) 및 도 5(b)를 각각 화상처리한 이미지이다.
도 6(a) 및 도 6(b)는 웨이퍼에 반도체 칩의 패턴이 촬영된 것을 도시한 이미지이다.
도 6(c) 및 도 6(d)는 도 6(a) 및 도 6(b)를 각각 화상처리한 이미지이다.
도 7은 웨이퍼 위치 검사 장치가 웨이퍼의 위치를 검사하는 방법을 설명하는 흐름도이다.1 is a cross-sectional view schematically showing a wafer position inspection apparatus according to an embodiment of the present invention.
FIG. 2 is a view seen from the direction of 'I' in FIG.
3 (a) and 3 (b) are images photographed by the plurality of photographing units in Fig. 2, respectively.
Fig. 3 (c) and Fig. 3 (d) are images obtained by subjecting each of Figs. 3 (a) and 3 (b) to image processing.
4 is a diagram showing an example in which wafers are misaligned on a chuck.
5 (a) and 5 (b) are images photographed by the plurality of photographing units in FIG. 4, respectively.
Fig. 5 (c) and Fig. 5 (d) are images obtained by image processing of Figs. 5 (a) and 5 (b).
6 (a) and 6 (b) are images showing a pattern of a semiconductor chip photographed on a wafer.
Fig. 6 (c) and Fig. 6 (d) are images obtained by image processing of Figs. 6 (a) and 6 (b).
7 is a flow chart illustrating a method for the wafer position inspection apparatus to check the position of a wafer.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예를 상세히 설명한다.
Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 의한 웨이퍼 위치 검사 장치를 개략적으로 도시한 단면도이고, 도 2는 도 1의 'I' 방향에서 본 도면이다.
FIG. 1 is a cross-sectional view schematically showing an apparatus for inspecting a wafer position according to an embodiment of the present invention, and FIG. 2 is a view seen from the direction of 'I' in FIG.
도 1을 참조하면, 본 발명의 일 실시예에 따른 웨이퍼 위치 검사 장치(10)는 척(210), 상기 척(210)의 상부에 둘레를 따라 배치되는 복수의 촬영부(300) 및 상기 복수의 촬영부(300)에서 촬영된 이미지를 화상처리하여 반도체 웨이퍼(W)(이하 '웨이퍼'라 함)의 정렬상태를 판별하는 제어부(400)를 포함할 수 있다. 또한, 상기 척(210)을 내부 공간(110)에 수용하는 챔버(100)를 포함할 수 있다. 일 실시예는 상기 챔버가 레이저 어닐링 공정(laser anneling process)을 수행하기 위한 챔버인 경우를 예로 들어 설명한다. 다만, 이에 한정하는 것은 아니며, 웨이퍼가 척에 안착되는 과정을 포함하는 다양한 공정에 사용되는 챔버일 수 있다.
1, a wafer
상기 챔버(100)는 웨이퍼(W)의 제조 공정이 수행되는 내부 공간(110)을 제공하며, 상기 내부 공간(110)에는 웨이퍼(W)가 안착되는 척(210), 로봇 암에 의해 투입 방향(IN)으로 투입된 웨이퍼(W)가 놓여지는 리프트 핀(220)을 포함할 수 있다. 상기 챔버(100)의 상면에는 내부 공간(110)의 상태를 관찰하기 위한 관찰창(120)이 배치될 수 있다. 상기 챔버(100)는 상하 좌우로 이동가능한 스테이지(150) 상에 챔버 지지 대(140)에 의해 고정될 수 있다.
The
도 2를 참조하면, 상기 척(210)은 피처리 기판인 웨이퍼(W)가 안착되는 영역으로서, 레이저에 의한 열 처리 공정 중 상기 척(210)이 손상되는 것을 방지하기 위해, 상기 척(210)의 지름(R1)은 상기 웨이퍼(W)의 지름(R2)보다 작게 배치된다. 상기 척(210)은 상기 챔버(100)의 내부 공간(110)에 배치되되, 지지 축(130)에 의해 지지 될 수 있다.
Referring to FIG. 2, the
상기 복수의 촬영부(300)는 상기 척(210)의 상부에 배치되어 상기 척(210)의과 둘레와 인접한 주변 영역(A1, A2)을 촬영하여 이미지를 생성할 수 있다. 상기 복수의 촬영부(310)가 촬영하는 주변 영역(A1, A2)은 상기 척(210)과 소정의 간격(G)만큼 이격된 영역일 수 있다.
The plurality of photographing
상기 복수의 촬영부(300)는, CCD(charge coupled device) 이미지 센서 및 초점 조정용 렌즈 등을 구비한 CCD 카메라 또는, CMOS(complementary metal-oxide semiconductor) 이미지 센서 및 초점 조정용 렌즈 등을 구비한 CCD 카메라로 구성될 수 있다. 상기 복수의 촬영부(300)는 상기 챔버(100)의 상부에서 관찰창(120)을 통하여 상기 척(210)을 촬영할 수 있다. 다만 이에 한정되는 것은 아니며, 실시예에 따라서는 상기 복수의 촬영부(300)는 챔버(100)의 내부에 배치될 수도 있다.
The plurality of photographing
상기 복수의 촬영부(300)는 2개 이상의 카메라로 이루어 질 수 있으며, 일 실시예의 경우, 제1 및 제2 촬영부(310, 320)를 포함하는 것으로 예를 들어 설명한다.The plurality of photographing
상기 제1 및 제2 촬영부(310, 320)는 척(210)의 중심(C)을 기준으로 사잇각(θ)이 180°미만의 각을 갖도록 배치될 수 있다. 사잇각(θ)이 180°일 경우에는 제1 및 제2 촬영부(310, 320)이 척(210)의 중심(C)의 양단에 배치되어, 웨이퍼(W)가 도 2의 상하 방향으로만 오정렬되는 경우를 감지할 수 없는 문제가 발생할 수 있다.The first and second photographing
또한, 제1 및 제2 촬영부(310, 320)는 90°의 사잇각(θ)을 갖도록 배치될 수 있다. 제1 및 제2 촬영부(310, 320)이 90°의 사잇각(θ)을 갖도록 배치되면 웨이퍼(W)가 도 2의 상하 방향 및 좌우 방향으로 오정렬되는 것을 모두 감지할 수 있다.
Also, the first and
상기 제어부(400)는 상기 제1 및 제2 촬영부(310, 320)에서 각각 촬영된 이미지를 화상처리하여 화상처리된 이미지 각각에서 웨이퍼(W)의 엣지(edge)를 검출하고, 각각의 이미지에서 모두 웨이퍼(W)의 엣지가 검출되면, 웨이퍼(W)가 정상 정렬된 것으로 판별하여 후속공정을 진행할 수 있다. 상기 제어부(400)는 화상 처리된 이미지 중 어느 하나에서라도 웨이퍼(W)의 엣지가 검출되지 않으면, 웨이퍼(W)가 오정렬된 것으로 판별하고 후속공정으로 진행하는 것을 중단하고 알람을 발생시킬 수 있으며, 오정렬된 것으로 판별된 웨이퍼(W)를 척(210)에서 제거할 수 있다.
The
상기 제어부(400)는 화상처리된 각각의 이미지에서 웨이퍼(W)가 촬영된 제1 영역과 그 외의 영역인 제2 영역을 판별하고, 제1 영역과 제2 영역이 접하는 영역을 웨이퍼(W)의 엣지로 판별할 수 있다. 일반적으로, 웨이퍼(W)가 촬영된 영역은 웨이퍼(W)의 표면에서 반사되는 반사광에 의해 밝은 색으로 촬영되며, 제2 영역(NW)은 어두운 색으로 촬영된다. 상기 제어부(400)는 밝은 색의 영역과 어두운 색의 영역이 접하는 영역을 웨이퍼(W)의 엣지로 판별할 수 있다. 이를 위하여 밝은 색의 영역과 어두운 색의 영역으로 구분되는 콘트라스트 값을 상기 제어부(400)에 미리 저장할 수 있다.
The
상기 제어부(400)는 웨이퍼(W)의 엣지를 판별하기 전에 촬영된 이미지의 콘트라스트(contrast)를 조절하는 추가적인 화상처리 단계를 더 수행하고 웨이퍼(W)의 엣지를 판별할 수도 있다. 웨이퍼(W) 상에 형성된 반도체 칩과 같은 회로 패턴은, 회로 패턴이 형성되지 않은 영역에 비해 어두운 색으로 촬영될 수 있다. 따라서, 웨이퍼(W) 상의 회로 패턴이 촬영된 부분의 콘트라스트가 웨이퍼 이외의 부분의 콘트라스트가 동일 수준일 경우에는, 회로 패턴을 웨이퍼(W)의 엣지로 판단하는 오류가 발생될 수 있다. 이 경우에, 상기 제어부(400)는 상기 제1 영역의 콘트라스트를 증가시키고, 제2 영역의 콘트라스트는 낮추는 화상처리를 수행하여, 밝은 색으로 촬영된 제1 영역을 더 밝게하고 제2 영역은 더 어둡게 할 수 있다. 따라서, 제1 영역 내의 회로 패턴은 웨이퍼(W)의 엣지로 판별되는 영역에 비해 낮은 콘스라스트 차를 갖게될 수 있으므로, 회로 패턴이 웨이퍼(W)의 엣지로 인식되는 것을 방지할 수 있다.
The
도 2 내지 도 6을 참조하여, 제어부(400)가 웨이퍼(W)의 정상 정렬 여부를 판별하는 과정을 설명한다. A process of determining whether the
도 2은 정상 정렬된 예를 도시한 도면으로, 도 3(a) 및 도 3(b)는 도 2의 복수의 촬영부에서 각각 촬영된 이미지이고, 도 3(c) 및 도 3(d)는 도 3(a) 및 도 3(b)를 각각 화상처리한 이미지이다.3 (a) and 3 (b) are images photographed respectively by the plurality of photographing units in FIG. 2, and FIGS. 3 (c) and 3 (d) Is an image obtained by subjecting each of Fig. 3 (a) and Fig. 3 (b) to image processing.
도 3(a) 및 도 3(b)는 각각 도 2의 인접한 주변 영역(A1, A2)에서 촬영된 이미지이다. 도 3(a) 및 도 3(b)에는 각각 제1 영역(W1, W2)과 제2 영역(NW)이 촬영된 것을 볼 수 있다. 제어부(400)는 웨이퍼(W)의 정상 정렬 여부를 판별하기 전에, 추가적인 화상처리를 수행하여, 제1 영역(W1, W2)의 콘트라스트를 증가시키고 제2 영역(NW)의 콘트라스트는 낮춤으로써, 도 3(c) 및 도 3(d)과 같이 제1 영역(W1', W2')과 제2 영역(NW')의 흑백의 대비가 더욱 명확하게 할 수 있다. 상기 제어부(400)는 도 3(c) 및 도 3(d)에서 각각 엣지(E1, E2)를 검출하고, 웨이퍼(W)가 정상 정렬된 것으로 판별할 수 있다.
3 (a) and 3 (b) are images photographed in the adjacent peripheral regions A1 and A2 in FIG. 2, respectively. 3 (a) and 3 (b), the first regions W1 and W2 and the second region NW are photographed. The
도 4는 척 상에 웨이퍼가 오정렬된 예를 도시한 도면이다. 도 5(a) 및 도 5(b)는 도 4의 복수의 촬영부에서 각각 촬영된 이미지이고, 도 5(c) 및 도 5(d)는 도 5(a) 및 도 5(b)를 각각 화상처리한 이미지이다. 도 4의 경우, 웨이퍼(W)가 오른쪽으로 치우쳐 배치된 것을 볼 수 있다. 도 5(a)에는 제1 영역(W3)과 제2 영역(NW)이 모두 촬영되었으나, 도 5(b)에는 제2 영역(NW)만 촬영된 것을 볼 수 있다. 4 is a diagram showing an example in which wafers are misaligned on a chuck. 5 (a) and 5 (b) are images taken respectively by the plurality of photographing units in FIG. 4, and FIGS. 5 (c) and 5 Respectively. In the case of FIG. 4, it can be seen that the wafer W is biased to the right. In FIG. 5 (a), both the first area W3 and the second area NW are photographed, but in FIG. 5 (b), only the second area NW is photographed.
앞서 설명한 경우와 유사하게, 제어부(400)는 웨이퍼(W)의 정상 정렬 여부를 판별하기 전에, 추가적인 화상처리를 수행하여, 제1 영역(W3)의 콘트라스트를 증가시키고 제2 영역(NW)의 콘트라스트는 낮춤으로써, 도 5(c) 및 도 5(d)과 같이 제1 영역(W3')과 제2 영역(NW')의 흑백의 대비가 더욱 명확하게 할 수 있다. 상기 제어부(400)는 도 5(c)에서는 엣지(E3)를 검출하였으나, 도 5(d)에서는 엣지가 검출되지 않았으므로, 웨이퍼(W)가 오정렬된 것으로 판별할 수 있다.
The
도 6은 도 3과 동일하게 웨이퍼(W)가 정상 정렬되었으나, 웨이퍼(W)에 반도체 칩의 회로 패턴이 촬영된 경우를 도시한 것이다. 도 6(a) 및 도 6(b)는 웨이퍼에 반도체 칩의 패턴이 촬영된 것을 도시한 이미지이고, 도 6(c) 및 도 6(d)는 도 6(a) 및 도 6(b)를 각각 화상처리한 이미지이다. 도 6(a) 및 도 6(b)의 경우, 각각 제1 영역(W4, W5)에 반도체 칩(CELL)이 촬영된 것을 볼 수 있으며, 반도체 칩(CELL)의 콘트라스트는 제2 영역(NW)의 콘트라스트와 거의 유사한 것을 볼 수 있다. Fig. 6 shows a case where the wafer W is normally aligned as in Fig. 3, but the circuit pattern of the semiconductor chip is photographed on the wafer W. Fig. 6 (a) and 6 (b) are images showing a pattern of a semiconductor chip photographed on a wafer, and Figs. 6 (c) and 6 Respectively. 6A and 6B, it can be seen that the semiconductor chip CELL is photographed in the first areas W4 and W5 and the contrast of the semiconductor chip CELL is in the second area NW ) Is almost similar to the contrast of the image.
앞서 설명한 경우와 유사하게, 제어부(400)는 웨이퍼(W)의 정상 정렬 여부를 판별하기 전에, 추가적인 화상처리를 수행하여, 제1 영역(W4, W5)의 콘트라스트를 증가시키고 제2 영역(NW)의 콘트라스트는 낮춤으로써, 도 6(c) 및 도 6(d)과 같이 제1 영역(W4', W5')과 제2 영역(NW')의 흑백의 대비가 더욱 명확하게 할 수 있다. 이를 통해, 제1 영역(W4', W5') 내에 반도체 칩 부분이 제거된 것을 볼 수 있다. 상기 제어부(400)는 도 6(c) 및 도 6(d)에서 각각 엣지(E4, E5)를 검출하고, 웨이퍼(W)가 정상 정렬된 것으로 판별할 수 있다.
The
다음으로, 도 1 및 도 7을 참조하여, 웨이퍼 위치 검사 장치(10)가 웨이퍼(W)의 위치를 검사하는 방법에 대해 설명한다. 도 7은 웨이퍼의 위치를 검사하는 방법을 설명하는 흐름도이다.
Next, a method of inspecting the position of the wafer W by the wafer
먼저, 도 1에 도시된 챔버(100)의 에 로봇 암을 통해 투입 방향(IN)으로 웨이퍼(W)를 로딩한다(S10).First, the wafer W is loaded in the loading direction IN through the robot arm of the
다음으로, 상기 제어부(400)는 제1 및 제2 촬영부(310, 320)을 제어하여, 각각의 주변 영역에서 이미지를 촬영한다(S20).Next, the
다음으로, 상기 제어부(400)는 화상처리는 수행하여 각각의 이미지 내에 웨이퍼(W)의 엣지가 검출되었는 지를 확인한다(S30). 상기 제어부(400)는 웨이퍼(W)의 엣지를 검출하기 전에 각각의 이미지에 촬영된 제1 영역과 제2 영역의 콘트라스트를 조절하는 화성처리를 더 수행할 수 있다.Next, the
다음으로, 상기 제어부(400)는 각각의 이미지에서 모두 웨이퍼(W)의 엣지가 검출된 경우에는 웨이퍼(W)가 정위치에 정상 정렬된 것으로 판별하고 웨이퍼 위치 검사를 종료하고 후속공정을 수행할 수 있다. 만일, 각각의 이미지 중 적어도 하나의 이미지에서 웨이퍼(W)의 엣지가 검출되지 않은 경우에는, 웨이퍼(W)가 오정렬된 것으로 판별하고, 경고 알람과 함께 제조공정을 중단시킬 수 있다(S50).Next, when the edge of the wafer W is detected in each of the images, the
다음으로, 경고 알람을 해제하고 오정렬된 웨이퍼(W)를 제거할 수도 있다(S60)
Next, the warning alarm may be canceled and the misaligned wafer W may be removed (S60)
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
The present invention is not limited to the above-described embodiment and the accompanying drawings, but is intended to be limited by the appended claims. It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.
10: 웨이퍼 위치 검사 장치
100: 챔버
110: 내부 공간
120: 관찰창
130: 지지 축
140: 챔버 지지 대
150: 스테이지
210: 척
220: 리프트 핀
300: 촬영부
310, 320: 제1 및 제2 촬영부
400: 제어부
W: 웨이퍼10: Wafer position inspection device
100: chamber
110: inner space
120: Observation window
130: Support shaft
140: chamber support
150: stage
210: Chuck
220: Lift pin
300:
310, 320: First and second photographing units
400:
W: Wafer
Claims (10)
상기 척의 상부에 배치되고, 상기 척의 주변 영역을 촬영하여 이미지를 생성하는 복수의 촬영부; 및
상기 복수의 촬영부에서 촬영된 각각의 이미지를 화상처리하여 상기 웨이퍼의 엣지를 검출하고, 상기 복수의 촬영부에서 촬영된 각각의 이미지에서 상기 웨이퍼의 엣지가 검출되면 상기 척에 상기 웨이퍼가 정상 정렬된 것으로 판별하는 제어부;를 포함하는 웨이퍼 위치 검사 장치.
A chuck on which the wafer is seated;
A plurality of photographing units disposed on the chuck and photographing a peripheral region of the chuck to generate an image; And
And a controller for detecting an edge of the wafer by image processing each of the images photographed by the plurality of photographing units and detecting an edge of the wafer in each of the images photographed by the plurality of photographing units, And a controller for determining that the wafer has been processed.
상기 제어부는 상기 각각의 이미지에서 웨이퍼가 촬영된 제1 영역과 그 외의 영역인 제2 영역을 식별하고, 상기 제1 영역의 콘트라스트는 낮추고, 상기 제2 영역의 콘트라스트는 높이는 화상처리를 수행하는 것을 특징으로 하는 웨이퍼 위치 검사 장치.
The method according to claim 1,
Wherein the controller identifies the first area in which the wafer is photographed and the second area that is the other area in the respective images and performs the image processing to lower the contrast of the first area and the contrast of the second area Wherein the wafer position detection device is characterized by:
상기 웨이퍼의 엣지는 상기 제1 영역과 상기 제2 영역이 접하는 영역인 것을 특징으로 하는 웨이퍼 위치 검사 장치.
3. The method of claim 2,
And the edge of the wafer is an area in which the first area and the second area are in contact with each other.
상기 복수의 촬영부는 제1 및 제2 촬영부를 포함하며,
상기 제1 및 제2 촬영부는 상기 척의 중심을 기준으로 180°미만의 사잇각을 갖도록 배치되는 것을 특징으로 하는 웨이퍼 위치 검사 장치.
The method according to claim 1,
Wherein the plurality of photographing portions include first and second photographing portions,
Wherein the first and second photographing units are arranged to have an angle of less than 180 DEG with respect to the center of the chuck.
상기 제1 및 제2 촬영부는 상기 척의 중심을 기준으로 90°이상의 사잇각을 갖도록 배치된 것을 특징으로 하는 웨이퍼 위치 검사 장치.
5. The method of claim 4,
Wherein the first and second photographing units are arranged to have an angle of 90 DEG or more with respect to the center of the chuck.
상기 척의 지름은 상기 웨이퍼의 지름보다 작은 것을 특징으로 하는 웨이퍼 위치 검사 장치.
The method of claim 1,
Wherein the diameter of the chuck is smaller than the diameter of the wafer.
상기 주변 영역은 상기 척의 엣지와 소정 간격 만큼 이격되어 배치되는 것을 특징으로 하는 웨이퍼 위치 검사 장치.
The method according to claim 1,
Wherein the peripheral region is spaced apart from the edge of the chuck by a predetermined distance.
상기 주변 영역은 상기 웨이퍼의 중심과 상기 척의 중심이 일치되도록 배치했을 때에, 상기 웨이퍼의 엣지가 촬영되도록 배치되는 것을 특징으로 하는 웨이퍼 위치 검사 장치.
The method according to claim 1,
Wherein the peripheral region is arranged such that an edge of the wafer is photographed when the center of the wafer and the center of the chuck are arranged to coincide with each other.
상기 복수의 촬영부는 CCD 카메라 또는 CMOS 카메라인 것을 특징으로 하는 웨이퍼 위치 검사 장치.
The method of claim 1,
Wherein the plurality of photographing units are CCD cameras or CMOS cameras.
상기 척을 수용하는 공간을 제공하며, 상면에 관찰창이 배치된 챔버를 더 포함하며,
상기 복수의 촬영부는 상기 관찰창을 통해 상기 주변 영역을 촬영하는 것을 특징으로 하는 웨이퍼 위치 검사 장치.The method of claim 1,
Further comprising a chamber providing a space for accommodating the chuck and having an observation window disposed on an upper surface thereof,
Wherein the plurality of photographing units photographs the peripheral region through the observation window.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170139316A KR102543182B1 (en) | 2017-10-25 | 2017-10-25 | Wafer position inspecting apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170139316A KR102543182B1 (en) | 2017-10-25 | 2017-10-25 | Wafer position inspecting apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190046121A true KR20190046121A (en) | 2019-05-07 |
KR102543182B1 KR102543182B1 (en) | 2023-06-14 |
Family
ID=66656331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170139316A KR102543182B1 (en) | 2017-10-25 | 2017-10-25 | Wafer position inspecting apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102543182B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116180047A (en) * | 2023-03-03 | 2023-05-30 | 拓荆科技股份有限公司 | Wafer processing device, control method thereof and wafer processing method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000044563A (en) * | 1998-12-30 | 2000-07-15 | 김영환 | Center aligning device for wafer and method therefor |
KR20030041216A (en) * | 2001-11-19 | 2003-05-27 | 주성엔지니어링(주) | Wafer transfer module and wafer diagnosis method using the same |
KR20050068978A (en) * | 2003-12-30 | 2005-07-05 | 동부아남반도체 주식회사 | Wafer align method using digital image |
KR20150005616A (en) * | 2012-05-02 | 2015-01-14 | 에이씨엠 리서치 (상하이) 인코포레이티드 | Apparatus and method for detecting position of wafer |
WO2017014818A1 (en) * | 2015-07-22 | 2017-01-26 | Applied Materials, Inc. | Apparatus and method for optical calibration of wafer placement by a robot |
-
2017
- 2017-10-25 KR KR1020170139316A patent/KR102543182B1/en active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000044563A (en) * | 1998-12-30 | 2000-07-15 | 김영환 | Center aligning device for wafer and method therefor |
KR20030041216A (en) * | 2001-11-19 | 2003-05-27 | 주성엔지니어링(주) | Wafer transfer module and wafer diagnosis method using the same |
KR20050068978A (en) * | 2003-12-30 | 2005-07-05 | 동부아남반도체 주식회사 | Wafer align method using digital image |
KR20150005616A (en) * | 2012-05-02 | 2015-01-14 | 에이씨엠 리서치 (상하이) 인코포레이티드 | Apparatus and method for detecting position of wafer |
WO2017014818A1 (en) * | 2015-07-22 | 2017-01-26 | Applied Materials, Inc. | Apparatus and method for optical calibration of wafer placement by a robot |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116180047A (en) * | 2023-03-03 | 2023-05-30 | 拓荆科技股份有限公司 | Wafer processing device, control method thereof and wafer processing method |
Also Published As
Publication number | Publication date |
---|---|
KR102543182B1 (en) | 2023-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101829979B1 (en) | Inspection device and substrate processing apparatus | |
KR102313347B1 (en) | Image inspection apparatus and image inspection method | |
KR20230111273A (en) | Method for inspecting substrate, substrate treatment system, and computer storage medium | |
KR20120106565A (en) | Image creation method, substrate inspection method, storage medium for storing program for executing image creation method and substrate inspection method, and substrate inspection apparatus | |
US7477370B2 (en) | Method of detecting incomplete edge bead removal from a disk-like object | |
CN111554591B (en) | Semiconductor chip processing apparatus | |
JP2013534312A (en) | Apparatus and method for three-dimensional inspection of wafer saw marks | |
TW201947456A (en) | Device for inspecting a bump height, device for processing a substrate, method for inspecting a bump height, and storage medium | |
KR20190016695A (en) | Wafer alignment method and wafer inspection method using the same | |
KR20070002249A (en) | Method of detecting a defect of wafer | |
KR102543182B1 (en) | Wafer position inspecting apparatus | |
JP2014109436A (en) | Substrate defect inspection method, substrate defect inspection device, program, and computer storage medium | |
JP6160255B2 (en) | Solar cell inspection device and image position correction method for solar cell inspection device | |
US11268912B2 (en) | Substrate inspection method and substrate inspection apparatus | |
JP2012037425A (en) | Method for inspecting polycrystal silicon wafer and device thereof | |
JP2015115504A (en) | Semiconductor inspection method, semiconductor inspection device, and method of manufacturing semiconductor | |
KR20140089298A (en) | Apparatus for inspecting wafer surface | |
KR102161160B1 (en) | Method of inspecting a surface of a substrate and apparatus for performing the same | |
KR101351004B1 (en) | Carrying apparatus having camera array detecting defects | |
KR20110020437A (en) | Inspection method of patterned wafer for detecting defects | |
TWI830752B (en) | Substrate inspection method and substrate inspection device | |
KR20090114565A (en) | Wafer location error indicating system and method using vision sensor | |
JP3827812B2 (en) | Surface defect inspection apparatus and surface defect inspection method | |
KR101351000B1 (en) | In-line camera inspection apparatus having plural mode | |
KR20050117710A (en) | Method of detecting defect of a wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) |