KR20190016695A - Wafer alignment method and wafer inspection method using the same - Google Patents

Wafer alignment method and wafer inspection method using the same Download PDF

Info

Publication number
KR20190016695A
KR20190016695A KR1020170100948A KR20170100948A KR20190016695A KR 20190016695 A KR20190016695 A KR 20190016695A KR 1020170100948 A KR1020170100948 A KR 1020170100948A KR 20170100948 A KR20170100948 A KR 20170100948A KR 20190016695 A KR20190016695 A KR 20190016695A
Authority
KR
South Korea
Prior art keywords
alignment
wafer
reference image
image
chuck
Prior art date
Application number
KR1020170100948A
Other languages
Korean (ko)
Inventor
정병욱
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020170100948A priority Critical patent/KR20190016695A/en
Publication of KR20190016695A publication Critical patent/KR20190016695A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Abstract

Disclosed are a wafer alignment method and a wafer inspection method using the same. The alignment of the wafer is performed through a step of preparing a reference image for wafer alignment, a step of loading the wafer on a chuck, a step of moving an alignment camera disposed on the chuck onto alignment coordinates preset for alignment of the wafer, a step of obtaining an alignment image smaller in size than the reference image by using the alignment camera, a step of detecting an alignment region corresponding to the alignment image in the reference image, and a step of aligning the wafer based on the distance and the direction from the center point of the reference image to the center point of the alignment region. The wafer is inspected by means of a probe card after the wafer alignment steps are performed.

Description

웨이퍼 정렬 방법 및 이를 이용하는 웨이퍼 검사 방법{Wafer alignment method and wafer inspection method using the same}[0001] The present invention relates to a wafer alignment method and a wafer inspection method using the same,

본 발명의 실시예들은 웨이퍼 정렬 방법과 이를 이용하는 웨이퍼 검사 방법에 관한 것이다. 보다 상세하게는, 척 상의 웨이퍼를 프로브 카드에 대응하도록 정렬하는 방법과 이를 이용하여 상기 웨이퍼를 전기적으로 검사하는 방법에 관한 것이다.Embodiments of the present invention relate to a wafer alignment method and a wafer inspection method using the same. More particularly, the present invention relates to a method of aligning a wafer on a chuck so as to correspond to a probe card, and a method of electrically inspecting the wafer using the wafer.

집적 회로 소자들과 같은 반도체 소자들은 일반적으로 반도체 웨이퍼 상에 일련의 처리 공정들을 반복적으로 수행함으로써 형성될 수 있다. 예를 들면, 웨이퍼 상에 막을 형성하는 증착 공정, 상기 막을 전기적 특성들을 갖는 패턴들로 형성하기 위한 식각 공정, 상기 패턴들에 불순물들을 주입 또는 확산시키기 위한 이온 주입 공정 또는 확산 공정, 상기 패턴들이 형성된 웨이퍼로부터 불순물들을 제거하기 위한 세정 및 린스 공정 등을 반복적으로 수행함으로써 상기 반도체 소자들이 상기 기판 상에 형성될 수 있다.Semiconductor devices, such as integrated circuit devices, can generally be formed by repeatedly performing a series of process steps on a semiconductor wafer. For example, there may be employed a deposition process for forming a film on a wafer, an etching process for forming the film into patterns having electrical characteristics, an ion implantation process or diffusion process for implanting or diffusing impurities into the patterns, The semiconductor elements may be formed on the substrate by repeatedly performing a cleaning and rinsing process or the like to remove impurities from the wafer.

상기와 같이 반도체 소자들이 형성된 후 상기 반도체 소자들의 전기적인 특성들을 검사하기 위한 전기적인 검사 공정이 수행될 수 있다. 상기 검사 공정은 다수의 탐침들을 갖는 프로브 카드를 포함하는 프로브 스테이션과 전기적인 신호를 제공하기 위하여 상기 프로브 카드와 연결된 테스터에 의해 수행될 수 있다.After the semiconductor elements are formed as described above, an electrical inspection process for inspecting electrical characteristics of the semiconductor elements may be performed. The inspection process may be performed by a probe station including a probe card having a plurality of probes and a tester connected to the probe card to provide an electrical signal.

상기 프로브 스테이션의 검사 챔버 상부에는 상기 프로브 카드가 장착될 수 있으며, 상기 프로브 카드 아래에는 상기 웨이퍼를 지지하는 스테이지가 배치될 수 있다. 상기 스테이지는 상기 반도체 소자들이 상기 프로브 카드의 탐침들에 접촉되도록 수직 및 수평 방향으로 이동 가능하게 구성될 수 있으며, 또한 상기 웨이퍼의 정렬을 위해 회전 가능하도록 구성될 수 있다.The probe card may be mounted on an upper portion of the inspection chamber of the probe station, and a stage supporting the wafer may be disposed under the probe card. The stage may be configured to be vertically and horizontally movable so that the semiconductor devices contact the probes of the probe card, and may be configured to be rotatable for alignment of the wafer.

한편, 상기 웨이퍼에 대한 검사 공정을 수행하기 이전에 상기 웨이퍼를 상기 프로브 카드에 대하여 정렬하는 단계가 수행될 수 있다. 먼저, 하부 정렬 카메라를 이용하여 기 설정된 좌표들에서 상기 프로브 카드의 탐침들 중 기 설정된 탐침들을 검출하고, 상부 정렬 카메라를 이용하여 기 설정된 좌표들에서 상기 검출된 탐침들에 대응하는 검사 패드들을 검출할 수 있다. 이어서, 상기 탐침들과 검사 패드들이 서로 정렬되도록 상기 웨이퍼의 위치를 조절함으로써 상기 웨이퍼 정렬이 완료될 수 있다.On the other hand, a step of aligning the wafer with respect to the probe card may be performed before performing the inspection process on the wafer. First, predetermined probes among the probes of the probe card are detected at preset coordinates using a sub-alignment camera, and inspection pads corresponding to the detected probes are detected at preset coordinates using an upper alignment camera can do. The wafer alignment can then be completed by adjusting the position of the wafer so that the probes and the inspection pads are aligned with one another.

상기와 같이 초기 웨이퍼의 정렬이 완료된 후, 후속하는 웨이퍼들의 정렬을 위한 정렬 패턴들과 상기 정렬 패턴들을 획득하기 위한 정렬 좌표들을 설정할 수 있다. 예를 들면, 상기 상부 정렬 카메라를 이용하여 상기 웨이퍼 상의 복수 영역들에 대한 정렬 이미지들을 획득하고, 각각의 정렬 이미지들에서 일부 영역, 예를 들면, 스크라이브 레인의 교차 영역을 포함하는 일부 영역을 정렬 패턴들로 저장하고, 아울러 상기 정렬 패턴들에 대응하는 정렬 좌표들을 저장할 수 있다.After the initial wafer alignment is completed as described above, alignment patterns for alignment of subsequent wafers and alignment coordinates for obtaining the alignment patterns can be set. For example, the upper alignment camera is used to obtain alignment images for a plurality of regions on the wafer, and in each alignment image, some regions, for example, a region including a crossing region of a scribe lane, Patterns, and may store the alignment coordinates corresponding to the alignment patterns.

이어서, 후속하는 웨이퍼가 상기 척 상에 로드되면, 상기 상부 정렬 카메라를 상기 정렬 좌표들 상으로 순차 이동시키면서 정렬 이미지들을 획득하고, 상기 정렬 이미지들에서 상기 정렬 패턴들을 각각 검출하며, 상기 정렬 패턴들이 검출되는 위치들에 기초하여 상기 후속 웨이퍼의 정렬이 수행될 수 있다.Then, when a subsequent wafer is loaded on the chuck, the upper alignment camera is moved on the alignment coordinates to obtain alignment images, and each of the alignment patterns is detected in the alignment images, Alignment of the subsequent wafer can be performed based on the detected positions.

그러나, 상기 상부 정렬 카메라의 시야 범위가 상대적으로 작기 때문에 상기 웨이퍼의 위치 오차가 조금만 발생되더라도 상기 정렬 좌표들에서 획득된 정렬 이미지들 내에서 상기 정렬 패턴들이 검출되지 않는 경우가 빈번하게 발생될 수 있다. 즉, 상기 척의 기구적인 오차 등에 의해 상기 척 상의 웨이퍼가 상기 프로브 카드 아래의 기 설정된 위치에 정밀하게 위치되지 않은 경우, 상기 상부 정렬 카메라에 의해 상기 정렬 패턴들이 검출되지 않을 수 있다. 이 경우 작업자가 수작업으로 상기 정렬 패턴들을 검출하고 위치 오차를 보정해야 하는 번거로움이 있으며, 또한 작업자의 숙련도에 따라 상기 보정 작업에 소요되는 시간이 증가될 수 있다.However, since the field of view of the upper alignment camera is relatively small, it is often the case that the alignment patterns are not detected in the alignment images obtained at the alignment coordinates, even if only a small position error of the wafer occurs . That is, when the wafer on the chuck is not precisely positioned at a predetermined position below the probe card due to a mechanical error of the chuck, the alignment patterns may not be detected by the upper alignment camera. In this case, it is troublesome that the operator manually detects the alignment patterns and corrects the position error, and the time required for the correction operation may be increased according to the skill of the operator.

대한민국 공개특허공보 제10-2017-0000127호 (공개일자 2017년 01월 02일)Korean Patent Publication No. 10-2017-0000127 (published on January 02, 2017)

본 발명의 실시예들은 웨이퍼의 정렬 오류를 감소시키고 보다 용이하게 상기 웨이퍼의 정렬 작업을 수행할 수 있는 웨이퍼 정렬 방법과 이를 이용하는 웨이퍼 검사 방법을 제공하는데 그 목적이 있다.Embodiments of the present invention are directed to a wafer alignment method capable of reducing misalignment of wafers and more easily performing an alignment operation of the wafers, and a wafer inspection method using the same.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 웨이퍼 정렬 방법은, 웨이퍼의 정렬을 위한 기준 이미지를 마련하는 단계와, 상기 웨이퍼를 척 상에 로드하는 단계와, 상기 척의 상부에 배치된 정렬 카메라를 상기 웨이퍼의 정렬을 위해 기 설정된 정렬 좌표 상으로 이동시키는 단계와, 상기 정렬 카메라를 이용하여 상기 기준 이미지보다 작은 크기를 갖는 정렬 이미지를 획득하는 단계와, 상기 기준 이미지에서 상기 정렬 이미지에 대응하는 정렬 영역을 검출하는 단계와, 상기 기준 이미지의 중심점으로부터 상기 정렬 영역의 중심점까지의 거리와 방향에 기초하여 상기 웨이퍼를 정렬하는 단계를 포함할 수 있다.According to an aspect of the present invention, there is provided a wafer alignment method including: preparing a reference image for aligning a wafer; loading the wafer onto a chuck; Moving the image onto a predetermined alignment coordinate for alignment of the wafer; acquiring an alignment image having a size smaller than the reference image using the alignment camera; Detecting an alignment area and aligning the wafer based on a distance and a direction from a center point of the reference image to a center point of the alignment area.

본 발명의 실시예들에 따르면, 상기 기준 이미지는 상기 정렬 좌표에서 상기 정렬 카메라를 이용하여 기준 웨이퍼로부터 획득될 수 있다.According to embodiments of the present invention, the reference image may be obtained from the reference wafer using the alignment camera at the alignment coordinates.

본 발명의 실시예들에 따르면, 상기 기준 이미지는 상기 정렬 좌표에 대응하는 상기 기준 웨이퍼의 제1 영역 및 상기 제1 영역 주위의 제2 영역들로부터 획득된 제1 이미지 및 제2 이미지들을 병합함으로써 획득될 수 있다.According to embodiments of the present invention, the reference image is obtained by merging the first image and the second images obtained from the first region of the reference wafer and the second regions around the first region corresponding to the alignment coordinates ≪ / RTI >

본 발명의 실시예들에 따르면, 상기 기준 이미지를 마련하는 단계는, 기준 웨이퍼를 상기 척 상에 로드하는 단계와, 상기 정렬 카메라를 상기 기 설정된 정렬 좌표 상으로 이동시키는 단계와, 상기 정렬 좌표에 대응하는 상기 기준 웨이퍼의 제1 영역에 대한 제1 이미지를 획득하는 단계와, 상기 정렬 카메라를 상기 제1 영역 주위의 제2 영역들로 순차적으로 이동시키면서 상기 제2 영역들에 대한 제2 이미지들을 획득하는 단계와, 상기 제1 이미지와 상기 제2 이미지들을 병합하여 상기 기준 이미지를 생성하는 단계를 포함할 수 있다.According to embodiments of the present invention, the step of preparing the reference image may include the steps of loading a reference wafer onto the chuck, moving the alignment camera onto the predetermined alignment coordinate, Acquiring a first image for a first region of the corresponding reference wafer; and sequentially moving the alignment camera to second regions around the first region, And merging the first image and the second images to generate the reference image.

본 발명의 실시예들에 따르면, 상기 기준 이미지는 상기 웨이퍼 상에 형성된 반도체 소자들과 같거나 상기 반도체 소자들보다 작은 크기를 가질 수 있다.According to embodiments of the present invention, the reference image may be the same size as the semiconductor elements formed on the wafer or smaller than the semiconductor elements.

본 발명의 실시예들에 따르면, 상기 웨이퍼의 정렬은 상기 방향으로 상기 거리만큼 상기 척을 이동시킴으로써 이루어질 수 있다.According to embodiments of the present invention, alignment of the wafer may be accomplished by moving the chuck by the distance in that direction.

상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 웨이퍼 검사 방법은, 제1 웨이퍼를 척 상에 로드하는 단계와, 상기 척의 상부에 배치되는 프로브 카드와 상기 제1 웨이퍼 사이의 정렬을 수행하는 단계와, 상기 제1 웨이퍼로부터 제2 웨이퍼의 정렬을 위한 기준 이미지를 획득하는 단계와, 상기 제1 웨이퍼를 상기 프로브 카드를 접속시켜 상기 제1 웨이퍼에 대한 전기적인 검사를 수행하는 단계와, 상기 제1 웨이퍼를 상기 척으로부터 언로드하고 상기 제2 웨이퍼를 상기 척 상에 로드하는 단계와, 상기 기준 이미지의 중심점과 대응하는 위치에서 상기 제2 웨이퍼로부터 상기 기준 이미지보다 작은 크기를 갖는 정렬 이미지를 획득하는 단계와, 상기 기준 이미지에서 상기 정렬 이미지에 대응하는 정렬 영역을 검출하는 단계와, 상기 기준 이미지의 중심점으로부터 상기 정렬 영역의 중심점까지의 거리와 방향에 기초하여 상기 제2 웨이퍼를 정렬하는 단계와, 상기 제2 웨이퍼를 상기 프로브 카드를 접속시켜 상기 제2 웨이퍼에 대한 전기적인 검사를 수행하는 단계를 포함할 수 있다.According to another aspect of the present invention, there is provided a wafer inspection method including loading a first wafer onto a chuck, performing alignment between a probe card disposed on the chuck and the first wafer, Obtaining a reference image for alignment of a second wafer from the first wafer; connecting the first wafer to the probe card to perform an electrical inspection on the first wafer; Unloading one wafer from the chuck and loading the second wafer onto the chuck, and obtaining an alignment image having a size smaller than the reference image from the second wafer at a position corresponding to the center point of the reference image Detecting an alignment area corresponding to the alignment image in the reference image; Aligning the second wafer on the basis of a distance and a direction from a core point to a center point of the alignment area; and connecting the second wafer to the probe card to perform an electrical inspection on the second wafer .

본 발명의 실시예들에 따르면, 상기 기준 이미지를 획득하는 단계는, 정렬 카메라를 기 설정된 정렬 좌표 상으로 이동시키는 단계와, 상기 정렬 카메라 아래에 위치된 상기 제1 웨이퍼의 제1 영역에 대한 제1 이미지를 획득하는 단계와, 상기 정렬 카메라를 상기 제1 영역 주위의 제2 영역들로 순차적으로 이동시키면서 상기 제2 영역들에 대한 제2 이미지들을 획득하는 단계와, 상기 제1 이미지와 상기 제2 이미지들을 병합하여 상기 기준 이미지를 생성하는 단계를 포함할 수 있다.According to embodiments of the present invention, the step of acquiring the reference image may include moving the alignment camera onto a predetermined alignment coordinate system, moving the alignment camera to a predetermined alignment coordinate, Acquiring first images for the first regions and second images for the second regions while sequentially moving the alignment camera to second regions around the first region; And merging the two images to generate the reference image.

본 발명의 실시예들에 따르면, 상기 기준 이미지는 상기 제1 및 제2 웨이퍼들 상에 형성된 반도체 소자들과 같거나 상기 반도체 소자들보다 작은 크기를 가질 수 있다.According to embodiments of the present invention, the reference image may be equal to or smaller than the semiconductor elements formed on the first and second wafers.

상술한 바와 같은 본 발명의 실시예들에 따르면, 기준 웨이퍼로부터 상대적으로 큰 크기의 기준 이미지를 획득하고, 후속하는 웨이퍼의 정렬 과정에서, 상기 정렬 카메라를 이용하여 상기 후속 웨이퍼로부터 획득된 정렬 이미지를 상기 기준 이미지와 비교하여 상기 정렬 이미지와 대응하는 정렬 영역을 상기 기준 이미지에서 검출함으로써 상기 후속 웨이퍼의 정렬이 이루어질 수 있다.According to embodiments of the present invention as described above, a relatively large size reference image is obtained from a reference wafer, and in a subsequent wafer alignment process, an alignment image obtained from the subsequent wafer using the alignment camera Alignment of the subsequent wafer can be achieved by detecting an alignment area corresponding to the alignment image in the reference image as compared to the reference image.

상기 정렬 카메라에 의해 획득된 정렬 이미지 내에서 정렬 패턴을 검출하는 종래 기술과 비교하여 상대적으로 큰 크기를 갖는 기준 이미지를 이용하여 상기 정렬 영역을 검출하기 때문에, 종래 기술과 비교하여 정렬 과정에서의 오류가 크게 감소될 수 있으며 또한 보다 용이하게 웨이퍼의 정렬이 이루어질 수 있다. 결과적으로, 종래 기술에서의 정렬 오류에 의해 발생되는 시간적인 손실이 크게 감소될 수 있다.Since the alignment area is detected by using the reference image having a relatively large size as compared with the conventional technique of detecting the alignment pattern in the alignment image acquired by the alignment camera, Can be greatly reduced and alignment of the wafer can be performed more easily. As a result, the time loss caused by alignment errors in the prior art can be greatly reduced.

도 1은 웨이퍼 상에 형성된 반도체 소자들의 전기적인 검사를 위한 프로브 스테이션을 설명하기 위한 개략적인 구성도이다.
도 2는 본 발명의 일 실시예에 따른 웨이퍼 정렬 방법과 이를 이용하는 웨이퍼 검사 방법을 설명하기 위한 순서도이다.
도 3은 도 2에 도시된 제1 웨이퍼로부터 기준 이미지를 획득하는 단계를 설명하기 위한 순서도이다.
도 4 및 도 5는 상부 정렬 카메라에 의해 획득된 기준 이미지와 정렬 이미지를 설명하기 위한 개략도들이다.1 is a schematic diagram for explaining a probe station for electrical inspection of semiconductor devices formed on a wafer.
FIG. 2 is a flowchart illustrating a wafer alignment method and a wafer inspection method using the wafer alignment method according to an embodiment of the present invention.
3 is a flowchart for explaining a step of acquiring a reference image from the first wafer shown in FIG.
Figs. 4 and 5 are schematic diagrams for explaining the reference image and the alignment image obtained by the upper alignment camera. Fig.

이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention should not be construed as limited to the embodiments described below, but may be embodied in various other forms. The following examples are provided so that those skilled in the art can fully understand the scope of the present invention, rather than being provided so as to enable the present invention to be fully completed.

본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.In the embodiments of the present invention, when one element is described as being placed on or connected to another element, the element may be disposed or connected directly to the other element, . Alternatively, if one element is described as being placed directly on another element or connected, there can be no other element between them. The terms first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and / or portions, but the items are not limited by these terms .

본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.The terminology used in the embodiments of the present invention is used for the purpose of describing specific embodiments only, and is not intended to be limiting of the present invention. Furthermore, all terms including technical and scientific terms have the same meaning as will be understood by those skilled in the art having ordinary skill in the art, unless otherwise specified. These terms, such as those defined in conventional dictionaries, shall be construed to have meanings consistent with their meanings in the context of the related art and the description of the present invention, and are to be interpreted as being ideally or externally grossly intuitive It will not be interpreted.

본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.Embodiments of the present invention are described with reference to schematic illustrations of ideal embodiments of the present invention. Thus, changes from the shapes of the illustrations, e.g., changes in manufacturing methods and / or tolerances, are those that can be reasonably expected. Accordingly, the embodiments of the present invention should not be construed as being limited to the specific shapes of the regions described in the drawings, but include deviations in the shapes, and the elements described in the drawings are entirely schematic and their shapes Is not intended to describe the exact shape of the elements and is not intended to limit the scope of the invention.

도 1은 웨이퍼 상에 형성된 반도체 소자들의 전기적인 검사를 위한 프로브 스테이션을 설명하기 위한 개략적인 구성도이다.1 is a schematic diagram for explaining a probe station for electrical inspection of semiconductor devices formed on a wafer.

도 1을 참조하면, 반도체 소자들이 형성된 웨이퍼(10)에 대한 전기적인 검사 공정을 수행하기 위하여 사용되는 프로브 스테이션(100)은, 프로브 카드(112) 및 상기 웨이퍼(10)를 지지하기 위한 척(114)이 구비되는 검사 챔버(110)와, 복수의 웨이퍼들(10)이 수납된 카세트(20)를 지지하는 로드 포트(120)와, 상기 검사 챔버(110)와 로드 포트(120) 사이에 배치되어 상기 웨이퍼들(10)을 전달하기 위한 웨이퍼 이송 모듈(130)을 포함할 수 있다. 상기 웨이퍼 이송 모듈(130) 내에는 상기 웨이퍼들(10)을 전달하기 위한 웨이퍼 이송 로봇(132)이 배치될 수 있다.1, a probe station 100 used for performing an electrical inspection process on a wafer 10 on which semiconductor elements are formed includes a probe card 112 and a chuck (not shown) for supporting the wafer 10 A load port 120 for supporting the cassette 20 in which a plurality of wafers 10 are accommodated and a load port 120 for holding the wafer 10 between the test chamber 110 and the load port 120. [ And a wafer transfer module 130 arranged to transfer the wafers 10. A wafer transfer robot 132 for transferring the wafers 10 may be disposed in the wafer transfer module 130.

상기 프로브 스테이션(100)은 상기 프로브 카드(112)를 통해 상기 웨이퍼(10)의 검사를 위해 전기적인 신호들을 제공하고 상기 웨이퍼(10)로부터 출력되는 신호들을 통해 상기 웨이퍼(10)의 전기적인 특성을 검사하는 테스터(30)와 연결될 수 있다.The probe station 100 provides electrical signals for inspection of the wafer 10 through the probe card 112 and provides electrical signals to the wafer 10 through signals output from the wafer 10, And the tester 30,

상세히 도시되지는 않았으나, 상기 척(114)은 상기 웨이퍼(10) 상의 반도체 소자들이 상기 프로브 카드(112)의 탐침들과 접촉되도록 수직 및 수평 방향으로 이동 가능하게 구성될 수 있다. 또한, 상기 척(114)은 상기 웨이퍼(10)의 정렬을 위해 회전 가능하게 구성될 수 있다.Although not shown in detail, the chuck 114 may be configured to be movable vertically and horizontally so that the semiconductor elements on the wafer 10 are in contact with the probes of the probe card 112. In addition, the chuck 114 may be configured to be rotatable for alignment of the wafer 10. [

추가적으로, 상기 프로브 스테이션(100)은 상기 척(114)의 일측에 배치되어 상기 척(114)과 함께 이동 가능하며 상기 프로브 카드(112)의 탐침들에 대한 이미지를 획득하기 위한 하부 정렬 카메라(140)와, 상기 척(114)의 상부에 배치되어 상기 웨이퍼(10) 상의 일부 영역들에 대한 이미지를 획득하기 위한 상부 정렬 카메라(150)를 포함할 수 있다. 상세히 도시되지는 않았으나, 상기 상부 정렬 카메라(150)는 브릿지 형태를 갖는 구동부에 의해 수평 방향으로 이동될 수 있다. 특히, 상기 하부 및 상부 정렬 카메라들(140, 150)은 상기 웨이퍼(10)와 상기 프로브 카드(112) 사이의 정렬을 위해 사용될 수 있다.In addition, the probe station 100 is disposed at one side of the chuck 114 and is movable with the chuck 114 and includes a lower alignment camera 140 for acquiring an image of the probes of the probe card 112 And an upper alignment camera 150 disposed on top of the chuck 114 to acquire an image of some areas on the wafer 10. Although not shown in detail, the upper alignment camera 150 can be moved horizontally by a driving unit having a bridge shape. In particular, the lower and upper alignment cameras 140, 150 may be used for alignment between the wafer 10 and the probe card 112.

도 2는 본 발명의 일 실시예에 따른 웨이퍼 정렬 방법과 이를 이용하는 웨이퍼 검사 방법을 설명하기 위한 순서도이다.FIG. 2 is a flowchart illustrating a wafer alignment method and a wafer inspection method using the wafer alignment method according to an embodiment of the present invention.

도 2를 참조하면, 웨이퍼(10) 상의 반도체 소자들에 대한 전기적인 검사 공정을 수행하기 위하여 먼저 상기 웨이퍼(10)와 상기 프로브 카드(112) 사이의 정렬에 대한 티칭 작업이 먼저 수행될 수 있다. 상기 티칭 작업에서는 상기 웨이퍼(10) 이후의 후속 웨이퍼들에 대한 정렬에 필요한 정렬 데이터가 획득될 수 있다. 특히, 상기 티칭 작업은 상기 프로브 스테이션(100)이 설치 후 처음으로 사용되는 경우 또는 검사 대상 웨이퍼의 종류 즉 반도체 소자들의 품종이 변경되는 경우 수행될 수 있다.Referring to FIG. 2, in order to perform an electrical inspection process on the semiconductor elements on the wafer 10, a teaching operation for alignment between the wafer 10 and the probe card 112 may be performed first . In the teaching operation, alignment data necessary for alignment with subsequent wafers after the wafer 10 can be obtained. In particular, the teaching operation can be performed when the probe station 100 is used for the first time after installation, or when the type of wafer to be inspected, that is, the type of semiconductor elements, is changed.

먼저, S100 단계에서 상기 카세트(20)로부터 제1 웨이퍼가 상기 웨이퍼 이송 로봇(132)에 의해 상기 척(114) 상에 로드될 수 있다. 구체적으로, 상기 척(114)은 상기 웨이퍼 이송 모듈(130)에 인접한 위치로 이동될 수 있으며, 상기 웨이퍼 이송 로봇(132)은 상기 카세트(20)로부터 상기 제1 웨이퍼를 인출하여 상기 척(114) 상으로 이송할 수 있다. 상기와 같이 제1 웨이퍼가 상기 척(114) 상으로 이송된 후 상기 척(114)은 상기 프로브 카드(112) 아래의 기 설정된 위치로 이동될 수 있다.First, in step S100, a first wafer from the cassette 20 can be loaded onto the chuck 114 by the wafer transfer robot 132. [ The chuck 114 may be moved to a position adjacent to the wafer transfer module 130 and the wafer transfer robot 132 may withdraw the first wafer from the cassette 20 and transfer the chuck 114 ). ≪ / RTI > After the first wafer is transferred onto the chuck 114 as described above, the chuck 114 may be moved to a predetermined position below the probe card 112.

상기와 같이 제1 웨이퍼가 척(114) 상에 로드된 후 S200 단계에서 상기 프로브 카드(112)와 상기 제1 웨이퍼 사이의 정렬이 수행될 수 있다. 상기 제1 웨이퍼의 정렬은 상기 상부 정렬 카메라(150)와 하부 정렬 카메라(140)를 이용하여 수행될 수 있다. 구체적으로, 상기 하부 정렬 카메라(140)를 이용하여 상기 프로브 카드(112)의 탐침들 중 일부를 검출하고, 상기 상부 정렬 카메라(150)를 이용하여 상기 검출된 탐침들에 대응하는 상기 제1 웨이퍼 상의 검사 패드들을 검출할 수 있다. 이어서, 상기 검출된 탐침들과 검사 패드들이 수직 방향으로 정렬되도록 상기 제1 웨이퍼의 위치가 조정될 수 있다.After the first wafer is loaded on the chuck 114 as described above, alignment between the probe card 112 and the first wafer may be performed in step S200. Alignment of the first wafer may be performed using the upper alignment camera 150 and the lower alignment camera 140. Specifically, the lower alignment camera 140 may be used to detect some of the probes of the probe card 112, and the upper alignment camera 150 may be used to detect a portion of the first wafer Lt; / RTI > The position of the first wafer may then be adjusted such that the detected probes and test pads are aligned in a vertical direction.

이어서, S300 단계에서 상기 제1 웨이퍼로부터 제2 웨이퍼의 정렬을 위한 기준 이미지(40; 도 4 및 도 5 참조)를 획득할 수 있다. 이때 상기 제1 웨이퍼는 후속하는 웨이퍼들의 정렬을 위한 기준 웨이퍼로서 사용될 수 있다.Next, in step S300, a reference image 40 (see Figs. 4 and 5) for alignment of the second wafer from the first wafer may be obtained. Wherein the first wafer can be used as a reference wafer for alignment of subsequent wafers.

도 3은 도 2에 도시된 제1 웨이퍼로부터 기준 이미지를 획득하는 단계를 설명하기 위한 순서도이고, 도 4 및 도 5는 상부 정렬 카메라에 의해 획득된 기준 이미지와 정렬 이미지를 설명하기 위한 개략도들이다.Fig. 3 is a flowchart for explaining a step of acquiring a reference image from the first wafer shown in Fig. 2, and Figs. 4 and 5 are schematic diagrams for explaining a reference image and an alignment image obtained by the upper alignment camera.

도 3 및 도 4를 참조하면, S310 단계에서 상부 정렬 카메라(150)를 기 설정된 정렬 좌표 상으로 이동시킬 수 있으며, S320 단계에서 상기 상부 정렬 카메라(150)의 아래에 위치된 상기 제1 웨이퍼의 제1 영역에 대한 제1 이미지(42)를 획득할 수 있다. 이때, 상기 정렬 좌표는 후속하는 웨이퍼들의 정렬을 위해 설정되는 것으로 상기 제1 웨이퍼의 중심으로부터 소정 거리 이격된 위치에 대응할 수 있다. 상기 제1 영역은 상기 상부 정렬 카메라(150)의 시야 범위와 대응될 수 있다. 즉 상기 제1 영역은 상기 상부 정렬 카메라(150)에 의해 관측되는 영역을 의미하며, 이에 따라 상기 제1 영역은 상기 상부 정렬 카메라(150)의 시야 범위와 동일한 크기를 가질 수 있다.Referring to FIGS. 3 and 4, in operation S310, the upper alignment camera 150 may be moved to a predetermined alignment coordinate. In operation S320, the upper alignment camera 150 may be moved To obtain the first image 42 for the first region. At this time, the alignment coordinates are set for alignment of subsequent wafers, and may correspond to positions spaced a predetermined distance from the center of the first wafer. The first area may correspond to a field of view of the upper alignment camera 150. That is, the first area refers to an area observed by the upper alignment camera 150, so that the first area may have the same size as the view range of the upper alignment camera 150. [

이어서, S330 단계에서 도 4에 도시된 바와 같이 상기 상부 정렬 카메라(150)를 상기 제1 영역 주위의 제2 영역들로 순차적으로 이동시키면서 상기 제2 영역들에 대한 제2 이미지들(44)을 획득할 수 있으며, S340 단계에서 상기 제1 이미지(42)와 제2 이미지들(44)을 병합하여 상기 기준 이미지(40)를 생성할 수 있다. 이때, 상기 제2 이미지들(44)은 상기 제1 이미지(42)의 가장자리 부위와 일부 중첩되도록 획득될 수 있으며, 상기 제1 및 제2 이미지들(42, 44) 사이의 중첩된 부위들에 대한 이미지 매칭을 통해 상기 기준 이미지(40)의 생성이 이루어질 수 있다.Then, in step S330, the upper alignment camera 150 is sequentially moved to the second areas around the first area, and the second images 44 for the second areas are sequentially moved And the reference image 40 may be generated by merging the first image 42 and the second images 44 in step S340. At this time, the second images 44 may be obtained so as to partially overlap the edge portions of the first image 42, and the overlapping portions between the first and second images 42 and 44 The reference image 40 may be generated through image matching.

도 4에 도시된 바와 같이 중앙에 배치되는 제1 이미지(42)와 가장자리 부위들에 배치되는 제2 이미지들(44)로 상기 기준 이미지(40)를 생성하는 경우, 상기 기준 이미지(40)의 중심점(40A)이 상기 정렬 좌표에 대응될 수 있으며, 후속하는 웨이퍼들의 정렬에서 기준점으로서 사용될 수 있다.When generating the reference image 40 with the first image 42 disposed at the center and the second images 44 disposed at the edge portions as shown in FIG. 4, A center point 40A may correspond to the alignment coordinates and may be used as a reference point in the subsequent alignment of the wafers.

상기와 같은 기준 이미지 획득 단계는 복수의 정렬 좌표들에 대하여 반복적으로 수행될 수 있다. 예를 들면, 상기 제1 웨이퍼의 중심으로부터 등간격으로 이격된 네 지점들에서 상기와 같은 기준 이미지들(40)이 반복적으로 획득될 수 있다.Such a reference image acquiring step may be repeatedly performed on a plurality of aligned coordinates. For example, such reference images 40 may be repeatedly obtained at four points equally spaced from the center of the first wafer.

다시 도 2를 참조하면, 상기와 같이 기준 이미지(40)를 획득한 후 S400 단계에서 상기 프로브 카드(112)에 상기 제1 웨이퍼를 접속시켜 상기 제1 웨이퍼에 대한 전기적인 검사를 수행할 수 있으며, S500 단계에서 상기 제1 웨이퍼를 상기 척(114)으로부터 언로드하고 후속하는 제2 웨이퍼를 상기 척(114)으로 로드할 수 있다. 상기 제2 웨이퍼의 로드 방법은 상기 제1 웨이퍼에서 설명된 바와 동일하므로 이에 대한 설명은 생략한다.Referring to FIG. 2 again, after the reference image 40 is obtained as described above, the first wafer may be connected to the probe card 112 in step S400 so that the first wafer may be electrically inspected , The first wafer may be unloaded from the chuck 114 and the subsequent second wafer may be loaded into the chuck 114 in step S500. Since the loading method of the second wafer is the same as that described in the first wafer, a description thereof will be omitted.

이어서, S600 단계에서 상기 기준 이미지(40)의 중심점과 대응하는 위치에서 상기 제2 웨이퍼로부터 상기 기준 이미지(40)보다 작은 크기를 갖는 정렬 이미지(50)를 획득할 수 있다. 구체적으로, 상기 상부 정렬 카메라(150)를 상기 제2 웨이퍼의 정렬을 위해 상기 기 설정된 정렬 좌표 상으로 이동시킨 후 상기 제2 웨이퍼로부터 상기 정렬 이미지(50)를 획득할 수 있다. 이때, 상기 정렬 이미지(50)는 도 5에 도시된 바와 같이 상기 상부 정렬 카메라(150)의 시야 범위와 동일한 크기를 가지므로 상기 기준 이미지(40)보다 작은 크기를 가질 수 있다.Subsequently, in step S600, an alignment image 50 having a size smaller than the reference image 40 from the second wafer at a position corresponding to the center point of the reference image 40 may be obtained. Specifically, the upper alignment camera 150 may be moved onto the predetermined alignment coordinates for alignment of the second wafer, and then the alignment image 50 may be obtained from the second wafer. The alignment image 50 may have a size smaller than the reference image 40 because the alignment image 50 has the same size as the view range of the upper alignment camera 150 as shown in FIG.

계속해서, S700 단계에서 상기 기준 이미지(40)에서 상기 정렬 이미지(50)에 대응하는 정렬 영역(60)을 검출할 수 있으며, S800 단계에서 상기 기준 이미지(40)의 중심점(40A)으로부터 상기 정렬 영역(60)의 중심점(60A)까지의 거리와 방향에 기초하여 상기 제2 웨이퍼를 정렬할 수 있다.Subsequently, in step S700, the alignment area 60 corresponding to the alignment image 50 may be detected in the reference image 40. In step S800, the center point 40A of the reference image 40 is aligned The second wafer can be aligned based on the distance and direction to the center point 60A of the region 60. [

구체적으로, 상기 기준 이미지(40)와 정렬 이미지(50) 사이의 이미지 매칭 작업을 통해 상기 기준 이미지(40) 내에서 상기 정렬 이미지(50)와 대응하는 정렬 영역(60)을 검출할 수 있으며, 상기 척(114)을 상기 기준 이미지(40)의 중심점(40A)으로부터 상기 정렬 영역(60)의 중심점(60A)을 향하는 방향으로 상기 기준 이미지(40)의 중심점(40A)과 상기 정렬 영역(60)의 중심점(60A) 사이의 거리만큼 이동시킴으로써 상기 제2 웨이퍼의 정렬이 이루어질 수 있다.Specifically, an alignment area 60 corresponding to the alignment image 50 in the reference image 40 can be detected through an image matching operation between the reference image 40 and the alignment image 50, The chuck 114 is moved from the center point 40A of the reference image 40 to the center point 40A of the reference image 40 in the direction toward the center point 60A of the alignment area 60, The alignment of the second wafer can be accomplished.

한편, 상기 기준 이미지(40)는 상기 제1 웨이퍼 상에 형성된 반도체 소자들과 같거나 상기 반도체 소자들보다 작은 크기를 갖는 것이 바람직하다. 이는 상기 기준 이미지(40)가 상기 반도체 소자들보다 큰 크기를 갖는 경우 상기 기준 이미지(40) 내에서 상기 정렬 이미지(50)와 대응하는 복수개의 영역들이 검출될 수 있기 때문이다.Meanwhile, the reference image 40 preferably has the same size as the semiconductor elements formed on the first wafer or smaller than the semiconductor elements. This is because a plurality of regions corresponding to the alignment image 50 within the reference image 40 can be detected when the reference image 40 has a larger size than the semiconductor elements.

상기와 같이 제2 웨이퍼의 정렬이 완료된 후 S900 단계에서 상기 프로브 카드(112)에 상기 제2 웨이퍼를 접속시켜 상기 제2 웨이퍼에 대한 전기적인 검사를 수행할 수 있다. 이후 상기 제2 웨이퍼를 언로드할 수 있으며, 계속해서 후속 웨이퍼들에 대한 검사가 반복적으로 수행될 수 있다.After the alignment of the second wafer is completed as described above, the second wafer may be connected to the probe card 112 in step S900 to perform an electrical inspection on the second wafer. Then, the second wafer can be unloaded, and subsequent inspection for subsequent wafers can be repeatedly performed.

상술한 바와 같은 본 발명의 실시예들에 따르면, 기준 웨이퍼로부터 상부 정렬 카메라(150)의 시야 범위보다 넓은 기준 이미지(40)를 획득하고, 후속하는 웨이퍼의 정렬 과정에서, 상기 상부 정렬 카메라(150)를 이용하여 상기 후속 웨이퍼로부터 획득된 정렬 이미지(50)를 상기 기준 이미지(40)와 비교하여 상기 정렬 이미지(50)와 대응하는 정렬 영역(60)을 상기 기준 이미지(40)에서 검출함으로써 상기 후속 웨이퍼의 정렬이 이루어질 수 있다.According to embodiments of the present invention as described above, a reference image 40 that is wider than the field of view of the upper alignment camera 150 is obtained from the reference wafer, and in the subsequent wafer alignment process, the upper alignment camera 150 ) By comparing an alignment image (50) obtained from the subsequent wafer with the reference image (40) and detecting in the reference image (40) an alignment area (60) corresponding to the alignment image (50) Alignment of subsequent wafers can be achieved.

상기 상부 정렬 카메라에 의해 획득된 정렬 이미지 내에서 정렬 패턴을 검출하는 종래 기술과 비교하여 상대적으로 넓은 크기를 갖는 기준 이미지(40)를 이용하여 상기 정렬 영역(60)을 검출하기 때문에, 종래 기술과 비교하여 정렬 과정에서의 오류가 크게 감소될 수 있으며 또한 보다 용이하게 웨이퍼의 정렬이 이루어질 수 있다. 결과적으로, 종래 기술에서의 정렬 오류에 의해 발생되는 시간적인 손실이 크게 감소될 수 있다.Since the alignment region 60 is detected using the reference image 40 having a relatively large size in comparison with the conventional technique of detecting the alignment pattern within the alignment image acquired by the upper alignment camera, In comparison, errors in the alignment process can be greatly reduced and wafer alignment can be made easier. As a result, the time loss caused by alignment errors in the prior art can be greatly reduced.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as defined in the following claims. It will be understood.

10 : 웨이퍼 20 : 카세트
30 : 테스터 40 : 기준 이미지
40A : 기준 이미지의 중심점 50 : 정렬 이미지
60 : 정렬 영역 60A : 정렬 영역의 중심점
100 : 프로브 스테이션 110 : 검사 챔버
112 : 프로브 카드 114 : 척
120 : 로드 포트 130 : 웨이퍼 이송 모듈
132 : 웨이퍼 이송 로봇 140 : 하부 정렬 카메라
150 : 상부 정렬 카메라10: wafer 20: cassette
30: Tester 40: Reference image
40A: Center point of reference image 50: Aligned image
60: Alignment area 60A: Center point of the alignment area
100: probe station 110: inspection chamber
112: probe card 114: chuck
120: load port 130: wafer transfer module
132: wafer transfer robot 140: lower alignment camera
150: Upper alignment camera

Claims (9)

웨이퍼의 정렬을 위한 기준 이미지를 마련하는 단계;
상기 웨이퍼를 척 상에 로드하는 단계;
상기 척의 상부에 배치된 정렬 카메라를 상기 웨이퍼의 정렬을 위해 기 설정된 정렬 좌표 상으로 이동시키는 단계;
상기 정렬 카메라를 이용하여 상기 기준 이미지보다 작은 크기를 갖는 정렬 이미지를 획득하는 단계;
상기 기준 이미지에서 상기 정렬 이미지에 대응하는 정렬 영역을 검출하는 단계; 및
상기 기준 이미지의 중심점으로부터 상기 정렬 영역의 중심점까지의 거리와 방향에 기초하여 상기 웨이퍼를 정렬하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정렬 방법.Providing a reference image for alignment of the wafer;
Loading the wafer onto a chuck;
Moving an alignment camera disposed on top of the chuck onto predetermined alignment coordinates for alignment of the wafer;
Obtaining an alignment image having a size smaller than the reference image using the alignment camera;
Detecting an alignment area corresponding to the alignment image in the reference image; And
And aligning the wafer based on a distance and a direction from a center point of the reference image to a center point of the alignment area. 제1항에 있어서, 상기 기준 이미지는 상기 정렬 좌표에서 상기 정렬 카메라를 이용하여 기준 웨이퍼로부터 획득되는 것을 특징으로 하는 웨이퍼 정렬 방법.2. The method of claim 1, wherein the reference image is obtained from a reference wafer using the alignment camera at the alignment coordinates. 제2항에 있어서, 상기 기준 이미지는 상기 정렬 좌표에 대응하는 상기 기준 웨이퍼의 제1 영역 및 상기 제1 영역 주위의 제2 영역들로부터 획득된 제1 이미지 및 제2 이미지들을 병합함으로써 획득되는 것을 특징으로 하는 웨이퍼 정렬 방법.3. The method of claim 2 wherein the reference image is obtained by merging the first image and the second images obtained from the first region of the reference wafer and the second regions around the first region corresponding to the alignment coordinates The wafer alignment method comprising: 제1항에 있어서, 상기 기준 이미지를 마련하는 단계는,
기준 웨이퍼를 상기 척 상에 로드하는 단계;
상기 정렬 카메라를 상기 기 설정된 정렬 좌표 상으로 이동시키는 단계;
상기 정렬 좌표에 대응하는 상기 기준 웨이퍼의 제1 영역에 대한 제1 이미지를 획득하는 단계;
상기 정렬 카메라를 상기 제1 영역 주위의 제2 영역들로 순차적으로 이동시키면서 상기 제2 영역들에 대한 제2 이미지들을 획득하는 단계; 및
상기 제1 이미지와 상기 제2 이미지들을 병합하여 상기 기준 이미지를 생성하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정렬 방법.2. The method of claim 1, wherein preparing the reference image comprises:
Loading a reference wafer onto the chuck;
Moving the alignment camera onto the predetermined alignment coordinate;
Obtaining a first image for a first region of the reference wafer corresponding to the alignment coordinate;
Acquiring second images for the second areas while sequentially moving the alignment camera to second areas around the first area; And
And merging the first image and the second images to generate the reference image. 제1항에 있어서, 상기 기준 이미지는 상기 웨이퍼 상에 형성된 반도체 소자들과 같거나 상기 반도체 소자들보다 작은 크기를 갖는 것을 특징으로 하는 웨이퍼 정렬 방법.2. The method of claim 1, wherein the reference image is the same size as the semiconductor elements formed on the wafer or smaller than the semiconductor elements. 제1항에 있어서, 상기 웨이퍼의 정렬은 상기 방향으로 상기 거리만큼 상기 척을 이동시킴으로써 이루어지는 것을 특징으로 하는 웨이퍼 정렬 방법.2. The method of claim 1, wherein alignment of the wafer is accomplished by moving the chuck by the distance in the direction. 제1 웨이퍼를 척 상에 로드하는 단계;
상기 척의 상부에 배치되는 프로브 카드와 상기 제1 웨이퍼 사이의 정렬을 수행하는 단계;
상기 제1 웨이퍼로부터 제2 웨이퍼의 정렬을 위한 기준 이미지를 획득하는 단계;
상기 제1 웨이퍼를 상기 프로브 카드를 접속시켜 상기 제1 웨이퍼에 대한 전기적인 검사를 수행하는 단계;
상기 제1 웨이퍼를 상기 척으로부터 언로드하고 상기 제2 웨이퍼를 상기 척 상에 로드하는 단계;
상기 기준 이미지의 중심점과 대응하는 위치에서 상기 제2 웨이퍼로부터 상기 기준 이미지보다 작은 크기를 갖는 정렬 이미지를 획득하는 단계;
상기 기준 이미지에서 상기 정렬 이미지에 대응하는 정렬 영역을 검출하는 단계;
상기 기준 이미지의 중심점으로부터 상기 정렬 영역의 중심점까지의 거리와 방향에 기초하여 상기 제2 웨이퍼를 정렬하는 단계; 및
상기 제2 웨이퍼를 상기 프로브 카드를 접속시켜 상기 제2 웨이퍼에 대한 전기적인 검사를 수행하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.Loading a first wafer onto the chuck;
Performing alignment between the first wafer and a probe card disposed on top of the chuck;
Obtaining a reference image for alignment of a second wafer from the first wafer;
Connecting the first wafer to the probe card to perform electrical inspection of the first wafer;
Unloading the first wafer from the chuck and loading the second wafer onto the chuck;
Obtaining an alignment image having a size smaller than the reference image from the second wafer at a position corresponding to a center point of the reference image;
Detecting an alignment area corresponding to the alignment image in the reference image;
Aligning the second wafer based on a distance and a direction from a center point of the reference image to a center point of the alignment area; And
And performing electrical inspection of the second wafer by connecting the second wafer to the probe card. 제7항에 있어서, 상기 기준 이미지를 획득하는 단계는,
정렬 카메라를 기 설정된 정렬 좌표 상으로 이동시키는 단계;
상기 정렬 카메라 아래에 위치된 상기 제1 웨이퍼의 제1 영역에 대한 제1 이미지를 획득하는 단계;
상기 정렬 카메라를 상기 제1 영역 주위의 제2 영역들로 순차적으로 이동시키면서 상기 제2 영역들에 대한 제2 이미지들을 획득하는 단계; 및
상기 제1 이미지와 상기 제2 이미지들을 병합하여 상기 기준 이미지를 생성하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.8. The method of claim 7, wherein obtaining the reference image comprises:
Moving an alignment camera on a predetermined alignment coordinate;
Obtaining a first image for a first region of the first wafer positioned below the alignment camera;
Acquiring second images for the second areas while sequentially moving the alignment camera to second areas around the first area; And
And merging the first image and the second images to generate the reference image. 제7항에 있어서, 상기 기준 이미지는 상기 제1 및 제2 웨이퍼들 상에 형성된 반도체 소자들과 같거나 상기 반도체 소자들보다 작은 크기를 갖는 것을 특징으로 하는 웨이퍼 검사 방법.8. The method of claim 7, wherein the reference image is the same size as or smaller than the semiconductor elements formed on the first and second wafers.
KR1020170100948A 2017-08-09 2017-08-09 Wafer alignment method and wafer inspection method using the same KR20190016695A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170100948A KR20190016695A (en) 2017-08-09 2017-08-09 Wafer alignment method and wafer inspection method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170100948A KR20190016695A (en) 2017-08-09 2017-08-09 Wafer alignment method and wafer inspection method using the same

Publications (1)

Publication Number Publication Date
KR20190016695A true KR20190016695A (en) 2019-02-19

Family

ID=65528798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170100948A KR20190016695A (en) 2017-08-09 2017-08-09 Wafer alignment method and wafer inspection method using the same

Country Status (1)

Country Link
KR (1) KR20190016695A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113206031A (en) * 2021-07-05 2021-08-03 宁波润华全芯微电子设备有限公司 Automatic wafer positioning teaching system and method
KR20210112735A (en) 2020-03-06 2021-09-15 세메스 주식회사 Probe station
US20220005721A1 (en) * 2020-07-02 2022-01-06 Mpi Corporation Method of aligning wafer
KR20220039420A (en) 2020-09-22 2022-03-29 세메스 주식회사 Probe station
US20220206058A1 (en) * 2019-05-28 2022-06-30 Tokyo Electron Limited Transport system, inspection system, and inspection method
CN116013819A (en) * 2023-02-24 2023-04-25 长春光华微电子设备工程中心有限公司 Information calibration method for TAIKO wafer transmission

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170000127A (en) 2015-06-23 2017-01-02 세메스 주식회사 Method of aligning wafer in probe station

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170000127A (en) 2015-06-23 2017-01-02 세메스 주식회사 Method of aligning wafer in probe station

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220206058A1 (en) * 2019-05-28 2022-06-30 Tokyo Electron Limited Transport system, inspection system, and inspection method
KR20210112735A (en) 2020-03-06 2021-09-15 세메스 주식회사 Probe station
US20220005721A1 (en) * 2020-07-02 2022-01-06 Mpi Corporation Method of aligning wafer
KR20220039420A (en) 2020-09-22 2022-03-29 세메스 주식회사 Probe station
CN113206031A (en) * 2021-07-05 2021-08-03 宁波润华全芯微电子设备有限公司 Automatic wafer positioning teaching system and method
CN116013819A (en) * 2023-02-24 2023-04-25 长春光华微电子设备工程中心有限公司 Information calibration method for TAIKO wafer transmission
CN116013819B (en) * 2023-02-24 2023-07-04 长春光华微电子设备工程中心有限公司 Information calibration method for TAIKO wafer transmission

Similar Documents

Publication Publication Date Title
KR20190016695A (en) Wafer alignment method and wafer inspection method using the same
KR20190067105A (en) Teaching method
CN110168712B (en) Test model for measuring transfer position in semiconductor or display system field and precise transfer measurement method
CN111742399B (en) Contact precision assurance method, contact precision assurance mechanism, and inspection apparatus
US7265536B2 (en) Procedure for reproduction of a calibration position of an aligned and afterwards displaced calibration substrate in a probe station
US10269111B2 (en) Method of inspecting semiconductor wafer, an inspection system for performing the same, and a method of fabricating semiconductor device using the same
CN111554591A (en) Semiconductor chip processing apparatus
KR102189285B1 (en) Method of obtaining location information of dies
KR20170032602A (en) Defect imaging apparatus for imaging defects, Defect inspection system having the same and method of inspecting defects using the same inspection system
KR102430478B1 (en) Method of inspecting a wafer
KR101746292B1 (en) Method of aligning probe card
KR102496148B1 (en) Method for semiconductor wafer inspection and system thereof
KR20170000127A (en) Method of aligning wafer in probe station
KR20210035745A (en) Control method for inspection device and inspection device
KR20120129302A (en) Wafer defect high speed inspection apparatus
KR102534369B1 (en) Apparatus for testing probe station
KR102446956B1 (en) Method of detecting image noise of camera
CN111863646A (en) Method for detecting defects of semiconductor device
KR101496059B1 (en) Method of obtaining location information of dies
US6936386B2 (en) Reticle alignment procedure
KR101561786B1 (en) Method of aligning a wafer image and method of inspecting a wafer
JPS60120519A (en) Photomask automatic defect inspection device
KR20180036195A (en) Method of forming a wafer map
US20170018068A1 (en) Probe device
JP2023152601A (en) Inspection method and inspection device