KR20050068978A - Wafer align method using digital image - Google Patents
Wafer align method using digital image Download PDFInfo
- Publication number
- KR20050068978A KR20050068978A KR1020030100796A KR20030100796A KR20050068978A KR 20050068978 A KR20050068978 A KR 20050068978A KR 1020030100796 A KR1020030100796 A KR 1020030100796A KR 20030100796 A KR20030100796 A KR 20030100796A KR 20050068978 A KR20050068978 A KR 20050068978A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- digital image
- stage
- digital
- alignment
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
Abstract
본 발명은 웨이퍼 얼라인 방법에 관한 것으로, 더욱 상세하게는 사전 준비된 기준 웨이퍼의 디지털 이미지와 오리엔트 챔버내로 이송되어 웨이퍼스테이지에 로딩되는 공정 웨이퍼를 촬영하여 얻어지는 디지털이미지를 비교하여 웨이퍼를 얼라인하는 디지털 이미지를 이용한 웨이퍼 얼라인 방법에 관한 것이다.The present invention relates to a wafer alignment method, and more particularly, to digitally align wafers by comparing a digital image of a pre-prepared reference wafer with a digital image obtained by photographing a process wafer transferred into an orient chamber and loaded on a wafer stage. It relates to a wafer alignment method using an image.
이를 실현하기 위한 본 발명은 상하좌우로의 이동 및 회전 가능한 웨이퍼스테이지가 구비된 오리엔트 챔버내에서 상기 웨이퍼스테이지와 기준 웨이퍼를 정렬시키는 정렬단계, 상기 기준 웨이퍼를 디지털 영상장치를 이용하여 디지털이미지화하는 기준 웨이퍼 디지털영상화단계, 상기 웨이퍼스테이지에 실제 공정에 사용되는 공정 웨이퍼가 로딩되어 디지털 영상화되는 공정 웨이퍼 디지털 영상화단계, 상기 기준 웨이퍼의 디지털 이미지와 상기 공정 웨이퍼의 디지털 이미지의 위치오차량을 연산하는 연산단계, 상기 연산단계에서 연산된 위치오차량만큼 상기 웨이퍼스테이지를 제어하여 교정하는 교정단계를 포함하여 이루어지는 것을 특징으로 하는 디지털 이미지를 이용한 웨이퍼 얼라인 방법을 제공하여 디지털 이미지를 이용하여 단순하고 저렴하면서도 신속하고 정확하게 웨이퍼 얼라인이 수행가능한 발명임.The present invention for realizing this is an alignment step of aligning the wafer stage and the reference wafer in an orient chamber equipped with a movable and movable wafer stage up, down, left, and right, and reference for digitally imaging the reference wafer using a digital imaging apparatus. Wafer digital imaging step, Process wafer digital imaging step in which the process wafer used in the actual process is loaded onto the wafer stage and digitally imaged, Computation step of calculating the positional error of the digital image of the reference wafer and the digital image of the process wafer And a calibration step of controlling and correcting the wafer stage by the position error amount calculated in the calculation step. While being possible fast and accurate wafer alignment is performed invention.
Description
본 발명은 웨이퍼 얼라인 방법에 관한 것으로, 더욱 상세하게는 사전 준비된 기준 웨이퍼의 디지털 이미지와 오리엔트 챔버내로 이송되어 웨이퍼스테이지에 로딩되는 공정 웨이퍼를 촬영하여 얻어지는 디지털이미지의 위치정보를 비교 연산하여 공정 웨이퍼의 위치오차량을 산출하고 웨이퍼스테이지를 제어하여 얼라인을 수행하는 디지털 이미지를 이용한 웨이퍼 얼라인 방법에 관한 것이다.The present invention relates to a wafer alignment method, and more particularly, a process wafer by comparing and calculating position information of a digital image obtained by photographing a process wafer that is transferred to an orient chamber and loaded into a wafer stage. It relates to a wafer alignment method using a digital image for calculating the positional error of the and control the wafer stage.
일반적으로 반도체 제조공정에 있어서, 카세트에 적치되어 있는 반도체 웨이퍼를 소정의 위치로 운반할 경우에는 그 웨이퍼가 반드시 일정한 방향으로 얼라인(정렬)되어 있어야 한다. In general, in the semiconductor manufacturing process, when the semiconductor wafer stored in the cassette is transported to a predetermined position, the wafer must be aligned (aligned) in a certain direction.
이는 반도체 웨이퍼의 결정이 일정한 방향으로 성장되어 있으며, 각 제조공정마다 웨이퍼가 결정 성장 방향에 대해 일정하게 얼라인된 것으로 간주하고 작업하기 때문이다.This is because the crystals of the semiconductor wafer are grown in a certain direction, and the wafers are regarded as constantly aligned with respect to the crystal growth direction in each manufacturing process.
따라서 상기 반도체 웨이퍼는 로봇과 같은 이송수단으로 이송되기 전에 그 반도체 웨이퍼의 위치를 검출하여 얼라인시키는 공정을 거쳐야 한다.Therefore, the semiconductor wafer must go through a process of detecting and aligning the position of the semiconductor wafer before being transferred to a transfer means such as a robot.
도 1은 종래의 위치 검출에 따른 웨이퍼 얼라인장치를 나타낸 것으로써, 종래의 장치는 반도체 웨이퍼(30)(이하, 웨이퍼라 약칭함)위치를 검출하기 위해 3개이 CCD(charge coupled device)센서(11,12,13) 및 그에 대응하는 광원을 구비하여서, 상기 웨이퍼(30)를 얼라이너(40)상에 안착시켜 회전시키면서 그 위치를 감지하는 방법을 사용하였다. FIG. 1 shows a wafer alignment apparatus according to a conventional position detection. In the conventional apparatus, three CCD (charge coupled device) sensors (hereinafter, referred to as a wafer) are used to detect the position of the semiconductor wafer 30 (hereinafter, abbreviated as wafer). 11, 12, and 13 and a corresponding light source, the wafer 30 is mounted on the aligner 40 and rotated to sense its position.
이들 3개의 CCD센서(11,12,13) 중 하나는 웨이퍼(30)의 기준점, 즉 웨이퍼의 결정 성장 방향을 표시해 놓은 마크부(31)를 인식하기 위한 기준점 인식용 센서(11)이고, 나머지 둘은 X-Y축 평면 상에서 웨이퍼(30)의 실제중심이 상기 얼라이너(40)의 중심축으로부터 틀어진 위치 편차량을 감지하기 위한 X축 편차량 인식용 센서(12) 및 Y축 편차량 인식용 센서(13)이다. One of these three CCD sensors 11, 12, 13 is a reference point sensor 11 for recognizing the reference point of the wafer 30, that is, the mark portion 31 indicating the crystal growth direction of the wafer. Two are the X-axis deviation detection sensor 12 and the Y-axis deviation detection sensor for detecting the position deviation amount of the center of the wafer 30 is deviated from the center axis of the aligner 40 on the XY axis plane (13).
이와 같은 구성으로 웨이퍼(30)의 위치를 감지하기 위해서는, 소정 액추에이터(50)로 웨이퍼(30)를 회전시키면서 상기 센서들(11,12,13)로 하여금 광원(21,22,23)으로부터 수광되는 광량의 변화를 감지하여 각각에 분담된 위치데이타를 수집하게 한다. In order to sense the position of the wafer 30 in this configuration, the sensors 11, 12, 13 receive light from the light sources 21, 22, 23 while rotating the wafer 30 with a predetermined actuator 50. It detects the change in the amount of light to be collected and collects the location data allocated to each.
즉, 상기 기준점 인식용 센서(11)는 웨이퍼(30)의 마크부(31) 위치를 검출하게 되고, 상기 X-T축 편차량 인식용 센서(12,13)는 각각 X축과 Y축방향으로 웨이퍼(30)가 틀어진 편차량을 검출한다. That is, the reference point sensor 11 detects the position of the mark portion 31 of the wafer 30, and the XT axis deviation sensor 12 and 13 detect the wafer in the X-axis and Y-axis directions, respectively. (30) detects an incorrect amount of deviation.
이때의 검출방식은, 웨이퍼(30)가 소정 액추에이터(50)와 얼라이너(40)에 의해 회전됨에 따라 상기 센서(11,12,13)에 맺히는 웨이퍼(30)의 그림자 길이가 가변됨으로써 그 센서(11,12,13)에 수광되는 광량이 변화하는 것을 측정하는 방식으로 수행된다. At this time, the detection method is a sensor 30 by varying the shadow length of the wafer 30 formed on the sensors 11, 12, 13 as the wafer 30 is rotated by the predetermined actuator 50 and the aligner 40. It is carried out in such a manner as to measure the change in the amount of light received at (11, 12, 13).
이와 같이 검출된 신호를 가지고 웨이퍼(30)의 위치를 얼라인시키는데, 먼저 상기 기준점 인식용 센서(11)에 의해 검출된 마크부(31)를 원하는 방향으로 돌려 놓은 후, 상기 X-Y축 편차량 인식용 센서(12,13)에 의해 검출된 편차량 값을 웨이퍼(30) 이송용 로봇(도시되지 않음)에 전송한다.The position of the wafer 30 is aligned with the detected signal. First, the mark portion 31 detected by the reference point sensor 11 is turned in a desired direction, and then the XY axis deviation amount is recognized. The deviation amount value detected by the sensors 12 and 13 is transmitted to a robot (not shown) for transferring the wafer 30.
그러면 상기 웨이퍼(30) 이송용 로봇이 편차량을 감안하여, 상기 웨이퍼(30)를 픽업할 때 웨이퍼(30)의 실제 중심을 픽업할 수 있도록 그 값만큼 틀어서 가져가게 된다.Then, when the robot for transporting the wafer 30 picks up the amount of deviation, the robot for transporting the wafer 30 is twisted by the value so as to pick up the actual center of the wafer 30.
그럼데, 상술한 바와 같은 종래기술에 따른 반도체 웨이퍼 얼라인방법에 의하면, 적어도 3개의 CCD센서 및 광원을 사용하여야 하며 각 센서마다 인터페이스를 위한 보드를 각각 설치하여야 한다. However, according to the semiconductor wafer alignment method according to the prior art as described above, at least three CCD sensors and light sources should be used, and boards for the interface should be provided for each sensor.
이는 장치구성을 복잡하게 하고 처리속도를 느리게 하는 원인이 될 뿐만 아니라, 장치구성에 비용이 많이드는 문제점이 있다.This not only causes the device configuration to be complicated and slows down the processing speed, but also causes a problem in that the device configuration is expensive.
따라서 본 발명은 종래의 CCD 방식의 위치 검출에 따른 웨이퍼 얼라인장치의 문제점을 개선하여 오리엔트 챔버내의 웨이퍼스테이지에 로딩되는 공정 웨이퍼를 디지털 영상장치로 촬영하여 얻어지는 디지털 이미지를 사전에 준비된 기준 웨이퍼의 디지털 이미지와 비교연산하여 위치오차량을 산출하고 그 오차량만큼 웨이퍼스테이지를 제어하여 공정 웨이퍼의 얼라인을 수행하는 디지털 이미지를 이용한 웨이퍼 얼라인 방법을 제공하고자 함에 그 목적이 있다. Accordingly, the present invention improves the problem of the wafer alignment device according to the position detection of the conventional CCD method, so that the digital image obtained by photographing the process wafer loaded on the wafer stage in the orient chamber with the digital imaging device is prepared in advance. It is an object of the present invention to provide a wafer alignment method using a digital image which calculates a position error by comparing with an image and controls the wafer stage by the error amount to align the process wafer.
상기한 목적을 달성하기 위한 본 발명은 웨이퍼가 이송되어 지지되며 상기 웨이퍼가 일정방향으로 얼라인되도록 상하좌우로의 이동 및 회전 가능한 웨이퍼스테이지가 구비된 오리엔트 챔버내에서 상기 웨이퍼스테이지와 기준 웨이퍼를 정렬시키는 정렬단계, 상기 정렬단계에서 정렬된 기준 웨이퍼를 디지털 영상장치를 이용하여 디지털이미지화하는 기준 웨이퍼 디지털영상화단계, 상기 오리엔트 챔버내의 상기 웨이퍼스테이지에 실제 공정에 사용되는 공정 웨이퍼가 로딩되어 상기 디지털 영상장치에 의해 디지털 영상화되는 공정 웨이퍼 디지털 영상화단계, 상기 기준 웨이퍼의 디지털 이미지와 상기 공정 웨이퍼의 디지털 이미지를 비교하여 상기 공정 웨이퍼의 위치오차량을 연산하는 연산단계, 상기 연산단계에서 연산된 위치오차량만큼 상기 웨이퍼스테이지를 제어하여 상기 이송웨이퍼의 위치를 교정하는 교정단계를 포함하여 이루어지는 것을 특징으로 한다.In order to achieve the above object, the present invention aligns the wafer stage and the reference wafer in an orient chamber having a wafer stage which can be moved and supported, and which can be aligned in a predetermined direction. A reference wafer digital imaging step of digitally imaging the reference wafers aligned in the alignment step using a digital imaging device, and a process wafer used for an actual process is loaded on the wafer stage in the orient chamber to the digital imaging device. Digital imaging of the process wafer by the digital imaging step, a step of calculating the position error of the process wafer by comparing the digital image of the reference wafer and the digital image of the process wafer, as much as the position error calculated in the operation step remind It characterized in that it comprises a calibration step of controlling the wafer stage to correct the position of the transfer wafer.
이하 본 발명의 일실시예에 따른 디지털 이미지를 이용한 웨이퍼 얼라인 방법에 대해 상세히 설명한다.Hereinafter, a wafer alignment method using a digital image according to an embodiment of the present invention will be described in detail.
도 2는 본 발명의 일실시예에 따른 디지털 이미지를 이용한 웨이퍼 얼라인 방법을 나타낸 도면이며, 도 3은 본 발명의 일실시예에 따른 디지털 이미지를 이용한 웨이퍼 얼라인 방법에 의한 기준 웨이퍼의 디지털 이미지와 공정 웨이퍼의 디지털 이미지가 얼라인 되는 방법을 나타낸 도면이고, 도 4는 본 발명의 일실시예에 따른 디지털 이미지를 이용한 웨이퍼 얼라인 방법의 흐름도이다.2 is a view showing a wafer alignment method using a digital image according to an embodiment of the present invention, Figure 3 is a digital image of a reference wafer by the wafer alignment method using a digital image according to an embodiment of the present invention And a method for aligning a digital image of a process wafer, and FIG. 4 is a flowchart of a wafer aligning method using a digital image according to an embodiment of the present invention.
본 발명의 일실시예에 따른 제1단계는 웨이퍼스테이지(60)와 기준 웨이퍼(30)를 정렬시키는 정렬단계(110)이다.The first step according to an embodiment of the present invention is an alignment step 110 for aligning the wafer stage 60 and the reference wafer 30.
이를 위하여 먼저 웨이퍼(30, 30')가 이송되어 지지되며 일정방향으로 얼라인되도록 상하좌우로의 이동 및 회전 가능한 웨이퍼스테이지(60)가 구비된 오리엔트 챔버(100)와 웨이퍼스테이지(60)에 로딩되는 웨이퍼(30, 30')를 촬영하는 디지털 영상장치(70)가 구비된다.To this end, the wafers 30 and 30 'are first transported and supported and loaded in the orient chamber 100 and the wafer stage 60, which are provided with a wafer stage 60 that can be moved up, down, left and right and aligned in a predetermined direction. There is provided a digital imaging device 70 for photographing the wafers 30 and 30 '.
이에 제1단계는 최초 웨이퍼스테이지(60)에는 기준이 되는 디지털 이미지의 촬영을 위한 기준 웨이퍼(30)가 웨이퍼스테이지(60)에 로딩되고 실제 공정에서의 웨이퍼 얼라인 방향에 맞추어 웨이퍼 칼리브레이션 툴(wafer calibration tool) 등을 사용하여 웨이퍼스테이지(60)와 기준 웨이퍼(30)를 얼라인 하는 정렬단계(110)이다.In the first step, the wafer wafer 60 is loaded with a reference wafer 30 for photographing a digital image, which is a reference, in the wafer stage 60, and the wafer calibration tool (wafer) is aligned with the wafer alignment direction in the actual process. Alignment step 110 of aligning the wafer stage 60 and the reference wafer 30 using a calibration tool).
다음 제2단계는 상기 제1단계에서 정렬된 기준 웨이퍼(30)를 디지털 영상장치(70)를 이용하여 디지털 이미지화하는 기준 웨이퍼 디지털영상화단계(120)이다.The next second step is the reference wafer digital imaging step 120 for digitally imaging the reference wafer 30 aligned in the first step by using the digital imaging device 70.
이에 본 발명의 일실시예에서는 오리엔트 챔버(100)의 상측으로 웨이퍼스테이지(60)에 로딩된 웨이퍼(30, 30')를 촬영가능하도록 디지털 영상장치(70)가 설치되어 있으며 이를 이용하여 기준 웨이퍼(30)를 촬영하여 디지털 이미지(31)를 생성하는 것이다.Accordingly, in one embodiment of the present invention, the digital imaging device 70 is installed to photograph the wafers 30 and 30 'loaded on the wafer stage 60 above the orient chamber 100. Photograph 30 to generate the digital image 31.
또한, 엣지 오퍼레이터(edge operator) 등을 이용하여 기준 웨이퍼(30)의 디지털 이미지(31)는 그 엣지부를 명확하게 부각시킨다.Further, the digital image 31 of the reference wafer 30 highlights the edge portion clearly using an edge operator or the like.
다음 제3단계는 상기 제2단계에서 디지털 이미지화된 기준 웨이퍼(30)는 웨이퍼스테이지(60)에서 언로딩시키고 실제공정에서 사용되는 공정 웨이퍼(30')를 웨이퍼스테이지(60)에 로딩하여 상기 제2단계에서와 같이 디지털 영상장치(70)로 공정 웨이퍼(30')를 촬영하여 디지털 이미지(31')를 생성하는 것이 공정 웨이퍼 디지털영상화단계(130)이다.Next, in the third step, the reference wafer 30 digitally imaged in the second step is unloaded from the wafer stage 60, and the process wafer 30 'used in the actual process is loaded onto the wafer stage 60. As in step 2, the process wafer digital imaging step 130 generates a digital image 31 'by capturing the process wafer 30' with the digital imaging apparatus 70.
또한, 엣지 오퍼레이터(edge operator) 등을 이용하여 공정 웨이퍼(30')의 디지털 이미지(31')는 그 엣지부를 명확하게 부각시킨다.Further, the digital image 31 'of the process wafer 30', using an edge operator or the like, clearly highlights the edge portion thereof.
다음 제4단계는 상기 제2단계 및 상기 제3단계에서 얻어지는 기준 웨이퍼(30)의 디지털 이미지(31)와 공정 웨이퍼(30')의 디지털 이미지(31')를 연산부(80)로 입력시킨 후 상호 비교 연산하여 도 3에 도시된 바와 같이 공정 웨이퍼(30') 위치오차량을 산출하는 연산단계(140)이다.The fourth step is to input the digital image 31 of the reference wafer 30 and the digital image 31 'of the process wafer 30' obtained in the second and third steps into the calculation unit 80. Computation operation 140 is performed to calculate the position error amount of the process wafer 30 'as shown in FIG.
다음 제5단계는 상기 제4단계에서 얻어진 공정 웨이퍼(30')의 위치오차량을 웨이퍼스테이지(60)의 제어부(90)에 입력하여 그 위치오차량만큼 웨이퍼스테이지(60)를 상하좌우 또는 회전시켜 공정 웨이퍼(30')를 기준 웨이퍼(30)의 위치, 방향과 일치시키는 교정단계(150)이다.In the fifth step, the position error amount of the process wafer 30 'obtained in the fourth step is input to the controller 90 of the wafer stage 60, and the wafer stage 60 is rotated up, down, left, right or right by the position error amount. By adjusting the process wafer 30 'to match the position and orientation of the reference wafer 30, the calibration process 150 is performed.
이상과 같이 본 발명의 일실시예에 의한 디지털 이미지를 이용한 웨이퍼 얼라인 방법은 제5단계인 교정단계를 거친 후에도 공정 웨이퍼를 언로딩하여 다음 공정으로 이송시키지 않고 재차 디지털 영상장치를 이용하여 디지털 이미지화한 후에 다시 기준 웨이퍼의 디지털 이미지와 비교하여 위치오차량이 발견되지 않을시에 다음 공정으로 이송시키는 검사단계를 추가하는 것도 가능하다.As described above, the wafer alignment method using the digital image according to an embodiment of the present invention does not unload the process wafer even after the fifth step of the calibration step and transfers the image to the next process without using the digital imaging device. It is then possible to add an inspection step to transfer to the next process when the position error is not found again compared with the digital image of the reference wafer.
상기한 바와같이 본 발명은 기준 웨이퍼를 이용한 디지털 이미지와 실제 반도체 제조공정에 투입되는 공정 웨이퍼의 디지털 이미지의 위치오차량을 연산하여 웨이퍼 스테이지의 제어부에 그 위치오차량을 입력하여 공정 웨이퍼의 얼라인이 수행되므로 장치구성이 복잡하여 비용이 많이들고 처리속도가 느린 CCD 방식의 웨이퍼 얼라인 방법에 비해 단순하고 저렴하면서도 신속하고 정확하게 웨이퍼 얼라인이 수행된다는 장점이 있다.As described above, the present invention calculates the position error amount of the digital image of the reference wafer and the digital image of the process wafer which is put into the actual semiconductor manufacturing process, and inputs the position error amount to the controller of the wafer stage to align the process wafer. Since the device configuration is complicated, the wafer alignment is simple, inexpensive, and quick and accurate compared to the wafer alignment method of the CCD method, which is expensive and has a low processing speed.
도 1은 종래기술에 의한 위치 검출에 따른 웨이퍼 얼라인장치에 관한 도면,1 is a view of a wafer alignment apparatus according to a position detection according to the prior art,
도 2는 본 발명의 일실시예에 따른 디지털 이미지를 이용한 웨이퍼 얼라인 방법을 나타낸 도면,2 illustrates a wafer alignment method using a digital image according to an embodiment of the present invention;
도 3은 본 발명의 일실시예에 따른 디지털 이미지를 이용한 웨이퍼 얼라인 방법을 나타낸 도면,3 is a view showing a wafer alignment method using a digital image according to an embodiment of the present invention;
도 4는 본 발명의 일실시예에 따른 디지털 이미지를 이용한 웨이퍼 얼라인 방법의 흐름도이다.4 is a flowchart illustrating a wafer alignment method using a digital image according to an embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
30, 30' : 웨이퍼 60 : 웨이퍼스테이지30, 30 ': wafer 60: wafer stage
70 : 디지털 영상장치 80 : 연산부70: digital imaging device 80: arithmetic unit
90 : 제어부 100 : 오리엔트 챔버90 control unit 100 orient chamber
110 : 정렬단계 110: sorting step
120 : 기준 웨이퍼 디지털영상화단계120: reference wafer digital imaging step
130 : 공정 웨이퍼 디지털영상화단계130: process wafer digital imaging step
140 : 연산단계 150 : 교정단계140: operation step 150: calibration step
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030100796A KR100573471B1 (en) | 2003-12-30 | 2003-12-30 | Wafer align method using digital image |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030100796A KR100573471B1 (en) | 2003-12-30 | 2003-12-30 | Wafer align method using digital image |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050068978A true KR20050068978A (en) | 2005-07-05 |
| KR100573471B1 KR100573471B1 (en) | 2006-04-24 |
Family
ID=37259451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030100796A KR100573471B1 (en) | 2003-12-30 | 2003-12-30 | Wafer align method using digital image |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100573471B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100936506B1 (en) * | 2008-12-24 | 2010-01-13 | 주식회사 엠에스비전 | Wafer location error indicating system and method of the same of |
| KR101015598B1 (en) * | 2008-12-18 | 2011-02-17 | 세크론 주식회사 | Method of adjusting a position of a wafer and method of separating a semiconductor chip using the same |
| KR101682468B1 (en) * | 2015-11-13 | 2016-12-05 | 주식회사 이오테크닉스 | Method for alignment of wafer and aligning equipment using of it |
| KR20190046121A (en) * | 2017-10-25 | 2019-05-07 | 삼성전자주식회사 | Wafer position inspecting apparatus |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104396003B (en) * | 2012-05-02 | 2019-05-17 | 盛美半导体设备（上海）有限公司 | Position of silicon wafer detection device and method |
-
2003
- 2003-12-30 KR KR1020030100796A patent/KR100573471B1/en not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101015598B1 (en) * | 2008-12-18 | 2011-02-17 | 세크론 주식회사 | Method of adjusting a position of a wafer and method of separating a semiconductor chip using the same |
| KR100936506B1 (en) * | 2008-12-24 | 2010-01-13 | 주식회사 엠에스비전 | Wafer location error indicating system and method of the same of |
| KR101682468B1 (en) * | 2015-11-13 | 2016-12-05 | 주식회사 이오테크닉스 | Method for alignment of wafer and aligning equipment using of it |
| WO2017082496A1 (en) * | 2015-11-13 | 2017-05-18 | 주식회사 이오테크닉스 | Wafer alignment method and alignment equipment using same |
| CN108292623A (en) * | 2015-11-13 | 2018-07-17 | Eo科技股份有限公司 | Wafer alignment method and the aligning equipment for using this method |
| TWI646622B (en) * | 2015-11-13 | 2019-01-01 | 南韓商Ｅｏ科技股份有限公司 | Method for alignment of wafer and aligning equipment using of it |
| KR20190046121A (en) * | 2017-10-25 | 2019-05-07 | 삼성전자주식회사 | Wafer position inspecting apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100573471B1 (en) | 2006-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100772843B1 (en) | Apparatus and method to align wafer | |
| JP2002246447A (en) | Dislocation detecting device for object to be processed, processing system and dislocation detecting method | |
| US8600150B2 (en) | Wafer aligning apparatus and related method | |
| KR20100016329A (en) | Processing device, processing method, method of recognizing processing target body, and storage medium | |
| TWI775198B (en) | Manufacturing apparatus of semiconductor device and manufacturing method of semiconductor device | |
| US7747343B2 (en) | Substrate processing apparatus and substrate housing method | |
| JP4289961B2 (en) | Positioning device | |
| US20040150823A1 (en) | Exposure apparatus and aligning method | |
| KR100573471B1 (en) | Wafer align method using digital image | |
| KR100865720B1 (en) | Apparatus and method for treating substrate | |
| JP4357619B2 (en) | Multi-chamber system | |
| JP2002280440A (en) | Method for automatically controlling positional correction of rotary stage in inspection instrument | |
| JPH07221010A (en) | Alignment method, and alignment equipment using the same | |
| KR20110122447A (en) | Method for aligning semiconductor wafer | |
| JP2009184069A (en) | Wafer carrying device and method of adjusting the same | |
| US7873206B2 (en) | Registration detection system | |
| JP2000021769A (en) | Aligning method and apparatus | |
| KR100411617B1 (en) | Semiconductor wafer align system | |
| JP5409080B2 (en) | Method for estimating center position of disk-shaped member and image processing apparatus | |
| KR100718973B1 (en) | A inspecting apparatus and a inspecting method for a semi-conductor chip bonder | |
| KR101341379B1 (en) | Continuous flying vision aligh system | |
| WO2024075818A1 (en) | Robot system, aligner, and alignment method for semiconductor substrate | |
| JP2008260599A (en) | Method for adjusting conveying face of semiconductor wafer conveying system, semiconductor wafer conveying system using it, and semiconductor manufacturing device | |
| KR100271361B1 (en) | Apparatus and method for aligning wafer | |
| CN108986167B (en) | Correction method of crystal setting equipment and crystal setting equipment using same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |