KR20190034653A - 마스크 일체형 표면 보호 테이프 - Google Patents

마스크 일체형 표면 보호 테이프 Download PDF

Info

Publication number
KR20190034653A
KR20190034653A KR1020197006604A KR20197006604A KR20190034653A KR 20190034653 A KR20190034653 A KR 20190034653A KR 1020197006604 A KR1020197006604 A KR 1020197006604A KR 20197006604 A KR20197006604 A KR 20197006604A KR 20190034653 A KR20190034653 A KR 20190034653A
Authority
KR
South Korea
Prior art keywords
mask
mask material
material layer
wafer
base film
Prior art date
Application number
KR1020197006604A
Other languages
English (en)
Other versions
KR102188284B1 (ko
Inventor
유스케 고토
히로토키 요코이
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20190034653A publication Critical patent/KR20190034653A/ko
Application granted granted Critical
Publication of KR102188284B1 publication Critical patent/KR102188284B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29—Laminated material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/414—Additional features of adhesives in the form of films or foils characterized by the presence of essential components presence of a copolymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2423/00—Presence of polyolefin
    • C09J2423/04—Presence of homo or copolymers of ethene
    • C09J2423/046—Presence of homo or copolymers of ethene in the substrate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2431/00—Presence of polyvinyl acetate
    • C09J2431/006—Presence of polyvinyl acetate in the substrate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00—Presence of (meth)acrylic polymer
    • C09J2433/006—Presence of (meth)acrylic polymer in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Laser Beam Processing (AREA)

Abstract

플라즈마 다이싱 방식용으로서, 박막화의 정도가 큰 이면 연삭 공정에서의 반도체 웨이퍼의 패턴면의 보호성, 표면 보호 테이프의 기재 필름으로부터의 마스크재층의 박리성이 우수하고, 점착물질 잔존이 적고, 불량 칩의 발생이 적은 마스크 일체형 표면 보호 테이프를 제공한다. 또, 포토리소그래피 프로세스가 불필요한 마스크 일체형 표면 보호 테이프를 제공한다.

Description

마스크 일체형 표면 보호 테이프
본 발명은, 마스크 일체형 표면 보호 테이프에 관한 것이다.
최근의 반도체 칩의 박막화·소칩화로의 진화는 눈부시고, 특히, 메모리 카드나 스마트 카드와 같은 반도체 IC 칩이 내장된 IC 카드에서는 박막화가 요구되고, 또, LED·LCD 구동용 디바이스 등에서는 소칩화가 요구되고 있다. 향후 이들의 수요가 증가함에 따라 반도체 칩의 박막화·소칩화의 요구는 한층 더 높아질 것이라 생각된다.
이들 반도체 칩은, 반도체 웨이퍼를 백그라인드 공정이나 에칭 공정 등에 있어서 소정 두께로 박막화한 후, 다이싱 공정을 거쳐 개개의 칩으로 분할하는 것에 의해 얻어진다. 이 다이싱 공정에 있어서는, 다이싱 블레이드에 의해 절단되는 블레이드 다이싱 방식이 이용되어 왔다. 블레이드 다이싱 방식에서는 절단시에 블레이드에 의한 절삭 저항이 반도체 웨이퍼에 직접 가해진다. 이 때문에, 이 절삭 저항에 의해서 반도체 칩에 미소한 결락(치핑)이 발생하는 일이 있다. 치핑 발생은 반도체 칩의 외관을 해칠 뿐만 아니라, 경우에 따라서는 항절 강도 부족에 의한 픽업시의 칩 파손을 초래하고, 칩 상의 회로 패턴까지 파손할 가능성이 있다. 또, 블레이드에 의한 물리적인 다이싱 공정에서는, 칩끼리의 간격인 커프(Kerf)(스크라이브 라인, 스트리트라고도 한다)의 폭을 두께가 있는 블레이드폭보다도 협소화할 수가 없다. 그 결과, 한 장의 웨이퍼로부터 취할 수 있는 칩의 수(수율)는 적어진다. 또 웨이퍼의 가공 시간이 긴 것도 문제였다.
블레이드 다이싱 방식 이외에도 다이싱 공정에는 여러가지 방식이 이용되고 있다.
예를 들면, 웨이퍼를 박막화한 후에 다이싱을 행하는 어려움을 감안하여, 먼저 소정의 두께 분만큼 웨이퍼에 홈을 형성해 두고, 그 후에 연삭 가공을 행해 박막화와 칩으로의 개편화(個片化)를 동시에 행하는 DBG(선다이싱) 방식이 있다. 이 방식에 의하면, 커프 폭은 블레이드 다이싱 공정과 마찬가지이지만, 칩의 항절 강도가 올라가 칩의 파손을 억제할 수 있다고 하는 이점이 있다.
또, 다이싱을 레이저로 행하는 레이저 다이싱 방식이 있다.
레이저 다이싱 방식에 의하면 커프 폭을 좁게 할 수 있고, 또 드라이 프로세스로 되는 이점도 있다. 그렇지만, 레이저에 의한 절단시의 승화물로 웨이퍼 표면이 더러워진다고 하는 부적당함이 있고, 소정의 액상 보호재로 웨이퍼 표면을 보호하는 전처리를 필요로 하는 경우가 있다. 또, 드라이 프로세스라고 해도 완전한 드라이 프로세스를 실현하는 데는 이르지 못했다. 또한, 레이저 다이싱 방식은 블레이드 다이싱 방식보다도 처리 속도를 고속화할 수 있다. 그렇지만, 1라인씩 가공하는 것에는 변함이 없고, 극소 칩의 제조에는 그 나름대로 시간이 걸린다.
또, 다이싱을 수압으로 행하는 워터 제트 방식 등의 웨트 프로세스를 이용하는 방식도 있다.
이 방식에서는, MEMS 디바이스나 CMOS 센서 등 표면 오염을 고도로 억제할 필요가 있는 재료에 있어서 문제가 일어날 가능성이 있다. 또, 커프 폭의 협소화에는 제약이 있고, 얻어지는 칩의 수율도 낮은 것으로 된다.
또, 웨이퍼의 두께 방향으로 레이저에 의해 개질층을 형성하고, 익스팬드(expand)해서 분단하고 개편화하는 스텔스 다이싱 방식도 알려져 있다.
이 방식은, 커프 폭을 제로로 할 수 있고, 드라이로 가공할 수 있다는 이점이 있다. 그렇지만, 개질층 형성시의 열 이력에 의해 칩 항절 강도가 저하하는 경향이 있고, 또, 익스팬드해서 분단할 때에 실리콘 찌꺼기가 발생하는 경우가 있다. 또, 인접 칩과의 부딪힘이 항절 강도 부족을 일으킬 가능성이 있다.
또, 스텔스 다이싱과 선다이싱을 합친 방식으로서, 박막화 전에 먼저 소정의 두께 분만큼 개질층을 형성해 두고, 그 후에 이면으로부터 연삭 가공을 행해 박막화와 칩으로의 개편화를 동시에 행하는 협스크라이브폭 대응 칩 개편화 방식이 있다.
이 기술은, 상기 프로세스의 단점을 개선한 것이며, 웨이퍼 이면 연삭 가공중에 응력으로 실리콘의 개질층이 벽개(劈開)하고 개편화하기 때문에, 커프 폭이 제로이며 칩수율은 높고, 항절 강도도 올라간다고 하는 이점이 있다. 그렇지만, 이면 연삭 가공중에 개편화되기 때문에, 칩 단면이 인접 칩과 부딪쳐서 칩 모서리가 결락하는 현상이 보이는 경우가 있다.
이것에 더하여, 플라즈마 다이싱 방식이 있다(예를 들면, 특허 문헌 1 참조).
플라즈마 다이싱 방식은, 마스크로 덮여 있지 않은 개소를 플라즈마에 의해 선택적으로 에칭함으로써, 반도체 웨이퍼를 분할하는 방법이다. 이 다이싱 방법을 이용하면, 선택적으로 칩의 분단이 가능하고, 스크라이브 라인이 구부러져 있어도 문제없이 분단할 수 있다. 또, 에칭 레이트가 매우 높은 것으로 인해 근래에는 칩의 분단에 최적인 프로세스의 하나로 여겨져 왔다.
플라즈마 다이싱 방식에서는, 육불화황(SF6)이나 사불화탄소(CF4) 등, 웨이퍼와의 반응성이 매우 높은 불소계의 가스를 플라즈마 발생용 가스로서 이용하고 있고, 그 높은 에칭 레이트로 인해, 에칭하지 않는 면에 대해 마스크에 의한 보호가 필수이며, 사전에 마스크 형성이 필요하게 된다.
이 마스크 형성에는, 특허 문헌 1에 기재된 바와 같이, 웨이퍼의 표면에 레지스트를 도포한 후, 스트리트에 상당하는 부분을 포토리소그래피 프로세스에서 제거해서 마스크로 하는 기술이 일반적으로 이용되어 왔다. 그 때문에, 종래는 플라즈마 다이싱 설비 이외의 포토리소 공정 설비가 필요했다.
또, 플라즈마 에칭 후에 마스크(레지스트 막)가 남은 상태이기 때문에, 마스크 제거를 위해서 대량의 용제를 이용할 필요가 있고, 그것으로도 마스크를 완전히 제거할 수 없는 일도 있으며, 불량 칩이 생기는 경우가 있었다. 또, 레지스트에 의한 마스킹 공정을 거치기 때문에, 전체의 처리 프로세스가 길어진다고 하는 부적당함도 있었다.
일본공개특허공보 특개2007－19385호
상기와 같은 종래 기술에서는, 칩 코스트가 상승한다고 하는 문제가 있고, 코스트 억제 등의 관점으로부터 특별히 다른 수단이 요구되게 되었다.
또, 반도체 칩의 두께는, 근래 더욱더 얇아지는 경향에 있으며, 반도체 웨이퍼 이면을 이와 같이 얇게 이면 연삭한 경우에서도, 반도체 웨이퍼의 패턴면에 양호하게 밀착해서 패턴면을 효과적으로 보호할 필요가 있다.
게다가, 마스크 일체형 표면 보호 테이프에서는, 반도체 웨이퍼의 이면 연삭 후에, 마스크 일체형 표면 보호 테이프로부터 마스크재(층)만을 반도체 웨이퍼의 패턴면 상에 남기기 위해서, 점착제층과 마스크재층 사이에서 박리하기 때문에, 이 박리가 용이하고, 또한 점착물질 잔존(糊殘) 없이 박리할 수 없으면 안 된다. 종래 기술에서는, 박리 공정에 있어서의 점착제층과 마스크재층의 박리를 용이하게 하기 위해서, 점착제층 또는 마스크재층의 고탄성화나 밀착력을 저하시키는 등, 적당히 조정할 필요가 생기고 있었다.
상기의 박리에서는, 마스크재층을 웨이퍼 표면에 간단히 노출시킬 수 있는 것이 필요하며, SF6 플라즈마에 의해서 웨이퍼를 칩으로 보다 확실하게, 고정밀도로 다이싱할 필요가 있다. 또 플라즈마 다이싱 후(웨이퍼의 분할 후)에 있어서는 O2 플라즈마에 의해서 마스크재층의 마스크재를 보다 확실하게 제거하고, 불량 칩의 발생을 고도로 억제할 필요가 있다.
그렇지만, 상기의 박리 공정에 있어서, 점착제층 또는 마스크재층을 고탄성화하면, 반도체 웨이퍼 상에 형성된 회로 패턴의 요철이 큰 경우, 충분히 밀착할 수 없고, 이면 연삭시에 실리콘의 연삭 찌꺼기를 포함한 연삭수가 마스크재 일체형 표면 보호 테이프와 반도체 웨이퍼와의 틈새로부터 비집고 들어가 반도체 웨이퍼 회로면을 오염시키는, 이른바 시페이지(seepage) 등의 원인으로 될 가능성이 있다. 또, 마스크재층의 밀착력을 저하시켜 점착층과의 박리를 용이하게 한 경우, 반도체 웨이퍼와 마스크재와의 밀착력도 저하해 버려, 시페이지가 발생해 버릴 가능성이 높다.
따라서, 본 발명은, 플라즈마 다이싱 방식용으로서, 박막화의 정도가 큰 이면 연삭 공정에서의 반도체 웨이퍼의 패턴면의 보호성, 표면 보호 테이프의 기재(基材) 필름으로부터의 마스크재층의 박리성이 우수하고, 점착물질 잔존이 적고, 불량 칩의 발생이 적은 마스크 일체형 표면 보호 테이프를 제공하는 것을 과제로 한다. 또, 포토리소그래피 프로세스가 불필요한 마스크 일체형 표면 보호 테이프를 제공하는 것을 과제로 한다.
이것에 더하여, 이와 같이 해서, 불량 칩의 발생을 고도로 억제하고, 또한 생산성이 높고, 가공 프로세스가 짧고, 저렴하게 반도체 칩을 제조할 수 있는 것이 가능한 마스크 일체형 표면 보호 테이프를 제공하는 것을 과제로 한다.
즉, 본 발명에 의하면 이하의 수단이 제공된다.
[1] 하기 공정 (a)∼(d)를 포함하는 반도체 칩의 제조에 이용되는 마스크 일체형 표면 보호 테이프로서, 기재 필름과, 상기 기재 필름 상에 마련된 마스크재층을 가지고, 상기 마스크재층을 박리한 면의 상기 기재 필름의 습윤 장력(濡張力)이 20.0mN/m 이상, 48.0mN/m 이하로서, JIS　B0601에 준거해서 측정했을 때의, 상기 마스크재층을 박리한 면의 상기 기재 필름의 표면 거칠기 Ra가 0.05㎛ 이상, 2.0㎛ 이하의 범위인 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
(a) 마스크 일체형 표면 보호 테이프를 반도체 웨이퍼의 패턴면 측에 첩합(貼合)한 상태에서, 그 반도체 웨이퍼의 이면을 연삭하고, 연삭한 반도체 웨이퍼의 이면에 웨이퍼 고정 테이프를 첩합하고, 링 프레임으로 지지 고정하는 공정,
(b) 상기 마스크 일체형 표면 보호 테이프의 기재 필름을 박리해서 상기 마스크재층을 표면에 노출시킨 후, 그 마스크재층 중 반도체 웨이퍼의 스트리트에 상당하는 부분을 레이저에 의해 절단해서 반도체 웨이퍼의 스트리트를 개구하는 공정,
(c) SF6 플라즈마에 의해 반도체 웨이퍼를 상기 스트리트에서 분단해서 반도체 칩으로 개편화하는 플라즈마 다이싱 공정, 및,
(d) O2 플라즈마에 의해 상기 마스크재층을 제거하는 애싱 공정
[2] 상기 마스크 일체형 표면 보호 테이프의 마스크재가 방사선 경화형인 것을 특징으로 하는 [1]에 기재된 마스크 일체형 표면 보호 테이프.
[3] 상기 마스크재층의 순수(純水)에 대한 접촉각이, 85° 이상, 150° 이하인 것을 특징으로 하는 [1] 또는 [2]에 기재된 마스크 일체형 표면 보호 테이프.
[4] 상기 마스크재층의 저장 탄성률이, 23℃에서 2.0×104Pa 이상, 1.2×105Pa 이하인 것을 특징으로 하는 [1] 내지 [3] 중 어느 한 항에 기재된 마스크 일체형 표면 보호 테이프.
[5] 상기 마스크재층의 저장 탄성률이, 50℃에서 1.0×104Pa 이상, 1.0×105Pa 이하인 것을 특징으로 하는 [1] 내지 [4] 중 어느 한 항에 기재된 마스크 일체형 표면 보호 테이프.
[6] 상기 기재 필름의 영률이, 2.0×107Pa 이상, 7.0×109Pa 이하인 것을 특징으로 하는 [1] 내지 [5] 중 어느 한 항에 기재된 마스크 일체형 표면 보호 테이프.
[7] 상기 기재 필름의 마스크재층과는 반대측 면의 융점이, 80℃ 이상, 120℃ 이하인 것을 특징으로 하는 [1] 내지 [6] 중 어느 한 항에 기재된 마스크 일체형 표면 보호 테이프.
[8] 상기 마스크재층과 상기 기재 필름층과의 밀착력이 0.01N/25mm 이상, 0.5N/25mm 이하인 것을 특징으로 하는 [1] 내지 [7] 중 어느 한 항에 기재된 마스크 일체형 표면 보호 테이프.
[9] 상기 마스크 일체형 표면 보호 테이프의 마스크재층의 두께가, 반도체 웨이퍼의 패턴 요철보다 큰 것을 특징으로 하는 [1] 내지 [8] 중 어느 한 항에 기재된 마스크 일체형 표면 보호 테이프.
[10] 상기 마스크 일체형 표면 보호 테이프를 첩합하는 반도체 웨이퍼의 패턴면의 요철이 10㎛ 이상에서 사용되는, [1] 내지 [9] 중 어느 한 항에 기재된 마스크 일체형 표면 보호 테이프.
본 발명에 의해, 플라즈마 다이싱 방식용으로서, 박막화의 정도가 큰 이면 연삭 공정에서의 반도체 웨이퍼의 패턴면의 보호성, 기재 필름으로부터의 마스크재층의 박리성이 우수하고, 점착물질 잔존이 적고, 불량 칩의 발생이 적은 마스크 일체형 표면 보호 테이프를 제공하는 것이 가능해졌다. 또, 본 발명에 의해, 포토리소그래피 프로세스가 불필요한 마스크 일체형 표면 보호 테이프를 제공하는 것이 가능해졌다.
이것에 더하여, 이와 같이 해서, 불량 칩의 발생을 고도로 억제하고, 또한 생산성이 높고, 가공 프로세스가 짧고, 저렴하게 반도체 칩을 제조할 수 있는 것이 가능한 마스크 일체형 표면 보호 테이프를 제공하는 것이 가능해졌다.
본 발명의 상기 및 다른 특징과 이점은, 적당히 첨부 도면을 참조해서, 하기의 기재로부터 보다 명확해질 것이다.
도 1은, 본 발명의 마스크 일체형 표면 보호 테이프의 모식적인 개략 단면도이다.
도 2a∼도 2c는, 본 발명의 마스크 일체형 표면 보호 테이프를 사용하는 반도체 웨이퍼에의 표면 보호 테이프 첩합까지의 공정을 설명하는 개략 단면도이다. 분도(分圖) 2a는 패턴면을 가지는 반도체 웨이퍼를 나타내고, 분도 2b는 마스크 일체형 표면 보호 테이프를 첩합하는 공정을 나타내고, 분도 2c는 마스크 일체형 표면 보호 테이프를 첩합한 반도체 웨이퍼를 나타낸다.
도 3a∼도 3c는, 본 발명의 마스크 일체형 표면 보호 테이프를 사용하는 반도체 웨이퍼의 박막화와 고정까지의 공정을 설명하는 개략 단면도이다. 분도 3a는 반도체 웨이퍼의 박막화 처리를 나타내고, 분도 3b는 웨이퍼 고정 테이프를 첩합하는 공정을 나타내고, 분도 3c는 반도체 웨이퍼를 링 프레임에 고정한 상태를 나타낸다.
도 4a∼도 4c는, 본 발명의 마스크 일체형 표면 보호 테이프를 사용하는 마스크 형성까지의 공정을 설명하는 개략 단면도이다. 분도 4a는 마스크 일체형 표면 보호 테이프로부터 마스크재층을 남기고 기재 필름을 떼어내는 공정을 나타내고, 분도 4b는 마스크 일체형 표면 보호 테이프의 마스크재층이 드러나게 된 상태를 나타내고, 분도 4c는 레이저로 스트리트에 상당하는 마스크재층을 절제하는 공정을 나타낸다.
도 5a∼도 5c는, 본 발명의 마스크 일체형 표면 보호 테이프를 사용하는 플라즈마 다이싱과 플라즈마 애싱의 공정을 설명하는 개략 단면도이다. 분도 5a는 플라즈마 다이싱을 행하는 공정을 나타내고, 분도 5b는 칩으로 개편화된 상태를 나타내고, 분도 5c는 플라즈마 애싱을 행하는 공정을 나타낸다.
도 6a 및 도 6b는, 본 발명의 마스크 일체형 표면 보호 테이프를 사용하는 칩을 픽업하기까지의 공정을 설명하는 개략 단면도이다. 분도 6a는 마스크재층이 제거된 상태를 나타내고, 분도 6b는 칩을 픽업하는 공정을 나타낸다.
본 발명의 마스크 일체형 표면 보호 테이프는, 반도체 웨이퍼를 플라즈마 다이싱에 의해 분할, 개별화해서 반도체 칩을 얻는 방법에 이용된다.
이하에 설명하는 바와 같이, 본 발명의 마스크 일체형 표면 보호 테이프를 이용하는 것에 의해, 플라즈마 다이싱 공정에 앞서는 포토리소그래피 프로세스가 불필요해지고, 반도체 칩 내지는 반도체 제품의 제조 코스트를 대폭 억제할 수가 있다.
본 발명의 마스크 일체형 표면 보호 테이프(3)는, 도 1에 나타내는 바와 같이, 기재 필름(3a) 상에 마스크재층(3b)을 적층하고, 양층이 점착에 의해 일체화된 것이다. 이 마스크재층(3b)은, 후술하는 바와 같이 방사선 경화형 마스크재층인 것이 바람직하다.
본 발명의 마스크 일체형 표면 보호 테이프는, 다이싱 방식이, 상기와 같이, 플라즈마 다이싱 방식에 사용되는 것, 즉, 플라즈마 다이싱 방식용의 마스크 일체형 표면 보호 테이프이다.
보다 구체적으로는, 반도체 웨이퍼로부터 반도체 칩을 얻음에 있어서, 플라즈마 다이싱에 의해 웨이퍼를 분할, 개별화하는 공정을 포함하는 반도체 칩의 제조에서 사용된다.
게다가, 상기와 같이, 포토리소그래피 프로세스가 불필요한 마스크 일체형 표면 보호 테이프이다.
본 발명의 마스크 일체형 표면 보호 테이프는, 반도체 웨이퍼의 가공에 이용되고, 반도체 웨이퍼의 이면 연삭시에, 패턴면(표면)을 보호하기 위해서, 당해 패턴면에 첩합해서 이용된다.
이하, 본 발명의 마스크 일체형 표면 보호 테이프를, 반도체 칩의 제조 공정 (반도체 웨이퍼의 가공 공정)과 함께, 상세하게 설명한다.
본 발명의 마스크 일체형 표면 보호 테이프는, 더욱더 바람직하게는, 적어도 하기 공정 (a)∼(d)를 포함하는 반도체 칩의 제조에 이용된다.
즉, 본 발명의 마스크 일체형 표면 보호 테이프는, 하기 공정 (a)∼(d)를 포함하는 반도체 칩의 제조용의 마스크 일체형 표면 보호 테이프이다.
[공정 (a)∼(d)]
(a) 마스크 일체형 표면 보호 테이프를 반도체 웨이퍼의 패턴면 측에 첩합한 상태에서, 그 반도체 웨이퍼의 이면을 연삭하고, 연삭한 반도체 웨이퍼의 이면에 웨이퍼 고정 테이프를 첩합하고, 링 프레임으로 지지 고정하는 공정,
(b) 상기 마스크 일체형 표면 보호 테이프의 기재 필름을 박리해서 상기 마스크재층을 표면에 노출시킨 후, 그 마스크재층 중 반도체 웨이퍼의 스트리트에 상당하는 부분을 레이저에 의해 절단해서 반도체 웨이퍼의 스트리트를 개구하는 공정,
(c) SF6 플라즈마에 의해 반도체 웨이퍼를 상기 스트리트에서 분단해서 반도체 칩으로 개편화하는 플라즈마 다이싱 공정, 및,
(d) O2 플라즈마에 의해 상기 마스크재층을 제거하는 애싱 공정
본 발명의 마스크 일체형 표면 보호 테이프가 적용되는 상기 반도체 칩의 제조 방법은, 상기 공정 (d) 후, 하기 공정 (e)를 포함하는 것이 바람직하다. 또 하기 공정 (e)를 포함하는 경우, 이 공정 (e) 후에, 하기 공정 (f)를 더 포함하는 것이 바람직하다.
(e) 웨이퍼 고정 테이프로부터 반도체 칩을 픽업하는 공정
(f) 픽업한 반도체 칩을 다이본딩 공정으로 이행하는 공정
본 발명의 마스크 일체형 표면 보호 테이프의 경우, 상기 공정 (b)에 있어서, 방사선을 조사하지 않고, 상기 마스크 일체형 표면 보호 테이프로부터 상기 기재 필름을 박리해서 마스크재층을 표면에 노출시키는 공정을 포함한다.
이하에, 본 발명의 마스크 일체형 표면 보호 테이프가 사용되는 용도로서의 반도체 칩의 제조 방법에 적용되는 공정 (a)∼(d)를 포함해서, 상세하게 설명한다.
본 발명의 마스크 일체형 표면 보호 테이프를 이용한 반도체 칩의 제조 방법(이하, 단지 「본 발명이 적용되는 제조 방법」이라고 한다. )에 대해서, 그 바람직한 실시 형태를, 도면을 참조해서 이하에 설명하겠지만, 본 발명은, 본 발명에서 규정되는 것 이외는 하기 실시 형태에 한정되는 것은 아니다. 또, 각 도면에 나타내어지는 형태는, 본 발명의 이해를 용이하게 하기 위한 모식도이며, 각 부재의 사이즈, 두께, 내지는 상대적인 대소 관계 등은 설명의 편의상 대소를 바꾸고 있는 경우가 있으며, 실제 관계를 그대로 나타내는 것은 아니다. 또, 본 발명에서 규정하는 사항 이외는 이들 도면에 나타내어진 외형, 형상에 한정되는 것도 아니다.
또한, 하기의 실시 형태에 이용하는 장치 및 재료 등은, 특별히 언급이 없는 한, 종래부터 반도체 웨이퍼의 가공에 이용되고 있는 통상의 장치 및 재료 등을 사용할 수 있고, 그 사용 조건도 통상의 사용 방법의 범위 내에서 목적에 따라 적당히 설정, 호적화할 수가 있다. 또, 각 실시 형태에서 공통되는 재질, 구조, 방법, 효과 등에 대해서는 중복 기재를 생략한다.
본 발명의 마스크 일체형 표면 보호 테이프가 적용되는 제조 방법을 도 2a∼도 6b를 참조해서 설명한다.
반도체 웨이퍼(1)는, 그 표면(S)에 반도체 소자의 회로 등이 형성된 패턴면(2)을 가지고 있다(도 2a 참조). 이 패턴면(2)에는, 기재 필름(3a)에 마스크재층(3b)을 마련한 본 발명의 마스크 일체형 표면 보호 테이프(3)를 도 2b의 화살표 방향으로 첩합하고(도 2b 참조), 패턴면(2)이 본 발명의 마스크 일체형 표면 보호 테이프(3)로 피복된 반도체 웨이퍼(1)를 얻는다(도 2c 참조).
다음에, 반도체 웨이퍼(1)의 이면(B)을 도 3a의 화살표와 같이 웨이퍼 연삭 장치(M1)로 연삭하여, 반도체 웨이퍼(1)의 두께를 얇게 한다(도 3a 참조). 그 연삭 한 이면(B)에는 웨이퍼 고정 테이프(4)를 도 3b의 화살표 방향으로 첩합해서(도 3b 참조), 링 프레임(F)에 지지 고정한다(도 3c 참조).
반도체 웨이퍼(1)로부터 마스크 일체형 표면 보호 테이프(3)의 기재 필름(3a)을 박리함과 함께 그 마스크재층(3b)은 반도체 웨이퍼(1)에 남기고(도 4a 참조), 마스크재층(3b)을 드러낸다(도 4b 참조). 그리고, 표면(S) 측으로부터 패턴면(2)에 격자모양 등으로 적당히 형성된 복수의 스트리트(도시하지 않음)에 대해서 CO2 레이저(L)를 조사해서, 마스크재층(3b)의 스트리트에 상당하는 부분을 제거하고, 반도체 웨이퍼의 스트리트를 개구한다(도 4c 참조).
다음에, 표면(S) 측으로부터 SF6 가스의 플라즈마(P1)에 의한 처리를 행하고 스트리트 부분에서 드러나게 된 반도체 웨이퍼(1)를 에칭하고(도 5a 참조), 개개의 칩(7)으로 분할해서 개편화한다(도 5b 참조). 그 다음에 O2 가스의 플라즈마(P2)에 의해서 애싱을 행하고(도 5c 참조), 표면(S)에 남은 마스크재층(3b)을 없앤다(도 6a 참조). 그리고 마지막으로 개편화된 칩(7)을 핀(M2)에 의해 쳐 올리고 컬렉트(M3)에 의해 흡착해서 도 6b의 화살표 방향으로 픽업한다(도 6b 참조). 도 5a 및 도 5c의 화살표는, 각 플라즈마 조사의 방향을 나타낸다.
여기서, SF6 가스를 이용한 반도체 웨이퍼의 Si의 에칭 프로세스는 BOSCH 프로세스라고도 불리며, 노출된 Si와, SF6을 플라즈마화해서 생성한 F원자를 반응시키고, 사불화규소(SiF4)로서 제거하는 것이며, 리액티브 이온 에칭(RIE)이라고도 불린다. 한편, O2 플라즈마에 의한 제거는, 반도체 제조 프로세스중에서는 플라즈마 클리너로서도 이용되는 방법으로 애싱(회화(灰化))이라고도 불리며, 대(對)유기물 제거 수법의 하나이다. 반도체 디바이스 표면에 남은 유기물 잔사를 클리닝하기 위해서 행해진다.
다음에, 마스크 일체형 표면 보호 테이프(3)에서 사용하는 재료 및 상기 공정에서 사용하는 재료에 대해서 설명한다.
또한, 마스크 일체형 표면 보호 테이프(3)에서 사용하는 재료 이외에 상기 공정에서 사용하는 재료는, 하기에 설명하는 것에 한정되는 것은 아니다.
반도체 웨이퍼(1)는, 한 면(片面)에 반도체 소자의 회로 등이 형성된 패턴면(2)을 가지는 실리콘 웨이퍼 등이며, 패턴면(2)은, 반도체 소자의 회로 등이 형성된 면으로서, 평면시에 있어서 스트리트를 가진다.
본 발명의 마스크 일체형 표면 보호 테이프(3)는, 기재 필름(3a) 상에 마스크재층(3b)이 마련된 구성을 가지고, 패턴면(2)에 형성된 반도체 소자를 보호하는 기능을 가진다. 즉, 후공정의 웨이퍼 박막화 공정(이면 연삭 공정)에서는 패턴면(2)에서 반도체 웨이퍼(1)를 지지해서 웨이퍼의 이면이 연삭되기 때문에, 마스크 일체형 표면 보호 테이프(3)는 이 연삭시의 부하에 견딜 필요가 있다. 그 때문에, 마스크 일체형 표면 보호 테이프(3)는 단순한 레지스트막 등과는 달리, 패턴면에 형성되는 소자를 피복할 만큼의 두께가 있어, 그 압압 저항은 낮고, 또 연삭시의 더스트나 연삭수 등의 침입이 일어나지 않도록 소자를 밀착할 수 있을 만큼의 밀착성이 높은 것이다.
본 발명의 마스크 일체형 표면 보호 테이프(3) 중 기재 필름(3a)은, 마스크재층(3b)을 박리한 면의 습윤 장력이 20.0mN/m 이상, 48.0mN/m 이하인 것을 특징으로 하고 있다. 상기 「습윤 장력」이란, 단위면적 당의 표면 자유 에너지를 의미한다. 그 「습윤 장력」은 표면 장력 판정 시약{예를 들면, 텐션 체커액(상품명：카스가 덴키 가부시키가이샤(春日電機(株))사제)}에 의해 측정할 수가 있다. 또, 그 「습윤 장력」 시험의 규격은 「JIS K6768(플라스틱-필름 및 시트-습윤 장력 시험법)」이다.
기재 필름(3a)의 마스크재층(3b)을 박리한 면의 습윤 장력이 상기 범위에 있음으로써, 본 발명의 마스크 일체형 표면 보호 테이프(3)는, 기재 필름으로부터 마스크재층을 용이하게 박리할 수가 있다. 이 관점으로부터, 기재 필름(3a)의 마스크재층(3b)을 박리한 면의 습윤 장력은, 20.0mN/m 이상, 48.0mN/m 이하이며, 22.6mN/m 이상, 45.0mN/m 이하인 것이 바람직하고, 25.4mN/m 이상, 44.0mN/m 이하인 것이 보다 바람직하다.
상기의 습윤 장력이 너무 작으면, 마스크 일체형 표면 보호 테이프(3)를 반도체 웨이퍼(1)에 첩부(貼付)하는 장치 내에서 기재 필름(3a)의 마스크재층(3b)이 박리해 버릴 가능성이 있다. 한편, 상기의 습윤 장력이 너무 크면, 기재 필름(3a)과 마스크재층(3b)의 밀착력이 너무 높아져, 박리하지 않고 마스크재만을 웨이퍼면 상에 노출시키는 것이 곤란해진다.
또, 본 발명의 마스크 일체형 표면 보호 테이프(3)는, JIS　B0601에 준거해서 측정했을 때의, 기재 필름(3a)의 마스크재층(3b)을 박리한 면의 표면 거칠기 Ra가 0.05㎛ 이상, 2.0㎛ 이하인 것을 특징으로 하고 있다. 표면 거칠기 Ra가 2.0㎛보다 큰 경우, 기재 필름(3a)과 마스크재층(3b)의 접촉 면적이 증가함으로써 밀착력이 너무 높아져, 박리가 곤란해진다. 거꾸로 표면 거칠기 Ra가 0.05㎛ 미만인 경우, 기재 필름(3a)과 마스크재층(3b)의 박리성은 향상하지만, 전술한 대로 테이프를 첩합하는 장치 내나, 연삭중에 기재 필름(3a)과 마스크재층(3b)이 박리해 버려, 웨이퍼가 파손될 가능성이 있다. 이 관점으로부터, 상기 표면 거칠기 Ra는, 0.07㎛ 이상, 1.8㎛ 이하인 것이 바람직하고, 0.09㎛ 이상, 1.7㎛ 이하인 것이 보다 바람직하고, 0.11㎛ 이상, 1.6㎛ 이하인 것이 특히 바람직하다.
또한, 본 발명에서 말하는 표면 거칠기 Ra란, 텐코르(Tencor)제의 P－10(상품명)에 의해 기재 필름 표면의 거칠기를 측정해서 산출되는 평균 거칠기를 말한다.
본 발명의 마스크 일체형 표면 보호 테이프(3)는, 기재 필름(3a)의 마스크재층(3b)을 박리한 면이 상기의 습윤 장력 및 표면 거칠기의 양쪽의 조건을 충족시키는 것을 특징으로 한다. 「기재 필름(3a)의 마스크재층(3b)을 박리한 면」이란, 본 발명의 마스크 일체형 표면 보호 테이프에 있어서, 마스크재층(3b)을 박리한 후의, 기재 필름(3a)의 마스크재층(3b)과의 대향면을 의미한다. 상기의 습윤 장력 및 표면 거칠기의 한쪽이 아니라 양쪽의 조건을 충족시키는 것에 의해, 마스크재의 선택을 대폭 넓힐 수가 있다. 기재 필름의 표면 거칠기가 상기의 조건을 충족시킴으로써, 기재 필름과 마스크재와의 접지 면적을 물리적으로 줄일 수 있고, 표면에 큰 패턴 요철을 가지는 반도체 웨이퍼에도 충분히 밀착 가능한 부드러운 마스크재를 선택할 수가 있다.
또, 기재 필름의 습윤 장력이 상기의 조건을 충족시킴으로써, 반도체 웨이퍼의 표면에 코팅되어 있는 재료와 상성(相性)이 좋은, 화학적으로 극성이 높은 마스크재를 적용해도 용이하게 박리가 가능해진다. 즉, 기재 필름이 양쪽의 조건을 충족시키는 것에 의해, 반도체 웨이퍼의 표면에 충분히 밀착할 수 있는 마스크재를 선택할 수 있고, 연삭 후는, 물리적으로 또한 화학적으로 기재 필름만을 용이하게 박리할 수 있게 되어, 웨이퍼의 패턴면의 보호성과 박리성을 양립할 수 있게 된다.
또, 기재 필름(3a)의 영률은, 2.0×107Pa 이상, 7.0×109Pa 이하인 것이 바람직하고, 2.5×107Pa 이상, 6.0×109Pa 이하인 것이 보다 바람직하다. 기재 필름의 영률이 이러한 범위 내에 있음으로써, 마스크 일체형 표면 보호 테이프(3)가, 연삭시에 적당한 쿠션성을 가질 수 있어, 웨이퍼의 파손을 대폭 억제할 수 있게 된다.
기재 필름(3a)은 플라스틱이나 고무 등으로 이루어지고, 예를 들면 폴리에틸렌, 폴리프로필렌, 에틸렌-프로필렌 공중합체 등의 폴리올레핀 수지, 폴리부텐-1, 폴리-4－메틸펜텐-1, 에틸렌-초산 비닐 공중합체, 에틸렌-아크릴산 공중합체, 아이오노머 등의 α－올레핀의 단독 중합체 또는 공중합체, 혹은 이들의 혼합물, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트, 폴리페닐렌 설파이드, 폴리에테르 이미드, 폴리이미드, 폴리카보네이트, 폴리메틸 메타크릴레이트, 폴리우레탄, 스티렌－에틸렌－부텐－ 혹은 펜텐계 공중합체 등의 단체 혹은 2종 이상을 혼합시킨 것, 또 이들에 이들 이외의 수지나 충전재, 첨가제 등이 배합된 수지 조성물을 그 재질로서 들 수 있으며, 요구 특성에 따라 임의로 선택할 수가 있다.
기재 필름(3a)은 폴리올레핀 수지로 이루어지는 층을 가지는 것이 바람직하다. 이 경우에 있어서, 기재 필름(3a)은 폴리올레핀 수지층으로 이루어지는 단층이라도 좋고, 폴리올레핀 수지층과 다른 수지층으로 이루어지는 2층 또는 그 이상의 복층 구조이더라도 좋다. 또, 저밀도 폴리에틸렌과 에틸렌 초산 비닐 공중합체의 적층체나, 폴리프로필렌과 폴리에틸렌 테레프탈레이트의 적층체, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트는 호적한 재질의 하나이다.
기재 필름(3a)이 단층 또는 그 이상의 복층 구조인 경우, 기재 필름의 마스크재층과는 반대측 면에 배치하는 수지의 융점은, 80℃ 이상, 120℃ 이하의 범위가 바람직하고, 90℃ 이상, 110℃ 이하의 범위인 것이 보다 바람직하다. 이러한 융점의 범위에 있는 수지를 배치함으로써, 박리 필름을 확실하게 히트 실할 수 있고, 용이하게 박리하는 것이 가능해진다.
이들 기재 필름(3a)은, 일반적인 압출법을 이용해서 제조할 수 있다. 기재 필름(3a)을 갖가지 수지를 적층해서 얻는 경우에는, 공압출법, 라미네이트법 등으로 제조된다. 이때, 통상의 라미네이트 필름의 제법에 있어서 보통 행해지고 있는 바와 같이, 수지와 수지 사이에 접착제층을 마련해도 좋다. 이와 같은 기재 필름(3a)의 두께는, 강·신도 특성, 방사선 투과성의 관점으로부터 20∼200㎛가 바람직하다.
마스크재층(3b)은, 패턴면에 형성되는 소자의 요철을 흡수해서 패턴면과의 밀착성을 높이고, 패턴면을 보호하는 역할을 담당한다. 마스크 일체형 표면 보호 테이프를 웨이퍼 박막화 공정의 부하에 견디는 것으로 하기 위해서, 마스크재층(3b)은, 웨이퍼 박막화 공정에 있어서는 기재 필름(3a)과의 밀착성이 높은 것이 바람직하다. 한편, 웨이퍼 박막화 공정 후에 있어서는, 기재 필름(3a)으로부터 박리 되기 때문에, 밀착성은 낮은 것이 바람직하다(박리성이 높은 것이 바람직하다). 이러한 특성을 보다 높은 레벨로 실현하기 위해서, 본 발명의 마스크재 일체형 표면 보호 테이프의 마스크재층(3b)의 마스크재는 점착성을 가지고 있고, 방사선 경화형인 것이 바람직하다. 마스크재를 방사선 경화형으로 하는 것에 의해, 방사선 조사에 의해서 기재 필름(3a)과 마스크재층(3b)의 밀착력이 감소하기 때문에, 마스크재층(3b)을 기재 필름(3a)로부터 간단히 박리하는 것이 가능해진다.
또한, 본 발명에 있어서 「방사선」이란 자외선과 같은 광선이나 전자선과 같은 전리성 방사선의 쌍방을 포함하는 의미로 이용한다. 본 발명에서는, 방사선은 자외선이 바람직하다.
본 발명의 마스크 일체형 표면 보호 테이프에 있어서, 마스크재층(3b)은 (메타)아크릴계 공중합체를 함유한다. 여기서, 마스크재층(3b)이 (메타)아크릴계 공중합체를 함유한다는 것은, (메타)아크릴계 공중합체가 후술하는 경화제와 반응한 상태로 존재하는 형태를 포함하는 의미이다.
여기서, (메타)아크릴계와 같이, 「(메타)」의 괄호 부분은, 이것이 있어도 없어도 좋은 것을 의미하며, 예를 들면, (메타)아크릴계는, 아크릴계, 메타크릴계 혹은 이들을 포함하는 경우의 어느 것이라도 상관없다.
본 발명에 있어서 (메타)아크릴계 공중합체란, 예를 들면 (메타)아크릴산 에스테르를 구성 성분으로서 가지는 공중합체, 혹은 이들 공중합체의 혼합물 등을 들 수 있다.
이들 중합체의 질량 평균 분자량은, 통상은 30만∼100만 정도이다.
상기 (메타)아크릴계 공중합체의 전(全)모노머 성분 중, (메타)아크릴산 에스테르 성분의 비율은 70몰% 이상이 바람직하고, 80몰% 이상이 보다 바람직하며, 90몰% 이상이 더욱더 바람직하다. 또, (메타)아크릴계 공중합체의 전모노머 성분 중, (메타)아크릴산 에스테르 성분의 비율이 100몰%가 아닌 경우, 잔부(殘部)의 모노머 성분은 (메타)아크릴로일기를 중합성 기로서 중합한 형태로 존재하는 모노머 성분[(메타)아크릴산 등]인 것이 바람직하다.
또, (메타)아크릴계 공중합체의 전모노머 성분 중, 후술하는 경화제와 반응하는 관능기(예를 들면 히드록시기)를 가지는 (메타)아크릴산 에스테르 성분의 비율은, 1몰% 이상이 바람직하고, 2몰% 이상이 보다 바람직하며, 5몰% 이상이 보다 바람직하고, 10몰% 이상이 보다 바람직하다. 또 해당 (메타)아크릴산 에스테르 성분의 비율은 35몰% 이하가 바람직하고, 25몰% 이하가 보다 바람직하다.
상기 (메타)아크릴산 에스테르 성분은, (메타)아크릴산 알킬에스테르(알킬(메타)아크릴레이트라고도 한다)이더라도 좋다. 이 경우, (메타)아크릴산 알킬에스테르를 구성하는 알킬기의 탄소 수는, 1∼20이 바람직하고, 1∼15가 보다 바람직하며, 1∼12가 더욱더 바람직하다.
마스크재층(3b) 중의 (메타)아크릴계 공중합체의 함유량(경화제와 반응하기 전의 상태로 환산한 함유량)은 80질량% 이상이 바람직하고, 90질량% 이상이 보다 바람직하고, 95∼99.9질량%가 보다 바람직하다.
마스크재층(3b)이 방사선 경화형 점착제로 구성되는 경우, 아크릴계 점착제와 방사선 중합성 화합물을 함유해서 이루어지는 점착제를 호적하게 이용할 수가 있다.
아크릴계 점착제는, (메타)아크릴계 공중합체, 혹은 (메타)아크릴계 공중합체와 경화제와의 혼합물이다.
경화제는, (메타)아크릴계 공중합체가 가지는 관능기와 반응시켜 점착력 및 응집력을 조정하기 위해서 이용되는 것이다.
예를 들면, 1,3－비스(N,N－디글리시딜아미노메틸)시클로헥산, 1,3－비스(N, N－디글리시딜아미노메틸)톨루엔, 1,3－비스(N,N－디글리시딜아미노메틸)벤젠, N,N,N＇,N＇－테트라글리시딜－m－크실렌디아민, 에틸렌 글리콜 디글리시딜 에테르, 테레프탈산 디글리시딜 에스테르 아크릴레이트 등의 분자중에 2개 이상의 에폭시기를 가지는 에폭시 화합물(이하, 「에폭시계 경화제」라고도 한다. ), 2,4－톨릴렌 디이소시아네이트, 2,6－톨릴렌 디이소시아네이트, 1,3－크실렌 디이소시아네이트, 1,4－크실렌 디이소시아네이트, 디페닐메탄-4,4＇－디이소시아네이트, 헥사메틸렌 디이소시아네이트, 이소포론 디이소시아네이트 및 이들의 어덕트 타입 등의 분자중에 2개 이상의 이소시아네이트기를 가지는 이소시아네이트 화합물(이하, 「이소시아네이트계 경화제」라고도 한다.), 테트라메틸올-트리-β－아지리디닐프로피오네이트, 트리메틸올-트리-β－아지리디닐프로피오네이트, 트리메틸올프로판-트리-β－아지리디닐프로피오네이트, 트리메틸올프로판-트리-β－(2－메틸아지리딘)프로피오네이트, 트리스-2,4,6－(1－아지리디닐)－1,3,5－트리아진, 트리스[1－(2－메틸)－아지리디닐]포스핀옥사이드, 헥사[1－(2－메틸)－아지리디닐]트리포스퍼 트리아진 등의 분자중에 2개 이상의 아지리디닐기를 가지는 아지리딘 화합물(이하, 「아지리딘계 경화제」라고도 한다. ) 등을 들 수 있다.
경화제의 첨가량은, 소망의 점착력에 따라 조정하면 좋고, (메타)아크릴계 공중합체 100질량부에 대해서 0.1∼5.0질량부가 적당하다. 본 발명의 마스크 일체형 표면 보호 테이프의 마스크재층에 있어서, 경화제는 (메타)아크릴계 공중합체와 반응한 상태에 있다.
상기 방사선 중합성 화합물로서는, 방사선의 조사에 의해서 삼차원 망상화(網狀化)할 수 있는, 분자 내에 광중합성 탄소-탄소 이중 결합을 적어도 2개 이상 가지는 저분자량 화합물이 널리 이용된다.
구체적으로는, 트리메틸올프로판 트리아크릴레이트, 테트라메틸올메탄 테트라아크릴레이트, 펜타에리트리톨 트리아크릴레이트, 펜타에리트리톨 테트라아크릴레이트, 디펜타에리트리톨 모노히드록시 펜타아크릴레이트, 디펜타에리트리톨 헥사아크릴레이트, 1,4－부틸렌글리콜 디아크릴레이트, 1,6－헥산디올 디아크릴레이트, 폴리에틸렌글리콜 디아크릴레이트나, 올리고 에스테르 아크릴레이트 등의 아크릴레이트계 화합물을 널리 적용 가능하다.
또, 상기 아크릴레이트계 화합물 외에, 우레탄 아크릴레이트계 올리고머를 이용할 수도 있다.
우레탄 아크릴레이트계 올리고머는, 폴리에스테르형 또는 폴리에테르형 등의 폴리올 화합물과, 다가 이소시아네이트 화합물(예를 들면, 2,4－톨릴렌 디이소시아네이트, 2,6－톨릴렌 디이소시아네이트, 1,3－크실릴렌 디이소시아네이트, 1,4－크실릴렌 디이소시아네이트, 디페닐메탄 4,4－디이소시아네이트 등)을 반응시켜 얻어지는 말단 이소시아네이트 우레탄 프레폴리머에, 히드록시기를 가지는 아크릴레이트 혹은 메타크릴레이트(예를 들면, 2－히드록시에틸 아크릴레이트, 2－히드록시에틸 메타크릴레이트, 2－히드록시프로필 아크릴레이트, 2－히드록시프로필 메타크릴레이트, 폴리에틸렌글리콜 아크릴레이트, 폴리에틸렌글리콜 메타크릴레이트 등)를 반응시켜 얻어진다.
방사선 경화형 마스크재중의 아크릴계 점착제와 방사선 중합성 화합물과의 배합비로서는, 아크릴계 점착제 100질량부에 대해서 방사선 중합성 화합물을 50∼200질량부, 바람직하게는 50∼150질량부의 범위에서 배합되는 것이 바람직하다. 이 배합비의 범위인 경우, 마스크재층이 적당한 탄성률을 가지고, 웨이퍼 표면의 요철과 마스크재층과의 밀착성을 향상시키는 것이 가능해진다.
또, 마스크재층(3b)에 이용하는 방사선 경화형 점착제로서, 상기 (메타)아크릴계 공중합체 자체를 방사선 중합성으로 한, 방사선 중합성 (메타)아크릴계 공중합체를 이용하는 것도 바람직하다.
이 경우에 있어서, 방사선 경화형 점착제는 경화제를 포함하고 있어도 좋다.
방사선 중합성 (메타)아크릴계 공중합체는, 공중합체의 분자중에, 방사선, 특히 자외선 조사로 중합 반응하는 것이 가능한 반응성 기를 가지는 공중합체이다.
이와 같은 반응성 기로서는, 에틸렌성 불포화기 즉, 탄소-탄소 이중 결합(에틸렌성 불포화 결합)을 가지는 기가 바람직하다. 이러한 기의 예로서, 비닐기, 알릴기, 스티릴기, (메타)아크릴로일옥시기, (메타)아크릴로일아미노기 등을 들 수 있다.
상기 반응성 기의 공중합체 내로의 도입은, 예를 들면, 히드록시기를 가지는 공중합체와, 히드록시기와 반응하는 기(예를 들면, 이소시아네이트기)를 가지고, 또한 상기 반응성 기를 가지는 화합물[(대표적으로는, 2－(메타)아크릴로일 옥시에틸 이소시아네이트]를 반응시키는 것에 의해 행할 수가 있다.
본 발명의 마스크 일체형 표면 보호 테이프의 마스크재층(3b)을 구성하는, 측쇄에 에틸렌성 불포화 결합을 가지는 (메타)아크릴계 공중합체를 구성하는 모노머 성분 중에는, 탄소 수가 8∼12인 (메타)아크릴산 알킬 에스테르 성분이 포함되는 것이 바람직하다. 측쇄에 에틸렌성 불포화 결합을 가지는 (메타)아크릴계 공중합체를 구성하는 모노머 성분 중, 탄소 수가 8∼12인 (메타)아크릴산 알킬 에스테르 성분의 비율은, 45∼85몰%가 바람직하고, 50∼80몰%가 보다 바람직하다.
또, 방사선에 의해 마스크재층(3b)을 중합 경화시키는 경우에는, 광중합 개시제, 예를 들면 이소프로필 벤조인 에테르, 이소부틸 벤조인 에테르, 벤조페논, 미힐러케톤(Michler's ketone), 클로로티오크산톤, 벤질 메틸 케탈, α－히드록시 시클로헥실 페닐 케톤, 2－히드록시메틸 페닐 프로판 등을 이용할 수가 있다. 이들 중 적어도 1종류를 마스크재층에 첨가하는 것에 의해, 효율좋게 중합 반응을 진행시킬 수가 있다.
상기 마스크재층(3b)은, 광 증감제, 종래 공지의 점착 부여제, 연화제, 산화 방지제 등을 더 함유하고 있어도 좋다.
상기 마스크재층(3b)으로서, 일본공개특허공보 특개2014－192204호의 단락 번호 0036∼0055에 기재되어 있는 형태를 채용하는 것도 바람직하다.
마스크재층(3b)의 두께는, 패턴면(2)에 형성된 소자 등의 보호능을 보다 높이고, 또 패턴면에의 밀착성을 보다 높이는 관점으로부터, 5∼100㎛가 바람직하다. 또한, 디바이스의 종류에도 따르지만, 패턴 표면의 요철은 대체로 수 ㎛∼50㎛ 정도이다.
본 발명의 마스크 일체형 표면 보호 테이프에 있어서, 마스크재층의 두께는, 반도체 웨이퍼의 패턴 요철보다도 큰 것이 바람직하다. 이것에 의해, 박막화 이면 연삭한 반도체 웨이퍼의 패턴면에의 밀착성을 보다 높일 수가 있다.
또, 본 발명의 마스크 일체형 표면 보호 테이프에 있어서, 첩합하는 반도체 웨이퍼의 패턴면의 요철은 10㎛ 이상이 바람직하고, 15㎛ 이상이 보다 바람직하고, 20㎛ 이상이 더욱더 바람직하다.
또, 본 발명의 마스크 일체형 표면 보호 테이프에서는, 마스크재층 표면의 내수성도 중요해진다. 마스크재층 표면의 내수성이 낮은 경우는, 웨이퍼 이면 연삭 가공중에 절삭수가 침입하는 것에 의한 웨이퍼 오염이나, 마스크 일체형 표면 보호 테이프가 웨이퍼 엣지부에서 박리하기 쉬워지는 것으로 인해 엣지 치핑이 유발된다. 따라서, 본 발명의 마스크 일체형 표면 보호 테이프에서는, 마스크재층 표면의 내수성이 높은 것이 바람직하고, 구체적으로는, 마스크재층 표면의 순수와의 접촉각이 85° 이상인 것이 바람직하다. 마스크재의 재료 특성의 관점으로부터, 순수와의 접촉각은, 통상 150° 이하로 한다. 실용적으로는 마스크재층 표면의 순수와의 접촉각은 85∼120° 정도이다. 또한, 접촉각의 측정 환경은, 실온(25±5℃), 습도 50±10%로 한다.
본 발명에 있어서, 마스크재층 표면의 순수에 대한 접촉각은, 마스크재층 표면과 순수의 접촉 직후의 접촉각을 의미한다. 이 접촉각은, 23℃의 온도, 50%의 습도에서 측정한 값이다. 측정은 시판되는 접촉각 측정 장치를 이용해서 행할 수가 있다. 또한, 시판되는 「접촉각 측정 장치」의 구체예로서, 「쿄와 카가쿠 코교 가부시키가이샤(協和化學工業株式會社)제, FACE 접촉각계 CA-S150형(상품명)」을 들 수가 있다.
또, 마스크재층의 저장 탄성률은, 23℃에서 2.0×104Pa 이상, 1.2×105Pa 이하인 것이 바람직하고, 2.5×104Pa 이상, 1.0×105Pa 이하인 것이 보다 바람직하며, 3.0×104Pa 이상, 9.0×104Pa 이하인 것이 더욱더 바람직하다. 이와 같은 저장 탄성률을 가지는 것에 의해, 웨이퍼 표면의 요철에 충분히 추종할 수 있어, 연삭시의 세정수가 침입할 가능성을 저감할 수가 있다.
또, 저장 탄성률에는, 그 측정법에 의해 G＇(비틀림 전단법)와 E＇(인장 압축법)가 있다. 방사선 경화형이 아닌 마스크재층, 또는, 방사선 조사 전의 방사선 경화형 마스크재층의 탄성률은 비틀림 전단법에 의해 측정된다. 방사선 조사 후의 방사선 경화형 마스크재층의 탄성률은 인장 압축법에 의해 측정된다. G＇와 E＇는 선형 영역에서는 일반적으로, E＇=3G＇의 관계가 성립한다. 본 발명에서 규정되는 상기의 탄성률은 비틀림 전단법에 의하는 것을 의미하고, 인장 압축법에 의해 측정되는 경우에는, E＇=3G＇의 식에 의해 환산된 값을 나타낸다.
또, 마스크재의 저장 탄성률은 50℃에서 1.0×104Pa 이상, 1.0×105Pa 이하인 것이 바람직하다. 이러한 범위의 저장 탄성률을 가짐으로써 마스크 일체형 표면 보호 테이프를 반도체 웨이퍼에 첩부할 때에, 보다 웨이퍼 표면의 요철에 밀착하기 쉬워져, 웨이퍼의 오염을 더욱더 저감하는 것이 가능해진다. 또, 온도를 23℃로부터 50℃로 올림으로써 마스크재가 보다 부드러워지기 때문에, 웨이퍼 표면의 요철에 보다 마스크재가 추종하기 쉬워진다.
본 발명의 마스크 일체형 표면 보호 테이프는, 기재 필름(3a)과 마스크재층(3b) 사이의 밀착력은 0.01N/25mm 이상, 0.5N/25mm 이하인 것이 바람직하다. 이와 같은 밀착력을 가지는 것에 의해, 반도체 웨이퍼의 이면 연삭을 양호하게 행할 수 있고, 이면 연삭 가공 후의 얇아진 반도체 웨이퍼로부터 기재 필름(3a)을 박리할 때, 웨이퍼의 파손 등 없이 박리하는 것이 가능해진다.
본 발명에 있어서 「밀착력」(단위：N/25mm)은, 텐시론 테스터[가부시키가이샤 시마즈 세이사쿠쇼((株)島津製作所)제 AG－10kNI(상품명)]를 사용해서, 마스크 일체형 표면 보호 테이프를 커터로 5㎜ 폭의 칼집을 낸 후, 마스크재층을 필(peel) 속도 300㎜/min에서 180°방향으로 잡아당겨 떼어내고, 그 때의 응력(필 강도)을 측정함으로써 구해진다.
상기 밀착력의 측정에 있어서, 자외선 조사 조건은, 자외선을 적산 조사량 500mJ/㎠로 되도록, 마스크 일체형 표면 보호 테이프 전체에, 그 테이프의 기재 필름 측으로부터 조사하는 것을 말한다. 자외선 조사에는 고압 수은 등을 이용한다.
웨이퍼 고정 테이프(4)는, 반도체 웨이퍼(1)를 보존유지하고, 플라즈마 다이싱 공정에 노출되어도 견딜 수 있는 플라즈마 내성이 필요하다. 또 픽업 공정에 있어서는 양호한 픽업성이나 경우에 따라서는 익스팬드성 등도 요구되는 것이다.
이러한 웨이퍼 고정 테이프(4)에는, 상기 기재 필름(3a)과 마찬가지 테이프를 이용할 수가 있다. 또 일반적으로 다이싱 테이프라고 칭해지는 종래의 플라즈마 다이싱 방식에서 이용되는 공지의 다이싱 테이프를 이용할 수가 있다. 또, 픽업 후의 다이본딩 공정으로의 이행을 용이하게 하기 위해서, 점착제층과 기재 필름 사이에 다이본딩용 접착제를 적층한 다이싱 다이본딩 테이프를 이용할 수도 있다.
마스크재층(3b)을 절단하는 레이저 조사에는, 자외선 또는 적외선의 레이저광을 조사하는 레이저 조사 장치를 이용할 수가 있다. 이 레이저광 조사 장치는, 반도체 웨이퍼(1)의 스트리트를 따라 이동 자유롭게 레이저 조사부가 배치되어 있고, 마스크재층(3b)을 제거하기 위해서 적절히 제어된 출력의 레이저를 조사할 수 있다. 그 중에서도 CO2 레이저는 수 W∼수십 W의 대출력을 얻는 것이 가능하고, 본 발명에 호적하게 이용할 수 있다.
플라즈마 다이싱 및 플라즈마 애싱을 행하려면 플라즈마 에칭 장치를 이용할 수가 있다. 플라즈마 에칭 장치는, 반도체 웨이퍼(1)에 대해서 드라이 에칭을 행할 수 있는 장치로서, 진공 챔버 내에 밀폐 처리 공간을 만들고, 고주파측 전극에 반도체 웨이퍼(1)가 탑재되고, 그 고주파측 전극에 대향해서 마련된 가스 공급 전극 측으로부터 플라즈마 발생용 가스가 공급되는 것이다. 고주파측 전극에 고주파 전압이 인가되면 가스 공급 전극과 고주파측 전극 사이에 플라즈마가 발생하기 때문에, 이 플라즈마를 이용한다. 발열하는 고주파 전극 내에는 냉매를 순환시켜, 플라즈마의 열에 의한 반도체 웨이퍼(1)의 승온을 방지하고 있다.
상기 반도체 칩의 제조 방법(반도체 웨이퍼의 처리 방법)에 의하면, 패턴면을 보호하는 본 발명의 마스크 일체형 표면 보호 테이프에 플라즈마 다이싱에 있어서의 마스크 기능을 갖게 한 것에 의해, 종래의 플라즈마 다이싱 프로세스에서 이용되고 있던 레지스트를 마련하기 위한 포토리소 공정 등이 불필요해진다. 특히 본 발명의 마스크 일체형 표면 보호 테이프를 이용하면, 마스크의 형성에 인쇄나 전사 등의 고도의 위치맞춤이 요구되는 기술이 불필요하고 간단히 반도체 웨이퍼 표면에 첩합할 수 있으며, 레이저 장치에 의해 간단히 마스크를 정밀도 좋게 형성할 수 있다.
또, 마스크재층(3b)을 O2 플라즈마로 제거할 수 있기 때문에, 플라즈마 다이싱을 행하는 장치와 동일한 장치로 마스크 부분의 제거를 할 수 있다. 이에 더하여 패턴면(2) 측(표면(S) 측)으로부터 플라즈마 다이싱을 행하기 때문에, 피킹 작업 전에 칩의 상하를 반전시킬 필요가 없다.
이들의 이유로 인해 설비를 간이화할 수 있고, 프로세스 코스트를 대폭 억제할 수가 있다.
실시예
이하, 실시예에 기초하여 본 발명을 더욱더 상세하게 설명하겠지만, 본 발명은 이들에 한정되는 것은 아니다.
[실시예 1]　마스크 일체형 표면 보호 테이프의 제작, 반도체 칩의 제조
＜마스크 일체형 표면 보호 테이프의 제작＞
메타크릴산 1㏖%, 2－에틸헥실 아크릴레이트 78㏖%, 2－히드록시에틸 아크릴레이트 21㏖%를 혼합하고, 용액중에서 중합하는 것에 의해 질량 평균 분자량 70만의 (메타)아크릴계 공중합체 용액을 얻었다.
얻어진 (메타)아크릴계 공중합체에 2－메타크릴로일옥시에틸 이소시아네이트(상품명：카렌즈(karenz) MOI, 쇼와 덴코 가부시키가이샤(昭和電工株式會社)제)를 부가함으로써 이하의 물성의 (메타)아크릴계 공중합체를 얻었다.(질량 평균 분자량：70만, 이중 결합량：0.90meq/g, 수산기가：33.5mgKOH/g, 산가：5.5mgKOH/g, Tg：－68℃)
또한, O2 애싱의 시간은, 10분에서 20분이었다.
이 에틸렌성 불포화기 함유 (메타)아크릴계 공중합체 100질량부에 대해, 경화제로서 콜로네이트 L(상품명：닛폰 폴리우레탄 코교 가부시키가이샤(Nippon Polyurethane Industry Co.,Ltd.)제, 이소시아네이트계 경화제)를 0.2질량부, 광 중합 개시제로서 이르가큐어 184(상품명：BASF사제)를 5질량부 배합하여, 마스크재 조성물 A를 얻었다.
에틸렌-초산 비닐 공중합체(토소사(Tosoh Corporation)제, 상품명：울트라센(Ultrathene) 541)를 이용해서, 상기 마스크재 조성물 A를 붙여맞추는 면의 표면 거칠기 Ra가 1.1㎛로 되는 엠보싱 롤로 형성되고, 습윤 장력이 22.6mN/m로 되도록 코로나 처리된 두께 100㎛의 기재 필름(3a)을 T다이법에 의해 제작했다.
상기 마스크재 조성물 A를 박리 라이너 상에 도공해서 마스크재층(3b)을 형성하고, 기재 필름(3a)과 첩합하여, 두께 130㎛의 자외선 경화형 마스크 일체형 표면 보호 테이프(3)를 얻었다.
＜반도체 칩의 제조＞
라미네이터 DR8500Ⅲ(상품명：닛토 세이키 가부시키가이샤(日東精機(株))사제)를 이용해서, 스크라이브 라인(스트리트)이 부가된 실리콘 웨이퍼(직경 8인치) 표면에, 상기에서 얻어진 자외선 경화형의 마스크 일체형 표면 보호 테이프를 첩합했다.
그 후, DGP8760(상품명：디스코 가부시키가이샤(Disco Corporation)사제)를 이용해서, 상기 마스크 일체형 표면 보호 테이프를 첩합한 면과는 반대 면(웨이퍼의 이면)을, 웨이퍼의 두께가 50㎛로 될 때까지 연삭했다. 연삭 후의 웨이퍼를, RAD－2700F(상품명：린텍 가부시키가이샤(LINTEC Corporation)사제)를 이용해서, 웨이퍼 이면측으로부터 다이싱 테이프 상에 마운트하고, 링 프레임으로 지지 고정했다. 또 자외선 경화형의 마스크 일체형 테이프측으로부터 고압 수은 램프를 이용해서 500mJ/㎠의 자외선을 조사함으로써 기재 필름(3a)과 마스크재층(3b) 사이의 밀착력을 떨어뜨리고, 기재 필름(3a)만을 박리하고, 웨이퍼 상에 마스크재층(3b)만을 남겼다. 다음에 CO2 레이저로 스크라이브 라인 상의 마스크재를 제거하여, 스크라이브 라인을 개구했다.
그 후, 플라즈마 발생용 가스로서 SF6 가스를 이용하고, 실리콘 웨이퍼를 15㎛/분의 에칭 속도로 5분간, 마스크재층측으로부터 플라즈마 조사했다. 이 플라즈마 다이싱에 의해 웨이퍼를 절단해서 개개의 칩으로 분할했다. 그 다음에 플라즈마 발생용 가스로서 O2 가스를 이용하고, 1.5㎛/분의 에칭 속도로 10분간 애싱을 행하고, 마스크재를 제거했다. 그 후, 다이싱 테이프측으로부터 자외선을 조사하고(조사량 200mJ/㎠), 다이싱 테이프의 점착력을 저감시켜, 칩을 픽업했다.
상기 실시예 1에 있어서, 기재 필름(3a)의 마스크재층(3b)를 박리한 면의 습윤 장력을 측정했더니, 22.6mN/m인 것을 확인했다. 또, 동일한 면의 표면 거칠기 Ra는 1.1㎛인 것을 확인했다.
[실시예 2]　마스크 일체형 표면 보호 테이프의 제작, 반도체 칩의 제조
＜마스크 일체형 표면 보호 테이프의 제작＞
실시예 1에서 제작한 마스크재 조성물 A의 콜로네이트 L을 4질량부로 한 것 이외는 마찬가지로 해서, 마스크재 조성물 B를 얻었다.
에틸렌-초산 비닐 공중합체(토소사제, 상품명：울트라센 530)를 이용해서, 상기 마스크재 조성물 B를 붙여맞추는 면의 표면 거칠기 Ra가 0.9㎛로 되는 엠보싱 롤로 형성되고, 습윤 장력이 48.0mN/m로 되도록 코로나 처리된 두께 100㎛의 기재 필름(3a)을 T다이법에 의해 제작했다.
상기 마스크재 조성물 B를 박리 라이너 상에 도공해서 마스크재층(3b)을 형성하고, 기재 필름(3a)과 첩합하여, 두께 130㎛의 자외선 경화형 마스크 일체형 표면 보호 테이프(3)를 얻었다.
＜반도체 칩의 제조＞
라미네이터 DR8500Ⅲ(상품명：닛토 세이키 가부시키가이샤사제)를 이용해서, 스크라이브 라인(스트리트)이 부가된 실리콘 웨이퍼(직경 8인치) 표면에, 상기에서 얻어진 자외선 경화형의 마스크 일체형 표면 보호 테이프를 첩합했다.
그 후, DGP8760(상품명：디스코 가부시키가이샤사제)를 이용해서, 상기 마스크 일체형 표면 보호 테이프를 첩합한 면과는 반대 면(웨이퍼의 이면)을, 웨이퍼의 두께가 50㎛로 될 때까지 연삭했다. 연삭 후의 웨이퍼를, RAD－2700F(상품명：린텍 가부시키가이샤사제)를 이용해서, 웨이퍼 이면측으로부터 다이싱 테이프 상에 마운트하고, 링 프레임으로 지지 고정했다. 또 자외선 경화형의 마스크 일체형 테이프측으로부터 고압 수은 램프를 이용해서 500mJ/㎠의 자외선을 조사함으로써 기재 필름(3a)과 마스크재층(3b) 사이의 밀착력을 떨어뜨리고, 기재 필름(3a)만을 박리하고, 웨이퍼 상에 마스크재층(3b)만을 남겼다. 다음에 CO2 레이저로 스크라이브 라인 상의 마스크재를 제거하여, 스크라이브 라인을 개구했다.
그 후, 플라즈마 발생용 가스로서 SF6 가스를 이용하고, 실리콘 웨이퍼를 15㎛/분의 에칭 속도로 5분간, 마스크재층측으로부터 플라즈마 조사했다. 이 플라즈마 다이싱에 의해 웨이퍼를 절단해서 개개의 칩으로 분할했다. 그 다음에 플라즈마 발생용 가스로서 O2 가스를 이용하고, 1.5㎛/분의 에칭 속도로 10분간 애싱을 행하여, 마스크재를 제거했다. 그 후, 다이싱 테이프측으로부터 자외선을 조사하고(조사량 200mJ/㎠), 다이싱 테이프의 점착력을 저감시켜, 칩을 픽업했다.
상기 실시예 2에 있어서, 기재 필름(3a)의 마스크재층(3b)를 박리한 면의 습윤 장력을 측정했더니, 48.0mN/m인 것을 확인했다. 또, 동일한 면의 표면 거칠기 Ra는 0.9㎛인 것을 확인했다.
[실시예 3]　마스크 일체형 표면 보호 테이프의 제작, 반도체 칩의 제조
＜마스크 일체형 표면 보호 테이프의 제작＞
메타크릴산 1㏖%, 부틸 아크릴레이트 23㏖%, 라우릴 아크릴레이트 68㏖%, 2－히드록시에틸 아크릴레이트 8㏖%를 혼합하고, 용액중에서 중합하는 것에 의해, 질량 평균 분자량 65만, 산가 5.0mgKOH/g, Tg－10℃의 (메타)아크릴계 공중합체 용액을 얻었다.
얻어진 (메타)아크릴계 공중합체 100질량부에 대해 자외선 반응성 수지로서 5관능이고 분자량이 1500인 우레탄 아크릴레이트 올리고머[신나카무라 카가쿠 코교 가부시키가이샤(新中村化學工業(株))사제]를 100질량부 및 3관능의 우레탄 아크릴레이트 올리고머[신나카무라 카가쿠 코교 가부시키가이샤사제]를 50질량부, 경화제로서 콜로네이트 L을 3질량부, Tetrad　C[상품명：미츠비시 가스 카가쿠 가부시키가이샤(三菱瓦斯化學(株))사제；1,3－비스(N,N－디글리시딜아미노메틸)시클로헥사논]을 2질량부, 광중합 개시제로서 이르가큐어 184(상품명：BASF사제)를 10질량부 배합하여, 마스크재 조성물 C를 얻었다.
에틸렌-초산 비닐 공중합체(토소사제, 상품명：울트라센 530)를 이용해서, 상기 마스크재 조성물 C를 붙여맞추는 면의 표면 거칠기 Ra가 0.06㎛로 되는 엠보싱 롤로 형성되고, 습윤 장력이 38.0mN/m로 되도록 코로나 처리된 두께 100㎛의 기재 필름(3a)을 T다이법에 의해 제작했다.
상기 마스크재 조성물 C를 박리 라이너 상에 도공해서 마스크재층(3b)을 형성하고, 기재 필름(3a)과 첩합하여, 두께 130㎛의 자외선 경화형 마스크 일체형 표면 보호 테이프(3)를 얻었다.
＜반도체 칩의 제조＞
라미네이터 DR8500Ⅲ(상품명：닛토 세이키 가부시키가이샤사제)를 이용해서, 스크라이브 라인(스트리트)이 부가된 실리콘 웨이퍼(직경 8인치) 표면에, 상기에서 얻어진 자외선 경화형의 마스크 일체형 표면 보호 테이프를 첩합했다.
그 후, DGP8760(상품명：디스코 가부시키가이샤사제)를 이용해서, 상기 마스크 일체형 표면 보호 테이프를 첩합한 면과는 반대 면(웨이퍼의 이면)을, 웨이퍼의 두께가 50㎛로 될 때까지 연삭했다. 연삭 후의 웨이퍼를, RAD－2700F(상품명：린텍 가부시키가이샤사제)를 이용해서, 웨이퍼 이면측으로부터 다이싱 테이프 상에 마운트하고, 링 프레임으로 지지 고정했다. 또 자외선 경화형의 마스크 일체형 테이프측으로부터 고압 수은 램프를 이용해서 500mJ/㎠의 자외선을 조사함으로써 기재 필름(3a)과 마스크재층(3b) 사이의 밀착력을 떨어뜨리고, 기재 필름(3a)만을 박리하고, 웨이퍼 상에 마스크재층(3b)만을 남겼다. 다음에 CO2 레이저로 스크라이브 라인 상의 마스크재를 제거하여, 스크라이브 라인을 개구했다.
그 후, 플라즈마 발생용 가스로서 SF6 가스를 이용하고, 실리콘 웨이퍼를 15㎛/분의 에칭 속도로 5분간, 마스크재층측으로부터 플라즈마 조사했다. 이 플라즈마 다이싱에 의해 웨이퍼를 절단해서 개개의 칩으로 분할했다. 그 다음에 플라즈마 발생용 가스로서 O2 가스를 이용하고, 1.5㎛/분의 에칭 속도로 10분간 애싱을 행하여, 마스크재를 제거했다. 그 후, 다이싱 테이프측으로부터 자외선을 조사하고(조사량 200mJ/㎠), 다이싱 테이프의 점착력을 저감시켜, 칩을 픽업했다.
상기 실시예 3에 있어서, 기재 필름(3a)의 마스크재층(3b)를 박리한 면의 습윤 장력을 측정했더니, 38.0mN/m인 것을 확인했다. 또, 동일한 면의 표면 거칠기 Ra는 0.06㎛인 것을 확인했다.
[실시예 4]　마스크 일체형 표면 보호 테이프의 제작, 반도체 칩의 제조
＜마스크 일체형 표면 보호 테이프의 제작＞
메타크릴산 1㏖%, 메타크릴산 메틸 35㏖%, 2－에틸헥실 아크릴레이트 62㏖%, 2－히드록시에틸 아크릴레이트 2㏖%를 혼합하고, 용액중에서 중합하는 것에 의해 질량 평균 분자량 20만, 산가 6.0mgKOH/g, Tg－30℃의 (메타)아크릴계 공중합체 용액을 얻었다.
얻어진 (메타)아크릴계 공중합체 100질량부에 대해 자외선 반응성 수지로서 5관능이고 분자량이 1500인 우레탄 아크릴레이트 올리고머[신나카무라 카가쿠 코교 가부시키가이샤사제]를 100질량부 및 3관능의 우레탄 아크릴레이트 올리고머[신나카무라 카가쿠 코교 가부시키가이샤사제]를 50질량부, 경화제로서 콜로네이트 L을 5질량부, 광중합 개시제로서 이르가큐어 184(상품명：BASF사제)를 5질량부 배합하여, 마스크재 조성물 D를 얻었다.
에틸렌-초산 비닐 공중합체(토소사제, 상품명：울트라센 530)를 이용해서, 상기 마스크재 조성물 D를 붙여맞추는 면의 표면 거칠기 Ra가 1.9㎛로 되는 엠보싱 롤로 형성되고, 습윤 장력이 38.0N/m로 되도록 코로나 처리된 두께 100㎛의 기재 필름(3a)을 T다이법에 의해 제작했다.
상기 마스크재 조성물 B를 박리 라이너 상에 도공해서 마스크재층(3b)을 형성하고, 기재 필름(3a)과 첩합하여, 두께 130㎛의 자외선 경화형 마스크 일체형 표면 보호 테이프(3)를 얻었다.
＜반도체 칩의 제조＞
라미네이터 DR8500Ⅲ(상품명：닛토 세이키 가부시키가이샤사제)를 이용해서, 스크라이브 라인(스트리트)이 부가된 실리콘 웨이퍼(직경 8인치) 표면에, 상기에서 얻어진 자외선 경화형의 마스크 일체형 표면 보호 테이프를 첩합했다.
그 후, DGP8760(상품명：디스코 가부시키가이샤사제)를 이용해서, 상기 마스크 일체형 표면 보호 테이프를 첩합한 면과는 반대 면(웨이퍼의 이면)을, 웨이퍼의 두께가 50㎛로 될 때까지 연삭했다. 연삭 후의 웨이퍼를, RAD－2700F(상품명：린텍 가부시키가이샤사제)를 이용해서, 웨이퍼 이면측으로부터 다이싱 테이프 상에 마운트하고, 링 프레임으로 지지 고정했다. 또 자외선 경화형의 마스크 일체형 테이프측으로부터 고압 수은 램프를 이용해서 500mJ/㎠의 자외선을 조사함으로써 기재 필름(3a)과 마스크재층(3b) 사이의 밀착력을 떨어뜨리고, 기재 필름(3a)만을 박리하고, 웨이퍼 상에 마스크재층(3b)만을 남겼다. 다음에 CO2 레이저로 스크라이브 라인 상의 마스크재를 제거하여, 스크라이브 라인을 개구했다.
그 후, 플라즈마 발생용 가스로서 SF6 가스를 이용하고, 실리콘 웨이퍼를 15㎛/분의 에칭 속도로 5분간, 마스크재층측으로부터 플라즈마 조사했다. 이 플라즈마 다이싱에 의해 웨이퍼를 절단해서 개개의 칩으로 분할했다. 그 다음에 플라즈마 발생용 가스로서 O2 가스를 이용하고, 1.5㎛/분의 에칭 속도로 10분간 애싱을 행하여, 마스크재를 제거했다. 그 후, 다이싱 테이프측으로부터 자외선을 조사하고(조사량 200mJ/㎠), 다이싱 테이프의 점착력을 저감시켜, 칩을 픽업했다.
상기 실시예 4에 있어서, 기재 필름(3a)의 마스크재층(3b)를 박리한 면의 습윤 장력을 측정했더니, 38.0mN/m인 것을 확인했다. 또, 동일한 면의 표면 거칠기 Ra는 1.9㎛인 것을 확인했다.
[실시예 5]　마스크 일체형 표면 보호 테이프의 제작, 반도체 칩의 제조
＜마스크 일체형 표면 보호 테이프의 제작＞
아크릴산 20㏖%, 부틸 아크릴레이트 70㏖%, 메틸 아크릴레이트 10㏖%를 혼합하고, 용액중에서 중합하는 것에 의해 아크릴계 공중합체(질량 평균 분자량：40만, 수산기가：0mgKOH/g, 산가：9.8mgKOH/g, Tg：－23℃)를 합성했다.
얻어진 아크릴계 공중합체 100질량부에 대해, 경화제로서 Tetrad　C[상품명：미츠비시 가스 카가쿠 가부시키가이샤사제；1, 3－비스(N, N－디글리시딜아미노메틸)시클로헥사논]를 2질량부 배합하여, 마스크재 조성물 E를 얻었다.
에틸렌-초산 비닐 공중합체(토소사제, 상품명：울트라센 631)를 이용해서, 상기 마스크재 조성물 E를 붙여맞추는 면의 표면 거칠기 Ra가 0.9㎛로 되는 엠보싱 롤로 형성되고, 습윤 장력이 38.0mN/m로 되도록 코로나 처리된 두께 100㎛의 기재 필름(3a)을 T다이법에 의해 제작했다.
상기 마스크재 조성물 E를 박리 라이너 상에 도공해서 마스크재층(3b)을 형성하고, 기재 필름(3a)과 첩합하여, 두께 130㎛의 자외선 경화형 마스크 일체형 표면 보호 테이프(3)를 얻었다.
＜반도체 칩의 제조＞
라미네이터 DR8500Ⅲ(상품명：닛토 세이키 가부시키가이샤사제)를 이용해서, 스크라이브 라인(스트리트)이 부가된 실리콘 웨이퍼(직경 8인치) 표면에, 상기에서 얻어진 자외선 경화형의 마스크 일체형 표면 보호 테이프를 첩합했다.
그 후, DGP8760(상품명：디스코 가부시키가이샤사제)을 이용해서, 상기 마스크 일체형 표면 보호 테이프를 첩합한 면과는 반대 면(웨이퍼의 이면)을, 웨이퍼의 두께가 50㎛로 될 때까지 연삭했다. 연삭 후의 웨이퍼를, RAD－2700F(상품명：린텍 가부시키가이샤사제)를 이용해서, 웨이퍼 이면측으로부터 다이싱 테이프 상에 마운트하고, 링 프레임으로 지지 고정했다. 또 자외선 경화형의 마스크 일체형 테이프측으로부터 고압 수은 램프를 이용해서 500mJ/㎠의 자외선을 조사함으로써 기재 필름(3a)과 마스크재층(3b) 사이의 밀착력을 떨어뜨리고, 기재 필름(3a)만을 박리하고, 웨이퍼 상에 마스크재층(3b)만을 남겼다. 다음에 CO2 레이저로 스크라이브 라인 상의 마스크재를 제거하여, 스크라이브 라인을 개구했다.
그 후, 플라즈마 발생용 가스로서 SF6 가스를 이용하고, 실리콘 웨이퍼를 15㎛/분의 에칭 속도로 5분간, 마스크재층측으로부터 플라즈마 조사했다. 이 플라즈마 다이싱에 의해 웨이퍼를 절단해서 개개의 칩으로 분할했다. 그 다음에 플라즈마 발생용 가스로서 O2 가스를 이용하고, 1.5㎛/분의 에칭 속도로 10분간 애싱을 행하여, 마스크재를 제거했다. 그 후, 다이싱 테이프측으로부터 자외선을 조사하고(조사량 200mJ/㎠), 다이싱 테이프의 점착력을 저감시켜, 칩을 픽업했다.
상기 실시예 5에 있어서, 기재 필름(3a)의 마스크재층(3b)를 박리한 면의 습윤 장력을 측정했더니, 38.0mN/m인 것을 확인했다. 또, 동일한 면의 표면 거칠기 Ra는 0.9㎛인 것을 확인했다.
[비교예 1]　마스크 일체형 표면 보호 테이프의 제작, 반도체 칩의 제조
＜마스크 일체형 표면 보호 테이프의 제작＞
메타크릴산 1㏖%, 라우릴 아크릴레이트 50㏖%, 2－히드록시에틸 아크릴레이트 29㏖%, 2－에틸헥실 아크릴레이트 20㏖%를 혼합하고, 용액중에서 중합하는 것에 의해 질량 평균 분자량 30만의 (메타)아크릴계 공중합체 용액을 얻었다.
얻어진 (메타)아크릴계 공중합체에 2－메타크릴로일옥시에틸 이소시아네이트(상품명：카렌즈 MOI, 쇼와 덴코 가부시키가이샤제)를 부가함으로써 이하의 물성의 (메타)아크릴계 공중합체를 얻었다.(질량 평균 분자량：30만, 이중 결합량 0.59meq/g, 수산기가 55.6mgKOH/g, 산가 5.5mgKOH/g, Tg：－20℃)
이 에틸렌성 불포화기 함유 (메타)아크릴계 공중합체 100질량부에 대해, 경화제로서 콜로네이트 L(상품명：닛폰 폴리우레탄 코교 가부시키가이샤제)를 8질량부, 광중합 개시제로서 이르가큐어 184(상품명：BASF사제)를 5질량부 배합하여, 마스크재 조성물 F를 얻었다.
에틸렌-초산 비닐 공중합체(토소사제, 상품명：울트라센 640)를 이용해서, 상기 마스크재 조성물 F를 붙여맞추는 면의 표면 거칠기 Ra가 0.9㎛로 되는 엠보싱 롤로 형성되고, 습윤 장력이 54.0mN/m로 되도록 코로나 처리된 두께 100㎛의 기재 필름(3a)을 T다이법에 의해 제작했다.
상기 마스크재 조성물 F를 박리 라이너 상에 도공해서 마스크재층(3b)을 형성하고, 기재 필름(3a)과 첩합하여, 두께 130㎛의 자외선 경화형 마스크 일체형 표면 보호 테이프(3)를 얻었다.
＜반도체 칩의 제조＞
라미네이터 DR8500Ⅲ(상품명：닛토 세이키 가부시키가이샤사제)를 이용해서, 스크라이브 라인(스트리트)이 부가된 실리콘 웨이퍼(직경 8인치) 표면에, 상기에서 얻어진 자외선 경화형의 마스크 일체형 표면 보호 테이프를 첩합했다.
그 후, DGP8760(상품명：디스코 가부시키가이샤사제)을 이용해서, 상기 마스크 일체형 표면 보호 테이프를 첩합한 면과는 반대 면(웨이퍼의 이면)을, 웨이퍼의 두께가 50㎛로 될 때까지 연삭했다. 연삭 후의 웨이퍼를, RAD－2700F(상품명：린텍 가부시키가이샤사제)를 이용해서, 웨이퍼 이면측으로부터 다이싱 테이프 상에 마운트하고, 링 프레임으로 지지 고정했다. 또 자외선 경화형의 마스크 일체형 테이프측으로부터 고압 수은 램프를 이용해서 500mJ/㎠의 자외선을 조사함으로써 기재 필름(3a)과 마스크재층(3b) 사이의 밀착력을 떨어뜨리고, 기재 필름(3a)만을 박리하고, 웨이퍼 상에 마스크재층(3b)만을 남겼다. 다음에 CO2 레이저로 스크라이브 라인 상의 마스크재를 제거하여, 스크라이브 라인을 개구했다.
그 후, 플라즈마 발생용 가스로서 SF6 가스를 이용하고, 실리콘 웨이퍼를 15㎛/분의 에칭 속도로 5분간, 마스크재층측으로부터 플라즈마 조사했다. 이 플라즈마 다이싱에 의해 웨이퍼를 절단해서 개개의 칩으로 분할했다. 그 다음에 플라즈마 발생용 가스로서 O2 가스를 이용하고, 1.5㎛/분의 에칭 속도로 10분간 애싱을 행하여, 마스크재를 제거했다. 그 후, 다이싱 테이프측으로부터 자외선을 조사하고(조사량 200mJ/㎠), 다이싱 테이프의 점착력을 저감시켜, 칩을 픽업했다.
상기 비교예 1에 있어서, 기재 필름(3a)의 마스크재층(3b)를 박리한 면의 습윤 장력을 측정했더니, 54.0mN/m인 것을 확인했다. 또, 동일한 면의 표면 거칠기 Ra는 0.9㎛인 것을 확인했다.
[비교예 2]　마스크 일체형 표면 보호 테이프의 제작, 반도체 칩의 제조
＜마스크 일체형 표면 보호 테이프의 제작＞
비교예 1에서 제작한 마스크재 조성물 F의 콜로네이트 L을 10질량부로 한 것 이외는 마찬가지로 해서, 마스크재 조성물 G를 얻었다.
저밀도 폴리에틸렌(토소사제, 상품명：페트로센 225)을 이용해서, 상기 마스크재 조성물 G를 붙여맞추는 면의 표면 거칠기 Ra가 2.3㎛로 되는 엠보싱 롤로 형성되고, 습윤 장력이 48.0mN/m로 되도록 코로나 처리된 두께 100㎛의 기재 필름(3a)을 T다이법에 의해 제작했다.
상기 마스크재 조성물 G를 박리 라이너 상에 도공해서 마스크재층(3b)을 형성하고, 기재 필름(3a)과 첩합하여, 두께 130㎛의 자외선 경화형 마스크 일체형 표면 보호 테이프(3)를 얻었다.
＜반도체 칩의 제조＞
라미네이터 DR8500Ⅲ(상품명：닛토 세이키 가부시키가이샤사제)를 이용해서, 스크라이브 라인(스트리트)이 부가된 실리콘 웨이퍼(직경 8인치) 표면에, 상기에서 얻어진 자외선 경화형의 마스크 일체형 표면 보호 테이프를 첩합했다.
그 후, DGP8760(상품명：디스코 가부시키가이샤사제)을 이용해서, 상기 마스크 일체형 표면 보호 테이프를 첩합한 면과는 반대 면(웨이퍼의 이면)을, 웨이퍼의 두께가 50㎛로 될 때까지 연삭했다. 연삭 후의 웨이퍼를, RAD－2700F(상품명：린텍 가부시키가이샤사제)를 이용해서, 웨이퍼 이면측으로부터 다이싱 테이프 상에 마운트하고, 링 프레임으로 지지 고정했다. 또 자외선 경화형의 마스크 일체형 테이프측으로부터 고압 수은 램프를 이용해서 500mJ/㎠의 자외선을 조사함으로써 기재 필름(3a)과 마스크재층(3b) 사이의 밀착력을 떨어뜨리고, 기재 필름(3a)만을 박리하고, 웨이퍼 상에 마스크재층(3b)만을 남겼다. 다음에 CO2 레이저로 스크라이브 라인 상의 마스크재를 제거하여, 스크라이브 라인을 개구했다.
그 후, 플라즈마 발생용 가스로서 SF6 가스를 이용하고, 실리콘 웨이퍼를 15㎛/분의 에칭 속도로 5분간, 마스크재층측으로부터 플라즈마 조사했다. 이 플라즈마 다이싱에 의해 웨이퍼를 절단해서 개개의 칩으로 분할했다. 그 다음에 플라즈마 발생용 가스로서 O2 가스를 이용하고, 1.5㎛/분의 에칭 속도로 10분간 애싱을 행하여, 마스크재를 제거했다. 그 후, 다이싱 테이프측으로부터 자외선을 조사하고(조사량 200mJ/㎠), 다이싱 테이프의 점착력을 저감시켜, 칩을 픽업했다.
상기 비교예 2에 있어서, 기재 필름(3a)의 마스크재층(3b)를 박리한 면의 습윤 장력을 측정했더니, 48.0mN/m인 것을 확인했다. 또, 동일한 면의 표면 거칠기 Ra는 2.3㎛인 것을 확인했다.
[비교예 3]　마스크 일체형 표면 보호 테이프의 제작, 반도체 칩의 제조
＜마스크 일체형 표면 보호 테이프의 제작＞
에틸렌-초산 비닐 공중합체(토소사제, 상품명：울트라센 530)를 이용해서, 실시예 1에서 이용한 것과 동일한 상기 마스크재 조성물 A를 붙여맞추는 면의 표면 거칠기 Ra가 0.02㎛로 되는 엠보싱 롤로 형성되고, 습윤 장력이 48.0mN/m로 되도록 코로나 처리된 두께 100㎛의 기재 필름(3a)을 T다이법에 의해 제작했다.
상기 마스크재 조성물 A를 박리 라이너 상에 도공해서 마스크재층(3b)을 형성하고, 기재 필름(3a)과 첩합하여, 두께 130㎛의 자외선 경화형 마스크 일체형 표면 보호 테이프(3)를 얻었다.
＜반도체 칩의 제조＞
라미네이터 DR8500Ⅲ(상품명：닛토 세이키 가부시키가이샤사제)를 이용해서, 스크라이브 라인(스트리트)이 부가된 실리콘 웨이퍼(직경 8인치) 표면에, 상기에서 얻어진 자외선 경화형의 마스크 일체형 표면 보호 테이프를 첩합했다.
그 후, DGP8760(상품명：디스코 가부시키가이샤사제)을 이용해서, 상기 마스크 일체형 표면 보호 테이프를 첩합한 면과는 반대 면(웨이퍼의 이면)을, 웨이퍼의 두께가 50㎛로 될 때까지 연삭했다. 연삭 후의 웨이퍼를, RAD－2700F(상품명：린텍 가부시키가이샤사제)를 이용해서, 웨이퍼 이면측으로부터 다이싱 테이프 상에 마운트하고, 링 프레임으로 지지 고정했다. 또 자외선 경화형의 마스크 일체형 테이프측으로부터 고압 수은 램프를 이용해서 500mJ/㎠의 자외선을 조사함으로써 기재 필름(3a)과 마스크재층(3b) 사이의 밀착력을 떨어뜨리고, 기재 필름(3a)만을 박리하고, 웨이퍼 상에 마스크재층(3b)만을 남겼다. 다음에 CO2 레이저로 스크라이브 라인 상의 마스크재를 제거하여, 스크라이브 라인을 개구했다.
그 후, 플라즈마 발생용 가스로서 SF6 가스를 이용하고, 실리콘 웨이퍼를 15㎛/분의 에칭 속도로 5분간, 마스크재층측으로부터 플라즈마 조사했다. 이 플라즈마 다이싱에 의해 웨이퍼를 절단해서 개개의 칩으로 분할했다. 그 다음에 플라즈마 발생용 가스로서 O2 가스를 이용하고, 1.5㎛/분의 에칭 속도로 10분간 애싱을 행하여, 마스크재를 제거했다. 그 후, 다이싱 테이프측으로부터 자외선을 조사하고(조사량 200mJ/㎠), 다이싱 테이프의 점착력을 저감시켜, 칩을 픽업했다.
상기 비교예 3에 있어서, 기재 필름(3a)의 마스크재층(3b)를 박리한 면의 습윤 장력을 측정했더니, 48.0mN/m인 것을 확인했다. 또, 동일한 면의 표면 거칠기 Ra는 0.02㎛인 것을 확인했다.
[비교예 4]　마스크 일체형 표면 보호 테이프의 제작, 반도체 칩의 제조
＜마스크 일체형 표면 보호 테이프의 제작＞
메타크릴산 2㏖%, 2－에틸헥실 아크릴레이트 20㏖%, 부틸 아크릴레이트 70㏖%, 메틸 아크릴레이트 8㏖%를 혼합하고, 용액중에서 중합하는 것에 의해 (메타)아크릴계 공중합체(질량 평균 분자량：40만, 수산기가：0mgKOH/g, 산가：16.1mgKOH/g, Tg：－35℃)를 합성했다.
이 (메타)아크릴계 공중합체의 용액에, 그 공중합체 100질량부에 대해서, 경화제로서 TETRAD－X(상품명：미츠비시 가스 카가쿠 가부시키가이샤제, 에폭시계 경화제)를 2질량부 배합하여, 마스크재 조성물 H(마스크재)를 얻었다.
에틸렌-초산 비닐 공중합체(토소사제, 상품명：울트라센 631)를 이용해서, 상기 마스크재 조성물 H를 붙여맞추는 면의 표면 거칠기 Ra가 0.04㎛로 되는 엠보싱 롤로 형성되고, 습윤 장력이 54.0mN/m로 되도록 코로나 처리된 두께 100㎛의 기재 필름(3a)을 T다이법에 의해 제작했다.
상기 마스크재 조성물 H를 박리 라이너 상에 도공해서 마스크재층(3b)을 형성하고, 기재 필름(3a)과 첩합하여, 두께 130㎛의 자외선 경화형 마스크 일체형 표면 보호 테이프(3)를 얻었다.
＜반도체 칩의 제조＞
라미네이터 DR8500Ⅲ(상품명：닛토 세이키 가부시키가이샤사제)를 이용해서, 스크라이브 라인(스트리트)이 부가된 실리콘 웨이퍼(직경 8인치) 표면에, 상기에서 얻어진 자외선 경화형의 마스크 일체형 표면 보호 테이프를 첩합했다.
그 후, DGP8760(상품명：디스코 가부시키가이샤사제)을 이용해서, 상기 마스크 일체형 표면 보호 테이프를 첩합한 면과는 반대 면(웨이퍼의 이면)을, 웨이퍼의 두께가 50㎛로 될 때까지 연삭했다. 연삭 후의 웨이퍼를, RAD－2700F(상품명：린텍 가부시키가이샤사제)를 이용해서, 웨이퍼 이면측으로부터 다이싱 테이프 상에 마운트하고, 링 프레임으로 지지 고정했다. 또 자외선 경화형의 마스크 일체형 테이프측으로부터 고압 수은 램프를 이용해서 500mJ/㎠의 자외선을 조사함으로써 기재 필름(3a)과 마스크재층(3b) 사이의 밀착력을 떨어뜨리고, 기재 필름(3a)만을 박리하고, 웨이퍼 상에 마스크재층(3b)만을 남겼다. 다음에 CO2 레이저로 스크라이브 라인 상의 마스크재를 제거하여, 스크라이브 라인을 개구했다.
그 후, 플라즈마 발생용 가스로서 SF6 가스를 이용하고, 실리콘 웨이퍼를 15㎛/분의 에칭 속도로 5분간, 마스크재층측으로부터 플라즈마 조사했다. 이 플라즈마 다이싱에 의해 웨이퍼를 절단해서 개개의 칩으로 분할했다. 그 다음에 플라즈마 발생용 가스로서 O2 가스를 이용하고, 1.5㎛/분의 에칭 속도로 10분간 애싱을 행하여, 마스크재를 제거했다. 그 후, 다이싱 테이프측으로부터 자외선을 조사하고(조사량 200mJ/㎠), 다이싱 테이프의 점착력을 저감시켜, 칩을 픽업했다.
상기 비교예 4에 있어서, 기재 필름(3a)의 마스크재층(3b)를 박리한 면의 습윤 장력을 측정했더니, 54.0mN/m인 것을 확인했다. 또, 동일한 면의 표면 거칠기 Ra는 0.04㎛인 것을 확인했다.
[시험예 1]　기재 필름의 습윤 장력 평가
상기 각 실시예 및 비교예에 관계된 마스크 일체형 표면 보호 테이프로부터 폭 200㎜×길이 300㎜의 시험편을 3점 채취했다.
탈지면에 텐션 체커액(상품명：카스가 덴키 가부시키가이샤사제)을 배어들게 하고, 샘플 기재 필름에 도포하고, 2초 후의 도포액면을 관찰하고, 사용한 텐션 체커액의 습윤 상태(濡具合)를 판정했다.
[시험예 2]　마스크재의 저장 탄성률 평가
자외선 조사 전에 기재 필름으로부터 박리한 마스크재의 G＇(비틀림 전단법)를, 시험편：8㎜φ×3㎜의 원주 측정기：DYNAMIC　ANALYZER　RDA　Ⅱ(상품명：REOMETRIC사제), 측정 주파수：1㎐의 조건에서 측정했다.
상기 각 실시예 및 비교예의 ＜반도체 칩의 제조＞에 있어서, 마스크 일체형 표면 보호 테이프에 있어서의, 기재 필름과 마스크재층을 박리했을 때에 필요로 한 힘(박리성)을 하기 평가 기준에 의해 평가했다. 또한, 상기 박리는 RAD－2700F[상품명：린텍 가부시키가이샤사제]를 이용해서 행했다.
－기재 필름-마스크재층간의 박리력(밀착력)의 평가 기준-
상기 각 실시예 및 비교예에 관계된 반도체 웨이퍼 표면 보호용 점착 테이프로부터 폭 25㎜×길이 300㎜의 시험편을 3점 채취했다. JIS　R　6253에 규정하는 280번의 내수 연마지로 마무리한 JIS　G　4305에 규정하는 두께 2.0㎜의 SUS 강판 상에, 각 시험편을 2㎏의 고무 롤러를 3번 왕복시켜서 압착하고, 1시간 방치 후, 측정값이 그 용량의 15∼85%의 범위에 들어가는 JIS　B　7721에 적합한 인장 시험기를 이용해서 23℃에서의 밀착력을 측정했다. 측정은, 180도 떼어냄법(引剝法)에 의한 것으로 하며, 이 때의 인장 속도는 300㎜/min으로 했다.
[시험예 3]　O2 플라즈마 애싱에 의한 마스크재층의 제거성 평가
상기 각 실시예 및 비교예의 ＜반도체 칩의 제조＞에 있어서, O2 플라즈마 애싱(1.5㎛/분의 에칭 속도로 10분간 애싱) 후의 마스크재의 잔류 유무를, 레이저 현미경을 이용해서 조사했다.
－마스크재층의 제거성 평가 기준-
　○：마스크재층의 잔류가 없다.
　×：마스크재층의 잔류가 있다.
[시험예 4]　연삭수의 침입성 평가
상기 각 실시예 및 비교예의 ＜반도체 칩의 제조＞에 있어서, 기재 필름을 박리하기 전에, 기재 필름 너머로 웨이퍼 표면을 현미경에 의해 관찰하고, 연삭수의 침입 유무를 조사했다.
－연삭수의 침입 평가 기준(이면 연삭시의 밀착성 평가 기준)－
　○：이면 연삭 후에 기재 필름을 박리하고, 목시로 마스크재층과 반도체 웨이퍼 사이에 연삭수의 침입가 없는 것을 확인할 수 있었다.
　△：이면 연삭 후에 기재 필름을 박리하고, 목시로 마스크재층과 반도체 웨이퍼 사이에 연삭수가 침입하고 있는 것이 확인되었다.
　×：이면 연삭 후에 기재 필름을 박리하고, 목시로 마스크재층과 반도체 웨이퍼 사이에 연삭수가 침입하고 있고, 반도체 웨이퍼에 균열이 확인되었다.
시험예 1∼4에서 얻어진 결과를, 하기 표 1 및 표 2에 정리해서 나타낸다.
Figure pct00001
Figure pct00002
상기 각 시험예의 결과로부터, 플라즈마 다이싱 방식으로 반도체 웨이퍼를 가공해서 반도체 칩을 제조함에 있어서, 본 발명의 마스크 일체형 표면 보호 테이프를 이용하는 것에 의해, 반도체 웨이퍼의 패턴면에 마스크 일체형 표면 보호 테이프를 첩부하고, 이 첩부한 마스크 일체형 표면 보호 테이프로부터 기재 필름을 박리하는 것만으로, 점착물질 잔존을 일으키지 않고 간단히 마스크를 형성할 수 있음을 알 수 있었다. 또, 이면 연삭 동안, 기재 필름과 마스크재층과의 박리가 없고, 패턴면의 오염이나 반도체 웨이퍼의 파손이 없었다. 즉, 이면 연삭시의 반도체 웨이퍼의 패턴면의 보호성이 높고, 양호한 박막화 이면 연삭을 할 수 있었다. 또, 이면 연삭 후의 기재 필름과 마스크재층과의 박리로 점착물질 잔존이 없어, 양호하게 마스크재층을 노출시킬 수가 있었다. 또, 이 마스크재는 스트리트에 상당하는 부분을 레이저에 의해서 확실하게 제거해서, 패턴면에 대한 마스크를 정밀도 좋게 형성할 수 있었다. 또, 패턴면 상의 마스크재는 O2 플라즈마에 의해서 보다 확실하게 제거할 수 있고, 불량 칩의 발생을 고도로 억제할 수 있는 것을 알 수 있었다. 즉, 패턴면에 대한 마스크 형성 및 제거의 처리를 단계적으로 정밀도 좋게 확실하게 할 수 있고, 패턴면의 오염 등이 억제되어, 불량 칩의 발생을 고도로 억제할 수가 있었다.
본 발명을 그 실시형태와 함께 설명했지만, 우리는 특별히 지정하지 않는 한 우리의 발명을 설명의 어느 세부에 있어서도 한정하려고 하는 것이 아니며, 첨부의 청구범위에 나타낸 발명의 정신과 범위에 반하는 일없이 폭넓게 해석되어야 할 것이라 생각한다.
본원은, 2016년 8월 29일에 일본에서 특허 출원된 특원2016－167148에 기초하는 우선권을 주장하는 것이며, 이것은 여기에 참조해서 그 내용을 본 명세서의 기재의 일부로서 포함시킨다.
1: 반도체 웨이퍼
2: 패턴면
3: 마스크 일체형 표면 보호 테이프
3a: 기재 필름
3b: 마스크재층
4: 웨이퍼 고정 테이프
7: 칩
S: 표면
B: 이면
M1: 웨이퍼 연삭 장치
M2: 핀
M3: 컬렉트
F: 링 프레임
L: 레이저(CO2 레이저)
P1: SF6 가스의 플라즈마
P2: O2 가스의 플라즈마

Claims (10)

  1. 하기 공정 (a)∼(d)를 포함하는 반도체 칩의 제조에 이용되는 마스크 일체형 표면 보호 테이프로서, 기재 필름과, 상기 기재 필름 상에 마련된 마스크재층을 가지고, 상기 마스크재층을 박리한 면의 상기 기재 필름의 습윤 장력이 20.0mN/m 이상, 48.0mN/m 이하이며, JIS　B0601에 준거해서 측정했을 때의, 상기 마스크재층을 박리한 면의 상기 기재 필름의 표면 거칠기 Ra가 0.05㎛ 이상, 2.0㎛ 이하의 범위인 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
    (a) 마스크 일체형 표면 보호 테이프를 반도체 웨이퍼의 패턴면 측에 첩합한 상태에서, 그 반도체 웨이퍼의 이면을 연삭하고, 연삭한 반도체 웨이퍼의 이면에 웨이퍼 고정 테이프를 첩합하고, 링 프레임으로 지지 고정하는 공정,
    (b) 상기 마스크 일체형 표면 보호 테이프의 기재 필름을 박리해서 상기 마스크재층을 표면에 노출시킨 후, 그 마스크재층 중 반도체 웨이퍼의 스트리트에 상당하는 부분을 레이저에 의해 절단해서 반도체 웨이퍼의 스트리트를 개구하는 공정,
    (c) SF6 플라즈마에 의해 반도체 웨이퍼를 상기 스트리트에서 분단해서 반도체 칩으로 개편화하는 플라즈마 다이싱 공정, 및,
    (d) O2 플라즈마에 의해 상기 마스크재층을 제거하는 애싱 공정
  2. 제 1 항에 있어서,
    상기 마스크 일체형 표면 보호 테이프의 마스크재가 방사선 경화형인 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 마스크재층의 순수에 대한 접촉각이, 85° 이상, 150° 이하인 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 마스크재층의 저장 탄성률이, 23℃에서 2.0×104Pa 이상, 1.2×105Pa 이하인 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 마스크재층의 저장 탄성률이, 50℃에서 1.0×104Pa 이상, 1.0×105Pa 이하인 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 기재 필름의 영률이, 2.0×107Pa 이상, 7.0×109Pa 이하인 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 기재 필름의 마스크재층과는 반대측 면의 융점이, 80℃ 이상, 120℃ 이하인 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 마스크재층과 상기 기재 필름층과의 밀착력이 0.01N/25mm 이상, 0.5N/25mm 이하인 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 마스크 일체형 표면 보호 테이프의 마스크재층의 두께가, 반도체 웨이퍼의 패턴 요철보다 큰 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 마스크 일체형 표면 보호 테이프를 첩합하는 반도체 웨이퍼의 패턴면의 요철이 10㎛ 이상에서 사용되는, 마스크 일체형 표면 보호 테이프.
KR1020197006604A 2016-08-29 2017-08-28 마스크 일체형 표면 보호 테이프 KR102188284B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-167148 2016-08-29
JP2016167148 2016-08-29
PCT/JP2017/030714 WO2018043391A1 (ja) 2016-08-29 2017-08-28 マスク一体型表面保護テープ

Publications (2)

Publication Number Publication Date
KR20190034653A true KR20190034653A (ko) 2019-04-02
KR102188284B1 KR102188284B1 (ko) 2020-12-08

Family

ID=61309071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197006604A KR102188284B1 (ko) 2016-08-29 2017-08-28 마스크 일체형 표면 보호 테이프

Country Status (9)

Country Link
US (1) US10971387B2 (ko)
EP (1) EP3506334A4 (ko)
JP (1) JP6928850B2 (ko)
KR (1) KR102188284B1 (ko)
CN (1) CN109716502B (ko)
MY (1) MY192116A (ko)
SG (1) SG11201901770RA (ko)
TW (1) TWI686852B (ko)
WO (1) WO2018043391A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7042667B2 (ja) * 2018-03-28 2022-03-28 古河電気工業株式会社 半導体チップの製造方法
CN110867501B (zh) * 2018-08-28 2020-11-27 山东浪潮华光光电子股份有限公司 一种GaAs基发光二极管芯片的切割方法
US11587834B1 (en) * 2020-06-29 2023-02-21 Plasma-Therm Llc Protective coating for plasma dicing

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11288907A (ja) * 1997-12-10 1999-10-19 Nitto Denko Corp 半導体装置の製造法と表面保護用粘着シ―ト類
KR20000017349A (ko) * 1998-08-18 2000-03-25 쇼지 고메이 웨이퍼 이면연삭에 사용하기 위한 표면보호시트 및 그의 이용방법
JP2007019385A (ja) 2005-07-11 2007-01-25 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2009033155A (ja) * 2006-12-05 2009-02-12 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
JP2011151251A (ja) * 2010-01-22 2011-08-04 Sumitomo Bakelite Co Ltd バックグラインドテープ付き導電接続材料、端子間の接続方法及び電気、電子部品
KR20140069061A (ko) * 2011-09-30 2014-06-09 린텍 코포레이션 보호막 형성층을 갖는 다이싱 시트 및 칩의 제조 방법
KR20150087222A (ko) * 2012-11-20 2015-07-29 후루카와 덴키 고교 가부시키가이샤 반도체 칩의 제조방법 및 이것에 이용되는 박막 연삭용 표면 보호 테이프

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4627437B2 (ja) * 2002-11-20 2011-02-09 株式会社きもと 指紋消去性フィルム
TW200800584A (en) * 2006-04-03 2008-01-01 Gunze Kk Surface protective tape used for back grinding of semiconductor wafer and base film for the surface protective tape
JP4851613B2 (ja) * 2009-12-22 2012-01-11 古河電気工業株式会社 半導体ウエハ表面保護用粘着テープ
JP2012079936A (ja) * 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP5318251B2 (ja) * 2012-05-28 2013-10-16 リンテック株式会社 ダイソート用シート
KR102152605B1 (ko) * 2012-12-14 2020-09-07 린텍 가부시키가이샤 보호막 형성용 필름
JP2015030797A (ja) * 2013-08-02 2015-02-16 日東電工株式会社 粘着テープ又はシート
CN107210236B (zh) * 2015-02-06 2019-06-07 Ａｇｃ株式会社 膜、其制造方法以及使用该膜的半导体元件的制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11288907A (ja) * 1997-12-10 1999-10-19 Nitto Denko Corp 半導体装置の製造法と表面保護用粘着シ―ト類
KR20000017349A (ko) * 1998-08-18 2000-03-25 쇼지 고메이 웨이퍼 이면연삭에 사용하기 위한 표면보호시트 및 그의 이용방법
JP2007019385A (ja) 2005-07-11 2007-01-25 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2009033155A (ja) * 2006-12-05 2009-02-12 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
JP2011151251A (ja) * 2010-01-22 2011-08-04 Sumitomo Bakelite Co Ltd バックグラインドテープ付き導電接続材料、端子間の接続方法及び電気、電子部品
KR20140069061A (ko) * 2011-09-30 2014-06-09 린텍 코포레이션 보호막 형성층을 갖는 다이싱 시트 및 칩의 제조 방법
KR20150087222A (ko) * 2012-11-20 2015-07-29 후루카와 덴키 고교 가부시키가이샤 반도체 칩의 제조방법 및 이것에 이용되는 박막 연삭용 표면 보호 테이프

Also Published As

Publication number Publication date
TW201812883A (zh) 2018-04-01
MY192116A (en) 2022-07-28
US20190198378A1 (en) 2019-06-27
JP6928850B2 (ja) 2021-09-01
SG11201901770RA (en) 2019-04-29
EP3506334A4 (en) 2020-08-19
KR102188284B1 (ko) 2020-12-08
US10971387B2 (en) 2021-04-06
JPWO2018043391A1 (ja) 2019-06-24
TWI686852B (zh) 2020-03-01
CN109716502B (zh) 2022-12-30
CN109716502A (zh) 2019-05-03
EP3506334A1 (en) 2019-07-03
WO2018043391A1 (ja) 2018-03-08

Similar Documents

Publication Publication Date Title
US10418267B2 (en) Method of processing a semiconductor wafer, semiconductor chip, and surface protective tape
JP6522998B2 (ja) 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
KR20170122185A (ko) 반도체 칩의 제조방법 및 이것에 이용하는 마스크 일체형 표면 보호 테이프
US11171032B2 (en) Semiconductor chip production method and surface protection tape
US11707804B2 (en) Mask-integrated surface protective tape
JP6667489B2 (ja) 半導体チップの製造方法
KR20180020951A (ko) 마스크 일체형 표면 보호 필름
JP6800213B2 (ja) マスク一体型表面保護テープ
KR101554458B1 (ko) 반도체 웨이퍼 보호용 점착 테이프
US10971387B2 (en) Mask-integrated surface protective tape
US20200017728A1 (en) Mask-integrated surface protective tape with release liner
KR20190071816A (ko) 반도체 칩의 제조 방법
JP4234630B2 (ja) 貫通構造を有する薄膜化回路基板の製造方法と保護用粘着テープ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant