KR20190032217A

KR20190032217A - 회절 광학 소자

Info

Publication number: KR20190032217A
Application number: KR1020180110535A
Authority: KR
Inventors: 존 마이클 밀러; 스티븐 베그날드
Original assignee: 루멘텀 오퍼레이션즈 엘엘씨
Priority date: 2017-09-18
Filing date: 2018-09-14
Publication date: 2019-03-27
Also published as: US11762134B2; CN109521507B; KR102649785B1; CN109521507A; US20190086682A1; US20210278576A1; US11016227B2

Abstract

회절 광학 소자는 파장에서 투과 위상 지연을 제공하는 부파장 기간 스택-갭 구조화 층을 포함할 수 있다. 부파장 기간 스택-갭 구조화 층은 부파장 기간의 충전율의 범위에 걸쳐서 환경 또는 기판에 인덱스 매칭되는 한 세트의 얇은 반사 방지층을 포함할 수 있다.

Description

회절 광학 소자{DIFFRACTIVE OPTICAL ELEMENT}

본 개시내용은 회절 광학 소자에 관한 것이다. 보다 구체적으로, 본 개시내용의 일부 양태는 회절 광학 소자(diffractive optical element: DOE)의 영역들 간에 특정 위상 지연을 제공하는 회절 광학 소자(DOE)에 관한 것이다.

회절 광학 소자(DOE)는 빔을 유도하기 위해 사용될 수 있다. 예를 들어, 회절 렌즈, 스폿 어레이 일루미네이터(spot array illuminator), 스폿 어레이 생성기, 빔 스플리터, 푸리에 어레이 생성기 등과 같은 DOE는 빔을 분할하는 것, 빔을 형성하는 것, 빔의 초점을 맞추는 것 등을 행하는 데 사용될 수 있다. DOE는 멀티캐스트 스위치, 파장 선택 스위치, 제스처 인식 시스템, 동작 감지 시스템 등에 통합될 수 있다. 다중 레벨 표면 릴리프 프로파일(multi-level surface relief profile)이 표면 릴리프 DOE를 위해 선택될 수 있다. 예를 들어, 2 레벨(때로는 "2진"이라고 지칭됨) 표면 릴리프 프로파일이 표면 릴리프 DOE를 위해 선택될 수 있다. 2 레벨 표면 릴리프 프로파일은, 연속 표면 릴리프 프로파일에 근사시키고 DOE를 제조하기 위한 포토리소그래피 절차 및/또는 에칭 절차의 사용을 가능하게 하도록 선택될 수 있다. 2 레벨 표면 릴리프 프로파일의 기간은 연속 표면 릴리프 프로파일에 근사시키기 위한 부파장(sub-wavelength)일 수 있다. 얇은 스택이 2 레벨 표면 릴리프 프로파일을 형성하는 데 사용될 수 있다.

일부 가능한 구현예에 따르면, 회절 광학 소자는 파장에서 투과 위상 지연(transmissive phase delay)을 제공하는 부파장 기간 스택-갭 구조화 층(sub-wavelength period stack-and-gap structured layer)을 포함할 수 있다. 부파장 기간 스택-갭 구조화 층은 부파장 기간의 충전율(fill factor)의 범위에 걸쳐서 환경 또는 기판에 인덱스 매칭되는(index matched) 한 세트의 얇은 반사 방지층을 포함할 수 있다.

일부 가능한 구현예에 따르면, 회절 광학 소자는 한 세트의 반사 방지층을 포함하는 층들의 스택을 포함할 수 있다. 층들의 스택은 파장에 대해 투과성일 수 있다. 층들의 스택의 폭은 한 세트의 기간으로 분할될 수 있다. 한 세트의 기간 중 각 기간의 폭은 파장보다 짧을 수 있다. 한 세트의 기간 중 하나의 기간은 그 기간 내의 갭의 폭을 정의하는 충전율을 가질 수 있다. 상이한 기간의 충전율은 상이할 수 있다. 갭의 깊이는 층들의 스택을 통해 그리고 한 세트의 반사 방지층을 통해 연장될 수 있다. 한 세트의 기간 중 각 기간은 대응하는 충전율과 관련된, 파장에서의 위상 지연을 제공할 수 있다. 상이한 충전율의 범위에 걸쳐서, 한 세트의 반사 방지층은 갭 내의 환경에 또는 기판에 인덱스 매칭될 수 있다.

일부 가능한 구현예에 따르면, 회절 광학 소자는 제1 세트의 반사 방지층과 제2 세트의 반사 방지층 사이에 샌드위칭된 적어도 하나의 층을 포함하는 스택-갭 구조화 층을 포함할 수 있다. 스택-갭 구조화 층은 파장에서 투과 위상 지연을 제공할 수 있다. 스택-갭 구조화 층은 파장보다 짧은 기간을 가질 수 있다. 제1 세트의 반사 방지층의 층들의 재료 조성, 두께 및 수량, 및 제2 세트의 반사 방지층의 층들의 재료 조성, 두께 및 수량은, 파장에서 85% 초과의 투과 효율이 그 기간의 충전율의 범위에 걸쳐서 달성되도록 선택될 수 있다.

도 1은 본 명세서에서 설명되는 예시적인 구현예의 개략도;
도 2는 본 명세서에서 설명되는 예시적인 구현예에 관한 특성도;
도 3a 내지 도 3g는 본 명세서에서 설명되는 예시적인 구현예의 도면; 및
도 4a 내지 도 4d는 본 명세서에서 설명되는 예시적인 구현예에 관한 특성도.

예시적인 구현예에 대한 다음의 상세한 설명은 첨부 도면을 참조한다. 상이한 도면에서 동일한 참조 번호는 동일 또는 유사한 요소를 식별할 수 있다.

회절 광학 소자(DOE)는 포토리소그래피 절차 및/또는 에칭 절차를 사용하여 제조될 수 있다. 예를 들어, 연속 표면 릴리프 프로파일에 근사시키기 위해, 다중 레벨 표면 릴리프 프로파일이 DOE에 대해 선택될 수 있고, DOE의 표면은 다중 레벨 표면 릴리프 프로파일을 형성하도록 에칭되거나 패터닝될 수 있다. 다중 레벨 표면 릴리프 프로파일은 DOE를 통과하는 빔에 대한 위상 지연을 생성하는 데 사용될 수 있다. 그러나, 다중 레벨 표면 릴리프 프로파일과 관련된 회절 효율은, 광 통신 시스템, 제스처 인식 시스템, 동작 검출 시스템 등과 같은 광학 시스템에서 DOE의 활용에 필요한 임계값보다 작을 수 있다. 또한, 다중 레벨 표면 릴리프 프로파일의 투과율은 광학 시스템에서 DOE의 활용에 필요한 임계값보다 작을 수 있다.

본 명세서에서 설명되는 일부 구현예는 파장에서 투과 위상 지연을 제공하는 부파장 기간 스택-갭 구조화 DOE를 제공하여, 주기적 격자 기반 DOE에 대한 편광 독립성(polarization independence)을 달성할 수 있다. 예를 들어, 본 명세서에서 설명되는 일부 구현예는 DOE의 스택-갭 구조를 위한 충전율의 임계 범위에 대한 임계 투과율을 갖는 2 레벨("2진"이라고도 지칭됨) DOE를 제공할 수 있다. 또한, DOE는 임계 회절 효율과 관련될 수 있고, 이에 따라 파장 선택 스위치, 스폿 어레이 생성기 등과 같은 광학 시스템에서의 사용을 가능하게 한다. 이러한 방식으로, DOE는, 예를 들어 단일의 마스킹 단계 및 에칭 단계로 형성될 수 있고, 이에 따라 다중 레벨 제조 기술, 가변 선량 레이저 기록(variable dosage laser writing) 기술, 이빔 기록(e-beam writing) 기술 등에 비해서 제조 가능성(manufacturability)을 개선할 수 있다. 또한, 박막 스택의 층들은 DOE의 기판 및/또는 출구 매체(exit media)에 인덱스 매칭될 수 있다. 이러한 방식으로, 얇은 스택은 DOE를 제조하기 위한 다른 기술에 비해서 투과율을 개선한다.

도 1은 본 명세서에서 설명되는 예시적인 구현예(100)의 개략도이다. 도 1은 스폿 어레이 일루미네이터(때로는 스폿 어레이 생성기라고 지칭됨)로서 DOE 및 수렴 렌즈를 사용하는 스폿 어레이 생성의 일례를 도시한다.

도 1에 도시된 바와 같이, λ ₀ 의 파장을 갖는 입사 평면파(110)는 DOE(120)를 향하여 유도된다. 일부 구현예에서, DOE(120)는, 본 명세서에서 설명되는 바와 같이, 가변 충전율을 갖는 캐리어 격자(carrier grating)일 수 있다. 예를 들어, DOE(120)는 한 세트의 캐리어 기간과 관련될 수 있고, 각 캐리어 기간은 적어도 하나의 스택 및 적어도 하나의 갭을 포함할 수 있다. 각 캐리어 기간 내의 적어도 하나의 스택 및 적어도 하나의 갭의 크기는 충전율에 대응할 수 있고, 충전율은 캐리어 기간들 간의 위상 지연을 제어하도록 구성될 수 있다.

일부 구현예에서, DOE(120)는, 예를 들어, 캐리어 격자의 스택 및 갭을 형성하기 위해 사용되는 교번하는 규소(Si) 박층과 이산화규소(SiO₂) 박층, 교번하는 수소화규소(Si:H) 박층과 이산화규소 박층 등을 포함할 수 있다. 일부 구현예에서, 캐리어 기간의 크기는 λ ₀의 파장에 기초하여 구성될 수 있다. 예를 들어, DOE(120)는 λ ₀의 파장 미만의 폭과 관련된 캐리어 기간을 갖는 부파장 캐리어 격자인 것으로 구성될 수 있다. 일부 구현예에서, DOE(120)의 층은 반사 방지 기능을 제공하도록 구성될 수 있다. 예를 들어, DOE(120)는 반사 방지 기능을 제공하기 위한 단일 세트의 인덱스 매칭된 박층, 반사 방지 기능을 제공하기 위한 다수의 인덱스 매칭된 박막층 등을 포함할 수 있다. 일부 구현예에서, 박층은 박막층 등과 같은, 본 명세서에서 설명되는 임계값 미만의 두께를 갖는 층일 수 있다. 일부 구현예에서, 반사 방지 기능은 본 명세서에서 설명되는 충전율의 임계 범위에 대해 제공될 수 있다.

일부 구현예에서, 입사 평면파(110)는 대략 700 나노미터(㎚) 내지 대략 2000㎚, 대략 1000㎚ 내지 대략 1800㎚, 대략 1400㎚ 내지 대략 1600㎚, 대략 1500㎚ 내지 대략 1600㎚, 대략 800㎚ 내지 1000㎚, 대략 600㎚ 내지 1000㎚, 대략 850㎚ 내지 950㎚ 등의 범위 내의 파장을 가질 수 있다. 추가적으로, 또는 대안적으로, 입사 평면파(110)는, DOE(120)가 임계 위상 지연, 반사 방지 기능 등을 제공하는 파장일 수 있는 대략 1550㎚의 중심 파장과 관련될 수 있다. 일부 구현예에서, DOE(120)에 의해(예를 들어, DOE(120)의 상이한 캐리어 기간들 사이에서) 제공되는 최대 투과 위상 지연은 π, 2π, 4π 등보다 크거나 같을 수 있다. DOE(120)에 관한 추가 상세가 본 명세서에서 설명된다.

도 1에 더 도시된 바와 같이, DOE(120)는 입사 평면파(110)를 회절시키고, 파면(wave front)(130)(예를 들어, 입사 평면파(110)의 회절 차수)을 수렴 렌즈(140)를 향하여 유도한다. 수렴 렌즈(140)는 초점면(160)으로부터 초점 거리(150)만큼 분리되어 있다. 일부 구현예에서, 예시적인 구현예(100)는 제스처 인식 시스템에서 사용될 수 있고, 초점면(160)은 제스처 인식을 위한 타깃일 수 있다. 추가적으로, 또는 대안적으로, 초점면(160)은 (예를 들어, 동작 감지 시스템을 위한) 대상체, (예를 들어, 광통신 시스템을 위한) 통신 타깃 등일 수 있다.

도 1에 더 도시된 바와 같이, 파면(170)을 형성하기 위해 파면(130)의 방위를 변경시키는 수렴 렌즈(140)에 기초하여, 파면(170)은 초점면(160)을 향하여 유도되어, 다중 스폿 어레이 패턴이 초점면(160)에 형성되게 한다. 일부 구현예에서, DOE(120)는 1차원 스폿 어레이를 생성하는 데 사용될 수 있다. 일부 구현예에서, DOE(120)는 2차원 스폿 어레이를 생성하는 데 사용될 수 있다. 이러한 방식으로, DOE는 입사 평면파(110)로부터 초점면(160)에 스폿 어레이를 생성하기 위한 스폿 어레이 일루미네이터로서 사용될 수 있고, 이에 따라 제스처 인식 시스템, 동작 감지 시스템, 광통신 시스템 등을 가능하게 한다.

상기한 바와 같이, 도 1은 단지 예로서 제공된다. 다른 예가 가능하며, 도 1과 관련하여 설명된 것과 다를 수도 있다.

도 2는 한 세트의 DOE에 관한 한 세트의 특성도(202-210)이다. 도 2에 도면(202-210)으로 도시된 바와 같이, 한 세트의 DOE는 한 세트의 DOE의 굴절 렌즈에 대해 상이한 릴리프 프로파일과 관련될 수 있다.

도 2에 도면(202)으로 더 도시된 바와 같이, 제1 DOE는 굴절 광학 소자(예를 들어, 렌즈)에 대한 연속 위상 릴리프 프로파일과 관련될 수 있다. 제1 DOE는 제1 DOE의 표면에 걸쳐서 0부터 최대 위상 지연까지의 연속적인 경험상 위상 지연을 제공할 수 있다. 본 명세서에서는 0 위상 지연으로 설명되었지만, 0 위상 지연은 최소 위상 지연일 수 있다. 환언하면, 0 위상 지연은 0 상대 위상 지연일 수 있고, 최대 위상 지연은 (0 위상 지연에 대한) 최대 상대 위상 지연일 수 있다. 도면(204)으로 더 도시 된 바와 같이, 제2 DOE는 모듈러스 2π 프레넬 존 연속 위상 회절 광학 소자(modulus 2π Fresnel zone continuous phase diffractive optic)와 관련될 수 있다. 제2 DOE는 제2 DOE의 표면에 걸쳐서 0부터 최대 위상 지연까지의 주기적 연속 위상 지연을 제공할 수 있다. 예를 들어, 제2 DOE는 최대 위상 지연에 대해 0의 경험상 위상 지연을 갖는 제1 영역, 최대 위상 지연에 대해 0의 경험상 위상 지연을 갖는 제2 영역, 및 최대 위상 지연에 대해 0의 경험상 위상 지연을 갖는 제3 영역을 포함할 수 있다.

도 2에 도면(206)으로 더 도시된 바와 같이, 제3 DOE는 주기적 n 레벨(예를 들어, 2 이상의 레벨) 릴리프 프로파일과 관련될 수 있다. 예를 들어, 제3 DOE는, 0부터 최대 위상 지연까지의 상이한 경험상 위상 지연과 각각 관련된 복수의 개별 레벨을 포함할 수 있다. 이 경우에, 제3 DOE는 0의 제1 위상 지연을 갖는 제1 레벨, 0과 최대 위상 지연 사이의 제2 위상 지연을 갖는 제2 레벨, 및 최대 위상 지연의 제3 위상 지연을 갖는 제3 레벨을 갖는 제1 영역; 제1 레벨, 제2 레벨, 및 제3 레벨을 갖는 제2 영역; 및 제1 레벨, 제2 레벨, 및 제3 레벨을 갖는 제3 영역을 포함한다. 도면(208)으로 더 도시된 바와 같이, 제4 DOE는 주기적 그레이디드 인덱스 위상 어레이(periodic graded index phased array) 기판상 액정(LCOS) 광학 소자와 관련될 수 있다. 예를 들어, 제4 DOE는 LCOS 광학 소자의 각 영역에서 한 세트의 상이한 위상 지연을 제공할 수 있다.

도 2에 도면(210)으로 더 도시된 바와 같이, 제5 DOE는 부파장 기간 2진 격자(sub-wavelength periodic binary grating)일 수 있다. 예를 들어, 제5 DOE는 제5 DOE의 스택(212) 또는 갭(214)에 대해 상이한 충전율을 갖는 2진(2 레벨) 구조를 포함할 수 있다. 스택(212) 또는 갭(214)에 대해 2 레벨 격자 구조를 사용하는 것에 기초하여, 제5 DOE는 제1 DOE, 제2 DOE, 제3 DOE, 및/또는 제4 DOE에 비해서 감소된 제조 시간 및/또는 비용, 개선된 회절 효율, 및/또는 개선된 투과율과 관련될 수 있다. 일부 구현예에서, x 방향 및 y 방향에 관한 캐리어 기간(피치라고도 지칭됨) dc는 입사광의 파장보다 작을 수 있고, 부파장이라고 지칭될 수 있다. 이 경우에, 부파장인 캐리어 기간에 기초하여, 국소 유효 굴절률 n _eff 가 입사광에 대해 발생된다.

일부 구현예에서, 국소 굴절률의 값은 제5 DOE의 총 기간 d에 걸쳐서 변화된다. 예를 들어, 총 기간(예를 들어, 제1 충전율을 갖는, 총 기간 중 제1 캐리어 기간, 및 제2 충전율을 갖는, 총 기간 중 제2 캐리어 기간)에 걸친 가변 충전율에 기초하여, 국소 유효 굴절률은 총 기간에 걸쳐서 변화될 수 있다. 충전율은, 스택(212)이 위치하는 캐리어 기간의 폭에 대한 스택(212)의 폭 w의 비율을 나타낼 수 있다. 마찬가지로, 충전율은, 갭(214)이 위치하는 캐리어 기간의 폭에 대한, 갭(214)이라고 지칭될 수 있는 한 세트의 스택(212) 사이의 공간의 폭의 비율과 관련될 수 있다. 총 기간에 걸쳐서 충전율을 변화시키는 것에 기초하여, 제5 DOE는 총 기간에 걸쳐서 변화하는 국소 유효 굴절률과 관련될 수 있고, 캐리어 기간의 충전율의 범위에 걸쳐서 환경에 또는 기판에 인덱스 매칭될 수 있는 2진 DOE 구조라고도 지칭되는 2 레벨 DOE 구조를 형성할 수 있다. 일부 구현예에서, 다른 유형의 다중 레벨 DOE 구조는 3 레벨 DOE, 4 레벨 DOE, 또는 다른 유형의 n 레벨 DOE(n≥2)와 같은 캐리어 격자를 사용하여 형성될 수 있다. 일부 구현예에서, DOE의 총 기간은 (예를 들어, x 방향 및 y 방향에 관하여) 다수의 축에 관하여 변화될 수 있다. 예를 들어, 2차원적으로 변화하는 DOE는 회절 렌즈 또는 다른 사용 사례에서 사용될 수 있다.

상기한 바와 같이, 도 2는 단지 예로서 제공된다. 다른 예가 가능하며, 도 2와 관련하여 설명된 것과 다를 수도 있다.

도 3a 내지 도 3g는 DOE의 예시적인 구현예의 도면이다. 도 3a는 예시적인 DOE(300)의 단면도를 도시한다.

도 3a에 도시된 바와 같이, DOE(300)는 기판(302)을 포함할 수 있다. 일부 구현예에서, 기판(302)은 유리 기판, 용융 실리카 기판, 붕규산 유리 기판 등일 수 있다. 예를 들어, 기판(302)은 대략 200 마이크로미터 내지 대략 3 밀리미터의 범위, 또는 대략 725 마이크로미터의 두께, 및 대략 1.45의 굴절률 n _sub 를 갖는 용융 실리카 기판일 수 있다. 일부 구현예에서, 기판(302)은 총 기간 d와 관련될 수 있고, 각 기간은 한 세트의 캐리어 기간 dc에 의해 기판(302)의 특정 차원에 대해 정의될 수 있다. 예를 들어, 기판(302)은, 기판(302)의 최상부 표면과 평면형으로 연장하면서, 0 dc 내지 1 dc의 제1 캐리어 기간, 1 dc 내지 2 dc의 제2 캐리어 기간, 2 dc 내지 3 dc의 제3 캐리어 기간, 3 dc 내지 4 dc의 제4 캐리어 기간을 포함할 수 있다. 일부 구현예에서, 각 캐리어 기간은 적어도 하나의 스택과 관련될 수 있고, 부파장 기간일 수 있다. 예를 들어, 제1 캐리어 기간은 스택(304-1)을 포함할 수 있고, 제2 캐리어 기간은 스택(304-2)을 포함할 수 있고, 제3 캐리어 기간은 스택(304-3)을 포함할 수 있고, 제4 캐리어 기간은 스택(304-4)을 포함할 수 있다. 마찬가지로, 각 캐리어 기간은 적어도 하나의 갭과 관련될 수 있다. 예를 들어, 제4 캐리어 기간은 갭(306-1)의 일부(갭(306-1)의 다른 부분은 제3 캐리어 기간에 포함될 수 있음) 및 갭(306-2)의 일부(갭(306- 2)의 다른 부분은 기판(302) 상의 DOE(300)의 다른 총 기간의 다른 캐리어 기간에 포함될 수 있음)와 관련될 수 있다. 이 경우에, 스택(304) 및 갭(306)은 기판(302)의 표면에 평면형인 단일 차원으로 축성된다(castellated).

일부 구현예에서, 각 스택(304)은 각 갭(306)의 표면 위 및/또는 기판(302)의 표면 위의 특정 높이 h와 관련될 수 있다. 예를 들어, 각 스택(304)은 대략 0.5 마이크로미터 내지 대략 6 마이크로미터의 범위(예를 들어, 규소를 사용하는 940 나노미터에서는 4π 기간 및 용융 실리카를 사용하는 1550 나노미터에서는 2π 기간), 또는 대략 1.2 마이크로미터(예를 들어, 규소를 사용하는 1550 나노미터에서는 4π 기간)의 높이와 관련될 수 있다. 일부 구현예에서, 제1 스택(304)은 제2 스택(304)과 상이한 높이와 관련될 수 있다. 예를 들어, 공통 캐리어 기간, 상이한 캐리어 기간 등의 스택(304)은 기판(302)의 최상부 표면 위의 상이한 높이와 관련될 수 있다. 일부 구현예에서, 각 갭(306)은 스택(304)의 최상부 표면으로부터의 공통 깊이와 관련될 수 있다. 추가적으로, 또는 대안적으로, 제1 갭(306)은 스택(304)의 표면으로부터의 제1 깊이와 관련될 수 있고, 제2 갭(306)은 스택(304)의 표면으로부터의 제2 깊이와 관련될 수 있다. 종합적으로, 스택(304) 및 갭(306)은 스택-갭 구조를 형성할 수 있다.

일부 구현예에서, 각 캐리어 기간은 충전율과 관련될 수 있다. 1차원 및 2차원에서의 충전율은 각각 다음의 식에 기초하여 계산될 수 있다.

[식 1]

여기서, ff는 충전율을 나타내고, w는 1차원에서 또는 2차원의 영역에서의 특정 캐리어 기간 내의 스택(304)의 폭을 나타내고, dc는 1차원에서 또는 2차원의 영역에서의 특정 캐리어 기간의 폭을 나타낸다. 일부 구현예에서, 캐리어 기간이 다수의 스택(304)을 포함할 때, w는 캐리어 기간 내의 다수의 스택(304)의 폭의 합, 캐리어 기간 내의 다수의 스택(304)의 폭의 평균 등을 나타낼 수 있다. 일부 구현예에서, 충전율은, 얇은 반사 방지층이 스택(304)을 형성하고 갭(306)이 충전율 범위에 걸쳐서(예를 들어, 후술하는 바와 같이 제1 내지 제4 충전율에 걸쳐서) 환경에 또는 기판에 인덱스 정합되도록, 기판(302)의 최상부 표면과 평면형인 차원을 따라 배열된, 총 기간 중 캐리어 기간에 관하여 변할 수 있다. 예를 들어, 제1 캐리어 기간은 제1 충전율과 관련될 수 있고, 제2 캐리어 기간은 제2 충전율과 관련될 수 있고, 제3 캐리어 기간은 제3 충전율과 관련될 수 있고, 제4 캐리어 기간은 제4 충전율과 관련될 수 있다.

일부 구현예에서, 총 기간 중 각 캐리어 기간은 상이한 충전율과 관련될 수 있다. 일부 구현예에서, 총 기간 중 2개 이상의 캐리어 기간은 공통 충전율과 관련될 수 있고, 총 기간 중 다른 2개 이상의 캐리어 기간은 상이한 충전율과 관련될 수 있다. 일부 구현예에서, 다수의 총 기간 중 각 캐리어 기간은 상이한 충전율의 범위와 관련될 수 있다. 일부 구현예에서, 제1 총 기간 중 적어도 하나의 캐리어 기간 및 제2 총 기간 중 적어도 하나의 캐리어 기간은 공통 충전율과 관련될 수 있다. 일부 구현예에서, 다수의 총 기간은 공통 평균 충전율, 상이한 평균 충전율 등과 관련될 수 있다. 일부 구현예에서, 각 캐리어 기간은 공통 충전율과 관련될 수 있다. 예를 들어, DOE(300)가 기판(302)의 최상부 표면과 평면형인 2차원에 걸쳐서 정의된 캐리어 기간을 포함할 때(예를 들어, 그리고 스택이 도시된 바와 같이 기판(302)의 최상부 표면에 수직인 제3 차원으로 연장될 때), 2차원 중 제1 차원에 관하여 선형으로 배열된 캐리어 기간은 공통 충전율과 관련될 수 있고, 2차원 중 제2 차원에 관하여 선형으로 배열된 캐리어 기간은 상이한 충전율과 관련될 수 있다.

도 3b에 도시된 바와 같이, 하향식 도면에서, DOE의 다른 예시적인 구현예, 즉 DOE(320)는 기판(322)의 최상부 표면과 평면형으로 연장되는 2차원으로 배열된 캐리어 기간을 갖는 총 기간을 포함할 수 있다. 이 경우에, 스택 및 갭은 DOE(320)의 표면에 평면형인 2차원으로 축성된다.

도 3b에 더 도시된 바와 같이, DOE(320)는 제1 차원 x에서, 적어도 하나의 총 기간 d _x 및 한 세트의 캐리어 기간 dc _x 를 포함할 수 있다. 마찬가지로, 제2 차원 y에서, DOE(320)는 적어도 하나의 총 기간 d _y 및 한 세트의 캐리어 기간 dc _y 를 포함할 수 있다. 이러한 방식으로, DOE(320)의 캐리어 격자(예를 들어, DOE(320)의 스택 및 갭)는 2차원 편광 독립적인 DOE를 제공할 수 있다. 예를 들어, DOE(320)는 제1 차원에서 선형으로 정렬된 캐리어 기간(324-1-1, 324-2-1, 324-3-1, 및 324-4-1)을 포함한다. 마찬가지로, DOE(320)는 제2 차원에서 선형으로 정렬된 캐리어 기간(324-1-1, 324-1-2, 324-1-3, 및 324-1-4)을 포함한다. 이 경우에, 제2 차원으로 정렬된 캐리어 기간은 각각 공통 충전율과 관련되고, 제1 차원으로 정렬된 캐리어 기간은 각각 상이한 충전율과 관련된다. 예를 들어, 스택(326-1-1 및 326-1-2)은 공통 충전율을 초래하는 공통 폭과 관련되고, 스택(326-1-1 및 326-2-1)은 상이한 충전율의 범위를 초래하는 상이한 폭과 관련된다. 일부 구현예에서, 캐리어 기간에서의 스택 및 갭의 패턴 또는 배열은 특정 설계 기술에 기초하여 선택될 수 있다. 예를 들어, 갭 또는 스택의 패턴 또는 배열을 식별하여 스택 및 갭이 반사 방지 기능을 제공하는 특정 파장에서의 특정 위상 지연을 제공하기 위해 2차원의 엄격한 격자 이론 기술, 박막 이론 기술, 시뮬레이션된 어닐링 및 최급 강하(simulated annealing and steepest descent) 기술 등이 사용될 수 있다.

도 3c에 도면(340)으로 도시된 바와 같이, 위상 지연의 예시적인 위상 프로파일은 본 명세서에서 설명된 DOE의 캐리어 기간에 대해, 예를 들어 제1(x) 차원에 관하여 DOE(300) 및/또는 DOE(320)에 대해 제공된다. 예를 들어, 제1 캐리어 기간에 대해, 0의 (상대) 위상 지연은 제1 캐리어 기간의 적어도 하나의 스택 및/또는 적어도 하나의 갭에 의해 야기된다. 마찬가지로, 제2 캐리어 기간에 대해, π/2의 위상 지연이 야기되고; 제3 캐리어 기간에 대해, π의 위상 지연이 야기되고; 제4 캐리어 기간에 대해 3π/2의 위상 지연이 야기된다.

일부 구현예에서, 본 명세서에서 설명된 DOE의 위상 지연은 특정 스펙트럼 범위에 대해 구성될 수 있다. 예를 들어, 위상 지연은, 스택 및 갭이 1550 나노미터의 중심 조명 파장을 갖는 스펙트럼 범위와 같은, 반사 방지 기능을 제공하는 스펙트럼 범위에 대해 구성될 수 있다. 이 경우에, 스택 및 갭에 의해 형성된 격자의 폭은 1550 나노미터 미만일 수 있다.

본 명세서에서는 특정 세트의 위상 지연에 관하여 설명되었지만, 다른 등간격의 위상 지연(예를 들어, 0, π/4, π/2, 3π/4, π), 다른 비등간격의 위상 지연(예를 들어, 0, π, 3π/2, 7π/8), 등간격 위상 지연 및 비등 간격 위상 지연의 조합 등과 같은 다른 위상 지연이 가능하다.

도 3d에 도시된 바와 같이, DOE의 다른 예시적인 구현예, 즉 DOE(360)는 다수의 박층(예를 들어, 박막층)을 포함할 수 있다. 예를 들어, DOE(360)의 스택은 기판(362)의 표면 상에 다수의 박막층으로 제조될 수 있다. 이 경우에, 스택은 규소의 제1 층(364-1), 이산화규소의 제2 층(364-2), 규소의 제3 층(364-3), 이산화규소의 제4 층(364-4), 및 규소의 제5 층(364-5)을 포함할 수 있다. 일부 구현예에서, 층(364-1 및 364-2)은 인덱스 매칭 쌍을 형성할 수 있다. 마찬가지로, 층(364-4 및 364-5)은 인덱스 매칭 쌍을 형성할 수 있다. 대조적으로, 층(364-3)은 DOE(360)의 유효 인덱스를 제어하도록 선택될 수 있는 인덱스 매칭 쌍들 사이의 스페이서일 수 있다.

일부 구현예에서, 층(364)은 기판(362), 층(364)과의 에어 인터페이스 등에 인덱스 매칭될 수 있다. 이러한 방식으로, 투과율은 회절 광학 소자를 형성하기 위한 다른 기술에 비해 개선될 수 있다. 또한, DOE(360)의 캐리어 기간의 충전율에 기초하여 변화하는 DOE(360)의 회절률(diffractive index)에 기초하여, DOE(360)는 재료 선택에만 기초한 인덱스 매칭에 비해 감소된 제조 곤란성으로 인덱스 매칭될 수 있다. 일부 구현예에서, 층(364)은 증착 기술을 이용하여 증착될 수 있다. 예를 들어, 층(364)은 박막 증착(예를 들어, 스퍼터 증착 등)을 이용하여 증착될 수 있다. 일부 구현예에서, 스택은 마스킹 및 에칭 기술을 이용하여 층(364)으로부터 형성될 수 있다.

일부 구현예에서, 층(364-1 내지 364-5)은 한 세트의 두께와 관련될 수 있다. 예를 들어, DOE(360)는 층(364-1)에 대해 53 나노미터, 층(364-2)에 대해 64 나노미터, 층(364-3)에 대해 1000 나노미터, 층(364-4)에 대해 121 나노미터, 및 층(364-5)에 대해 28 나노미터의 두께와 관련될 수 있다. 이 경우에, 인덱스 매칭 쌍들 사이의 스페이서 층일 수 있는 층(364-3)은 층(364)을 사용하여 형성된 스택 및 갭의 충전율을 조정함으로써 조율될 수 있는 위상 지연을 제공한다. 일부 구현예에서, 층(364-3)은 2.0 초과의 굴절률, 대략 3.5의 굴절률 등과 같은 임계값을 만족시키는 굴절률과 관련될 수 있다. 일부 구현예에서, 층(364-3)과 같은 인덱스 매칭 쌍들 사이의 스페이서 층은 생략될 수 있다. 예를 들어, 박막층들의 하나 이상의 인덱스 매칭 쌍이 연속적으로 기판(362) 상에 형성되고 에칭되어 층(364-3)과 같은 스페이서 층 없이 스택을 형성할 수 있다.

본 명세서에서는 특정 세트의 두께에 관하여 설명되었지만, 반사 방지 기능, 특정 위상 지연, 특정 굴절률 등을 달성하기 위해 다른 두께도 가능하다. 일부 구현예에서, 스택의 층(364)은 증착 절차를 이용하여 형성될 수 있다. 예를 들어, 규소 박막층, 이산화규소 박막층 등이 기판(362)의 표면 상에 증착되어 한 세트의 스택 및 한 세트의 갭으로서 구성되는 한 세트의 반사 방지층을 형성할 수 있다. 추가적으로, 또는 대안 적으로, 스택 및 갭은 에칭 절차를 이용하여 형성될 수 있다. 예를 들어, 기판(362) 상에 박막층을 형성하기 위해 규소, 이산화규소 등을 증착한 후에, 층이 단일 마스킹 단계를 이용하여 마스킹되고, 단일 에칭 단계를 이용하여 에칭되어 갭 및 스택을 형성할 수 있다.

도 3e에 도시된 바와 같이, DOE(380)의 다른 예는 가변 충전율 및 3개 이상의 레벨 릴리프 패턴을 포함할 수 있다. 예를 들어, DOE(380)의 스택은 가변 충전율을 갖는 다중 레벨 DOE를 형성하기 위해 기판(382)의 표면 상에 다수의 박막층을 포함할 수 있다. 이 경우에, 스택은 규소의 제1 층(384-1), 이산화규소의 제2 층(384-2), 규소의 제3 층(384-3), 이산화규소의 제4 층(384-4), 및 규소의 제5 층(384-5), 이산화규소의 제6 층(384-6), 규소의 제7 층(384-7), 및 이산화규소의 제8 층(384-8)을 포함할 수 있다. 일부 구현예에서, 층(384-1 및 384-2)은 제1 인덱스 매칭 쌍을 형성할 수 있고, 층(384-4 및 384-5)은 제2 인덱스 매칭 쌍을 형성할 수 있으며, 층(384-7 및 384-8)은 제3 인덱스 매칭 쌍을 형성할 수 있다. 또한, 층(384-1 및 384-2)은 제1 반사 방지 구조(386-1)일 수 있고, 층(384-4 및 384-5)은 제2 반사 방지 구조(386-2)를 형성할 수 있으며, 층(384-7 및 384- 8)은 제3 반사 방지 구조(386-3)를 형성할 수 있다. 대조적으로, 층(384-3 및 384-6)은 DOE(380)의 유효 굴절률을 제어하도록 선택될 수 있는 인덱스 매칭 쌍들 사이의 스페이서일 수 있다.

다른 예에서는, 금속층이 DOE(380)의 층으로서 사용될 수 있다. 예를 들어, 기판(382)의 최상부 표면 상에 층(384-1 및 384-2)을 형성하기보다는, 금속층이 반사 방지 구조(386-1) 및 기판(382)을 대체하기 위해 사용될 수 있고, 층(384-3)이 금속층의 최상부 표면 상에 형성될 수 있다.

DOE(380)에서, 각 캐리어 기간은 각 캐리어 기간의 충전율을 구성하도록 다수의 스택 및 다수의 갭을 포함한다. 예를 들어, 0 dc부터 1 dc까지의 제1 캐리어 기간은 제1 높이(예를 들어, 층(384-1 내지 384-5)) 및 폭을 갖는 제1 스택 및 제2 높이(예를 들어, 층(384-1 내지 384-8)) 및 폭을 갖는 제2 스택을 포함하여 제1 충전율 ff ₁ 을 형성한다. 대조적으로, 1 dc부터 2 dc까지의 제2 캐리어 기간은 제1 높이(예를 들어, 층(384-1 내지 384-5)) 및 다른 폭을 갖는 제3 스택 및 제2 높이(예를 들어, 층(384-1 내지 384-8)) 및 다른 폭을 갖는 제4 스택을 포함하여 제2 충전율 ff ₂ 를 형성한다. 이 경우에, 제1 내지 제4 스택 각각은 상이한 폭과 관련되어 제1 충전율 및 제2 충전율을 형성한다.

다른 예에서, 캐리어 기간은 박막층의 최상부 표면으로부터 기판의 최상부 표면을 향하는 상이한 깊이와 관련된 다수의 갭을 포함할 수 있다. 일부 구현예에서, DOE(380)는 VCSEL(vertical-cavity surface-emitting laser)과 같은 웨이퍼 상에 형성될 수 있다. 예를 들어, DOE(380)는 기판(382)을 통해 그리고 기판(382)의 최상부 표면을 향하여 방출하도록 배향된 하나 이상의 이미터를 포함하는 웨이퍼 상에 형성될 수 있다. 추가적으로, 또는 대안적으로, DOE(380)는 수직 이미터 어레이, 센서, 센서 어레이 등과 같은 다른 광학 소자를 포함하는 웨이퍼 상에 형성될 수 있다.

도 3f에 도시된 바와 같이, 광학 소자(390)의 다른 예시적인 구현예는, 기판(392)의 제1 표면, 즉 최상부 표면 상에 제1 DOE(394-1)를 갖고 기판(392)의 제2 표면, 즉 최하부 표면 상에 제2 DOE(394-2)를 갖는 기판(392)을 포함할 수 있다. 예를 들어, 박막층이 기판(392)의 최상부 표면 및 최하부 표면 상에 증착 및/또는 형성되어 한 세트의 DOE(394)를 형성할 수 있다. 이러한 방식으로, 다수의 DOE를 정렬함에 있어서의 어려움이 다수의 기판 상에 다수의 DOE를 장착하고 다수의 기판을 정렬하는 것에 비해 감소될 수 있다. 일부 구현예에서, DOE(394-1 및 394-2)의 대응하는 캐리어 기간은 공통 충전율과 관련될 수 있다. 예를 들어, DOE(394-1) 및 DOE(394-2) 양쪽 모두는 0 dc부터 1 dc까지의 제1 캐리어 기간에 대해 제1 충전율 ff ₁ 과 관련될 수 있고, 1 dc부터 2 dc까지의 제2 캐리어 기간에 대해 제2 충전율 ff ₂ 와 관련될 수 있다. 추가적으로, 또는 대안적으로, DOE(394-1 및 394-2)의 대응하는 캐리어 기간은 상이한 충전율과 관련될 수 있다.

도 3g에 도시된 바와 같이, 광학 소자(395)의 다른 예시적인 구현예는 DOE(397) 및 충전재(398)를 갖는 기판(396)을 포함할 수 있다. 이 경우에, 충전재(398)는 스택들 사이의 갭 내 및/또는 스택 및/또는 기판(396)의 표면 상에 배치되어 광학 소자(395)를 위한 평면을 생성할 수 있다. 이러한 방식으로, 충전재(398)는 광학 소자(395)를 밀봉하여 물, 습기 등의 존재로 인한 광학 성능의 열화를 방지할 수 있다. 일부 구현예에서, 충전재(398)는 대략 1.6의 굴절률과 같은 스택에 매칭된 특정 굴절률과 관련되어, 대략 3.5의 굴절률을 갖는 스택과 1.9의 차분을 생성할 수 있다. 이러한 방식으로, 광학 소자(395)가 예를 들어 물과 접촉할 때에 위상 지연이 유지된다.

본 명세서에서는 5 층 세트, 8 층 세트 등에 관하여 설명되었지만, 추가 층, 적은 층, 또는 다른 층 조합과 같은 다른 수량의 층이 가능하다.

상기한 바와 같이, 도 3a 내지 도 3g는 단지 예로서 제공된다. 다른 예가 가능하며, 도 3a 내지 도 3g와 관련하여 설명된 것과 다를 수도 있다.

도 4a 내지 도 4d는 DOE의 예시적인 특성도(400 내지 460)이다.

도 4a에 도시된 바와 같이, 도면(400)은 격자 두께(예를 들어, 스택의 높이 또는 갭의 깊이)의 함수로서 최대 가용 위상 지연을 나타낸다. 일부 구현예에서는, 제조 가능성 기준에 근거하여 DOE에 대해 4π 최대 위상 지연이 선택될 수 있다. 일부 광학 시스템은 0 내지 2π의 DOE의 충전율에 기초하여 구성될 수 있는 DOE의 영역들 사이(예를 들어, 캐리어 기간들 사이)의 임계 경험상 위상 지연을 필요로 할 수 있다. 딥 반응성 이온 에칭(Deep reactive ion etching: DRIE) 기술은 최소 피처 크기에 대한 깊이의 비로서 정의될 수 있는 종횡비(aspect ratio)가 10 초과인 것에 대해 사용될 수 있고, 딥 울트라 바이올렛(Deep-Ultra-Violet: DUV) 스테퍼 및 스캐너 기술은 100 나노미터 초과의 피처를 달성하는 데 사용될 수 있다. 따라서, 스택에 대한 대략 1 마이크로미터의 격자 두께는 일부 구현예에서 DRIE 기술 및 DUV 스테퍼 및 스캐너 기술을 사용하여 달성될 수 있다. 이 경우에, DOE는, 1 마이크로미터 에칭을 사용하여 DOE가 (25%의 충전율에 비해 75%의 충전율에 대해) 2π 최대 위상 지연을 달성할 수 있게 하는 (0%의 충전율에 비해 100%의 충전율에 대해) 4π 최대 위상 지연으로 구성될 수 있다.

도 4a에 도면(400)으로 더 도시된 바와 같이, DOE는 3.5의 굴절률을 갖는 규소(Si), 2.0의 굴절률을 갖는 규소-질소 재료(Si_xN_y)(예를 들어, 질화규소), 1.5의 굴절률을 갖는 이산화 규소(SiO₂) 재료 등을 사용하여 제조될 수 있다. 도면(400)에 도시된 바와 같이, 규소는 DOE의 스택을 제조하기 위한 에칭용 재료로서 선택될 수 있다. 이 경우에, 규소는 다른 재료에 비해 감소된 박층(예를 들어, 박막) 두께를 가능하게 하여, 제조 가능성을 개선할 수 있다. 예를 들어, 이산화규소에 대하여, 40의 종횡비에 대응할 수 있는 4 마이크로미터의 박막층 두께가 720도(4π)의 최대 위상 지연을 달성하는 데 필요할 수 있다. 이산화규소에 대하여, 20의 종횡비에 대응할 수 있는 2 마이크로미터의 박막층 두께가 720도의 최대 위상 지연을 달성하는 데 필요할 수 있다. 규소에 대하여, 7의 종횡비에 대응할 수 있는 0.7 마이크로미터의 박막층 두께가 720도의 최대 위상 지연을 달성하는 데 필요할 수 있다. 이러한 방식으로, 박막층에 대한 규소의 선택은 다른 재료에 비해 필요한 최대 박막층 두께 및 종횡비를 감소시켜서, DOE에 대한 제조 가능성을 개선할 수 있게 한다. 일부 구현예에서, 규소 및 이산화규소는 DOE에 대한 박막층으로서 선택될 수 있고, 박막층은 DOE를 에칭하기 위한 통합 에칭 정지부로서 작용하여 DOE의 스택에 대해 다중 레벨 릴리프 프로파일을 형성할 수 있다. 일부 구현예에서는, 에칭된 스택들 사이의 갭을 채우도록 에칭한 후에 박층 상에 충전재가 증착됨으로써, 박막층에 대해 인덱스 매칭된 재료를 제공하여, 에칭된 스택과 접촉하는 물과 같은 인덱스 매칭되지 않는 재료에 관한 위상 지연 성능에 대한 열화를 회피할 수 있다.

도 4b에 도면(420)으로 도시된 바와 같이, 투과율 및 반사율은 DOE의 충전율에 기초하여 DOE에 대해 결정될 수 있다. 이 경우에, DOE는 규소 박막 스택을 갖는 인덱스 매칭되지 않은 2차원 부파장 기간 캐리어 격자일 수 있다. 도면(420)에 도시된 바와 같이, 인덱스 매칭되지 않은 DOE에 대해, 투과율은 상이한 격자 충전율에 대해 50% 미만, 60% 미만, 70% 미만, 80% 미만, 90% 미만, 95% 미만, 99% 미만 등과 같은 임계값 미만일 수 있다. 예를 들어, 평균 투과율은 충전율에 걸쳐서 83%일 수 있다. 마찬가지로, 반사율은 60 초과, 50% 초과, 40% 초과, 30% 초과, 20% 초과, 10% 초과, 5% 초과, 1% 초과 등과 같은 임계값 초과일 수 있다.

도 4c에 도면(440)으로 도시된 바와 같이, 투과율 및 반사율은 다른 DOE의 충전율에 기초하여 또 다른 DOE에 대해 결정될 수 있다. 이 경우에, 다른 DOE는 스택을 형성하는 규소 및 이산화규소 박막층을 갖는 인덱스 매칭된 2차원 부파장 기간 캐리어 격자이다. 인덱스 매칭된 DOE에 대한 도면(440)에 더 도시된 바와 같이, 투과율은 0% 내지 100%의 충전율의 범위 및/또는 그 하위 범위에 대해 90% 초과, 95% 초과, 99% 초과 등과 같은 임계값 초과일 수 있다. 예를 들어, 평균 투과율은 충전율의 범위에 걸쳐서 97.4%일 수 있다. 마찬가지로, 반사율은 0% 내지 100%의 충전율의 범위 및/또는 그 하위 범위에 대해 10% 미만, 5% 미만, 1% 미만 등과 같은 임계값 미만일 수 있다. 결과적으로, 층들의 재료 조성, 두께 및 수량을 구성하는 것에 기초하여, 85% 초과, 95% 초과, 99% 초과 등의 투과 효율이 충전율의 범위에 걸쳐서 달성될 수 있다. 이러한 방식으로, DOE의 인덱스 매칭 박막층은 투과율을 개선하고 반사율을 감소시켜서, DOE를 제조하기 위한 다른 기술에 비해 광학 성능을 개선할 수 있다.

도 4d에 도면(460)으로 도시된 바와 같이, 위상 지연은 DOE의 캐리어 기간의 충전율에 비례하여 DOE에 대해 결정될 수 있다. 이 경우에, DOE는 스택을 형성하는 규소 및 이산화규소 박층을 갖는 인덱스 매칭된 2차원 부파장 기간 캐리어 격자이다. 예를 들어, 35%와 65% 사이의 충전율에 대하여, 2π 위상 지연은 4π 최대 위상 지연을 위해 구성된 DOE로 달성될 수 있다.

상기한 바와 같이, 도 4a 내지 도 4d는 단지 예로서 제공된다. 다른 예가 가능하며, 도 4a 내지 도 4d와 관련하여 설명된 것과 다를 수도 있다.

이러한 방식으로, 캐리어 격자는, 부파장 기간 스택-갭 구조화 층이 부파장 기간의 충전율의 범위에 걸쳐서 환경 또는 기판에 인덱스 매칭되는 한 세트의 얇은 반사 방지층을 포함하도록, 파장에서 투과 위상 지연을 제공하는 부파장 기간 스택-갭 구조화 층을 제공할 수 있다.

전술한 개시내용은 도시 및 설명을 제공하지만, 포괄적인 것으로 의도되거나 구현예를 개시된 정확한 형태로 제한하는 것으로 의도되어 있지 않다. 수정예 및 변형예가 상기 개시내용의 관점에서 가능하거나 구현예의 실행으로부터 얻어질 수 있다.

일부 구현예는 본 명세서에서 임계값과 관련하여 설명된다. 본 명세서에서 사용된 바와 같이, 임계값을 만족시키는 것은 임계값보다 큰 값, 임계값보다 많은 값, 임계값보다 높은 값, 임계값 이상인 값, 임계값보다 작은 값, 임계값보다 적은 값, 임계값보다 낮은 값, 임계값 이하인 값, 임계값과 같은 값 등을 지칭할 수 있다.

특징부들의 특정 조합이 청구범위에 열거되거나 명세서에 개시되어 있더라도, 이들 조합은 가능한 구현예의 개시내용을 제한하는 것으로 의도되어 있지 않다. 실제로, 이들 특징부 중 다수는 청구범위에 구체적으로 열거되지 않고 및/또는 명세서에 개시되지 않은 방식으로 결합될 수 있다. 아래에 열거된 각각의 종속 청구항은 하나의 청구항에만 직접적으로 종속할 수 있지만, 가능한 구현예의 개시내용은 청구항 세트 내의 모든 다른 청구항과 함께 각각의 종속 청구항을 포함한다.

본 명세서에서 사용된 요소, 행위 또는 지시는 이와 같이 명시적으로 설명되지 않는 한 중요하거나 필수적인 것으로 해석되지 않아야 한다. 또한, 본 명세서에서 사용된 바와 같이, 단수 표현은 하나 이상의 항목을 포함하는 것으로 의도되어 있고, "하나 이상"과 호환 가능하게 사용될 수 있다. 또한, 본 명세서에서 사용되는 바와 같이, 용어 "세트(set)"는 하나 이상의 항목(예를 들어, 관련 항목, 비관련 항목, 관련 및 비관련 항목의 조합 등)을 포함하는 것으로 의도되어 있고, "하나 이상"과 호환 가능하게 사용될 수 있다. 하나의 항목만이 의도된 경우, 용어 "하나(one)" 또는 유사한 언어가 사용된다. 또한, 본 명세서에서 사용된 바와 같이, 용어 "갖다(has, have)", "갖는(having)" 등은 개방형 용어인 것으로 의도되어 있다. 또한, 문구 "~에 기초하여(based on)"는 명시적으로 달리 기재되지 않는 한, "~에 적어도 부분적으로 기초하여(based, at least in part, on)"를 의미하는 것으로 의도되어 있다.

Claims

회절 광학 소자로서,
파장에서 투과 위상 지연(transmissive phase delay)을 제공하는 부파장 기간 스택-갭 구조화 층(sub-wavelength period stack-and-gap structured layer)을 포함하되,
상기 부파장 기간 스택-갭 구조화 층은 상기 부파장 기간의 충전율(fill factor)의 범위에 걸쳐서 환경 또는 기판에 인덱스 매칭되는(index matched) 한 세트의 얇은 반사 방지층을 포함하는, 회절 광학 소자.
제1항에 있어서, 상기 한 세트의 얇은 반사 방지층은 상기 부파장 기간의 상기 충전율의 범위에 걸쳐서 상기 환경 및 상기 기판에 인덱스 매칭되는, 회절 광학 소자.
제1항에 있어서, 상기 한 쌍의 얇은 반사 방지층은 박막층을 포함하는, 회절 광학 소자.
제1항에 있어서, 상기 스택-갭 구조화 층은 상기 기판의 최상부 표면에 평면형인 단일 차원으로 축성되는(castellated), 회절 광학 소자.
제1항에 있어서, 상기 스택-갭 구조화 층은 상기 기판의 최상부 표면에 평면형인 2차원으로 축성되는, 회절 광학 소자.
제1항에 있어서, 상기 스택-갭 구조화 층은 스페이서 층을 포함하고;
상기 투과 위상 지연은 상기 스페이서 층의 두께에 대응하는, 회절 광학 소자.
제6항에 있어서, 상기 스페이서 층은 박막층인, 회절 광학 소자.
제1항에 있어서, 상기 회절 광학 소자의 투과 효율은 상기 충전율의 범위에 걸쳐서 85%보다 큰, 회절 광학 소자.
제1항에 있어서, 상기 회절 광학 소자의 투과 효율은 상기 충전율의 범위에 걸쳐서 95%보다 큰, 회절 광학 소자.
제1항에 있어서, 상기 스택-갭 구조화 층은 적어도 하나의 규소층 및 적어도 하나의 이산화규소층을 포함하는, 회절 광학 소자.
제1항에 있어서, 상기 회절 광학 소자는 상기 파장에서 편광 독립적인, 회절 광학 소자.
제1항에 있어서, 상기 스택-갭 구조화 층들의 영역들 사이의 최대 투과 위상 지연은 2π 이상인, 회절 광학 소자.
제1항에 있어서, 상기 스택-갭 구조화 층들의 영역들 사이의 최대 투과 위상 지연은 4π 이상인, 회절 광학 소자.
제1항에 있어서, 상기 스택-갭 구조화 층은 상기 기판의 제1 표면 상에 배치되고;
상기 파장에서 다른 투과 위상 지연을 제공하는 다른 부파장 기간 스택-갭 구조화 층은 상기 기판의 제2 표면 상에 배치되며,
상기 다른 부파장 기간 스택-갭 구조화 층은 상기 부파장 기간의 상기 충전율의 범위에 걸쳐서 상기 환경 또는 상기 기판에 인덱스 매칭되는 다른 세트의 얇은 반사 방지층을 포함하는, 회절 광학 소자.
제1항에 있어서, 충전재가 상기 스택-갭 구조화 층을 적어도 부분적으로 덮는, 회절 광학 소자.
회절 광학 소자로서,
한 세트의 반사 방지층을 포함하는 층들의 스택을 포함하되,
상기 층들의 스택은 파장에 대해 투과성이고,
상기 층들의 스택의 폭은 한 세트의 기간으로 분할되며,
상기 한 세트의 기간 중 각 기간의 폭은 상기 파장보다 짧고,
상기 한 세트의 기간 중 하나의 기간은 상기 기간에서의 갭의 폭을 정의하는 충전율을 가지며,
상이한 기간의 충전율은 상이하고,
상기 갭의 깊이는 상기 층들의 스택을 통해 그리고 상기 한 세트의 반사 방지층을 통해 연장되며,
상기 한 세트의 기간 중 각 기간은 대응하는 충전율과 관련된, 상기 파장에서의 위상 지연을 제공하고,
상이한 충전율의 범위에 걸쳐서, 상기 한 세트의 반사 방지층은 상기 갭 내의 환경에 또는 기판에 인덱스 매칭되는, 회절 광학 소자.
제16항에 있어서, 상기 한 세트의 반사 방지층은 적어도 2개의 반사 방지 구조를 형성하는, 회절 광학 소자.
제16항에 있어서, 상기 한 세트의 반사 방지층은 적어도 3개의 반사 방지 구조를 형성하는, 회절 광학 소자.
회절 광학 소자로서,
제1 세트의 반사 방지층과 제2 세트의 반사 방지층 사이에 샌드위칭된 적어도 하나의 층을 포함하는 스택-갭 구조화 층을 포함하되,
상기 스택-갭 구조화 층은 파장에서 투과 위상 지연을 제공하고,
상기 스택-갭 구조화 층은 상기 파장보다 짧은 기간을 가지며,
상기 제1 세트의 반사 방지층의 층들의 재료 조성, 두께 및 수량, 및 상기 제2 세트의 반사 방지층의 층들의 재료 조성, 두께 및 수량은, 상기 파장에서 85% 초과의 투과 효율이 상기 기간의 충전율의 범위에 걸쳐서 달성되도록 선택되는, 회절 광학 소자.
제19항에 있어서, 상기 회절 광학 소자는 상기 기판의 제1 표면 상에 배치되고, 다른 회절 광학 소자는 상기 기판의 제2 표면 상에 배치되는, 회절 광학 소자.