KR20190025426A - 2―트랜지스터 및 1―커패시터 구조의 박막 트랜지스터 소자 및 롤투롤 임프린트 리소그래피를 이용한 이의 제조방법 - Google Patents
2―트랜지스터 및 1―커패시터 구조의 박막 트랜지스터 소자 및 롤투롤 임프린트 리소그래피를 이용한 이의 제조방법 Download PDFInfo
- Publication number
- KR20190025426A KR20190025426A KR1020170112051A KR20170112051A KR20190025426A KR 20190025426 A KR20190025426 A KR 20190025426A KR 1020170112051 A KR1020170112051 A KR 1020170112051A KR 20170112051 A KR20170112051 A KR 20170112051A KR 20190025426 A KR20190025426 A KR 20190025426A
- Authority
- KR
- South Korea
- Prior art keywords
- drain electrode
- thin film
- transistor
- resin
- electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000001459 lithography Methods 0.000 title claims description 9
- 239000003990 capacitor Substances 0.000 title abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000012212 insulator Substances 0.000 claims abstract description 11
- 238000000926 separation method Methods 0.000 claims abstract description 6
- 229920005989 resin Polymers 0.000 claims description 38
- 239000011347 resin Substances 0.000 claims description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims description 26
- 238000004380 ashing Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 9
- 239000004642 Polyimide Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- 239000010408 film Substances 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 239000011112 polyethylene naphthalate Substances 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 claims 2
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 229920000642 polymer Polymers 0.000 claims 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H01L27/3262—
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H01L51/56—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명의 일실시예에 따른 박막 트랜지스터는 기판, 상기 기판의 일면에 위치된 게이트 전극, 상기 게이트 전극 일면에 위치된 절연체, 상기 절연체 일면에 위치된 활성층, 상기 활성층 일면에 위치된 소스 전극 및 드레인 전극, 및 픽셀부를 포함하는 2-트랜지스터 및 1-커패시터 타입 박막 트랜지스터 소자로서, 상기 트랜지스터 중 스위칭 트랜지스터의 드레인 전극과 구동 트랜지스터의 게이트 전극이 인터커넥션부(interconnection)로 연결되고, 상기 픽셀부는 상기 구동 트랜지스터의 드레인 전극과 연결되며, 상기 스위칭 트랜지스터의 드레인 전극과 상기 구동 트랜지스터의 드레인 전극은 단락방지를 위하여, 상기 전극들을 소정의 거리로 이격시키는 전극 분리부(electrode separation)를 포함한다.
Description
본 발명은 2-트랜지스터 및 1-커패시터 구조 박막 트랜지스터 소자 및 그 제조방법에 관한 것으로서, 보다 상세하게는, 롤투롤 임프린트 리소그래피를 이용하여 제조된 2-트랜지스터 및 1-커패시터 구조 박막 트랜지스터 소자 및 그 제조방법에 관한 것이다.
OLED(Organic Light Emitting Diodes)는 유기 발광 다이오드로서, 형광성 유기화합물을 기반으로 한 발광 소자의 일종으로, 자체적으로 빛을 발산할 수 있다. 또한, 백라이트가 필요 없기 때문에, OLED를 이용할 경우, 제품의 두께를 더욱 얇게 제작할 수 있으며, 특수 유리나 플라스틱을 이용해 구부리거나 휠 수 있는 디스플레이 기기에도 적용할 수 있다.
종래에는 Imprint lithography를 이용한 OLED 디스플레이 제작 시 Backplane TFT 소자는 2-트랜지스터 및 1-커패시터 구조의 적용이 불가능하였다.
이러한 소자의 경우, 종래에는 포토리소그래피 공정을 통해 제작을 하였고, 공정 중, 어떠한 배선 연결(interconnection)을 제작할 때, 비아홀(via hole)을 이용하여 제작하는 공정을 필수적으로 실시하였다. 또한, 이러한 포토리소그래피 공정을 이용할 경우, 노광기를 이용하게 되는데, 각 단계별로 얼라인(align) 문제가 매우 중요하였다.
특히, 플렉서블 OLED 소자를 제작할 때, 일반적으로 플렉서블 기판에 소자를 올려 제작하게 되는데, 이때, 연성 재질의 기판은 포토리소그래피 공정을 이용할 경우, 증착, 에칭 등 여러 공정을 거치면서 얼라인을 맞추기 힘든 문제점이 발생하여, 목적하고자 하는 성능의 소자를 제작하지 못하였다.
또한, 공정의 각 단계별로, 이러한 얼라인을 계속 맞춰주는 것 역시 매우 힘든 과정이기 때문에, 이러한 얼라인 없이 OLED 디스플레이를 제작하는 공정과 그러한 공정에 의해 제작된 소자에 대한 연구가 필요한 시점이다.
본 발명의 일 목적은, 롤-투-롤 임프린트 리소그래피 방법을 이용하여, 플렉서블 OLED 디스플레이를 위한 2-트랜지스터 및 1-커패시터 구조의 박막 트랜지스터 소자를 제공하고자 한다.
본 발명의 일실시예에 따른 박막 트랜지스터는 기판, 상기 기판의 일면에 위치된 게이트 전극, 상기 게이트 전극 일면에 위치된 절연체, 상기 절연체 일면에 위치된 활성층, 상기 활성층 일면에 위치된 소스 전극 및 드레인 전극, 및 픽셀부를 포함하는 2-트랜지스터 및 1-커패시터 타입 박막 트랜지스터 소자로서, 상기 트랜지스터 중 스위칭 트랜지스터의 드레인 전극과 구동 트랜지스터의 게이트 전극이 인터커넥션부(interconnection)로 연결되고, 상기 픽셀부는 상기 구동 트랜지스터의 드레인 전극과 연결되며, 상기 스위칭 트랜지스터의 드레인 전극과 상기 구동 트랜지스터의 드레인 전극은 단락방지를 위하여, 상기 전극들을 소정의 거리로 이격시키는 전극 분리부(electrode separation)를 포함한다.
일 실시예에서, 상기 인터커넥션부는 U자 형태일 수 있다.
일 실시예에서, 상기 인터커낵션부는, 네거티브형 포토 레지스트가 도포되고, 백플레인(backplane) UV 노광을 통하여, 상기 인터커낵션부가 위치한 부분의 포토 레지스트만 남기고, 나머지 부분의 포토 레지스트를 제거하여 제작될 수 있다.
일 실시예에서, 상기 기판은 글래스, PEN(Polyethylenenapthalate), PI(polyimide) 중 어느 하나 이상을 포함할 수 있다.
일 실시예에서, 상기 게이트 전극은 ITO(Indium tin oxide)를 포함할 수 있다.
일 실시예에서, 상기 절연층은 SiOx/SiNx를 포함할 수 있다.
일 실시예에서, 상기 활성층은 IGZO(Indium gallium zinc oxide)를 포함할 수 있다.
일 실시예에서, 상기 소스 및 드레인 전극은, 각각 ITO(Indium tin oxide)를 포함할 수 있다.
일 실시예에서, 상기 박막 트랜지스터 소자는 바텀 게이트 (bottom gate) 구조일 수 있다.
일 실시예에서, 상기 박막 트랜지스터 소자는 상기 픽셀부에 OLED가 배치될 수 있다.
일 실시예에서, 상기 박막 트랜지스터 소자는 OLED 디스플레이 구동용 박막 트랜지스터 소자일 수 있다.
일 실시예에서, 상기 박막 트랜지스터 소자는 플렉서블 OLED 디스플레이 때스위칭용 박막 트랜지스터 소자일 수 있다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 소자의 제조방법은 롤투롤 임프린트 리소그래피 공정을 이용하는 박막 트랜지스터 소자의 제조방법으로서, 기판의 일면에 게이트 전극, 절연체, 활성층, 소스 및 드레인 전극을 적층하고, 레진을 코팅한 후, 몰드를 이용하여 임프린트하는 제1 단계, 상기 임프린트된 멀티스텝 레진 중 제1 스텝 레진을 애싱하여 픽셀부 및 인터커넥션부를 노출시키고, 에칭하는 제2 단계, ITO를 적층하고, 네거티브 포토 레지스트를 도포한 후, 백사이드 노광을 실시하는 제3 단계, 제2 스텝 레진을 애싱하고, 노출된 박막층을 에칭하는 제4 단계, 제3 스텝 레진을 애싱하고, 에칭하여 게이트 전극을 노출시키는 제5 단계, 제4 스텝 레진을 애싱하고, 에칭하여 채널을 형성하는 제6 단계, 제5 스텝 레진을 애싱하여 전극들을 노출시키는 제7 단계, 및 패시베이션 막을 증착하고, 네거티브 포토 레지스트를 도포한 후, 백사이드 노광하여 픽셀부 및 인터커넥션부에 도포된 포토 레지스터를 제거하는 제8 단계를 포함한다.
일 실시예에서, 상기 제1 단계는, 스위칭 트랜지스터의 드레인 전극과 구동 트랜지스터의 게이트 전극이 인터커넥션부(interconnection)로 연결되고, 상기 스위칭 트랜지스터의 드레인 전극과 상기 구동 트랜지스터의 드레인 전극은 단락방지를 위하여, 상기 전극들을 소정의 거리로 이격시키는 전극 분리부(electrode separation)가 포함되도록 적층될 수 있다.
일 실시예에서, 상기 제1 단계에서, 상기 소자의 각 구성요소는 스퍼터링 및/또는 PECVD(Plasma-enhanced chemical vapor deposition)에 의하여 적층될 수 있다.
일 실시예에서, 상기 레진은 폴리머 계열일 수 있다.
일 실시예에서, 상기 몰드는 3D 형상일 수 있다.
일 실시예에서, 상기 제3 단계는, 기판을 투과한 UV에 의하여 픽셀부 및 인터커넥션부의 포토 레지스트가 경화될 수 있다.
일 실시예에서, 상기 제3 단계는, 상기 픽셀부 및 인터커넥션부의 포토 레지스트 이외의 포토 레지스트는 경화되지 않고 현상되어 제거될 수 있다.
일 실시예에서, 상기 제8 단계 후, 상기 픽셀부에 OLED를 증착하는 제9 단계를 추가로 포함할 수 있다.
본 발명에 따르면, 모든 공정이 롤-투-롤 자가 정렬(self-aligned) 임프린트 방법으로 실시할 수 있다. 임프린트 리소그래피 공정을 이용하기 때문에, 공정에 의한 얼라인이 틀어지는 문제가 발생되지 않는다.
구체적으로, 임프린트 리소그래피 방법으로 소자를 만들 때, 게이트 전극과 드레인 전극을 연결할 수 있는 방법이 없어, 2-트랜지스터 및 1-커패시터의 OLED 박막 트랜지스터 소자 제작이 불가능하였으나, 본 발명에서 개시하는 인터커넥션(interconnection)법을 이용하면 스위칭 박막 트랜지스터의 드레인 전극과 구동 박막 트랜지스터의 게이트 전극을 연결할 수 있다.
이는 탑-다운(Top down) 방식의 박막 트랜지스터 제조방법으로, 멀티스텝 레진(Multistep resin)이 마스크(mask) 역할을 하여, 단계별로 레지스트를 애싱(ashing)하여 배선을 만들 수 있다.
이러한 공정을 통하여, 플렉서블 OLED 소자를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 소자의 모식도이다.
도 2a 내지 2c는 본 발명의 다른 실시예에 따른 박막 트랜지스터 소자의 제조방법을 설명하기 위한 각 단계별 모식도이다.
다양한 실시예들이 이제 도면을 참조하여 설명되며, 전체 도면에서 걸쳐 유사한 도면번호는 유사한 엘리먼트를 나타내기 위해서 사용된다. 설명을 위해 본 명세서에서, 다양한 설명들이 본 발명의 이해를 제공하기 위해서 제시된다. 그러나 이러한 실시예들은 이러한 특정 설명 없이도 실행될 수 있음이 명백하다. 다른 예들에서, 공지된 구조 및 장치들은 실시예들의 설명을 용이하게 하기 위해서 블록 다이아그램 형태로 제시된다.
도 2a 내지 2c는 본 발명의 다른 실시예에 따른 박막 트랜지스터 소자의 제조방법을 설명하기 위한 각 단계별 모식도이다.
다양한 실시예들이 이제 도면을 참조하여 설명되며, 전체 도면에서 걸쳐 유사한 도면번호는 유사한 엘리먼트를 나타내기 위해서 사용된다. 설명을 위해 본 명세서에서, 다양한 설명들이 본 발명의 이해를 제공하기 위해서 제시된다. 그러나 이러한 실시예들은 이러한 특정 설명 없이도 실행될 수 있음이 명백하다. 다른 예들에서, 공지된 구조 및 장치들은 실시예들의 설명을 용이하게 하기 위해서 블록 다이아그램 형태로 제시된다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예 따른 박막 트랜지스터 소자의 모식도이다. 다만, 도 1에 개시된 각 구성요소의 명칭은 본 발명의 하나의 예시일 뿐, 본 발명이 그러한 명칭에 한정되는 것은 아니다.
도 1에 개시된 바와 같이, 본 발명의 박막 트랜지스터 소자는 2개의 트랜지스터와 하나의 커패시터를 포함한다.
본 발명의 일실시예에 따른 박막 트랜지스터 소자는 기판, 상기 기판의 일면에 위치된 게이트 전극, 상기 게이트 전극 일면에 위치된 절연체, 상기 절연체 일면에 위치된 활성층, 상기 활성층 일면에 위치된 소스 전극 및 드레인 전극, 및 픽셀부를 포함하는 2-트랜지스터 및 1-커패시터 타입 박막 트랜지스터 소자이다.
상기 2개의 트랜지스터 중 하나인 스위칭 트랜지스터의 드레인 전극과 다른 하나인 구동 트랜지스터의 게이트 전극이 인터커넥션부(interconnection)로 연결되어 있다. 상기 인터커넥션부는 U자 형태인 것이 바람직하다. 그래서, U자 형태의 인터커넥션부의 하나의 팔은 스위칭 트랜지스터의 드레인 전극과 연결되고, 나머지 하나의 팔은 구동 트랜지스터의 게이트 전극과 연결된다.
또한, 상기 픽셀부는 상기 구동 트랜지스터의 드레인 전극과 연결된다.
상기 스위칭 트랜지스터의 드레인 전극과 상기 구동 트랜지스터의 드레인 전극은 단락방지를 위하여, 상기 스위칭 트랜지스터의 드레인 전극과 상기 구동 트랜지스터의 드레인 전극을 소정의 거리로 이격시키는 전극 분리부(electrode separation)를 포함한다. 즉, 도 1에 개시된 바와 같이, 상기 두 전극이 이격되어, 단락이 방지될 수 있다.
상기 인터커넥션부는, 하기 설명하는 제조방법에서 상세히 설명하는 바와 같이, 네거티브형 포토 레지스트가 도포되고, 백플레인(backplane) UV 노광을 통하여, 상기 인터커낵션부가 위치한 부분의 포토 레지스트만 남기고, 나머지 부분의 포토 레지스트를 제거하여 제작되는 것이 바람직하다.
상기 기판은 플렉서블 기판일 수 있다. 또한, 상기 기판은 투명 기판일 수 있다. 또한, 상기 기판은 글래스, PEN(Polyethylenenapthalate), PI(polyimide) 중 어느 하나 이상을 포함할 수 있다. 다만, 상기 기판은 본 발명이 의도하고자 하는 바에 따라, 다양한 구성을 포함할 수 있으며, 반드시 개시된 종류의 기판에 한정되는 것은 아니다.
상기 기판 일면 위에 게이트 전극이 배치될 수 있다. 상기 게이트 전극은 ITO(Indium tin oxide)를 포함할 수 있다. 다만, 상기 게이트 전극은 본 발명이 의도하고자 하는 바에 따라, 다양한 구성을 포함할 수 있으며, 반드시 개시된 종류의 게이트 전극의 종류에 한정되는 것은 아니다.
상기 게이트 전극의 일면 위에 절연층이 배치될 수 있다. 상기 절연층은 SiOx/SiNx를 포함할 수 있다. 다만, 상기 절연층은 본 발명이 의도하고자 하는 바에 따라, 다양한 구성을 포함할 수 있으며, 반드시 개시된 종류의 절연층의 종류에 한정되는 것은 아니다.
상기 절연층의 일면 위에 활성층이 배치될 수 있다. 상기 활성층은 IGZO(Indium gallium zinc oxide)를 포함할 수 있다. 다만, 상기 활성층은 본 발명이 의도하고자 하는 바에 따라, 다양한 구성을 포함할 수 있으며, 반드시 개시된 종류의 활성층의 종류에 한정되는 것은 아니다.
상기 활성층의 일면 위에 소스 전극 및 드레인 전극이 배치될 수 있다. 상기 상기 소스 및 드레인 전극은, 각각 ITO(Indium tin oxide)를 포함할 수 있다. 다만, 상기 소스 전극 및 드레인 전극은 각각 본 발명이 의도하고자 하는 바에 따라, 다양한 구성을 포함할 수 있으며, 반드시 개시된 종류의 소스 전극 및 드레인 전극의 종류에 한정되는 것은 아니다.
상술한 바와 같이, 적층되어 배치된 박막 트랜지스터 소자는 바텀 게이트 (bottom gate) 구조이다.
상기 박막 트랜지스터 소자는 상기 픽셀부에 OLED가 배치될 수 있다. 상기 픽셀부와 상기 구동 트랜지스터의 드레인 전극이 연결되어, 픽셀부에 위치된 OLED를 구동하기 위하여, 다양한 신호, 전류 등을 제공할 수 있다.
따라서, 상기 박막 트랜지스터 소자는 OLED 디스플레이 구동용 박막 트랜지스터 소자일 수 있다.
더불어, 상기 박막 트랜지스터 소자는 플렉서블 OLED 디스플레이 구동용 박막 트랜지스터 소자일 수 있다.
도 2a 내지 2c는 본 발명의 다른 실시예에 따른 박막 트랜지스터 소자의 제조방법을 설명하기 위한 각 단계별 모식도이다. 다만, 도 2a 내지 2c에 개시된 각 구성요소의 명칭은 본 발명의 하나의 예시일 뿐, 본 발명이 그러한 명칭에 한정되는 것은 아니다. 또한, 각 단계는 하나의 단계로 실시될 수도 있고, 여러 단계들이 하나의 단계로 통합되어 실시할 수도 있다. 또한, 본 발명의 목적에 따라, 필수 단계 이외의 임의의 단계가 생략되거나, 임의의 단계 변경되어도 이는 본 발명의 범위에 포함되는 것이다.
도 2a 내지 2c에 개시된 바와 같이, 본 발명의 박막 트랜지스터 소자의 제조방법은 다단계의 공정으로 이루어져 있다. 다만, 이러한 공정은 롤-투-롤 방법에 의하여, 실시되는 것이 바람직하다. 이하에서는 도 2a 내지 2c의 총 17개의 단계를 각각 2-1, 2-2...2-16, 2-17로 명명하도록 하겠다.
본 발명의 일실시예에 따른 박막 트랜지스터 소자의 제조방법은 롤투롤 임프린트 리소그래피 공정을 이용한다.
도 2-1에 나타낸 바와 같이, 먼저 기판을 준비하고, 상기 기판의 일면에 게이트 전극, 절연체, 활성층, 소스 및 드레인 전극을 적층한다. 여기서, 각각의 구성요소에 대한 설명은 상술한 박막 트랜지스터 소자에 대한 설명과 동일하다. 또한, 상기 소자의 각 구성요소는 스퍼터링 및/또는 PECVD(plasma-enhanced chemical vapor deposition)에 의하여 적층될 수 있다. 이를 통하여, 바텀 게이트 타입 박막 트랜지스터 소자를 제공할 수 있다.
여기서, 2개의 트랜지스터 중 하나인 스위칭 트랜지스터의 드레인 전극과 다른 하나인 구동 트랜지스터의 게이트 전극이 인터커넥션부(interconnection)로 연결되고, 상기 스위칭 트랜지스터의 드레인 전극과 상기 구동 트랜지스터의 드레인 전극은 단락방지를 위하여, 상기 전극들을 소정의 거리로 이격시키는 전극 분리부(electrode separation)가 포함되도록 적층되는 것이 바람직하다.
그리고, 이러한 소자의 표면을 레진으로 코팅한다. 상기 레진은 폴리머계 물질이다. 그리고, 몰드를 이용하여 임프린트한다. 상기 몰드는 3D 몰드로서, 레진이 코팅된 소자에 상기 몰드의 패턴에 따라 임프린트되어, 멀티스텝 레진을 제공할 수 있다. 이러한 멀티스텝 레진은 각각 주요부를 상이한 높이로 덮고 있다.
그리고, 도 2-2에 나타낸 바와 같이, 상기 멀티스텝 레진 중 픽셀부 및 인터커넥션부를 덮고 있는 제1 스텝 레진을 애싱(ashing)하여 픽셀부 및 인터커넥션부를 노출시키고, 그 후 도 2-3에 나타낸 바와 같이, 에칭(etching)을 실시하여, 픽셀부와 인터커넥션부가 위치된 부분에서 기판 위에 차례대로 적층된 4개의 층인 전극층/절연층/활성층/전극층이 제거된다. 상기 애싱 또는 에칭은 본 발명이 속하는 기술분야에서 사용되는 공정이면, 어떠한 공정이라도 이용될 수 있다. 이하, 설명하는 애싱 또는 에칭 공정 역시 동일하다.
그리고, 도 2-4에 나타낸 바와 같이, 소자의 표면에 ITO를 적층한다. 또한, 도 2-5에 나타낸 바와 같이, 네거티브 포토 레지스트를 도포한다. 더불어, 도 2-6에 나타낸 바와 같이, 백사이드 노광을 실시한다. 기판이 투명하기 때문에 백사이드로부터 UV가 투과된 부분은, 전면에 도포된 네거티브 포토 레지스트를 경화시킨다. 따라서, 픽셀부와 인터커넥션부는 경화된다. 그리고, 나머지 부분은 UV가 다층 박막과 애싱된 레진(ashed resin)(표면 거칠기 변화로 빛이 산란됨)을 통과하기 어렵기 때문에 경화되지 않으며, 잔류 포토 레지스트는 현상되어 제거될 수 있다.
또한, 도 2-7에 나타낸 바와 같이, 제1 스텝 레진과 마찬가지로 상부 전극부 위에 배치되나 상기 제1 스텝 레진과 단차가 존재하여 픽셀부 주위를 덮고 있는 제2 스텝 레진을 애싱하고, 도 2-8에 나타낸 바와 같이, 노출된 박막층의 4개층을 위의 2-3과 마찬가지 방식으로 에칭한다.
그리고, 도 2-9에 나타낸 바와 같이, 게이트 전극 상에 배치된 제3 스텝 레진을 애싱하고, 도 2-10에 나타낸 바와 같이, ITO 층만을 남기고, 나머지층 모두 에칭하여 게이트 전극을 노출시킨다.
또한, 도 2-11에 나타낸 바와 같이, 제4 스텝 레진, 즉, 채널층 상에 위치된 레진을 애싱하고, 도 2-12에 나타낸 바와 같이, 노출된 ITO층을 에칭하여 채널을 형성한다.
그리고, 도 2-13에 나타낸 바와 같이, 제5 스텝 레진, 즉 잔류 레진을 애싱하여 전극들을 모두 노출시킨다.
또한, 도 2-14 및 2-15에 나타낸 바와 같이, 패시베이션 막을 증착하고, 네거티브 포토 레지스트를 도포한다. 그리고, 도 2-16에 나타낸 바와 같이, 백사이드 노광하여 픽셀부 및 인터커넥션부에 도포된 포토 레지스터를 제거한다. 포토 레지스터를 현상하고, 패시베이션을 에칭한다.
그리고, 상기 픽셀부에 OLED를 증착하는 공정이 추가로 포함될 수 있다.
이러한 과정 중, 특별히 설명하지 않은 구성요소는 본 발명이 속하는 통상의 기술분야에서 적용될 수 있는 특징을 갖는 구성요소이거나, 이와 균등물일 수 있다.
제시된 실시예들에 대한 설명은 임의의 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 이용하거나 또는 실시할 수 있도록 제공된다. 이러한 실시예들에 대한 다양한 변형들은 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이며, 여기에 정의된 일반적인 원리들은 본 발명의 범위를 벗어남이 없이 다른 실시예들에 적용될 수 있다. 그리하여, 본 발명은 여기에 제시된 실시예들로 한정되는 것이 아니라, 여기에 제시된 원리들 및 신규한 특징들과 일관되는 최광의의 범위에서 해석되어야 할 것이다.
Claims (22)
- 기판; 상기 기판의 일면에 위치된 게이트 전극; 상기 게이트 전극 일면에 위치된 절연체; 상기 절연체 일면에 위치된 활성층; 상기 활성층 일면에 위치된 소스 전극 및 드레인 전극; 및 픽셀부를 포함하는 2-트랜지스터 및 1-커패시터 타입 박막 트랜지스터 소자로서,
상기 2-트랜지스터는 스위칭 트랜지스터 및 구동 트랜지스터로 이루어지고, 상기 트랜지스터 중 스위칭 트랜지스터의 드레인 전극과 구동 트랜지스터의 게이트 전극이 인터커넥션부(interconnection)로 연결되고,
상기 픽셀부는 상기 구동 트랜지스터의 드레인 전극과 연결되며,
상기 스위칭 트랜지스터의 드레인 전극과 상기 구동 트랜지스터의 드레인 전극은 단락 방지를 위하여, 상기 전극들을 소정의 거리로 이격시키는 전극 분리부(electrode separation)를 포함하는, 박막 트랜지스터 소자.
- 제1항에 있어서,
상기 인터커넥션부는 U자 형태인, 박막 트랜지스터 소자.
- 제1항에 있어서,
상기 인터커넥션부는, 네거티브형 포토 레지스트가 도포되고, 백플레인(backplane) UV 노광을 통하여, 상기 인터커낵션부가 위치한 부분의 포토 레지스트만 남기고, 나머지 부분의 포토 레지스트를 제거하여 제작되는, 박막 트랜지스터 소자.
- 제1항에 있어서,
상기 기판은 글래스, PEN(Polyethylenenapthalate), PI(polyimide) 중 어느 하나 이상을 포함하는, 박막 트랜지스터 소자.
- 제2항에 있어서,
상기 U자 형태의 인터커넥션부의 하나의 팔은 상기 스위칭 트랜지스터의 드레인 전극과 연결되고, 나머지 하나의 팔은 상기 구동 트랜지스터의 게이트 전극과 연결되는, 박막 트랜지스터 소자.
- 제1항에 있어서,
상기 전극 분리부는 상기 스위칭 트랜지스터의 드레인 전극과 상기 구동 트랜지스터의 드레인 전극 간의 단락을 방지하는, 박막 트랜지스터 소자.
- 제1항에 있어서,
상기 박막 트랜지스터 소자는 바텀 게이트(bottom gate) 구조인, 박막 트랜지스터 소자. - 제1항에 있어서,
상기 박막 트랜지스터 소자는 상기 픽셀부에 OLED가 배치된, 박막 트랜지스터 소자. - 제1항에 있어서,
상기 박막 트랜지스터 소자는 OLED 디스플레이 구동용인, 박막 트랜지스터 소자.
- 제1항에 있어서,
상기 박막 트랜지스터 소자는 플렉서블 OLED 디스플레이 스위칭용인, 박막 트랜지스터 소자.
- 롤투롤 임프린트 리소그래피 공정을 이용하는 박막 트랜지스터 소자의 제조방법으로서,
기판의 일면에 게이트 전극, 절연체, 활성층, 소스 및 드레인 전극을 적층하고, 레진을 코팅한 후, 몰드를 이용하여 임프린트하여 멀티스텝 레진을 형성하는 제1 단계;
상기 임프린트된 멀티스텝 레진 중 제1 스텝 레진을 애싱하여 픽셀부 및 인터커넥션부를 노출시키고, 에칭하는 제2 단계;
ITO를 적층하고, 네거티브 포토 레지스트를 도포한 후, 백사이드 노광을 실시하는 제3 단계;
제2 스텝 레진을 애싱하고, 노출된 박막층을 에칭하는 제4 단계;
제3 스텝 레진을 애싱하고, 에칭하여 게이트 전극을 노출시키는 제5 단계;
제4 스텝 레진을 애싱하고, 에칭하여 채널을 형성하는 제6 단계;
제5 스텝 레진을 애싱하여 전극들을 노출시키는 제7 단계; 및
패시베이션 막을 증착하고, 네거티브 포토 레지스트를 도포한 후, 백사이드 노광하여 픽셀부 및 인터커넥션부에 도포된 포토 레지스터를 제거하는 제8 단계;를 포함하는, 박막 트랜지스터 소자의 제조방법.
- 제11항에 있어서,
상기 제1 스텝 레진은 픽셀부 및 인터커넥션부를 덮고 있는, 박막 트랜지스터 소자의 제조방법.
- 제11항에 있어서,
상기 제2 스텝 레진은 상기 제1 스텝 레진과 단차가 존재하며 픽셀부 주위를 덮고 있는, 박막 트랜지스터 소자의 제조방법.
- 제11항에 있어서,
상기 제3 스텝 레진은 게이트 전극을 덮고 있는, 박막 트랜지스터 소자의 제조방법.
- 제11항에 있어서,
상기 제4 스텝 레진은 채널층을 덮고 있는, 박막 트랜지스터 소자의 제조방법.
- 제11항에 있어서,
상기 제1 단계는, 스위칭 트랜지스터의 드레인 전극과 구동 트랜지스터의 게이트 전극이 인터커넥션부(interconnection)로 연결되고, 상기 스위칭 트랜지스터의 드레인 전극과 상기 구동 트랜지스터의 드레인 전극은 단락방지를 위하여, 상기 전극들을 소정의 거리로 이격시키는 전극 분리부(electrode separation)가 포함되도록 적층되는, 박막 트랜지스터 소자의 제조방법.
- 제11항에 있어서,
상기 제1 단계에서, 상기 소자의 구성요소는 스퍼터링 및/또는 PECVD(lasma-enhanced chemical vapor deposition)에 의하여 적층하는, 박막 트랜지스터 소자의 제조방법.
- 제11항에 있어서,
상기 레진은 폴리머 계열인, 박막 트랜지스터 소자의 제조방법.
- 제11항에 있어서,
상기 몰드는 3D 형상인, 박막 트랜지스터 소자의 제조방법.
- 제11항에 있어서,
상기 제3 단계는, 기판을 투과한 UV에 의하여 픽셀부 및 인터커넥션부의 포토 레지스트가 경화되는, 박막 트랜지스터 소자의 제조방법.
- 제11항에 있어서,
상기 제3 단계는, 상기 픽셀부 및 인터커넥션부의 포토 레지스트 이외의 포토 레지스트는 경화되지 않고 현상되어 제거되는, 박막 트랜지스터 소자의 제조방법.
- 제11항에 있어서,
상기 제8 단계 후, 상기 픽셀부에 OLED를 증착하는 제9 단계를 추가로 포함하는, 박막 트랜지스터 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170112051A KR20190025426A (ko) | 2017-09-01 | 2017-09-01 | 2―트랜지스터 및 1―커패시터 구조의 박막 트랜지스터 소자 및 롤투롤 임프린트 리소그래피를 이용한 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170112051A KR20190025426A (ko) | 2017-09-01 | 2017-09-01 | 2―트랜지스터 및 1―커패시터 구조의 박막 트랜지스터 소자 및 롤투롤 임프린트 리소그래피를 이용한 이의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20190025426A true KR20190025426A (ko) | 2019-03-11 |
Family
ID=65758423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170112051A KR20190025426A (ko) | 2017-09-01 | 2017-09-01 | 2―트랜지스터 및 1―커패시터 구조의 박막 트랜지스터 소자 및 롤투롤 임프린트 리소그래피를 이용한 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20190025426A (ko) |
-
2017
- 2017-09-01 KR KR1020170112051A patent/KR20190025426A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7759180B2 (en) | Display substrate and method of manufacturing the same | |
| US8563980B2 (en) | Array substrate and manufacturing method | |
| US8493541B2 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
| KR101900170B1 (ko) | 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스 | |
| WO2014190733A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| US9064751B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US20160254467A1 (en) | Organic thin film transistor and preparation method thereof, array substrate and preparation method thereof, and display device | |
| KR101415484B1 (ko) | 유기 ｔｆｔ 어레이 기판 및 그 제조 방법 | |
| KR101467710B1 (ko) | Ｔｆｔ 어레이 기판, 그 제조방법 및 디스플레이 장치 | |
| CN102651322A (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示器件 | |
| KR20140041403A (ko) | 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법, 및 디스플레이 장치 | |
| KR20060019976A (ko) | 유기 박막트랜지스터 및 액정표시소자의 제조방법 | |
| WO2014015585A1 (zh) | 有机薄膜晶体管阵列基板制作方法 | |
| US20140054565A1 (en) | Otft array substrate, display device and method for manufacturing the same | |
| WO2015067069A1 (zh) | 阵列基板的制作方法及通孔的制作方法 | |
| WO2015055039A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| US10199236B2 (en) | Thin film transistor, manufacturing method thereof, and method for manufacturing array substrate | |
| KR20190025426A (ko) | 2―트랜지스터 및 1―커패시터 구조의 박막 트랜지스터 소자 및 롤투롤 임프린트 리소그래피를 이용한 이의 제조방법 | |
| WO2016011685A1 (zh) | 共平面型氧化物半导体tft基板的制作方法 | |
| CN106449654A (zh) | 一种基板及其制备方法、显示装置 | |
| KR20070073276A (ko) | 표시장치용 기판의 제조방법 | |
| WO2020006716A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| US20140084265A1 (en) | Organic thin film transistor, organic thin film transistor array substrate and display device | |
| KR101642446B1 (ko) | 전기영동 표시장치 제조 방법 | |
| KR20110066746A (ko) | 액정표시장치의 어레이기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E601 | Decision to refuse application |