KR20190010015A

KR20190010015A - 배터리 과전류 감지 장치 및 방법

Info

Publication number: KR20190010015A
Application number: KR1020170092110A
Authority: KR
Inventors: 장지욱
Original assignee: 주식회사 엘지화학
Priority date: 2017-07-20
Filing date: 2017-07-20
Publication date: 2019-01-30
Also published as: KR102365630B1

Abstract

본 발명의 실시 예에 따른 배터리의 과전류 방지 장치는 배터리의 (+)단 및 (-)단, 상기 배터리의 (+)단 및 (-)단 사이에 구비되는 보호 칩, 상기 배터리의 (+)단과 상기 보호 칩 사이에 형성되는 제1 패턴 저항, 상기 배터리의 (-)단과 상기 보호 칩 사이에 형성되는 제2 패턴 저항 및 상기 배터리의 과전류 여부를 판단하는 과전류 판단부을 포함하여 구성되며, 상기 보호 칩은, 일단은 상기 배터리의 (+)단에 연결되고, 타단은 상기 배터리의 (-)단에 연결되어 상기 배터리의 충전 및 방전을 차단하는 충방전 차단 FET, 상기 배터리의 (+)단과 충방전 차단 FET의 일단에 형성되는 제1 와이어 저항, 상기 배터리의 (-)단과 충방전 차단 FET의 타단에 형성되는 제2 와이어 저항을 포함하여 구성될 수 있다.

Description

배터리 과전류 감지 장치 및 방법{APPARATUS AND METHOD FOR DETECTING OVR CURRENT}

본 발명의 배터리의 과전류를 보호하는 장치 및 방법에 관한 것이다.

보다 구체적으로는 배터리의 전압을 보다 정밀하게 측정하여 배터리의 과전류를 보호하는 장치 및 방법에 관한 것이다.

최근에 배터리를 전력 공급원으로 사용하는 전자장치의 사용이 늘어남에 따라, 배터리의 과전류를 보호하는 기술에 대한 관심이 커지고 있다.

이와 같은 배터리의 과전류를 보호하는 기술로는 하나의 보호 칩으로 구성되는 보호 회로를 사용하는 경우가 많이 존재했다.

도 1은 종래의 보호 칩에 인가되는 충방전 전압을 측정하고, 이를 기반으로 하여 과전류 여부를 판단하여 과전류가 흐를 경우, 충방전을 차단하는 장치의 회로도이다.

종래 기술에서 보호 칩에 인가되는 충방전 전압을 측정할 때, 배터리의 (+)출력 단과 상기 보호 칩 사이의 기판에 형성된 패턴으로 인해 발생하는 제1 패턴 저항(pattern1)과 배터리의 (-)출력 단과 상기 보호칩 사이의 기판에 형성된 패턴으로 인해 발생하는 제2 패턴 저항(pattern2)을 포함하여 전압을 측정하였다.

종래에는 보호 칩 내부의 저항(wire3, wire4)이 상기 제1,2 패턴 저항(pattern1,pattern2)보다 큰 값을 가져서 상기 제1,2 패턴 저항(pattern1, pattern2)이 측정된 전압이 미치는 영향이 크기 않았다.

그러나 칩 기술 발전으로 보호 칩 내부에 형성되는 기생 성분 저항(wire3,wire4)보다 상기 제1,2 패턴 저항(pattern1,pattern2)이 커짐에 따라, 실제로 보호 칩에 인가되는 전압보다 제1,2 패턴 저항(pattern1,pattern2)에 인가되는 전압이 커지게 되어 과전류 판단에 오류가 발생하는 문제점이 존재하였다.

따라서, 본 발명에서는 상술한 문제점을 해결하고 배터리의 과전류 방지 장치를 제안한다.

본 발명은 배터리의 전압을 정밀하게 측정하여 정밀도가 향상된 배터리 과전류 방지 장치 및 방법을 제공한다.

본 발명의 실시 예에 따른 배터리의 과전류를 방지하는 장치는, 배터리의 (+)단 및 (-)단, 상기 배터리의 (+)단 및 (-)단 사이에 구비되는 보호 칩, 상기 배터리의 (+)단과 상기 보호 칩 사이에 형성되는 제1 패턴 저항, 상기 배터리의 (-)단과 상기 보호 칩 사이에 형성되는 제2 패턴 저항 및 상기 배터리의 과전류 여부를 판단하는 과전류 판단부을 포함하여 구성될 수 있다.

한편, 상기 보호 칩은, 일단은 상기 배터리의 (+)단에 연결되고, 타단은 상기 배터리의 (-)단에 연결되어 상기 배터리의 충전 및 방전을 차단하는 충방전 차단 FET, 상기 배터리의 (+)단과 충방전 차단 FET의 일단에 형성되는 제1 와이어 저항, 상기 배터리의 (-)단과 충방전 차단 FET의 타단에 형성되는 제2 와이어 저항을 포함하여 구성될 수 있다.

한편, 상기 과전류 판단부는, 상기 충방전 차단 FET 양단의 전압을 측정하는 전압 측정부 및 상기 전압 측정부에서 측정된 전압과 기설정되어 있는 소정의 기준 전압을 비교하는 비교부를 포함하여 구성될 수 있다.

한편, 상기 전압 측정부는, V+핀, V-핀, 제1 저항, 제2 저항을 포함하여 구성되어, 상기 V+ 핀 및 V-핀 사이의 전압을 측정하며, 상기 V+핀은, 상기 제1 저항의 일단과 연결되고, 상기 V-핀은, 상기 제2 저항의 일단과 연결되고, 상기 제1 저항의 타단은 상기 충방전 FET의 일단과 연결되고, 상기 제2 저항의 타단은 상기 충방전 FET의 타단과 연결될 수 있다.

한편, 상기 V+ 핀은 상기 충방전 FET에 연결되는 배터리의 (+)단과 전기적으로 연결되고, 상기 V- 핀은 상기 보호 칩의 접지 단자와는 별도의 접지단에 연결될 수 있다.

한편, 상기 전압 측정부는, 상기 제1 저항의 타단과 상기 충방전 FET의 일단 사이에 형성되는 제3 와이어 저항 및 상기 제2 저항의 타단과 상기 충방전 FET의 타단 사이에 형성되는 제4 와이어 저항을 포함하여 구성될 수 있다.

한편, 상기 제1 패턴 저항, 제2 패턴 저항은 배터리의 (+)단과 보호 칩 사이 및 배터리의 (-)단과 보호 칩 사이를 전기적으로 연결하는 기판에 형성된 패턴에 의해 형성되는 기생 저항이고, 상기 제1 와이어 저항, 제2 와이어 저항, 제3 와이어 저항, 제4 와이어 저항은, 보호 칩 내부를 연결하는 과정에서 형성되는 기생저항일 수 있다.

본 발명의 실시 예에 따른 배터리의 과전류를 감지하는 방법은, 보호 칩에 인가되는 전압을 측정하는 전압 측정 단계, 상기 전압 측정 단계에서 측정된 전압을 소정의 값으로 기 설정되어 있는 기준 전압과 비교하는 전압 비교 단계, 상기 전압 비교 단계 결과에 따라 과전류 유무를 판단하는 과전류 유무 판단 단계, 상기 과전류 유무 판단 단계에서 과전류가 있는 것으로 판단 되는 경우 배터리의 충방전을 차단하는 충방전 차단 단계를 포함하여 구성될 수 있다.

보다 구체적으로, 상기 전압 측정 단계는, 보호 칩의 충방전 차단 FET의 양단의 전압을 측정할 수 있다.

본 발명은 배터리의 전압을 정밀하게 측정함으로써 높은 정밀도로 배터리의 과전류를 방지할 수 있다.

도 1은 종래의 일반적인 하나의 보호 칩에 인가되는 전압을 측정하는 방식의 회로도이다.
도 2는 본 발명의 실시 예에 따른 하나의 보호 칩에 인가되는 전압을 측정하는 회로도이다.

아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면부호를 붙였다.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예컨대, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

명세서 전체에서, 어떤 부분이 다른 부분과 “연결”되어 있다고 할 때, 이는 “직접적으로 연결”되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 “전기적으로 연결”되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 “~(하는) 단계” 또는 “~의 단계”는 “~를 위한 단계”를 의미하지 않는다.

본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.

1. 본 발명의 실시 예에 따른 과전류 방지 장치

도 2는 본 발명의 실시 예에 따른 과전류 보호 장치의 회로도이다.

이하에서는 도 2를 참조하여 본 발명의 실시 예에 따른 과전류 보호 장치를 설명한다.

본 발명의 실시 예에 따른 과전류 보호 장치는, 배터리의 (+)단 및 (-)단, 상기 배터리의 (+)단 및 (-)단 사이에 구비되는 보호 칩, 상기 배터리의 (+)단과 상기 보호 칩 사이에 형성되는 제1 패턴 저항(pattern1), 상기 배터리의 (-)단과 상기 보호 칩 사이에 형성되는 제2 패턴 저항(pattern2) 및 상기 배터리의 과전류 여부를 판단하는 과전류 판단부를 포함하여 구성될 수 있다.

보다 구체적으로, 상기 보호 칩은 상기 배터리의 (+)단에 연결되고, 타단은 상기 배터리의 (-)단에 연결되어 상기 배터리의 충전 및 방전을 차단하는 충방전 차단 FET, 상기 보호 칩 내부에서 상기 배터리의 (+)단과 충방전 차단 FET의 일단 사이를 전기적으로 연결하면서 생기는 제1 와이어 저항(wire1) 및 상기 배터리의(-)단과 충방전 차단 FET의 타단 사이를 전기적으로 연결하면서 생기는 제2 와이어 저항(wire2)을 포함할 수 있다.

한편, 상기 제1 와이어 저항(wire1) 및 제2 와이어 저항(wire2)은 보호 칩을 생산하는 제조사에서 소정의 값으로 고정되며, 일반적으로 와이어 저항 값은 매우 작은 값을 가지게 된다.

한편, 상기 보호 칩과 배터리를 전기적으로 연결하는데 사용되는 기판에는 제1 패턴 저항(pattren1) 및 제2 패턴 저항(pattern2)과 같은 기생 저항 성분이 발생하게 된다.

상기 제 보호 칩과 배터리를 전기적으로 연결하는 기판에 형성되어 있는 제1 패턴 저항(pattern1) 및 제2 패턴 저항(pattern2)은 상기 보호 칩 내부에 형성되는 제1 내지 제4 와이어 저항(wire1 내지 wire4)보다 큰 값으로 인식되어, 정확한 과전류 측정이 어려울 수 있다.

따라서, 본 발명에서는 이러한 문제점을 해결하기 위해 상기 제1 패턴 저항(pattern1) 및 제2 패턴 저항(pattern2)에 영향을 받지 않으면서 정확한 과전류를 측정하기 위해서 보호 칩 내부에 존재하는 충방전 차단 FET에 인가되는 전압을 직접 측정하고, 이를 기반으로 과전류 여부를 판단할 수 있는 과전류 판단부를 포함할 수 있다.

본 발명의 실시 예에 따른 과전류 판단부는, 전압을 측정하는 전압 측정부, 상기 전압 측정부에서 측정된 전압과 기설정되어 있는 소정의 기준 전압을 비교하는 비교부를 포함하여 구성될 수 있다.

보다 구체적으로, 상기 전압 측정부는, V+핀, V-핀, 제1 저항(R1), 제2 저항(R2)을 포함하여 구성되며, 상기 V+핀 및 V-핀 사이의 전압을 측정할 수 있다.

한편, 상기 V+핀은, 상기 제1 저항(R1)의 일단과 연결되고, 상기 V-핀은 상기 제2 저항(R2)의 일단과 연결될 수 있다.

한편, 상기 제1 저항(R1)의 타단은 상기 충방전 FET의 일단과 연결되며, 상기 제2 저항(R2)의 타단은 상기 충방전 FET의 타단과 연결될 수 있다.

이와 같이 연결된 전압 측정부의 V+핀은 배터리의 (+)단과 전기적으로 연결되고, V-핀은 보호 칩의 접지 단 및 배터리의 (-)단과는 다른 접지 단과 연결될 수 있다, 이와 같이 보호 칩의 접지 단과 분리하게 되면, 보호 칩 내부의 FET 양단에 인가되는 전압만을 정확하게 측정할 수 있다.

보다 구체적으로, 본 발명의 실시 예에 따라 전압 측정부에서 전압을 측정하면 측정되는 전압(Vsense)은 아래 수식 1과 같을 수 있다.

(수식1) Vsense = Vsig2 + Vwire1 + Vfet + Vwire2 + Vpattern2 + Vsig1

(Vsense : 측정 전압, Vsig2 : 제2 저항에 인가되는 전압, Vwire1 : 제1 와이어 저항에 인가되는 전압, Vfet : 충방전 차단 FET에 인가되는 전압, Vwire2 : 제2 와이어 저항에 인가되는 전압, Vpattern2 : 제1 패턴 저항에 인가되는 전압, Vsig1 : 제1 저항에 인가되는 전압)

한편, 상기 수식1에서 Vsig2, Vwire1, Vfet, Vwire2, Vpattern1, Vsig1에는 전류가 흐르지 않아 전압이 0V로 측정되어, 결과적으로 측정전압(Vsense)은 Vfet가 되어 충방전 차단 FET에 인가되는 전압만 측정할 수 있다.

2. 본 발명의 실시 예에 따른 과전류 감지 방법.

본 발명의 실시 예에 따른 과전류 감지 방법은 보호 칩에 인가되는 전압을 측정하는 전압 측정 단계, 상기 전압 측정 단계에서 측정한 전압을 소정의 값으로 기설정되어 있는 기준 전압과 비교하는 전압 비교 단계, 상기 전압 비교 단계의 결과에 따라 과전류 유무를 판단하는 과전류 유무 판단 단계, 상기 과전류 유무 판단 단계에서 과전류가 있는 것으로 판단되면 충방전을 차단하는 충방전 차단 단계를 포함하여 구성될 수 있다.

보다 구체적으로, 상기 전압 측정 단계는, 상기 보호 칩에 인가되는 전압을 측정함에 있어서, 내부에 탑재되어 있는 충방전 차단 FET의 양단의 전압을 직접 측정함으로써, 보호 칩 내부에 기생 저항 성분인 와이어 저항과 배터리와 보호 칩 사이에 형성되는 기생 저항 성분인 패턴 저항에 영향을 받지 않고 정밀하게 충방전 차단 FET에 인가되는 전압만을 측정할 수 있다.

한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.

R1 : 제1 저항
R2 : 제2 저항
wire1 : 제1 와이어 저항
wire2 : 제2 와이어 저항
pattern1 : 제1 패턴 저항
pattern2 : 제2 패턴 저항

Claims

배터리의 (+)단 및 (-)단;
상기 배터리의 (+)단 및 (-)단 사이에 구비되는 보호 칩;
상기 배터리의 (+)단과 상기 보호 칩 사이에 형성되는 제1 패턴 저항;
상기 배터리의 (-)단과 상기 보호 칩 사이에 형성되는 제2 패턴 저항; 및
상기 배터리의 과전류 여부를 판단하는 과전류 판단부;
을 포함하는 과전류 방지 장치에 있어서,
상기 보호 칩은,
일단은 상기 배터리의 (+)단에 연결되고, 타단은 상기 배터리의 (-)단에 연결되어 상기 배터리의 충전 및 방전을 차단하는 충방전 차단 FET;
상기 배터리의 (+)단과 충방전 차단 FET의 일단에 형성되는 제1 와이어 저항;
상기 배터리의 (-)단과 충방전 차단 FET의 타단에 형성되는 제2 와이어 저항;
을 포함하여 구성되는 것을 특징으로 하는 과전류 방지 장치.
청구항 1에 있어서,
상기 과전류 판단부는,
상기 충방전 차단 FET 양단의 전압을 측정하는 전압 측정부; 및
상기 전압 측정부에서 측정된 전압과 기설정되어 있는 소정의 기준 전압을 비교하는 비교부;
를 포함하여 구성되는 것을 특징으로 하는 과전류 방지 장치.
청구항 2에 있어서,
상기 전압 측정부는,
V+핀, V-핀, 제1 저항, 제2 저항을 포함하여 구성되어, 상기 V+ 핀 및 V-핀 사이의 전압을 측정하며,
상기 V+핀은, 상기 제1 저항의 일단과 연결되고,
상기 V-핀은, 상기 제2 저항의 일단과 연결되고,
상기 제1 저항의 타단은 상기 충방전 FET의 일단과 연결되고,
상기 제2 저항의 타단은 상기 충방전 FET의 타단과 연결되는 것을 특징으로 하는 과전류 방지 회로.
청구항 3에 있어서,
상기 V+ 핀은 상기 충방전 FET에 연결되는 배터리의 (+)단과 전기적으로 연결되고,
상기 V- 핀은 상기 보호 칩의 접지 단자와는 별도의 접지단에 연결되는 것을 특징으로 하는 과전류 방지 회로.
청구항 3에 있어서,
상기 전압 측정부는,
상기 제1 저항의 타단과 상기 충방전 FET의 일단 사이에 형성되는 제3 와이어 저항; 및
상기 제2 저항의 타단과 상기 충방전 FET의 타단 사이에 형성되는 제4 와이어 저항;
을 포함하여 구성되는 것을 특징으로 하는 과전류 방지 회로.
청구항 5항에 있어서,
상기 제1 패턴 저항, 제2 패턴 저항은 배터리의 (+)단과 보호 칩 사이 및 배터리의 (-)단과 보호 칩 사이를 전기적으로 연결하는 기판에 형성된 패턴에 의해 형성되는 기생 저항이고,
상기 제1 와이어 저항, 제2 와이어 저항, 제3 와이어 저항, 제4 와이어 저항은, 보호 칩 내부를 연결하는 과정에서 형성되는 기생저항인 것을 특징으로 하는 과전류 방지 회로.
배터리의 과전류를 감지하는 방법에 있어서,
보호 칩에 인가되는 전압을 측정하는 전압 측정 단계;
상기 전압 측정 단계에서 측정된 전압을 소정의 값으로 기 설정되어 있는 기준 전압과 비교하는 전압 비교 단계;
상기 전압 비교 단계 결과에 따라 과전류 유무를 판단하는 과전류 유무 판단 단계;
상기 과전류 유무 판단 단계에서 과전류가 있는 것으로 판단 되는 경우 배터리의 충방전을 차단하는 충방전 차단 단계;
를 포함하여 구성되는 것을 특징으로 하는 과전류 방지 방법.
청구항 7에 있어서,
상기 전압 측정 단계는,
보호 칩의 충방전 차단 FET의 양단의 전압을 측정하는 것을 특징으로 하는 과전류 방지 방법.