KR20180117280A - TSV pin-hole testing method and system of the same - Google Patents
TSV pin-hole testing method and system of the same Download PDFInfo
- Publication number
- KR20180117280A KR20180117280A KR1020170050186A KR20170050186A KR20180117280A KR 20180117280 A KR20180117280 A KR 20180117280A KR 1020170050186 A KR1020170050186 A KR 1020170050186A KR 20170050186 A KR20170050186 A KR 20170050186A KR 20180117280 A KR20180117280 A KR 20180117280A
- Authority
- KR
- South Korea
- Prior art keywords
- penetrating
- current
- penetrating electrode
- substrate
- electrode
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
본 발명은 관통 전극의 결함 측정 방법 및 장치에 관한 것으로, 보다 상세하게는, 관통 전극이 형성된 기판에 증폭 전압을 인가한 뒤, 핀 홀이 형성된 상기 관통 전극에 흐르는 관통 전류를 증폭시켜, 상기 핀 홀의 생성 여부를 판단하는 관통 전극의 결함 측정 방법 및 장치에 관한 것이다.The present invention relates to a method and an apparatus for measuring a defect in a penetrating electrode, and more particularly, to a method and an apparatus for measuring a defect in a penetrating electrode, And more particularly, to a method and an apparatus for measuring a defect in a penetrating electrode that determines whether or not a hole is generated.
IC(Integrated Circuit)는 2차원 평면 형태의 칩을 수직으로 적층하여, 단일 면적당 트랜지스터의 수를 극대화시킨, 고집적 3차원 칩 패키지를 의미한다. IC는 수직으로 적층된 2차원 칩들이 와이어 본딩(wire bonding) 또는 실리콘 관통 전극(Through-Silicon-Via, TSV)을 통해 연결된 구조를 갖는다. 와이어 본딩은 수직으로 적층된 2차원 칩들을 외부에서 금속 배선으로 연결한 구조로, 외부 금속 배선 연결에 따른 불량 문제가 있다. 이를 대체하기 위해 개발된 실리콘 관통 전극은, 2차원 칩들을 관통하는 비아(via)를 뚫어, 비아 내부에 금속 배선을 형성한 것으로, 와이어 본딩이 갖는 외부 금속 배선 연결에 따른 불량 문제를 근본적으로 해결 가능하며, 배선의 전체 길이가 감소하여, 저전력 및 고속 동작이 가능하다는 장점을 갖는다.IC (Integrated Circuit) refers to a highly integrated three-dimensional chip package in which two-dimensional planar chips are vertically stacked to maximize the number of transistors per single area. The IC has a structure in which vertically stacked two-dimensional chips are connected through wire bonding or through-silicon-vias (TSV). Wire bonding is a structure in which vertically stacked two-dimensional chips are connected by metal wiring from the outside, and there is a problem in connection with the connection of the external metal wiring. The silicon penetrating electrode developed to replace this is formed by forming a via in a via through a two-dimensional chip and forming a metal interconnection in the via, and fundamentally solving the problem of bad connection due to the external metal interconnection of the wire bonding And the entire length of the wiring is reduced, which has the advantage that low power and high speed operation are possible.
그러나 실리콘 관통 전극을 형성하는 공정 과정 중에 문제가 발생하여 이산화규소(SiO2) 막이 파괴되고, 실리콘 관통 전극 내에 핀 홀(pin-hole)과 같은 결함이 발생될 수 있다. 실리콘 관통 전극에 핀 홀이 형성된 경우, 실리콘 기판에서 실리콘 관통 전극으로 누설 전류가 유입되어, IC 전체에 고장이 발생할 수 있다.However, problems arise during the process of forming the silicon penetrating electrode, so that the silicon dioxide (SiO 2 ) film may be destroyed, and a defect such as a pin hole may be generated in the silicon penetrating electrode. When a pinhole is formed in the silicon penetrating electrode, a leakage current flows from the silicon substrate to the silicon penetrating electrode, so that a failure may occur in the entire IC.
이에 따라, 실리콘 관통 전극 상에 형성된 결함을 검출할 수 있는 테스트 방법에 대한 연구가 활발하게 진행되고 있다.Accordingly, studies on a test method capable of detecting defects formed on a silicon through electrode have been actively conducted.
본 발명이 해결하고자 하는 일 기술적 과제는, 미세 핀 홀의 발생 여부 판단이 가능한 관통 전극의 결함 측정 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of measuring a defect in a through electrode capable of determining whether a fine pinhole occurs.
본 발명이 해결하고자 하는 다른 기술적 과제는, 정확도(accuracy)가 향상된 관통 전극의 결함 측정 방법을 제공하는 데 있다.Another problem to be solved by the present invention is to provide a method of measuring defects in penetrating electrodes with improved accuracy.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 복수의 관통 전극을 동시에 테스트할 수 있는 관통 전극의 결함 측정 장치를 제공하는 데 있다.It is another object of the present invention to provide a defect measuring apparatus for a penetrating electrode capable of simultaneously testing a plurality of penetrating electrodes.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다.The technical problem to be solved by the present invention is not limited to the above.
상기 기술적 과제를 해결하기 위해, 본 발명은 관통 전극의 결함 측정 방법을 제공한다.According to an aspect of the present invention, there is provided a method of measuring a defect in a penetrating electrode.
일 실시 예에 따르면, 관통 전극의 결함 측정 방법은 기판을 관통하는 관통 전극의 일단에 테스트 전압을 인가하는 단계, 상기 기판에 증폭 전압을 인가하는 단계, 상기 관통 전극의 타단에서 관통 전류를 측정하는 단계 및 상기 관통 전류를 이용하여, 상기 관통 전극의 핀 홀 발생 여부를 판단하는 단계를 포함한다.According to one embodiment, a method of measuring a defect in a penetrating electrode includes the steps of applying a test voltage to one end of a penetrating electrode passing through a substrate, applying an amplification voltage to the substrate, measuring a penetrating current at the other end of the penetrating electrode And determining whether a pinhole of the penetrating electrode is generated using the penetrating current.
일 실시 예에 따르면, 상기 관통 전극의 핀 홀 발생 여부를 판단하는 단계는, 상기 관통 전류와 기준 전류의 차이 값을 계산하는 단계 및 상기 차이 값이 기준 범위 이내인지 판단하는 단계를 포함하되, 상기 기준 전류는, 상기 관통 전극에 핀 홀이 없는 경우 상기 관통 전극의 상기 타단에 흐르는 전류 값일 수 있다.According to one embodiment, the step of determining whether pinholes are generated in the penetrating electrode may include calculating a difference value between the penetrating current and the reference current, and determining whether the difference value is within a reference range, The reference current may be a current value flowing at the other end of the through electrode if there is no pin hole in the through electrode.
일 실시 예에 따르면, 관통 전극의 결함 측정 방법은 상기 기판에 인가되는 상기 증폭 전압이 증가할수록 상기 관통 전극의 상기 타단에서 측정되는 상기 관통 전류가 증가하는 것을 포함할 수 있다.According to one embodiment, a defect measurement method of a penetrating electrode may include an increase in the penetration current measured at the other end of the penetrating electrode as the amplification voltage applied to the substrate increases.
일 실시 예에 따르면, 관통 전극의 결함 측정 방법은 상기 기판의 도핑 농도가 증가할수록 상기 관통 전극의 상기 타단에서 측정되는 상기 관통 전류가 증가하는 것을 포함할 수 있다.According to one embodiment, a defect measurement method of a penetrating electrode may include an increase in the penetration current measured at the other end of the penetrating electrode as the doping concentration of the substrate increases.
일 실시 예에 따르면, 상기 기판의 도핑 농도는 1015~1017 /cm3일 수 있다.According to one embodiment, the doping concentration of the substrate may be 10 15 to 10 17 / cm 3 .
상기 기술적 과제를 해결하기 위해, 본 발명은 관통 전극의 결함 측정 장치를 제공한다.According to an aspect of the present invention, there is provided an apparatus for measuring a defect of a penetrating electrode.
일 실시 예에 따르면, 관통 전극의 결함 측정 장치는 기판을 관통하는 관통 전극의 일단 및 타단에 연결되어, 상기 관통 전극의 일단에 테스트 전압을 인가하고, 상기 관통 전극의 타단에서 관통 전류를 측정하는 제1 회로 및 상기 기판에 증폭 전압을 인가하는 제2 회로를 포함하되, 상기 제1 회로는, 상기 테스트 전압을 인가하는 테스트 전압 발생부, 상기 관통 전류를 측정하는 관통 전류 측정부, 상기 관통 전류와 기준 전류의 차이 값을 계산하고, 상기 차이 값을 이용하여, 상기 관통 전극의 핀 홀 발생 여부를 판단하는 핀 홀 생성 판단부를 포함한다.According to an embodiment of the present invention, a defect measuring apparatus for a penetrating electrode is connected to one end and another end of a penetrating electrode passing through a substrate, the test voltage is applied to one end of the penetrating electrode, and the penetrating current is measured at the other end of the penetrating electrode And a second circuit for applying an amplification voltage to the substrate, wherein the first circuit includes: a test voltage generator for applying the test voltage; a penetration current measurer for measuring the penetration current; And a pinhole generation determining unit for determining a pinhole occurrence of the penetrating electrode by using the difference value.
일 실시 예에 따르면, 상기 제1 회로는 상기 관통 전극의 상기 일단과 상기 테스트 전압 발생부 사이에 직렬 연결되어 제공되는 제1 저항 및 상기 관통 전극의 상기 타단과 상기 핀 홀 생성 판단부 사이에 직렬 연결되어 제공되는 제2 저항을 더 포함하고, 상기 제2 회로는 상기 기판의 일측에서 상기 증폭 전압이 인가될 시, 상기 기판의 타측에 직렬 연결되어 제공되는 제3 저항을 더 포함할 수 있다.According to one embodiment, the first circuit includes a first resistor provided in series between the one end of the penetrating electrode and the test voltage generating unit, and a second resistor connected in series between the other end of the penetrating electrode and the pin hole generating / The second circuit may further include a third resistor connected in series to the other side of the substrate when the amplification voltage is applied to one side of the substrate.
본 발명의 실시 예에 따른 관통 전극의 결함 측정 방법은, 관통 전극이 형성된 기판에 증폭 전압을 인가한 뒤, 상기 관통 전극의 일단에 테스트 전압을 인가하고, 상기 관통 전극의 타단에서 관통 전류를 측정하고, 상기 관통 전류와 기준 전류 값의 차이 값을 기준 범위와 비교하여 상기 관통 전극의 결함 생성 여부를 판단한다. 상기 관통 전극에 결함이 형성된 경우, 상기 차이 값이 기준 범위를 초과하여 상기 관통 전극에 형성된 결함을 측정할 수 있다.A method for measuring a defect of a penetrating electrode according to an embodiment of the present invention includes the steps of applying an amplification voltage to a substrate on which a penetrating electrode is formed and then applying a test voltage to one end of the penetrating electrode and measuring a penetrating current And compares the difference between the penetrating current and the reference current value with a reference range to determine whether the penetrating electrode is defective or not. When a defect is formed in the penetrating electrode, the difference may exceed the reference range and the defect formed in the penetrating electrode may be measured.
도 1은 본 발명의 실시 예에 따른 관통 전극의 결함 측정 방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 실시 예에 따른 관통 전극의 결함 측정 장치를 설명하기 위한 단면도이다.
도 3은 본 발명의 다른 실시 예에 따른 관통 전극의 결함 측정 장치를 설명하기 위한 개략도이다.
도 4 내지 도 7은 본 발명의 실시 예에 따른 관통 전극의 결함 측정 장치를 이용하여 실험 예들에 증폭 전압을 인가할 시 측정되는 관통 전류를 나타낸 도면이다.FIG. 1 is a flowchart illustrating a method of measuring a defect of a penetrating electrode according to an embodiment of the present invention.
2 is a cross-sectional view illustrating a defect measuring apparatus for a penetrating electrode according to an embodiment of the present invention.
3 is a schematic view for explaining an apparatus for measuring a defect of a penetrating electrode according to another embodiment of the present invention.
FIGS. 4 to 7 are graphs illustrating penetration currents measured when an amplification voltage is applied to experimental examples using the apparatus for measuring defects of a penetrating electrode according to an embodiment of the present invention. FIG.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the technical spirit of the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are provided so that the disclosure can be thorough and complete, and will fully convey the scope of the invention to those skilled in the art.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.In this specification, when an element is referred to as being on another element, it may be directly formed on another element, or a third element may be interposed therebetween. Further, in the drawings, the thicknesses of the films and regions are exaggerated for an effective explanation of the technical content.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.Also, while the terms first, second, third, etc. in the various embodiments of the present disclosure are used to describe various components, these components should not be limited by these terms. These terms have only been used to distinguish one component from another. Thus, what is referred to as a first component in any one embodiment may be referred to as a second component in another embodiment. Each embodiment described and exemplified herein also includes its complementary embodiment. Also, in this specification, 'and / or' are used to include at least one of the front and rear components.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. The singular forms "a", "an", and "the" include plural referents unless the context clearly dictates otherwise. It is also to be understood that the terms such as " comprises "or" having "are intended to specify the presence of stated features, integers, Should not be understood to exclude the presence or addition of one or more other elements, elements, or combinations thereof.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.
도 1은 본 발명의 실시 예에 따른 관통 전극의 결함 측정 방법을 설명하기 위한 순서도이다.FIG. 1 is a flowchart illustrating a method of measuring a defect of a penetrating electrode according to an embodiment of the present invention.
도 1을 참조하면, 기판을 관통하는 관통 전극의 일단에 테스트 전압이 인가된다(S110). 일 실시 예에 따르면, 상기 기판은 실리콘 기판이고, 상기 기판의 도핑 농도는 1015~1017 /cm3일 수 있다. 일 실시 예에 따르면, 상기 테스트 전압은 1 V일 수 있다. 상기 테스트 전압의 인가에 의해 상기 관통 전극에 관통 전류가 흐를 수 있다.Referring to FIG. 1, a test voltage is applied to one end of a penetrating electrode passing through a substrate (S110). According to one embodiment, the substrate is a silicon substrate, and the doping concentration of the substrate may be 10 15 to 10 17 / cm 3 . According to one embodiment, the test voltage may be 1V. And a penetrating current can flow through the penetrating electrode by application of the test voltage.
상기 기판에 증폭 전압이 인가된다(S120). 일 실시 예에 따르면, 상기 증폭 전압은 10 V일 수 있다. 상기 관통 전극에 핀 홀이 형성된 경우, 상기 증폭 전압의 인가에 의해 상기 관통 전류는 증가할 수 있다. 그러나 상기 관통 전극에 핀 홀이 형성되지 않은 경우, 상기 증폭 전압이 인가되어도 상기 관통 전류는 영향 받지 않는다.An amplification voltage is applied to the substrate (S120). According to one embodiment, the amplification voltage may be 10V. When the pinhole is formed in the penetrating electrode, the penetration current can be increased by application of the amplification voltage. However, when the pinhole is not formed in the penetrating electrode, the penetration current is not affected even if the amplification voltage is applied.
상기 관통 전극의 타단에서 상기 관통 전류가 측정된다(S130). 일 실시 예에 따르면, 상기 기판에 인가되는 상기 증폭 전압이 증가할수록 상기 관통 전극의 상기 타단에서 측정되는 상기 관통 전류는 증가할 수 있다. 다른 실시 예에 따르면, 상기 기판에 인가되는 상기 증폭 전압이 감소할수록 상기 관통 전극의 상기 타단에서 측정되는 상기 관통 전류는 감소할 수 있다.The penetrating current is measured at the other end of the penetrating electrode (S130). According to one embodiment, as the amplification voltage applied to the substrate increases, the penetration current measured at the other end of the penetrating electrode may increase. According to another embodiment, as the amplification voltage applied to the substrate decreases, the penetration current measured at the other end of the penetrating electrode may decrease.
일 실시 예에 따르면, 상기 기판의 도핑 농도가 증가할수록 상기 관통 전극의 상기 타단에서 측정되는 상기 관통 전류는 증가할 수 있다. 다른 실시 예에 따르면, 상기 기판의 도핑 농도가 감소할수록 상기 관통 전극의 상기 타단에서 측정되는 상기 관통 전류는 감소할 수 있다. According to one embodiment, as the doping concentration of the substrate increases, the penetration current measured at the other end of the penetrating electrode may increase. According to another embodiment, as the doping concentration of the substrate decreases, the penetration current measured at the other end of the penetrating electrode may decrease.
상술된 바와 같이, 상기 관통 전류는, 상기 기판에 인가되는 상기 증폭 전압 및 상기 기판의 도핑 농도에 따라 제어될 수 있다. As described above, the penetration current can be controlled according to the amplification voltage applied to the substrate and the doping concentration of the substrate.
상기 관통 전류를 이용하여, 상기 관통 전극의 핀 홀 발생 여부가 판단된다(S140). 일 실시 예에 따르면, 상기 핀 홀 생성 판단부는 상기 관통 전류 측정부에서 측정된 상기 관통 전류와 기준 전류의 차이 값을 계산하여, 상기 핀 홀의 발생 여부를 판단할 수 있다. 구체적으로, 상기 기준 전류는 상기 관통 전극에 핀 홀이 없는 경우, 상기 관통 전극의 상기 타단에 흐르는 전류 값으로 정의되며, 상기 차이 값이 기준 범위를 벗어나는 경우, 상기 핀 홀이 발생된 것으로 판단된다. The penetration current is used to determine whether a pinhole is generated in the penetrating electrode (S140). According to one embodiment, the pinhole generation determining unit may determine whether the pinhole is generated by calculating a difference between the penetrating current and the reference current measured by the penetrating current measuring unit. Specifically, the reference current is defined as a current value flowing at the other end of the through electrode when the through electrode has no pin hole, and when the difference value is out of the reference range, it is determined that the pin hole is generated .
본 발명의 실시 예에 따른 관통 전극의 결함 측정 방법은, 상기 관통 전극이 형성된 상기 기판에 상기 증폭 전압을 인가한 뒤, 상기 관통 전극의 상기 일단에 상기 테스트 전압을 인가하고, 상기 관통 전극의 상기 타단에서 상기 관통 전류를 측정하고, 상기 관통 전류와 상기 기준 전류 값의 상기 차이 값을 기준 범위와 비교하여 상기 관통 전극의 상기 핀 홀 생성 여부를 판단할 수 있다.A method for measuring a defect of a penetrating electrode according to an embodiment of the present invention includes the steps of applying the amplification voltage to the substrate on which the penetrating electrode is formed and then applying the test voltage to the one end of the penetrating electrode, The penetration current may be measured at the other end, and the difference between the penetration current and the reference current value may be compared with a reference range to determine whether the penetration electrode is to generate the pinhole.
구체적으로, 본 발명의 실시 예에 따른 관통 전극의 결함 측정 방법은 상기 관통 전극의 상기 핀 홀 측정을 위해, 상기 기판에 상기 증폭 전압을 인가한다. 이에 따라, 상기 관통 전극에 상기 핀 홀이 형성된 경우 증가되는 상기 관통 전류의 값이 증폭된다. 따라서, 미세한 크기(예를 들어, 나노 크기)를 갖는 상기 핀 홀이 형성된 경우에도, 상기 핀 홀의 생성을 용이하게 판단할 수 있다.Specifically, a method for measuring a defect of a penetrating electrode according to an embodiment of the present invention applies the amplification voltage to the substrate for the pinhole measurement of the penetrating electrode. Accordingly, the value of the penetrating current which is increased when the pinhole is formed in the penetrating electrode is amplified. Therefore, even when the pinhole having a minute size (for example, nano-size) is formed, the generation of the pinhole can be easily determined.
도 2는 본 발명의 실시 예에 따른 관통 전극의 결함 측정 장치를 설명하기 위한 단면도이다.2 is a cross-sectional view illustrating a defect measuring apparatus for a penetrating electrode according to an embodiment of the present invention.
도 2를 참조하면, 관통 전극의 결함 측정 장치는 제1 회로 및 제2 회로를 포함한다.Referring to FIG. 2, the defect measuring apparatus of the penetrating electrode includes a first circuit and a second circuit.
상기 제1 회로는 테스트 전압 발생부(140), 제1 저항(142), 관통 전류 측정부(150), 제2 저항(152) 및 핀 홀 생성 판단부(160)를 포함할 수 있다.The first circuit may include a test
상기 테스트 전압 발생부(140)는 상기 관통 전극(120)의 일단에서 상기 테스트 전압을 인가할 수 있다. 일 실시 예에 따르면, 상기 테스트 전압은 1 V일 수 있다. The
상기 제1 저항(142)은 상기 관통 전극(120)에 상기 테스트 전압이 인가되는 경우, 상기 관통 전극(120)이 쇼트(short) 회로로 동작하여 급격한 전류가 흐르는 것을 방지할 수 있다. 일 실시 예에 따르면, 상기 제1 저항(142)은 50 Ω일 수 있다. 일 실시 예에 따르면, 상기 제1 저항(142)은 상기 테스트 전압 발생부(140)와 상기 관통 전극(120)의 상기 일단 사이에 제공될 수 있다.When the test voltage is applied to the penetrating
상기 관통 전류 측정부(150)는 상기 관통 전극(120)의 타단에서 상기 관통 전류를 측정할 수 있다. 일 실시 예에 따르면, 상기 관통 전류 측정부(150)는 상기 관통 전극(120)의 상기 타단에 직접 연결되어 제공될 수 있다. 다른 실시 예에 따르면, 상기 관통 전류 측정부(150)는 상기 관통 전극(120)의 상기 타단에 인접 위치하도록 제공될 수 있다.The penetrating
상기 제2 저항(152)은 상기 관통 전극(120)에 상기 테스트 전압이 인가되는 경우, 상기 관통 전극(120)이 쇼트 회로로 동작하여 급격한 전류가 흐르는 것을 방지할 수 있다. 일 실시 예에 따르면, 상기 제2 저항(152)은 50 Ω일 수 있다. 일 실시 예에 따르면, 상기 제2 저항(152)은, 상기 관통 전극(120)의 상기 타단에 직접 연결된 상기 관통 전류 측정부(150)에 인접 위치하도록 제공될 수 있다. 다른 실시 예에 따르면, 상기 제2 저항(152)은 상기 관통 전류 측정부(150)와 상기 관통 전극(120)의 상기 타단 사이에 제공될 수 있다.When the test voltage is applied to the penetrating
상기 핀 홀 생성 판단부(160)는 상기 관통 전류와 기준 전류의 차이 값을 계산하고, 상기 차이 값을 이용하여, 상기 관통 전극(120)의 핀 홀 발생 여부를 판단한다. 일 실시 예에 따르면, 상기 핀 홀 생성 판단부(160)는 상기 테스트 전압 발생부(140)와 상기 관통 전류 측정부(150) 사이에 제공될 수 있다.The pinhole
상기 제2 회로는 증폭 전압 발생부(170) 및 제3 저항(172)을 포함할 수 있다.The second circuit may include an
상기 증폭 전압 발생부(170)는 상기 기판(110)의 일측에서 상기 증폭 전압을 인가할 수 있다. 일 실시 예에 따르면, 상기 증폭 전압은 10 V일 수 있다. 일 실시 예에 따르면, 상기 증폭 전압 발생부(170)는 상기 기판(110)의 상기 일측에 직접 연결되어 제공될 수 있다.The amplification
상기 제3 저항(172)은 상기 기판(110)에 상기 증폭 전압이 인가되는 경우, 상기 기판(110)이 쇼트 회로로 동작하여 급격한 전류가 흐르는 것을 방지할 수 있다. 일 실시 예에 따르면, 상기 제3 저항(172)은 1 Ω일 수 있다. 일 실시 예에 따르면, 상기 제3 저항(172)은 상기 증폭 전압 발생부(170)의 타측에 직접 연결되어 제공될 수 있다.When the amplification voltage is applied to the
도 3은 본 발명의 다른 실시 예에 따른 관통 전극의 결함 측정 장치를 설명하기 위한 개략도이다.3 is a schematic view for explaining an apparatus for measuring a defect of a penetrating electrode according to another embodiment of the present invention.
도 3을 참조하면, 상기 기판(110)에는 복수의 상기 관통 전극(120)이 형성되어 있다.Referring to FIG. 3, a plurality of the penetrating
관통 전극의 결함 측정 장치는, 상기 제1 회로 및 상기 제2 회로를 포함하고, 상기 제1 회로는 상기 테스트 전압 발생부(140), 상기 제1 저항(142), 복수의 상기 관통 전류 측정부(150), 복수의 상기 제2 저항(152) 및 상기 핀 홀 생성 판단부(160)를 포함할 수 있다.The penetrating electrode defect measuring apparatus includes the first circuit and the second circuit. The first circuit includes the test
상기 테스트 전압 발생부(140), 상기 제1 저항(142) 및 상기 핀 홀 생성 판단부(160)는 도 2를 참조하여 설명된 것과 동일하게 제공될 수 있다.The test
복수의 상기 관통 전류 측정부(150) 및 복수의 상기 제2 저항(152)은, 상기 기판(110)에 형성된 복수의 상기 관통 전극(120)의 수에 대응하는 수만큼 제공될 수 있다. 상기 테스트 전압 발생부(140)는 복수의 상기 관통 전극(120)에 상기 테스트 전압을 인가하고, 복수의 상기 관통 전극(120)을 관통한 상기 관통 전류들은, 복수의 상기 제2 저항(152)을 통과하여, 복수의 상기 관통 전류 측정부(150)에서 측정된다. 상기 핀 홀 생성 판단부(160)는 복수의 상기 관통 전극(120)에 대한 상기 핀 홀의 형성 여부를 개별적으로 판단할 수 있다. 다시 말하면, 관통 전극의 결함 측정 장치는 상기 기판(110)에 형성된 복수의 상기 관통 전극(120) 각각에 대한 상기 핀 홀의 측정을 동시에 수행할 수 있다. 이에 따라, 상기 기판(110)의 결함 측정이 단시간 내에 효율적으로 수행될 수 있다.The plurality of penetrating current measuring
상기 제2 회로는 상기 증폭 전압 발생부(170) 및 상기 제3 저항(172)을 포함한다. 상기 증폭 전압 발생부(170) 및 상기 제3 저항(172)은 도 2를 참조하여 설명된 것과 동일하게 제공될 수 있다.The second circuit includes the amplification
실험 예 1 내지 3에 따른 관통 전극이 형성된 기판의 제조.Production of Substrate Having Through-Electrode According to Experimental Examples 1 to 3
P 타입(P-type) 도펀트가 1015 /cm3 농도로 도핑 된 실리콘 기판 내부에, 지름이 10 μm이고, 높이가 30 μm인 원기둥 모양의 관통 전극을 형성하되, 관통 전극의 내부는 구리로 구성되고, 외부는 0.1 μm 두께의 이산화규소 막으로 구성되며, 관통 전극의 내부에 소정 크기의 핀 홀이 형성된 실험 예 1에 따른 관통 전극이 형성된 기판을 제조하였다.A cylindrical through-hole electrode having a diameter of 10 μm and a height of 30 μm is formed in a silicon substrate doped with a P-type dopant at a concentration of 10 15 / cm 3 , and the inside of the through electrode is made of copper And a through-hole electrode according to Experimental Example 1 in which a pin hole having a predetermined size was formed inside the penetrating electrode.
P 타입 도펀트가 1016 /cm3 농도로 도핑 된 실리콘 기판 내부에, 지름이 10 μm이고, 높이가 30 μm인 원기둥 모양의 관통 전극을 형성하되, 관통 전극의 내부는 구리로 구성되고, 외부는 0.1 μm 두께의 이산화규소 막으로 구성되며, 관통 전극의 내부에 소정 크기의 핀 홀이 형성된 실험 예 2에 따른 관통 전극이 형성된 기판을 제조하였다.A cylindrical through-hole electrode having a diameter of 10 μm and a height of 30 μm is formed in a silicon substrate doped with a P type dopant at a concentration of 10 16 / cm 3. The inside of the through electrode is made of copper, A silicon dioxide film having a thickness of 0.1 mu m, and a penetrating electrode according to Experimental Example 2, in which a pinhole of a predetermined size was formed in the penetrating electrode, was manufactured.
P 타입 도펀트가 1017 /cm3 농도로 도핑 된 실리콘 기판 내부에, 지름이 10 μm이고, 높이가 30 μm인 원기둥 모양의 관통 전극을 형성하되, 관통 전극의 내부는 구리로 구성되고, 외부는 0.1 μm 두께의 이산화규소 막으로 구성되며, 관통 전극의 내부에 소정 크기의 핀 홀이 형성된 실험 예 3에 따른 관통 전극이 형성된 기판을 제조하였다.A cylindrical through-hole electrode having a diameter of 10 μm and a height of 30 μm is formed in a silicon substrate doped with a P type dopant at a concentration of 10 17 / cm 3. The inside of the through electrode is composed of copper, A through-hole electrode according to Experimental Example 3 in which a pinhole of a predetermined size was formed inside the through electrode was formed.
아래 <표 1>을 참조하면, 실험 예 1 내지 3에 따른 관통 전극이 형성된 기판들은 관통 전극의 내부에 0~5 μm 크기의 반지름을 갖는 핀 홀이 형성되어 있다. 관통 전극의 결함 측정 장치의 테스트 전압 발생부는 관통 전극의 일단에 1 V의 전압을 인가하고, 제1 및 제2 저항 값이 50 Ω인 경우, 실험 예 1 내지 3에 따른 관통 전극이 형성된 기판들의 관통 전극 타단에서 관통 전류 측정부를 통해 관통 전류를 측정하였다.Referring to Table 1 below, the substrates on which the through electrodes were formed according to Experimental Examples 1 to 3 were formed with pinholes having a radius of 0 to 5 μm in the inside of the through electrodes. The test voltage generator of the penetrating electrode defect measuring apparatus applies a voltage of 1 V to one end of the penetrating electrode. When the first and second resistance values are 50 OMEGA, the test electrodes of the through- The through current was measured at the other end of the penetrating electrode through the penetrating current measuring unit.
실험 예 1 내지 3에 따른 관통 전극이 형성된 기판들은 19.28~19.60 mA의 관통 전류 값이 측정되었다. 기판의 일측에서 증폭 전압이 인가되지 않는 경우, 관통 전류 값이 핀 홀의 발생 여부 및 발생된 핀 홀의 크기에 실질적으로 영향 받지 않는 것을 알 수 있다.The penetration current values of 19.28 to 19.60 mA were measured for the substrates on which the through electrodes according to Experimental Examples 1 to 3 were formed. It can be seen that when the amplification voltage is not applied at one side of the substrate, the value of the penetration current is not substantially affected by whether the pin hole is generated or the size of the generated pin hole.
아래 <표 2>를 참조하면, 실험 예 1 내지 3에 따른 관통 전극이 형성된 기판들은 관통 전극의 내부에 0~5 μm 크기의 반지름을 갖는 핀 홀이 형성되어 있다. 관통 전극의 결함 측정 장치의 테스트 전압 발생부는 관통 전극의 일단에 1 V의 전압을 인가하고, 증폭 전압 발생부는 기판의 일측에서 10 V의 전압을 인가하고, 제1 및 제2 저항 값은 50 Ω이고, 제3 저항 값은 1 Ω인 경우, 실험 예 1 내지 3에 따른 관통 전극이 형성된 기판들의 관통 전극 타단에서 관통 전류 측정부를 통해 관통 전류를 측정하였다.Referring to Table 2 below, the substrates on which the penetrating electrodes are formed according to Experimental Examples 1 to 3 are formed with pinholes having a radius of 0 to 5 μm in the penetrating electrode. The test voltage generating unit of the penetrating electrode defect measuring apparatus applies a voltage of 1 V to one end of the penetrating electrode, the amplifying voltage generating unit applies a voltage of 10 V at one side of the substrate, and the first and second resistance values are 50 Ω And the third resistance value was 1 OMEGA, the penetration current was measured through the penetrating current measuring unit at the other end of the penetrating electrode of the substrates on which the penetrating electrodes were formed according to Experimental Examples 1 to 3.
실험 예 1 내지 3에 따른 관통 전극이 형성된 기판들은 19.60~103.46 mA의 관통 전류 값이 측정되었다. 기판의 일측에서 증폭 전압이 인가된 경우, 관통 전류 값이 핀 홀의 발생 여부 및 발생된 핀 홀의 크기에 따라 변화되는 것을 알 수 있다. 구체적으로, 실험 예 1 내지 3에 따른 관통 전극이 형성된 기판들에 핀 홀이 발생되지 않은 경우, 관통 전류 값은 19.60 mA로 일정하게 측정된다. 반면, 실험 예 1 내지 3에 따른 관통 전극이 형성된 기판들에 핀 홀이 발생된 경우, 핀 홀의 크기가 증가함에 따라, 관통 전류 값이 증가하는 것을 알 수 있다.The penetration current values of 19.60 to 103.46 mA were measured on the substrates having the through electrodes according to Experimental Examples 1 to 3. When the amplification voltage is applied from one side of the substrate, the value of the penetration current changes depending on whether the pin hole is generated or not and the size of the generated pin hole. Specifically, in the case where pinholes are not generated in the substrates having the through electrodes according to Experimental Examples 1 to 3, the through current value is constantly measured to 19.60 mA. On the other hand, when pinholes are generated in the substrates having the through electrodes according to Experimental Examples 1 to 3, it can be seen that the penetration current value increases as the pinhole size increases.
도 4 내지 도 7은 본 발명의 실시 예에 따른 관통 전극의 결함 측정 장치를 이용하여 실험 예들에 증폭 전압을 인가할 시 측정되는 관통 전류를 나타낸 도면이다.FIGS. 4 to 7 are graphs illustrating penetration currents measured when an amplification voltage is applied to experimental examples using the apparatus for measuring defects of a penetrating electrode according to an embodiment of the present invention. FIG.
도 4 내지 도 7을 참조하면, 10 nm 크기의 반지름을 갖는 핀 홀이 형성된, 실험 예 1 내지 3에 따른 관통 전극이 형성된 기판들의 관통 전극 일단에 1 V의 테스트 전압이 인가되고, 제1 회로가 50 Ω의 제1 및 제2 저항을 갖는 경우, 기판의 일측에서 인가되는 증폭 전압에 따라, 관통 전극의 타단에서 측정되는 관통 전류를 나타낸 그래프이다.4 to 7, a test voltage of 1 V is applied to one end of a through electrode of substrates having through holes according to Experimental Examples 1 to 3, in which pinholes having a radius of 10 nm are formed, Is a graph showing penetration current measured at the other end of the penetrating electrode in accordance with the amplification voltage applied from one side of the substrate when the first and second resistances are 50 Ω.
도 4를 참조하면, 실험 예 1 내지 3에 따른 관통 전극이 형성된 기판들에 0.5 V의 증폭 전압이 인가된 경우 측정되는 관통 전류를 나타내었다. 실험 예 1에 따른 관통 전극이 형성된 기판은, 관통 전류과 기준 전류 값의 차이가 0 mA이고, 실험 예 2에 따른 관통 전극이 형성된 기판은, 관통 전류과 기준 전류 값의 차이가 0.02 mA이고, 실험 예 3에 따른 관통 전극이 형성된 기판은, 관통 전류과 기준 전류 값의 차이가 0.14 mA이다.Referring to FIG. 4, the penetration current measured when amplification voltage of 0.5 V is applied to the substrates having the through electrodes according to Experimental Examples 1 to 3 is shown. The difference between the through current and the reference current value was 0 mA and the difference between the through current and the reference current value was 0.02 mA in the substrate on which the through electrode according to Experimental Example 2 was formed, 3, the difference between the through current and the reference current value is 0.14 mA.
도 5를 참조하면, 실험 예 1 내지 3에 따른 관통 전극이 형성된 기판들에 1 V의 증폭 전압이 인가된 경우 측정되는 관통 전류를 나타내었다. 실험 예 1에 따른 관통 전극이 형성된 기판은, 관통 전류과 기준 전류 값의 차이가 0.01 mA이고, 실험 예 2에 따른 관통 전극이 형성된 기판은, 관통 전류과 기준 전류 값의 차이가 0.03 mA이고, 실험 예 3에 따른 관통 전극이 형성된 기판은, 관통 전류과 기준 전류 값의 차이가 0.22 mA이다.Referring to FIG. 5, the penetration current measured when amplification voltage of 1 V is applied to substrates having through electrodes according to Experimental Examples 1 to 3 is shown. The difference between the through current and the reference current value was 0.01 mA and the difference between the through current and the reference current value was 0.03 mA in the substrate on which the through electrode according to Experimental Example 2 was formed, 3, the difference between the through current and the reference current value is 0.22 mA.
도 6을 참조하면, 실험 예 1 내지 3에 따른 관통 전극이 형성된 기판들에 5 V의 증폭 전압이 인가된 경우 측정되는 관통 전류를 나타내었다. 실험 예 1에 따른 관통 전극이 형성된 기판은, 관통 전류과 기준 전류 값의 차이가 0.1 mA이고, 실험 예 2에 따른 관통 전극이 형성된 기판은, 관통 전류과 기준 전류 값의 차이가 0.18 mA이고, 실험 예 3에 따른 관통 전극이 형성된 기판은, 관통 전류과 기준 전류 값의 차이가 0.52 mA이다.Referring to FIG. 6, through-currents measured when amplification voltages of 5 V are applied to the substrates having through electrodes according to Experimental Examples 1 to 3 are shown. The difference between the through current and the reference current value was 0.1 mA and the difference between the through current and the reference current value was 0.18 mA in the substrate on which the through electrode according to Experimental Example 2 was formed, 3, the difference between the through current and the reference current value is 0.52 mA.
도 7을 참조하면, 실험 예 1 내지 3에 따른 관통 전극이 형성된 기판들에 10 V의 증폭 전압이 인가된 경우 측정되는 관통 전류를 나타내었다. 실험 예 1에 따른 관통 전극이 형성된 기판은, 관통 전류과 기준 전류 값의 차이가 0.24 mA이고, 실험 예 2에 따른 관통 전극이 형성된 기판은, 관통 전류과 기준 전류 값의 차이가 0.36 mA이고, 실험 예 3에 따른 관통 전극이 형성된 기판은, 관통 전류과 기준 전류 값의 차이가 0.79 mA이다.Referring to FIG. 7, through-currents measured when amplification voltages of 10 V are applied to the substrates having the through electrodes according to Experimental Examples 1 to 3 are shown. The difference between the through current and the reference current value was 0.24 mA and the difference between the through current and the reference current value was 0.36 mA in the substrate on which the through electrode according to Experimental Example 2 was formed, 3, the difference between the through current and the reference current value is 0.79 mA.
기판의 도핑 농도가 증가할수록, 기판에 인가되는 증폭 전압의 크기가 증가할수록, 관통 전류와 기준 전류 값의 차이가 증가하는 것을 알 수 있다.As the doping concentration of the substrate increases, the difference between the through current and the reference current increases as the magnitude of the amplification voltage applied to the substrate increases.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the scope of the present invention is not limited to the disclosed exemplary embodiments. It will also be appreciated that many modifications and variations will be apparent to those skilled in the art without departing from the scope of the present invention.
110: 기판
120: 관통 전극
130: 핀 홀
140: 테스트 전압 발생부
142: 제1 저항
150: 관통 전류 측정부
152: 제2 저항
160: 핀 홀 생성 판단부
170: 증폭 전압 발생부
172: 제3 저항110: substrate
120: penetrating electrode
130: pin hole
140: Test voltage generator
142: first resistance
150: Through-current measurement unit
152: second resistance
160: Pin hole generation determination unit
170: amplification voltage generator
172: Third resistance
Claims (7)
상기 기판에 증폭 전압을 인가하는 단계;
상기 관통 전극의 타단에서 관통 전류를 측정하는 단계; 및
상기 관통 전류를 이용하여, 상기 관통 전극의 핀 홀 발생 여부를 판단하는 단계를 포함하는 관통 전극의 결함 측정 방법.
Applying a test voltage to one end of the penetrating electrode passing through the substrate;
Applying an amplification voltage to the substrate;
Measuring a penetrating current at the other end of the penetrating electrode; And
And determining whether or not a pinhole is generated in the penetrating electrode by using the penetrating current.
상기 관통 전극의 핀 홀 발생 여부를 판단하는 단계는,
상기 관통 전류와 기준 전류의 차이 값을 계산하는 단계; 및
상기 차이 값이 기준 범위 이내인지 판단하는 단계를 포함하되,
상기 기준 전류는, 상기 관통 전극에 핀 홀이 없는 경우 상기 관통 전극의 상기 타단에 흐르는 전류 값인 것을 포함하는 관통 전극의 결함 측정 방법.
The method according to claim 1,
Wherein the step of determining whether pinholes are generated in the penetrating electrode comprises:
Calculating a difference value between the penetrating current and the reference current; And
Determining whether the difference value is within a reference range,
Wherein the reference current is a current value flowing at the other end of the penetrating electrode when the penetrating electrode does not have a pinhole.
상기 기판에 인가되는 상기 증폭 전압이 증가할수록 상기 관통 전극의 상기 타단에서 측정되는 상기 관통 전류가 증가하는 것을 포함하는 관통 전극의 결함 측정 방법.
The method according to claim 1,
And increasing the penetration current measured at the other end of the penetrating electrode as the amplification voltage applied to the substrate increases.
상기 기판의 도핑 농도가 증가할수록 상기 관통 전극의 상기 타단에서 측정되는 상기 관통 전류가 증가하는 것을 포함하는 관통 전극의 결함 측정 방법.
The method according to claim 1,
Wherein the penetrating current measured at the other end of the penetrating electrode increases as the doping concentration of the substrate increases.
상기 기판의 도핑 농도는 1015~1017 /cm3인 것을 포함하는 관통 전극의 결함 측정 방법.
The method according to claim 1,
Wherein the substrate has a doping concentration of 10 15 to 10 17 / cm 3 .
상기 기판에 증폭 전압을 인가하는 제2 회로를 포함하되,
상기 제1 회로는,
상기 테스트 전압을 인가하는 테스트 전압 발생부;
상기 관통 전류를 측정하는 관통 전류 측정부;
상기 관통 전류와 기준 전류의 차이 값을 계산하고, 상기 차이 값을 이용하여, 상기 관통 전극의 핀 홀 발생 여부를 판단하는 핀 홀 생성 판단부를 포함하는 관통 전극의 결함 측정 장치.
A first circuit connected to one end and the other end of a penetrating electrode passing through a substrate to apply a test voltage to one end of the penetrating electrode and measure a penetrating current at the other end of the penetrating electrode; And
And a second circuit for applying an amplification voltage to the substrate,
The first circuit comprising:
A test voltage generator for applying the test voltage;
A penetrating current measuring unit for measuring the penetrating current;
And a pinhole generation determining unit for calculating a difference value between the penetrating current and the reference current and determining whether a pinhole is generated in the penetrating electrode using the difference value.
상기 제1 회로는,
상기 관통 전극의 상기 일단과 상기 테스트 전압 발생부 사이에 직렬 연결되어 제공되는 제1 저항; 및
상기 관통 전극의 상기 타단과 상기 핀 홀 생성 판단부 사이에 직렬 연결되어 제공되는 제2 저항을 더 포함하고,
상기 제2 회로는,
상기 기판의 일측에서 상기 증폭 전압이 인가될 시, 상기 기판의 타측에 직렬 연결되어 제공되는 제3 저항을 더 포함하는 관통 전극의 결함 측정 장치.The method according to claim 6,
The first circuit comprising:
A first resistor connected in series between the one end of the penetrating electrode and the test voltage generating unit; And
And a second resistor connected in series between the other end of the penetrating electrode and the pinhole generation determining unit,
The second circuit comprising:
And a third resistor connected in series to the other side of the substrate when the amplification voltage is applied from one side of the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170050186A KR101981385B1 (en) | 2017-04-19 | 2017-04-19 | TSV pin-hole testing method and system of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170050186A KR101981385B1 (en) | 2017-04-19 | 2017-04-19 | TSV pin-hole testing method and system of the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180117280A true KR20180117280A (en) | 2018-10-29 |
| KR101981385B1 KR101981385B1 (en) | 2019-05-22 |
Family
ID=64101202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170050186A KR101981385B1 (en) | 2017-04-19 | 2017-04-19 | TSV pin-hole testing method and system of the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101981385B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210070657A (en) * | 2019-12-05 | 2021-06-15 | 한양대학교 에리카산학협력단 | Interconnect fault diagnosis device using reference Through Silicon Via and the method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09222378A (en) * | 1996-02-19 | 1997-08-26 | Pola Chem Ind Inc | Pin hole inspection device |
| JP2011171607A (en) * | 2010-02-19 | 2011-09-01 | Sony Corp | Semiconductor device and method of testing through electrode |
| JP2012078332A (en) * | 2009-10-09 | 2012-04-19 | Elpida Memory Inc | Semiconductor device, method for testing semiconductor device, and data processing system |
| KR20150119540A (en) * | 2014-04-15 | 2015-10-26 | 에스케이하이닉스 주식회사 | Semiconductor device |
-
2017
- 2017-04-19 KR KR1020170050186A patent/KR101981385B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09222378A (en) * | 1996-02-19 | 1997-08-26 | Pola Chem Ind Inc | Pin hole inspection device |
| JP2012078332A (en) * | 2009-10-09 | 2012-04-19 | Elpida Memory Inc | Semiconductor device, method for testing semiconductor device, and data processing system |
| JP2011171607A (en) * | 2010-02-19 | 2011-09-01 | Sony Corp | Semiconductor device and method of testing through electrode |
| KR20150119540A (en) * | 2014-04-15 | 2015-10-26 | 에스케이하이닉스 주식회사 | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210070657A (en) * | 2019-12-05 | 2021-06-15 | 한양대학교 에리카산학협력단 | Interconnect fault diagnosis device using reference Through Silicon Via and the method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101981385B1 (en) | 2019-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9557376B2 (en) | Apparatuses and methods for die seal crack detection | |
| US7688088B2 (en) | Inspection method and inspection apparatus for inspecting electrical characteristics of inspection object | |
| US8581598B2 (en) | Method for inspecting electrostatic chuck, and electrostatic chuck apparatus | |
| KR101390140B1 (en) | Three dimensional integrated circuit having a resistance measurement structure and method of use | |
| US6221681B1 (en) | On-chip misalignment indication | |
| KR102576210B1 (en) | Semiconductor device | |
| TWI834684B (en) | Method and apparatus for bond wire testing in an integrated circuit | |
| WO2018029971A1 (en) | Device inspection circuit, device inspection device, and probe card | |
| TW201915500A (en) | Resistance measurement apparatus, substrate inspection apparatus and resistance measurement method capable of easily improving resistance measurement accuracy by a four-terminal measurement method | |
| KR101981385B1 (en) | TSV pin-hole testing method and system of the same | |
| JP5529611B2 (en) | Semiconductor device and resistance measuring method | |
| KR100393923B1 (en) | A check pattern for a semiconductor device | |
| EP2385551A1 (en) | Silicon substrate wafer and test method | |
| US9435846B2 (en) | Testing of thru-silicon vias | |
| CN201022075Y (en) | Testing structure for electronic migration rate | |
| JPS6348185B2 (en) | ||
| JP2014163851A (en) | Semiconductor integrated circuit with open detection terminal | |
| WO2023000498A1 (en) | Test method for connectivity of semiconductor structure and test system therefor | |
| JP2019074384A (en) | Integrated circuit inspection device | |
| JPH065674A (en) | Semiconductor integrated circuit device | |
| JP2005223227A (en) | Semiconductor device and evaluating method therefor | |
| KR20090056043A (en) | Test pattern of semiconductor device | |
| JP2008187024A (en) | Probe card and probe card system | |
| JP2007123430A (en) | Semiconductor wafer and semiconductor inspecting method | |
| JP2008071918A (en) | Semiconductor device and its inspection method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |