KR20180098147A - 반도체 장치 및 그것을 구비한 전자 제어 시스템 - Google Patents

반도체 장치 및 그것을 구비한 전자 제어 시스템 Download PDF

Info

Publication number
KR20180098147A
KR20180098147A KR1020180020560A KR20180020560A KR20180098147A KR 20180098147 A KR20180098147 A KR 20180098147A KR 1020180020560 A KR1020180020560 A KR 1020180020560A KR 20180020560 A KR20180020560 A KR 20180020560A KR 20180098147 A KR20180098147 A KR 20180098147A
Authority
KR
South Korea
Prior art keywords
voltage
terminal
gate
output transistor
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020180020560A
Other languages
English (en)
Inventor
가즈아끼 구보
고이찌로 하시모또
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20180098147A publication Critical patent/KR20180098147A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • B60R16/03—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/04—Arrangements for preventing response to transient abnormal conditions, e.g. to lightning or to short duration over voltage or oscillations; Damping the influence of DC component by short circuits in AC networks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/64—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors having inductive loads

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

부의 서지 전압이 인가된 경우에도 통상 동작을 계속시키는 것이 가능한 반도체 장치 및 그것을 구비한 전자 제어 시스템을 제공하는 것이다. 일 실시 형태에 따르면, 드라이버 IC(113)는, 배터리 전압 단자 VBAT와, 부하에 접속되는 출력 단자 OUT 사이에 설치된 출력 트랜지스터(402)와, 출력 단자 OUT의 전압을 기준으로 하여 출력 트랜지스터(402)의 게이트 전압을 제어함으로써 출력 트랜지스터(402)의 온/오프를 전환하는 드라이버 제어 회로(401)와, 출력 단자 OUT에 소정 전압보다 낮은 부전압이 인가된 경우, 드라이버 제어 회로(401)에 의한 제어에 관계없이 출력 트랜지스터(402)를 온하는 부전위 클램프 회로(405)와, 배터리 전압 단자 VBAT와 기준 전압 단자 VSS 사이에 설치되며, 배터리 전압 단자 VBAT에 서지 전압이 인가된 경우에 도통하는 ESD 보호 회로(305)를 구비한다.

Description

반도체 장치 및 그것을 구비한 전자 제어 시스템{SEMICONDUCTOR DEVICE AND ELECTRONIC CONTROL SYSTEM HAVING THE SAME}
본 발명은 반도체 장치 및 그것을 구비한 전자 제어 시스템에 관한 것이며, 예를 들어 부의 서지 전압이 인가된 경우에도 통상 동작을 계속시키는 것이 가능한 반도체 장치 및 그것을 구비한 전자 제어 시스템에 관한 것이다.
자동차나 바이크 등의 차량에는, 엔진 등을 전자적으로 제어하는 전자 제어 유닛(ECU(Electronic Control Unit))이 탑재되어 있다. 이 전자 제어 유닛에는, 엔진 내에 설치된 솔레노이드 등의 유도성의 부하를 구동하는 드라이버 IC(Integrated Circuit)가 설치되어 있다. 드라이버 IC는, 배터리 전원(전력 공급원)으로부터 부하로의 전력의 공급 경로 상에 설치된 출력 트랜지스터와, 출력 트랜지스터의 온/오프를 제어하는 제어 회로를 구비한다.
최근에는, 드라이버 IC가 하이사이드 드라이버로서 사용되는 경우가 늘고 있다. 하이사이드 드라이버에서는, 출력 트랜지스터가 하이사이드 스위치로서 배터리 전원과 부하 사이에 설치되어 있다. 드라이버 IC가 하이사이드 드라이버로서 사용된 경우, 출력 트랜지스터측에 배터리 전원이 설치되고, 부하측에 기준 전압원(접지 전압원)이 설치되게 되기 때문에, 부하 주변에서의 전력 케이블의 배설을 저감시킬 수 있다.
여기서, 하이사이드 드라이버에서는, 출력 트랜지스터를 온으로부터 오프로 전환함으로써 배터리 전원으로부터 유도성 부하로의 전력 공급을 중단한 경우, 부하에 축적된 전자 에너지가 방출되어 부의 역기전압(서지 전압)이 발생한다. 예를 들어, 특허문헌 1에 개시된 구성에서는, 역전압에 의해 출력 트랜지스터가 파괴되어 버리는 것을 방지하기 위해, 역기전압을 소정의 클램프 전압까지 클램프하는 클램프 회로가 설치되어 있다.
일본 특허 공개 제2016-208406호 공보
그런데, 하이사이드 드라이버는, 부의 서지 전압이 커진 경우에도 출력 트랜지스터를 파괴하지 않고 통상 동작을 계속시킬 수 있으면, 부하로부터의 전자 에너지를 효율적으로 단시간에 방출하는 것이 가능해진다.
그러나, 특허문헌 1의 구성에서는, 큰 부의 서지 전압이 인가된 경우, 당해 부의 서지 전압이 클램프 회로에 의해 클램프 전압으로까지 클램프되어 버리기 때문에, 통상 동작을 계속시킬 수 없다. 만약 클램프 회로에 의해 설정되는 클램프 전압의 값을 크게 한 경우, 큰 부의 서지 전압에 의해 출력 트랜지스터가 파괴되어 버릴 가능성이 있었다. 그 밖의 과제와 신규 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명백하게 될 것이다.
일 실시 형태에 따르면, 반도체 장치는, 외부로부터 전력이 공급되는 입력 단자와, 부하에 접속되는 출력 단자 사이에 설치된 출력 트랜지스터와, 상기 출력 단자의 전압을 기준으로 하여 상기 출력 트랜지스터의 게이트 전압을 제어함으로써 상기 출력 트랜지스터의 온/오프를 전환하는 제어 회로와, 상기 출력 단자에 소정 전압보다 낮은 부전압이 인가된 경우, 상기 제어 회로에 의한 제어에 관계없이 상기 출력 트랜지스터를 온하는 부전위 클램프 회로와, 상기 입력 단자와 기준 전압 단자 사이에 설치되며, 상기 입력 단자에 서지 전압이 인가된 경우에 도통하는 서지 보호 회로를 구비한다.
다른 실시 형태에 따르면, 반도체 장치는, 제1 외부 접속 단자와 제2 외부 접속 단자 사이에 설치된 출력 트랜지스터와, 상기 제2 외부 접속 단자의 전압을 기준으로 하여 상기 출력 트랜지스터의 게이트 전압을 제어함으로써 상기 출력 트랜지스터의 온/오프를 전환하는 제어 회로와, 상기 제2 외부 접속 단자에 소정 전압보다 낮은 부전압이 인가된 경우, 상기 제어 회로에 의한 제어에 관계없이 상기 출력 트랜지스터를 온하는 부전위 클램프 회로와, 상기 제1 외부 접속 단자와 기준 전압 단자 사이에 설치되며, 상기 제1 외부 접속 단자에 서지 전압이 인가된 경우에 도통하는 서지 보호 회로를 구비한다.
상기 일 실시 형태에 따르면, 부의 서지 전압이 인가된 경우에도 통상 동작을 계속시키는 것이 가능한 반도체 장치 및 그것을 구비한 전자 제어 시스템을 제공할 수 있다.
도 1은 실시 형태 1에 따른 전자 제어 유닛이 탑재된 차량의 외관도.
도 2는 도 1에 도시한 차량에 설치된 전자 제어 시스템의 구체적인 구성예를 도시하는 블록도.
도 3은 도 2에 도시한 전자 제어 유닛에 설치된 드라이버 IC의 구체적인 구성예를 도시하는 블록도.
도 4는 도 3에 도시한 드라이버 IC에 있어서의 드라이버의 구체적인 구성예를 도시하는 도면.
도 5는 도 4에 도시한 드라이버 IC에 있어서의 드라이버 제어 회로의 구체적인 구성예를 도시하는 회로도.
도 6은 도 4에 도시한 드라이버 IC에 설치된 ESD 보호 회로의 구체적인 구성예를 도시하는 도면.
도 7은 하이사이드 스위치로서 사용되는 출력 트랜지스터와, 배터리 전원과, 유도성 부하의 접속 관계를 도시하는 도면.
도 8은 도 7에 도시한 접속 상태에 있어서의 드라이버의 동작을 나타내는 타이밍차트.
도 9는 드라이버 IC의 출력 단자 OUT에 부전압이 인가된 경우에 있어서의, 당해 드라이버 IC에 흐르는 전류의 경로를 도시하는 도면.
도 10은 드라이버 IC의 출력 단자 OUT에 정전압이 인가된 경우에 있어서의, 당해 드라이버 IC에 흐르는 전류의 경로를 도시하는 도면.
도 11은 실시 형태 2에 따른 드라이버 IC의 구체적인 구성예를 도시하는 블록도.
도 12는 도 11에 도시한 드라이버 IC에 있어서의 드라이버의 구체적인 구성예를 도시하는 도면.
도 13은 도 12에 도시한 드라이버 IC에 설치된 드라이버에 있어서의 드라이버 제어 회로의 구체적인 구성예를 도시하는 도면.
도 14는 하이사이드 스위치로서 사용되는 출력 트랜지스터와, 배터리 전원과, 유도성 부하의 접속 관계를 도시하는 도면.
도 15는 도 14에 도시한 접속 상태에 있어서의 드라이버의 동작을 나타내는 타이밍차트.
도 16은 드라이버 IC의 외부 접속 단자 OUTS에 부전압이 인가된 경우에 있어서의, 당해 드라이버 IC에 흐르는 전류의 경로를 도시하는 도면.
도 17은 드라이버 IC의 외부 접속 단자 OUTS에 정전압이 인가된 경우에 있어서의, 당해 드라이버 IC에 흐르는 전류의 경로를 도시하는 도면.
도 18은 로우사이드 스위치로서 사용되는 출력 트랜지스터와, 배터리 전원과, 유도성 부하의 접속 관계를 도시하는 도면.
도 19는 도 18에 도시한 접속 상태에 있어서의 드라이버의 동작을 나타내는 타이밍차트.
도 20은 드라이버 IC의 외부 접속 단자 OUTD에 정전압이 인가된 경우에 있어서의, 당해 드라이버 IC에 흐르는 전류의 경로를 도시하는 도면.
도 21은 드라이버 IC의 외부 접속 단자 OUTD에 부전압이 인가된 경우에 있어서의, 당해 드라이버 IC에 흐르는 전류의 경로를 도시하는 도면.
이하, 도면을 참조하면서, 실시 형태에 대하여 설명한다. 또한, 도면은 간략적인 것이기 때문에, 이 도면의 기재를 근거로 하여 실시 형태의 기술적 범위를 좁게 해석해서는 안된다. 또한, 동일한 요소에는, 동일한 부호를 붙이고, 중복되는 설명은 생략한다.
이하의 실시 형태에 있어서는 편의상 그 필요가 있을 때는, 복수의 섹션 또는 실시 형태로 분할하여 설명하지만, 특별히 명시한 경우를 제외하고, 그것들은 서로 무관계한 것은 아니고, 한쪽은 다른 쪽의 일부 또는 전부의 변형예, 응용예, 상세 설명, 보충 설명 등의 관계에 있다. 또한, 이하의 실시 형태에 있어서, 요소의 수 등(개수, 수치, 양, 범위 등을 포함함)에 언급하는 경우, 특별히 명시한 경우 및 원리적으로 명백하게 특정한 수에 한정되는 경우 등을 제외하고, 그 특정한 수에 한정되는 것은 아니고, 특정한 수 이상이어도 이하여도 된다.
또한, 이하의 실시 형태에 있어서, 그 구성 요소(동작 스텝 등도 포함함)는 특별히 명시한 경우 및 원리적으로 명백하게 필수라고 생각되는 경우 등을 제외하고, 반드시 필수적인 것은 아니다. 마찬가지로, 이하의 실시 형태에 있어서, 구성 요소 등의 형상, 위치 관계 등에 언급할 때는, 특별히 명시한 경우 및 원리적으로 명백하게 그렇지 않다고 생각되는 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것으로 한다. 이것은, 상기 수 등(개수, 수치, 양, 범위 등을 포함함)에 대해서도 마찬가지이다.
<실시 형태 1>
도 1은 실시 형태 1에 따른 전자 제어 유닛(ECU; Electronic Control Unit)이 탑재된 차량의 외관도이다.
도 1에 도시한 바와 같이, 차량(1)에는, 예를 들어 ECU(11), 엔진(12), 트랜스미션(13), 차동 기어(14) 및 타이어(15)가 탑재되어 있다. ECU(11)는, 엔진(12)에 의한 구동을 제어한다. 엔진(12)은 트랜스미션(13)에 접속되어 있고, ECU(11)에 의해 제어된 구동력을 트랜스미션(13)에 전달한다. 트랜스미션(13)은 차동 기어(14)에 접속되어 있고, 엔진(12)의 구동력을, 주행 상태에 따른 회전수 및 토크로 변화시킨 후, 차동 기어(14)에 전달하여, 타이어(15)를 회전시킨다.
도 2는 도 1에 도시한 차량(1)에 설치된 전자 제어 시스템의 구체적인 구성예를 도시하는 도면이다.
도 2에 도시한 바와 같이, 전자 제어 시스템 SYS1은, ECU(11)와, ECU(11)에 의해 제어되는 부하의 엔진(12)을 포함하고 있다. ECU(11)는 마이크로컴퓨터(111), 센서 IC(112) 및 드라이버 IC(113)를 구비한다. 엔진(12)은 연료 탱크(121), 연료 펌프(122), 연료 분사 장치(123), 흡기관(124), 실린더(125), 배기관(126), O2 센서(127) 및 O2 센서 히터(128)를 구비한다.
엔진(12)에서는, 연료 펌프(122)에 의해 연료 탱크(121)로부터 빨아 올려진 연료가 연료 분사 장치(123)에 공급된다. 연료 분사 장치(123)는 그 연료를 실린더(125)를 향하여 분사한다. 실린더(125) 내에서는, 연료 분사 장치(123)에 의해 분사된 연료가, 외부로부터 흡기관(124)을 통해 공급된 공기에 반응하여 연소한다. 그것에 의해, 실린더(125) 내의 피스톤이 상하 동작을 행한다. 즉, 엔진(12)은 구동력을 생성한다. 또한, 연소 후의 배기 가스는, 배기관(126)을 통해 외부로 배기된다.
O2 센서 히터(128)는 O2 센서(127)를 가열한다. O2 센서(127)는 가열된 상태에서 배기관(126)을 통과하는 배기 가스 중의 O2 함유량을 감시한다.
ECU(11)에서는, 센서 IC(112)는, 예를 들어 O2 센서(127)의 감시 결과에 의해 O2 함유량이 허용량 이하인지 여부를 검출한다. 마이크로컴퓨터(111)는 센서 IC(112)의 검출 결과에 기초하여, 드라이버 IC(113)를 사용하여, 엔진(12) 내의 연료 펌프(122), 연료 분사 장치(123) 및 O2 센서 히터(128) 등을 제어한다(즉, 엔진(12)의 구동을 제어한다).
(드라이버 IC(113)의 구체적인 구성예)
도 3은 드라이버 IC(113)의 구체적인 구성예를 도시하는 블록도이다.
도 3에 도시한 바와 같이, 드라이버 IC(113)는, 입출력 회로(301)와, 제어 로직(302)과, 레귤레이터(303)와, 3개의 드라이버(304)(드라이버(304_1∼304_3)라고도 칭함)와, ESD(Electro-Static Discharge) 보호 회로(305)를 구비한다.
레귤레이터(303)는 전원으로부터의 전원 전압 VCC가 공급되는 전원 전압 단자(이하, 전원 전압 단자 VCC라 칭함)와, 기준 전원(예를 들어 접지 전원)으로부터 기준 전압 VSS가 공급되는 기준 전압 단자(이하, 기준 전압 단자 VSS라 칭함) 사이에 설치되며, 소정의 내부 전압을 생성한다.
입출력 회로(301)는 입출력 단자 IO를 통해, 마이크로컴퓨터(111)와 통신을 행한다. 제어 로직(302)은, 예를 들어 입출력 회로(301)가 수신한 마이크로컴퓨터(111)로부터의 신호에 기초하여, 드라이버(304_1∼304_3)를 제어한다. 또한, 입출력 회로(301) 및 제어 로직(302)의 각각의 고전위측 전압 단자에는, 레귤레이터(303)로부터의 내부 전압이 공급되고, 저전위측 전압 단자에는 기준 전압 VSS가 공급된다.
각 드라이버(304_1∼304_3)는, 제어 로직(302)으로부터의 제어 신호에 기초하여 부하를 구동한다. 예를 들어, 드라이버(304_1)는, 부하인 연료 펌프(122)를 구동한다. 드라이버(304_2)는, 부하인 연료 분사 장치(123)를 구동한다. 드라이버(304_3)는 부하인 O2 센서 히터(128)를 구동한다.
또한, 각 드라이버(304_1∼304_3)는, 배터리 전압 VBAT를 승압한 승압 전압 VCP가 공급되는 승압 전압 단자(이하, 승압 전압 단자 VCP라 칭함)와, 기준 전압 단자 VSS와, 배터리 전원(전력 공급원)으로부터의 배터리 전압 VBAT가 공급되는 배터리 전압 단자(이하, 배터리 전압 단자 VBAT라 칭함)와, 대응하는 출력 단자 OUT(출력 단자 OUT_1∼OUT_3이라고도 칭함)에 접속되어 있다.
ESD 보호 회로(서지 보호 회로)(305)는, 각 드라이버(304_1∼304_3)의 고전위측 전압 단자(배터리 전압 단자 VBAT) 및 저전위측 전압 단자(기준 전압 단자 VSS) 간에 설치되어 있다. EDS 보호 회로(305)는 예를 들어 배터리 전압 단자 VBAT에 인가된 ESD 등의 서지 전압을 흡수함으로써, 각 드라이버(304_1∼304_3)를 ESD로부터 보호한다.
(드라이버(304)의 구체적인 구성예)
도 4는 드라이버 IC(113)에 있어서의 드라이버(304)의 구체적인 구성예를 도시하는 도면이다. 또한, 도 4에는, 드라이버 IC(113)의 구성 요소 중 드라이버(304) 및 ESD 보호 회로(305)가 도시되어 있다.
도 4에 도시한 바와 같이, 드라이버(304)는 드라이버 제어 회로(401)와, N 채널형 MOS 트랜지스터의 출력 트랜지스터(402)와, 게이트 보호 다이오드(404)와, 부전위 클램프 회로(405)를 구비한다. 또한, 출력 트랜지스터(402)의 소스-드레인간에는, 보디 다이오드(403)가 형성되어 있다. 부전위 클램프 회로(405)는 직렬 접속된 1개 또는 복수의 제너 다이오드(406)와, N채널형의 MOS 트랜지스터(407)를 갖는다. 또한, MOS 트랜지스터(407)의 소스-드레인간에는, 보디 다이오드(408)가 형성되어 있다.
출력 트랜지스터(402)는 배터리 전압이 공급되는 배터리 전압 단자 VBAT와, 부하에 접속된 출력 단자 OUT 사이에 설치되며, 드라이버 제어 회로(401)로부터의 제어 신호 CTL에 기초하여 온/오프를 전환한다. 즉, 출력 트랜지스터(402)는 하이사이드 스위치로서 사용되고 있다. 또한, 본 실시 형태에서는, 출력 단자 OUT에 접속되는 부하가, 유도성 부하인 경우를 예로 들어 설명한다.
드라이버 제어 회로(401)는 승압 전압 단자 VCP와 기준 전압 단자 VSS 사이에 설치되며, 제어 로직(302)으로부터의 제어 신호에 기초하여, 출력 트랜지스터(402)의 온/오프를 제어하기 위한 제어 신호 CTL을 출력한다. 이 제어 신호 CTL에 의해, 출력 트랜지스터(402)의 게이트-소스간 전압(소스 전압을 기준으로 한 게이트 전압)이 역치 전압 이상으로 제어되거나 역치 전압 미만으로 제어되거나 한다.
(드라이버 제어 회로(401)의 구체적인 구성예)
도 5는 드라이버(304)에 있어서의 드라이버 제어 회로(401)의 구체적인 구성예를 도시하는 회로도이다.
도 5에 도시한 바와 같이, 드라이버 제어 회로(401)는 오프 제어 회로(501) 및 온 제어 회로(502)를 구비한다. 오프 제어 회로(501)는 P채널형의 MOS 트랜지스터 MP1, MP2와, N채널형의 MOS 트랜지스터 MN1∼MN5를 갖는다. 온 제어 회로(502)는 P채널형의 MOS 트랜지스터 MP3, MP4와, N채널형의 MOS 트랜지스터 MN6∼MN8을 갖는다.
오프 제어 회로(501)에 있어서, MOS 트랜지스터 MP1, MN3, MN5는, 승압 전압 단자 VCP와 기준 전압 단자 VSS 사이에 직렬로 접속되어 있다. MOS 트랜지스터 MN3의 게이트에는, 제어 로직(302)으로부터의 제어 신호로서 오프 제어 신호가 인가된다.
MOS 트랜지스터 MN4에서는, 소스가 기준 전압 단자 VSS에 접속되고, 게이트 및 드레인이 모두 정전류원 및 MOS 트랜지스터 MN5의 게이트에 접속되어 있다. 즉, MOS 트랜지스터 MN4, MN5는, 커런트 미러 회로를 구성하고 있다. 그 때문에, MOS 트랜지스터 MN3이 온하고 있는 경우, MOS 트랜지스터 MN5의 소스-드레인간에는, MOS 트랜지스터 MN4의 소스-드레인간에 흐르는 전류에 비례한 전류가 흐른다.
MOS 트랜지스터 MP2에서는, 소스가 승압 전압 단자 VCP에 접속되고, 드레인이 MOS 트랜지스터 MN1의 드레인에 접속되고, 게이트가 트랜지스터 MP1의 게이트 및 드레인에 접속되어 있다. 즉, MOS 트랜지스터 MP1, MP2는, 커런트 미러 회로를 구성하고 있다. 그 때문에, MOS 트랜지스터 MN3이 온하고 있는 경우, MOS 트랜지스터 MP2의 소스-드레인간에는, MOS 트랜지스터 MP1의 소스-드레인간에 흐르는 전류(환언하면, MOS 트랜지스터 MN4의 소스-드레인간에 흐르는 전류)에 비례하는 전류가 흐른다.
MOS 트랜지스터 MN1에서는, 소스가 출력 단자 OUT에 접속되고, 게이트 및 드레인이 모두 MOS 트랜지스터 MP2의 드레인 및 MOS 트랜지스터 MN2의 게이트에 접속되어 있다. MOS 트랜지스터 MN2에서는, 소스가 출력 단자 OUT에 접속되고, 드레인이 출력 트랜지스터(402)의 게이트에 접속되어 있다. 즉, MOS 트랜지스터 MN1, MN2는, 커런트 미러 회로를 구성하고 있다. 그 때문에, MOS 트랜지스터 MN3이 온하고 있는 경우, MOS 트랜지스터 MN2의 소스-드레인간에는, MOS 트랜지스터 MN1의 소스-드레인간에 흐르는 전류(환언하면, MOS 트랜지스터 MN4의 소스-드레인간에 흐르는 전류)에 비례하는 전류가 흐른다. 이때, 출력 트랜지스터(402)는 게이트-소스간 전압이 역치 전압 미만으로 되기 때문에 오프한다.
온 제어 회로(502)에 있어서, MOS 트랜지스터 MP3, MN6, MN8은, 승압 전압 단자 VCP와 기준 전압 단자 VSS 사이에 직렬로 접속되어 있다. MOS 트랜지스터 MN6의 게이트에는, 제어 로직(302)으로부터의 제어 신호로서 온 제어 신호가 인가된다. 또한, 온 제어 신호는, 예를 들어 오프 제어 신호와 상반되는 전압 레벨을 나타낸다. 즉, 온 제어 신호는, 오프 제어 신호가 H 레벨인 경우에 L 레벨을 나타내고, 오프 제어 신호가 L 레벨인 경우에 H 레벨을 나타낸다.
MOS 트랜지스터 MN7에서는, 소스가 기준 전압 단자 VSS에 접속되고, 게이트 및 드레인이 모두 정전류원 및 MOS 트랜지스터 MN8의 게이트에 접속되어 있다. 즉, MOS 트랜지스터 MN7, MN8은 커런트 미러 회로를 구성하고 있다. 그 때문에, MOS 트랜지스터 MN6이 온하고 있는 경우, MOS 트랜지스터 MN8의 소스-드레인간에는, MOS 트랜지스터 MN7의 소스-드레인간에 흐르는 전류에 비례하는 전류가 흐른다.
MOS 트랜지스터 MP4에서는, 소스가 승압 전압 단자 VCP에 접속되고, 드레인이 출력 트랜지스터(402)의 게이트에 접속되고, 게이트가 MOS 트랜지스터 MP3의 게이트 및 드레인에 접속되어 있다. 즉, MOS 트랜지스터 MP3, MP4는, 커런트 미러 회로를 구성하고 있다. 그 때문에, MOS 트랜지스터 MN6이 온하고 있는 경우, MOS 트랜지스터 MP4의 소스-드레인간에는, MOS 트랜지스터 MP3의 소스-드레인간에 흐르는 전류(환언하면, MOS 트랜지스터 MN7의 소스-드레인간에 흐르는 전류)에 비례하는 전류가 흐른다. 이때, 출력 트랜지스터(402)는 게이트-소스간 전압이 역치 전압 이상으로 되기 때문에, 온한다.
도 4로 되돌아가서 설명을 계속한다.
게이트 보호 다이오드(404)는 제너 다이오드이며, 출력 트랜지스터(402)의 게이트-소스간에 설치되어 있다. 구체적으로는, 게이트 보호 다이오드(404)의 애노드가 출력 트랜지스터(402)의 소스에 접속되고, 게이트 보호 다이오드(404)의 캐소드가 출력 트랜지스터(402)의 게이트에 접속되어 있다.
게이트 보호 다이오드(404)는 출력 트랜지스터(402)의 게이트-소스간 전압이 허용 전압을 초과한 경우에, 브레이크다운하여, 당해 출력 트랜지스터(402)의 게이트-소스간 전압을 허용 전압 이하로 클램프한다. 그것에 의해, 게이트 보호 다이오드(404)는 출력 트랜지스터(402)의 게이트-소스간에 과전압이 인가되는 것을 방지할 수 있다. 또한, 출력 트랜지스터(402)의 게이트 절연막이 충분히 내성을 갖는 경우에는, 게이트 보호 다이오드(404)는 설치되지 않아도 된다.
부전위 클램프 회로(405)는 출력 단자 OUT에 부전압(부의 서지 전압)이 인가됨으로써 출력 트랜지스터(402)의 게이트 전압 VG와 기준 전압 VSS 사이의 전위차가 소정의 클램프 전압보다도 커진 경우에, 게이트 전압 VG를 클램프 전압으로 클램프한다. 또한, 출력 트랜지스터(402)가 온으로부터 오프로 전환된 상태에서는, 드라이버 제어 회로(401) 내에서 출력 트랜지스터(402)의 게이트 및 소스가 도통하고 있기 때문에, 출력 트랜지스터(402)의 게이트 전압 및 소스 전압은 동등 정도의 값을 나타낸다. 게이트 전압 VG가 클램프 전압으로 클램프되면, 출력 트랜지스터(402)의 게이트-소스간 전압이 역치 전압 이상으로까지 되기 때문에, 출력 트랜지스터(402)는 강제적으로 온한다.
또한, 부전위 클램프 회로(405)에 있어서, 1개 또는 복수의 제너 다이오드(406)는 클램프 전압의 값을 결정하기 위해 설치되고, 또한, MOS 트랜지스터(407)의 소스-드레인간에 형성된 보디 다이오드(408)는 역류 방지를 위해 설치되어 있다.
(ESD 보호 회로(305)의 구체적인 구성예)
도 6은 ESD 보호 회로(305)의 구체적인 구성예를 도시하는 회로도이다.
도 6에 도시한 바와 같이, ESD 보호 회로(305)는 N채널형의 MOS 트랜지스터(601)와, 저항 소자(603)와, 게이트 보호 다이오드(604)와, 클램프 회로(605)를 갖는다.
MOS 트랜지스터(601)는 배터리 전압이 공급되는 배터리 전압 단자 VBAT와, 기준 전압 단자 VSS 사이에 설치되어 있다. 또한, MOS 트랜지스터(601)의 소스-드레인간에는 보디 다이오드(602)가 형성되어 있다.
게이트 보호 다이오드(604)는 제너 다이오드이며, MOS 트랜지스터(601)의 게이트-소스간에 설치되어 있다. 구체적으로는, 게이트 보호 다이오드(604)의 애노드가 MOS 트랜지스터(601)의 소스에 접속되고, 게이트 보호 다이오드(604)의 캐소드가 MOS 트랜지스터(601)의 게이트에 접속되어 있다.
게이트 보호 다이오드(604)는 MOS 트랜지스터(601)의 게이트-소스간 전압이 허용 전압을 초과한 경우에, 브레이크다운하여, 당해 MOS 트랜지스터(601)의 게이트-소스간 전압을 허용 전압 이하로 클램프한다. 그것에 의해, 게이트 보호 다이오드(604)는 MOS 트랜지스터(601)의 게이트-소스간에 과전압이 인가되는 것을 방지할 수 있다. 또한, MOS 트랜지스터(601)의 게이트 절연막이 충분히 내성을 갖는 경우에는, 게이트 보호 다이오드(604)는 설치되지 않아도 된다.
클램프 회로(605)는 MOS 트랜지스터(601)의 게이트와, 배터리 전압 단자 VBAT 사이에 설치되어 있다. 구체적으로는, 클램프 회로(605)는 예를 들어 직렬 접속된 1개 또는 복수의 제너 다이오드를 포함하고 있고, 애노드측이, MOS 트랜지스터(601)의 게이트에 접속되고, 캐소드측이 배터리 전압 단자 VBAT에 접속되어 있다.
클램프 회로(605)는 배터리 전압 단자 VBAT에 인가된 ESD 등의 서지 전압을 소정 전압(클램프 전압) 이하로 클램프한다. 구체적으로는, 클램프 회로(605)는 배터리 전압 단자 VBAT의 전압이 상승하여 MOS 트랜지스터(601)의 게이트-드레인간 전압이 클램프 전압보다 커진 경우에, 브레이크다운한다. 이때, 브레이크다운 전류가 저항 소자(603)에 흐르기 때문에, 저항 소자(603)의 양단에는 MOS 트랜지스터(601)의 역치 전압 이상의 전위차가 발생한다. 그것에 의해, MOS 트랜지스터(601)는 온한다. 그것에 의해, 배터리 전압 단자 VBAT의 전압은 클램프 전압 이하로 클램프된다. 이와 같이 하여, ESD 보호 회로(305)는 드라이버(304)를 과전압으로부터 보호할 수 있다.
저항 소자(603)는 MOS 트랜지스터(601)의 게이트-소스간에 설치되어 있다. 저항 소자(603)는 클램프 회로(605)가 브레이크다운하고 있지 않은 상태(비보호 동작 상태)에 있어서, MOS 트랜지스터(601)의 게이트 전압을 소스 전압으로 바이어스한다. 그것에 의해, 비보호 동작 상태에 있어서 MOS 트랜지스터(601)가 의도하지 않게 온하는 것을 방지할 수 있다.
또한, 저항 소자(603)는 높은 저항값을 갖는다. 그것에 의해, 저항 소자(603)는 어떤 전류값당의 전압 강하(전류값×저항값)를 크게 할 수 있기 때문에, ESD 등의 서지 전압이 인가됨으로써 클램프 회로(605)가 브레이크다운한 경우에, MOS 트랜지스터(601)의 게이트-소스간 전압을 빠르게 상승시켜, 당해 MOS 트랜지스터(601)를 빠르게 온시킬 수 있다.
(드라이버 IC(113)에 의한 서지 전압의 보호 동작)
계속해서, 드라이버 IC(113)에 의한 서지 전압의 보호 동작에 대하여 설명한다.
도 7은 하이사이드 스위치로서 사용되는 출력 트랜지스터와, 배터리 전원과, 유도성 부하의 접속 관계를 도시하는 도면이다.
도 7에 도시한 바와 같이, 드라이버 IC(113)에서는, 배터리 전압 단자 VBAT가 배터리 전원(701)에 접속되고, 출력 단자 OUT가 부하(702)에 접속되어 있다. 환언하면, 드라이버 IC(113) 내의 드라이버(304)에 설치된 출력 트랜지스터(402)에서는, 드레인이 배터리 전원(701)에 접속되고, 소스가 부하(702)에 접속되어 있다. 또한, 부하(702)의 저전위측 전압 단자는, 기준 전압 PGND가 공급되는 기준 전압 단자(이하, 기준 전압 단자 PGND라 칭함)에 접속되어 있다.
도 8은 드라이버(304)의 동작을 나타내는 타이밍차트이다. 도 8에 도시한 바와 같이, 드라이버(304)에 설치된 드라이버 제어 회로(401)의 제어 신호 CTL이 H 레벨(출력 트랜지스터(402)의 소스 전압을 기준으로 한 게이트 전압이, 출력 트랜지스터(402)의 역치 전압 이상으로 되는 레벨)인 경우, 출력 트랜지스터(402)가 온하기 때문에, 출력 단자 OUT의 전위는, 배터리 전원(701)으로부터의 배터리 전압 VBAT의 값을 나타낸다(시각 t10∼t11).
그 후, 드라이버 제어 회로(401)의 제어 신호 CTL이 H 레벨로부터 L 레벨(출력 트랜지스터(402)의 소스 전압을 기준으로 한 게이트 전압이, 출력 트랜지스터(402)의 역치 전압 미만으로 되는 레벨)로 전환되면, 출력 트랜지스터(402)는 온으로부터 오프로 전환된다. 이때, 부하(702)에 축적된 전자 에너지가 방출되어 부의 역기전압(서지 전압)이 발생하기 때문에, 출력 단자 OUT의 전위는, 일시적으로 기준 전압 PGND보다도 낮은 부의 전위를 나타낸다(시각 t11∼t12). 그 후, 출력 단자 OUT의 전위는, 기준 전압 PGND의 값으로 안정된다(시각 t12∼t13).
도 9는 드라이버 IC(113)의 출력 단자 OUT에 부전압(부의 서지 전압)이 인가된 경우에 있어서의, 당해 드라이버 IC(113)에 흐르는 전류의 경로를 도시하는 도면이다.
먼저, 드라이버 IC(113)의 출력 단자 OUT에 부전압이 인가된 경우에 있어서, 출력 트랜지스터(402)의 게이트 전압 VG와 기준 전압 VSS 사이의 전위차가, 부전위 클램프 회로(405)에 의해 설정된 클램프 전압 이하인 경우, 부전위 클램프 회로(405)에 의한 클램프 동작은 행해지지 않는다. 이 경우, 출력 트랜지스터(402)는, 통상대로, 드라이버 제어 회로(401)로부터의 제어 신호 CTL에 따라서 온/오프를 전환한다.
한편, 드라이버 IC(113)의 출력 단자 OUT에 부전압이 인가된 경우에 있어서, 출력 트랜지스터(402)의 게이트 전압 VG와 기준 전압 VSS 사이의 전위차가, 부전위 클램프 회로(405)에 의해 설정된 클램프 전압을 초과한 경우, 출력 트랜지스터(402)의 게이트 전압 VG는 클램프 전압으로 클램프된다. 그것에 의해, 출력 트랜지스터(402)의 게이트-소스간 전압이 역치 전압 이상으로까지 되기 때문에, 출력 트랜지스터(402)는 강제적으로 온한다. 그것에 의해, 배터리 전압 단자 VBAT와 출력 단자 OUT가 도통하기 때문에, 배터리 전압 단자 VBAT의 전위는, 출력 단자 OUT의 전위와 동등 정도의 부전위를 나타낸다. 그 결과, 기준 전압 단자 VSS로부터, ESD 보호 회로(305) 내의 MOS 트랜지스터(601)의 보디 다이오드(602) 및 출력 트랜지스터(402)를 통해, 출력 단자 OUT를 향하여, 전류가 흐른다(도 9의 화살표). 즉, ESD 보호 회로(305)에 의한 서지 전압의 보호 동작이 행해진다.
예를 들어, 출력 단자 OUT에 인가되는 부전압이 -25V보다도 낮아진 경우에만 클램프 동작이 작용하도록, 부전위 클램프 회로(405)의 클램프 전압이 설정되어도 된다. 그 경우, 드라이버 IC(113)는, 출력 단자 OUT에 -25V보다 낮은 부전압이 인가될 때까지의 동안, 통상대로의 드라이브 동작을 계속시킬 수 있다. 그것에 의해, 드라이버 IC(113)는, 부하로부터의 전자 에너지를 효율적으로 단시간에 방출하는 것이 가능해진다.
여기서, 드라이버 제어 회로(401)는 출력 단자 OUT의 전압(출력 트랜지스터(402)의 소스 전압)을 기준으로 하여 출력 트랜지스터(402)의 게이트 전압을 제어하고 있다. 그 때문에, 출력 단자 OUT에 부전압이 인가된 경우에도, 출력 트랜지스터(402)의 게이트-소스간에 과전압이 인가되는 일은 없다. 즉, 출력 단자 OUT에 부전압이 인가된 경우에도, 과전압에 의해 출력 트랜지스터(402)가 파괴되는 일은 없다.
또한, 드라이버 IC(113)는, 출력 단자 OUT에 정전압(정의 서지 전압)이 인가된 경우에도, ESD 보호 회로(305)에 의한 서지 전압의 보호 동작을 실행시킬 수 있다. 이하, 도 10을 사용하여 설명한다.
도 10은 드라이버 IC(113)의 출력 단자 OUT에 정전압이 인가된 경우에 있어서의, 당해 드라이버 IC(113)에 흐르는 전류의 경로를 도시하는 도면이다.
도 10에 도시한 바와 같이, 드라이버 IC(113)의 출력 단자 OUT에 정전압이 인가된 경우, 출력 트랜지스터(402)의 보디 다이오드(403)가 도통하기 때문에, 배터리 전압 단자 VBAT의 전위는 출력 단자 OUT의 전위와 마찬가지 정도의 정전위를 나타낸다. 여기서, 배터리 전압 단자 VBAT의 전압이, ESD 보호 회로(305) 내의 클램프 회로(605)의 클램프 전압을 초과하면, MOS 트랜지스터(601)가 온하기 때문에, 배터리 전압 단자 VBAT와 기준 전압 단자 VSS 사이의 전류 경로가 개통된다. 그 결과, 출력 단자 OUT로부터, 출력 트랜지스터(402)의 보디 다이오드(403) 및 ESD 보호 회로(305) 내의 MOS 트랜지스터(601)를 통해, 기준 전압 단자 VSS를 향하여, 전류가 흐른다(도 10의 화살표). 즉, ESD 보호 회로(305)에 의한 서지 전압의 보호 동작이 행해진다.
이와 같이, 본 실시 형태에 따른 드라이버 IC 및 그것을 구비한 ECU는, 배터리 전압 단자 VBAT와, 부하에 접속되는 출력 단자 OUT 사이에 설치된 출력 트랜지스터와, 출력 트랜지스터의 소스 전압을 기준으로 하여 게이트 전압을 제어함으로써 출력 트랜지스터의 온/오프를 전환하는 드라이버 제어 회로와, 출력 단자 OUT에 소정 클램프 전압보다 낮은 부전압이 인가된 경우에 출력 트랜지스터를 온하는 부전위 클램프 회로와, 배터리 전압 단자 VBAT와 기준 전압 단자 VSS 사이에 설치된 ESD 보호 회로를 구비한다. 그것에 의해, 본 실시 형태에 따른 드라이버 IC 및 그것을 구비한 ECU는, 큰 부전압(부의 서지 전압)이 인가된 경우에도, 출력 트랜지스터를 파괴하지 않고, 통상대로의 드라이브 동작을 계속시킬 수 있다. 그것에 의해, 본 실시 형태에 따른 드라이버 IC 및 그것을 구비한 전자 제어 시스템은, 부하로부터의 전자 에너지를 효율적으로 단시간에 방출하는 것이 가능해진다.
또한, 본 실시 형태에 따른 드라이버 IC 및 그것을 구비한 ECU는, 출력 단자 OUT에 큰 정전압(정의 서지 전압)이 인가된 경우에도, ESD 보호 회로를 동작시킴으로써, 출력 트랜지스터의 파괴 등을 방지할 수 있다.
본 실시 형태에서는, 드라이버 IC(113)의 출력 단자 OUT에 접속되는 부하가, 솔레노이드 등의 유도성 부하인 경우를 예로 들어 설명하였지만, 이것에 한정되지 않는다. 드라이버 IC(113)의 출력 단자 OUT에 부전압이 인가되는 구성의 부하가 접속되어 있어도 된다.
<실시 형태 2>
도 11은 드라이버 IC(113)의 다른 구성예인 드라이버 IC(1101)의 구체적인 구성예를 도시하는 블록도이다.
도 11에 도시한 바와 같이, 드라이버 IC(1101)는, 입출력 회로(301)와, 제어 로직(302)과, 레귤레이터(303)와, 3개의 드라이버(1102)(드라이버(1102_1∼1102_3)라고도 칭함)와, 3개의 ESD 보호 회로(305)(ESD 보호 회로(305_1∼305_3))를 구비한다.
레귤레이터(303)는 전원 전압 단자 VCC와 기준 전압 단자 VSS 사이에 설치되며, 소정의 내부 전압을 생성한다.
입출력 회로(301)는 입출력 단자 IO를 통해, 마이크로컴퓨터(111)와 통신을 행한다. 제어 로직(302)은, 예를 들어 입출력 회로(301)가 수신한 마이크로컴퓨터(111)로부터의 신호에 기초하여, 드라이버(1102_1∼1102_3)를 제어한다. 또한, 입출력 회로(301) 및 제어 로직(302)의 각각의 고전위측 전압 단자에는, 레귤레이터(303)로부터의 내부 전압이 공급되고, 저전위측 전압 단자에는, 기준 전압 VSS가 공급된다.
각 드라이버(1102_1∼1102_3)는, 제어 로직(302)으로부터의 제어 신호에 기초하여 부하를 구동한다. 예를 들어, 드라이버(1102_1)는 부하인 연료 펌프(122)를 구동한다. 드라이버(1102_2)는 부하인 연료 분사 장치(123)를 구동한다. 드라이버(1102_3)는 부하인 O2 센서 히터(128)를 구동한다.
또한, 각 드라이버(1102_1∼1102_3)는, 승압 전압 단자 VCP와, 기준 전압 단자 VSS와, 대응하는 외부 접속 단자 OUTD(외부 접속 단자 OUTD_1∼OUTD_3이라고도 칭함)와, 대응하는 외부 접속 단자 OUTS(외부 접속 단자 OUTS_1∼OUTS_3)에 접속되어 있다.
ESD 보호 회로(305_1∼305_3)는, 각각 드라이버(1102_1∼1102_3)의 고전위측 전압 단자(외부 접속 단자 OUTD_1∼OUTD_3) 및 저전위측 전압 단자(기준 전압 단자 VSS) 간에 설치되어 있다. EDS 보호 회로(305_1∼305_3)는, 각각 외부 접속 단자 OUTD_1∼OUTD_3에 인가된 ESD 등의 서지 전압을 흡수함으로써, 드라이버(1102_1∼1102_3)를 ESD로부터 보호한다.
(드라이버(1102)의 구체적인 구성예)
도 12는 드라이버 IC(1101)에 있어서의 드라이버(1102)의 구체적인 구성예를 도시하는 도면이다. 또한, 도 12에는, 드라이버 IC(1101)의 구성 요소 중 드라이버(1102) 및 그것에 대응하는 ESD 보호 회로(305)가 도시되어 있다.
도 12에 도시한 바와 같이, 드라이버(1102)는 드라이버(304)와 마찬가지의 구성을 갖는다. 단, 출력 트랜지스터(402)는 배터리 전압 단자 VBAT와 출력 단자 OUT 사이에 설치되는 것이 아니고, 외부 접속 단자 OUTD와 외부 접속 단자 OUTS 사이에 설치되어 있다. 본 실시 형태에서는, 외부 접속 단자 OUTD 또는 외부 접속 단자 OUTS에 접속되는 부하가, 유도성 부하인 경우를 예로 들어 설명한다.
드라이버(1102)의 그 밖의 구성에 대해서는, 드라이버(304)의 경우와 마찬가지이기 때문에, 그 설명을 생략한다.
(드라이버 제어 회로(401)의 구체적인 구성예)
도 13은 드라이버(1102)에 있어서의 드라이버 제어 회로(401)의 구체적인 구성예를 도시하는 회로도이다. 도 13을 참조하면, 드라이버(1102)에 있어서의 드라이버 제어 회로(401)의 구체적인 구성예에 대해서는, 드라이버(304)에 있어서의 드라이버 제어 회로(401)의 경우와 마찬가지이기 때문에, 그 설명을 생략한다.
(하이사이드 구성이 채용된 드라이버 IC(1101)에 의한 서지 전압의 보호 동작)
계속해서, 하이사이드 구성이 채용된 드라이버 IC(1101)에 의한 서지 전압의 보호 동작에 대하여 설명한다.
도 14는 하이사이드 스위치로서 사용되는 출력 트랜지스터와, 배터리 전원과, 유도성 부하의 접속 관계를 도시하는 도면이다.
도 14에 도시한 바와 같이, 드라이버 IC(1101)에서는, 외부 접속 단자 OUTD가 배터리 전원(1401)에 접속되고, 외부 접속 단자 OUTS가 부하(1402)에 접속되어 있다. 환언하면, 드라이버 IC(1101) 내의 드라이버(1102)에 설치된 출력 트랜지스터(402)에서는, 드레인이 배터리 전원(1401)에 접속되고, 소스가 부하(1402)에 접속되어 있다. 또한, 부하(1402)의 저전위측 전압 단자는, 기준 전압 단자 PGND에 접속되어 있다.
도 15는 드라이버(1102)의 동작을 나타내는 타이밍차트이다. 도 15에 도시한 바와 같이, 드라이버(1102)에 설치된 드라이버 제어 회로(401)의 제어 신호 CTL이 H 레벨(출력 트랜지스터(402)의 소스 전압을 기준으로 한 게이트 전압이, 출력 트랜지스터(402)의 역치 전압 이상으로 되는 레벨)인 경우, 출력 트랜지스터(402)가 온하기 때문에, 외부 접속 단자 OUTS의 전위는, 배터리 전원(1401)으로부터의 배터리 전압 VBAT의 값을 나타낸다(시각 t20∼t21).
그 후, 드라이버 제어 회로(401)의 제어 신호 CTL이 H 레벨로부터 L 레벨(출력 트랜지스터(402)의 소스 전압을 기준으로 한 게이트 전압이, 출력 트랜지스터(402)의 역치 전압 미만으로 되는 레벨)로 전환되면, 출력 트랜지스터(402)는 온으로부터 오프로 전환된다. 이때, 부하(1402)에 축적된 전자 에너지가 방출되어 부의 역기전압(서지 전압)이 발생하기 때문에, 외부 접속 단자 OUTS의 전위는, 일시적으로 기준 전압 PGND보다도 낮은 부의 전위를 나타낸다(시각 t21∼t22). 그 후, 외부 접속 단자 OUTS의 전위는, 기준 전압 PGND의 값으로 안정된다(시각 t22∼t23).
도 16은 드라이버 IC(1101)의 외부 접속 단자 OUTS에 부전압(부의 서지 전압)이 인가된 경우에 있어서의, 당해 드라이버 IC(1101)에 흐르는 전류의 경로를 도시하는 도면이다.
먼저, 드라이버 IC(1101)의 외부 접속 단자 OUTS에 부전압이 인가된 경우에 있어서, 출력 트랜지스터(402)의 게이트 전압 VG와 기준 전압 VSS 사이의 전위차가, 부전위 클램프 회로(405)에 의해 설정된 클램프 전압 이하인 경우, 부전위 클램프 회로(405)에 의한 클램프 동작은 행해지지 않는다. 이 경우, 출력 트랜지스터(402)는, 통상대로, 드라이버 제어 회로(401)로부터의 제어 신호 CTL에 따라서 온/오프를 전환한다.
한편, 드라이버 IC(1101)의 외부 접속 단자 OUTS에 부전압이 인가된 경우에 있어서, 출력 트랜지스터(402)의 게이트 전압 VG와 기준 전압 VSS 사이의 전위차가, 부전위 클램프 회로(405)에 의해 설정된 클램프 전압을 초과한 경우, 출력 트랜지스터(402)의 게이트 전압 VG는 클램프 전압으로 클램프된다. 그것에 의해, 출력 트랜지스터(402)의 게이트-소스간 전압이 역치 전압 이상으로까지 되기 때문에, 출력 트랜지스터(402)는 강제적으로 온한다. 그것에 의해, 외부 접속 단자 OUTD와 외부 접속 단자 OUTS가 도통하기 때문에, 외부 접속 단자 OUTD의 전위는, 외부 접속 단자 OUTS의 전위와 동등 정도의 부전위를 나타낸다. 그 결과, 기준 전압 단자 VSS로부터, ESD 보호 회로(305) 내의 MOS 트랜지스터(601)의 보디 다이오드(602), 및, 출력 트랜지스터(402)를 통해, 외부 접속 단자 OUTS를 향하여, 전류가 흐른다(도 16의 화살표). 즉, ESD 보호 회로(305)에 의한 서지 전압의 보호 동작이 행해진다.
예를 들어, 외부 접속 단자 OUTS에 인가되는 부전압이 -25V보다도 낮아진 경우에만 클램프 동작이 작용하도록, 부전위 클램프 회로(405)의 클램프 전압이 설정되어도 된다. 그 경우, 드라이버 IC(1101)는, 외부 접속 단자 OUTS에 -25V보다 낮은 부전압이 인가될 때까지의 동안, 통상대로의 드라이브 동작을 계속시킬 수 있다. 그것에 의해, 드라이버 IC(1101)는, 부하로부터의 전자 에너지를 효율적으로 단시간에 방출하는 것이 가능해진다.
여기서, 드라이버 제어 회로(401)는 외부 접속 단자 OUTS의 전압(출력 트랜지스터(402)의 소스 전압)을 기준으로 하여 출력 트랜지스터(402)의 게이트 전압을 제어하고 있다. 그 때문에, 외부 접속 단자 OUTS에 부전압이 인가된 경우에도, 출력 트랜지스터(402)의 게이트-소스간에 과전압이 인가되는 일은 없다. 즉, 외부 접속 단자 OUTS에 부전압이 인가된 경우에도, 과전압에 의해 출력 트랜지스터(402)가 파괴되는 일은 없다.
또한, 드라이버 IC(1101)는, 외부 접속 단자 OUTS에 정전압(정의 서지 전압)이 인가된 경우에도, ESD 보호 회로(305)에 의한 서지 전압의 보호 동작을 실행시킬 수 있다. 이하, 도 17을 사용하여 설명한다.
도 17은 드라이버 IC(1101)의 외부 접속 단자 OUTS에 정전압이 인가된 경우에 있어서의, 당해 드라이버 IC(1101)에 흐르는 전류의 경로를 도시하는 도면이다.
도 17에 도시한 바와 같이, 드라이버 IC(1101)의 외부 접속 단자 OUTS에 정전압이 인가된 경우, 출력 트랜지스터(402)의 보디 다이오드(403)가 도통하기 때문에, 외부 접속 단자 OUTD의 전위는 외부 접속 단자 OUTS의 전위와 마찬가지 정도의 정전위를 나타낸다. 여기서, 외부 접속 단자 OUTD의 전압이, ESD 보호 회로(305) 내의 클램프 회로(605)의 클램프 전압을 초과하면, MOS 트랜지스터(601)가 온하기 때문에, 외부 접속 단자 OUTD와 기준 전압 단자 VSS 사이의 전류 경로가 개통된다. 그 결과, 외부 접속 단자 OUTS로부터, 출력 트랜지스터(402)의 보디 다이오드(403) 및 ESD 보호 회로(305) 내의 MOS 트랜지스터(601)를 통해, 기준 전압 단자 VSS를 향하여, 전류가 흐른다(도 17의 화살표). 즉, ESD 보호 회로(305)에 의한 서지 전압의 보호 동작이 행해진다.
(로우사이드 구성이 채용된 드라이버 IC(1101)에 의한 서지 전압의 보호 동작)
계속해서, 로우사이드 구성이 채용된 드라이버 IC(1101)에 의한 서지 전압의 보호 동작에 대하여 설명한다.
도 18은 로우사이드 스위치로서 사용되는 출력 트랜지스터와, 배터리 전원과, 유도성 부하의 접속 관계를 도시하는 도면이다.
도 18에 도시한 바와 같이, 드라이버 IC(1101)의 외부 접속 단자 OUTD와, 배터리 전원(1801) 사이에 부하(1802)가 설치되어 있다. 또한, 드라이버 IC(1101)의 외부 접속 단자 OUTS는, 기준 전압 단자 PGND에 접속되어 있다.
도 19는 드라이버(1102)의 동작을 나타내는 타이밍차트이다. 도 19에 도시한 바와 같이, 드라이버(1102)에 설치된 드라이버 제어 회로(401)의 제어 신호 CTL이 H 레벨(출력 트랜지스터(402)의 소스 전압을 기준으로 한 게이트 전압이, 출력 트랜지스터(402)의 역치 전압 이상으로 되는 레벨)인 경우, 출력 트랜지스터(402)가 온하기 때문에, 외부 접속 단자 OUTD의 전위는, 기준 전압 PGND의 값을 나타낸다(시각 t30∼t31).
그 후, 드라이버 제어 회로(401)의 제어 신호 CTL이 H 레벨로부터 L 레벨(출력 트랜지스터(402)의 소스 전압을 기준으로 한 게이트 전압이, 출력 트랜지스터(402)의 역치 전압 미만으로 되는 레벨)로 전환되면, 출력 트랜지스터(402)는 온으로부터 오프로 전환된다. 이때, 부하(1802)에 축적된 전자 에너지가 방출되어 정의 역기전압(서지 전압)이 발생하기 때문에, 외부 접속 단자 OUTD의 전위는, 일시적으로 배터리 전압 VBAT보다도 높은 정의 전위를 나타낸다(시각 t31∼t32). 그 후, 외부 접속 단자 OUTD의 전위는, 배터리 전압 VBAT의 값으로 안정된다(시각 t32∼t33).
도 20은 드라이버 IC(1101)의 외부 접속 단자 OUTD에 정전압(정의 서지 전압)이 인가된 경우에 있어서의, 당해 드라이버 IC(1101)에 흐르는 전류의 경로를 도시하는 도면이다.
도 20에 도시한 바와 같이, 드라이버 IC(1101)의 외부 접속 단자 OUTD에 정전압이 인가된 경우에 있어서, 외부 접속 단자 OUTD의 전압이, ESD 보호 회로(305) 내의 클램프 회로(605)의 클램프 전압을 초과하면, MOS 트랜지스터(601)가 온하기 때문에, 외부 접속 단자 OUTD와 기준 전압 단자 VSS 사이의 전류 경로가 개통된다. 그 결과, 외부 접속 단자 OUTD로부터, ESD 보호 회로(305) 내의 MOS 트랜지스터(601)를 통해, 기준 전압 단자 VSS를 향하여, 전류가 흐른다(도 20의 화살표). 즉, ESD 보호 회로(305)에 의한 서지 전압의 보호 동작이 행해진다.
또한, 드라이버 IC(1101)는, 외부 접속 단자 OUTD에 부전압(부의 서지 전압)이 인가된 경우에도, ESD 보호 회로(305)에 의한 서지 전압의 보호 동작을 실행시킬 수 있다. 이하, 도 21을 사용하여 설명한다.
도 21은 드라이버 IC(1101)의 외부 접속 단자 OUTD에 부전압이 인가된 경우에 있어서의, 당해 드라이버 IC(1101)에 흐르는 전류의 경로를 도시하는 도면이다.
도 21에 도시한 바와 같이, 드라이버 IC(1101)의 외부 접속 단자 OUTD에 부전압이 인가된 경우, 기준 전압 단자 VSS로부터, ESD 보호 회로(305) 내의 MOS 트랜지스터(601)의 보디 다이오드(602)를 통해, 외부 접속 단자 OUTD를 향하여, 전류가 흐른다(도 21의 화살표). 즉, ESD 보호 회로(305)에 의한 서지 전압의 보호 동작이 행해진다.
이와 같이, 본 실시 형태에 따른 드라이버 IC 및 그것을 구비한 ECU는, 외부 접속 단자 OUTD와 외부 접속 단자 OUTS 사이에 설치된 출력 트랜지스터와, 출력 트랜지스터의 소스 전압을 기준으로 하여 게이트 전압을 제어함으로써 출력 트랜지스터의 온/오프를 전환하는 드라이버 제어 회로와, 외부 접속 단자 OUTS에 소정 클램프 전압보다 낮은 부전압이 인가된 경우에 출력 트랜지스터를 온하는 부전위 클램프 회로와, 외부 접속 단자 OUTD와 기준 전압 단자 VSS 사이에 설치된 ESD 보호 회로를 구비한다.
그것에 의해, 본 실시 형태에 따른 드라이버 IC 및 그것을 구비한 ECU는, 예를 들어 하이사이드 드라이버로서 사용됨으로써, 외부 접속 단자 OUTS에 큰 부전압(부의 서지 전압)이 인가된 경우에도, 출력 트랜지스터를 파괴하지 않고, 통상대로의 드라이브 동작을 계속시킬 수 있다. 그것에 의해, 본 실시 형태에 따른 드라이버 IC 및 그것을 구비한 전자 제어 시스템은, 부하로부터의 전자 에너지를 효율적으로 단시간에 방출하는 것이 가능해진다.
또한, 본 실시 형태에 따른 드라이버 IC 및 그것을 구비한 ECU는, 예를 들어 하이사이드 드라이버로서 사용됨으로써, 외부 접속 단자 OUTS에 큰 정전압(정의 서지 전압)이 인가된 경우에도, ESD 보호 회로를 동작시킴으로써, 출력 트랜지스터의 파괴 등을 방지할 수 있다.
또한, 본 실시 형태에 따른 드라이버 IC 및 그것을 구비한 ECU는, 하이사이드 드라이버로서 사용될 수 있을 뿐만 아니라, 로우사이드 드라이버로서 사용될 수도 있다. 여기서, 본 실시 형태에 따른 드라이버 IC 및 그것을 구비한 ECU는, 예를 들어 로우사이드 드라이버로서 사용됨으로써, 외부 접속 단자 OUTD에 큰 부전압 또는 큰 부전압이 인가된 경우에도, ESD 보호 회로를 동작시킴으로써, 출력 트랜지스터의 파괴 등을 방지할 수 있다.
본 실시 형태에서는, 드라이버 IC(1101)의 외부 접속 단자 OUTS 또는 외부 접속 단자 OUTD에 접속되는 부하가, 솔레노이드 등의 유도성 부하인 경우를 예로 들어 설명하였지만, 이것에 한정되지 않는다. 드라이버 IC(1101)의 외부 접속 단자 OUTS 또는 외부 접속 단자 OUTD에 부 또는 정의 서지 전압이 인가되는 구성의 부하가 접속되어 있어도 된다.
이상, 본 발명자에 의해 이루어진 발명을 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은 이미 설명한 실시 형태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 다양한 변경이 가능한 것은 물론이다.
예를 들어, 상기의 실시 형태에 따른 반도체 장치에서는, 반도체 기판, 반도체층, 확산층(확산 영역) 등의 도전형(p형 혹은 n형)을 반전시킨 구성으로 해도 된다. 그 때문에, n형 및 p형 중 한쪽의 도전형을 제1 도전형이라 하고, 다른 쪽의 도전형을 제2 도전형이라 한 경우, 제1 도전형을 p형, 제2 도전형을 n형으로 할 수도 있고, 반대로 제1 도전형을 n형, 제2 도전형을 p형으로 할 수도 있다.
1 : 차량
11 : ECU
12 : 엔진
13 : 트랜스미션
14 : 차동 기어
15 : 타이어
111 : 마이크로컴퓨터
112 : 센서 IC
113 : 드라이버 IC
121 : 연료 탱크
122 : 연료 펌프
123 : 연료 분사 장치
124 : 흡기관
125 : 실린더
126 : 배기관
127 : O2 센서
128 : O2 센서 히터
301 : 입출력 회로
302 : 제어 로직
303 : 레귤레이터
304 : 드라이버
304_1∼304_3 : 드라이버
305 : ESD 보호 회로
305_1∼305_3 : ESD 보호 회로
401 : 드라이버 제어 회로
402 : 출력 트랜지스터
403 : 보디 다이오드
404 : 게이트 보호 다이오드
405 : 부전위 클램프 회로
406 : 제너 다이오드
407 : MOS 트랜지스터
408 : 보디 다이오드
501 : 오프 제어 회로
502 : 온 제어 회로
MP1∼MP4 : MOS 트랜지스터
MN1∼MN8 : MOS 트랜지스터
601 : MOS 트랜지스터
602 : 보디 다이오드
603 : 저항 소자
604 : 게이트 보호 다이오드
605 : 클램프 회로
701 : 배터리 전원
702 : 부하
1101 : 드라이버 IC
1102 : 드라이버
1102_1∼1102_3 : 드라이버
1401 : 배터리 전원
1402 : 부하
1801 : 배터리 전원
1802 : 부하

Claims (19)

  1. 외부로부터 전력이 공급되는 입력 단자와, 부하에 접속되는 출력 단자 사이에 설치된 출력 트랜지스터와,
    상기 출력 단자의 전압을 기준으로 하여 상기 출력 트랜지스터의 게이트 전압을 제어함으로써 상기 출력 트랜지스터의 온/오프를 전환하는 제어 회로와,
    상기 출력 단자에 소정 전압보다 낮은 부전압이 인가된 경우, 상기 제어 회로에 의한 제어에 관계없이 상기 출력 트랜지스터를 온하는 부전위 클램프 회로와,
    상기 입력 단자와 기준 전압 단자 사이에 설치되며, 상기 입력 단자에 서지 전압이 인가된 경우에 도통하는 서지 보호 회로를 구비한 반도체 장치.
  2. 제1항에 있어서,
    상기 부전위 클램프 회로는,
    상기 출력 트랜지스터의 게이트와 상기 기준 전압 단자 사이에 설치되고, 상기 출력 단자에 상기 소정 전압보다 낮은 부전압이 인가된 경우에, 상기 출력 트랜지스터의 게이트 전압을 상기 소정 전압에 대응하는 전압으로 클램프하는 반도체 장치.
  3. 제1항에 있어서,
    상기 부전위 클램프 회로는,
    상기 출력 트랜지스터의 게이트로부터 상기 기준 전압 단자에 걸쳐 순방향으로 설치된 1개 또는 복수의 제너 다이오드와,
    상기 1개 또는 복수의 제너 다이오드에 직렬 또한 역방향으로 설치된 역류 방지용 다이오드를 갖는 반도체 장치.
  4. 제1항에 있어서,
    상기 출력 트랜지스터의 게이트와 상기 출력 단자 사이에 설치된 제1 게이트 보호 다이오드를 더 구비한 반도체 장치.
  5. 제1항에 있어서,
    상기 서지 보호 회로는,
    상기 입력 단자와 상기 기준 전압 단자 사이에 설치된 MOS 트랜지스터와,
    상기 MOS 트랜지스터의 게이트와 상기 입력 단자 사이에 설치되며, 상기 입력 단자에 서지 전압이 인가된 경우에 도통하는 클램프 회로와,
    상기 MOS 트랜지스터의 게이트와 상기 기준 전압 단자 사이에 설치된 저항 소자를 갖는 반도체 장치.
  6. 제5항에 있어서,
    상기 서지 보호 회로는,
    상기 MOS 트랜지스터의 게이트와 상기 기준 전압 단자 사이에, 상기 저항 소자에 병렬로 설치된 제2 게이트 보호 다이오드를 더 갖는 반도체 장치.
  7. 제1항에 있어서,
    상기 부하는, 유도성 부하인 반도체 장치.
  8. 부하와,
    상기 부하에 공급되는 전력을 제어하는 제1항에 기재된 반도체 장치를 구비한 전자 제어 시스템.
  9. 제8항에 있어서,
    상기 부하는, 유도성 부하인 전자 제어 시스템.
  10. 제1 외부 접속 단자와 제2 외부 접속 단자 사이에 설치된 출력 트랜지스터와,
    상기 제2 외부 접속 단자의 전압을 기준으로 하여 상기 출력 트랜지스터의 게이트 전압을 제어함으로써 상기 출력 트랜지스터의 온/오프를 전환하는 제어 회로와,
    상기 제2 외부 접속 단자에 소정 전압보다 낮은 부전압이 인가된 경우, 상기 제어 회로에 의한 제어에 관계없이 상기 출력 트랜지스터를 온하는 부전위 클램프 회로와,
    상기 제1 외부 접속 단자와 기준 전압 단자 사이에 설치되며, 상기 제1 외부 접속 단자에 서지 전압이 인가된 경우에 도통하는 서지 보호 회로를 구비한 반도체 장치.
  11. 제10항에 있어서,
    상기 부전위 클램프 회로는,
    상기 출력 트랜지스터의 게이트와 상기 기준 전압 단자 사이에 설치되고, 상기 제2 외부 접속 단자에 상기 소정 전압보다 낮은 부전압이 인가된 경우에, 상기 출력 트랜지스터의 게이트 전압을 상기 소정 전압에 대응하는 전압으로 클램프하는 반도체 장치.
  12. 제10항에 있어서,
    상기 부전위 클램프 회로는,
    상기 출력 트랜지스터의 게이트로부터 상기 기준 전압 단자에 걸쳐 순방향으로 설치된 1개 또는 복수의 제너 다이오드와,
    상기 1개 또는 복수의 제너 다이오드에 직렬 또한 역방향으로 설치된 역류 방지용 다이오드를 갖는 반도체 장치.
  13. 제10항에 있어서,
    상기 출력 트랜지스터의 게이트와 상기 제2 외부 접속 단자 사이에 설치된 제1 게이트 보호 다이오드를 더 구비한 반도체 장치.
  14. 제10항에 있어서,
    상기 서지 보호 회로는,
    상기 제1 외부 접속 단자와 상기 기준 전압 단자 사이에 설치된 MOS 트랜지스터와,
    상기 MOS 트랜지스터의 게이트와 상기 제1 외부 접속 단자 사이에 설치되며, 상기 제1 외부 접속 단자에 서지 전압이 인가된 경우에 도통하는 클램프 회로와,
    상기 MOS 트랜지스터의 게이트와 상기 기준 전압 단자 사이에 설치된 저항 소자를 갖는 반도체 장치.
  15. 제14항에 있어서,
    상기 서지 보호 회로는,
    상기 MOS 트랜지스터의 게이트와 상기 기준 전압 단자 사이에, 상기 저항 소자에 병렬로 설치된 제2 게이트 보호 다이오드를 더 갖는 반도체 장치.
  16. 부하와,
    상기 제1 외부 접속 단자가 전력 공급원에 접속되고, 상기 제2 외부 접속 단자가 상기 부하에 접속된, 제10항에 기재된 반도체 장치를 구비한 전자 제어 시스템.
  17. 제16항에 있어서,
    상기 부하는, 유도성 부하인 전자 제어 시스템.
  18. 부하와,
    상기 제1 외부 접속 단자가 상기 부하에 접속되고, 상기 제2 외부 접속 단자가 전력 공급원에 접속된, 제10항에 기재된 반도체 장치를 구비한 전자 제어 시스템.
  19. 제18항에 있어서,
    상기 부하는, 유도성 부하인 전자 제어 시스템.
KR1020180020560A 2017-02-24 2018-02-21 반도체 장치 및 그것을 구비한 전자 제어 시스템 Ceased KR20180098147A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017033217A JP2018139346A (ja) 2017-02-24 2017-02-24 半導体装置及びそれを備えた電子制御システム
JPJP-P-2017-033217 2017-02-24

Publications (1)

Publication Number Publication Date
KR20180098147A true KR20180098147A (ko) 2018-09-03

Family

ID=60937554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180020560A Ceased KR20180098147A (ko) 2017-02-24 2018-02-21 반도체 장치 및 그것을 구비한 전자 제어 시스템

Country Status (6)

Country Link
US (1) US10879692B2 (ko)
EP (1) EP3367568B1 (ko)
JP (1) JP2018139346A (ko)
KR (1) KR20180098147A (ko)
CN (1) CN108512534B (ko)
TW (1) TWI759418B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109217278B (zh) * 2018-11-20 2023-09-22 上海艾为电子技术股份有限公司 浪涌保护电路、电路系统及电子设备
CN109449911B (zh) * 2018-12-26 2023-11-28 上海艾为电子技术股份有限公司 一种保护电路
CN109449910B (zh) * 2018-12-26 2023-11-21 上海艾为电子技术股份有限公司 一种保护电路
CN109361203B (zh) * 2018-12-26 2023-11-21 上海艾为电子技术股份有限公司 一种保护电路
US11770000B2 (en) * 2018-12-28 2023-09-26 Continental Automotive Systems, Inc. Input voltage limiter for a microcontroller
JP7161432B2 (ja) * 2019-03-25 2022-10-26 ルネサスエレクトロニクス株式会社 電流検出回路、半導体装置、及び、半導体システム
US11579645B2 (en) 2019-06-21 2023-02-14 Wolfspeed, Inc. Device design for short-circuitry protection circuitry within transistors
CN111509687A (zh) * 2020-05-22 2020-08-07 上海传卓电子有限公司 一种高压带接反保护的esd电路
CN111564832A (zh) * 2020-05-22 2020-08-21 上海传卓电子有限公司 一种提升高压可靠性的esd电路
JP2022116735A (ja) * 2021-01-29 2022-08-10 ルネサスエレクトロニクス株式会社 半導体装置
WO2022224815A1 (ja) * 2021-04-19 2022-10-27 ローム株式会社 ゲート駆動回路
JP2024136877A (ja) * 2023-03-24 2024-10-04 新電元工業株式会社 アクティブクランプ回路及び半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016208406A (ja) 2015-04-27 2016-12-08 ルネサスエレクトロニクス株式会社 半導体装置、電力制御用半導体装置、車載用電子制御ユニット及びそれを備えた車両

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685441B2 (ja) * 1986-06-18 1994-10-26 日産自動車株式会社 半導体装置
US6064249A (en) * 1997-06-20 2000-05-16 Texas Instruments Incorporated Lateral DMOS design for ESD protection
JP3255147B2 (ja) * 1998-06-19 2002-02-12 株式会社デンソー 絶縁ゲート型トランジスタのサージ保護回路
JP2003299345A (ja) * 2002-04-01 2003-10-17 Honda Motor Co Ltd 駆動回路
JP4390515B2 (ja) * 2003-09-30 2009-12-24 Ｎｅｃエレクトロニクス株式会社 出力ｍｏｓトランジスタの過電圧保護回路
JP4401183B2 (ja) * 2004-02-03 2010-01-20 Ｎｅｃエレクトロニクス株式会社 半導体集積回路
US7544545B2 (en) * 2005-12-28 2009-06-09 Vishay-Siliconix Trench polysilicon diode
US7365584B2 (en) * 2006-06-02 2008-04-29 Freescale Semiconductor, Inc. Slew-rate control apparatus and methods for a power transistor to reduce voltage transients during inductive flyback
JP5464196B2 (ja) * 2011-11-18 2014-04-09 株式会社デンソー パワー半導体素子の駆動回路
US9013848B2 (en) * 2012-09-27 2015-04-21 Alpha And Omega Semiconductor Incorporated Active clamp protection circuit for power semiconductor device for high frequency switching
JP2014138303A (ja) * 2013-01-17 2014-07-28 Denso Corp 誘導性負荷駆動装置
JP6315786B2 (ja) * 2013-06-28 2018-04-25 ルネサスエレクトロニクス株式会社 Ｅｓｄ保護回路、半導体装置、車載用電子装置及び車載用電子システム
JP6303410B2 (ja) 2013-11-07 2018-04-04 富士電機株式会社 電力供給装置
US9305916B1 (en) * 2014-12-30 2016-04-05 Hong Kong Applied Science and Technology Research Institute Company, Limited ESD power clamp for silicon-on-insulator (SOI) and FinFET processes lacking parasitic ESD diode
DE102015107680B4 (de) * 2015-05-15 2020-07-30 Infineon Technologies Ag Integrierte Schaltung mit lateralem Feldeffekttransistor mit isoliertem Gate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016208406A (ja) 2015-04-27 2016-12-08 ルネサスエレクトロニクス株式会社 半導体装置、電力制御用半導体装置、車載用電子制御ユニット及びそれを備えた車両

Also Published As

Publication number Publication date
CN108512534B (zh) 2023-09-01
US20180248365A1 (en) 2018-08-30
EP3367568A1 (en) 2018-08-29
JP2018139346A (ja) 2018-09-06
US10879692B2 (en) 2020-12-29
TW201840133A (zh) 2018-11-01
CN108512534A (zh) 2018-09-07
EP3367568B1 (en) 2021-08-18
TWI759418B (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
KR20180098147A (ko) 반도체 장치 및 그것을 구비한 전자 제어 시스템
KR102066367B1 (ko) 보호 회로 및 보호 회로의 동작 방법, 및 반도체 집적 회로 장치
JP5383426B2 (ja) 異常検出時急速放電回路
JP5863183B2 (ja) 半導体装置
US20160311327A1 (en) Semiconductor device, power controlling semiconductor device, on-vehicle electronic control unit, and vehicle including the same
JP5067786B2 (ja) 電力用半導体装置
JP5274824B2 (ja) 電力供給制御回路
US10217734B2 (en) Semiconductor device
JP4438608B2 (ja) Ｈブリッジ回路の駆動装置及びｈブリッジ回路の保護方法
US7288856B2 (en) Reverse battery protection circuit for power switch
US20230223746A1 (en) Clamper, input circuit, and semiconductor device
US10103539B2 (en) Semiconductor device and current limiting method
CN111357200B (zh) 负载驱动电路
EP3646464B1 (en) High-side gate driver
JP2005277860A (ja) 負荷駆動装置及び負荷駆動装置の高電圧印加試験方法
JP2003047287A (ja) 保護回路
JP7135810B2 (ja) 噴射制御装置
JP2023167424A (ja) ハイサイドスイッチ、電子機器、車両
KR20080022376A (ko) 전자브레이크시스템의 모터구동장치
JP2008061454A (ja) 過電流保護装置
JP2007336620A (ja) 電源入力回路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180221

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210209

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180221

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220523

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20220823

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20220523

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I