KR20180095829A - ELECTRONIC COMPONENTS AND METHOD FOR MANUFACTURING THE SAME - Google Patents

ELECTRONIC COMPONENTS AND METHOD FOR MANUFACTURING THE SAME Download PDF

Info

Publication number
KR20180095829A
KR20180095829A KR1020187017784A KR20187017784A KR20180095829A KR 20180095829 A KR20180095829 A KR 20180095829A KR 1020187017784 A KR1020187017784 A KR 1020187017784A KR 20187017784 A KR20187017784 A KR 20187017784A KR 20180095829 A KR20180095829 A KR 20180095829A
Authority
KR
South Korea
Prior art keywords
resin
substrate
semiconductor chip
sealing
grinding
Prior art date
Application number
KR1020187017784A
Other languages
Korean (ko)
Other versions
KR102261309B1 (en
Inventor
카츠노리 츠타후지
마사유키 야마모토
칸지 이시바시
Original Assignee
토와 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토와 가부시기가이샤 filed Critical 토와 가부시기가이샤
Publication of KR20180095829A publication Critical patent/KR20180095829A/en
Application granted granted Critical
Publication of KR102261309B1 publication Critical patent/KR102261309B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

전자 부품의 제조 방법은, 반도체 웨이퍼를 준비하는 공정과, 상기 반도체 웨이퍼를 개편화하여 복수의 반도체 칩(20)을 제작하는 공정과, 상기 복수의 반도체 칩(20)을 기판(10)에 실장하는 공정과, 상기 반도체 칩(20)의 상면을 연삭하여 상기 반도체 칩(20)의 두께를 줄이는 공정을 구비한다.A method of manufacturing an electronic component includes a step of preparing a semiconductor wafer, a step of forming a plurality of semiconductor chips (20) by disposing the semiconductor wafer, a step of mounting the plurality of semiconductor chips (20) And a step of grinding the upper surface of the semiconductor chip (20) to reduce the thickness of the semiconductor chip (20).

Description

전자 부품 및 그 제조 방법 및 전자 부품 제조 장치ELECTRONIC COMPONENTS AND METHOD FOR MANUFACTURING THE SAME

본 발명은, 전자 부품 및 그 제조 방법 및 전자 부품 제조 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component, a manufacturing method thereof, and an electronic component manufacturing apparatus.

전자 부품의 두께를 얇게 하고 싶다(전자 부품의 박육화)는 시장의 요청에 응하여, 반도체 칩의 두께를 얇게 하는 기술이 개발되어 있다.In order to reduce the thickness of electronic parts (thinning of electronic parts), a technique for reducing the thickness of semiconductor chips in response to market requests has been developed.

예를 들면, 개편화하여 반도체 칩을 형성하기 전의 반도체 웨이퍼(표면측에 집적 회로의 패턴이 형성되어 있는 것)의 이면을 연삭(백 그라인드)하는 기술이 알려져 있다.For example, there is known a technique of grinding (backgrinding) the back surface of a semiconductor wafer (on which a pattern of an integrated circuit is formed on the front surface side) before the semiconductor chip is formed by discretization.

특허 문헌 1 : 일본국 특개평4-297056호 공보Patent Document 1: Japanese Patent Application Laid-Open No. 4-297056

반도체 웨이퍼의 두께가 일정 이하(예를 들면 100㎛ 이하 정도)가 되면, 강도 부족에 의해 웨이퍼의 이면 연삭시, 개편화시, 반송시에 갈라짐(割れ) 또는 이지러짐(欠け)이 생기기 쉬워진다. 이와 같이, 반도체 웨이퍼를 일정 두께 이하로 하면 가공이 곤란해지고, 반도체 칩의 수율이 악화한다.When the thickness of the semiconductor wafer is less than a certain level (for example, about 100 占 퐉 or less), cracks on the back surface of the wafer due to the lack of strength are liable to be cracked or torn (chipped) . If the thickness of the semiconductor wafer is set to a certain thickness or less, processing becomes difficult and the yield of the semiconductor chip deteriorates.

또한, 상기와는 다른 관점에서는, 전자 부품을 제조하는 각 공정에서 사용되는 독립된 제조 장치는, 피가공물의 반입부와 반출부를 포함한다. 각 공정에 사용하는 제조 장치를 제각기 마련함에 의해, 전자 부품의 제조 공장에서 장치의 점유 면적이 커진다.Further, in a viewpoint different from the above, an independent manufacturing apparatus used in each step of manufacturing an electronic component includes a carry-in portion and a carry-out portion of the work. By providing each of the manufacturing apparatuses used in each step, the occupied area of the apparatus in the manufacturing plant of the electronic parts becomes large.

본 발명의 하나의 목적은, 반도체 웨이퍼의 갈라짐이나 이지러짐 등이 억제되고, 수율이 개선된 전자 부품 및 그 제조 방법을 제공하는 것에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide an electronic component in which cracking, tearing, and the like of a semiconductor wafer is suppressed and yield is improved, and a manufacturing method thereof.

또한, 상기와는 다른 관점에서는, 본 발명의 다른 목적은, 전자 부품의 제조 공장에서 점유 면적이 저감된 전자 부품 제조 장치를 제공하는 것에 있다.It is another object of the present invention to provide an electronic component manufacturing apparatus in which an occupied area is reduced in an electronic component manufacturing factory.

하나의 국면에서는, 복수의 기능 요소를 기판에 마련하는 공정과, 상기 기판에 형성된 상기 복수의 기능 요소를 수지 밀봉하는 공정과, 상기 수지 밀봉에 사용한 수지의 상면을 연삭하여 상기 수지의 두께를 줄이는 공정을 구비한다.According to one aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: providing a plurality of functional elements on a substrate; resin-sealing the plurality of functional elements formed on the substrate; grinding the upper surface of the resin used for resin- Process.

다른 국면에서는, 본 발명에 관한 전자 부품의 제조 방법은, 복수의 반도체 칩을 기판에 실장하는 공정과, 상기 기판에 실장된 상기 복수의 반도체 칩을 수지 밀봉하는 공정과, 상기 수지 밀봉에 사용한 수지의 상면을 연삭하여 상기 수지의 두께를 줄이는 공정을 구비한다.In another aspect, a method of manufacturing an electronic component according to the present invention includes a step of mounting a plurality of semiconductor chips on a substrate, a step of resin-sealing the plurality of semiconductor chips mounted on the substrate, And a step of grinding the upper surface of the resin to reduce the thickness of the resin.

하나의 실시 양태에서는, 상기 전자 부품의 제조 방법에서, 상기 반도체 칩은 플립 칩 본딩에 의해 상기 기판에 실장되고, 상기 반도체 칩이 노출하도록 상기 수지의 상면이 연삭된다.In one embodiment, in the method of manufacturing the electronic component, the semiconductor chip is mounted on the substrate by flip chip bonding, and the upper surface of the resin is ground so that the semiconductor chip is exposed.

하나의 실시 양태에서는, 상기 전자 부품의 제조 방법은, 상기 수지의 상면과 상기 반도체 칩의 상면을 연삭함에 의해 상기 수지의 두께와 상기 반도체 칩의 두께를 줄이는 공정을 구비한다.In one embodiment, the manufacturing method of the electronic component includes a step of reducing the thickness of the resin and the thickness of the semiconductor chip by grinding the upper surface of the resin and the upper surface of the semiconductor chip.

다른 국면에서는, 본 발명에 관한 전자 부품의 제조 방법은, 복수의 반도체 칩을 기판에 실장하는 공정과, 상기 반도체 칩의 상면을 연삭하여 상기 반도체 칩의 두께를 줄이는 공정을 구비한다.In another aspect, a method of manufacturing an electronic component according to the present invention includes a step of mounting a plurality of semiconductor chips on a substrate, and a step of grinding the upper surface of the semiconductor chip to reduce the thickness of the semiconductor chip.

하나의 국면에서는, 본 발명에 관한 전자 부품 제조 장치는, 제1의 기능을 갖는 제1의 특정 기구와, 기판상에 마련된 복수의 기능 요소를 밀봉하는 수지의 상면을 연삭하는 연삭 기구를 구비하고, 상기 제1의 기능은, 상기 기판상에 마련된 상기 복수의 기능 요소를 수지 밀봉하는 기능이다.In one aspect, an electronic component manufacturing apparatus according to the present invention includes a first specific mechanism having a first function and a grinding mechanism for grinding an upper surface of a resin for sealing a plurality of functional elements provided on the substrate , And the first function is a function of resin-sealing the plurality of functional elements provided on the substrate.

다른 국면에서는, 본 발명에 관한 전자 부품 제조 장치는, 기판상에 마련된 복수의 기능 요소를 밀봉하는 수지의 상면을 연삭하는 연삭 기구와, 제2의 기능을 갖는 제2의 특정 기구를 구비하고, 상기 제2의 기능은, 상기 기판 및 상기 수지를 절단하여 개편화된 전자 부품을 제작하는 기능이다.In another aspect, an electronic component manufacturing apparatus according to the present invention includes a grinding mechanism for grinding a top surface of a resin sealing a plurality of functional elements provided on a substrate, and a second specific mechanism having a second function, The second function is a function of manufacturing an electronic part that is cut by cutting the substrate and the resin.

또 다른 국면에서는, 본 발명에 관한 전자 부품 제조 장치는, 제1의 기능을 갖는 제1의 특정 기구와, 기판상에 마련된 복수의 기능 요소를 밀봉하는 수지의 상면을 연삭하는 연삭 기구와, 제2의 기능을 갖는 제2의 특정 기구를 구비하고, 상기 제1의 기능은, 상기 기판상에 마련된 상기 복수의 기능 요소를 수지 밀봉하는 기능이고, 상기 제2의 기능은, 상기 기판 및 상기 수지를 절단하여 개편화된 전자 부품을 제작하는 기능이다.In another aspect, an electronic component manufacturing apparatus according to the present invention includes: a first specific mechanism having a first function; a grinding mechanism for grinding an upper surface of a resin sealing a plurality of functional elements provided on the substrate; 2, wherein the first function is a function of resin-sealing the plurality of functional elements provided on the substrate, and the second function is a function of sealing the substrate and the resin Is cut off to produce a discrete electronic component.

또 다른 국면에서는, 본 발명에 관한 전자 부품 제조 장치는, 기판상에 마련된 복수의 기능 요소를 밀봉하는 수지의 상면을 연삭하는 연삭 기구와, 제3의 기능을 갖는 제3의 특정 기구를 구비하고, 상기 제3의 기능은, 적어도 상기 수지의 상면에 마크를 붙이는 기능이다.In yet another aspect, an electronic component manufacturing apparatus according to the present invention includes a grinding mechanism for grinding an upper surface of a resin sealing a plurality of functional elements provided on a substrate, and a third specific mechanism having a third function , And the third function is a function of attaching a mark to at least the upper surface of the resin.

하나의 실시 양태에서는, 상기 전자 부품 제조 장치에서, 상기 제1 내지 제3의 특정 기구와 상기 연삭 기구는 서로 착탈 가능하다.In one embodiment, in the electronic component manufacturing apparatus, the first to third specific mechanisms and the grinding mechanism are detachable from each other.

하나의 국면에서는, 본 발명에 관한 전자 부품은, 기판과, 상기 기판상에 마련된 복수의 기능 요소와, 상기 복수의 기능 요소를 밀봉하는 밀봉 수지와, 상기 밀봉 수지의 상면에서 연속하는 홈을 구비한다.In one aspect, an electronic component according to the present invention includes a substrate, a plurality of functional elements provided on the substrate, a sealing resin sealing the plurality of functional elements, and a groove continuous from the top surface of the sealing resin do.

다른 국면에서는, 본 발명에 관한 전자 부품은, 기판과, 상기 기판상에 마련된 복수의 기능 요소와, 상기 복수의 기능 요소의 상면을 노출시키면서 상기 복수의 기능 요소를 밀봉하는 밀봉 수지와, 상기 밀봉 수지의 상면과 상기 복수의 기능 요소의 상면에 걸쳐서 연속하는 홈을 구비한다.In another aspect, an electronic component according to the present invention includes a substrate, a plurality of functional elements provided on the substrate, a sealing resin that seals the plurality of functional elements while exposing an upper surface of the plurality of functional elements, And a groove continuous over the upper surface of the resin and the upper surface of the plurality of functional elements.

또 다른 국면에서는, 본 발명에 관한 전자 부품은, 기판과, 상기 기판상에 실장된 반도체 칩과, 상기 반도체 칩을 밀봉하는 밀봉 수지와, 상기 밀봉 수지의 상면에서 연속하는 홈을 구비한다.In another aspect, an electronic component according to the present invention comprises a substrate, a semiconductor chip mounted on the substrate, a sealing resin sealing the semiconductor chip, and a groove continuous from the top surface of the sealing resin.

또 다른 국면에서는, 본 발명에 관한 전자 부품은, 기판과, 상기 기판상에 실장된 반도체 칩과, 상기 반도체 칩의 상면을 노출시키면서 상기 반도체 칩을 밀봉하는 밀봉 수지와, 상기 밀봉 수지의 상면과 상기 반도체 칩의 상면에 걸쳐서 연속하는 홈을 구비한다.In another aspect, an electronic component according to the present invention includes a substrate, a semiconductor chip mounted on the substrate, a sealing resin sealing the semiconductor chip while exposing an upper surface of the semiconductor chip, And a groove continuous over the upper surface of the semiconductor chip.

하나의 효과로서, 본 발명에 의하면, 반도체 칩을 기판에 실장한 후에 수지 내지 반도체 칩의 두께를 줄이는 연삭 공정을 행한다. 이 결과, 반도체 칩에 갈라짐이나 이지러짐이 생기는 것을 억제하고, 수율을 향상시킬 수 있다.As one effect, according to the present invention, a semiconductor chip is mounted on a substrate and a grinding process is performed to reduce the thickness of the resin or semiconductor chip. As a result, it is possible to suppress cracking or ridging of the semiconductor chip and improve the yield.

다른 효과로서, 본 발명에 의하면, 반도체 칩을 밀봉하는 수지의 상면을 연삭하는 연삭 기구를 수지 밀봉 기구, 개편화 기구나 마킹 기구와 공통의 장치에 조립함에 의해, 전자 부품의 제조 공장에서 점유 면적이 저감된 전자 부품 제조 장치를 제공할 수 있다.As another effect, according to the present invention, the grinding mechanism for grinding the upper surface of the resin sealing the semiconductor chip is assembled to a device common to the resin sealing mechanism, the disengaging mechanism, and the marking mechanism, It is possible to provide the reduced electronic component manufacturing apparatus.

도 1은 본 발명의 하나의 실시의 형태에 관한 전자 부품의 제조 방법을 도시하는 플로우도.
도 2는 비교례에 관한 전자 부품의 제조 방법을 도시하는 플로우도.
도 3은 본 발명의 하나의 실시의 형태에 관한 전자 부품의 제조 방법에서의 수지 밀봉 공정을 행한 상태를 도시하는 도면.
도 4는 본 발명의 하나의 실시의 형태에 관한 전자 부품의 제조 방법에서의 연삭 공정을 도시하는 도면.
도 5는 본 발명의 하나의 실시의 형태에 관한 전자 부품의 제조 방법에서의 절단 공정을 도시하는 도면.
도 6은 본 발명의 하나의 실시의 형태에 관한 전자 부품 제조 장치를 도시하는 도면.
도 7릉 본 발명의 다른 실시의 형태에 관한 전자 부품 제조 장치를 도시하는 도면.
도 8A는 도 6, 도 7에 도시하는 전자 부품 제조 장치에 의해 가공되는 피가공물로서의 전자 부품의 예를 도시하는 단면도.
도 8B는 도 6, 도 7에 도시하는 전자 부품 제조 장치에 의해 가공되는 피가공물로서의 전자 부품의 예를 도시하는 단면도.
도 9는 본 발명의 하나의 실시의 형태에 관한 전자 부품의 제조 방법의 변형례의 한 공정을 도시하는 단면도.
도 10은 도 9의 상태에 대응하는 상면도.
도 11은 도 9, 도 10에 도시하는 예의 또 다른 변형례를 도시하는 상면도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a flow chart showing a manufacturing method of an electronic part according to one embodiment of the present invention; Fig.
Fig. 2 is a flow chart showing a manufacturing method of an electronic part according to a comparative example. Fig.
3 is a view showing a state in which a resin encapsulation step is performed in a method of manufacturing an electronic part according to one embodiment of the present invention.
4 is a view showing a grinding step in a manufacturing method of an electronic part according to one embodiment of the present invention.
5 is a view showing a cutting step in a manufacturing method of an electronic part according to one embodiment of the present invention.
6 is a view showing an electronic component manufacturing apparatus according to one embodiment of the present invention.
Fig. 7 is a view showing an electronic component manufacturing apparatus according to another embodiment of the present invention. Fig.
8A is a cross-sectional view showing an example of an electronic component as a workpiece processed by the electronic component manufacturing apparatus shown in Figs. 6 and 7. Fig.
8B is a cross-sectional view showing an example of an electronic component as a workpiece processed by the electronic component manufacturing apparatus shown in Figs. 6 and 7. Fig.
9 is a cross-sectional view showing a step of a modification of the method of manufacturing an electronic part according to one embodiment of the present invention.
Fig. 10 is a top view corresponding to the state of Fig. 9; Fig.
11 is a top view showing another modification of the example shown in Figs. 9 and 10. Fig.

이하에, 본 발명의 실시의 형태에 관해 설명한다. 또한, 동일 또는 상당한 부분에 동일한 참조 부호를 붙이고, 그 설명을 반복하지 않는 경우가 있다.Hereinafter, embodiments of the present invention will be described. In addition, the same or equivalent parts are denoted by the same reference numerals, and description thereof may not be repeated.

또한, 이하에 설명하는 실시의 형태에서, 갯수, 양(量) 등에 언급하는 경우, 특히 기재가 있는 경우를 제외하고, 본 발명의 범위는 반드시 그 갯수, 양 등으로 한정되지 않는다. 또한, 이하의 실시의 형태에서, 각각의 구성 요소는, 특히 기재가 있는 경우를 제외하고, 본 발명에서 반드시 필수의 것은 아니다.In addition, in the embodiments described below, the scope of the present invention is not necessarily limited to the number, amount, and the like, except for the case where a base material is present. In the following embodiments, each component is not necessarily essential to the present invention except for the case where there is a description in particular.

도 1은, 본 실시의 형태에 관한 전자 부품의 제조 방법을 도시하는 플로우도이다. 도 1에 도시하는 바와 같이, 본 실시의 형태에 관한 전자 부품의 제조 방법은, 웨이퍼를 개편화하여 반도체 칩을 형성하는 공정(S10)과, 기판상에 반도체 칩을 실장하는 공정(S20)과, 기판상에 실장된 반도체 칩을 수지 밀봉하는 공정(S30)과, 수지의 상면을 연마(연삭)하는 공정(S40)과, 수지 밀봉품을 개편화하는 공정(S50)과, 검사·시험을 행하는 공정(S60)을 포함한다. 기판상에 반도체 칩을 실장하는 공정(S20)은, 기판상에 반도체 칩을 장착하는 공정(례 : 다이 본딩)과, 반도체 칩이 갖는 단자와 기판이 갖는 단자를 전기적으로 접속하는 공정(례 : 와이어 본딩)을 포함한다. 플립 칩 본딩도, 기판상에 반도체 칩을 실장하는 공정(S20)에 포함된다.1 is a flow chart showing a manufacturing method of an electronic part according to the present embodiment. As shown in Fig. 1, the electronic component manufacturing method according to the present embodiment includes a step (S10) of forming a semiconductor chip by disposing a wafer, a step (S20) of mounting a semiconductor chip on the substrate, A step S30 of resin sealing the semiconductor chip mounted on the substrate, a step S40 polishing the upper surface of the resin, a step S50 separating the resin sealing product, (Step S60). The step (S20) of mounting the semiconductor chip on the substrate includes a step (e.g., die bonding) of mounting the semiconductor chip on the substrate and a step of electrically connecting the terminals of the semiconductor chip and the terminals of the substrate Wire bonding). The flip chip bonding is also included in the step (S20) of mounting the semiconductor chip on the substrate.

도 2는, 비교례에 관한 전자 부품의 제조 방법을 도시하는 플로우도이다. 도 2에 도시하는 바와 같이, 비교례에 관한 전자 부품의 제조 방법도, 웨이퍼의 개편화 공정(S10A)과, 반도체 칩의 실장 공정(S20A)과, 수지 밀봉 공정(S30A)과, 연마(연삭) 공정(S40A)과, 수지 밀봉품의 개편화 공정(S50A)과, 검사·시험 공정(S60A)을 포함한다. 단, 비교례에서는, 웨이퍼의 개편화 공정(S10A)의 전(前)에 웨이퍼 이면을 연마(연삭)하는 공정(S40A)을 행하고 있다. 이와 같이, 반도체 칩을 기판에 실장하기 전에 그 두께를 줄이는 경우, 그 연마(연삭)시, 웨이퍼의 개편화시, 반도체 칩의 반송시에 갈라짐 또는 이지러짐이 생기기 쉬워지고, 반도체 칩의 수율이 악화한다.2 is a flow chart showing a manufacturing method of an electronic part according to a comparative example. As shown in Fig. 2, the electronic component manufacturing method according to the comparative example also includes a step of wafer separation (S10A), a step of mounting a semiconductor chip (S20A), a resin sealing step (S30A) (Step S40A), a step of separating the resin encapsulated article (step S50A), and a step of inspection and testing (step S60A). However, in the comparative example, the step (S40A) of grinding (grinding) the back surface of the wafer is carried out before the step of polishing the wafer (S10A). As described above, when the thickness of the semiconductor chip is reduced before the semiconductor chip is mounted on the substrate, cracking or seizure is liable to occur at the time of polishing (grinding) It gets worse.

이에 대해, 본 실시의 형태에 관한 전자 부품의 제조 방법에서는, 앞(前)공정(웨이퍼의 제조 공정)에서 제조된 반도체 웨이퍼는, 후공정(조립 공정)에서, 소정의 두께를 유지한 채로 절단되어 반도체 칩이 된다. 반도체 칩은, 회로 기판에 실장된 후, 수지 밀봉된다. 그 후, 수지 밀봉 부분과 반도체 칩이 순차적으로 연삭되어 얇아진다. 이와 같이 함으로써, 반도체 칩의 갈라짐이나 이지러짐을 억제하고, 반도체 칩의 수율을 향상시킬 수 있다.On the other hand, in the method of manufacturing an electronic component according to the present embodiment, the semiconductor wafer produced in the previous step (wafer manufacturing step) is cut in a post-step (assembling step) And becomes a semiconductor chip. The semiconductor chip is mounted on a circuit board and then is resin-sealed. Thereafter, the resin-sealed portion and the semiconductor chip are sequentially ground and thinned. By doing so, it is possible to suppress cracking and peeling of the semiconductor chip, and improve the yield of the semiconductor chip.

도 3은, 본 실시의 형태에 관한 전자 부품의 제조 방법에서의 수지 밀봉 공정(S30)을 행한 상태를 도시하는 도면이다. 도 3에 도시하는 바와 같이, 기판(10)상에 복수의 반도체 칩(20)이 실장되고, 밀봉 수지(30)에 의해 수지 밀봉된다. 밀봉 수지(30)로서는, 예를 들면 에폭시 수지가 사용된다. 각 반도체 칩(20)은, 연산, 제어, 데이터의 기억 등의 기능을 갖는다. 기판(10)상에 실장된 복수의 반도체 칩(20)은, 기판(10)상에 마련된 복수의 기능 요소에 상당한다.Fig. 3 is a view showing a state in which the resin sealing step (S30) is performed in the method of manufacturing an electronic part according to the present embodiment. As shown in Fig. 3, a plurality of semiconductor chips 20 are mounted on a substrate 10, and are resin-sealed with a sealing resin 30. As the sealing resin 30, for example, an epoxy resin is used. Each semiconductor chip 20 has functions such as calculation, control, and data storage. A plurality of semiconductor chips 20 mounted on a substrate 10 correspond to a plurality of functional elements provided on the substrate 10. [

도 4는, 본 실시의 형태에 관한 전자 부품의 제조 방법에서의 연마(연삭) 공정(S40)을 도시하는 도면이다. 도 4에 도시하는 바와 같이, 반도체 칩(20)이 실장된 기판(10)은, 테이블(40)에 흡착된다(화살표(DR40)). 또한, 치구를 이용하고 기판(10)을 테이블(40)에 고정하여도 좋다. 기판(10)의 이면에는 이면 전극으로서의 솔더 볼(10A)이 형성되어 있다. 테이블(40)은, 솔더 볼(10A)을 수납 가능한 오목부(40A)를 갖고 있다. 회전하면서 일정한 이동 속도로 화살표(DR50) 방향으로 이동하는 그라인더(50)에 의해, 밀봉 수지(30) 및 반도체 칩(20)이 연마된다. 반도체 칩(20)에 더하여 밀봉 수지(30)를 연마함에 의해, 반도체 칩(20)의 이면만을 연마하는 경우와 비교하여, 연마하여야 할 면적은 증대하는 것이지만, 반도체 칩(20)을 기판(10)에 실장하기 전에 연마할 필요가 없기 때문에, 반도체 칩(20)에 갈라짐이나 이지러짐이 생기는 것을 억제하고, 수율을 향상시킬 수 있다.Fig. 4 is a diagram showing a polishing (grinding) step (S40) in the method of manufacturing an electronic component according to the present embodiment. As shown in Fig. 4, the substrate 10 on which the semiconductor chip 20 is mounted is attracted to the table 40 (arrow DR40). Further, the substrate 10 may be fixed to the table 40 using a jig. On the back surface of the substrate 10, a solder ball 10A as a back electrode is formed. The table 40 has a concave portion 40A capable of accommodating the solder ball 10A. The sealing resin 30 and the semiconductor chip 20 are polished by the grinder 50 which moves in the direction of the arrow DR50 at a constant moving speed while rotating. The area to be polished is increased as compared with the case where only the back surface of the semiconductor chip 20 is polished by polishing the sealing resin 30 in addition to the semiconductor chip 20. However, The semiconductor chip 20 can be prevented from being cracked or wrinkled, and the yield can be improved.

도 4는, 연마(연삭)하는 공정(S40)으로서, 밀봉 수지(30)의 모든 두께와 반도체 칩(20)의 일부분의 두께를 동시에 연마(연삭)하는 공정을 도시한다. 이 경우에는, 그라인더(50)의 회전수(단위 시간당의 회전수를 말한다. 이하 같다.)가, 경취성(硬脆性)을 갖는 반도체 칩(20)에 의해 제약을 받는다. 연마(연삭)하는 효율을 높이는 것을 목적으로 하여, 밀봉 수지(30)의 모든 두께를 큰 회전수에 의해 연마(연삭)한 후에, 반도체 칩(20)의 일부분의 두께를 작은 회전수에 의해 연마(연삭)하여도 좋다. 밀봉 수지(30)의 모든 두께를 큰 이동 속도에 의해 연마(연삭)한 후에, 반도체 칩(20)의 일부분의 두께를 작은 이동 속도에 의해 연마(연삭)하여도 좋다. 이동 속도는, 테이블(40)과 그라인더(50) 사이의 상대적인 이동의 속도라도 좋다.4 shows a step of polishing (grinding) all the thickness of the sealing resin 30 and the thickness of a part of the semiconductor chip 20 at the same time (grinding). In this case, the number of revolutions of the grinder 50 (the number of revolutions per unit time, the same applies hereinafter) is limited by the semiconductor chip 20 having hardness. The entire thickness of the sealing resin 30 is polished (ground) by a large number of revolutions and then the thickness of a part of the semiconductor chip 20 is polished by a small number of revolutions in order to increase the efficiency of polishing (grinding) (Ground). The entire thickness of the sealing resin 30 may be polished (ground) at a large moving speed and then the thickness of a part of the semiconductor chip 20 may be polished (ground) at a small moving speed. The moving speed may be the speed of relative movement between the table 40 and the grinder 50.

도 5는, 본 실시의 형태에 관한 전자 부품의 제조 방법에서의 절단 공정(S50)을 도시하는 도면이다. 도 5에 도시하는 바와 같이, 회전한 블레이드(60)에 의해 기판(10) 및 밀봉 수지(30)에 칼집(切り入み)을 넣어, 수지 밀봉된 전자 부품을 제품 사이즈에 맞추어서 절단(개편화)한다.5 is a view showing a cutting step (S50) in the method of manufacturing an electronic part according to the present embodiment. As shown in Fig. 5, cuts are made in the substrate 10 and the sealing resin 30 by the rotated blade 60, and the resin-sealed electronic parts are cut to be cut )do.

다음에, 도 6, 도 7을 이용하고, 본 실시의 형태에 관한 전자 부품 제조 장치에 관해 설명한다.Next, an electronic component manufacturing apparatus according to this embodiment will be described with reference to Figs. 6 and 7. Fig.

도 6은, 수지 밀봉 기구와 연삭 기구를 하나의 장치에 조립한 예를 도시하고, 도 7은, 연삭 기구와 절단 기구를 하나의 장치에 조립한 예를 도시한다.Fig. 6 shows an example in which the resin-sealing mechanism and the grinding mechanism are assembled into one apparatus, and Fig. 7 shows an example in which the grinding mechanism and the cutting mechanism are assembled into one apparatus.

도 6의 예에서는, 전자 부품 제조 장치는, 제1 내지 제4 유닛(A1∼A4)을 포함한다. 「반입 유닛」으로서의 제1 유닛(A1)은, 피가공물이 반입되는 반입부(100)와, 피가공물의 반송 기구(150)와, 기판 재치부(200)를 포함한다. 「수지 밀봉 유닛」으로서의 제2 유닛(A2)은, 피가공물을 회전시키는 회전 기구(300)와, 반도체 칩의 수지 밀봉을 행하는 수지 밀봉 기구(400)를 포함한다. 「연삭 유닛」으로서의 제3 유닛(A3)은, 피가공물을 회전시키는 회전 기구(300)와, 피가공물에 연마(연삭)를 행하는 연삭 기구(500)를 포함한다. 「검사·반출 유닛」으로서의 제4 유닛(A4)은, 검사용 테이블(600)과, 피가공물을 반출하기 위한 반출부(700)을 포함한다.In the example of Fig. 6, the electronic component manufacturing apparatus includes first to fourth units A1 to A4. The first unit A1 as the " carry-in unit " includes a carry-in unit 100 in which a workpiece is carried, a carry mechanism 150 of the workpiece, and a substrate placing unit 200. [ The second unit A2 as the " resin sealing unit " includes a rotation mechanism 300 for rotating the workpiece and a resin-sealing mechanism 400 for resin-sealing the semiconductor chip. The third unit A3 as the " grinding unit " includes a rotating mechanism 300 for rotating the workpiece and a grinding machine 500 for grinding (grinding) the workpiece. The fourth unit A4 as the " inspection / unloading unit " includes an inspection table 600 and a carry-out unit 700 for carrying out the workpiece.

도 6에서, 제1 유닛(A1)과 제2 유닛(A2)은 서로 착탈 가능하다. 제2 유닛(A2)과 제3 유닛(A3)은 서로 착탈 가능하다. 제3 유닛(A3)과 제4 유닛(A4)은 서로 착탈 가능하다. 더하여, 동종의 유닛, 예를 들면, 「수지 밀봉 유닛」으로서의 제2 유닛을, 제2 유닛(A2a, A2b, …)과 같이 2개 이상 마련하여도 좋다. 이 경우에는, 제2 유닛(A2a, A2b, …)끼리가 서로 착탈 가능하다. 동종의 유닛으로서, 「연삭 유닛」으로서의 제3 유닛(A3)을 2개 이상 마련하여도 좋다. 이 경우에는, 제3 유닛(A3a, A3b, …)끼리가 서로 착탈 가능하다.In Fig. 6, the first unit A1 and the second unit A2 are detachable from each other. The second unit A2 and the third unit A3 are detachable from each other. The third unit A3 and the fourth unit A4 are detachable from each other. In addition, two or more units of the same type, for example, a "resin sealing unit" may be provided as in the second units (A2a, A2b, ...). In this case, the second units A2a, A2b, ... can be detachable from each other. As the unit of the same type, two or more third units A3 as the " grinding unit " In this case, the third units A3a, A3b, ... can be detachable from each other.

도 7의 예에서는, 전자 부품 제조 장치는, 제1 내지 제4 유닛(B1∼B4)을 포함한다. 「반입 유닛」으로서의 제1 유닛(B1)은, 피가공물이 반입되는 반입부(100)와, 피가공물의 반송 기구(150)와, 기판 재치부(200)를 포함한다. 「연삭 유닛」으로서의 제2 유닛(B2)은, 피가공물을 회전시키는 회전 기구(300)와, 피가공물에 연마(연삭)를 행하는 연삭 기구(500)를 포함한다. 「절단 유닛」으로서의 제3 유닛(B3)은, 피가공물을 회전시키는 회전 기구(300)와, 피가공물을 절단하는 절단 기구(800)를 포함한다. 「검사·반출 유닛」으로서의 제4 유닛(B4)은, 검사용 테이블(600)과, 피가공물을 반출하기 위한 반출부(700)을 포함한다.In the example of Fig. 7, the electronic component manufacturing apparatus includes first to fourth units B1 to B4. The first unit B1 as the " carry-in unit " includes a carry-in unit 100 in which a workpiece is carried, a carry mechanism 150 for the workpiece, and a substrate placing unit 200. [ The second unit B2 as the " grinding unit " includes a rotating mechanism 300 for rotating the workpiece and a grinding machine 500 for grinding (grinding) the workpiece. The third unit B3 as the "cutting unit" includes a rotating mechanism 300 for rotating the workpiece and a cutting mechanism 800 for cutting the workpiece. The fourth unit B4 as the " inspection / unloading unit " includes an inspection table 600 and a carry-out unit 700 for carrying out the workpiece.

도 7에서, 제1 유닛(B1)과 제2 유닛(B2)은 서로 착탈 가능하다. 제2 유닛(B2)과 제3 유닛(B3)은 서로 착탈 가능하다. 제3 유닛(B3)과 제4 유닛(B4)은 서로 착탈 가능하다. 동종의 유닛을 2개 이상 마련하여도 좋음은, 도 6의 예의 경우와 같다. 도 7의 예에서는, 동종의 유닛은, 「연삭 유닛」으로서의 제2 유닛, 「절단 유닛」으로서의 제3 유닛이다.In Fig. 7, the first unit B1 and the second unit B2 are detachable from each other. The second unit B2 and the third unit B3 are detachable from each other. The third unit B3 and the fourth unit B4 are detachable from each other. More than two units of the same type may be provided as in the example of Fig. In the example of Fig. 7, the same type of unit is the second unit as the " grinding unit " and the third unit as the " cutting unit ".

도 8의 예에서, 「연삭 유닛」으로서의 제2 유닛(B2) 전에, 수지 밀봉 유닛(도 6에서의 제2 유닛(A2) 참조)을 마련하여도 좋다. 이 경우에는, 「반입 유닛」으로서의 제1 유닛(B1)과 수지 밀봉 유닛이 서로 착탈 가능하고, 수지 밀봉 유닛과 연삭 유닛이 서로 착탈 가능하다.In the example of Fig. 8, a resin sealing unit (see the second unit A2 in Fig. 6) may be provided before the second unit B2 as the " grinding unit ". In this case, the first unit B1 as the " carry-in unit " and the resin sealing unit can be attached to and detached from each other, and the resin sealing unit and the grinding unit can be detached from each other.

도 6 및 도 7의 예에서는, 「연삭 유닛」으로서의 제3 유닛(A3)(도 6 참조) 또는 제2 유닛(B2)(도 7 참조)의 후에, 적어도 수지 밀봉에 이용한 밀봉 수지의 상면에 마크를 붙이는 마킹 유닛을 마련하여도 좋다. 이 경우에는, 연삭 유닛과 마킹 유닛이 서로 착탈 가능하다.6 and 7, after the third unit A3 (see Fig. 6) or the second unit B2 (see Fig. 7) as the "grinding unit" A marking unit may be provided for marking. In this case, the grinding unit and the marking unit are detachable from each other.

본 실시의 형태에 의하면, 반도체 칩을 밀봉하는 수지의 상면을 연삭하는 연삭 유닛이, 수지 밀봉 유닛, 개편화 유닛이나 마킹 유닛을 포함하는 공통의 장치에 사후적으로 조립되고, 공통의 장치로부터 사후적으로 떼내어진다. 따라서 필요에 응하여, 연삭 유닛이 사후적으로 조립되고, 연삭 유닛이 사후적으로 떼내여지는, 전자 부품 제조 장치를 제공할 수 있다. 더하여, 필요에 응하여, 수지 밀봉 유닛이 사후적으로 증설되고, 수지 밀봉 유닛이 사후적으로 감설되는, 전자 부품 제조 장치를 제공할 수 있다. 따라서, 이들의 전자 부품 제조 장치에 의하면, 전자 부품에 관한 수요의 증감 및 전자 부품의 박육화의 요청에 사후적으로 대응할 수 있다.According to the present embodiment, the grinding unit for grinding the upper surface of the resin sealing the semiconductor chip is posteriorly assembled to a common apparatus including a resin sealing unit, a disengaging unit, and a marking unit, It is removed as enemy. Accordingly, it is possible to provide an electronic component manufacturing apparatus, in which the grinding unit is assembled posteriorly and the grinding unit is posteriorly released, as the need arises. In addition, it is possible to provide an electronic component manufacturing apparatus, in which the resin sealing unit is posteriorly expanded and the resin sealing unit is posteriorly doused, as the need arises. Therefore, with these electronic component manufacturing apparatuses, it is possible to cope with the demand for the increase and decrease of the demand for the electronic components and the demand for the thinning of the electronic components.

또한, 상기의 변형례로서, 예를 들면, 수지 밀봉 기구와 연삭 기구와 절단 기구를 하나의 장치에 조립하여도 좋다.As a modification of the above, for example, the resin-sealing mechanism, the grinding mechanism, and the cutting mechanism may be assembled into a single apparatus.

도 8A, 도 8B는, 상술한 전자 부품 제조 장치에 의해 가공되는 피가공물로서의 전자 부품의 단면도이다. 도 8A에 도시하는 바와 같이, 기판(10)상에 반도체 칩(20)이 와이어 본딩된 전자 부품이라도 좋고, 도 8B에 도시하는 바와 같이, 기판(10)상에 반도체 칩(20)이 칩 실장된 전자 부품이라도 좋다.8A and 8B are cross-sectional views of an electronic component as a workpiece processed by the above-described electronic component manufacturing apparatus. 8A, an electronic component in which a semiconductor chip 20 is wire-bonded on a substrate 10 may be used. As shown in Fig. 8B, a semiconductor chip 20 is mounted on a substrate 10, May be used.

도 8A의 구조의 경우, 연삭 범위는 와이어(20A)보다도 상방으로 할 필요가 있기 때문에, 예를 들면 도면 중 「A」선보다도 상방이 된다. 이 경우, 반도체 칩(20)은 노출하지 않지만, 반도체 칩(20)상에 탑재한 냉각판 등이 노출하는 경우가 있다. 연삭 후에서는, 밀봉 수지(30)의 상면에서 연속한 연마흔(硏磨痕)이 형성된다.In the case of the structure of Fig. 8A, since the grinding range needs to be higher than the wire 20A, it is also higher than the " A " In this case, although the semiconductor chip 20 is not exposed, a cooling plate or the like mounted on the semiconductor chip 20 may be exposed. After grinding, continuous streaks are formed on the upper surface of the sealing resin 30.

도 8B의 구조의 경우, 반도체 칩(20)의 하방에는 언더필(20B)이 마련된다. 이 구조의 경우, 연삭 범위를 도면 중 「B」보다도 상방으로 하여, 밀봉 수지(30)와 함께 반도체 칩(20)의 이면을 연삭하는 것도 가능하다. 이에 의해, 밀봉 수지(30)에서 반도체 칩(20)의 이면이 노출한다. 또한, 연삭 후에서는, 밀봉 수지(30)의 상면과 반도체 칩(20)의 상면에 걸쳐서 연속한 연마흔이 형성된다. 도 8B의 구조를 적용한 전자 부품으로서, 반도체 소자를 포함한 전자 부품 외에, 예를 들면 MEMS 등을 들 수 있다.In the case of the structure of Fig. 8B, an underfill 20B is provided under the semiconductor chip 20. In the case of this structure, it is also possible to grind the back surface of the semiconductor chip 20 together with the sealing resin 30 with the grinding range being higher than "B" in the figure. As a result, the back surface of the semiconductor chip 20 is exposed in the sealing resin 30. Further, after grinding, a continuous fissure is formed over the upper surface of the sealing resin 30 and the upper surface of the semiconductor chip 20. As an electronic part to which the structure of Fig. 8B is applied, in addition to electronic parts including semiconductor elements, for example, MEMS and the like can be given.

도 8B에서, 언더필(20B)만을 밀봉 수지로서 마련하여도 좋다. 이 경우에는, 반도체 칩의 상면에서 연속한 연마흔이 형성된다.In Fig. 8B, only the underfill 20B may be provided as a sealing resin. In this case, continuous fringes are formed on the upper surface of the semiconductor chip.

하나의 전자 부품에 복수의 반도체 칩(20)이 포함되어 있어도 좋다. 예를 들면, 하나의 전자 부품에 포함되는 복수의 반도체 칩(20)이 적층되어 있어도 좋다. 이 경우에는, 최상단의 반도체 칩(20)상의 밀봉 수지(30)가 연마된다. 얻어진 전자 부품은, 스택형의 전자 부품이 된다.A plurality of semiconductor chips 20 may be included in one electronic component. For example, a plurality of semiconductor chips 20 included in one electronic component may be stacked. In this case, the sealing resin 30 on the uppermost semiconductor chip 20 is polished. The obtained electronic part becomes a stacked electronic part.

PoP(Package on Package)형의 전자 부품에서는, 최상단의 반도체 칩(20)상의 밀봉 수지(30)가 연마된다. 최상단의 반도체 칩(20)이 플립 칩인 경우에는, 최상단의 반도체 칩(20)상의 밀봉 수지(30)와 최상단의 반도체 칩(20)이 연마된다.In a PoP (Package on Package) type electronic component, the sealing resin 30 on the uppermost semiconductor chip 20 is polished. When the uppermost semiconductor chip 20 is a flip chip, the sealing resin 30 on the uppermost semiconductor chip 20 and the uppermost semiconductor chip 20 are polished.

1개의 전자 부품에 포함되는 복수의 칩에 반도체 칩 이외의 칩이 포함되어 있어도 좋다. 예를 들면, 도 4에 도시된 복수의 칩이, 제어용 IC, 파워계 디바이스, 수동(受動) 소자 등이라도 좋다. 이 경우에는, 복수의 칩에서의 두께 등의 치수, 단자수 등이 다르다. 도 4에 도시된 연삭 공정이 완료된 후의 부품이 하나의 전자 부품(례 : 파워 제어용의 전자 모듈)에 상당하는 경우가 있다.Chips other than semiconductor chips may be included in a plurality of chips included in one electronic component. For example, the plurality of chips shown in Fig. 4 may be a control IC, a power system device, a passive element, or the like. In this case, dimensions such as thickness in a plurality of chips, the number of terminals and the like are different. There is a case where the part after the grinding process shown in Fig. 4 is completed corresponds to one electronic part (for example, an electronic module for power control).

도 8A의 구조 및 도 8B의 구조의 경우의 어느 경우에서도, 연속한 연마흔은, 평행하게 복수개 나열한 연속하는 미세홈에 의해 구성된다. 환언하면, 전자 부품의 상면에 모두 미세한 능선부(尾根部)와 골짜기부(谷部)가 평행하게 복수개 나열하여 형성된다. 연마의 방법에 따라서는, 모두 미세한 오목부와 볼록부가 복수개 나열하여 형성된다. 본 출원 서류에서는, 「홈(溝)」이라한 문구는 「오목부」를 포함하는 것으로 한다.In both the case of the structure of Fig. 8A and the case of the structure of Fig. 8B, the continuous fringes are constituted by a plurality of continuous fine grooves arranged in parallel. In other words, a plurality of fine ridge portions and valley portions are formed in parallel on the upper surface of the electronic component in parallel. Depending on the polishing method, a plurality of fine concave portions and convex portions are formed in a line. In the present application document, the phrase "groove" includes "concave portion".

복수개 나열하여 형성된 미세홈 또는 복수개 나열하여 형성된 오목부와 볼록부에 의해, 밀봉 수지의 상면(上面)에서의 표면적, 반도체 칩의 상면에서의 표면적, 또는, 밀봉 수지의 상면과 반도체 칩의 상면에 둘 수 있는 표면적이 증가한다. 따라서 첫번째로, 밀봉 수지의 상면에서의 방열성과 반도체 칩의 상면에서의 방열성이 향상한다. 두번째로, 적어도 반도체 칩의 상면에 방열판을 부착한 경우에 있어서, 반도체 칩의 상면과 방열판의 하면 사이의 밀착성 및 방열성이 향상한다. 세번째로, 날인에 의해 전자 부품에 마킹하는 경우에 있어서, 잉크와 밀봉 수지 또는 반도체 칩과 사이의 밀착성이 향상한다. 네번째로, 프린트 기판 등에 전자 부품을 마운트하는 공정에서, 전자 부품을 위치 결정하기 위한 화상 인식이 반사광에 의해 방해되는 것이 억제된다.The surface area on the upper surface of the encapsulating resin, the surface area on the upper surface of the semiconductor chip, or the upper surface of the encapsulating resin and the upper surface of the semiconductor chip can be reduced by the plurality of concave portions and the convex portions, The surface area that can be placed increases. Therefore, first, heat dissipation from the upper surface of the sealing resin and heat dissipation from the upper surface of the semiconductor chip are improved. Secondly, in the case of attaching the heat sink to the upper surface of the semiconductor chip, the adhesion between the upper surface of the semiconductor chip and the lower surface of the heat sink and the heat dissipation property are improved. Thirdly, in the case of marking an electronic component by stamping, the adhesion between the ink and the sealing resin or the semiconductor chip is improved. Fourth, in the process of mounting electronic components on a printed circuit board or the like, image recognition for positioning the electronic components is suppressed from being disturbed by reflected light.

도 9는, 본 실시의 형태에 관한 전자 부품의 제조 방법의 변형례의 한 공정을 도시하는 단면도이다. 도 9의 변형례에서는, 연삭 공정 전에 밀봉 수지(30)에 홈(30A)(30A1, 30A2)을 형성하고 있다. 수지 밀봉한 후의 성형완료 기판은, 수지와 기판과의 열팽창 계수의 차이로부터 휘어짐이 생기는 경우가 있는데, 홈(30A)을 형성함에 의해, 상기한 휘어짐을 저감시킬 수 있다. 단, 홈(30A)은 연삭 라인(C)보다도 얕게 형성한다.9 is a cross-sectional view showing a step of a modification of the method of manufacturing an electronic part according to the embodiment. In the modification of Fig. 9, the grooves 30A (30A1, 30A2) are formed in the sealing resin 30 before the grinding process. In the formed substrate after resin sealing, warpage may occur due to a difference in thermal expansion coefficient between the resin and the substrate. By forming the groove 30A, the above warpage can be reduced. However, the groove 30A is shallower than the grinding line C.

또한, 홈(30A)의 형성 공정은, 예를 들면 수지 밀봉 후에 홈(30A)을 절단 기구에서 형성하고, 연삭 기구로 수지면을 연삭하고, 재차 절단 기구에서 완전하게 절단하는 등, 복수의 공정의 사이에 꾸며넣을 수 있다. 이에 의해, 피가공물의 반송시간을 저감할 수 있다.In the step of forming the groove 30A, the grooves 30A are formed in the cutting mechanism after resin sealing, the resin surface is ground with the grinding mechanism, and the grooves are completely cut by the cutting mechanism again. You can decorate between. Thus, the conveyance time of the workpiece can be reduced.

홈(30A)의 배치는, 도 10에 도시하는 것이라도 좋고, 도 11에 도시하는 것이라도 좋다. 도 10, 도 11에 도시하는 홈형상은 예시이고 임의로 변경 가능하다.The arrangement of the grooves 30A may be as shown in Fig. 10 or as shown in Fig. The groove shape shown in Figs. 10 and 11 is an example and can be arbitrarily changed.

그런데, 도 8A, 도 8B에서는, 복수의 반도체 칩(20)이 각각 갖는 단자와 기판(10)이 갖는 단자를 전기적으로 접속하는 공정으로서, 와이어 본딩 및 플립 칩 실장의 예를 나타냈다. 기판(10)의 상면에 반도체 칩(20)을 실장하는 방법은 임의이고, 전자 부품의 품종은 도 8A, 도 8B의 예로 한정되지 않는다.8A and 8B show examples of wire bonding and flip chip mounting as a process of electrically connecting the terminals of the plurality of semiconductor chips 20 to the terminals of the substrate 10, respectively. The method of mounting the semiconductor chip 20 on the upper surface of the substrate 10 is arbitrary, and the types of the electronic parts are not limited to the examples shown in Figs. 8A and 8B.

또한, 도 3∼도 5에 도시하는 제조 공정은, 발명을 개략적으로 설명하기 위한 한 예에 지나지 않는다. 예를 들면, 상술한 공정 외에, 수지 밀봉 후의 애프터 큐어 공정이나 마킹 공정 등이 존재한다. 본 발명은, 전자 부품의 품종에 상응하는 제조 공정을 적절히 채용하는 것이고, 상술한 제조 공정에 관한 것으로 한정되지 않는다.The manufacturing process shown in Figs. 3 to 5 is merely an example for explaining the outline of the invention. For example, in addition to the above-mentioned processes, there are an after-curing process after the resin sealing, a marking process, and the like. The present invention suitably employs a manufacturing process corresponding to the type of the electronic component, and is not limited to the above-described manufacturing process.

또한, 반도체 칩(20)과 밀봉 수지(30)는 반드시는 일괄하여 연삭되지 않는다. 제조품종에 따라서는, 반도체 칩(20)만 또는 밀봉 수지(30)만이 연삭되는 것도 있다. 반도체 칩(20)만을 연삭하는 경우는, 예를 들면, 플립 칩 실장된 반도체 칩(20)을 대상으로 언더필(반도체 칩(20)과 기판(10) 사이에 수지를 충전시키는 것)을 행하는 후, 반도체 칩(20)을 연삭 가능하다.In addition, the semiconductor chip 20 and the sealing resin 30 are not always collectively ground. Depending on the type of the manufactured product, only the semiconductor chip 20 or the sealing resin 30 is ground. In the case of grinding only the semiconductor chip 20, for example, after underfill (filling resin between the semiconductor chip 20 and the substrate 10) is performed on the semiconductor chip 20 in which the flip chip is mounted , The semiconductor chip 20 can be ground.

본 발명에 관한 전자 부품의 제조 공정의 순서는, 제조 품종에 따라 적절히 변경된다. 본 실시의 형태에서는, 수지 밀봉 기구 또는 절단 기구와 연삭 기구를 하나의 장치에 조립한(빌드인한) 예를 나타냈지만, 연삭 기구와 조합시키는 공정은 제조품종에 응하여 적절히 변경 가능하다.The order of the manufacturing process of the electronic component according to the present invention is appropriately changed depending on the type of the production. In the present embodiment, an example is shown in which the resin-sealing mechanism or the cutting mechanism and the grinding mechanism are assembled (built) into one device. However, the process of combining with the grinding mechanism can be appropriately changed depending on the type of the manufacturing product.

본 실시의 형태에 관한 전자 부품의 제조 방법에 의하면, 반도체 칩(20)을 기판(10)에 실장한 후에, 밀봉 수지(30)의 두께 또는 반도체 칩(20)의 두께 중 적어도 일방을 줄이는 연삭 공정을 행한다. 이에 의해, 반도체 칩(20)을 기판(10)에 실장하기 전에 반도체 웨이퍼를 연삭하는 공정을 생략하는 것이 가능해진다. 이 결과, 반도체 칩(20)에 갈라짐이나 이지러짐이 생기는 것을 억제하여, 수율을 향상시킬 수 있다. 반도체 웨이퍼를 개편화하기 전에 반도체 웨이퍼를 연삭하는 공정을 남겨 두는 경우에도, 반도체 웨이퍼를 연삭하는 양(두께)을 저감할 수 있다. 따라서 첫번째로, 반도체 웨이퍼의 두께를 반송시 등에 있어서 다루기 쉬운 두께로 함에 의해, 수율을 향상시킬 수 있다. 두번째로, 반도체 웨이퍼를 연삭하는 공수를 저감할 수 있다.According to the electronic component manufacturing method of the present embodiment, after the semiconductor chip 20 is mounted on the substrate 10, the surface of the semiconductor chip 20 is polished by grinding to reduce at least one of the thickness of the sealing resin 30 and the thickness of the semiconductor chip 20. [ . This makes it possible to omit the step of grinding the semiconductor wafer before mounting the semiconductor chip 20 on the substrate 10. [ As a result, it is possible to suppress the occurrence of cracking or ridging of the semiconductor chip 20, thereby improving the yield. Even when the step of grinding the semiconductor wafer before leaving the semiconductor wafer is left, the amount (thickness) of grinding the semiconductor wafer can be reduced. Therefore, first, the yield of the semiconductor wafer can be improved by making the thickness of the semiconductor wafer easy to handle during transportation and the like. Secondly, it is possible to reduce the amount of air grinding for semiconductor wafers.

또한, 반도체 칩(20)을 밀봉하는 밀봉 수지(30)의 상면을 연삭하는 연삭 기구(500)를 전후의 공정을 실시하는 기구에 조립함에 의해, 전자 부품의 제조 공장에서 점유 면적이 저감되고, 공장 바닥(床) 면적에 여유가 생긴다.Further, by assembling the grinding mechanism 500 for grinding the upper surface of the sealing resin 30 that seals the semiconductor chip 20 to a mechanism for performing the front and back processes, the occupied area in the manufacturing factory of the electronic component is reduced, There is room in the factory floor area.

본 발명에 관한 전자 부품은, 반도체 칩을 포함한` 전자 부품으로 한정되지 않는다. 전자 부품의 제1의 예로서, 표면 탄성파 필터를 들 수 있다. 압전 기능을 갖는(압전 효과를 이루는) 기판의 1면을 복수의 영역으로 구분하고, 서로 대향한 즐치형상(櫛齒狀)의 금속 전극을 각 영역에 형성한다. 기판의 1면을 수지 밀봉하고, 밀봉 수지의 상면을 연마하고, 기판을 각 영역에 개편화한다. 복수의 영역에 각각 상당하는 복수의 표면 탄성파 필터를 제조할 수 있다. 이 경우에는, 각 영역에서의 즐치형상의 금속 전극이, 표면 탄성파 필터로서 기능하는 기능 요소에 상당한다.The electronic component according to the present invention is not limited to an electronic component including a semiconductor chip. As a first example of the electronic component, there is a surface acoustic wave filter. One surface of a substrate having a piezoelectric function (which forms a piezoelectric effect) is divided into a plurality of regions, and metal electrodes of comb-like shapes opposed to each other are formed in each region. One surface of the substrate is resin-sealed, the upper surface of the sealing resin is polished, and the substrate is divided into individual regions. A plurality of surface acoustic wave filters each corresponding to a plurality of regions can be manufactured. In this case, the metal electrodes in the Gulch shape in each region correspond to functional elements functioning as a surface acoustic wave filter.

전자 부품의 제1의 예로서, 마이크로 미러 어레이를 들 수 있다. 실리콘, 유리, 세라믹스 등으로 이루어지는 기판의 1면을 복수의 영역으로 구분한다. 기판의 1면에, 증착, 스퍼터링 등에 의해 금속 박막을 형성한다. 그 금속 박막상에, 포토 리소그래피, 전주(電鑄) 등의 공정을 조합시킴에 의해, 미소한 복수의 주상(柱狀) 금속을 형성한다. 기판의 1면을 수지 밀봉한 후에, 밀봉 수지의 상면을 연마하여 복수의 주상 금속의 단면(斷面)을 경면형상(鏡面狀)으로 노출시킨다. 그 후에 기판을 각 영역에 개편화한다. 주상 금속의 노출면에 의해 레이저광 등의 광을 반사한다. 복수의 영역에 각각 상당하는 복수의 마이크로 미러 어레이를 제조할 수 있다. 이 경우에는, 각 영역에서의 복수의 주상 금속이, 마이크로 미러 어레이로서 기능하는 기능 요소에 상당한다. 복수의 주상 금속끼리의 사이에서의 기판을, 에칭 등에 의해 적당한 두께만큼 제거하여도 좋다.As a first example of the electronic component, there is a micro mirror array. One surface of a substrate made of silicon, glass, ceramics or the like is divided into a plurality of regions. A metal thin film is formed on one surface of the substrate by vapor deposition, sputtering or the like. A plurality of small columnar metals are formed on the metal thin film by combining processes such as photolithography and electromagnetism. After one surface of the substrate is resin-sealed, the upper surface of the sealing resin is polished to expose a plurality of pillar-shaped metal surfaces in a mirror-like shape. Subsequently, the substrate is divided into individual regions. And reflects light such as laser light by the exposed surface of the pillar-shaped metal. A plurality of micromirror arrays each corresponding to a plurality of regions can be manufactured. In this case, a plurality of pillar-shaped metals in each region correspond to functional elements functioning as a micromirror array. The substrate between the plurality of pillar-shaped metals may be removed by an appropriate thickness by etching or the like.

이상, 본 발명의 실시의 형태에 관해 설명하였지만, 금회 개시된 실시의 형태는 모든 점에서 예시이고 제한적인 것이 아니다고 생각되어야 할 것이다. 본 발명의 범위는 청구의 범위에 의해 나타나고, 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.While the embodiments of the present invention have been described above, it should be understood that the embodiments disclosed herein are illustrative and non-restrictive in all respects. It is intended that the scope of the invention be indicated by the appended claims and that all changes which come within the meaning and range of equivalency of the claims are intended to be embraced therein.

10 : 기판
10A : 솔더 볼
20 : 반도체 칩
20A : 와이어
20B : 언더필
30 : 밀봉 수지
30A, 30A1, 30A2 : 홈부
40 : 테이블
40A : 오목부
50 : 그라인더
60 : 블레이드
100 : 반입부
150 : 반송 기구
200 : 기판 재치부
300 : 회전 기구
400 : 수지 밀봉 기구
500 : 연삭 기구
600 : 검사용 테이블
700 : 반출부
800 : 절단 기구10: substrate
10A: Solder ball
20: semiconductor chip
20A: wire
20B: underfill
30: Sealing resin
30A, 30A1, 30A2:
40: Table
40A:
50: Grinder
60: blade
100:
150:
200:
300: rotation mechanism
400: resin sealing mechanism
500: Grinding tool
600: Inspection table
700:
800: Cutting mechanism

Claims (14)

복수의 기능 요소를 기판에 마련하는 공정과,
상기 기판에 형성된 상기 복수의 기능 요소를 수지 밀봉하는 공정과,
상기 수지 밀봉에 사용한 수지의 상면을 연삭하여 상기 수지의 두께를 줄이는 공정을 구비한 것을 특징으로 하는 전자 부품의 제조 방법.A step of providing a plurality of functional elements on a substrate,
A step of resin-sealing the plurality of functional elements formed on the substrate;
And a step of grinding the upper surface of the resin used for the resin sealing to reduce the thickness of the resin. 복수의 반도체 칩을 기판에 실장하는 공정과,
상기 기판에 실장된 상기 복수의 반도체 칩을 수지 밀봉하는 공정과,
상기 수지 밀봉에 사용한 수지의 상면을 연삭하여 상기 수지의 두께를 줄이는 공정을 구비한 것을 특징으로 하는 전자 부품의 제조 방법.A step of mounting a plurality of semiconductor chips on a substrate,
A step of resin-sealing the plurality of semiconductor chips mounted on the substrate;
And a step of grinding the upper surface of the resin used for the resin sealing to reduce the thickness of the resin. 제2항에 있어서,
상기 반도체 칩은 플립 칩 본딩에 의해 상기 기판에 실장되고,
상기 반도체 칩이 노출하도록 상기 수지의 상면이 연삭되는 것을 특징으로 하는 전자 부품의 제조 방법.3. The method of claim 2,
Wherein the semiconductor chip is mounted on the substrate by flip chip bonding,
And the upper surface of the resin is ground so that the semiconductor chip is exposed. 제3항에 있어서,
상기 수지의 상면과 상기 반도체 칩의 상면을 연삭함에 의해 상기 수지의 두께와 상기 반도체 칩의 두께를 줄이는 공정을 구비한 것을 특징으로 하는 전자 부품의 제조 방법.The method of claim 3,
And a step of grinding the upper surface of the resin and the upper surface of the semiconductor chip to reduce the thickness of the resin and the thickness of the semiconductor chip. 복수의 반도체 칩을 기판에 실장하는 공정과,
상기 반도체 칩의 상면을 연삭하여 상기 반도체 칩의 두께를 줄이는 공정을 구비한 것을 특징으로 하는 전자 부품의 제조 방법.A step of mounting a plurality of semiconductor chips on a substrate,
And grinding the upper surface of the semiconductor chip to reduce the thickness of the semiconductor chip. 제1의 기능을 갖는 제1의 특정 기구와,
기판상에 마련된 복수의 기능 요소를 밀봉하는 수지의 상면을 연삭하는 연삭 기구를 구비하고,
상기 제1의 기능은, 상기 기판상에 마련된 상기 복수의 기능 요소를 수지 밀봉하는 기능인 것을 특징으로 하는 전자 부품 제조 장치.A first specific mechanism having a first function,
And a grinding mechanism for grinding the upper surface of the resin sealing the plurality of functional elements provided on the substrate,
Wherein the first function is a function of resin-sealing the plurality of functional elements provided on the substrate. 기판상에 마련된 복수의 기능 요소를 밀봉하는 수지의 상면을 연삭하는 연삭 기구와,
제2의 기능을 갖는 제2의 특정 기구를 구비하고,
상기 제2의 기능은, 상기 기판 및 상기 수지를 절단하여 개편화된 전자 부품을 제작하는 기능인 것을 특징으로 하는 전자 부품 제조 장치.A grinding mechanism for grinding the upper surface of the resin sealing the plurality of functional elements provided on the substrate,
And a second specific mechanism having a second function,
Wherein the second function is a function of manufacturing an electronic part that is separated by cutting the substrate and the resin. 제1의 기능을 갖는 제1의 특정 기구와,
기판상에 마련된 복수의 기능 요소를 밀봉하는 수지의 상면을 연삭하는 연삭 기구와,
제2의 기능을 갖는 제2의 특정 기구를 구비하고,
상기 제1의 기능은, 상기 기판상에 마련된 상기 복수의 기능 요소를 수지 밀봉하는 기능이고,
상기 제2의 기능은, 상기 기판 및 상기 수지를 절단하여 개편화된 전자 부품을 제작하는 기능인 것을 특징으로 하는 전자 부품 제조 장치.A first specific mechanism having a first function,
A grinding mechanism for grinding the upper surface of the resin sealing the plurality of functional elements provided on the substrate,
And a second specific mechanism having a second function,
Wherein the first function is a function of resin-sealing the plurality of functional elements provided on the substrate,
Wherein the second function is a function of manufacturing an electronic part that is separated by cutting the substrate and the resin. 기판상에 마련된 복수의 기능 요소를 밀봉하는 수지의 상면을 연삭하는 연삭 기구와,
제3의 기능을 갖는 제3의 특정 기구를 구비하고,
상기 제3의 기능은, 적어도 상기 수지의 상면에 마크를 붙이는 기능인 것을 특징으로 하는 전자 부품 제조 장치.A grinding mechanism for grinding the upper surface of the resin sealing the plurality of functional elements provided on the substrate,
And a third specific mechanism having a third function,
Wherein the third function is a function of attaching a mark to at least an upper surface of the resin. 제6항 내지 제9항 중 어느 한 항에 있어서,
상기 제1 내지 제3의 특정 기구와 상기 연삭 기구는 서로 착탈 가능한 것을 특징으로 하는 전자 부품 제조 장치.10. The method according to any one of claims 6 to 9,
Wherein the first to third specific mechanisms and the grinding mechanism are detachable from each other. 기판과,
상기 기판상에 마련된 복수의 기능 요소와,
상기 복수의 기능 요소를 밀봉하는 밀봉 수지와,
상기 밀봉 수지의 상면에서 연속하는 홈을 구비한 것을 특징으로 하는 전자 부품.A substrate;
A plurality of functional elements provided on the substrate,
A sealing resin sealing the plurality of functional elements,
And a continuous groove is formed in the upper surface of the sealing resin. 기판과,
상기 기판상에 마련된 복수의 기능 요소와,
상기 복수의 기능 요소의 상면을 노출시키면서 상기 복수의 기능 요소를 밀봉하는 밀봉 수지와,
상기 밀봉 수지의 상면과 상기 복수의 기능 요소의 상면에 걸쳐서 연속하는 홈을 구비한 것을 특징으로 하는 전자 부품.A substrate;
A plurality of functional elements provided on the substrate,
A sealing resin for sealing the plurality of functional elements while exposing an upper surface of the plurality of functional elements,
And an upper surface of the sealing resin and a groove continuing to the upper surface of the plurality of functional elements. 기판과,
상기 기판상에 실장된 반도체 칩과,
상기 반도체 칩을 밀봉하는 밀봉 수지와,
상기 밀봉 수지의 상면에서 연속하는 홈을 구비한 것을 특징으로 하는 전자 부품.A substrate;
A semiconductor chip mounted on the substrate;
A sealing resin sealing the semiconductor chip;
And a continuous groove is formed in the upper surface of the sealing resin. 기판과,
상기 기판상에 실장된 반도체 칩과,
상기 반도체 칩의 상면을 노출시키면서 상기 반도체 칩을 밀봉하는 밀봉 수지와,
상기 밀봉 수지의 상면과 상기 반도체 칩의 상면에 걸쳐서 연속하는 홈을 구비한 것을 특징으로 하는 전자 부품.A substrate;
A semiconductor chip mounted on the substrate ;
A sealing resin that seals the semiconductor chip while exposing an upper surface of the semiconductor chip;
And a groove continuous from the upper surface of the sealing resin and the upper surface of the semiconductor chip.
KR1020187017784A 2015-12-18 2016-08-09 Electronic component and its manufacturing method and electronic component manufacturing apparatus KR102261309B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-247561 2015-12-18
JP2015247561A JP6482454B2 (en) 2015-12-18 2015-12-18 Electronic component manufacturing method and electronic component manufacturing apparatus
PCT/JP2016/073389 WO2017104169A1 (en) 2015-12-18 2016-08-09 Electronic component, method for manufacturing same, and electronic component manufacturing device

Publications (2)

Publication Number Publication Date
KR20180095829A true KR20180095829A (en) 2018-08-28
KR102261309B1 KR102261309B1 (en) 2021-06-07

Family

ID=59055971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187017784A KR102261309B1 (en) 2015-12-18 2016-08-09 Electronic component and its manufacturing method and electronic component manufacturing apparatus

Country Status (5)

Country Link
JP (1) JP6482454B2 (en)
KR (1) KR102261309B1 (en)
CN (1) CN108431933B (en)
TW (1) TW201724391A (en)
WO (1) WO2017104169A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019012714A (en) * 2017-06-29 2019-01-24 株式会社ディスコ Manufacturing method of semiconductor package
JP6609674B1 (en) * 2018-07-11 2019-11-20 浜松ホトニクス株式会社 Photodetection device and method for manufacturing photodetection device
JP6994279B1 (en) * 2021-05-12 2022-01-14 ハイソル株式会社 Polishing method and semiconductor chip holding structure for polishing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04297056A (en) 1991-03-08 1992-10-21 Sony Corp Manufacture of semiconductor device
JP2001057404A (en) * 1999-06-07 2001-02-27 Rohm Co Ltd Semiconductor device and manufacture thereof
JP2002305266A (en) * 2001-04-06 2002-10-18 Hitachi Ltd Manufacturing method of semiconductor device
JP2003152005A (en) * 2001-11-19 2003-05-23 Towa Corp Resin sealing molding device of semiconductor element

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS552112U (en) * 1978-06-21 1980-01-09
JPH06120295A (en) * 1992-10-02 1994-04-28 Mitsubishi Electric Corp Semiconductor device
JP4803855B2 (en) * 1999-02-09 2011-10-26 三洋電機株式会社 Manufacturing method of semiconductor device
DE10106346B4 (en) * 2001-02-09 2007-03-01 Infineon Technologies Ag Electronic component
JP4859814B2 (en) * 2007-11-06 2012-01-25 株式会社東京精密 Wafer processing equipment
JP5192790B2 (en) * 2007-11-28 2013-05-08 Ｔｏｗａ株式会社 Substrate cutting method and apparatus
JP3142888U (en) * 2008-03-28 2008-07-03 幸三 松井 Putter club
JP2010073803A (en) * 2008-09-17 2010-04-02 Nec Electronics Corp Manufacturing method for semiconductor device
TW201032300A (en) * 2009-02-27 2010-09-01 Advanced Semiconductor Eng Chip scale package and method of fabricating the same
JP2011222706A (en) * 2010-04-08 2011-11-04 Canon Inc Semiconductor package
US9318404B2 (en) * 2013-02-05 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming stress relieving vias for improved fan-out WLCSP package
JP2014165324A (en) * 2013-02-25 2014-09-08 Disco Abrasive Syst Ltd Method of working package substrate
US9252092B2 (en) * 2013-07-24 2016-02-02 Stats Chippac, Ltd. Semiconductor device and method of forming through mold hole with alignment and dimension control
JP6235391B2 (en) * 2014-03-27 2017-11-22 Ｔｏｗａ株式会社 Inspection jig, cutting device, and cutting method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04297056A (en) 1991-03-08 1992-10-21 Sony Corp Manufacture of semiconductor device
JP2001057404A (en) * 1999-06-07 2001-02-27 Rohm Co Ltd Semiconductor device and manufacture thereof
JP2002305266A (en) * 2001-04-06 2002-10-18 Hitachi Ltd Manufacturing method of semiconductor device
JP2003152005A (en) * 2001-11-19 2003-05-23 Towa Corp Resin sealing molding device of semiconductor element

Also Published As

Publication number Publication date
TW201724391A (en) 2017-07-01
JP2017112317A (en) 2017-06-22
CN108431933B (en) 2021-07-13
KR102261309B1 (en) 2021-06-07
WO2017104169A1 (en) 2017-06-22
CN108431933A (en) 2018-08-21
JP6482454B2 (en) 2019-03-13

Similar Documents

Publication Publication Date Title
CN103872028B (en) The method of semiconductor assemblies, stacked semiconductor devices and manufacture semiconductor assemblies and stacked semiconductor devices
JP4856328B2 (en) Manufacturing method of semiconductor device
US10763185B2 (en) Packaged semiconductor components having substantially rigid support members
US7833881B2 (en) Methods for fabricating semiconductor components and packaged semiconductor components
US10224254B2 (en) Package process method including disposing a die within a recess of a one-piece material
US20050280164A1 (en) Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
KR20180095829A (en) ELECTRONIC COMPONENTS AND METHOD FOR MANUFACTURING THE SAME
US20180374717A1 (en) Semiconductor package and method of forming the same
CN106531638B (en) Semiconductor device including stacked semiconductor bare chip and method of manufacturing the same
US7592236B2 (en) Method for applying a structure of joining material to the back surfaces of semiconductor chips
US10304716B1 (en) Package structure and manufacturing method thereof
US7208346B2 (en) Methods of forming interposers on surfaces of dies of a wafer
CN105261568A (en) Method for manufacturing interposer substrate
US20050126686A1 (en) Combination back grind tape and underfill for flip chips
US20090189255A1 (en) Wafer having heat dissipation structure and method of fabricating the same
US7479455B2 (en) Method for manufacturing semiconductor wafer
US20120119390A1 (en) Semiconductor structure and a method of manufacturing a semiconductor structure
GB2611475A (en) Semiconductor device module and method for manufacturing same
TWI821085B (en) Interposer manufacturing method for electronic components
JP2009038300A (en) Method for manufacturing semiconductor package
JP2023090298A (en) Method for manufacturing device package
CN116435295A (en) Method and apparatus for supporting large dies in semiconductor devices using epoxy-based or ink-based spacers
CN113782497A (en) Separation method and assembly for chip processing on wafer
KR101204743B1 (en) Method of manufacturing a semiconductor package
CN116544122A (en) Semiconductor structure and manufacturing method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant