KR20180091985A - 화소 및 이를 포함하는 표시 장치 - Google Patents

화소 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20180091985A
KR20180091985A KR1020170016283A KR20170016283A KR20180091985A KR 20180091985 A KR20180091985 A KR 20180091985A KR 1020170016283 A KR1020170016283 A KR 1020170016283A KR 20170016283 A KR20170016283 A KR 20170016283A KR 20180091985 A KR20180091985 A KR 20180091985A
Authority
KR
South Korea
Prior art keywords
transistor
voltage level
initialization
power source
node
Prior art date
Application number
KR1020170016283A
Other languages
English (en)
Other versions
KR102575662B1 (ko
Inventor
박준현
서영완
이안수
정보용
조강문
채종철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170016283A priority Critical patent/KR102575662B1/ko
Priority to US15/862,944 priority patent/US10540927B2/en
Priority to CN201810105745.2A priority patent/CN108399886B/zh
Publication of KR20180091985A publication Critical patent/KR20180091985A/ko
Priority to US16/734,709 priority patent/US11030952B2/en
Priority to US17/313,471 priority patent/US11328667B2/en
Priority to KR1020230116390A priority patent/KR20230131808A/ko
Application granted granted Critical
Publication of KR102575662B1 publication Critical patent/KR102575662B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Abstract

표시 장치는 화소를 포함하는 표시 패널 및 표시 패널을 구동하는 패널 구동부를 포함한다. 화소는 제1 노드와 제2 노드 사이에 결합되고, 게이트 전극으로 스캔 신호를 수신하는 제1 트랜지스터, 제1 트랜지스터와 직렬 연결되어 제2 노드와 제3 노드 사이에 결합되고, 게이트 전극으로 2개의 초기화 전압 레벨들로 가변하는 초기화 전원을 수신하는 제2 트랜지스터, 적어도 3개의 전압 레벨들로 가변하는 제1 전원과 제3 노드 사이에 결합되고, 게이트 전극이 제1 노드에 결합되어 구동 전류를 제어하는 구동 트랜지스터, 제3 노드와 정전압 레벨을 갖는 제2 전원 사이에 결합되고, 구동 전류에 기초하여 발광하는 유기 발광 다이오드, 초기화 전원과 제1 노드 사이에 결합되는 제1 커패시터 및 제2 노드와 데이터 라인들 중 하나의 사이에 결합되는 제2 커패시터를 포함한다.

Description

화소 및 이를 포함하는 표시 장치{PIXEL AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 동시 발광 방식으로 구동되는 표시 장치 및 이에 포함되는 화소에 관한 것이다.
화소는 데이터 전압에 기초하여 발광하며, 화소의 구동을 제어하는 트랜지스터(예를 들어, 박막 트랜지스터(TFT))를 포함한다. 표시 장치(특히, 유기 발광 표시 장치)는 화소가 화소행 단위로 순차적으로 발광하는 순차 발광 방식 또는 데이터 기입을 순차적으로 완료한 후 전체 화소들이 동시에 발광하는 동시 발광 방식으로 영상을 표시할 수 있다.
상기 동시 발광 방식으로 구동되는 표시 장치에는 화소들간의 휘도 편차 등의 표시 불량을 개선하기 위해 화소 내부에 구동 트랜지스터의 문턱 전압 보상 및 유기 발광 다이오드의 애노드 초기화 등을 위한 구성이 추가될 수 있다. 다만, 상기 문턱 전압 보상 및 초기화를 위한 구성이 추가되는 경우, 배선 및 트랜지스터가 추가됨으로써 화소 사이즈가 증가하고, 고해상도 구현에 어려움이 있다.
한편, 동시 발광 방식으로 구동되는 표시 장치에 포함되는 기존의 화소에는 데이터 기입 구간 동안 구동 트랜지스터로부터 유기 발광 다이오드로의 전류 누설 경로가 형성될 수 있다. 이에 따라, 휘도 불균일 및 크로스-토크 등이 시인되는 표시 불량이 발생된다.
본 발명의 일 목적은 구동 트랜지스터를 통한 전류 누설을 제거하는 단순한 구조의 화소를 제공하는 것이다.
본 발명의 다른 목적은 상기 화소를 포함하여 표시 품질을 향상시키면서 고해상도를 구현하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널 및 상기 표시 패널에 연결되는 복수의 스캔 라인들 및 데이터 라인들을 구동하고, 상기 표시 패널에 2개의 전압 레벨들로 가변하는 초기화 전원, 적어도 3개의 전압 레벨들로 가변하는 제1 전원 및 정전압 레벨을 갖는 제2 전원을 제공하는 패널 구동부를 포함할 수 있다. 상기 화소들 각각은, 제1 노드와 제2 노드 사이에 결합되고, 게이트 전극으로 스캔 신호를 수신하는 제1 트랜지스터, 상기 제1 트랜지스터와 직렬 연결되어 상기 제2 노드와 제3 노드 사이에 결합되고, 게이트 전극으로 상기 초기화 전원을 수신하는 제2 트랜지스터, 상기 제1 전원과 상기 제3 노드 사이에 결합되고, 게이트 전극이 상기 제1 노드에 결합되어 구동 전류를 제어하는 구동 트랜지스터, 상기 제3 노드와 상기 제2 전원 사이에 결합되고, 상기 구동 전류에 기초하여 발광하는 유기 발광 다이오드, 상기 초기화 전원과 상기 제1 노드 사이에 결합되는 제1 커패시터 및 상기 제2 노드와 상기 데이터 라인들 중 하나의 사이에 결합되는 제2 커패시터를 포함할 수 있다.
일 실시예에 의하면, 하나의 프레임 주기는 상기 제3 노드를 초기화하는 제1 초기화 구간, 상기 제1 초기화 구간 후의 상기 구동 트랜지스터의 게이트 전압을 초기화하는 제2 초기화 구간, 상기 제2 초기화 구간 후의 상기 구동 트랜지스터의 문턱 전압을 보상하는 문턱 전압 보상 구간, 상기 문턱 전압 보상 구간 후의 데이터 전압이 상기 화소들에 순차적으로 기입되는 기입 구간 및 상기 기입 구간 후의 상기 화소들이 동시에 발광하는 발광 구간을 포함할 수 있다.
일 실시예에 의하면, 상기 구동 트랜지스터, 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 엔모스(N-channel Metal Oxide Semiconductor; NMOS) 트랜지스터일 수 있다.
일 실시예에 의하면, 상기 제1 전원은 제1 전압 레벨, 제1 전압 레벨보다 낮은 제2 전압 레벨 및 상기 제1 전압 레벨보다 높은 제3 전압 레벨 중 하나를 가질 수 있다. 상기 초기화 전원은 상기 제2 트랜지스터를 턴 온시키는 제1 초기화 전압 레벨 및 상기 제1 초기화 전압 레벨보다 낮으면서 상기 제2 트랜지스터를 턴 오프시키는 제2 초기화 전압 레벨 중 하나를 가질 수 있다.
일 실시예에 의하면, 상기 제1 초기화 구간에서, 상기 제1 전원이 상기 제2 전원보다 낮은 상기 제1 전압 레벨을 가지고, 상기 초기화 전원은 상기 제1 초기화 전압 레벨을 가지며, 상기 스캔 신호는 턴-온 레벨을 가질 수 있다.
일 실시예에 의하면, 상기 제2 초기화 구간에서, 상기 제1 전원이 상기 제1 전압 레벨을 가지고, 상기 초기화 전원은 상기 제1 초기화 전압 레벨을 가지며, 상기 스캔 신호는 턴-오프 레벨을 가질 수 있다.
일 실시예에 의하면, 상기 문턱 전압 보상 구간에서, 상기 제1 전원이 상기 제2 전압 레벨을 가지고, 상기 초기화 전원은 상기 제1 초기화 전압 레벨을 가지며, 상기 스캔 신호는 턴-오프 레벨을 가질 수 있다.
일 실시예에 의하면, 상기 기입 구간에서, 상기 제1 전원은 상기 제2 전원보다 높은 상기 제3 전압 레벨을 가지고, 상기 초기화 전원은 상기 제2 초기화 전압 레벨을 가지며, 턴 온 레벨을 갖는 상기 스캔 신호가 화소행 단위로 상기 스캔 라인들에 순차적으로 제공될 수 있다.
일 실시예에 의하면, 상기 기입 구간 동안 상기 제2 트랜지스터가 턴 오프되어 상기 제1 노드와 상기 제3 노드가 전기적으로 분리될 수 있다.
일 실시예에 의하면, 상기 발광 구간에서, 상기 제1 전원은 상기 제2 전원보다 높은 상기 제3 전압 레벨을 가지고, 상기 초기화 전원은 상기 제1 초기화 전압 레벨을 가지며, 상기 스캔 신호는 턴-오프 레벨을 가질 수 있다.
일 실시예에 의하면, 상기 기입 구간에서, 상기 제1 전원은 상기 제1 전압 레벨 또는 상기 제3 전압 레벨을 가지고, 상기 초기화 전원은 상기 제2 초기화 전압 레벨을 가지며, 턴 온 레벨을 갖는 상기 스캔 신호가 화소행 단위로 상기 스캔 라인들에 순차적으로 제공될 수 있다.
일 실시예에 의하면, 상기 발광 구간에서, 상기 제1 전원은 상기 제3 전압 레벨보다 높은 제4 전압 레벨을 가지고, 상기 초기화 전원은 상기 제1 초기화 전압 레벨을 가지며, 상기 스캔 신호는 턴-오프 레벨을 가질 수 있다.
일 실시예에 의하면, 상기 구동 트랜지스터 및 상기 제2 트랜지스터는 엔모스(N-channel Metal Oxide Semiconductor; NMOS) 트랜지스터이고, 상기 제1 트랜지스터는 피모스(P-channel Metal Oxide Semiconductor; PMOS) 트랜지스터일 수 있다.
일 실시예에 의하면, 상기 패널 구동부는 상기 제1 초기화 구간 및 상기 제2 초기화 구간 동안 상기 제1 전원을 상기 제2 전원보다 낮은 제1 전압 레벨로 제공하고, 상기 문턱 전압 보상 구간 동안 상기 제1 전원을 상기 제1 전압 레벨보다 낮은 제2 전압 레벨로 제공하며, 상기 기입 구간 및 상기 발광 구간 동안 상기 제1 전원을 상기 제2 전원보다 높은 제3 전압 레벨로 제공할 수 있다.
일 실시예에 의하면, 상기 패널 구동부는 상기 제1 초기화 구간 및 상기 제2 초기화 구간 동안 상기 제1 전원을 상기 제2 전원보다 낮은 제1 전압 레벨로 제공하고, 상기 문턱 전압 보상 구간 동안 상기 제1 전원을 상기 제1 전압 레벨보다 낮은 제2 전압 레벨로 제공하며, 상기 기입 구간 동안 상기 제1 전원을 상기 제1 전압 레벨보다 높은 제3 전압 레벨로 제공하며, 상기 발광 구간 동안 상기 제1 전원을 상기 제1 전압 레벨 및 상기 제2 전원보다 높은 제4 전압 레벨로 제공할 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 화소는 제1 노드와 제2 노드 사이에 결합되고, 게이트 전극으로 스캔 신호를 수신하는 제1 트랜지스터, 상기 제1 트랜지스터와 직렬 연결되어 상기 제2 노드와 제3 노드 사이에 결합되고, 게이트 전극으로 2개의 초기화 전압 레벨들로 가변하는 초기화 전원을 수신하는 제2 트랜지스터, 적어도 3개의 전압 레벨들로 가변하는 제1 전원과 상기 제3 노드 사이에 결합되고, 게이트 전극이 상기 제1 노드에 결합되어 구동 전류를 제어하는 구동 트랜지스터, 상기 제3 노드와 정전압 레벨을 갖는 제2 전원 사이에 결합되고, 상기 구동 전류에 기초하여 발광하는 유기 발광 다이오드, 상기 초기화 전원과 상기 제1 노드 사이에 결합되는 제1 커패시터 및 상기 제2 노드와 데이터 라인 사이에 결합되는 제2 커패시터를 포함할 수 있다.
일 실시예에 의하면, 상기 구동 트랜지스터와 상기 제1 트랜지스터는 서로 다른 타입의 모스(Metal Oxide Transistor; MOS) 트랜지스터일 수 있다.
일 실시예에 의하면, 상기 구동 트랜지스터 및 상기 제2 트랜지스터는 엔모스(N-channel Metal Oxide Semiconductor; NMOS) 트랜지스터이고, 상기 제1 트랜지스터는 피모스(P-channel Metal Oxide Semiconductor; PMOS) 트랜지스터일 수 있다.
일 실시예에 의하면, 상기 제1 트랜지스터는 저온 폴리 실리콘(Low Temperature Poly Silicon; LTPS) 박막 트랜지스터일 수 있다.
일 실시예에 의하면, 상기 제2 트랜지스터는 산화물 박막 트랜지스터 또는 저온 폴리 실리콘(Low Temperature Poly Silicon; LTPS) 박막 트랜지스터일 수 있다.
본 발명의 실시예들에 따른 동시 발광 방식의 표시 장치는 제1 전원의 전압 레벨 변화에 기초하여 상기 구동 트랜지스터의 상기 게이트 전압 및 상기 유기 발광 다이오드의 애노드 전압 초기화, 보상 및 데이터 기입 동작을 전류 누설 없이 안정적으로 수행할 수 있다. 따라서, 표시 패널의 휘도 편차 및 크로스-토크가 제거되고, 표시 품질이 향상될 수 있다. 또한, 제2 전원이 정전압 레벨을 가짐으로써 표시 패널에 전원이 안정적으로 공급될 수 있으며, 표시 패널에서의 IR Drop이 완화될 수 있다.
본 발명의 실시예들에 따른 화소는 3T2C의 비교적 간단한 회로 구성으로 초기화 및 보상을 수행하는 동시 발광 구동 방식의 표시 장치를 구현할 수 있다. 따라서, 표시 품질 저하 없이 고해상도를 구현하는 동시 발광 구동 방식의 표시 장치가 구현될 수 있다.
또한 상기 화소에 있어서, 기입 구간에서 제1 노드(구동 트랜지스터의 게이트 전극)와 제3 노드(유기 발광 다이오드의 애노드)가 전기적으로 분리될 수 있다. 따라서, 데이터 전압 기입에 의한 구동 트랜지스터로부터 유기 발광 다이오드로의 전류 누설이 방지되며, 표시 패널의 휘도 편차 및 화소 간 크로스-토크가 제거될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치의 동작의 일 예를 나타내는 파형도이다.
도 3은 본 발명의 실시예들에 따른 도 1의 표시 장치에 포함되는 화소를 나타내는 회로도이다.
도 4는 도 3의 화소의 동작의 일 예를 나타내는 파형도이다.
도 5는 도 3의 화소의 동작의 다른 예를 나타내는 파형도이다.
도 6은 도 3의 화소의 동작의 또 다른 예를 나타내는 파형도이다.
도 7은 도 3의 화소의 다른 예를 나타내는 회로도이다.
도 8은 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 9는 도 8의 화소의 동작의 일 예를 나타내는 파형도이다.
도 10은 도 8의 화소의 다른 예를 나타내는 회로도이다.
도 11 및 도 12는 도 1의 표시 장치에 포함되는 화소의 예들을 나타내는 회로도이다.
도 13은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 14는 도 13의 전자 기기가 헤드 마운트 디스플레이로 구현된 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(100)는 표시 패널(120) 및 패널 구동부(140)를 포함할 수 있다.
표시 장치(100)는 순차 기입 및 동시 발광 구동 방식으로 영상을 표시할 수 있다. 표시 장치(100)는 유기 발광 표시 장치로 구현될 수 있다. 또한, 표시 장치(100)는 평판 표시 장치, 플렉서블 표시 장치, 투명 표시 장치, 헤드 마운트 표시 장치 등에 적용될 수 있다.
표시 패널(110)은 복수의 스캔 라인들(SL1 내지 SLn), 복수의 데이터 라인들(DL1 내지 DLm) 및 복수의 스캔 라인들(SL1 내지 SLn) 및 복수의 데이터 라인들(DL1 내지 DLm)에 각각 연결되는 복수의 화소(10)들을 포함할 수 있다(단, n과 m은 2 이상의 정수).
화소(10)들 각각은 제1 노드와 제2 노드 사이에 결합되고, 게이트 전극으로 스캔 신호를 수신하는 제1 트랜지스터, 상기 제1 트랜지스터와 직렬 연결되어 상기 제2 노드와 제3 노드 사이에 결합되고, 게이트 전극으로 2개의 초기화 전압 레벨들로 가변하는 초기화 전원(VINT)을 수신하는 제2 트랜지스터, 적어도 3개의 전압 레벨들로 가변하는 제1 전원(ELVDD)과 상기 제3 노드 사이에 결합되고, 게이트 전극이 상기 제1 노드에 결합되어 구동 전류를 제어하는 구동 트랜지스터, 상기 제3 노드와 정전압 레벨을 갖는 제2 전원(ELVSS) 사이에 결합되고, 상기 구동 전류에 기초하여 발광하는 유기 발광 다이오드, 상기 초기화 전원과 상기 제1 노드 사이에 결합되는 제1 커패시터 및 상기 제2 노드와 상기 데이터 라인들 중 하나에 결합되는 제2 커패시터를 포함할 수 있다.
일 실시예예서, 하나의 프레임 주기 동안 표시 장치(100)는 상기 제3 노드를 초기화하는 제1 초기화 구간(P1), 상기 구동 트랜지스터의 게이트 전압을 초기화하는 제2 초기화 구간(P2) 상기 구동 트랜지스터의 문턱 전압을 보상하는 문턱 전압 보상 구간(P3), 데이터 전압이 상기 화소들에 순차적으로 기입되는 기입 구간(P4) 및 화소(10)들이 동시에 발광하는 발광 구간(P5)으로 구분하여 동작할 수 있다.
패널 구동부(140)는 표시 패널(120)에 연결되는 스캔 라인들(DL1 내지 SLn) 및 데이터 라인들(DL1 내지 DLm)을 구동하고, 표시 패널(120)에 초기화 전원(VINT), 제1 전원(ELVDD) 및 제2 전원(ELVSS)을 제공할 수 있다. 일 실시예예서, 초기화 전원(VINT)은 2개의 전압 레벨들로 가변하고, 제1 전원은 적어도 3개의 전압 레벨들로 가변하며, 제2 전원은 정전압 레벨을 가질 수 있다. 패널 구동부(140)는 타이밍 제어부(142), 스캔 구동부(142), 데이터 구동부(144) 및 전원 공급부(148)를 포함할 수 있다.
타이밍 제어부(142)는 스캔 구동부(144), 데이터 구동부(146) 및 전원 공급부(148)의 구동을 제어할 수 있다. 타이밍 제어부(142)는 스캔 구동부(144), 데이터 구동부(146) 및 전원 공급부(148) 각각에 제1 내지 제3 제어 신호들(CON1, CON2, CON3)을 각각 제공하고, 스캔 구동부(144), 데이터 구동부(146) 및 전원 공급부(148) 각각의 구동을 제어할 수 있다. 일 실시예에서, 타이밍 제어부(142)는 외부의 그래픽 컨트롤러(도시되지 않음)로부터 RGB 화상 신호, 수직 동기 신호, 수평 동기 신호, 메인 클럭 신호 및 데이터 인에이블 신호 등을 수신하고, 이러한 신호들에 기초하여 제1 내지 제3 제어 신호들(CON1, CON2, CON3) 및 상기 RGB 화상 신호에 상응하는 영상 데이터(IDATA)를 생성할 수 있다.
스캔 구동부(144)는 제1 제어 신호(CON1)에 기초하여 스캔 라인들(SL1 내지 SLn)에 스캔 신호(SCAN(1) 내지 SCAN(n))를 제공할 수 있다. 일 실시예에서, 스캔 구동부(144)는 제2 초기화 구간(P2) 및 문턱 전압 보상 구간(P3) 동안 턴-온 레벨을 갖는 스캔 신호(SCAN(1) 내지 SCAN(n))를 스캔 라인들(SL1 내지 SLn)로 동시에 출력할 수 있다. 여기서, 상기 턴-온 레벨은 스캔 신호(SCAN(1) 내지 SCAN(n))가 제공되는 트랜지스터가 턴 온되기 위해 상기 스캔 신호가 갖는 전압 레벨일 수 있다. 이에 따라, 모든 화소(10)들에서 상기 구동 트랜지스터의 게이트 전압 상기 유기 발광 다이오드의 애노드 전압이 소정의 전압 레벨로 초기화되고, 상기 구동 트랜지스터의 문턱 전압이 보상될 수 있다. 일 실시예에서, 스캔 구동부(144)는 기입 구간(P4) 동안 화소 행들에 대응하는 스캔 라인들(SL1 내지 SLn)에 상기 턴-온 레벨을 갖는 스캔 신호(SCAN(1) 내지 SCAN(n))를 순차적으로 제공할 수 있다.
데이터 구동부(146)는 타이밍 제어부(142)로부터 수신한 제2 제어 신호(CON2) 및 영상 데이터(IDATA)에 기초하여 데이터 전압을 생성할 수 있다. 데이터 구동부(146)는 기입 구간(P4) 동안 데이터 라인들(DL1 내지 DLm)을 통해 상기 데이터 전압을 화소(10)들에 제공할 수 있다.
전원 공급부(148)는 초기화 전원(VINT), 제1 전원(ELVDD) 및 제2 전원(ELVSS)을 표시 패널(120)에 제공할 수 있다. 초기화 전원(VINT)은 제1 초기화 전압 레벨(VH) 및 제1 초기화 전압 레벨(VH)보다 낮은 제2 초기화 전압 레벨(VL) 중 하나를 가질 수 있다. 화소(10)에 포함되는 상기 제2 트랜지스터는 제1 초기화 전압 레벨(VH)에 의해 턴 온되고, 제2 초기화 전압 레벨(VL)에 의해 턴 오프될 수 있다. 제2 초기화 전압 레벨(VL)은 상기 제2 트랜지스터를 통해 전류가 흐르지 않을 정도의 충분히 낮은 값일 수 있다. 또한, 초기화 전원(VINT)은 화소(10)에 포함되는 상기 제1 커패시터의 일 단에 연결되어 상기 제1 커패시터에 소정의 전압을 지속적으로 인가할 수 있다. 제1 전원(ELVDD)은 제1 전압 레벨(VDD_M), 제2 전압 레벨(VDD_L) 및 제3 전압 레벨(VDD_H) 중 하나를 가질 수 있다. 일 실시예에서, 제2 전압 레벨(VDD_L)은 제1 전압 레벨(VDD_M)보다 낮고, 제3 전압 레벨(VDD_H)은 제1 전압 레벨(VDD_M)보다 높을 수 있다. 또한 제1 전압 레벨(VDD_M)은 제2 전원(ELVSS)의 전압 레벨보다 낮으며, 제3 전압 레벨(VDD_H)은 제2 전원(ELVSS)의 전압 레벨보다 높을 수 있다.
일 실시예에서, 상기 구동 트랜지스터가 엔모스(N-channel Metal Oxide Semiconductor; NMOS) 트랜지스터로 구현되는 경우, 패널 구동부(140)(예를 들어, 전원 공급부(148))는 제1 및 제2 초기화 구간들(P1, P2) 동안 제1 전원(ELVDD)을 제1 전압 레벨(VDD_M)로 제공하고, 문턱 전압 보상 구간(P3) 동안 제1 전원(ELVDD)을 제2 전압 레벨(VDD_L)로 제공하며, 기입 구간(P4) 및 발광 구간(P5) 동안 제1 전원(ELVDD)을 제3 전압 레벨(VDD_H)로 제공할 수 있다. 즉, 제1 및 제2 초기화 구간들(P1, P2) 및 문턱 전압 보상 구간(P3)에서 제1 전원(ELVDD)이 제2 전원(ELVSS)보다 낮은 전압 레벨을 가짐으로써 상기 구동 트랜지스터에서의 전류 누설 또는 상기 유기 발광 다이오드의 애노드 전압 상승으로 인한 유기 발광 다이오드의 의도치 않은 발광이 방지될 수 있다. 제1 전압 레벨(VDD_M) 및 제2 전압 레벨(VDD_L)은 제2 전원(ELVSS)보다 충분히 낮은 값이다.
제2 전원(ELVSS)은 기 설정된 정전압 레벨을 가질 수 있다. 즉, 제2 전원(ELVSS)은 직류 전압을 갖는다. 예를 들어, 제2 전원(ELVSS)은 접지 전압 또는 기 설정된 음의 전압 값을 가질 수 있다.
제1 초기화 구간(P1)에서, 제1 전원(VDD_M)이 제1 전압 레벨(VDD_M)을 가지고, 초기화 전원(VINT)은 제1 초기화 전압 레벨(VH)을 가지며, 스캔 신호(SCAN(1) 내지 SCAN(n))는 턴-온 레벨을 가질 수 있다. 이에 따라, 화소(10)들 각각에 포함되는 상기 유기 발광 다이오드의 애노드 전압이 제1 전압 레벨(VDD_M)로 초기화될 수 있다.
제2 초기화 구간(P2)에서, 제1 전원(ELVDD)이 제1 전압 레벨(VDD_M)을 가지고, 초기화 전원(VINT)은 제1 초기화 전압 레벨(VH)을 가지며, 스캔 신호(SCAN(1) 내지 SCAN(n))는 턴-오프 레벨을 가질 수 있다. 이에 따라, 화소(10)들 각각에 포함되는 상기 구동 트랜지스터의 게이트 전압 및 상기 유기 발광 다이오드의 애노드 전압이 제1 전압 레벨(VDD_M)과 구동 트랜지스터의 문턱 전압의 합(즉, VDD_M + Vth, 여기서 Vth는 구동 트랜지스터의 문턱 전압)으로 초기화될 수 있다.
문턱 전압 보상 구간(P3)에서, 제1 전원(ELVDD)이 제2 전압 레벨(VDD_L)을 가지고, 초기화 전원(VINIT)은 제1 초기화 전압 레벨(VH)을 가지며, 스캔 신호(SCAN(1) 내지 SCAN(n))는 턴-오프 레벨을 가질 수 있다. 이에 따라, 화소(10)들 각각에 포함되는 상기 구동 트랜지스터의 게이트 전압 및 상기 유기 발광 다이오드의 애노드 전압이 제2 전압 레벨(VDD_L)과 구동 트랜지스터의 문턱 전압의 합(즉, VDD_L + Vth)으로 보상될 수 있다.
기입 구간(P4)에서, 제1 전원(ELVDD)은 제2 전원(ELVSS)보다 높은 제3 전압 레벨(VDD_H)을 가지고, 초기화 전원(VINT)은 제2 초기화 전압 레벨(VL)을 가지며, 턴 온 레벨을 갖는 상기 스캔 신호(SCAN(1) 내지 SCAN(n))가 화소행 단위로 스캔 라인들(SL1 내지 SLn)에 순차적으로 제공될 수 있다. 이에 따라, 데이터 라인들(DL1 내지 DLm)을 통해 각각의 화소(10)에 데이터 전압(DATA)이 제공될 수 있다. 상기 구동 트랜지스터의 게이트 전압은 각각 데이터 전압(DATA) 항(term)을 포함할 수 있다.
발광 구간(P5)에서, 제1 전원(ELVDD)은 제3 전압 레벨(VDD_H)을 가지고, 초기화 전원(VINT)은 제1 초기화 전압 레벨(VH)을 가지며, 스캔 신호(SCAN(1) 내지 SCAN(n))는 턴-오프 레벨을 가질 수 있다. 이에 따라, 전체 화소(10)들이 동시에 각각의 데이터 전압(DATA)에 대응하는 휘도로 발광할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치(100)는 3T2C 구조의 화소(10)들을 이용하여 동시 발광 구동을 수행할 수 있다. 제1 전원(ELVDD)의 전압 레벨 변화에 기초하여 상기 구동 트랜지스터의 상기 게이트 전압 및 상기 유기 발광 다이오드의 애노드 전압 초기화 및 보상 동작이 전류 누설 없이 안정적으로 수행될 수 있다. 또한, 제2 전원(ELVSS)이 정전압 레벨을 가짐으로써 표시 패널(120)에 전원이 안정적으로 공급될 수 있으며, 표시 패널(120)에서의 IR Drop이 완화될 수 있다.
도 3은 본 발명의 실시예들에 따른 도 1의 표시 장치에 포함되는 화소를 나타내는 회로도이고, 도 4는 도 3의 화소의 동작의 일 예를 나타내는 파형도이며, 도 5는 도 3의 화소의 동작의 다른 예를 나타내는 파형도이다.
도 3 및 도 4를 참조하면, 화소(10)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 구동 트랜지스터(TD), 제1 커패시터(C1), 제2 커패시터(C2) 및 유기 발광 다이오드(OLED)를 포함할 수 있다. 도 4는 블랙 영상을 표시할 때의 화소(10)의 동작 및 화소(10) 내부의 각각의 노드들에서의 전압 변화들을 보여준다. 도 5는 화이트 영상(또는 최대 계조)을 표시할 때의 화소(10)의 동작 및 화소(10) 내부의 각각의 노드들에서의 전압 변화들을 보여준다.
일 실시예에서, 화소(10)는 동시 발광 방식으로 구동되는 표시 장치에 포함될 수 있다.
일 실시예에서, 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 구동 트랜지스터(TD)는 모두 엔모스(N-channel Metal Oxide Semiconductor; NMOS) 트랜지스터일 수 있다. 예를 들어, 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 구동 트랜지스터(TD) 각각은 저온 폴리 실리콘(Low Temperature Poly Silicon; LTPS) 박막 트랜지스터, 산화물 박막 트랜지스터 또는 저온 폴리 옥사이드(Low Temperature Polycrystalline Oxide; LTPO) 박막 트랜지스터로 구현될 수 있다.
도 3 내지 도 5는 화소(10)는 제k 스캔 라인에 연결되는 제k 화소행(k는 자연수)에 배치되는 것으로 설명한다.
제1 트랜지스터(T1)는 제1 노드(N1)와 제2 노드(N2) 사이에 결합되고, 게이트 전극으로 스캔 신호(SCAN(k))를 수신할 수 있다. 제1 트랜지스터(T1)는 스캔 신호(SCAN(k))의 턴-온 레벨에 의해 턴 온되어 구동 트랜지스터(TD)의 게이트 전극과 소스 전극을 전기적으로 단락시키거나, 데이터 전압(DATA)을 구동 트랜지스터(TD)의 상기 게이트 전극에 전달할 수 있다.
제2 트랜지스터(T2)는 제1 트랜지스터(T1)와 직렬로 연결될 수 있다. 제2 트랜지스터(T2)는 제2 노드(N2)와 제3 노드(N3) 사이에 결합되고, 게이트 전극으로 초기화 전원(VINT)을 수신할 수 있다. 초기화 전원(VINT)은 제1 초기화 전압 레벨(VH) 및 제1 초기화 전압 레벨(VH)보다 낮은 제2 초기화 전압 레벨(VL) 중 하나를 가질 수 있다. 제2 트랜지스터(T2)는 초기화 전원(VINT)의 제1 초기화 전압 레벨(VH)에 의해 턴 온되어 제1 트랜지스터(T1)와 함께 구동 트랜지스터(TD)의 게이트 전극과 소스 전극을 전기적으로 단락시키거나, 데이터 라인(DL)에 연결될 수 있다. 제2 트랜지스터(T2)는 초기화 전원(VINT)의 제2 초기화 전압 레벨(VL)에 의해 턴 오프될 수 있다.
구동 트랜지스터(TD)는 제1 전원(ELVDD)과 제3 노드(N3) 사이에 결합되고, 게이트 전극이 제1 노드(N1)에 결합될 수 있다. 구동 트랜지스터(TD)를 통해 흐르는 구동 전류(I_OLED)에 의해 발광 휘도가 결정될 수 있다. 일 실시예에서, 구동 트랜지스터(TD)의 상기 게이트 전극은 제1 노드(N1)에 대응하고, 상기 소스 전극은 제3 노드(N3)에 대응할 수 있다.
제1 커패시터(C1)는 초기화 전원(VINT)과 제1 노드(N1) 사이에 결합될 수 있다. 제2 커패시터(C2)는 제2 노드(N2)와 데이터 라인(DL) 사이에 결합될 수 있다. 제1 및 제2 커패시터들(C1)에 저장되는 전압에 의해 기입 구간(P4)에서의 구동 트랜지스터(TD)의 상기 게이트 전압이 결정될 수 있다.
유기 발광 다이오드(OLED)는 제3 노드(N3)와 제2 전원(ELVSS) 사이에 결합될 수 있다. 일 실시예에서, 유기 발광 다이오드(OLED)의 애노드는 제3 노드(N3)에 대응될 수 있다.
도 4에 도시된 바와 같이, 제1 초기화 구간(P1) 동안, 제1 전원(VDD_M)이 제1 전압 레벨(VDD_M)을 가지고, 초기화 전원(VINT)은 제1 초기화 전압 레벨(VH)을 가지며, 스캔 신호(SCAN(k))는 턴-온 레벨을 가질 수 있다. 이에 따라, 제2 트랜지스터(T2)가 턴 온되고, 제2 노드(N2)와 제3 노드(N3)가 단락되며, 제2 노드(N2) 및 제3 노드(N3)는 제1 전압 레벨(VDD_M)을 가질 수 있다. 즉, 유기 발광 다이오드(OLED)의 애노드 전압이 제1 전압 레벨(VDD_M)로 초기화될 수 있다. 이 때, 제1 노드의 전압(VN1), 즉, 구동 트랜지스터(TD)의 게이트 전압에는 이전 프레임에서의 발광 휘도에 상응하는 전압이 남아있을 수 있다.
제2 초기화 구간(P2)에서, 제1 전원(ELVDD)이 제1 전압 레벨(VDD_M)을 가지고, 초기화 전원(VINT)은 제1 초기화 전압 레벨(VH)을 가지며, 스캔 신호(SCAN(k))는 턴-오프 레벨을 가질 수 있다. 이에 따라, 직렬로 연결된 제1 및 제2 트랜지스터들(T1, T2)이 턴 온되고, 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3)가 단락될 수 있다. 즉, 구동 트랜지스터(TD)는 다이오드 연결될 수 있다. 이에 따라, 제1 노드(N1)의 전압(VN1, 즉, 구동 트랜지스터(TD)의 게이트 전압), 제2 노드(N2)의 전압(VN2) 및 제3 노드의 전압(VN3, 즉, 애노드 전압)은 제1 전압 레벨(VDD_M)과 구동 트랜지스터(TD)의 문턱 전압(Vth로 표시한다)의 합(즉, VDD_M + Vth)에 상응하는 값을 가질 수 있다. 즉, 유기 발광 다이오드(OLED)의 애노드 전압 및 구동 트랜지스터(TD)의 게이트 전압이 VDD_M + Vth로 초기화될 수 있다.
문턱 전압 보상 구간(P3)에서, 제1 전원(ELVDD)이 제2 전압 레벨(VDD_L)을 가지고, 초기화 전원(VINIT)은 제1 초기화 전압 레벨(VH)을 가지며, 스캔 신호(SCAN(1) 내지 SCAN(n))는 턴-오프 레벨을 가질 수 있다. 이에 따라, 구동 트랜지스터(TD)는 다이오드 연결된 상태를 유지하고, 제1 노드의 전압(VN1), 제2 노드의 전압(VN2_ 및 제3 노드의 전압(VN3)은 제2 전압 레벨(VDD_L)과 구동 트랜지스터(TD)의 문턱 전압(Vth)의 합(즉, VDD_L + Vth)으로 변할 수 있다.
기입 구간(P4)에서, 제1 전원(ELVDD)은 제2 전원(ELVSS)보다 높은 제3 전압 레벨(VDD_H)을 가지고, 초기화 전원(VINT)은 제2 초기화 전압 레벨(VL)을 가지며, 스캔 신호(SCAN(k)가 턴-온 레벨을 가질 수 있다. 이에 따라, 데이터 기입 시, 제1 트랜지스터(T1)는 턴 온되고, 제2 트랜지스터(T2)는 턴 오프될 수 있다. 일 실시예예서, 제3 전압 레벨(VDD_H)은 구동 트랜지스터(TD)가 포화 영역에서 동작하기 위한 제2 전원(ELVSS)보다 충분히 높은 레벨의 전압일 수 있다. 상기 제1 및 제2 트랜지스터들(T1, T20의 동작에 의해 데이터 전압(DATA)이 인가되는 제1 노드(N1)(즉, 게이트 전극)와 제3 노드(N3)가 전기적으로 분리될 수 있다. 이에 따라, 구동 트랜지스터(TD)에서의 전류 누설 및 이로 인한 애노드 전압(ANODE)의 변동이 방지될 수 있다.
구체적으로 설명하면, 기입 구간(P4)의 시작 시점에서 화소(10)에 포함된 제1 커패시터(C1), 제2 커패시터(C2), 및 유기 발광 다이오드(OLED)의 커패시터(예를 들어, 기생 커패시터)에 저장된 전하량은 하기 [수학식 1] 내지 [수학식 3]과 같이 표현될 수 있다.
[수학식 1]
Q11 = (VDD_L + Vth VL) x Cc1
[수학식 2]
Q21 = (VDD_L + Vth Vref) x Cc2
[수학식 3]
Q31 = (VDD_L + Vth ELVSS) x Coled
여기서, Q11, Q21, Q31은 각각 상기 기입 구간(P4)의 시작 시점에서 제1 커패시터(C1), 제2 커패시터(C2), 상기 유기 발광 다이오드(OLED)의 커패시터에 저장된 전하량, Vth는 구동 트랜지스터(TD)의 문턱 전압, VL은 초기화 전원(VINT)의 제2 초기화 전압 레벨, Vref은 기준 전압, ELVSS은 제2 전원의 전압 레벨, Cc1, Cc2, Coled 각각은 제1 커패시터, 제2 커패시터, 유기 발광 소자의 커패시터 각각의 커패시턴스를 나타낸다.
또한, 기입 구간(P4) 중 턴-온 레벨을 갖는 제k 스캔 신호(SCAN(k))가 화소(10)에 제공되는 데이터 전압(VDATA) 기입 시점에서, 화소(10)에 포함된 제1 커패시터(C1), 제2 커패시터(C2), 및 유기 발광 소자(OLED)의 커패시터에 저장된 전하량은 하기 [수학식 4] 내지 [수학식 6]과 같이 표현될 수 있다.
[수학식 4]
Q12 = (Vgate VL) x Cc1
[수학식 5]
Q22 = (Vgate VDATA) x Cc2
[수학식 6]
Q32 = (Vgate ELVSS) x Coled
여기서, Q11, Q21, Q31은 각각 상기 기입 구간(P4)의 시작 시점에서 제1 커패시터(C1), 제2 커패시터(C2), 상기 유기 발광 다이오드(OLED)의 커패시터에 저장된 전하량, Vth는 구동 트랜지스터(TD)의 문턱 전압, VL은 초기화 전원(VINT)의 제2 초기화 전압 레벨, VDATA는 화소(10)에 인가된 데이터 전압, Vref은 기준 전압, ELVSS은 제2 전원의 전압 레벨, Cc1, Cc2, Coled 각각은 제1 커패시터, 제2 커패시터, 유기 발광 소자의 커패시터 각각의 커패시턴스를 나타낸다.
기입 구간(P4) 동안 구동 제1 노드(N1)와 제2 노드(N2), 즉, 구동 트랜지스터(TD)의 게이트 전극과 소스 전극이 전기적으로 분리되므로, 상기 제1 시점과 상기 제2 시점의 총 전하량은 동일(즉, Q11 + Q21 + Q31 = Q12 + Q22 + Q32)할 수 있다. [수학식 1 내지 6]에 기초하여 기입 구간(P4)에서의 구동 트랜지스터(TD)의 게이트 전압(즉, 제1 노드의 전압(VN1))은 하기 [수학식 7]로 산출될 수 있다.
[수학식 7]
여기서, VDDL은 제1 전원(ELVDD)의 제2 전압 레벨(VDD_L)을 의미한다.
따라서, 기입 구간(P4)에서의 구동 트랜지스터(TD)의 상기 게이트 전압은 다른 타이밍의 데이터 전압들과는 무관하게 화소(10)에 인가되는 데이터 전압(VDATA)에 기초하여 결정될 수 있다.
또한, 기입 구간(P4) 동안 구동 트랜지스터(TD)의 상기 게이트 전극과 유기 발광 다이오드(OLED)의 상기 애노드가 전기적으로 분리됨으로써, 데이터 기입 시 구동 트랜지스터(TD)에서의 전류 누설 및 이로 인한 상기 애노드 전압의 의도치 않은 변동이 방지될 수 있다. 이에 따라, 상기 전류 누설에 의한 화소들간의 휘도 편차, 크로스-토크 등의 표시 불량이 개선 내지 방지될 수 있다.
발광 구간(P5)에서, 제1 전원(ELVDD)은 제3 전압 레벨(VDD_H)을 가지고, 초기화 전원(VINT)은 제1 초기화 전압 레벨(VH)을 가지며, 스캔 신호(SCAN(1) 내지 SCAN(n))는 턴-오프 레벨을 가질 수 있다. 즉, 발광 구간(P5)에서 초기화 전원(VINT)이 제2 초기화 전압 레벨(VL)에서 제1 초기화 전압 레벨(VH)로 상승하고, 제1 노드의 전압(VN1)은 제1 커패시터(C1)를 통해 초기화 전원(VINT)의 변화량(즉, VH VL)에 상응하여 상승할 수 있다. 이에 따라, 구동 트랜지스터는 포화 영역에서 안정적으로 동작하며, 데이터 전압(VDATA)에 기초한 구동 전류(I_OLED)가 구동 트랜지스터(TD)를 통해 유기 발광 다이오드(OLED)로 흐르고, 유기 발광 다이오드(OLED)는 데이터 전압(VDATA)에 대응하는 휘도로 발광할 수 있다.
도 5는 화이트 영상에 상응하는 데이터 전압(VDATA)이 화소(10)에 인가될 때의 화소(10)의 동작을 보여준다. 도 5에 도시된 바와 같이, 데이터 전압(VDATA)의 크기에 따라 구동 전류(I_OLED)의 크기가 달라진다.
상술한 바와 같이, 본 발명의 실시예들에 따른 화소(10) 및 이의 동작 방법은 3T2C의 비교적 간단한 회로 구성으로 초기화 전원(VINT) 및 제1 전원(ELVDD)의 전압 레벨 변경을 기초로 초기화 및 보상을 수행하는 동시 발광 구동 방식의 표시 장치를 구현할 수 있다. 따라서, 고해상도를 구현하는 동시 발광 구동 방식의 표시 장치가 구현될 수 있다.
또한, 직렬로 연결된 제1 및 제2 트랜지스터들(T1, T2)이 서로 다른 신호에 의해 제어됨으로써 기입 구간(P4)에서 제1 노드(N1)와 제3 노드(N3)가 전기적으로 분리될 수 있다. 따라서, 데이터 전압(VDATA) 기입에 의한 구동 트랜지스터(TD)로부터 유기 발광 다이오드(OLED)로의 전류 누설이 방지되며, 휘도 편차 및 화소 간 크로스-토크가 제거될 수 있다.
도 6은 도 3의 화소의 동작의 또 다른 예를 나타내는 파형도이다.
도 6에서는 도 3 및 도 4를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 6의 화소(10)의 동작은 기입 구간(P4)에서의 제1 전원의 전압 레벨(VDD_M2)을 제외하면, 도 4 및 도 5의 화소(10)의 동작과 실질적으로 동일하거나 유사한 동작을 할 수 있다.
도 3 및 도 6을 참조하면, 화소(10)는 화이트 영상에 대응하는 데이터 전압(VDATA)에 기초하여 발광할 수 있다.
화소(10)는 제1 초기화 구간(P1), 제2 초기화 구간(P2) 및 제3 초기화 구간(P3) 동안 도4의 동작과 실질적으로 동일하게 동작할 수 있다. 예를 들어, 제1 초기화 구간(P1)에서의 제1 전원의 제1 전압 레벨(VDD_M1)은 도 4에서의 제1 초기화 구간(P1)에서의 제1 전압 레벨(VDD_M)과 실질적으로 동일할 수 있다.
기입 구간(P4)에서, 제1 전원(ELVDD)은 제1 전압 레벨(VDD_M1) 또는 제1 전압 레벨(VDD_M1)보다 높은 제3 전압 레벨(VDD_M2)을 가지고, 초기화 전원(VINT)은 제2 초기화 전압 레벨(VL)을 가지며, 스캔 신호(SCAN(k)가 턴-온 레벨을 가질 수 있다.
발광 구간(P5)에서, 제1 전원(ELVDD)은 제3 전압 레벨(VDD_M2)보다 높은 제4 전압 레벨(VDD_H)을 가지고, 초기화 전원(VINT)은 제1 초기화 전압 레벨(VH)을 가지며, 스캔 신호(SCAN(1) 내지 SCAN(n))는 턴-오프 레벨을 가질 수 있다. 예를 들어, 제4 전압 레벨(VDD_H)은 도 4의 발광 구간(P5)에서의 제3 전압 레벨(VDD_H)과 실질적으로 동일할 수 있다.
즉, 기입 구간(P4)에서, 제1 전원(ELVDD)의 제3 전압 레벨(VDD_M2)은 구동 트랜지스터(TD)를 통한 전류 누설 경로 제거를 위한 최적의 값으로 설정될 수 있다. 일 실시예에서, 기입 구간(P4)에서의 제1 전원(ELVDD)의 전압 레벨, 즉, 제3 전압 레벨(VDD_M2)은 제1 전압 레벨(VDD_M1)과 같거나 크고, 제4 전압 레벨(VDD_H)보다 작은 값을 가질 수 있다. 이에 따라, 기입 구간(P4)에서의 구동 트랜지스터(TD)의 전류 누설이 방지될 수 있다.
도 7은 도 3의 화소의 다른 예를 나타내는 회로도이다.
도 7에서는 도 3을 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 7의 화소는 제2 트랜지스터(T2)를 구동하는 방법을 제외하면, 도 3의 화소(10)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 7을 참조하면, 화소는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 구동 트랜지스터(TD), 제1 커패시터(C1), 제2 커패시터(C2) 및 유기 발광 다이오드(OLED)를 포함할 수 있다.
제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 구동 트랜지스터(TD)는 모두 엔모스(N-channel Metal Oxide Semiconductor; NMOS) 트랜지스터일 수 있다. 예를 들어, 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 구동 트랜지스터(TD) 각각은 저온 폴리 실리콘(Low Temperature Poly Silicon; LTPS) 박막 트랜지스터, 산화물 박막 트랜지스터 또는 저온 폴리 옥사이드(Low Temperature Polycrystalline Oxide; LTPO) 박막 트랜지스터로 구현될 수 있다.
제1 트랜지스터(T1)는 제1 노드(N1)와 제2 노드(N2) 사이에 결합되고, 게이트 전극으로 스캔 신호(SCAN(k))를 수신할 수 있다.
제2 트랜지스터(T2)는 제1 트랜지스터(T1)와 직렬로 연결될 수 있다. 제2 트랜지스터(T2)는 제2 노드(N2)와 제3 노드(N3) 사이에 결합되고, 게이트 전극으로 글로벌 게이트 신호(GW)를 수신할 수 있다. 일 실시예에서, 글로벌 게이트 신호(GW)는 스캔 구동부에서 생성될 수 있다. 글로벌 게이트 신호(GW)는 제1 초기화 구간, 제2 초기화 구간, 문턱 전압 보상 구간 및 발광 구간에서 턴-온 레벨을 가지고, 기입 구간에서 턴-오프 레벨을 가질 수 있다. 따라서, 제2 트랜지스터(T2)는 상기 제1 초기화 구간, 제2 초기화 구간, 문턱 전압 보상 구간 및 발광 구간에서 턴 온될 수 있다.
구동 트랜지스터(TD)는 제1 전원(ELVDD)과 제3 노드(N3) 사이에 결합되고, 게이트 전극이 제1 노드(N1)에 결합될 수 있다. 구동 트랜지스터(TD)를 통해 흐르는 구동 전류(I_OLED)에 의해 발광 휘도가 결정될 수 있다.
도 8은 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이고, 도 9는 도 8의 화소의 동작의 일 예를 나타내는 파형도이다.
도 8 및 도 9에서는 도 3 및 도4를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 8의 화소는 제1 트랜지스터(T1)를 제외하면, 도 3의 화소(10)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 8 및 도 9를 참조하면, 화소는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 구동 트랜지스터(TD), 제1 커패시터(C1), 제2 커패시터(C2) 및 유기 발광 다이오드(OLED)를 포함할 수 있다.
일 실시예에서, 구동 트랜지스터(TD) 및 제2 트랜지스터(T2)는 엔모스(N-channel Metal Oxide Semiconductor; NMOS) 트랜지스터이고, 제1 트랜지스터(T1)는 피모스(P-channel Metal Oxide Semiconductor; PMOS) 트랜지스터일 수 있다.
일 실시예에서, 구동 트랜지스터(TD) 및 제2 트랜지스터(T2)는 산화물 박막 트랜지스터 또는 LTPS 박막 트랜지스터로 구현되고, 제1 트랜지스터(T1)는 LTPS 박막 트랜지스터로 구현될 수 있다.
다른 실시예에서, 구동 트랜지스터(TD) 및 제2 트랜지스터(T2)는 LTPO 공정에 의한 산화물 박막 트랜지스터로 구현될 수 있다.
도 9에 도시된 바와 같이, 제1 트랜지스터(T1)가 상기 피모스 트랜지스터로 구현됨으로써 제1 트랜지스터(T1)의 게이트 전극에 제공되는 스캔 신호(SCAN(k))의 로직 하이 레벨이 턴-오프 레벨이 되고, 로직 로우 레벨이 턴-온 레벨이 될 수 있다.
이와 같이, 스캔 신호(SCAN(k))에 의해 제어되는 제1 트랜지스터(T1)가 피모스 트랜지스터로 대체될 수 있으며, 상기 화소는 다양한 타입의 패널 구동부에 적용될 수 있다.
도 10은 도 8의 화소의 다른 예를 나타내는 회로도이다.
도 10에서는 도 8을 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 10의 화소는 제2 트랜지스터(T2)를 구동하는 방법을 제외하면, 도 8의 화소와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 10을 참조하면, 화소는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 구동 트랜지스터(TD), 제1 커패시터(C1), 제2 커패시터(C2) 및 유기 발광 다이오드(OLED)를 포함할 수 있다.
일 실시예에서, 구동 트랜지스터(TD) 및 제2 트랜지스터(T2)는 엔모스(N-channel Metal Oxide Semiconductor; NMOS) 트랜지스터이고, 제1 트랜지스터(T1)는 피모스(P-channel Metal Oxide Semiconductor; PMOS) 트랜지스터일 수 있다.
제1 트랜지스터(T1)는 제1 노드(N1)와 제2 노드(N2) 사이에 결합되고, 게이트 전극으로 스캔 신호(SCAN(k))를 수신할 수 있다.
제2 트랜지스터(T2)는 제1 트랜지스터(T1)와 직렬로 연결될 수 있다. 제2 트랜지스터(T2)는 제2 노드(N2)와 제3 노드(N3) 사이에 결합되고, 게이트 전극으로 글로벌 게이트 신호(GW)를 수신할 수 있다. 일 실시예에서, 글로벌 게이트 신호(GW)는 스캔 구동부에서 생성될 수 있다. 글로벌 게이트 신호(GW)는 제1 초기화 구간, 제2 초기화 구간, 문턱 전압 보상 구간 및 발광 구간에서 턴-온 레벨을 가지고, 기입 구간에서 턴-오프 레벨을 가질 수 있다. 따라서, 제2 트랜지스터(T2)는 상기 제1 초기화 구간, 제2 초기화 구간, 문턱 전압 보상 구간 및 발광 구간에서 턴 온될 수 있다.
구동 트랜지스터(TD)는 제1 전원(ELVDD)과 제3 노드(N3) 사이에 결합되고, 게이트 전극이 제1 노드(N1)에 결합될 수 있다. 구동 트랜지스터(TD)를 통해 흐르는 구동 전류(I_OLED)에 의해 발광 휘도가 결정될 수 있다.
도 11 및 12는 도 1의 표시 장치에 포함되는 화소의 예들을 나타내는 회로도이다.
도 11 및 도 12에서는 도 3을 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 11 및 도 12의 각각의 화소는 트랜지스터들의 타입을 제외하면, 도 3의 화소(10)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 11 및 도 12를 참조하면, 화소는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 구동 트랜지스터(TD), 제1 커패시터(C1), 제2 커패시터(C2) 및 유기 발광 다이오드(OLED)를 포함할 수 있다.
제1 트랜지스터(T1)는 제1 노드(N1)와 제2 노드(N2) 사이에 결합되고, 게이트 전극으로 스캔 신호(SCAN(k))를 수신할 수 있다.
제2 트랜지스터(T2)는 제1 트랜지스터(T1)와 직렬로 연결될 수 있다. 제2 트랜지스터(T2)는 제2 노드(N2)와 제3 노드(N3) 사이에 결합되고, 게이트 전극으로 초기화 전원(VINIT)을 수신할 수 있다. 구동 트랜지스터(TD)는 제1 전원(ELVDD)과 제3 노드(N3) 사이에 결합되고, 게이트 전극이 제1 노드(N1)에 결합될 수 있다. 구동 트랜지스터(TD)를 통해 흐르는 구동 전류(I_OLED)에 의해 발광 휘도가 결정될 수 있다.
일 실시예에서, 도 11에 도시된 바와 같이, 구동 트랜지스터(TD), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 피모스 트랜지스터일 수 있다. 예를 들어, 상기 피모스 트랜지스터들은 LTPS 박막 트랜지스터로 구현될 수 있다. 다만, 이 경우, 초기화 전원(VINT), 제1 전원(ELVDD) 및 제2 전원(ELVSS)의 전압 레벨들은 도 4 내지 도 6에 개시된 동작과는 다른 방식으로 변경될 수 있다.
일 실시예에서, 도 12에 도시된 바와 같이, 구동 트랜지스터(TD) 및 제2 트랜지스터(T2)는 피모스 트랜지스터이고, 제1 트랜지스터(T1)는 엔모스 트랜지스터일 수 있다. 이 경우, 초기화 전원(VINT), 제1 전원(ELVDD) 및 제2 전원(ELVSS)의 전압 레벨들은 도 4 내지 도 6에 개시된 동작과는 다른 방식으로 변경될 수 있다.
이에 따라, 데이터 전압을 구동 트랜지스터(TD)의 게이트 전극, 즉, 제1 노드(N1)에 기입하는 기입 구간 동안 제1 노드(N1)와 유기 발광 다이오드(OLED)의 애노드, 즉, 제3 노드(N3)가 전기적으로 분리될 수 있다.
도 13은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 14는 도 13의 전자 기기가 헤드 마운트 디스플레이로 구현된 일 예를 나타내는 도면이다.
도 13 및 도 14를 참조하면, 전자 기기(1000)는 프로세서(1010), 메모리 장치(1020), 스토리지 장치(1030), 입출력 장치(1040), 파워 서플라이(1050) 및 표시 장치(1060)를 포함할 수 있다. 이 때, 표시 장치(1060)는 도 1의 표시 장치(100)에 상응할 수 있다. 전자 기기(1000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 14에 도시된 바와 같이, 전자 기기(1000)는 헤드 마운트 디스플레이(head mounted display; HMD)로 구현될 수 있다. 다만, 이것은 예시적인 것으로서 전자 기기(1000)는 그에 한정되지 않는다. 예를 들어, 전자 기기(1000)는 텔레비전, 스마트폰, VR(Virtual Reality) 기기, 휴대폰, 비디오폰, 스마트패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북 등으로 구현될 수도 있다.
프로세서(1010)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1010)는 마이크로프로세서(micro processor), 중앙 처리 유닛, 어플리케이션 프로세서 등일 수 있다. 프로세서(1010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(1010)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(1020)는 전자 기기(1000)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1020)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 스토리지 장치(1030)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1040)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1050)는 전자 기기(1000)의 동작에 필요한 파워를 공급할 수 있다.
표시 장치(1060)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 표시 장치(1060)는 입출력 장치(1040)에 포함될 수도 있다. 상술한 바와 같이, 표시 장치(1060)는 복수의 화소 회로들을 포함하는 표시 패널, 상기 표시 패널에 연결되는 스캔 라인들 및 데이터 라인들을 구동하고, 상기 표시 패널에 초기화 전원, 제1 전원 및 제2 전원을 제공하는 패널 구동부를 포함할 수 있다.
상기 표시 패널에 포함되는 화소들 각각은 제1 노드와 제2 노드 사이에 결합되고, 게이트 전극으로 스캔 신호를 수신하는 제1 트랜지스터, 상기 제1 트랜지스터와 직렬 연결되어 상기 제2 노드와 제3 노드 사이에 결합되고, 게이트 전극으로 2개의 초기화 전압 레벨들로 가변하는 초기화 전원을 수신하는 제2 트랜지스터, 적어도 3개의 전압 레벨들로 가변하는 상기 제1 전원과 상기 제3 노드 사이에 결합되고, 게이트 전극이 상기 제1 노드에 결합되어 구동 전류를 제어하는 구동 트랜지스터, 상기 제3 노드와 정전압 레벨을 갖는 상기 제2 전원 사이에 결합되고, 상기 구동 전류에 기초하여 발광하는 유기 발광 다이오드, 상기 초기화 전원과 상기 제1 노드 사이에 결합되는 제1 커패시터 및 상기 제2 노드와 상기 데이터 라인들 중 하나에 결합되는 제2 커패시터를 포함할 수 있다.
따라서, 전자 기기(1000)에 포함되는 표시 장치(1060)는 3T2C 구조의 비교적 간단한 화소(10)들을 이용하여 동시 발광 구동을 수행할 수 있다. 따라서, 고해상도를 구현하는 동시 발광 구동 방식의 표시 장치를 포함하는 전자 기기(1000)가 구현될 수 있다.
본 발명은 표시 장치를 포함하는 임의의 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 HMD 장치, TV, 디지털 TV, 3D TV, PC, 가정용 전자기기, 노트북 컴퓨터, 태블릿 컴퓨터, 휴대폰, 스마트 폰, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 화소 100: 표시 장치
120: 표시 패널 140: 패널 구동부
142: 타이밍 제어부 144: 스캔 구동부
146: 데이터 구동부 148: 전원 공급부

Claims (20)

  1. 복수의 화소들을 포함하는 표시 패널; 및
    상기 표시 패널에 연결되는 복수의 스캔 라인들 및 데이터 라인들을 구동하고, 상기 표시 패널에 2개의 전압 레벨들로 가변하는 초기화 전원, 적어도 3개의 전압 레벨들로 가변하는 제1 전원 및 정전압 레벨을 갖는 제2 전원을 제공하는 패널 구동부를 포함하고,
    상기 화소들 각각은,
    제1 노드와 제2 노드 사이에 결합되고, 게이트 전극으로 스캔 신호를 수신하는 제1 트랜지스터;
    상기 제1 트랜지스터와 직렬 연결되어 상기 제2 노드와 제3 노드 사이에 결합되고, 게이트 전극으로 상기 초기화 전원을 수신하는 제2 트랜지스터;
    상기 제1 전원과 상기 제3 노드 사이에 결합되고, 게이트 전극이 상기 제1 노드에 결합되어 구동 전류를 제어하는 구동 트랜지스터;
    상기 제3 노드와 상기 제2 전원 사이에 결합되고, 상기 구동 전류에 기초하여 발광하는 유기 발광 다이오드;
    상기 초기화 전원과 상기 제1 노드 사이에 결합되는 제1 커패시터; 및
    상기 제2 노드와 상기 데이터 라인들 중 하나의 사이에 결합되는 제2 커패시터를 포함하는 것을 특징으로 하는 표시 장치.
  2. 제 1 항에 있어서, 하나의 프레임 주기는 상기 제3 노드를 초기화하는 제1 초기화 구간, 상기 제1 초기화 구간 후의 상기 구동 트랜지스터의 게이트 전압을 초기화하는 제2 초기화 구간, 상기 제2 초기화 구간 후의 상기 구동 트랜지스터의 문턱 전압을 보상하는 문턱 전압 보상 구간, 상기 문턱 전압 보상 구간 후의 데이터 전압이 상기 화소들에 순차적으로 기입되는 기입 구간 및 상기 기입 구간 후의 상기 화소들이 동시에 발광하는 발광 구간을 포함하는 것을 특징으로 하는 표시 장치.
  3. 제 2 항에 있어서, 상기 구동 트랜지스터, 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 엔모스(N-channel Metal Oxide Semiconductor; NMOS) 트랜지스터인 것을 특징으로 하는 표시 장치.
  4. 제 2 항에 있어서, 상기 제1 전원은 제1 전압 레벨, 제1 전압 레벨보다 낮은 제2 전압 레벨 및 상기 제1 전압 레벨보다 높은 제3 전압 레벨 중 하나를 가지며,
    상기 초기화 전원은 상기 제2 트랜지스터를 턴 온시키는 제1 초기화 전압 레벨 및 상기 제1 초기화 전압 레벨보다 낮으면서 상기 제2 트랜지스터를 턴 오프시키는 제2 초기화 전압 레벨 중 하나를 갖는 것을 특징으로 하는 표시 장치.
  5. 제 4 항에 있어서, 상기 제1 초기화 구간에서, 상기 제1 전원이 상기 제2 전원보다 낮은 상기 제1 전압 레벨을 가지고, 상기 초기화 전원은 상기 제1 초기화 전압 레벨을 가지며, 상기 스캔 신호는 턴-온 레벨을 갖는 것을 특징으로 하는 표시 장치.
  6. 제 4 항에 있어서, 상기 제2 초기화 구간에서, 상기 제1 전원이 상기 제1 전압 레벨을 가지고, 상기 초기화 전원은 상기 제1 초기화 전압 레벨을 가지며, 상기 스캔 신호는 턴-오프 레벨을 갖는 것을 특징으로 하는 표시 장치.
  7. 제 4 항에 있어서, 상기 문턱 전압 보상 구간에서, 상기 제1 전원이 상기 제2 전압 레벨을 가지고, 상기 초기화 전원은 상기 제1 초기화 전압 레벨을 가지며, 상기 스캔 신호는 턴-오프 레벨을 갖는 것을 특징으로 하는 표시 장치.
  8. 제 4 항에 있어서, 상기 기입 구간에서, 상기 제1 전원은 상기 제2 전원보다 높은 상기 제3 전압 레벨을 가지고, 상기 초기화 전원은 상기 제2 초기화 전압 레벨을 가지며, 턴 온 레벨을 갖는 상기 스캔 신호가 화소행 단위로 상기 스캔 라인들에 순차적으로 제공되는 것을 특징으로 하는 표시 장치.
  9. 제 8 항에 있어서, 상기 기입 구간 동안 상기 제2 트랜지스터가 턴 오프되어 상기 제1 노드와 상기 제3 노드가 전기적으로 분리되는 것을 특징으로 하는 표시 장치.
  10. 제 4 항에 있어서, 상기 발광 구간에서, 상기 제1 전원은 상기 제2 전원보다 높은 상기 제3 전압 레벨을 가지고, 상기 초기화 전원은 상기 제1 초기화 전압 레벨을 가지며, 상기 스캔 신호는 턴-오프 레벨을 갖는 것을 특징으로 하는 표시 장치.
  11. 제 4 항에 있어서, 상기 기입 구간에서, 상기 제1 전원은 상기 제1 전압 레벨 또는 상기 제3 전압 레벨을 가지고, 상기 초기화 전원은 상기 제2 초기화 전압 레벨을 가지며, 턴 온 레벨을 갖는 상기 스캔 신호가 화소행 단위로 상기 스캔 라인들에 순차적으로 제공되는 것을 특징으로 하는 표시 장치.
  12. 제 11 항에 있어서, 상기 발광 구간에서, 상기 제1 전원은 상기 제3 전압 레벨보다 높은 제4 전압 레벨을 가지고, 상기 초기화 전원은 상기 제1 초기화 전압 레벨을 가지며, 상기 스캔 신호는 턴-오프 레벨을 갖는 것을 특징으로 하는 표시 장치.
  13. 제 2 항에 있어서, 상기 구동 트랜지스터 및 상기 제2 트랜지스터는 엔모스(N-channel Metal Oxide Semiconductor; NMOS) 트랜지스터이고, 상기 제1 트랜지스터는 피모스(P-channel Metal Oxide Semiconductor; PMOS) 트랜지스터인 것을 특징으로 하는 표시 장치.
  14. 제 2 항에 있어서, 상기 패널 구동부는
    상기 제1 초기화 구간 및 상기 제2 초기화 구간 동안 상기 제1 전원을 상기 제2 전원보다 낮은 제1 전압 레벨로 제공하고,
    상기 문턱 전압 보상 구간 동안 상기 제1 전원을 상기 제1 전압 레벨보다 낮은 제2 전압 레벨로 제공하며,
    상기 기입 구간 및 상기 발광 구간 동안 상기 제1 전원을 상기 제2 전원보다 높은 제3 전압 레벨로 제공하는 것을 특징으로 하는 표시 장치.
  15. 제 2 항에 있어서, 상기 패널 구동부는
    상기 제1 초기화 구간 및 상기 제2 초기화 구간 동안 상기 제1 전원을 상기 제2 전원보다 낮은 제1 전압 레벨로 제공하고,
    상기 문턱 전압 보상 구간 동안 상기 제1 전원을 상기 제1 전압 레벨보다 낮은 제2 전압 레벨로 제공하며,
    상기 기입 구간 동안 상기 제1 전원을 상기 제1 전압 레벨보다 높은 제3 전압 레벨로 제공하며,
    상기 발광 구간 동안 상기 제1 전원을 상기 제1 전압 레벨 및 상기 제2 전원보다 높은 제4 전압 레벨로 제공하는 것을 특징으로 하는 표시 장치.
  16. 제1 노드와 제2 노드 사이에 결합되고, 게이트 전극으로 스캔 신호를 수신하는 제1 트랜지스터;
    상기 제1 트랜지스터와 직렬 연결되어 상기 제2 노드와 제3 노드 사이에 결합되고, 게이트 전극으로 2개의 초기화 전압 레벨들로 가변하는 초기화 전원을 수신하는 제2 트랜지스터;
    적어도 3개의 전압 레벨들로 가변하는 제1 전원과 상기 제3 노드 사이에 결합되고, 게이트 전극이 상기 제1 노드에 결합되어 구동 전류를 제어하는 구동 트랜지스터;
    상기 제3 노드와 정전압 레벨을 갖는 제2 전원 사이에 결합되고, 상기 구동 전류에 기초하여 발광하는 유기 발광 다이오드;
    상기 초기화 전원과 상기 제1 노드 사이에 결합되는 제1 커패시터; 및
    상기 제2 노드와 데이터 라인 사이에 결합되는 제2 커패시터를 포함하는 화소.
  17. 제 16 항에 있어서, 상기 구동 트랜지스터와 상기 제1 트랜지스터는 서로 다른 타입의 모스(Metal Oxide Transistor; MOS) 트랜지스터인 것을 특징으로 하는 화소.
  18. 제 17 항에 있어서, 상기 구동 트랜지스터 및 상기 제2 트랜지스터는 엔모스(N-channel Metal Oxide Semiconductor; NMOS) 트랜지스터이고, 상기 제1 트랜지스터는 피모스(P-channel Metal Oxide Semiconductor; PMOS) 트랜지스터인 것을 특징으로 하는 화소.
  19. 제 18 항에 있어서, 상기 제1 트랜지스터는 저온 폴리 실리콘(Low Temperature Poly Silicon; LTPS) 박막 트랜지스터인 것을 특징으로 하는 화소.
  20. 제 18 항에 있어서, 상기 제2 트랜지스터는 산화물 박막 트랜지스터 또는 저온 폴리 실리콘(Low Temperature Poly Silicon; LTPS) 박막 트랜지스터인 것을 특징으로 하는 화소.
KR1020170016283A 2017-02-06 2017-02-06 화소 및 이를 포함하는 표시 장치 KR102575662B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020170016283A KR102575662B1 (ko) 2017-02-06 2017-02-06 화소 및 이를 포함하는 표시 장치
US15/862,944 US10540927B2 (en) 2017-02-06 2018-01-05 Pixel and display device having the same
CN201810105745.2A CN108399886B (zh) 2017-02-06 2018-02-02 像素以及具有该像素的显示设备
US16/734,709 US11030952B2 (en) 2017-02-06 2020-01-06 Pixel and display device having the same
US17/313,471 US11328667B2 (en) 2017-02-06 2021-05-06 Pixel and display device having the same
KR1020230116390A KR20230131808A (ko) 2017-02-06 2023-09-01 화소 및 이를 포함하는 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170016283A KR102575662B1 (ko) 2017-02-06 2017-02-06 화소 및 이를 포함하는 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230116390A Division KR20230131808A (ko) 2017-02-06 2023-09-01 화소 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20180091985A true KR20180091985A (ko) 2018-08-17
KR102575662B1 KR102575662B1 (ko) 2023-09-07

Family

ID=63037330

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170016283A KR102575662B1 (ko) 2017-02-06 2017-02-06 화소 및 이를 포함하는 표시 장치
KR1020230116390A KR20230131808A (ko) 2017-02-06 2023-09-01 화소 및 이를 포함하는 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230116390A KR20230131808A (ko) 2017-02-06 2023-09-01 화소 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (3) US10540927B2 (ko)
KR (2) KR102575662B1 (ko)
CN (1) CN108399886B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200104461A (ko) * 2019-02-26 2020-09-04 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US11315482B2 (en) 2019-04-15 2022-04-26 Samsung Display Co., Ltd. Pixel and display device having the same
US11404517B2 (en) 2019-11-18 2022-08-02 Samsung Display Co., Ltd. Display panel
US11411065B2 (en) 2019-08-19 2022-08-09 Samsung Display Co., Ltd. Display device including symmetrically disposed transistors
US11910662B2 (en) 2019-06-12 2024-02-20 Samsung Display Co., Ltd. Display device using a simultaneous light emitting method and driving method thereof

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102575662B1 (ko) * 2017-02-06 2023-09-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR102440973B1 (ko) * 2018-02-01 2022-09-08 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102432670B1 (ko) * 2018-02-13 2022-08-17 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치
CN208335702U (zh) * 2018-05-14 2019-01-04 北京京东方技术开发有限公司 显示面板及显示装置
KR102528519B1 (ko) * 2018-08-23 2023-05-03 삼성디스플레이 주식회사 표시장치
US10839757B2 (en) * 2018-09-17 2020-11-17 Samsung Display Co., Ltd. Display device
CN110111722A (zh) * 2019-06-11 2019-08-09 惠州市华星光电技术有限公司 一种像素阵列
TWI721561B (zh) * 2019-09-16 2021-03-11 友達光電股份有限公司 畫素電路
KR20210048657A (ko) * 2019-10-23 2021-05-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20210085540A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 화소회로, 발광표시장치 및 그의 구동방법
US11698530B2 (en) * 2020-09-21 2023-07-11 Meta Platforms Technologies, Llc Switch leakage compensation for global illumination
CN112133253A (zh) * 2020-09-22 2020-12-25 Oppo广东移动通信有限公司 像素驱动电路及显示设备、驱动方法
KR20220111820A (ko) * 2021-02-02 2022-08-10 삼성디스플레이 주식회사 픽셀 및 이를 포함하는 표시 장치
US11322087B1 (en) 2021-04-22 2022-05-03 Sharp Kabushiki Kaisha Pixel circuit with threshold voltage compensation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060044244A1 (en) * 2004-09-01 2006-03-02 Takaji Numao Display device and method for driving the same
KR20100126529A (ko) * 2008-03-19 2010-12-01 글로벌 오엘이디 테크놀러지 엘엘씨 디스플레이 패널
KR20130098613A (ko) * 2012-02-28 2013-09-05 한양대학교 산학협력단 화소 및 이를 이용한 유기전계발광 표시장치
KR20140132504A (ko) * 2013-05-08 2014-11-18 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101139529B1 (ko) * 2005-06-30 2012-05-02 엘지디스플레이 주식회사 유기전계발광소자 및 유기전계발광 표시장치
US8035596B2 (en) * 2007-07-09 2011-10-11 Nec Lcd Technologies, Ltd Liquid crystal display device
TWI417840B (zh) * 2009-08-26 2013-12-01 Au Optronics Corp 畫素電路、主動式矩陣有機發光二極體顯示器及畫素電路之驅動方法
JP2011221098A (ja) * 2010-04-05 2011-11-04 Seiko Epson Corp 電気光学装置用基板、電気光学装置、及び電子機器
KR101964768B1 (ko) 2012-09-10 2019-04-03 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
KR102045546B1 (ko) * 2012-11-12 2019-12-03 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동 방법
KR102023598B1 (ko) 2012-11-20 2019-09-23 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
US9633625B2 (en) * 2013-05-22 2017-04-25 Samsung Display Co., Ltd. Pixel circuit and method for driving the same
KR102193782B1 (ko) * 2014-06-10 2020-12-23 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102307500B1 (ko) 2015-03-20 2021-10-01 삼성디스플레이 주식회사 표시 장치의 화소회로 및 이를 포함하는 표시 장치
EP3098804A3 (en) * 2015-05-28 2016-12-21 LG Display Co., Ltd. Organic light emitting display
KR102575662B1 (ko) * 2017-02-06 2023-09-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
CN106875893B (zh) * 2017-03-07 2019-03-15 京东方科技集团股份有限公司 像素电路和具有该像素电路的显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060044244A1 (en) * 2004-09-01 2006-03-02 Takaji Numao Display device and method for driving the same
KR20100126529A (ko) * 2008-03-19 2010-12-01 글로벌 오엘이디 테크놀러지 엘엘씨 디스플레이 패널
KR20130098613A (ko) * 2012-02-28 2013-09-05 한양대학교 산학협력단 화소 및 이를 이용한 유기전계발광 표시장치
KR20140132504A (ko) * 2013-05-08 2014-11-18 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200104461A (ko) * 2019-02-26 2020-09-04 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US10937364B2 (en) 2019-02-26 2021-03-02 Samsung Display Co., Ltd. Display device and driving method thereof
US11315482B2 (en) 2019-04-15 2022-04-26 Samsung Display Co., Ltd. Pixel and display device having the same
US11910662B2 (en) 2019-06-12 2024-02-20 Samsung Display Co., Ltd. Display device using a simultaneous light emitting method and driving method thereof
US11411065B2 (en) 2019-08-19 2022-08-09 Samsung Display Co., Ltd. Display device including symmetrically disposed transistors
US11404517B2 (en) 2019-11-18 2022-08-02 Samsung Display Co., Ltd. Display panel

Also Published As

Publication number Publication date
US11328667B2 (en) 2022-05-10
US10540927B2 (en) 2020-01-21
US20210256907A1 (en) 2021-08-19
CN108399886B (zh) 2022-04-26
KR20230131808A (ko) 2023-09-14
US20200143742A1 (en) 2020-05-07
US11030952B2 (en) 2021-06-08
KR102575662B1 (ko) 2023-09-07
CN108399886A (zh) 2018-08-14
US20180226023A1 (en) 2018-08-09

Similar Documents

Publication Publication Date Title
KR102575662B1 (ko) 화소 및 이를 포함하는 표시 장치
KR102616033B1 (ko) 픽셀 회로, 픽셀 회로의 구동 방법 및 표시 장치
US9626905B2 (en) Pixel circuit and electroluminescent display including the same
KR102661651B1 (ko) 화소 및 이를 포함하는 표시 장치 및 화소
US20210110771A1 (en) Pixel and related organic light emitting diode display device
CN109872692B (zh) 像素电路及其驱动方法、显示装置
US11574594B2 (en) Display panel of an organic light emitting diode display device, and organic light emitting diode display device including pixels differing in terms of size of at least one of a transistor and a capacitor
US20210118368A1 (en) Display panel of an organic light emitting diode display device, and organic light emitting diode display device
US11380265B2 (en) Scan driver and display device including the same
US20150145849A1 (en) Display With Threshold Voltage Compensation Circuitry
KR102372054B1 (ko) 표시 장치 및 화소
KR20210057277A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
US20220172682A1 (en) Light-emitting display device and pixel thereof
KR20170049780A (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
US11114034B2 (en) Display device
US11678542B2 (en) Pixel of an organic light emitting diode display device, and organic light emitting diode display device
JP7113750B2 (ja) 画素回路及びその駆動方法、表示パネル、表示装置
US20210201794A1 (en) Pixel driving circuit and driving method
KR102432670B1 (ko) 화소 및 이를 포함하는 유기 발광 표시 장치
CN111145693B (zh) 像素驱动电路及其驱动方法、显示面板和显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right