KR20180090413A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20180090413A
KR20180090413A KR1020170014820A KR20170014820A KR20180090413A KR 20180090413 A KR20180090413 A KR 20180090413A KR 1020170014820 A KR1020170014820 A KR 1020170014820A KR 20170014820 A KR20170014820 A KR 20170014820A KR 20180090413 A KR20180090413 A KR 20180090413A
Authority
KR
South Korea
Prior art keywords
dummy
gate
voltage
switching element
line
Prior art date
Application number
KR1020170014820A
Other languages
English (en)
Other versions
KR102618361B1 (ko
Inventor
이홍범
신지훈
연윤모
김은경
박민호
박초원
윤이나
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170014820A priority Critical patent/KR102618361B1/ko
Priority to US15/887,018 priority patent/US10515605B2/en
Publication of KR20180090413A publication Critical patent/KR20180090413A/ko
Application granted granted Critical
Publication of KR102618361B1 publication Critical patent/KR102618361B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/048—Preventing or counteracting the effects of ageing using evaluation of the usage time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 실시간으로 게이트 오프 전압을 최적의 값으로 보정하여 스위칭 소자의 누설 전류의 최소화할 수 있는 표시 장치에 관한 것으로, 기판; 기판 상의 게이트 라인, 더미 게이트 라인, 데이터 라인, 더미 데이터 라인, 화소 전극 및 더미 화소 전극; 게이트 라인, 데이터 라인 및 화소 전극에 연결된 스위칭 소자; 더미 게이트 라인, 더미 데이터 라인 및 더미 화소 전극에 연결된 더미 스위칭 소자; 더미 화소로부터 서로 다른 시점에 발생된 드레인 전류들을 근거로 드레인 전류의 변화량을 검출하고, 드레인 전류의 변화량을 근거로 더미 스위칭 소자의 문턱 전압이 포함된 선형 영역에서의 더미 스위칭 소자의 게이트 전압의 변화량을 검출하는 보상부; 보상부로부터 검출된 게이트 전압의 변화량을 근거로 게이트 오프 전압을 보정하여 출력하는 전원 공급부; 및 전원 공급부로부터의 게이트 오프 전압을 상기 게이트 라인에 공급하는 게이트 드라이버를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 실시간으로 게이트 오프 전압을 최적의 값으로 보정하여 스위칭 소자의 누설 전류의 최소화할 수 있는 표시 장치에 대한 것이다.
액정 표시 장치(liquid crystal display, LCD)는 현재 가장 널리 사용되고 있는 평판 표시 장치(flat panel display, FPD) 중 하나로서 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어진다. 액정 표시 장치는 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
본 발명은 스위칭 소자의 누설 전류의 최소화할 수 있는 표시 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시 장치는, 기판; 상기 기판 상의 게이트 라인, 더미 게이트 라인, 데이터 라인, 더미 데이터 라인, 화소 전극 및 더미 화소 전극; 상기 게이트 라인, 상기 데이터 라인 및 상기 화소 전극에 연결된 스위칭 소자; 상기 더미 게이트 라인, 상기 더미 데이터 라인 및 상기 더미 화소 전극에 연결된 더미 스위칭 소자; 상기 더미 화소로부터 서로 다른 시점에 발생된 드레인 전류들을 근거로 드레인 전류의 변화량을 검출하고, 상기 드레인 전류의 변화량을 근거로 상기 더미 스위칭 소자의 문턱 전압이 포함된 선형 영역에서의 상기 더미 스위칭 소자의 게이트 전압의 변화량을 검출하는 보상부; 상기 보상부로부터 검출된 게이트 전압의 변화량을 근거로 게이트 오프 전압을 보정하여 출력하는 전원 공급부; 및 상기 전원 공급부로부터의 게이트 오프 전압을 상기 게이트 라인에 공급하는 게이트 드라이버를 포함한다.
상기 더미 게이트 라인은 서로 분리된 제 1 더미 게이트 라인, 제 2 더미 게이트 라인 및 제 3 더미 게이트 라인을 포함하며; 상기 더미 화소 전극은 서로 분리된 제 1 더미 화소 전극, 제 2 더미 화소 전극 및 제 3 더미 화소 전극을 포함하며; 상기 더미 스위칭 소자는 상기 제 1 더미 게이트 라인, 상기 더미 데이터 라인 및 상기 제 1 더미 화소 전극에 연결된 제 1 더미 스위칭 소자; 상기 제 2 더미 게이트 라인, 상기 더미 데이터 라인 및 상기 제 2 더미 화소 전극에 연결된 제 2 더미 스위칭 소자; 및 상기 제 3 더미 게이트 라인, 상기 더미 데이터 라인 및 상기 제 3 더미 화소 전극에 연결된 제 3 더미 스위칭 소자를 포함한다.
상기 서로 다른 시점은 제 1 시점 및 상기 제 1 시점보다 시간적으로 더 지연된 제 2 시점을 포함하며; 상기 보상부는, 상기 제 1 시점 및 제 2 시점에, 상기 제 1 더미 게이트 라인으로 제 1 게이트 전압을 공급하고, 상기 제 2 더미 게이트 라인으로 상기 제 1 게이트 전압과 다른 제 2 게이트 전압을 공급하고, 상기 제 3 더미 게이트 라인으로 상기 제 2 게이트 전압과 다른 제 3 게이트 전압을 공급하고, 상기 더미 데이터 라인으로 더미 데이터 전압을 공급하고, 상기 제 1 더미 화소 전극으로부터 제 1 드레인 전류를 공급받고, 상기 제 2 더미 화소 전극으로부터 제 2 드레인 전류를 공급받고, 상기 제 3 더미 화소 전극으로부터 제 3 드레인 전류를 공급받는다.
상기 제 1 게이트 전압, 상기 제 2 게이트 전압 및 상기 제 3 게이트 전압은 상기 선형 영역에 위치한다.
상기 보상부는, 상기 제 1 게이트 전압, 제 2 게이트 전압, 제 3 게이트 전압, 상기 제 1 시점의 제 1 드레인 전류, 상기 제 1 시점의 제 2 드레인 전류, 상기 제 1 시점의 제 3 드레인 전류를 근거로 제 1 회귀 곡선 및 상기 제 1 회귀 곡선에 대한 제 1 방정식을 생성하고; 상기 제 1 게이트 전압, 제 2 게이트 전압, 제 3 게이트 전압, 상기 제 2 시점의 제 1 드레인 전류, 상기 제 2 시점의 제 2 드레인 전류, 상기 제 2 시점의 제 3 드레인 전류를 근거로 제 2 회귀 곡선 및 상기 제 2 회귀 곡선에 대한 제 2 방정식을 생성한다.
상기 보상부는, 상기 제 1 방정식 및 제 2 방정식을 근거로 제 1 회귀 곡선과 제 2 회귀 곡선 간의 거리를 산출하고, 상기 거리를 근거로 상기 게이트 전압의 변화량을 산출한다.
상기 보상부는 상기 게이트 전압의 변화량에 대응되는 보상 전압을 상기 전원 공급부로 공급하며; 상기 전원 공급부는 게이트 오프 전압에 상기 보상 전압을 더하여 보정된 게이트 오프 전압을 생성한다.
상기 게이트 전압의 변화량이 임계값을 초과할 경우, 상기 보상부는 상기 게이트 전압의 변화량에 해당하는 보상 전압을 상기 전원 공급부로 공급하며; 상기 전원 공급부는 게이트 오프 전압에 상기 보상 전압을 더하여 보정된 게이트 오프 전압을 생성한다.
상기 제 1 시점은 표시 장치의 온 시점과 제 1 프레임 기간 사이에 위치한다.
상기 제 2 시점은 제 1 프레임 기간과 표시 장치의 오프 시점 사이에 위치한다.
상기 서로 다른 시점은 상기 제 2 시점보다 더 지연된 제 3 시점을 더 포함하며; 상기 제 3 시점은 제 1 프레임 기간과 표시 장치의 오프 시점 사이에 위치하며; 상기 제 1 프레임 기간의 시작 시점부터 상기 제 3 시점까지의 시간 길이는 상기 제 1 프레임 기간의 시작 시점부터 상기 제 2 시점까지의 시간 길이보다 더 길다.
상기 전원 공급부로부터의 게이트 오프 전압은 상기 더미 게이트 라인에 더 공급된다.
상기 화소 전극 및 상기 스위칭 소자는 상기 기판의 표시 영역에 위치하며; 상기 더미 화소 전극 및 상기 더미 스위칭 소자는 상기 기판의 비표시 영역에 위치한다.
표시 장치는 상기 데이터 라인에 연결된 제 1 데이터 구동 집적 회로를 더 포함한다.
상기 보상부는 상기 제 1 데이터 구동 집적 회로에 내장된다.
표시 장치는 상기 데이터 라인에 인접한 다른 데이터 라인에 연결된 제 2 데이터 구동 집적 회로를 더 포함한다.
표시 장치는 상기 데이터 라인과 상기 제 1 데이터 구동 집적 회로에 연결된 제 1 링크 라인; 및 상기 다른 데이터 라인과 상기 제 2 데이터 구동 집적 회로에 연결된 제 2 링크 라인을 더 포함하며; 상기 보상부는 상기 기판의 비표시 영역에서 상기 제 1 링크 라인과 상기 제 2 링크 라인 사이에 위치한다.
상기 스위칭 소자와 더미 스위칭 소자는 동일한 크기 및 동일한 형상의 채널 영역을 갖는다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시 장치는, 기판; 상기 기판 상의 게이트 라인, 더미 게이트 라인, 데이터 라인, 더미 데이터 라인, 화소 전극 및 더미 화소 전극; 상기 게이트 라인, 상기 데이터 라인 및 상기 화소 전극에 연결된 스위칭 소자; 상기 더미 게이트 라인, 상기 더미 데이터 라인 및 상기 더미 화소 전극에 연결된 더미 스위칭 소자; 서로 다른 값을 갖는 복수의 보상 전압들을 상기 더미 게이트 라인에 순차적으로 인가하고, 상기 복수의 보상 전압들에 의해 발생된 복수의 드레인 전류들을 상기 더미 화소를 통해 순차적으로 공급받고, 그 공급된 복수의 드레인 전류들 중 가장 작은 값을 갖는 드레인 전류에 대응되는 보상 전압을 선택하는 보상부; 상기 보상부로부터 선택된 보상 전압을 게이트 오프 전압으로서 출력하는 전원 공급부; 및 상기 전원 공급부로부터의 게이트 오프 전압을 상기 게이트 라인에 공급하는 게이트 드라이버를 포함한다.
상기 복수의 보상 전압들은 등차 수열의 관계를 갖는다.
본 발명에 따른 표시 장치는 다음과 같은 효과를 제공한다.
표시 장치의 구동 시간이 증가함에 따라 화소의 스위칭 소자의 열화 정도가 증가한다. 다시 말하여, 표시 장치의 구동 시간이 증가함에 따라 스위칭 소자의 문턱 전압이 음의 방향으로 쉬프트된다. 이에 따라, 표시 장치의 구동 시간이 증가하면 스위칭 소자의 누설 전류도 증가한다. 본 발명의 표시 장치에 포함된 보상부는 표시 장치의 구동 시간에 따라 최적 크기의 게이트 오프 전압을 생성한다. 이에 따라 스위칭 소자의 누설 전류가 감소할 수 있다.
또한, 본 발명의 보상부는 스위칭 소자의 문턱 전압이 양의 방향으로 이동되어도 이 변화량을 검출할 수 있다. 따라서, 스위칭 소자의 문턱 전압이 양의 방향으로 이동된 경우에도 항상 최적의 게이트 오프 전압이 생성될 수 있다.
또한, 본 발명의 보상부는 서로 다른 표시 패널들에서의 각 게이트 오프 전압을 그 표시 패널의 특성에 맞춰 최적화할 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 나타낸 도면이다.
도 2는 도 1의 더미부, 보상부, 전원 공급부, 게이트 드라이버 및 화소 간의 연결 관계를 설명하기 위한 블록 다이어그램이다.
도 3은 도 2의 더미 화소 및 화소의 구체적인 구성을 나타낸 도면이다.
도 4는 도 1의 더미부의 다른 실시예를 나타낸 도면이다.
도 5는 도 4에 도시된 어느 하나의 더미 스위칭 소자의 구동 시간에 따른 I-V 특성 곡선을 나타낸 도면이다.
도 6은 도 5에 도시된 제 1 곡선의 선형 영역을 확대한 도면이다.
도 7은 제 1 회귀 곡선의 일부 및 제 2 회귀 곡선의 일부를 나타낸 도면이다.
도 8은 도 1의 보상부의 동작을 설명하기 위한 도면이다.
도 9는 도 8의 보상부의 동작에 관련된 순서도이다.
도 10은 도 3의 화소의 다른 실시예를 나타낸 도면이다.
도 11은 도 10의 I-I'의 선을 따라 자른 단면도이다.
도 12는 도 10의 II-II'의 선을 따라 자른 단면도이다.
도 13은 도 4의 더미 화소들의 다른 실시예를 나타낸 도면이다.
도 14는 도 1의 더미부 및 그 주변부를 나타낸 도면이다.
도 15는 도 1 내지 도 3의 보상부의 다른 동작을 설명하기 위한 도면이다.
도 16은 도 15의 보상부에 연결된 더미부의 상세 구성도이다.
도 17은 도 15의 보상부의 동작에 관련된 순서도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 때, 이는 다른 부분 "바로 아래에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 아래에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 그에 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서 제 1, 제 2, 제 3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제 1 구성 요소가 제 2 또는 제 3 구성 요소 등으로 명명될 수 있으며, 유사하게 제 2 또는 제 3 구성 요소도 교호적으로 명명될 수 있다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도 1 내지 도 17을 참조로 본 발명에 따른 표시 장치를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 나타낸 도면이다.
본 발명의 표시 장치(500)는 도 1에 도시된 바와 같이, 표시 패널(100), 데이터 드라이버(271), 게이트 드라이버(266), 회로 기판(400), 타이밍 컨트롤러(606), 전원 공급부(605), 더미부(700) 및 보상부(300)를 포함한다.
표시 패널(100)은 제 1 기판(105) 및 제 2 기판(106)을 포함한다. 제 1 기판(105)과 제 2 기판(106)은 서로 마주본다. 제 1 기판(105)은 표시 영역(105a) 및 비표시 영역(105b)을 갖는다.
표시 패널(100)은 액정 패널 또는 유기 발광 다이오드 패널 등과 같은 다양한 종류의 표시 장치에 사용되는 패널일 수 있다. 표시 패널(100)이 액정 패널일 때 제 1 기판(105)과 제 2 기판(106) 사이에 액정층이 위치할 수 있다. 표시 패널(100)이 유기 발광 다이오드 패널일 때 제 1 기판(105)과 제 2 기판(106) 사이에 유기 발광층이 위치할 수 있다.
제 1 기판(105) 상에는 복수의 게이트 라인들(GL1 내지 GLi), 복수의 데이터 라인들(DL1 내지 DLj) 및 복수의 화소들(PX11 내지 PXij)이 위치한다.
도시되지 않았지만, 제 2 기판(106) 상에는 화소 영역을 정의하는 차광부가 위치할 수 있다. 한편, 이 차광부는 제 1 기판(105)에 위치할 수도 있다. 차광부는 화소 영역을 제외한 부분에서 광이 방출되는 것을 차단한다.
데이터 라인들(DL1 내지 DLj)은 게이트 라인들(GL1 내지 GLi)과 교차한다. 데이터 라인들(DL1 내지 DLj)은 비표시 영역(105b)으로 연장되어 데이터 드라이버(271)에 접속된다.
데이터 드라이버(271)는 복수의 데이터 구동 집적회로들(310_1, 310_2, ... 310_k)을 포함한다. 데이터 구동 집적 회로들(310_1, 310_2, ... 310_k)은 타이밍 컨트롤러(606)로부터 디지털 영상 데이터 신호들 및 데이터 제어 신호를 공급받는다.
데이터 구동 집적 회로들(310_1, 310_2, ... 310_k)은 데이터 제어 신호에 따라 디지털 영상 데이터 신호들을 샘플링한 후에, 매 수평 기간마다 한 수평 라인에 해당하는 샘플링 디지털 영상 데이터 신호들을 래치하고 래치된 영상 데이터 신호들을 데이터 라인들(DL1 내지 DLj)에 공급한다. 즉, 데이터 구동 집적 회로들(310_1, 310_2, ... 310_k)은 타이밍 컨트롤러(606)로부터의 디지털 영상 데이터 신호들을 전원 공급부(605)로부터 입력되는 감마 전압을 이용하여 아날로그 영상 신호들로 변환하여 데이터 라인들(DL1 내지 DLj)로 공급한다.
각 데이터 구동 집적 회로(310_1, 310_2, ... 310_k)는 각각 데이터 캐리어(320_1, 320_2, ..., 320_k)에 실장된다. 데이터 캐리어들(320_1, 320_2, ..., 320_k)은 회로 기판(400)과 제 1 기판(105) 사이에 접속된다. 예를 들어, 데이터 캐리어들(320_1, 320_2, ..., 320_k) 각각은 회로 기판(400)과 제 1 기판(105)의 비표시 영역(105b) 사이에 전기적으로 연결될 수 있다.
각 데이터 구동 집적 회로(301_1 내지 310_k)는 각 링크 라인(444; 일명, 팬 아웃 라인)을 통해 데이터 라인들에 연결된다. 예를 들어, 데이터 구동 집적 회로(310_1)는 링크 라인(444)을 통해 데이터 라인(DL1)에 연결된다.
회로 기판(400)에 전술된 타이밍 컨트롤러(606) 및 전원 공급부(605)가 위치할 수 있다.
데이터 캐리어들(320_1, 320_2, ..., 320_k)은 타이밍 컨트롤러(606) 및 전원 공급부(605)로부터의 각종 신호들을 데이터 구동 집적 회로(310_1, 310_2, ..., 310_k)로 전송하는 입력 라인들과 그 데이터 구동 집적 회로(310_1, 310_2, ..., 310_k)로부터 출력된 영상 데이터 신호들을 해당 데이터 라인들(DL1 내지 DLj)로 전송하는 출력 라인들을 포함한다.
좌측 가장자리에 위치한 데이터 캐리어(320_1)는 타이밍 컨트롤러(606) 및 전원 공급부(605)로부터의 각종 신호들을 제 1 기판(105)으로 전송하기 위한 보조 라인(942)을 포함할 수 있다. 보조 라인(942)은 제 1 기판(105)의 패널 라인(912)을 통해 게이트 드라이버(266)에 연결될 수 있다.
화소들(PX11 내지 PXij)은 제 1 기판(105)의 표시 영역(105a)에 행렬 형태로 배열된다. 화소들(PX11 내지 PXij)은 적색 영상을 표시하는 적색 화소, 녹색 영상을 표시하는 녹색 화소 및 청색 영상을 표시하는 청색 화소를 포함한다. 이때, 수평 방향으로 인접한 적색 화소, 녹색 화소 및 청색 화소는 하나의 단위 영상을 표시하기 위한 단위 화소를 구성할 수 있다.
제 p 수평 라인(p는 1 내지 i 중 어느 하나)을 따라 배열된 j개의 화소들(이하, 제 p 수평 라인 화소들)은 제 1 내지 제 j 데이터 라인들(DL1 내지 DLj) 각각에 개별적으로 접속된다. 아울러, 이 제 p 수평라인 화소들은 제 p 게이트 라인에 공통으로 접속된다. 이에 따라, 제 p 수평라인 화소들은 제 p 게이트 신호를 공통으로 공급받는다. 즉, 동일 수평라인 상에 배열된 j개의 화소들은 모두 동일한 게이트 신호를 공급받지만, 서로 다른 수평라인 상에 위치한 화소들은 서로 다른 게이트 신호를 공급받는다.
각 화소는, 도시되지 않았지만, 스위칭 소자, 액정 커패시터 및 보조 커패시터를 포함할 수 있다. 스위칭 소자는 박막 트랜지스터(Thin Film Transistor)이다.
스위칭 소자는 게이트 라인으로부터의 게이트 신호에 따라 턴-온된다. 턴-온된 스위칭 소자는 데이터 라인으로부터 제공된 아날로그 영상 데이터 신호를 액정용량 커패시터 및 보조용량 커패시터로 공급한다.
게이트 라인들(GL1 내지 GLi)은 게이트 드라이버(266)에 의해 구동되는 바, 이 게이트 드라이버(266)는 쉬프트 레지스터를 포함할 수 있다.
게이트 드라이버(266)는, 도 1에 도시된 바와 같이 제 1 기판(105)의 비표시 영역(105b)에 위치할 수 있다. 이와 달리, 게이트 드라이버(266)는 데이터 드라이버(271)와 같이 집적 회로 형태로 제 1 기판(105)의 비표시 영역(105b)에 연결될 수 있다.
더미부(700)는 제 1 기판(105)의 비표시 영역(105b)에 위치할 수 있다. 예를 들어, 더미부(700)는 패널 라인(912)과 데이터 라인(DL1)에 연결된 링크 라인(444) 사이에 위치할 수도 있다. 또한, 더미부(700)는 서로 인접한 2개의 데이터 구동 집적 회로들에 연결된 링크 라인들 사이에 위치할 수 있다. 예를 들어, 데이터 구동 집적 회로들 중 가장 좌측에 위치한 데이터 구동 집적 회로(310_1)를 제 1 데이터 구동 집적 회로로 정의하고, 그 제 1 데이터 구동 집적 회로(310_1)에 인접한 데이터 구동 집적 회로(310_2)를 제 2 데이터 구동 집적 회로로 정의할 때, 제 1 데이터 구동 집적 회로(310_1)에 연결된 어느 하나의 링크 라인(이하, 제 1 링크 라인)과 제 2 데이터 구동 집적 회로(310_2)에 연결된 어느 하나의 링크 라인(이하, 제 2 링크 라인) 사이에 전술된 더미부(700)가 위치할 수 있다. 이때, 제 1 링크 라인은 제 1 데이터 구동 집적 회로(310_1)에 연결된 링크 라인들 중 제 2 데이터 구동 집적 회로(310_2)에 가장 근접하게 위치한 링크 라인이며, 제 2 링크 라인은 제 2 데이터 구동 집적 회로(310_2)에 연결된 링크 라인들 중 제 1 구동 집적 회로(310_1)에 가장 근접하게 위치한 링크 라인일 수 있다.
보상부(300)는 더미부(700) 및 전원 공급부(605)에 연결된다. 보상부(300)는 더미부(700)로부터 검출된 신호를 근거로 보상 전압을 결정하고, 그 보상 전압을 전원 공급부(605)로 제공한다. 보상부(300)는 데이터 드라이버(271)에 내장될 수 있다. 예를 들어, 보상부(300)는 가장 좌측에 위치한 데이터 구동 집적 회로(310_1)에 내장될 수 있다. 한편, 보상부(300)는 그 데이터 구동 집적 회로(310_1)의 일부일 수 있다. 이와 같은 경우 그 데이터 구동 집적 회로(310_1)는 전술된 기능 외에 보상부(300)의 기능을 더 수행할 수 있다.
도 2는 도 1의 더미부, 보상부, 전원 공급부, 게이트 드라이버 및 화소 간의 연결 관계를 설명하기 위한 블록 다이어그램이고, 도 3은 도 2의 더미 화소 및 화소의 구체적인 구성을 나타낸 도면이다.
도 2에 도시된 바와 같이, 더미부(700)는 더미 화소(DPX)를 포함한다. 더미 화소(DPX)는 제 1 기판(105)의 비표시 영역(105b)에 위치한다. 더미 화소(DPX)는 표시 영역(105a)에 위치한 화소(PX)의 열화 정도를 판단하기 위한 화소이다. 이를 위해, 더미 화소(DPX)는 화소(PX)와 동일한 구성을 가질 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 더미 화소(DPX)는 더미 스위칭 소자(DTFT) 및 더미 화소 전극(DPE)을 포함할 수 있는 바, 더미 화소(DPX)의 더미 스위칭 소자(DTFT)와 화소(PX)의 스위칭 소자(TFT)는 동일한 크기 및 형상을 가질 수 있다. 더욱 구체적인 예로서, 더미 스위칭 소자(DTFT)의 채널 영역은 스위칭 소자(TFT)의 채널 영역 채널과 동일한 크기 및 동일한 형상을 가질 수 있다. 일 예로서, 더미 스위칭 소자(DTFT)의 채널 영역의 폭 및 채널 영역의 길이는 스위칭 소자(TFT)의 채널 영역의 폭 및 채널 영역의 길이와 각각 동일할 수 있다. 또한, 더미 스위칭 소자(DTFT)와 스위칭 소자(TFT)는 실질적으로 동일한 문턱 전압을 가질 수 있다.
도 3에 도시된 바와 같이, 더미 스위칭 소자(DTFT)의 게이트 전극은 더미 게이트 라인(DGL)에 연결된다. 또한, 더미 스위칭 소자(DTFT)의 소스 전극 및 드레인 전극 중 어느 하나는 더미 데이터 라인(DDL)에 연결되며, 그 소스 전극 및 드레인 전극 중 다른 하나는 더미 화소 전극(DPE)에 연결된다. 예를 들어, 더미 스위칭 소자(DTFT)의 소스 전극은 더미 데이터 라인(DDL)에 연결되며, 그 더미 스위칭 소자(DTFT)의 드레인 전극은 더미 화소 전극(DPE)에 연결된다.
스위칭 소자(TFT)의 게이트 전극은 게이트 라인(GL)에 연결된다. 또한, 스위칭 소자(TFT)의 소스 전극 및 드레인 전극 중 어느 하나는 데이터 라인(DL)에 연결되며, 그 소스 전극 및 드레인 전극 중 다른 하나는 화소 전극(PE)에 연결된다. 예를 들어, 스위칭 소자(TFT)의 소스 전극은 데이터 라인(DL)에 연결되며, 그 스위칭 소자(TFT)의 드레인 전극은 화소 전극(PE)에 연결된다.
보상부(300)는 더미 화소(DPX)로부터 서로 다른 시점에 발생된 드레인 전류(즉, 더미 더미 드레인 전류; Id)들을 근거로 드레인 전류의 변화량을 검출하고, 그 드레인 전류의 변화량을 근거로 더미 스위칭 소자(DTFT)의 게이트 전압(즉, 더미 게이트 전압; Vgd)의 변화량을 검출한다. 이때, 보상부(300)는 그 검출된 게이트 전압의 변화량에 해당하는 보상 전압(Vc)을 출력한다.
전술된 게이트 전압(Vgd)의 변화량은 더미 스위칭 소자(DTFT)의 문턱 전압이 포함된 선형 영역에서의 게이트 전압(Vgd)의 변화량을 의미한다. 또한, 더미 스위칭 소자(DTFT)의 드레인 전류(Id)는 그 더미 스위칭 소자(DTFT)의 소스 전극 및 드레인 전극을 통해 흐르는 전류를 의미한다. 또한, 더미 스위칭 소자(DTFT)의 게이트 전압(Vgd)은 그 더미 스위칭 소자(DTFT)의 게이트 전극에 인가된 전압을 의미한다. 이 게이트 전압(Vgd)은 그 더미 스위칭 소자(DTFT)의 턴-오프 전압에 해당한다. 따라서, 전술된 드레인 전류(Id)는 실질적으로 그 더미 스위칭 소자(DTFT)의 누설 전류를 의미한다.
전원 공급부(605)는 직류 전압인 게이트 오프 전압(Voff)을 출력한다. 이때, 전원 공급부(605)는 보상부(300)로부터 검출된 게이트 전압(Vgd)의 변화량을 근거로 게이트 오프 전압(Voff)을 보정한다. 다시 말하여, 전원 공급부(605)는 보상부(300)로부터 보상 전압(Vc)을 공급받고, 게이트 오프 전압(Voff)에 그 보상 전압(Vc)을 더함으로써 보정된 게이트 오프 전압(Voff)을 생성한다. 전원 공급부(605)로부터 출력된 게이트 오프 전압(Voff)은 더미 화소(DPX)로 공급된다. 구체적으로, 전원 공급부(605)로부터의 게이트 오프 전압(Voff)은 더미 화소(DPX)에 연결된 더미 게이트 라인(DGL)으로 공급된다. 게이트 오프 전압(Voff)에 의해 더미 스위칭 소자(DTFT)는 턴-오프될 수 있다.
또한, 전원 공급부(605)로부터 출력된 게이트 오프 전압(Voff)은 게이트 드라이버(206)에도 공급된다. 게이트 드라이버(206)는 전원 공급부(605)로부터 공급된 게이트 오프 전압(Voff)을 화소(PX)에 공급한다. 구체적으로, 게이트 드라이버(206)로부터의 게이트 오프 전압(Voff)은 화소(PX)에 연결된 게이트 라인(GL 또는 GL1 내지 GLi)으로 공급된다. 게이트 오프 전압(Voff)에 의해 스위칭 소자(TFT)는 턴-오프될 수 있다. 게이트 라인(GL)에는 전술된 게이트 신호 및 게이트 오프 전압(Voff)이 인가되는 바, 스위칭 소자(TFT)는 게이트 신호에 의해 턴-온되는 반면 게이트 오프 전압(Voff)에 의해 턴-오프된다. 한 프레임 기간 중 약 10%에 해당하는 기간 동안 게이트 신호가 그 게이트 라인(GL)에 유지되며, 그 한 프레임 기간 중 약 90%에 해당하는 기간 동안 게이트 오프 전압(Voff)이 그 게이트 라인(GL)에 유지될 수 있다.
도 4는 도 1의 더미부의 다른 실시예를 나타낸 도면이다.
더미부(700)는, 도 4에 도시된 바와 같이, 복수의 더미 화소들(DPX1, DPX2, DPX3, DPX3, DPX4, DPX5, DPX6, DPX7, DPX8, DPX9)을 포함할 수 있다. 여기서, 제 1 더미 게이트 라인(DGL1) 및 제 1 더미 데이터 라인(DDL1)에 연결된 더미 화소(DPX1)를 제 1 더미 화소로 정의하고, 제 2 더미 게이트 라인(DGL2) 및 제 1 더미 데이터 라인(DDL1)에 연결된 더미 화소(DPX2)를 제 2 더미 화소로 정의하고, 제 3 더미 게이트 라인(DGL3) 및 제 1 더미 데이터 라인(DDL1)에 연결된 더미 화소(DPX3)를 제 3 더미 화소로 정의하고, 제 1 더미 게이트 라인(DGL1) 및 제 2 더미 데이터 라인(DDL2)에 연결된 더미 화소(DPX4)를 제 4 더미 화소로 정의하고, 제 2 더미 게이트 라인(DGL2) 및 제 2 더미 데이터 라인(DDL2)에 연결된 더미 화소(DPX5)를 제 5 더미 화소로 정의하고, 제 3 더미 게이트 라인(DGL3) 및 제 2 더미 데이터 라인(DDL2)에 연결된 더미 화소(DPX6)를 제 6 더미 화소로 정의하고, 제 1 더미 게이트 라인(DGL1) 및 제 3 더미 데이터 라인(DDL3)에 연결된 더미 화소(DPX7)를 제 7 더미 화소로 정의하고, 제 2 더미 게이트 라인(DGL2) 및 제 3 더미 데이터 라인(DDL3)에 연결된 더미 화소(DPX8)를 제 8 더미 화소로 정의하고, 그리고 제 3 더미 게이트 라인(DGL3) 및 제 3 더미 데이터 라인(DDL3)에 연결된 더미 화소(DPX9)를 제 9 더미 화소로 정의한다.
각 더미 화소(DPX1 내지 DPX9)는 더미 스위칭 소자(DTFT) 및 더미 화소 전극을 포함한다. 여기서, 제 1 더미 화소(DPX1)의 더미 스위칭 소자(DTFT) 및 더미 화소 전극(DPE)을 각각 제 1 더미 스위칭 소자 및 제 1 더미 화소 전극으로 정의하고, 제 2 더미 화소(DPX2)의 더미 스위칭 소자(DTFT) 및 더미 화소 전극(DPE)을 각각 제 2 더미 스위칭 소자 및 제 2 더미 화소 전극으로 정의하고, 제 3 더미 화소(DPX3)의 더미 스위칭 소자(DTFT) 및 더미 화소 전극(DPE)을 각각 제 3 더미 스위칭 소자 및 제 3 더미 화소 전극으로 정의하고, 제 4 더미 화소(DPX4)의 더미 스위칭 소자(DTFT) 및 더미 화소 전극(DPE)을 각각 제 4 더미 스위칭 소자 및 제 4 더미 화소 전극으로 정의하고, 제 5 더미 화소(DPX5)의 더미 스위칭 소자(DTFT) 및 더미 화소 전극(DPE)을 각각 제 5 더미 스위칭 소자 및 제 5 더미 화소 전극으로 정의하고, 제 6 더미 화소(DPX6)의 더미 스위칭 소자(DTFT) 및 더미 화소 전극(DPE)을 각각 제 6 더미 스위칭 소자 및 제 6 더미 화소 전극으로 정의하고, 제 7 더미 화소(DPX7)의 더미 스위칭 소자(DTFT) 및 더미 화소 전극(DPE)을 각각 제 7 더미 스위칭 소자 및 제 7 더미 화소 전극으로 정의하고, 제 8 더미 화소(DPX8)의 더미 스위칭 소자(DTFT) 및 더미 화소 전극(DPE)을 각각 제 8 더미 스위칭 소자 및 제 8 더미 화소 전극으로 정의하고, 그리고 제 9 더미 화소(DPX9)의 더미 스위칭 소자(DTFT) 및 더미 화소 전극(DPE)을 각각 제 9 더미 스위칭 소자 및 제 9 더미 화소 전극으로 정의한다.
제 1 더미 화소(DPX1)의 제 1 더미 스위칭 소자는 제 1 더미 게이트 라인(DGL1), 제 1 더미 데이터 라인(DDL1) 및 제 1 더미 화소 전극에 연결된다. 구체적으로, 제 1 더미 스위칭 소자의 게이트 전극은 제 1 더미 게이트 라인(DGL1)에 연결되고, 그 제 1 더미 스위칭 소자의 소스 전극은 제 1 더미 데이터 라인(DDL1)에 연결되고, 그리고 그 제 1 더미 스위칭 소자의 드레인 전극은 제 1 더미 화소 전극에 연결된다.
제 2 더미 화소(DPX2)의 제 2 더미 스위칭 소자는 제 2 더미 게이트 라인(DGL2), 제 1 더미 데이터 라인(DDL1) 및 제 2 더미 화소 전극에 연결된다. 구체적으로, 제 2 더미 스위칭 소자의 게이트 전극은 제 2 더미 게이트 라인(DGL2)에 연결되고, 그 제 2 더미 스위칭 소자의 소스 전극은 제 1 더미 데이터 라인(DDL1)에 연결되고, 그리고 그 제 2 더미 스위칭 소자의 드레인 전극은 제 2 더미 화소 전극에 연결된다.
제 3 더미 화소(DPX3)의 제 3 더미 스위칭 소자는 제 3 더미 게이트 라인(DGL3), 제 1 더미 데이터 라인(DDL1) 및 제 3 더미 화소 전극에 연결된다. 구체적으로, 제 3 더미 스위칭 소자의 게이트 전극은 제 3 더미 게이트 라인(DGL3)에 연결되고, 그 제 3 더미 스위칭 소자의 소스 전극은 제 1 더미 데이터 라인(DDL1)에 연결되고, 그리고 그 제 3 더미 스위칭 소자의 드레인 전극은 제 3 더미 화소 전극에 연결된다.
제 4 더미 화소(DPX4)의 제 4 더미 스위칭 소자는 제 1 더미 게이트 라인(DGL1), 제 2 더미 데이터 라인(DDL2) 및 제 4 더미 화소 전극에 연결된다. 구체적으로, 제 4 더미 스위칭 소자의 게이트 전극은 제 1 더미 게이트 라인(DGL1)에 연결되고, 그 제 4 더미 스위칭 소자의 소스 전극은 제 2 더미 데이터 라인(DDL2)에 연결되고, 그리고 그 제 4 더미 스위칭 소자의 드레인 전극은 제 4 더미 화소 전극에 연결된다.
제 5 더미 화소(DPX5)의 제 5 더미 스위칭 소자는 제 2 더미 게이트 라인(DGL2), 제 2 더미 데이터 라인(DDL2) 및 제 5 더미 화소 전극에 연결된다. 구체적으로, 제 5 더미 스위칭 소자의 게이트 전극은 제 2 더미 게이트 라인(DGL2)에 연결되고, 그 제 5 더미 스위칭 소자의 소스 전극은 제 2 더미 데이터 라인(DDL2)에 연결되고, 그리고 그 제 5 더미 스위칭 소자의 드레인 전극은 제 5 더미 화소 전극에 연결된다.
제 6 더미 화소(DPX6)의 제 6 더미 스위칭 소자는 제 3 더미 게이트 라인(DGL3), 제 2 더미 데이터 라인(DDL2) 및 제 6 더미 화소 전극에 연결된다. 구체적으로, 제 6 더미 스위칭 소자의 게이트 전극은 제 3 더미 게이트 라인(DGL3)에 연결되고, 그 제 6 더미 스위칭 소자의 소스 전극은 제 2 더미 데이터 라인(DDL2)에 연결되고, 그리고 그 제 6 더미 스위칭 소자의 드레인 전극은 제 6 더미 화소 전극에 연결된다.
제 7 더미 화소(DPX7)의 제 7 더미 스위칭 소자는 제 1 더미 게이트 라인(DGL1), 제 3 더미 데이터 라인(DDL3) 및 제 7 더미 화소 전극에 연결된다. 구체적으로, 제 7 더미 스위칭 소자의 게이트 전극은 제 1 더미 게이트 라인(DGL1)에 연결되고, 그 제 7 더미 스위칭 소자의 소스 전극은 제 3 더미 데이터 라인(DDL3)에 연결되고, 그리고 그 제 7 더미 스위칭 소자의 드레인 전극은 제 7 더미 화소 전극에 연결된다.
제 8 더미 화소(DPX8)의 제 8 더미 스위칭 소자는 제 2 더미 게이트 라인(DGL2), 제 3 더미 데이터 라인(DDL3) 및 제 8 더미 화소 전극에 연결된다. 구체적으로, 제 8 더미 스위칭 소자의 게이트 전극은 제 2 더미 게이트 라인(DGL2)에 연결되고, 그 제 8 더미 스위칭 소자의 소스 전극은 제 3 더미 데이터 라인(DDL3)에 연결되고, 그리고 그 제 8 더미 스위칭 소자의 드레인 전극은 제 8 더미 화소 전극에 연결된다.
제 9 더미 화소(DPX9)의 제 9 더미 스위칭 소자는 제 3 더미 게이트 라인(DGL3), 제 3 더미 데이터 라인(DDL3) 및 제 9 더미 화소 전극에 연결된다. 구체적으로, 제 9 더미 스위칭 소자의 게이트 전극은 제 3 더미 게이트 라인(DGL3)에 연결되고, 그 제 9 더미 스위칭 소자의 소스 전극은 제 3 더미 데이터 라인(DDL3)에 연결되고, 그리고 그 제 9 더미 스위칭 소자의 드레인 전극은 제 9 더미 화소 전극에 연결된다.
하나의 더미 게이트 라인에 공통으로 연결된 더미 화소들에 속한 화소 전극들은 서로 연결될 수 있다. 예를 들어, 제 1 더미 게이트 라인(DGL1)에 공통으로 연결된 제 1 더미 화소(DPX1), 제 4 더미 화소(DPX4) 및 제 7 더미 화소(DPX7)들에 각각 포함된 제 1 더미 화소 전극, 제 4 더미 화소 전극 및 제 7 더미 화소 전극은 서로 물리적으로 연결될 수 있다. 다시 말하여, 제 1 더미 화소 전극, 제 4 더미 화소 전극 및 제 7 더미 화소 전극은 일체로 이루어질 수 있다. 또한, 제 2 더미 게이트 라인(DGL2)에 공통으로 연결된 제 2 더미 화소(DPX2), 제 5 더미 화소(DPX5) 및 제 8 더미 화소(DPX8)들에 각각 포함된 제 2 더미 화소 전극, 제 5 더미 화소 전극 및 제 8 더미 화소 전극은 서로 물리적으로 연결될 수 있다. 다시 말하여, 제 2 더미 화소 전극, 제 5 더미 화소 전극 및 제 8 더미 화소 전극은 일체로 이루어질 수 있다. 또한, 제 3 더미 게이트 라인(DGL3)에 공통으로 연결된 제 3 더미 화소(DPX3), 제 6 더미 화소(DPX6) 및 제 9 더미 화소(DPX9)들에 각각 포함된 제 3 더미 화소 전극, 제 6 더미 화소 전극 및 제 9 더미 화소 전극은 서로 물리적으로 연결될 수 있다. 다시 말하여, 제 3 더미 화소 전극, 제 6 더미 화소 전극 및 제 9 더미 화소 전극은 일체로 이루어질 수 있다.
일체로 이루어진 제 1 더미 화소 전극, 제 4 더미 화소 전극 및 제 7 더미 화소 전극을 제 1 공통 화소 전극으로 정의할 때, 이 제 1 공통 화소 전극은 보상부(300)에 연결된다. 예를 들어, 이 제 1 공통 화소 전극은 보상부(300)의 제 1 입력 단자(IT1)에 연결될 수 있다. 또한, 일체로 이루어진 제 2 더미 화소 전극, 제 5 더미 화소 전극 및 제 8 더미 화소 전극을 제 2 공통 화소 전극으로 정의할 때, 이 제 2 공통 화소 전극은 보상부(300)에 연결된다. 예를 들어, 이 제 2 공통 화소 전극은 보상부(300)의 제 2 입력 단자(IT2)에 연결될 수 있다. 일체로 이루어진 제 3 더미 화소 전극, 제 6 더미 화소 전극 및 제 9 더미 화소 전극을 제 3 공통 화소 전극으로 정의할 때, 이 제 3 공통 화소 전극은 보상부(300)에 연결된다. 예를 들어, 이 제 3 공통 화소 전극은 보상부(300)의 제 3 입력 단자(IT3)에 연결될 수 있다.
제 1 더미 스위칭 소자를 통해 흐르는 전류(누설 전류), 제 4 더미 스위칭 소자를 통해 흐르는 전류(누설 전류) 및 제 7 더미 스위칭 소자를 통해 흐르는 전류(누설 전류)는 제 1 공통 화소 전극을 통해 합산되어 제 1 입력 단자(IT1)로 입력된다. 여기서, 이 합산된 전류(누설 전류)를 제 1 더미 드레인 전류(Id1)로 정의할 때, 이 제 1 더미 드레인 전류(Id1)는 제 1 입력 단자를 통해 보상부(300)에 공급된다.
제 2 더미 스위칭 소자를 통해 흐르는 전류(누설 전류), 제 5 더미 스위칭 소자를 통해 흐르는 전류(누설 전류) 및 제 8 더미 스위칭 소자를 통해 흐르는 전류(누설 전류)는 제 2 공통 화소 전극을 통해 합산되어 제 2 입력 단자(IT2)로 입력된다. 여기서, 이 합산된 전류(누설 전류)를 제 2 더미 드레인 전류(Id2)로 정의할 때, 이 제 2 더미 드레인 전류(Id2)는 제 2 입력 단자(IT2)를 통해 보상부(300)에 공급된다.
제 3 더미 스위칭 소자를 통해 흐르는 전류(누설 전류), 제 6 더미 스위칭 소자를 통해 흐르는 전류(누설 전류) 및 제 9 더미 스위칭 소자를 통해 흐르는 전류(누설 전류)는 제 3 공통 화소 전극을 통해 합산되어 제 3 입력 단자(IT3)로 입력된다. 여기서, 이 합산된 전류(누설 전류)를 제 3 더미 드레인 전류(Id3)로 정의할 때, 이 제 3 더미 드레인 전류(Id3)는 제 3 입력 단자(IT3)를 통해 보상부(300)에 공급된다.
제 1 내지 제 3 더미 게이트 라인들(DGL31 내지 DGL3)은 서로 물리적으로 분리되어 있다. 제 1 내지 제 3 더미 게이트 라인들(DGL1 내지 DGL3)은 각각 더미 게이트 전압을 공급받는다. 즉, 제 1 더미 게이트 라인(DGL1)은 제 1 더미 게이트 전압(Vgd1)을 공급받으며, 제 2 더미 게이트 라인(DGL2)은 제 2 더미 게이트 전압(Vgd2)을 공급받으며, 그리고 제 3 더미 게이트 라인(DGL3)은 제 3 더미 게이트 전압(Vgd3)을 공급받는다.
제 1 더미 게이트 전압(Vgd1), 제 2 더미 게이트 전압(Vgd2) 및 제 3 더미 게이트 전압(Vgd3)은 각각 직류 전압으로서, 더미 스위칭 소자(DTFT)의 I-V 특성 곡선에서 선형 영역(A)에 위치한 전압(게이트 전압)이다. 여기서, 전술된 선형 영역(A)은 그 더미 스위칭 소자(DTFT)의 문턱 전압이 포함된 영역이다.
제 1 더미 게이트 전압(Vgd1), 제 2 더미 게이트 전압(Vgd2) 및 제 3 더미 게이트 전압(Vgd3)은 서로 다른 값을 가질 수 있다. 또한, 제 1 더미 게이트 전압(Vgd1)과 제 2 더미 게이트 전압(Vgd2)간의 차는 제 2 더미 게이트 전압(Vgd2)과 제 3 더미 게이트 전압(Vgd3) 간의 차와 동일할 수 있다. 예를 들어, 제 1 더미 게이트 전압(Vgd1)은 -3[V]의 값을 가질 수 있으며, 제 2 더미 게이트 전압(Vgd2)은 0[V]의 값을 가질 수 있으며, 그리고 제 3 더미 게이트 전압(Vgd3)은 +3[V]의 값을 가질 수 있다.
제 1 더미 게이트 전압(Vgd1), 제 2 더미 게이트 전압(Vgd2) 및 제 3 더미 게이트 전압(Vgd3)은 전원 공급부(605), 데이터 구동 집적 회로(310_1 내지 310_k 중 어느 하나) 및 보상부(300) 중 어느 하나로부터 생성될 수 있다. 다시 말하여, 더미 게이트 전압들(Vgd1 내지 Vgd3)은 전원 공급부(605), 데이터 구동 집적 회로(310_1 내지 310_k 중 어느 하나) 및 보상부(300) 중 어느 하나로부터 공급 또는 출력될 수 있다. 한편, 이 더미 게이트 전압들(Vgd1 내지 Vgd3)의 공급원에 관계없이 그 더미 게이트 전압들(Vgd1 내지 Vgd3)은 보상부(300)의 내부에 저장되어 있다.
또한, 제 1 더미 게이트 라인(DGL1), 제 2 더미 게이트 라인(DGL2) 및 제 3 더미 게이트 라인(DGL3)은 각각 게이트 오프 전압(Voff)을 공급받을 수 있다. 구체적으로, 전술된 제 1 더미 게이트 전압(Vgd1), 제 2 더미 게이트 전압(Vgd2) 및 제 3 더미 게이트 전압(Vgd3)이 해당 더미 게이트 라인(DGL)들에 공급되는 검출 시점(또는 검출 기간)을 제외한 기간(이하, 비검출 기간) 동안 그 더미 게이트 라인(DGL)들로 게이트 오프 전압(Voff)이 공급된다. 다시 말하여, 그 비검출 기간 동안 제 1 더미 게이트 라인(DGL1), 제 2 더미 게이트 라인(DGL2) 및 제 3 더미 게이트 라인(DGL3)에 각각 게이트 오프 전압(Voff)이 공급된다. 이 게이트 오프 전압(Voff)은 게이트 라인(GL)에 공급되는 게이트 오프 전압(Voff)과 동일하다.
제 1 더미 데이터 라인(DDL1), 제 2 더미 데이터 라인(DDL2) 및 제 3 더미 데이터 라인(DDL3)은 더미 데이터 전압(Vdd)을 공급받는다. 즉, 이 더미 데이터 라인들(DDL1 내지 DDL3)은 모두 동일한 더미 데이터 전압(Vdd)을 공급받는다. 이로 인해, 이 더미 데이터 라인들(DDL1 내지 DDL3)은 서로 연결된다.
더미 데이터 전압(Vdd)은 직류 전압으로서 전원 공급부(605), 데이터 구동 집적 회로(310_1 내지 310_k 중 어느 하나) 및 보상부(300) 중 어느 하나로부터 생성될 수 있다. 다시 말하여, 더미 데이터 전압(Vdd)은 전원 공급부(605), 데이터 구동 집적 회로(310_1 내지 310_k 중 어느 하나) 및 보상부(300) 중 어느 하나로부터 공급 또는 출력될 수 있다.
한편, 제 1 내지 제 9 더미 화소들(DPX1 내지 DPX9) 중 제 4 내지 제 9 더미 화소들(DPX4 내지 DPX9)은 제거될 수 있다. 이때 제 2 및 제 3 더미 데이터 라인들(DDL2, DDL3)도 함께 제거된다. 이와 같은 경우, 더미부(700)는 제 1 내지 제 3 더미 화소들(DPX1 내지 DPX3)을 포함한다.
또한, 도시되지 않았지만, 제 1 더미 게이트 라인(DGL1)에 공통으로 연결된 더미 화소의 수는 3개보다 더 많을 수 있다. 마찬가지로, 제 2 더미 게이트 라인(DGL2)에 공통으로 연결된 더미 화소의 수는 3개보다 더 많을 수 있으며, 그리고 제 3 더미 게이트 라인(DGL3)에 공통으로 연결된 더미 화소의 수는 3개보다 더 많을 수 있다. 각 더미 게이트 라인에 연결된 더미 화소들의 수가 많을수록 작은 누설 전류도 용이하게 검출될 수 있다.
도 5는 도 4에 도시된 어느 하나의 더미 스위칭 소자의 구동 시간에 따른 I-V 특성 곡선을 나타낸 도면이다.
도 5에는 하나의 더미 스위칭 소자(DTFT)에 대한 2개의 I-V 특성 곡선들이 도시되어 있는 바, 이들 각각을 제 1 곡선(C1) 및 제 2 곡선(C2)으로 정의한다. 도 5에서 X축은 더미 스위칭 소자(DTFT)의 게이트 전극에 인가된 게이트 전압(더미 게이트 전압)을 나타내며, Y축은 그 더미 스위칭 소자(DTFT)의 드레인 전극에서 발생된 더미 드레인 전류를 나타낸다.
예를 들어, 더미 스위칭 소자(DTFT)가 최초 제 1 곡선(C1)과 같은 특성을 나타낼 경우, 이 더미 스위칭 소자(DTFT)의 구동 시간이 증가하면 이 더미 스위칭 소자(DTFT)는 제 2 곡선(C2)과 같은 특성을 나타낼 수 있다. 즉, 구동 시간이 증가함에 따라 더미 스위칭 소자(DTFT)가 열화되어 이 더미 스위칭 소자(DTFT)의 문턱 전압이 음의 방향으로 이동된다. 이 더미 스위칭 소자(DTFT)의 문턱 전압이 음의 방향으로 이동하는 이유는 한 프레임 기간 중 대부분의 기간 동안 그 더미 스위칭 소자(DTFT)의 게이트 전극에 음의 전압인 게이트 오프 전압(Voff)이 인가되기 때문이다.
더미 스위칭 소자(DTFT)의 제 1 곡선(C1)에서 더미 게이트 전압에 비례하여 더미 드레인 전류가 증가하는 영역, 즉 선형 영역(A)이 존재한다. 구체적으로, 로그 스케일의 제 1 곡선(C1)에서 전술된 문턱 전압을 포함하는 선형 영역(A)이 존재한다. 마찬 가지로, 더미 스위칭 소자(DTFT)의 제 2 곡선(C2)에서 더미 게이트 전압에 비례하여 더미 드레인 전류가 증가하는 영역, 즉 선형 영역(A)이 존재한다. 구체적으로, 로그 스케일(log scale)의 제 2 곡선(C2)에서 전술된 문턱 전압을 포함하는 선형 영역(A)이 존재한다.
X축 방향으로의 제 1 곡선(C1)과 제 2 곡선(C2) 사이의 거리(d)는 더미 게이트 전압의 변화량을 의미한다. 이 더미 게이트 전압의 변화량은 전술된 보상 전압(Vc)이다. 더미 게이트 전압의 변화량은 주로 음의 방향을 갖는다. 이와 같은 경우 보상 전압(Vc)은 음의 값을 갖는다. 그러나, 더미 게이트 전압의 변화량은 양의 방향을 가질 수도 있다. 다시 말하여, 더미 스위칭 소자(DTFT)의 구동 시간이 증가하였음에도 불구하고 더미 게이트 전압의 변화량은 양의 방향을 가질 수 있다. 이와 같은 경우 보상 전압(Vc)은 양의 값을 갖는다.
보상부(300)는 미리 설정된 제 1 검출 시점(또는 제 1 보상 구간)에서 제 1 더미 게이트 전압(Vgd1), 제 2 더미 게이트 전압(Vgd2), 제 3 더미 게이트 전압(Vgd3), 제 1 더미 드레인 전류(Id1), 제 2 더미 드레인 전류(Id2) 및 제 3 더미 드레인 전류(Id3)를 이용하여 전술된 제 1 곡선(C1)의 선형 영역(A)에 회귀 곡선(regression curve; 이하, 제 1 회귀 곡선(Cr1)) 및 그 제 1 회귀 곡선(Cr1)의 방정식(이하, 제 1 방정식)을 산출한다.
또한, 일정 구동 시간 이후 보상부(300)는 미리 설정된 제 2 검출 시점(또는 제 2 보상 구간)에서 제 1 더미 게이트 전압(Vgd1), 제 2 더미 게이트 전압(Vgd2), 제 3 더미 게이트 전압(Vgd3), 제 1 더미 드레인 전류(Id1), 제 2 더미 드레인 전류(Id2) 및 제 3 더미 드레인 전류(Id3)를 이용하여 전술된 제 2 곡선(C2)의 선형 영역(A)에 회귀 곡선(이하, 제 2 회귀 곡선(Cr2)) 및 그 제 2 회귀 곡선(Cr2)의 방정식(이하, 제 2 방정식)을 산출한다. 여기서, 제 2 검출 시점(또는 제 2 보상 구간)은 제 1 검출 시점(또는 제 1 보상 구간)보다 시간적으로 더 늦다.
한편, 제 1 검출 시점의 제 1 더미 드레인 전류(Id1), 제 2 더미 드레인 전류(Id2) 및 제 3 더미 드레인 전류(Id3)는 제 2 검출 시점의 제 1 더미 드레인 전류(Id1), 제 2 더미 드레인 전류(Id2) 및 제 3 더미 드레인 전류(Id3)와 다른 값을 갖는다. 즉, 제 1 검출 시점의 제 1 더미 드레인 전류(Id1)와 제 2 검출 시점의 제 1 더미 드레인 전류(Id1)는 서로 다른 값을 가지며, 제 1 검출 시점의 제 2 더미 드레인 전류(Id2)와 제 2 검출 시점의 제 2 더미 드레인 전류(Id2)는 서로 다른 값을 가지며, 그리고 제 1 검출 시점의 제 3 더미 드레인 전류(Id3)와 제 2 검출 시점의 제 3 더미 드레인 전류(Id3)는 서로 다른 값을 갖는다. 따라서, 도 5에 도시된 바와 같이, 제 1 검출 시점에서의 제 1 곡선(C1)과 제 2 검출 시점에서의 제 2 곡선(C2)은 동일 더미 게이트 전압에 대하여 서로 다른 더미 드레인 전류를 나타낸다.
도 6은 도 5에 도시된 제 1 곡선의 선형 영역을 확대한 도면이다.
보상부(300)는 제 1 더미 게이트 전압(Vgd1), 제 2 더미 게이트 전압(Vgd2), 제 3 더미 게이트 전압(Vgd3), 제 1 검출 시점의 제 1 더미 드레인 전류(Id1), 제 1 검출 시점의 제 2 더미 드레인 전류(Id2) 및 제 1 검출 시점의 제 3 더미 드레인 전류(Id3)를 근거로 도 6에 도시된 바와 같은 제 1 회귀 곡선(Cr1)을 생성한다.
제 1 검출 시점의 제 1 더미 드레인 전류(Id1)는, 제 1 검출 시점에 더미 스위칭 소자(DTFT)의 게이트 전극에 제 1 더미 게이트 전압(Vgd1)이 인가되었을 때, 그 더미 스위칭 소자(DTFT)의 드레인 전극을 통해 흐르는 더미 드레인 전류를 의미한다. 예를 들어, 제 1 검출 시점의 제 1 더미 드레인 전류(Id1)는 제 1 검출 시점에 제 1 더미 스위칭 소자의 드레인 전극, 제 4 더미 스위칭 소자의 드레인 전극 및 제 7 더미 스위칭 소자의 드레인 전극을 통해 제 1 공통 화소 전극으로 흐르는 전류(누설 전류)를 의미한다.
제 1 검출 시점의 제 2 더미 드레인 전류(Id2)는, 제 1 검출 시점에 더미 스위칭 소자(DTFT)의 게이트 전극에 제 2 더미 게이트 전압(Vgd2)이 인가되었을 때, 그 더미 스위칭 소자(DTFT)의 드레인 전극을 통해 흐르는 더미 드레인 전류를 의미한다. 예를 들어, 제 1 검출 시점의 제 2 더미 드레인 전류(Id2)는 제 1 검출 시점에 제 2 더미 스위칭 소자의 드레인 전극, 제 5 더미 스위칭 소자의 드레인 전극 및 제 8 더미 스위칭 소자의 드레인 전극을 통해 제 2 공통 화소 전극으로 흐르는 전류(누설 전류)를 의미한다.
제 1 검출 시점의 제 3 더미 드레인 전류(Id3)는, 제 1 검출 시점에 더미 스위칭 소자(DTFT)의 게이트 전극에 제 3 더미 게이트 전압(Vgd3)이 인가되었을 때, 그 더미 스위칭 소자(DTFT)의 드레인 전극을 통해 흐르는 더미 드레인 전류를 의미한다. 예를 들어, 제 1 검출 시점의 제 3 더미 드레인 전류(Id3)는 제 1 검출 시점에 제 3 더미 스위칭 소자의 드레인 전극, 제 6 더미 스위칭 소자의 드레인 전극 및 제 9 더미 스위칭 소자의 드레인 전극을 통해 제 3 공통 화소 전극으로 흐르는 전류(누설 전류)를 의미한다.
보상부(300)는 그 제 1 회귀 곡선(Cr1)을 근거로 아래의 수학식1과 같은 제 1 방정식을 산출한다.
<수학식1>
y=b*eax1
위 수학식1에서 e는 무리수(또는 자연 대수)이다. 즉, 제 1 회귀 곡선(Cr1)은 e를 밑으로 하는 지수 함수이다. 또한, 수학식1에서 a 및 b는 각각 상수이다.
한편, 표시 장치에는 더미 스위칭 소자(DTFT)의 초기 I-V 특성 곡선에 대한 제 1 회귀 곡선(Cr1)으로부터 산출된 특성값 a가 저장되어 있다.
또한, 도시되지 않았지만, 보상부(300)는 제 1 더미 게이트 전압(Vgd1), 제 2 더미 게이트 전압(Vgd2), 제 3 더미 게이트 전압(Vgd3), 제 2 검출 시점의 제 1 더미 드레인 전류(Id1), 제 2 검출 시점의 제 2 더미 드레인 전류(Id2) 및 제 2 검출 시점의 제 3 더미 드레인 전류(Id3)를 근거로 제 2 회귀 곡선(Cr2)을 생성한다
제 2 검출 시점의 제 1 더미 드레인 전류(Id1)는, 제 2 검출 시점에 더미 스위칭 소자(DTFT)의 게이트 전극에 제 1 더미 게이트 전압(Vgd1)이 인가되었을 때, 그 더미 스위칭 소자(DTFT)의 드레인 전극을 통해 흐르는 더미 드레인 전류를 의미한다. 예를 들어, 제 2 검출 시점의 제 1 더미 드레인 전류(Id1)는 제 2 검출 시점에 제 1 더미 스위칭 소자의 드레인 전극, 제 4 더미 스위칭 소자의 드레인 전극 및 제 7 더미 스위칭 소자의 드레인 전극을 통해 제 1 공통 화소 전극으로 흐르는 전류(누설 전류)를 의미한다.
제 2 검출 시점의 제 2 더미 드레인 전류(Id2)는, 제 2 검출 시점에 더미 스위칭 소자(DTFT)의 게이트 전극에 제 2 더미 게이트 전압(Vgd2)이 인가되었을 때, 그 더미 스위칭 소자(DTFT)의 드레인 전극을 통해 흐르는 더미 드레인 전류를 의미한다. 예를 들어, 제 2 검출 시점의 제 2 더미 드레인 전류(Id2)는 제 2 검출 시점에 제 2 더미 스위칭 소자의 드레인 전극, 제 5 더미 스위칭 소자의 드레인 전극 및 제 8 더미 스위칭 소자의 드레인 전극을 통해 제 2 공통 화소 전극으로 흐르는 전류(누설 전류)를 의미한다.
제 2 검출 시점의 제 3 더미 드레인 전류(Id3)는, 제 2 검출 시점에 더미 스위칭 소자(DTFT)의 게이트 전극에 제 3 더미 게이트 전압(Vgd3)이 인가되었을 때, 그 더미 스위칭 소자(DTFT)의 드레인 전극을 통해 흐르는 더미 드레인 전류를 의미한다. 예를 들어, 제 2 검출 시점의 제 3 더미 드레인 전류(Id3)는 제 2 검출 시점에 제 3 더미 스위칭 소자의 드레인 전극, 제 6 더미 스위칭 소자의 드레인 전극 및 제 9 더미 스위칭 소자의 드레인 전극을 통해 제 3 공통 화소 전극으로 흐르는 전류(누설 전류)를 의미한다.
보상부(300)는 그 제 2 회귀 곡선(Cr2)을 근거로 아래의 수학식2와 같은 제 2 방정식을 산출한다.
<수학식2>
y'=b'*eax2
위 수학식2에서 e는 무리수(또는 자연 대수)이다. 즉, 제 2 회귀 곡선(Cr2)은 e를 밑으로 하는 지수 함수이다. 또한, 수학식2에서 a 및 b'는 상수이다.
제 1 곡선(C1)과 제 2 곡선(C2)이 서로 동일한 형상을 갖는다고 가정할 때, 제 1 방정식에서의 a와 제 2 방정식에서의 a는 동일한 값을 갖는다. 다시 말하여, 제 2 곡선(C2)이 제 1 곡선(C1)과 동일한 형상을 가지며 그 제 1 곡선(C1)으로부터 X축 방향을 따라 이동한 것으로 가정할 때, 제 1 방정식에서의 a와 제 2 방정식에서의 a는 동일한 값을 갖는다.
도 7은 제 1 회귀 곡선의 일부 및 제 2 회귀 곡선(Cr2)의 일부를 나타낸 도면이다.
제 1 회귀 곡선(Cr1)은 제 1 점(P1), 제 2 점(P2) 및 제 3 점(P3) 중 적어도 하나를 통과하거나 또는 그 점들에 근접한 곡선이다. 제 1 점(P1)의 X축 좌표는 제 1 더미 게이트 전압(Vgd1)에 해당하며, 그 제 1 점(P1)의 Y축 좌표는 그 제 1 더미 게이트 전압(Vgd1)에 대응되는 제 1 검출 시점의 제 1 더미 드레인 전류(Id1)에 해당한다. 제 2 점(P2)의 X축 좌표는 제 2 더미 게이트 전압(Vgd2)에 해당하며, 그 제 2 점(P2)의 Y축 좌표는 그 제 2 더미 게이트 전압(Vgd2)에 대응되는 제 1 검출 시점의 제 2 더미 드레인 전류(Id2)에 해당한다. 제 3 점(P3)의 X축 좌표는 제 3 더미 게이트 전압(Vgd3)에 해당하며, 그 제 3 점(P3)의 Y축 좌표는 그 제 3 더미 게이트 전압(Vgd3)에 대응되는 제 1 검출 시점의 제 3 더미 드레인 전류(Id3)에 해당한다.
제 2 회귀 곡선(Cr2)은 제 4 점(P4), 제 5 점(P5) 및 제 6 점(P6) 중 적어도 하나를 통과하거나 또는 그 점들에 근접한 곡선이다. 제 4 점(P4)의 X축 좌표는 제 1 더미 게이트 전압(Vgd1)에 해당하며, 그 제 4 점(P4)의 Y축 좌표는 그 제 1 더미 게이트 전압(Vgd1)에 대응되는 제 2 검출 시점의 제 1 더미 드레인 전류(Id1)에 해당한다. 제 5 점(P5)의 X축 좌표는 제 2 더미 게이트 전압(Vgd2)에 해당하며, 그 제 5 점(P5)의 Y축 좌표는 그 제 2 더미 게이트 전압(Vgd2)에 대응되는 제 2 검출 시점의 제 2 더미 드레인 전류(Id2)에 해당한다. 제 6 점(P6)의 X축 좌표는 제 3 더미 게이트 전압(Vgd3)에 해당하며, 그 제 6 점(P6)의 Y축 좌표는 그 제 3 더미 게이트 전압(Vgd3)에 대응되는 제 2 검출 시점의 제 3 더미 드레인 전류(Id3)에 해당한다.
전술된 바와 같이 제 1 방정식의 a 및 제 2 방정식의 a가 서로 동일하다고 가정할 때, 더미 게이트 전압의 변화량은 아래의 수학식3으로 정의될 수 있다.
<수학식3>
(ln(((P1/P4)+(P2/P5)+(P3/P6))/3)/a
위 수학식3을 근거로 아래의 수학식4와 같은 식이 도출될 수 있다.
<수학식4>
b*eax1=b'*eax2
위의 수학식4의 양변에 자연 로그를 취하면 아래의 수학식5와 같다.
<수학식5>
ln(b*eax1)=ln(b'*eax2)
위의 수학식5는 아래의 수학식6과 같이 정리될 수 있다.
<수학식6>
ln(b)+ax1=ln(b')+ax2
이때, 더미 게이트 전압의 변화량(x2-x1)은 아래의 수학식7과 같다.
<수학식7>
Δx=x2-x1=(ln(b/b')/a
수학식7에 의해 산출된 더미 게이트 전압의 변화량은 전술된 보상 전압(Vc)에 해당한다.
도 8은 도 1의 보상부의 동작을 설명하기 위한 도면이다.
보상부(300)는 제 1 검출 시점(T1), 제 2 검출 시점(T2) 및 제 3 검출 시점(T3)에 더미부(700)로부터 더미 드레인 전류를 검출한다.
제 1 검출 시점(T1)(또는 제 1 기간)은 표시 장치의 온 시점(Ton)과 제 1 프레임 기간 사이에 위치할 수 있다. 구체적으로, 제 1 검출 시점(T1)은 표시 장치(500)의 온 시점(Ton)과 제 1 프레임 기간의 시작 시점(Tff) 사이에 위치할 수 있다. 다시 말하여, 제 1 검출 시점(T1)은 표시 장치가 온된 시점(Ton)부터 제 1 프레임 기간의 시작 시점(Tff) 사이의 시점을 의미한다.
표시 장치(500)의 온 시점(Ton)은 그 표시 장치(500)에 구동 전원(일반적으로 Vcc)이 입력된 시점을 의미한다. 구체적으로, 그 구동 전원(Vcc)이 기저 레벨에서 액티브 레벨에 도달했을 때의 시점을 의미한다. 한편, 표시 장치(500)의 오프 시점(Toff)은 그 표시 장치(500)에 입력된 구동 전원(Vcc)이 액티브 레벨에서 기저 레벨에 도달한 시점을 의미한다. 전술된 구동 전원은 시스템(도시되지 않음)으로부터 전원 공급부(605)에 공급될 수 있다. 전원 공급부(605)는 그 구동 전원(Vcc)을 이용하여 각종 아날로그 직류 전압 및 디지털 전압을 생성한다.
제 1 검출 시점(T1)에, 보상부(300)는 더미부(700)로부터 더미 드레인 전류를 검출하고, 그 검출된 더미 드레인 전류를 근거로 더미 게이트 전압의 변화량을 검출하고, 그리고 그 더미 게이트 전압의 변화량을 근거로 보상 전압(Vc)을 생성한다. 이 보상 전압(Vc)은 전술된 수학식3 내지 수학식7에 의해 산출될 수 있다. 예를 들어, 표시 장치(500)가 최초 온되기 전에 그 표시 장치(500)의 더미 스위칭 소자(DTFT)는 전술된 제 1 곡선(C1)에 따른 특성을 가질 수 있으며, 제 1 검출 시점(T1)에 더미 스위칭 소자(DTFT)는 전술된 제 2 곡선(C2)에 따른 특성을 가질 수 있다. 이와 같은 경우, 보상부(300)는 제 1 회귀 곡선(Cr1)과 제 2 회귀 곡선(Cr2) 사이의 거리(d)를 근거로 더미 게이트 전압의 변화량을 검출하고, 그 검출된 더미 게이트 전압의 변화량에 해당하는 보상 전압(Vc)을 산출한다. 한편, 표시 장치(500)의 온 시점(Ton) 이전의 시점에서의 제 1 곡선(C1)과 제 1 검출 시점(T1)에서의 제 2 곡선(C2)이 동일하다면 그 제 1 검출 시점(T1)에서 검출된 더미 게이트 전압의 변화량이 0이므로 0의 보상 전압(Vc)이 생성될 수 있다. 다시 말하여, 더미 게이트 전압의 변화량이 0이면 보상 전압(Vc)이 생성되지 않는다.
제 1 검출 시점(T1)에 더미 게이트 전압의 변화량(0보다 작거나 또는 큰 변화량)이 있을 경우, 전원 공급부(605)는 현재 출력 중인 게이트 오프 전압(Voff)에 보상 전압(Vc)을 더하여 출력한다. 보상 전압(Vc)의 극성에 따라 게이트 오프 전압(Voff)은 그 제 1 검출 시점(T1) 이전의 게이트 오프 전압(Voff)보다 더 작을 수도 있고 더 클 수도 있다. 보상 전압(Vc)에 의해 보정된 게이트 오프 전압(Voff)은 전원 공급부(605)로부터 제 1 검출 시점(T1)(또는 제 1 검출 기간) 또는 그 제 1 검출 시점(T1)의 바로 직후에 출력될 수 있다.
제 2 검출 시점(T2)(또는 제 2 검출 기간)은 제 1 프레임 기간과 표시 장치의 오프 시점(Toff) 사이에 위치할 수 있다. 구체적으로, 제 2 검출 시점(T2)은 제 1 프레임 기간의 시작 시점(Tff)과 표시 장치(500)의 오프 시점(Toff) 사이에 위치할 수 있다. 제 2 검출 시점(T2)은 제 1 프레임 기간의 시작 시점(Tff)으로부터 t시간 경과된 시점일 수 있다. 이때, 제 1 프레임의 시작 시점(Tff)과 제 2 검출 시점(T2) 사이의 시간 길이는 t시간일 수 있다. 여기서, t는 양의 유리수이다. 또한, t시간에서의 시간은 계측 가능한 모든 시간 단위를 포함한다.
제 2 검출 시점(T2)에, 보상부(300)는 더미부(700)로부터 더미 드레인 전류를 검출하고, 그 검출된 더미 드레인 전류를 근거로 더미 게이트 전압의 변화량을 검출하고, 그리고 그 더미 게이트 전압의 변화량을 근거로 보상 전압(Vc)을 생성한다. 이 보상 전압(Vc)은 전술된 수학식3 내지 수학식7에 의해 산출될 수 있다. 예를 들어, 제 2 검출 시점(T2) 이전에 표시 장치(500)의 더미 스위칭 소자(DTFT)는 전술된 제 1 곡선(C1)에 따른 특성을 가질 수 있으며, 제 2 검출 시점(T2)에 더미 스위칭 소자(DTFT)는 전술된 제 2 곡선(C2)에 따른 특성을 가질 수 있다. 이와 같은 경우, 보상부(300)는 제 1 회귀 곡선(Cr1)과 제 2 회귀 곡선(Cr2) 사이의 거리(d)를 근거로 더미 게이트 전압의 변화량을 검출하고, 그 검출된 더미 게이트 전압의 변화량과 미리 설정된 임계값을 비교한다. 이 비교 결과 더미 게이트 전압의 변화량이 그 임계값보다 작거나 같을 경우, 보상부(300)는 보상 전압(Vc)을 생성하지 않거나 0의 보상 전압(Vc)을 생성한다. 반면, 그 비교 결과 더미 게이트 전압의 변화량이 그 임계값보다 더 클 경우, 보상부(300)는 그 더미 게이트 전압의 변화량에 대응되는 크기를 갖는 보상 전압(Vc)을 생성한다. 여기서, 비교되는 더미 게이트 전압의 변화량은 그 변화량의 절대값을 의미한다.
제 2 검출 시점(T2)에 더미 게이트 전압의 변화량(임계값보다 더 큰 변화량)이 있을 경우, 전원 공급부(605)는 현재 출력 중인 게이트 오프 전압(Voff)에 보상 전압(Vc)을 더하여 출력한다. 보상 전압(Vc)의 극성에 따라 게이트 오프 전압(Voff)은 그 제 2 검출 시점(T2) 이전의 게이트 오프 전압(Voff)보다 더 작을 수도 있고 더 클 수도 있다. 보상 전압(Vc)에 의해 보정된 게이트 오프 전압(Voff)은 전원 공급부(605)로부터 제 2 검출 시점(T2)(또는 제 2 검출 기간) 또는 그 제 2 검출 시점(T2)의 바로 직후에 출력될 수 있다.
제 3 검출 시점(T3)(또는 제 3 검출 기간)은 제 1 프레임 기간과 표시 장치의 오프 시점(Toff) 사이에 위치할 수 있다. 구체적으로, 제 3 검출 시점(T3)은 제 1 프레임 기간의 시작 시점(Tff)과 표시 장치의(500) 오프 시점(Toff) 사이에 위치할 수 있다. 이때, 제 3 검출 시점(T3)은 제 1 프레임 기간의 시작 시점(Tff)으로부터 t'시간 경과된 시점일 수 있다. 이때, 제 1 프레임의 시작 시점(Tff)과 제 3 검출 시점(T3) 사이의 시간 길이는 t'시간일 수 있다. 여기서, t'는 전술된 t보다 더 큰 양의 유리수이다. 또한, t'시간에서의 시간은 계측 가능한 모든 시간 단위를 포함한다.
제 3 검출 시점(T3)에, 보상부(300)는 더미부(700)로부터 더미 드레인 전류를 검출하고, 그 검출된 더미 드레인 전류를 근거로 더미 게이트 전압의 변화량을 검출하고, 그리고 그 더미 게이트 전압의 변화량을 근거로 보상 전압(Vc)을 생성한다. 이 보상 전압(Vc)은 전술된 수학식3 내지 수학식7에 의해 산출될 수 있다. 예를 들어, 제 3 검출 시점(T3) 이전에 더미 스위칭 소자(DTFT)는 전술된 제 1 곡선(C1)에 따른 특성을 가질 수 있으며, 제 3 검출 시점(T3)에 더미 스위칭 소자(DTFT)는 전술된 제 2 곡선(C2)에 따른 특성을 가질 수 있다. 이와 같은 경우, 보상부(300)는 제 1 회귀 곡선(Cr1)과 제 2 회귀 곡선(Cr2) 사이의 거리(d)를 근거로 더미 게이트 전압의 변화량을 검출하고, 그 검출된 더미 게이트 전압의 변화량에 해당하는 보상 전압(Vc)을 산출한다. 한편, 제 3 검출 시점(T3) 이전 시점에서의 제 1 곡선(C1)과 제 3 검출 시점(T3)에서의 제 2 곡선(C2)이 동일하다면 그 제 3 검출 시점(T3)에서 검출된 더미 게이트 전압의 변화량이 0이므로 0의 보상 전압(Vc)이 생성될 수 있다. 다시 말하여, 더미 게이트 전압의 변화량이 0이면 보상 전압(Vc)이 생성되지 않는다.
제 3 검출 시점(T3)에 더미 게이트 전압의 변화량(0보다 작거나 또는 큰 변화량)이 있을 경우, 전원 공급부(605)는 현재 출력 중인 게이트 오프 전압(Voff)에 보상 전압(Vc)을 더하여 출력한다. 보상 전압(Vc)의 극성에 따라 게이트 오프 전압(Voff)은 그 제 3 검출 시점(T3) 이전의 게이트 오프 전압(Voff)보다 더 작을 수도 있고 더 클 수도 있다. 보상 전압(Vc)에 의해 보정된 게이트 오프 전압(Voff)은 전원 공급부(605)로부터 제 3 검출 시점(T3)(또는 제 3 검출 기간) 또는 그 제 3 검출 시점(T3)의 바로 직후에 출력될 수 있다.
한편, 표시 장치(500)의 오프 시점(Toff)이 충분히 늦다면 전술된 제 3 검출 시점(T3)은 주기적으로 발생될 수 있다. 이와 같은 경우, 제 1 프레임 기간의 시작 시점(Tff)으로부터 t'시간이 경과될 때마다 더미 드레인 전류가 검출될 수 있다. 이러한 구동을 위해, 표시 장치(500)는 카운터를 더 포함할 수 있다. 카운터는 표시 장치(500)의 온 시점(Ton)부터 카운트하여 이 카운트된 수치가 t'의 시간 길이에 도달할 때 마다 액티브 신호를 출력함과 동시에 그 때부터 다시 카운트를 시작한다. 카운터로부터 출력된 액티브 신호는 보상부(300)로 공급된다. 보상부(300)는 그 액티브 신호에 응답하여 전술된 제 3 검출 시점(T3)에서의 동작을 반복한다.
한편, 제 1 검출 시점(T1)에 제 1 보상 전압이 생성되어 제 1 게이트 오프 전압(Voff)이 제 2 게이트 오프 전압(Voff)(제 1 게이트 오프 전압(Voff)+제 1 보상 전압)으로 보정된 경우, 제 2 검출 시점(T2)에 제 2 보상 전압이 생성되면 그 제 2 보상 전압은 제 2 게이트 오프 전압(Voff)에 더해진다. 즉, 제 2 검출 시점(T2)의 제 3 게이트 오프 전압(Voff)은 제 2 게이트 오프 전압(Voff)과 제 2 보상 전압의 합이다.
도 9는 도 8의 보상부의 동작에 관련된 순서도이다.
도 9에 도시된 바와 같이, 표시 장치(500)가 완성되면 그 표시 장치(500)에 대한 출하 검사(outgoing inspection)가 진행된다(S1). 이 출하 검사 중에 전술된 특성값 a가 표시 장치(500)에 저장된다(S2).
이후, 표시 장치(500)가 구매자의 집에 도착된 후 최초로 온 된다(S3).
표시 장치(500)가 온 되면 보상부(300)가 동작한다(S4). 이의 구체적인 동작은 다음과 같다.
먼저, 보상부(300)는 표시 장치(500)의 온 시점(Ton)부터 시간을 카운트하고, 그 카운트된 시간(즉, 표시 장치(500)의 구동 시간)이 제 1 프레임 기간의 시작 시점(Tff)과 동일하거나 그 시작 시점(Tff)을 초과하였는지 판단한다(S5). 그 판단 결과 표시 장치(500)의 구동 시간이 제 1 프레임 기간의 시작 시점(Tff) 전인 것으로 확인되면, 보상부(300)는 보상 전압(Vc)을 생성하여 전원 공급부(605)에 인가한다(S9). 이 보상 전압(Vc)은 도 8의 제 1 검출 시점(T1)에서 산출된 보상 전압(Vc)과 동일하다.
한편, S5단계에서의 판단 결과 표시 장치(500)의 구동 시간이 제 1 프레임 기간의 시작 시점(Tff)을 지난 것으로 확인되면, 보상부(300)는 그 표시 장치(500)의 구동 시간이 t시간에 도달 또는 그 t시간을 초과하였는지를 판단한다(S6). S6단계에서의 판단 결과 표시 장치(500)의 구동 시간이 t시간에 도달 또는 그 t시간을 초과한 것으로 확인되면, 보상부(300)는 더미 게이트 전압의 변화량이 임계값을 초과하는지를 판단한다(S7). S7단계에서의 판단 결과 더미 게이트 전압의 변화량이 임계값을 초과하는 것으로 확인되면, 보상부(300)는 보상 전압(Vc)을 생성하여 전원 공급부(605)에 인가한다(S10). 이 보상 전압(Vc)은 도 8의 제 2 검출 시점(T2)에서 산출된 보상 전압(Vc)과 동일하다.
한편, S7단계에서의 판단 결과 더미 게이트 전압의 변화량이 임계값보다 작은 것으로 확인되면, 보상부(300)는 보상 전압을 생성하지 않는다. 따라서, 이와 같은 경우 전원 공급부(605)로 보상 전압(Vc)이 인가되지 않는다(S11).
이어서, 보상부(300)는 표시 장치의 구동 시간이 t' 시간에 도달 또는 그 t' 시간을 초과하였는지를 판단한다(S8). 그 판단 결과 표시 장치(500)의 구동 시간이 t' 시간에 도달 또는 그 t' 시간을 초과한 것으로 확인되면, 보상부(300)는 보상 전압(Vc)을 생성하여 전원 공급부(605)에 인가한다(S12). 이 보상 전압(Vc)은 도 8의 제 3 검출 시점(T3)에서 산출된 보상 전압(Vc)과 동일하다.
한편, S8단계에서의 판단 결과 표시 장치의 구동 시간이 t' 시간에 도달하지 않은 것으로 확인되면, 보상부(300)는 S8단계의 조건이 만족될 때까지 S8단계를 반복 수행한다.
또한, S4단계는 생략될 수 있다. 이와 같은 경우, 보상부(300)는 표시 장치(500)가 온된 직후 바로 보상 전압(Vc)을 인가할 수 있다. 즉, 보상부(500)는 전술된 제 1 검출 시점(T1)에 보상 전압(Vc)을 인가할 수 있다.
도 10은 도 3의 화소의 다른 실시예를 나타낸 도면이고, 도 11은 도 10의 I-I'의 선을 따라 자른 단면도이고, 도 12는 도 10의 II-II'의 선을 따라 자른 단면도이다.
화소(PX)는, 도 10 내지 도 12에 도시된 바와 같이, 제 1 기판(105) 상에 위치한 제 1 스위칭 소자(TFT1), 제 2 스위칭 소자(TFT2), 제 3 스위칭 소자(TFT3), 제 1 부화소 전극(PE1) 및 제 2 부화소 전극(PE2)을 포함한다.
한편, 제 1 기판(105) 상에는 게이트 라인(GL), 제 1 게이트 전극(GE1), 제 2 게이트 전극(GE2), 제 1 유지 전극(7751), 제 2 유지 전극(7752), 게이트 절연막(3311), 제 1 저항성 접촉층(3321a), 제 2 저항성 접촉층(3321b), 제 3 저항성 접촉층(3322a), 제 4 저항성 접촉층(3322b), 제 5 저항성 접촉층(3323a), 제 6 저항성 접촉층(3323b), 데이터 라인(DL), 보호막(3320), 컬러 필터(3345) 및 층간 절연막(3354)이 위치한다. 여기서, 제 1 저항성 접촉층(3321a), 제 2 저항성 접촉층(3321b), 제 3 저항성 접촉층(3322a), 제 4 저항성 접촉층(3322b), 제 5 저항성 접촉층(3323a), 제 6 저항성 접촉층(3323b)은 생략될 수 있다.
제 2 기판(106) 상에는 차광부(3376) 및 공통 전극(3330)이 위치한다.
제 1 기판과 제 2 기판 사이에는 액정층(3333)이 위치한다.
제 1 스위칭 소자(TFT1)는, 도 10 및 도 11에 도시된 바와 같이, 제 1 게이트 전극(GE1), 제 1 반도체층(3321), 제 1 소스 전극(SE1) 및 제 1 드레인 전극(DE1)을 포함한다.
제 2 스위칭 소자(TFT2)는, 도 10 및 도 12에 도시된 바와 같이, 제 2 게이트 전극(GE2), 제 2 반도체층(3322), 제 2 소스 전극(SE2) 및 제 2 드레인 전극(DE2)을 포함한다.
제 3 스위칭 소자(TFT3)는, 도 10 및 도 12에 도시된 바와 같이, 제 3 게이트 전극(GE3), 제 3 반도체층(3322), 제 3 소스 전극(SE3), 플로팅 전극(FE) 및 제 3 드레인 전극(DE2)을 포함한다.
도 10 및 도 11에 도시된 바와 같이, 게이트 라인(GL)은 제 1 기판(105) 상에 위치한다. 구체적으로, 게이트 라인(GL)은 제 1 기판(105)의 제 1 부화소 영역(P1)과 제 2 부화소 영역(P2) 사이에 위치한다.
제 1 게이트 전극(GE1)은, 도 10에 도시된 바와 같이 게이트 라인(GL)으로부터 돌출된 형상을 가질 수 있다. 제 1 게이트 전극(GE1)은 게이트 라인(GL)의 일부일 수도 있다. 제 1 게이트 전극(GE1)은 게이트 라인(GL)과 동일한 물질 및 구조(다중막 구조)를 가질 수 있다. 제 1 게이트 전극(GE1) 및 게이트 라인(GL)은 동일한 공정으로 동시에 만들어질 수 있다.
제 2 게이트 전극(GE2)은, 도 10에 도시된 바와 같이 게이트 라인(GL)으로부터 돌출된 형상을 가질 수 있다. 제 2 게이트 전극(GE2)은 게이트 라인(G1L)의 일부일 수도 있다. 제 2 게이트 전극(GE2)은 게이트 라인(GL)과 동일한 물질 및 구조(다중막 구조)를 가질 수 있다. 제 2 게이트 전극(GE2) 및 게이트 라인(GL)은 동일한 공정으로 동시에 만들어질 수 있다.
제 3 게이트 전극(GE3)은, 도 10에 도시된 바와 같이 게이트 라인(GL)으로부터 돌출된 형상을 가질 수 있다. 제 3 게이트 전극(GE3)은 게이트 라인(GL)의 일부일 수도 있다. 제 3 게이트 전극(GE3)은 게이트 라인(GL)과 동일한 물질 및 구조(다중막 구조)를 가질 수 있다. 제 3 게이트 전극(GE3) 및 게이트 라인(GL)은 동일한 공정으로 동시에 만들어질 수 있다.
제 1 유지 전극(7751)은, 도 10에 도시된 바와 같이, 제 1 부화소 전극(PE1)을 둘러싼다. 이때, 제 1 유지 전극(7751)은 제 1 부화소 전극(PE1)의 가장자리를 중첩한다. 제 1 유지 전극(7751)은 전술된 게이트 라인(GL)과 동일한 물질 및 구조(다중막 구조)를 가질 수 있다. 제 1 유지 전극(7751) 및 게이트 라인(GL)은 동일한 공정으로 동시에 만들어질 수 있다. 제 1 유지 전극(7751)으로 제 1 유지 전압이 인가된다. 제 1 유지 전압은 공통 전압과 동일할 수 있다.
제 2 유지 전극(7752)은, 도 10에 도시된 바와 같이, 제 2 부화소 전극(PE2)을 둘러싼다. 이때, 제 2 유지 전극(7752)은 제 2 부화소 전극(PE2)의 가장자리를 중첩한다. 제 2 유지 전극(7752)은 전술된 게이트 라인(GL)과 동일한 물질 및 구조(다중막 구조)를 가질 수 있다. 제 2 유지 전극(7752) 및 게이트 라인(GL)은 동일한 공정으로 동시에 만들어질 수 있다. 제 2 유지 전극(7752)으로 제 2 유지 전압이 인가된다. 제 2 유지 전압은 공통 전압과 동일할 수 있다. 한편, 게이트 라인(GL)을 따라 인접한 화소들의 제 2 유지 전극(7752)은 서로 연결될 수 있다. 또한, 데이터 라인(DL)을 따라 인접한 화소들의 제 2 유지 전극(7752)과 제 1 유지 전극(7751)은 서로 연결될 수 있다.
게이트 절연막(3311)은, 도 11 및 도 12에 도시된 바와 같이, 게이트 라인(GL), 제 1 게이트 전극(GE1), 제 2 게이트 전극(GE2), 제 1 유지 전극(7751), 제 2 유지 전극(7752) 상에 위치한다. 이때, 게이트 절연막(3311)은 그 게이트 라인(GL), 제 1 게이트 전극(GE1), 제 2 게이트 전극(GE2), 제 1 유지 전극(7751), 제 2 유지 전극(7752) 및 유지 라인(7750)을 포함한 제 1 기판(105)의 전면(全面)에 위치한다. 게이트 절연막(3311)은 제 3 콘택홀(CH3) 및 제 4 콘택홀(CH4)에 대응되게 위치한 개구부를 갖는다. 제 3 콘택홀(CH3)을 통해 제 3 드레인 전극(DE3)의 일부 및 제 1 유지 전극(7751)이 노출되고, 제 4 콘택홀(CH4)을 통해 제 3 드레인 전극(DE3)의 다른 일부 및 제 2 유지 전극(7752)이 노출된다.
데이터 라인(DL)은, 도 11에 도시된 바와 같이, 게이트 절연막(3311) 상에 위치한다. 데이터 라인(DL)은 게이트 라인(GL)과 교차한다. 도시되지 않았지만, 데이터 라인(DL)과 게이트 라인(GL)이 교차하는 곳에서 데이터 라인(DL)은 이의 다른 부분보다 더 작은 선폭을 가질 수 있다. 데이터 라인(DL)은 전술된 데이터 라인(DL)과 동일한 물질로 만들어질 수 있다.
제 1 반도체층(3321)은, 도 11에 도시된 바와 같이, 게이트 절연막(3311) 상에 위치한다. 제 1 반도체층(3321)은, 도 10 및 도 11에 도시된 바와 같이, 제 1 게이트 전극(GE1)과 적어도 일부 중첩한다. 제 1 반도체층(3321)은 비정질 규소 또는 다결정 규소 등으로 만들어질 수 있다.
제 1 및 제 2 저항성 접촉층(3321a, 3321b)은, 도 11에 도시된 바와 같이, 제 1 반도체층(3321) 상에 위치한다. 제 1 저항성 접촉층(3321a)과 제 2 저항성 접촉층(3321b)은 제 1 스위칭 소자(TFT1)의 채널 영역을 사이에 두고 마주하고 있다.
제 2 반도체층(3322)은, 도 12에 도시된 바와 같이, 게이트 절연막(3311) 상에 위치한다. 제 2 반도체층(3322)은, 도 10 및 도 12에 도시된 바와 같이, 제 2 게이트 전극(GE2)과 적어도 일부 중첩한다. 제 2 반도체층(322)은 비정질 규소 또는 다결정 규소 등으로 만들어질 수 있다.
제 3 및 제 4 저항성 접촉층(3322a, 3322b)은, 도 12에 도시된 바와 같이, 제 2 반도체층(3322) 상에 위치한다. 제 3 저항성 접촉층(3322a)과 제 4 저항성 접촉층(3322b)은 제 2 스위칭 소자(TFT2)의 채널 영역을 사이에 두고 마주하고 있다.
제 1 저항성 접촉층(3321a)과 전술된 제 3 저항성 접촉층(3322a)은 서로 연결된다. 예를 들어, 제 1 저항성 접촉층(3321a)과 전술된 제 3 저항성 접촉층(3322a)은 일체로 이루어질 수 있다.
제 3 반도체층(3323)은, 도 12에 도시된 바와 같이, 게이트 절연막(3311) 상에 위치한다. 제 3 반도체층(3323)은, 도 10 및 도 12에 도시된 바와 같이, 제 3 게이트 전극(GE3)과 적어도 일부 중첩한다.
제 5, 제 6 및 제 7 저항성 접촉층(3323a, 3323b, 3323c)은, 도 12에 도시된 바와 같이, 제 3 반도체층(323) 상에 위치한다. 제 5 저항성 접촉층(3323a)과 제 6 저항성 접촉층(3323b)은 제 3 스위칭 소자(TFT3)의 제 1 채널 영역을 사이에 두고 마주하고 있으며, 제 6 저항성 접촉층(3323b)과 제 7 저항성 접촉층(3323c)은 제 3 스위칭 소자(TFT3)의 제 2 채널 영역을 사이에 두고 마주하고 있다.
제 1 소스 전극(SE1)은, 도 11에 도시된 바와 같이, 제 1 저항성 접촉층(3321a) 및 게이트 절연막(311) 에도 위치한다. 제 1 소스 전극(SE1)은, 도 11에 도시된 바와 같이 데이터 라인(DL)으로부터 돌출된 형상을 가질 수 있다. 도시되지 않았지만, 제 1 소스 전극(SE1)은 데이터 라인(DL)의 일부일 수도 있다. 제 1 소스 전극(SE1)의 적어도 일부는 제 1 반도체층(3321) 및 제 1 게이트 전극(GE1)과 중첩한다. 제 1 드레인 전극(DE1)은 I자, C자 및 U자 중 어느 하나의 형태를 가질 수 있다. 도 3에는 U자 형상을 갖는 제 1 드레인 전극(DE1)이 도시되어 있는 바, 제 1 드레인 전극(DE1)의 볼록한 부분은 제 2 부화소 전극(PE2)을 향하고 있다. 제 1 드레인 전극(DE1)은 전술된 데이터 라인(DL)과 동일한 물질 및 구조(다중막 구조)를 가질 수 있다. 제 1 드레인 전극(DE1)과 데이터 라인(DL)은 동일한 공정으로 동시에 만들어질 수 있다.
제 1 소스 전극(SE1)의 일부는 제 1 게이트 전극(GE1)과 중첩하며, 제 1 소스 전극(SE1)의 다른 일부(이하, 제 1 부분(881))는 제 1 게이트 전극(GE1)과 중첩하지 않는다. 전술된 제 1 소스 전극(SE1)의 제 1 부분(881)은 제 1 게이트 전극(GE1)과 동일한 층에 위치한 구성 요소들과도 중첩하지 않는다. 예를 들어, 제 1 부분(881)은 게이트 라인(GL), 제 2 게이트 전극(GE2), 제 3 게이트 전극(GE3), 제 1 유지 전극(7751) 및 제 2 유지 전극(7752)과도 중첩하지 않는다.
제 1 드레인 전극(DE1)은, 도 11에 도시된 바와 같이, 제 2 저항성 접촉층(3321b) 및 게이트 절연막(3311) 상에 위치한다. 제 1 드레인 전극(DE1)의 적어도 일부는 제 1 반도체층(3321) 및 제 1 게이트 전극(GE1)과 중첩한다. 제 1 드레인 전극(DE1)은 제 1 부화소 전극(PE1)에 연결된다. 제 1 드레인 전극(DE1)은 전술된 데이터 라인(DL)과 동일한 물질 및 구조(다중막 구조)를 가질 수 있다. 제 1 드레인 전극(DE1)과 데이터 라인(DL)은 동일한 공정으로 동시에 만들어질 수 있다.
제 1 드레인 전극(DE1)의 일부는 제 1 게이트 전극(GE1)과 중첩하며, 제 1 드레인 전극(DE1)의 다른 일부(이하, 제 2 부분(882))는 제 1 게이트 전극(GE1)과 중첩하지 않는다. 전술된 제 1 드레인 전극(DE1)의 제 2 부분(882)은 제 1 게이트 전극(GE1)과 동일한 층에 위치한 구성 요소들과도 중첩하지 않는다. 예를 들어, 제 2 부분(882)은 게이트 라인(GL), 제 2 게이트 전극(GE2), 제 3 게이트 전극(GE3), 제 1 유지 전극(7751) 및 제 2 유지 전극(7752)과도 중첩하지 않는다.
제 1 스위칭 소자(TFT1)의 채널 영역은 제 1 소스 전극(SE1)과 제 1 드레인 전극(DE1) 사이의 제 1 반도체층(3321) 부분에 위치한다. 채널 영역에 해당하는 제 1 반도체층(3321) 부분은 제 1 반도체층(3321)의 다른 부분에 비하여 더 낮은 두께를 갖는다.
제 2 소스 전극(SE2)은, 도 12에 도시된 바와 같이, 제 3 저항성 접촉층(3322a) 상에 위치한다. 도시되지 않았지만, 제 3 저항성 접촉층(3322a)은 게이트 절연막(3311) 상에도 위치한다. 제 2 소스 전극(SE2)은 제 1 소스 전극(SE1)과 일체로 구성된다. 제 2 소스 전극(SE2)의 적어도 일부는 제 2 반도체층(3322) 및 제 2 게이트 전극(GE2)과 중첩한다. 제 2 소스 전극(SE2)은 I자, C자 및 U자 중 어느 하나의 형태를 가질 수 있다. 제 2 소스 전극(SE2)은 전술된 데이터 라인(DL)과 동일한 물질 및 구조(다중막 구조)를 가질 수 있다. 제 2 드레인 전극(DE2)과 데이터 라인(DL)은 동일한 공정으로 동시에 만들어질 수 있다.
제 2 드레인 전극(DE2)은, 도 12에 도시된 바와 같이, 제 4 저항성 접촉층(3322b) 및 게이트 절연막(3311) 상에 위치한다. 제 2 드레인 전극(DE2)의 적어도 일부는 제 2 반도체층(3322) 및 제 2 게이트 전극(GE2)과 중첩한다. 제 2 드레인 전극(DE2)은 제 2 부화소 전극(PE2)에 연결된다. 제 2 드레인 전극(DE2)은 전술된 데이터 라인(DL)과 동일한 물질 및 구조(다중막 구조)를 가질 수 있다. 제 2 드레인 전극(DE2)과 데이터 라인(DL)은 동일한 공정으로 동시에 만들어질 수 있다.
제 2 드레인 전극(DE2)의 일부는 제 2 게이트 전극(GE2)과 중첩하며, 제 2 드레인 전극(DE2)의 다른 일부(이하, 제 3 부분(883))는 제 2 게이트 전극(GE2)과 중첩하지 않는다. 전술된 제 2 드레인 전극(DE2)의 제 3 부분(883)은 제 2 게이트 전극(GE2)과 동일한 층에 위치한 구성 요소들과도 중첩하지 않는다. 예를 들어, 제 3 부분(883)은 게이트 라인(GL), 제 1 게이트 전극(GE1), 제 3 게이트 전극(GE3), 제 1 유지 전극(7751) 및 제 2 유지 전극(7752)과도 중첩하지 않는다.
제 2 스위칭 소자(TFT2)의 채널 영역은 제 2 소스 전극(SE2)과 제 2 드레인 전극(DE2) 사이의 제 2 반도체층(3322) 부분에 위치한다. 채널 영역에 해당하는 제 2 반도체층(3322) 부분은 제 2 반도체층(3322)의 다른 부분에 비하여 더 낮은 두께를 갖는다.
제 3 소스 전극(SE3)은, 도 12에 도시된 바와 같이, 제 5 저항성 접촉층(3323a) 및 게이트 절연막(3311) 상에 위치한다. 제 3 소스 전극(SE3)은 제 2 드레인 전극(DE2)과 일체로 구성된다. 제 3 소스 전극(SE3)의 적어도 일부는 제 3 반도체층(3322) 및 제 3 게이트 전극(GE3)과 중첩한다. 제 3 소스 전극(SE3)은 I자, C자 및 U자 중 어느 하나의 형태를 가질 수 있다. 제 3 소스 전극(SE3)은 전술된 데이터 라인(DL)과 동일한 물질 및 구조(다중막 구조)를 가질 수 있다. 제 3 소스 전극(SE3)과 데이터 라인(DL)은 동일한 공정으로 동시에 만들어질 수 있다.
제 3 소스 전극(SE3)의 일부는 제 3 게이트 전극(GE3)과 중첩하며, 제 3 소스 전극(SE3)의 다른 일부(이하, 제 4 부분(884))는 제 3 게이트 전극(GE3)과 중첩하지 않는다. 전술된 제 3 소스 전극(SE3)의 제 4 부분(884)은 제 3 게이트 전극(GE3)과 동일한 층에 위치한 구성 요소들과도 중첩하지 않는다. 예를 들어, 제 4 부분(884)은 게이트 라인(GL), 제 1 게이트 전극(GE1), 제 2 게이트 전극(GE2), 제 1 유지 전극(7751) 및 제 2 유지 전극(7752)과도 중첩하지 않는다.
플로팅 전극(FE)은, 도 12에 도시된 바와 같이, 제 6 저항성 접촉층(3323b) 상에 위치한다. 플로팅 전극(FE)은 제 6 저항성 접촉층(3323b)을 제외한 어떠한 도전체와도 접촉하지 않는다. 플로팅 전극(FE)의 적어도 일부는 제 3 반도체층(3322) 및 제 3 게이트 전극(GE3)과 중첩한다. 플로팅 전극(FE)은 I자, C자 및 U자 중 어느 하나의 형태를 가질 수 있다. 플로팅 전극(FE)은 전술된 데이터 라인(DL)과 동일한 물질 및 구조(다중막 구조)를 가질 수 있다. 플로팅 전극(FE)과 데이터 라인(DL)은 동일한 공정으로 동시에 만들어질 수 있다.
제 3 드레인 전극(DE3)은, 도 12에 도시된 바와 같이, 제 7 저항성 접촉층(3323c) 상에 위치한다. 도시되지 않았지만, 제 3 드레인 전극(DE3)은 게이트 절연막(3311) 상에도 위치한다. 제 3 드레인 전극(DE3)의 적어도 일부는 제 2 반도체층(3322) 및 제 3 게이트 전극(GE3)과 중첩한다. 제 3 드레인 전극(DE3)은 제 1 유지 전극(7751) 및 제 2 유지 전극(7752)에 연결된다. 제 3 드레인 전극(DE3)은 전술된 데이터 라인(DL)과 동일한 물질 및 구조(다중막 구조)를 가질 수 있다. 제 3 드레인 전극(DE3)과 데이터 라인(DL)은 동일한 공정으로 동시에 만들어질 수 있다.
제 3 스위칭 소자(TFT3)의 제 1 채널 영역은 제 3 소스 전극(SE3)과 플로팅 전극(FE) 사이의 제 3 반도체층(3323) 부분에 위치하며, 제 3 스위칭 소자(TFT3)의 제 2 채널 영역은 플로팅 전극(FE)과 제 3 드레인 전극(DE3) 사이의 제 3 반도체층(3323) 부분에 위치한다. 제 1 및 제 2 채널 영역에 해당하는 제 3 반도체층(3323) 부분은 제 3 반도체층(3323)의 다른 부분에 비하여 더 낮은 두께를 갖는다.
도시되지 않았지만, 제 1 반도체층(3321)은 게이트 절연막(3311)과 제 1 소스 전극(SE1) 사이에 더 위치할 수 있다. 또한, 제 1 반도체층(3321)은 게이트 절연막(3311)과 제 1 드레인 전극(DE1) 사이에 더 위치할 수 있다. 여기서, 게이트 절연막(3311)과 제 1 소스 전극(SE1) 사이에 위치한 반도체층을 제 1 추가 반도체층으로 정의하고, 게이트 절연막(3311)과 제 1 드레인 전극(DE1) 사이에 위치한 반도체층을 제 2 추가 반도체층으로 정의하자. 이때, 전술된 제 1 저항성 접촉층(3321a)은 제 1 추가 반도체층과 제 1 소스 전극(SE1) 사이에 더 위치할 수 있으며, 전술된 제 2 저항성 접촉층(3321b)은 제 2 추가 반도체층과 제 1 드레인 전극(DE1) 사이에 더 위치할 수 있다.
또한, 도시되지 않았지만, 제 2 반도체층(3322)은 게이트 절연막(3311)과 제 2 소스 전극(SE2) 사이에 더 위치할 수 있다. 또한, 제 2 반도체층(3322)은 게이트 절연막(3311)과 제 2 드레인 전극(DE2) 사이에 더 위치할 수 있다. 여기서, 게이트 절연막(3311)과 제 2 소스 전극(SE2) 사이에 위치한 반도체층을 제 3 추가 반도체층으로 정의하고, 게이트 절연막(3311)과 제 2 드레인 전극(DE2) 사이에 위치한 반도체층을 제 4 추가 반도체층으로 정의하자. 이때, 전술된 제 3 저항성 접촉층(3322a)은 제 3 추가 반도체층과 제 2 소스 전극(SE2) 사이에 더 위치할 수 있으며, 전술된 제 4 저항성 접촉층(3322b)은 제 4 추가 반도체층과 제 2 드레인 전극(DE2) 사이에 더 위치할 수 있다.
또한, 도시되지 않았지만, 제 3 반도체층(3323)은 게이트 절연막(3311)과 제 3 소스 전극(SE3) 사이에 더 위치할 수 있다. 또한, 제 3 반도체층(3323)은 게이트 절연막(3311)과 제 3 드레인 전극(DE3) 사이에 더 위치할 수 있다. 여기서, 게이트 절연막(3311)과 제 3 소스 전극(SE3) 사이에 위치한 반도체층을 제 5 추가 반도체층으로 정의하고, 게이트 절연막(3311)과 제 3 드레인 전극(DE3) 사이에 위치한 반도체층을 제 6 추가 반도체층으로 정의하자. 이때, 전술된 제 5 저항성 접촉층(3323a)은 제 5 추가 반도체층과 제 3 소스 전극(SE3) 사이에 더 위치할 수 있으며, 전술된 제 7 저항성 접촉층(3323c)은 제 6 추가 반도체층과 제 3 드레인 전극(DE3) 사이에 더 위치할 수 있다.
또한, 도시되지 않았지만, 제 1 반도체층(3321)은 게이트 절연막(3311)과 데이터 라인(DL) 사이에 더 위치할 수 있다. 예를 들어, 제 1 반도체층(3321)은 게이트 절연막(3311)과 데이터 라인(DL) 사이에 더 위치할 수 있다. 여기서, 게이트 절연막(3311)과 데이터 라인(DL) 사이에 위치한 반도체층을 제 7 추가 반도체층으로 정의하자. 이때, 전술된 제 1 저항성 접촉층(3321a)은 제 7 추가 반도체층과 데이터 라인(DL) 사이에 더 위치할 수 있다.
보호막(3320)은, 도 11에 도시된 바와 같이, 데이터 라인(DL), 제 1 소스 전극(SE1), 제 2 소스 전극(SE2), 제 3 소스 전극(SE3), 플로팅 전극(FE), 제 1 드레인 전극(DE1), 제 2 드레인 전극(DE2) 및 제 3 드레인 전극(DE3) 상에 위치한다. 이때, 보호막(3320)은 그 데이터 라인(DL), 제 1 소스 전극(SE1), 제 2 소스 전극(SE2), 제 3 소스 전극(SE3), 플로팅 전극(FE), 제 1 드레인 전극(DE1), 제 2 드레인 전극(DE2) 및 제 3 드레인 전극(DE3)을 포함한 제 1 기판(105)의 전면(全面)에 위치한다. 보호막(3320)은 제 1 콘택홀(CH1), 제 2 콘택홀(CH2), 제 3 콘택홀(CH3) 및 제 4 콘택홀(CH4)에 대응되게 위치한 개구부들을 갖는다. 제 1 콘택홀(CH1)을 통해 제 1 드레인 전극(DE1)이 노출되고, 제 2 콘택홀(CH2)을 통해 제 2 드레인 전극(DE2)이 노출된다.
컬러 필터(3354)는, 도 11 및 도 12에 도시된 바와 같이, 보호막(3320) 상에 위치한다. 도 10에 도시되 바와 같이, 컬러 필터(3354)는 제 1 부화소 영역(P1) 및 제 2 부화소 영역(P2)에 배치된다. 한편, 컬러 필터(3354)는 제 1 콘택홀(CH1), 제 2 콘택홀(CH2), 제 3 콘택홀(CH3) 및 제 4 콘택홀(CH4)에 위치하지 않는다. 한편, 컬러 필터(3354)의 가장자리는 이에 인접한 다른 컬러 필터의 가장자리와 중첩할 수 있다. 하나의 화소에 포함된 제 1 부화소 영역(P1)과 제 2 부화소 영역(P2)에 동일한 색상의 컬러 필터가 위치한다.
또한, 컬러 필터(3354)는 제 1 부화소 전극(PE1) 및 제 2 부화소 전극(PE2)과 중첩한다. 또한, 컬러 필터(3354)는 전술된 제 1 내지 제 4 부분들(881 내지 884)을 제외한 제 1 내지 제 3 스위칭 소자들(TFT1 내지 TFT3)의 나머지 부분과 중첩할 수 있다. 구체적으로, 컬러 필터(3354)는 제 1 및 제 2 부분(881, 882)을 제외한 제 1 스위칭 소자(TFT1)의 나머지 부분, 제 3 부분(883)을 제외한 제 2 스위칭 소자(TFT2)의 나머지 부분, 제 4 부분(884)을 제외한 제 3 스위칭 소자(TFT3)의 나머지 부분과 중첩할 수 있다.
층간 절연막(3391)은 컬러 필터(3354) 및 보호막(3320) 상에 위치한다. 이때, 층간 절연막(3391)은 그 컬러 필터(3354) 및 보호막(3320)을 포함한 제 1 기판(105)의 전면(全面)에 위치할 수 있다. 층간 절연막(3391)은 제 1 콘택홀(CH1), 제 2 콘택홀(CH2), 제 3 콘택홀(CH3) 및 제 4 콘택홀(CH4)에 대응되는 위치에 각각 개구부를 갖는다.
제 1 부화소 전극(PE1)은 제 1 부화소 영역(P1)의 층간 절연막(3391) 상에 위치한다. 제 1 부화소 전극(PE1)은 제 1 드레인 콘택홀(CH1)을 통해 제 1 드레인 전극(DE1)에 연결된다. 제 1 부화소 전극(PE1)은 ITO(Indium tin oxide) 또는 IZO(Indium zinc oxide) 등의 투명한 도전 물질로 만들어질 수 있다. 이때, ITO는 다결정 또는 단결정의 물질일 수 있으며, 또한 IZO 역시 다결정 또는 단결정의 물질일 수 있다.
제 2 부화소 전극(PE2)은 제 2 부화소 영역(P2)의 층간 절연막(3392) 상에 위치한다. 제 2 부화소 전극(PE2)은 제 2 드레인 콘택홀(CH2)을 통해 제 2 드레인 전극(DE2)에 연결된다. 제 2 부화소 전극(PE2)은 전술된 제 1 부화소 전극(PE1)과 동일한 물질로 제조될 수 있다.
제 1 연결 전극(1881)은 제 3 콘택홀(CH3)에 대응되게 층간 절연막(3391) 상에 위치한다. 제 1 연결 전극(1881)은 제 3 드레인 전극(DE3)의 일부와 제 1 유지 전극(7751)을 서로 연결한다. 제 1 연결 전극(1881)은 전술된 화소 전극(PE)과 동일한 물질로 제조될 수 있다.
제 2 연결 전극(1882)은 제 4 콘택홀(CH4)에 대응되게 층간 절연막(3391) 상에 위치한다. 제 2 연결 전극(1882)은 제 3 드레인 전극(DE3)의 다른 일부와 제 2 유지 전극(7752)을 서로 연결한다. 제 2 연결 전극(1882)은 화소 전극(PE)과 동일한 물질로 제조될 수 있다.
차광부(3376)는 제 1 부화소 영역(P1) 및 제 2 부화소 영역(P2)을 제외한 층간 절연막(3392) 상에 위치한다.
컬럼 스페이서(4472)는 차광부(3376) 상에 위치한다.
도시되지 않았지만, 본 발명의 표시 장치는 제 1 편광판 및 제 2 편광판을 더 포함할 수 있다. 제 1 기판(105)과 제 2 기판(106)의 마주보는 면들을 각각 해당 기판의 상부면으로 정의하고, 상부면들의 반대편에 위치한 면들을 각각 해당 기판의 하부면으로 정의할 때, 전술된 제 1 편광판은 제 1 기판(105)의 하부면 상에 위치하며, 제 2 편광판은 제 2 기판(106)의 하부면 상에 위치한다.
제 1 편광판의 투과축과 제 2 편광판의 투과축은 직교하는 바, 이들 중 하나의 투과축은 게이트 라인(GL)에 평행하게 배열된다. 한편, 액정 표시 장치는 제 1 편광판 및 제 2 편광판 중 어느 하나만을 포함할 수도 있다.
한편, 도시되지 않았지만, 본 발명의 액정 표시 장치는 차광 전극을 더 포함할 수 있다. 차광 전극은 데이터 라인(DL)을 중첩하게 층간 절연막(3391) 상에 위치한다. 차광 전극은 데이터 라인을 따라 위치한다. 차광 전극은 제 1 부화소 전극(PE1)과 동일한 물질로 이루어진다.
차광 전극은 전술된 공통 전압을 공급받는다. 차광 전극은 데이터 라인(DL)과 부화소 전극(제 1 및 제 2 부화소 전극(PE1, PE2)) 간에 전계가 형성되는 것을 방지한다. 또한, 동일한 공통 전압을 공급받는 차광 전극과 공통 전극(3330) 간에 등전위가 형성되므로, 차광 전극과 공통 전극(3330) 사이에 위치한 액정층(3333)을 통과한 광은 제 2 편광판에 의해 차단된다. 따라서, 데이터 라인(DL)에 대응되는 부분에서의 빛샘이 방지된다. 게다가, 차광 전극이 데이터 라인(DL) 상의 차광부(3376) 부분을 대신할 수 있으므로, 이러한 차광 전극이 사용될 경우 데이터 라인(DL) 상의 차광부(3376) 부분은 제거될 수 있다. 그러므로, 차광 전극이 사용될 경우 화소의 개구율이 더욱 증가할 수 있다.
도 3의 더미 화소(DPX)는 도 10 내지 도 12에 도시된 화소와 동일한 구조를 가질 수 있다. 이와 같은 경우 그 더미 화소(DPX)의 제 1 스위칭 소자(TFT1)이 전술된 더미 스위칭 소자(DTFT)의 스위칭 소자에 대응되며, 그 더미 화소(DPX)의 제 1 부화소 전극(PE1)이 전술된 더미 스위칭 소자(DTFT)의 화소 전극(PE)에 대응된다. 즉, 도 10 내지 도 12에 도시된 바와 같은 구조를 갖는 더미 화소(DPX)는 제 1 부화소 전극을 통해 보상부(300)에 연결된다. 한편, 도 10 내지 도 12에 도시된 바와 같은 구조를 갖는 더미 화소(DPX)의 제 2 부화소 전극은 보상부(300)에 연결되지 않는다.
또한, 더미 화소(DPX)가 도 10 내지 도 12에 도시된 화소와 동일한 구조를 가질 경우, 그 더미 화소(DPX)는 게이트 라인 대신 전술된 더미 게이트 라인(DGL)에 연결되며, 데이터 라인 대신 전술된 더미 데이터 라인(DDL)에 연결된다.
도 13은 도 4의 더미 화소들의 다른 실시예를 나타낸 도면이다.
도 10 내지 도 12의 구조를 갖는 복수의 더미 화소(DPX)들은 도 13과 같은 연결 관계를 가질 수 있다. 즉, 도 13의 제 1 내지 제 9 더미 화소들(DPX1 내지 DPX9) 각각은 전술된 도 10 내지 도 12의 구조를 가질 수 있는 바, 이러한 제 1 내지 제 9 더미 화소들(DPX1 내지 DPX9)은 도 4에 도시된 제 1 내지 제 9 더미 화소들(DPX1 내지 DPX9)과 같이 제 1 내지 제 3 더미 게이트 라인들(DGL1 내지 DGL3) 및 제 1 내지 제 3 더미 데이터 라인들(DDL1 내지 DDL3)에 연결될 수 있다.
도 13에 도시된 바와 같이, 제 1 더미 화소(DPX1)의 제 1 부화소 전극(PE1), 제 4 더미 화소(DPX4)의 제 1 부화소 전극(PE1) 및 제 7 더미 화소(DPX7)의 제 1 부화소 전극(PE1)은 서로 연결된다. 또한, 제 2 더미 화소(DPX2)의 제 1 부화소 전극(PE1), 제 5 더미 화소(DPX5)의 제 1 부화소 전극(PE1) 및 제 8 더미 화소(DPX8)의 제 1 부화소 전극(PE1)은 서로 연결된다. 또한, 제 3 더미 화소(DPX3)의 제 1 부화소 전극(PE1), 제 6 더미 화소(DPX6)의 제 1 부화소(PE1) 전극 및 제 9 더미 화소(DPX9)의 제 1 부화소 전극(PE1)은 서로 연결된다.
도 13에 도시된 더미 화소(DPX1 내지 DPX9 중 어느 하나)의 제 1 스위칭 소자(TFT1)와 도 10에 도시된 화소(PX)의 제 1 스위칭 소자(1TFT)는 동일한 크기 및 형상을 가질 수 있다. 더욱 구체적인 예로서, 더미 화소에 포함된 제 1 스위칭 소자(DTFT)의 채널 폭 및 채널 길이는 화소(PX)에 포함된 제 1 스위칭 소자(TFT1)의 채널 폭 및 채널 길이와 동일할 수 있다. 또한, 더미 화소에 포함된 제 1 스위칭 소자(TFT1)와 화소(PX)에 포함된 제 1 스위칭 소자(TFT1)는 실질적으로 동일한 문턱 전압을 갖는다.
도 14는 도 1의 더미부 및 그 주변부를 나타낸 도면이다.
더미부(700)는, 도 14에 도시된 바와 같이, 서로 인접한 2개의 데이터 구동 집적 회로들(310_1, 310_2)에 연결된 링크 라인(444)들 사이에 위치할 수 있다.
더미부(700)는, 전술된 도 4에 도시된 바와 같이, 3개의 더미 게이트 라인들(DGL1 내지 DGL3)과 3개의 더미 데이터 라인들(DDL1 내지 DDL3)에 연결된 더미 화소들(DPX1 내지 DPX9)을 포함할 수 있다. 이와 같은 경우 3개의 더미 게이트 라인들(DGL1 내지 DGL3)은 3개의 저전압 전원 라인들(LL1, LL2, LL3)에 연결되고, 3개의 더미 데이터 라인들(DDL1 내지 DDL3)은 공통 전원 라인(CL)에 연결될 수 있다. 예를 들어, 제 1 더미 게이트 라인(DGL1)은 제 1 저전압 전원 라인(LL1)에 연결되고, 제 2 더미 게이트 라인(DGL2)은 제 2 저전압 전원 라인(LL2)에 연결되고, 제 3 더미 게이트 라인(DGL3)은 제 3 저전압 전원 라인(LL3)에 연결되고, 제 1 내지 제 3 더미 데이터 라인들(DGL1 내지 DGL3)은 공통 전원 라인(CL)에 연결될 수 있다.
제 1 저전압 전원 라인(LL1), 제 2 저전압 전원 라인(LL12), 제 3 저전압 전원 라인(LL3) 및 공통 전원 라인(CL)은 제 1 기판(105) 상에 위치한다. 구체적으로, 제 1 저전압 전원 라인(LL1), 제 2 저전압 전원 라인(LL2), 제 3 저전압 전원 라인(LL3) 및 공통 전원 라인(CL)은 전술된 제 1 링크 라인과 제 2 링크 라인 사이의 비표시 영역(105b)에 위치한다. 이때, 제 1 저전압 전원 라인(LL1)은 전술된 제 1 더미 게이트 전압(Vgd1)을 전송하며, 제 2 저전압 전원 라인(LL2)은 전술된 제 2 더미 게이트 전압(Vgd2)을 전송하며, 제 3 저전압 전원 라인(LL3)은 전술된 제 3 더미 게이트 전압(Vgd3)을 전송하며, 공통 전원 라인(CL)은 전술된 더미 데이터 전압(Vdd)을 전송한다. 더미 데이터 전압(Vdd)은 공통 전압일 수 있다.
한편, 전술된 비검출 기간에 제 1 내지 제 3 저전압 전원 라인들(LL1 내지 LL3) 각각은 게이트 오프 전압(Voff)을 전송한다.
도 15는 도 1 내지 도 3의 보상부의 다른 동작을 설명하기 위한 도면이다.
보상부(300)는, 도 15에 도시된 바와 같이, 서로 다른 값을 갖는 복수의 보상 전압들(Vc1, Vc2, Vc3, Vc4, Vc5, Vc6, Vc7, Vc8, Vc9)을 출력할 수 있다. 예를 들어, 이 복수의 보상 전압들은 -22[V]의 제 1 보상 전압(Vc1), -19[V]의 제 2 보상 전압(Vc2), -16[V]의 제 3 보상 전압(Vc3), -13[V]의 제 4 보상 전압(Vc4), -10[V]의 제 5 보상 전압(Vc5), -7[V]의 제 6 보상 전압(Vc6), -4[V]의 제 7 보상 전압(Vc7), -1[V]의 제 8 보상 전압(Vc8) 및 +2[V]의 제 9 보상 전압(Vc9)을 포함할 수 있다. 복수의 보상 전압들(Vc1 내지 Vc9)은 등차 수열의 관계를 갖는다. 예를 들어, 제 1 보상 전압(Vc1)과 제 2 보상 전압(Vc2) 간의 차는 제 2 보상 전압(Vc2)과 제 3 보상 전압(Vc3) 간의 차와 동일하다.
보상부(300)는 미리 설정된 일정 기간(즉, 검출 기간) 동안 복수의 보상 전압들(Vc1 내지 Vc9)을 순차적으로 출력할 수 있다. 이 보상부(300)로부터 순차적으로 출력된 보상 전압들(Vc1 내지 Vc9)은 도 3의 더미 게이트 라인들(DGL1, DGL2, DGL3)에 순차적으로 공급될 수 있다. 예를 들어, 그 검출 기간 동안 제 1 내지 제 9 보상 전압들(Vc1 내지 Vc9)이 더미 게이트 라인들(DGL1 내지 DGL3)에 순차적으로 인가된다. 각 보상 전압(Vc1 내지 Vc9)의 지속 시간은 일정할 수 있다. 예를 들어, 하나의 더미 게이트 라인에 인가된 제 1 보상 전압(Vc1)의 지속 시간과 그 더미 게이트 라인에 인가된 제 2 보상 전압(Vc2)의 지속 시간은 동일할 수 있다.
더미 게이트 라인에 인가된 복수의 보상 전압들은 더미 스위칭 소자의 게이트 전극에 순차적으로 공급된다. 이 복수의 보상 전압들에 의해 더미 스위칭 소자로부터 복수의 더미 드레인 전류들이 출력된다. 예를 들어, 제 1 내지 제 9 보상 전압들(Vc1 내지 Vc9)이 더미 스위칭 소자(DTFT)의 게이트 전극에 인가됨에 따라, 이 더미 스위칭 소자(DTFT)의 드레인 전극으로부터 제 1 내지 제 9 더미 드레인 전류들(Id1, Id2, Id3, Id4, Id5, Id6, Id7, Id8, Id9)이 출력된다. 제 q 더미 드레인 전류는 제 q 보상 전압에 대응된다. 다시 말하여, 제 q 더미 드레인 전류는 제 q 보상 전압에 의해 발생된 전류이다. 여기서, q는 자연수이다. 예를 들어, 제 1 더미 드레인 전류(Id1)는 제 1 보상 전압(Vc1)에 의해 발생된 전류이며, 제 2 더미 드레인 전류(Id2)는 제 2 보상 전압(Vc2)에 의해 발생된 전류이며, 제 3 더미 드레인 전류(Id3)는 제 3 보상 전압(Vc3)에 의해 발생된 전류이며, 제 4 더미 드레인 전류(Id4)는 제 4 보상 전압(Vc4)에 의해 발생된 전류이며, 제 5 더미 드레인 전류(Id5)는 제 5 보상 전압(Vc5)에 의해 발생된 전류이며, 제 6 더미 드레인 전류(Id6)는 제 6 보상 전압(Vc6)에 의해 발생된 전류이며, 제 7 더미 드레인 전류(Id7)는 제 7 보상 전압(Vc7)에 의해 발생된 전류이며, 제 8 더미 드레인 전류(Id8)는 제 8 보상 전압(Vc8)에 의해 발생된 전류이며, 그리고 제 9 더미 드레인 전류(Id9)는 제 9 보상 전압(Vc9)에 의해 발생된 전류이다.
각 더미 드레인 전류(Id1 내지 Id9)는 순차적으로 출력된다. 더미 스위칭 소자(DTFT)로부터 출력된 복수의 더미 드레인 전류들(Id1 내지 Id9)은 더미 화소 전극(DPE)을 통해 보상부(300)로 공급된다.
보상부(300)는 자신에게 공급된 복수의 더미 드레인 전류들(Id1 내지 Id9) 중 가장 작은 값을 갖는 하나의 더미 드레인 전류를 선택하고, 그 선택된 더미 드레인 전류에 대응되는 보상 전압을 선택한다. 즉, 보상부(300)는 그 선택된 더미 드레인 전류에 의해 발생된 보상 전압을 선택한다. 보상부(300)는 그 선택된 보상 전압을 전원 공급부(605)로 공급한다. 예를 들어, 보상부(300)는 보상 기간 중 발생된 제 1 내지 제 9 더미 드레인 전류들(Id1 내지 Id9) 중 가장 작은 값을 갖는 제 6 더미 드레인 전류(Id6)를 선택하고, 그 제 6 더미 드레인 전류(Id6)에 대응되는 제 6 보상 전압(Vc6)을 선택하여 출력한다. 여기서, 제 6 보상 전압(Vc6)은 -7[V]의 값을 갖는 전압이다.
전술된 바와 같이 전원 공급부(605)는 직류 전압인 게이트 오프 전압(Voff)을 출력한다. 이때, 전원 공급부는 보상부(300)로부터 선택된 보상 전압을 게이트 오프 전압(Voff)으로서 출력한다. 구체적으로, 전원 공급부(605)는 보상부(300) 로부터 공급된 보상 전압의 값과 동일한 값을 갖도록 그 게이트 오프 전압(Voff)을 보정한다. 다시 말하여, 전원 공급부(605)는 보상부(300)로부터 제공된 보상 전압과 동일한 값을 갖는 게이트 오프 전압(Voff)을 출력한다. 예를 들어, 전원 공급부(605)는 -7[V]의 값을 갖는 게이트 오프 전압(Voff)을 출력할 수 있다.
전원 공급부(605)로부터 출력된 게이트 오프 전압(Voff)은 더미 화소(DPX)로 공급된다. 구체적으로, 전원 공급부(605)로부터의 게이트 오프 전압(Voff)은 더미 화소(DPX)에 연결된 더미 게이트 라인(DGL)으로 공급된다. 게이트 오프 전압(Voff)에 의해 더미 스위칭 소자(DTFT)는 턴-오프될 수 있다.
또한, 전원 공급부(605)로부터 출력된 게이트 오프 전압(Voff)은 게이트 드라이버(206)에도 공급된다. 게이트 드라이버(206)는 전원 공급부(605)로부터 공급된 게이트 오프 전압(Voff)을 화소(PX)에 공급한다. 구체적으로, 게이트 드라이버(206)로부터의 게이트 오프 전압(Voff)은 화소(PX)에 연결된 게이트 라인(GL 또는 GL1 내지 GLi)으로 공급된다.
전원 공급부(605)로부터 출력된 게이트 오프 전압(Voff)(즉, 보정된 게이트 오프 전압(Voff))은 검출 기간의 일부 기간 이후부터 또는 그 검출 기간의 종료 시점 이후부터 더미 게이트 라인(DGL) 및 게이트 드라이버(206)에 공급될 수 있다. 이 게이트 오프 전압(Voff)은 다음 검출 기간(이하, 후속 검출 기간)까지 유지되며, 그 후속 검출 기간에 동일한 값으로 유지되거나 다른 값으로 변경될 수도 있다. 후속 검출 기간에 더미 게이트 라인(DGL)으로 공급되는 복수의 보상 전압들은 전술된 제 1 내지 제 9 보상 전압들(Vc1 내지 Vc9)을 포함할 수 있다. 다시 말하여, 후속 검출 기간에 보상부(300)로부터 출력되는 복수의 보상 전압들은 검출 기간에 보상부(300)로부터 출력되는 복수의 보상 전압들과 동일할 수 있다.
한편, 도 15의 보상부(300)에 연결된 더미부(700)는 도 4에 도시된 바와 같은 복수의 더미 화소들(DPX1 내지 DPX9)을 포함할 수 있다. 이를 도 16을 통해 구체적으로 설명한다.
도 16은 도 15의 보상부에 연결된 더미부의 상세 구성도이다.
더미부(700)는, 도 16에 도시된 바와 같이, 제 1 내지 제 9 더미 화소들(DPX1, DPX2, DPX3, DPX3, DPX4, DPX5, DPX6, DPX7, DPX8, DPX9)을 포함할 수 있다. 도 16의 제 1 내지 제 9 더미 화소들(DPX1 내지 DPX9)는 전술된 도 4의 제 1 내지 제 9 더미 화소들(DPX1 내지 DPX9)과 동일하다.
단, 복수의 더미 게이트 라인들(DGL1 내지 DGL3)은 서로 연결된다. 예를 들어, 제 1 더미 게이트 라인(DGL1), 제 2 더미 게이트 라인(DGL2) 및 제 3 더미 게이트 라인(DGL3)은 서로 연결된다. 그리고 이 연결된 더미 게이트 라인들(DGL1 내지 DGL3)로 전술된 복수의 보상 전압들(Vc1 내지 Vc9)이 인가된다. 따라서, 제 1 내지 제 9 더미 화소들(DPX1 내지 DPX9)은 모두 동일한 보상 전압들(Vc1 내지 Vc9)을 공급받는다.
또한, 각 더미 화소(DPX1 내지 DPX9)의 더미 화소 전극은 서로 연결된다. 예를 들어, 제 1 내지 제 9 더미 화소들(DPX1 내지 DPX9)의 제 1 내지 제 9 더미 화소 전극들은 서로 물리적으로 연결될 수 있다. 다시 말하여, 제 1 내지 제 9 더미 화소 전극들은 일체로 이루어질 수 있다.
일체로 이루어진 제 1 내지 제 9 더미 화소 전극들을 공통 화소 전극으로 정의할 때, 이 공통 화소 전극은 보상부(300) 에 연결된다. 예를 들어, 이 공통 화소 전극은 보상부(300)의 입력 단자(IT)에 연결될 수 있다.
제 1 내지 제 9 더미 스위칭 소자들을 통해 흐르는 전류(누설 전류)는 공통 화소 전극을 통해 합산되어 입력 단자(IT)로 입력된다. 여기서, 이 합산된 전류(누설 전류)는 전술된 도 15의 제 1 내지 제 9 더미 드레인 전류들(Id1 내지 Id9) 중 어느 하나일 수 있다. 이 더미 드레인 전류는 입력 단자(IT)를 통해 보상부 (300)에 공급된다.
제 1 더미 데이터 라인(DDL1), 제 2 더미 데이터 라인(DDL2) 및 제 3 더미 데이터 라인(DDL3)은 더미 데이터 전압(Vdd)을 공급받는다. 즉, 이 더미 데이터 라인(DDL)들은 모두 동일한 더미 데이터 전압(Vdd)을 공급받는다. 이로 인해, 이 더미 데이터 라인(DDL)들은 서로 연결된다.
더미 데이터 전압(Vdd)은 직류 전압으로서 전원 공급부(605), 데이터 구동 집적 회로(310_1 내지 310_k 중 어느 하나) 및 보상부(300) 중 어느 하나로부터 생성될 수 있다. 다시 말하여, 더미 데이터 전압(Vdd)은 전원 공급부(605), 데이터 구동 집적 회로(310_1 내지 310_k 중 어느 하나) 및 보상부 (300) 중 어느 하나로부터 공급 또는 출력될 수 있다.
도 17은 도 15의 보상부의 동작에 관련된 순서도이다.
도 17에 도시된 바와 같이, 표시 장치(500)가 완성되면 그 표시 장치(500)에 대한 출하 검사(outgoing inspection)가 진행된다(S1). 이후, 표시 장치(500)가 구매자의 집에 도착된 후 최초로 온 된다(S2).
표시 장치(500)가 온 되면 보상부(300)가 동작한다(S3). 이의 구체적인 동작은 다음과 같다.
먼저, 보상부(300)는 표시 장치(500)의 온 시점(Ton)부터 시간을 카운트하고, 그 카운트된 시간(즉, 표시 장치의 구동 시간)이 제 1 프레임 기간의 시작 시점(Tff)과 동일하거나 그 시작 시점(Tff)을 초과하였는지 판단한다(S4). 그 판단 결과 표시 장치(500)의 구동 시간이 제 1 프레임 기간의 시작 시점(Tff) 전인 것으로 확인되면, 보상부(300)는 보상 전압을 생성하여 전원 공급부에 인가한다(S6). 이 보상 전압은 도 15의 보상부(300)로부터 검출된 보상 전압을 의미한다.
한편, S4단계에서의 판단 결과 표시 장치(500)의 구동 시간이 제 1 프레임 기간의 시작 시점(Tff)을 지난 것으로 확인되면, 보상부(300)는 그 표시 장치(500)의 구동 시간이 T시간에 도달 또는 그 T시간을 초과하였는지를 판단한다(S6). S6단계에서의 판단 결과 표시 장치(500)의 구동 시간이 T시간에 도달 또는 그 T시간을 초과한 것으로 확인되면, 보상부(300)는 보상 전압을 생성하여 전원 공급부(605)에 인가한다(S6). 이 보상 전압은 도 15의 보상부(300)로부터 검출된 보상 전압을 의미한다.
한편, S6단계에서의 판단 결과 표시 장치(500)의 구동 시간이 T시간에 도달하지 않은 것으로 확인되면, 보상부(300)는 S6단계의 조건이 만족될 때까지 S6단계를 반복 수행한다.
또한, S4단계는 생략될 수 있다. 이와 같은 경우, 보상부(300)는 표시 장치(500)가 온된 직후 바로 보상 전압을 인가할 수 있다. 즉, 보상부(300)는 전술된 제 1 검출 시점(T1)에 보상 전압을 인가할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
605: 전원 공급부 300: 보상부
206: 게이트 드라이버 PX: 화소
GL: 게이트 라인 DL: 데이터 라인
TFT: 스위칭 소자 DPX: 더미 화소
DGL: 더미 게이트 라인 DDL: 더미 데이터 라인
DTFT: 더미 스위칭 소자 Vgd: 더미 게이트 전압
Id: 더미 드레인 전류

Claims (20)

  1. 기판;
    상기 기판 상의 게이트 라인, 더미 게이트 라인, 데이터 라인, 더미 데이터 라인, 화소 전극 및 더미 화소 전극;
    상기 게이트 라인, 상기 데이터 라인 및 상기 화소 전극에 연결된 스위칭 소자;
    상기 더미 게이트 라인, 상기 더미 데이터 라인 및 상기 더미 화소 전극에 연결된 더미 스위칭 소자;
    상기 더미 화소로부터 서로 다른 시점에 발생된 드레인 전류들을 근거로 드레인 전류의 변화량을 검출하고, 상기 드레인 전류의 변화량을 근거로 상기 더미 스위칭 소자의 문턱 전압이 포함된 선형 영역에서의 상기 더미 스위칭 소자의 게이트 전압의 변화량을 검출하는 보상부;
    상기 보상부로부터 검출된 게이트 전압의 변화량을 근거로 게이트 오프 전압을 보정하여 출력하는 전원 공급부; 및
    상기 전원 공급부로부터의 게이트 오프 전압을 상기 게이트 라인에 공급하는 게이트 드라이버를 포함하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 더미 게이트 라인은 서로 분리된 제 1 더미 게이트 라인, 제 2 더미 게이트 라인 및 제 3 더미 게이트 라인을 포함하며;
    상기 더미 화소 전극은 서로 분리된 제 1 더미 화소 전극, 제 2 더미 화소 전극 및 제 3 더미 화소 전극을 포함하며;
    상기 더미 스위칭 소자는 상기 제 1 더미 게이트 라인, 상기 더미 데이터 라인 및 상기 제 1 더미 화소 전극에 연결된 제 1 더미 스위칭 소자; 상기 제 2 더미 게이트 라인, 상기 더미 데이터 라인 및 상기 제 2 더미 화소 전극에 연결된 제 2 더미 스위칭 소자; 및 상기 제 3 더미 게이트 라인, 상기 더미 데이터 라인 및 상기 제 3 더미 화소 전극에 연결된 제 3 더미 스위칭 소자를 포함하는 표시 장치.
  3. 제 2 항에 있어서,
    상기 서로 다른 시점은 제 1 시점 및 상기 제 1 시점보다 시간적으로 더 지연된 제 2 시점을 포함하며;
    상기 보상부는,
    상기 제 1 시점 및 제 2 시점에, 상기 제 1 더미 게이트 라인으로 제 1 게이트 전압을 공급하고, 상기 제 2 더미 게이트 라인으로 상기 제 1 게이트 전압과 다른 제 2 게이트 전압을 공급하고, 상기 제 3 더미 게이트 라인으로 상기 제 2 게이트 전압과 다른 제 3 게이트 전압을 공급하고, 상기 더미 데이터 라인으로 더미 데이터 전압을 공급하고, 상기 제 1 더미 화소 전극으로부터 제 1 드레인 전류를 공급받고, 상기 제 2 더미 화소 전극으로부터 제 2 드레인 전류를 공급받고, 상기 제 3 더미 화소 전극으로부터 제 3 드레인 전류를 공급받는 표시 장치.
  4. 제 3 항에 있어서,
    상기 제 1 게이트 전압, 상기 제 2 게이트 전압 및 상기 제 3 게이트 전압은 상기 선형 영역에 위치하는 표시 장치.
  5. 제 3 항에 있어서,
    상기 보상부는,
    상기 제 1 게이트 전압, 제 2 게이트 전압, 제 3 게이트 전압, 상기 제 1 시점의 제 1 드레인 전류, 상기 제 1 시점의 제 2 드레인 전류, 상기 제 1 시점의 제 3 드레인 전류를 근거로 제 1 회귀 곡선 및 상기 제 1 회귀 곡선에 대한 제 1 방정식을 생성하고;
    상기 제 1 게이트 전압, 제 2 게이트 전압, 제 3 게이트 전압, 상기 제 2 시점의 제 1 드레인 전류, 상기 제 2 시점의 제 2 드레인 전류, 상기 제 2 시점의 제 3 드레인 전류를 근거로 제 2 회귀 곡선 및 상기 제 2 회귀 곡선에 대한 제 2 방정식을 생성하는 표시 장치.
  6. 제 5 항에 있어서,
    상기 보상부는,
    상기 제 1 방정식 및 제 2 방정식을 근거로 제 1 회귀 곡선과 제 2 회귀 곡선 간의 거리를 산출하고, 상기 거리를 근거로 상기 게이트 전압의 변화량을 산출하는 표시 장치.
  7. 제 6 항에 있어서,
    상기 보상부는 상기 게이트 전압의 변화량에 대응되는 보상 전압을 상기 전원 공급부로 공급하며;
    상기 전원 공급부는 게이트 오프 전압에 상기 보상 전압을 더하여 보정된 게이트 오프 전압을 생성하는 표시 장치.
  8. 제 6 항에 있어서,
    상기 게이트 전압의 변화량이 임계값을 초과할 경우, 상기 보상부는 상기 게이트 전압의 변화량에 해당하는 보상 전압을 상기 전원 공급부로 공급하며;
    상기 전원 공급부는 게이트 오프 전압에 상기 보상 전압을 더하여 보정된 게이트 오프 전압을 생성하는 표시 장치.
  9. 제 3 항에 있어서,
    상기 제 1 시점은 표시 장치의 온 시점과 제 1 프레임 기간 사이에 위치하는 표시 장치.
  10. 제 3 항에 있어서,
    상기 제 2 시점은 제 1 프레임 기간과 표시 장치의 오프 시점 사이에 위치하는 표시 장치.
  11. 제 10 항에 있어서,
    상기 서로 다른 시점은 상기 제 2 시점보다 더 지연된 제 3 시점을 더 포함하며;
    상기 제 3 시점은 제 1 프레임 기간과 표시 장치의 오프 시점 사이에 위치하며;
    상기 제 1 프레임 기간의 시작 시점부터 상기 제 3 시점까지의 시간 길이는 상기 제 1 프레임 기간의 시작 시점부터 상기 제 2 시점까지의 시간 길이보다 더 긴 표시 장치.
  12. 제 1 항에 있어서,
    상기 전원 공급부로부터의 게이트 오프 전압은 상기 더미 게이트 라인에 더 공급되는 표시 장치.
  13. 제 1 항에 있어서,
    상기 화소 전극 및 상기 스위칭 소자는 상기 기판의 표시 영역에 위치하며;
    상기 더미 화소 전극 및 상기 더미 스위칭 소자는 상기 기판의 비표시 영역에 위치한 표시 장치.
  14. 제 13 항에 있어서,
    상기 데이터 라인에 연결된 제 1 데이터 구동 집적 회로를 더 포함하는 표시 장치.
  15. 제 14 항에 있어서,
    상기 보상부는 상기 제 1 데이터 구동 집적 회로에 내장된 표시 장치.
  16. 제 14 항에 있어서,
    상기 데이터 라인에 인접한 다른 데이터 라인에 연결된 제 2 데이터 구동 집적 회로를 더 포함하는 표시 장치.
  17. 제 16 항에 있어서,
    상기 데이터 라인과 상기 제 1 데이터 구동 집적 회로에 연결된 제 1 링크 라인; 및
    상기 다른 데이터 라인과 상기 제 2 데이터 구동 집적 회로에 연결된 제 2 링크 라인을 더 포함하며;
    상기 보상부는 상기 기판의 비표시 영역에서 상기 제 1 링크 라인과 상기 제 2 링크 라인 사이에 위치한 표시 장치.
  18. 제 1 항에 있어서,
    상기 스위칭 소자와 더미 스위칭 소자는 동일한 크기 및 동일한 형상의 채널 영역을 갖는 표시 장치.
  19. 기판;
    상기 기판 상의 게이트 라인, 더미 게이트 라인, 데이터 라인, 더미 데이터 라인, 화소 전극 및 더미 화소 전극;
    상기 게이트 라인, 상기 데이터 라인 및 상기 화소 전극에 연결된 스위칭 소자;
    상기 더미 게이트 라인, 상기 더미 데이터 라인 및 상기 더미 화소 전극에 연결된 더미 스위칭 소자;
    서로 다른 값을 갖는 복수의 보상 전압들을 상기 더미 게이트 라인에 순차적으로 인가하고, 상기 복수의 보상 전압들에 의해 발생된 복수의 드레인 전류들을 상기 더미 화소를 통해 순차적으로 공급받고, 그 공급된 복수의 드레인 전류들 중 가장 작은 값을 갖는 드레인 전류에 대응되는 보상 전압을 선택하는 보상부;
    상기 보상부로부터 선택된 보상 전압을 게이트 오프 전압으로서 출력하는 전원 공급부; 및
    상기 전원 공급부로부터의 게이트 오프 전압을 상기 게이트 라인에 공급하는 게이트 드라이버를 포함하는 표시 장치.
  20. 제 19 항에 있어서,
    상기 복수의 보상 전압들은 등차 수열의 관계를 갖는 표시 장치.














KR1020170014820A 2017-02-02 2017-02-02 표시 장치 KR102618361B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170014820A KR102618361B1 (ko) 2017-02-02 2017-02-02 표시 장치
US15/887,018 US10515605B2 (en) 2017-02-02 2018-02-02 Display device with corrected gate-off voltage and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170014820A KR102618361B1 (ko) 2017-02-02 2017-02-02 표시 장치

Publications (2)

Publication Number Publication Date
KR20180090413A true KR20180090413A (ko) 2018-08-13
KR102618361B1 KR102618361B1 (ko) 2023-12-27

Family

ID=62980118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170014820A KR102618361B1 (ko) 2017-02-02 2017-02-02 표시 장치

Country Status (2)

Country Link
US (1) US10515605B2 (ko)
KR (1) KR102618361B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200022968A (ko) * 2018-08-24 2020-03-04 엘지디스플레이 주식회사 Z-인버전 방식의 표시장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6949518B2 (ja) * 2017-03-23 2021-10-13 パナソニック液晶ディスプレイ株式会社 表示装置
JP6872795B2 (ja) * 2017-10-05 2021-05-19 株式会社Ｊｏｌｅｄ 表示装置
US11112553B2 (en) * 2018-04-26 2021-09-07 Coretronic Corporation Light source module and display device using the same
KR20200049929A (ko) 2018-10-29 2020-05-11 삼성디스플레이 주식회사 광학 부재 및 이를 포함하는 표시 장치
CN109473053B (zh) * 2018-11-08 2020-09-04 惠科股份有限公司 显示面板老化处理的电路和显示面板
CN109491158B (zh) * 2018-11-16 2021-08-17 昆山龙腾光电股份有限公司 一种显示面板及显示装置
CN109581774B (zh) * 2019-01-03 2021-11-30 京东方科技集团股份有限公司 显示驱动方法、栅驱动器和显示装置
CN110379347B (zh) * 2019-07-25 2023-01-24 云谷（固安）科技有限公司 屏体虚设器件检测方法和装置
CN111610673B (zh) * 2020-06-22 2023-05-09 京东方科技集团股份有限公司 显示面板、显示装置及显示面板的控制方法
CN114927550B (zh) * 2022-05-26 2023-06-09 惠科股份有限公司 显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140042455A (ko) 2012-09-28 2014-04-07 엘지디스플레이 주식회사 박막트랜지스터 보상회로를 포함하는 액정표시장치
KR20160012309A (ko) 2014-07-23 2016-02-03 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007072162A (ja) * 2005-09-07 2007-03-22 Mitsubishi Electric Corp 表示装置
KR100843148B1 (ko) * 2006-12-22 2008-07-02 삼성전자주식회사 액정 표시 장치, 액정 표시 장치의 테스트용 커넥터 및이의 테스트 방법
KR101448006B1 (ko) 2008-02-14 2014-10-13 삼성디스플레이 주식회사 액정 표시 장치
KR101533741B1 (ko) * 2008-09-17 2015-07-03 삼성디스플레이 주식회사 표시패널의 구동방법 및 이를 이용한 표시장치
KR101520504B1 (ko) 2009-11-24 2015-05-14 엘지디스플레이 주식회사 유기발광다이오드 표시장치
JP6248353B2 (ja) * 2014-04-21 2017-12-20 株式会社Ｊｏｌｅｄ 表示装置及び表示装置の駆動方法
KR20160042284A (ko) 2014-10-08 2016-04-19 삼성디스플레이 주식회사 데이터 전압 보상 회로 및 이를 포함하는 디스플레이 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140042455A (ko) 2012-09-28 2014-04-07 엘지디스플레이 주식회사 박막트랜지스터 보상회로를 포함하는 액정표시장치
KR20160012309A (ko) 2014-07-23 2016-02-03 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200022968A (ko) * 2018-08-24 2020-03-04 엘지디스플레이 주식회사 Z-인버전 방식의 표시장치

Also Published As

Publication number Publication date
US10515605B2 (en) 2019-12-24
KR102618361B1 (ko) 2023-12-27
US20180218703A1 (en) 2018-08-02

Similar Documents

Publication Publication Date Title
KR102618361B1 (ko) 표시 장치
EP3142100B1 (en) Pixel drive circuit and drive method therefor, and display device
US7333159B2 (en) Liquid crystal display device having function of temperature maintenance
KR101538320B1 (ko) 표시 장치
US9965063B2 (en) Display circuitry with reduced pixel parasitic capacitor coupling
US10318048B2 (en) Array substrate, display panel and driving method thereof, and display device
CN105159490B (zh) 触控显示面板及其驱动方法和触控显示装置
US10971570B2 (en) Display device and brightness detection method therefor
KR102283806B1 (ko) 표시 장치
KR20100062086A (ko) 터치 스크린 표시 장치 및 그 제조 방법
KR102056526B1 (ko) 액정 디스플레이 장치
US20150339968A1 (en) Liquid crystal display device
KR102471130B1 (ko) 표시 장치 및 이의 제조 방법
TW201633092A (zh) 位置輸入裝置及具有位置輸入功能之顯示裝置
KR101666593B1 (ko) 터치 센서를 내장한 표시 장치
KR20190040517A (ko) 표시 장치
KR20160073691A (ko) 박막 표시판 및 이를 포함하는 액정 표시 장치
KR20100008566A (ko) 액정 표시 장치
KR20070088949A (ko) 표시 장치
CN108594552A (zh) 显示基板、显示面板、显示装置及其驱动方法
KR20180031898A (ko) 공통 전압 배선을 포함하는 표시 장치
JP2023076515A (ja) 表示装置
KR20170031296A (ko) 액정 표시 장치
KR102297652B1 (ko) 표시 장치
KR20190108667A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant