KR20180085953A - Hardware Device for Inter-Channel Synchronization in Simultaneous Acquisition of Multi-Channel Ultra High Resolution Image Data - Google Patents

Hardware Device for Inter-Channel Synchronization in Simultaneous Acquisition of Multi-Channel Ultra High Resolution Image Data Download PDF

Info

Publication number
KR20180085953A
KR20180085953A KR1020170009697A KR20170009697A KR20180085953A KR 20180085953 A KR20180085953 A KR 20180085953A KR 1020170009697 A KR1020170009697 A KR 1020170009697A KR 20170009697 A KR20170009697 A KR 20170009697A KR 20180085953 A KR20180085953 A KR 20180085953A
Authority
KR
South Korea
Prior art keywords
channel
modules
server
high resolution
resolution image
Prior art date
Application number
KR1020170009697A
Other languages
Korean (ko)
Inventor
장성준
이상설
김제우
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020170009697A priority Critical patent/KR20180085953A/en
Publication of KR20180085953A publication Critical patent/KR20180085953A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0125—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Abstract

The present invention provides a hardware device for inter-channel synchronization in simultaneous acquisition of multi-channel ultra-high resolution image data. According to an embodiment of the present invention, an image system comprises multiple modules compressing a multi-channel image and transmitting the multi-channel image to a server; and ports connected for communications between the multiple modules. Therefore, ultra-high resolution image data is synchronized between channels (modules) in multi-channel (module), so that simultaneous acquisition of the ultra-high resolution image is possible.

Description

멀티 채널 초고해상도 영상 데이터의 동시 획득 시 채널 간 동기를 위한 하드웨어 장치{Hardware Device for Inter-Channel Synchronization in Simultaneous Acquisition of Multi-Channel Ultra High Resolution Image Data}[0001] The present invention relates to a hardware device for inter-channel synchronization in simultaneous acquisition of multi-channel ultra-high resolution image data,

본 발명은 초고해상도 영상/방송 기술에 관한 것으로, 더욱 상세하게는 초고해상도 방송 분야에서 데이터 획득 및 편집을 위해 초고해상도 영상 및 음성 데이터를 실시간으로 획득하여 서버에 저장하는 시스템 및 방법에 관한 것이다.In particular, the present invention relates to a system and method for acquiring ultrahigh-resolution video and audio data in real time for data acquisition and editing in an ultra-high resolution broadcasting field and storing the same in a server.

도 1은 종래의 초고해상도 영상 시스템을 도시한 도면이고, 도 2와 도 3은 도 1에 도시된 영상 시스템을 실제로 구현하여 촬영한 사진이다.FIG. 1 is a diagram showing a conventional super high resolution image system, and FIGS. 2 and 3 are photographs taken by actually implementing the image system shown in FIG.

초고해상도 영상의 실시간 획득 과정은, 초고해상도 영상 시스템이 한 개 혹은 여러 카메라(멀티 채널)로부터 SDI 인터페이스를 통해 영상을 입력받아 코덱 압축을 통해 데이터 크기를 줄여 PCIe 인터페이스를 통해 서버로 전달하는 과정에 의한다.The real-time acquisition process of ultrahigh-resolution images is a process in which an ultrahigh-resolution image system receives an image from one or several cameras (multi-channel) through an SDI interface, compresses the data through codec compression, and transmits the reduced data size to the server through a PCIe interface And.

인터페이스 속도 차이로 인한 데이터 유실을 막기 위해 외부 메모리를 이용해 프레임 버퍼링을 하고 여러 카메라 및 코덱으로부터의 병렬적으로 처리하기 때문에 이를 제어하는 장치가 있다.In order to prevent data loss due to the difference in interface speed, frame buffering is performed using an external memory, and parallel cameras are processed from various cameras and codecs.

서버에서 PCIe 레지스터 설정을 통해 FPGA 내부의 Controller의 Control 값을 설정하여 모듈을 제어한다.The server controls the module by setting the control value of the controller in the FPGA through the PCIe register setting.

한편, FPGA들은 다수의 모듈 형태로 구현될 수 있으며 이에 따른 채널 수 확장이 가능하다. 다수 모듈의 서버 장착 시 각각의 PCIe Slot을 사용하는 형태가 된다.On the other hand, FPGAs can be implemented in a number of modules and the number of channels can be expanded accordingly. When multiple modules are installed in the server, each PCIe slot is used.

이때, 서버는 각 Slot 단위로 제어 가능할 뿐이며, 동시 제어가 불가능하기 때문에 동기를 맞출 수 없어 멀티 채널로부터의 정확한 데이터 동시 획득이 불가능하다.At this time, since the server can be controlled in each slot unit and simultaneous control is not possible, synchronization can not be achieved, and it is impossible to acquire accurate data from multiple channels simultaneously.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 멀티 채널(모듈)에서의 채널(모듈) 간 초고해상도 영상 데이터 동기 및 동시 획득이 가능한 초고해상도 영상 획득/재생 시스템 및 방법을 제공함에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide an ultra high resolution image acquisition / reproduction system capable of simultaneously acquiring and acquiring ultra high resolution image data between channels (modules) in a multi-channel And a method.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른, 영상 시스템은 멀티 채널 영상을 압축하여 서버로 전달하는 다수의 모듈들; 및 다수의 모듈들 간의 통신을 위해 연결된 포트들;을 포함한다. According to an aspect of the present invention, there is provided an image system including: a plurality of modules for compressing a multi-channel image and delivering the multi-channel image to a server; And ports connected for communication between the plurality of modules.

다수의 모듈들 중 하나는 마스터 모듈로 선정되고, 마스터 모듈은, 포트들을 통해 다른 모듈들에 동기 신호를 전달할 수 있다. One of the plurality of modules is selected as a master module, and the master module can transmit a synchronization signal to other modules through the ports.

마스터 모듈은, 모든 모듈들이 서버로부터 제어 신호를 수신한 경우에, 동기 신호를 생성할 수 있다. The master module can generate a synchronization signal when all the modules receive the control signal from the server.

모듈들은, 멀티 채널 영상을 재생하여 디스플레이로 전달할 수 있다. The modules can reproduce multi-channel images and transmit them to the display.

모듈들은, 서버와 직접 연결된 슬롯을 통해 서버로부터 제어 신호를 수신할 수 있다. The modules may receive control signals from the server through a slot directly connected to the server.

포트들은 유선으로 연결되어 있을 수 있다. The ports may be wired.

포트들을 통한 통신은, 저속 클록을 이용할 수 있다. Communication over the ports can utilize a low speed clock.

한편, 본 발명의 다른 실시예에 따른, 영상 시스템은 멀티 채널 영상을 압축하여 서버로 전달하는 다수의 모듈들; 다수의 모듈들 간의 통신을 위해 연결된 포트들; 및 압축된 영상을 저장하는 서버;를 포함한다. According to another embodiment of the present invention, an image system includes a plurality of modules for compressing and transmitting a multi-channel image to a server; Ports connected for communication between multiple modules; And a server for storing the compressed image.

이상 설명한 바와 같이, 본 발명의 실시예들에 따르면, 멀티 채널(모듈)에서의 채널(모듈) 간 초고해상도 영상 데이터 동기가 맞춰져 초고해상도 영상 데이터 동시 획득이 가능해진다.As described above, according to the embodiments of the present invention, super high-resolution image data synchronization between channels (modules) in multi-channels (modules) can be synchronized and simultaneous acquisition of super-high resolution image data becomes possible.

도 1은 종래의 초고해상도 영상 시스템을 도시한 도면,
도 2와 도 3은, 도 1에 도시된 영상 시스템을 실제로 구현하여 촬영한 사진들,
도 4는 본 발명의 일 실시예에 따른 영상 획득/재생 시스템의 설명에 제공되는 도면, 그리고,
도 5는 본 발명의 다른 실시예에 따른 멀티 채널 초고해상도 영상 획득 방법의 설명에 제공되는 흐름도이다.Figure 1 is a diagram illustrating a conventional ultra high resolution imaging system,
Figures 2 and 3 illustrate photographs photographed by actually implementing the imaging system shown in Figure 1,
FIG. 4 is a diagram illustrating an image acquisition / reproduction system according to an exemplary embodiment of the present invention,
5 is a flowchart provided in explanation of a multi-channel ultra high resolution image acquisition method according to another embodiment of the present invention.

이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.

도 4는 본 발명의 일 실시예에 따른 영상 획득/재생 시스템의 설명에 제공되는 도면이다.FIG. 4 is a diagram provided for explanation of an image acquisition / reproduction system according to an embodiment of the present invention.

본 발명의 실시예에 따른 영상 획득/재생 시스템은, 도 4에 도시된 바와 같이, 다수의 FPGA(Field Programmable Gate Array)들(111,112), 다수의 포트들(121,122), PCIe 슬롯들(131,132) 및 서버(140)를 포함하여 구성된다.As shown in FIG. 4, the image acquisition / playback system according to the embodiment of the present invention includes a plurality of FPGAs (Field Programmable Gate Arrays) 111 and 112, a plurality of ports 121 and 122, PCIe slots 131 and 132, And a server (140).

FPGA들(111,112)은 카메라를 통해 입력되는 초고해상도 영상을 실시간으로 압축하여 획득한 압축 데이터를 PCIe 슬롯들(131,132)을 통해 서버(140)에 전달하여 저장하는 모듈들이다.The FPGAs 111 and 112 are modules for compressing an ultrahigh-resolution image input through a camera in real time and transmitting the compressed data to the server 140 through the PCIe slots 131 and 132 and storing the compressed data.

또한, FPGA들(111,112)은 서버(140)에 저장된 초고해상도 영상 압축 데이터를 디코딩하여 디스플레이에 전달함으로써 재생한다.Also, the FPGAs 111 and 112 decode the super-high-resolution image compression data stored in the server 140 and transmit the decoded data to the display.

도 4에는 2채널, 즉, 카메라가 2대인 것을 상정하였으나, 도시와 설명의 편의를 위해 든 일 예에 불과하다. 2채널 이상의 다채널에 대해 본 발명의 기술적 사상이 적용될 수 있다.In FIG. 4, it is assumed that there are two channels, that is, two cameras, but this is merely an example for convenience of illustration and explanation. The technical idea of the present invention can be applied to multiple channels of two or more channels.

또한, 본 발명의 실시예에 따른 영상 획득/재생 시스템은, 서버(140)로부터 전달되는 제어 신호를 수신을 공유하고 동기 신호 전달을 위한 외부 포트들(121,122)을 구비하고 있다.In addition, the image acquisition / reproduction system according to the embodiment of the present invention includes external ports 121 and 122 for sharing a control signal transmitted from the server 140 and transmitting a synchronization signal.

동기 신호 전달은, 멀티 채널로 초고해상도 영상 데이터를 획득/재생하는 경우 FPGA들(111,112) 간의 동기를 맞추어 초고해상도 영상 데이터의 동시 획득/재생이 가능하도록 하기 위함이다.Synchronization signal transfer is to synchronize the FPGAs 111 and 112 to acquire / reproduce super-high resolution image data when acquiring / reproducing ultra-high resolution image data in multi-channel.

포트들(121,122)은, FPGA들(111,112) 별로 구성되며, 상호 간에 유선으로 연결되어, FPGA들(111,112)은 서버(140)로부터 제어 신호 수신을 공유할 수 있게 된다.The ports 121 and 122 are configured for each of the FPGAs 111 and 112 and connected to each other by wires so that the FPGAs 111 and 112 can share control signals from the server 140.

또한, FPGA들(111,112) 중 하나는 동기 신호를 생성하는 모듈로 선정하여, 동기 신호를 생성하여 다른 FPGA들에 전달하도록 한다.In addition, one of the FPGAs 111 and 112 is selected as a module for generating a synchronization signal, and a synchronization signal is generated and transmitted to other FPGAs.

동기 신호 생성 모듈로 선정된 FPGA는 그렇지 않은 다른 FPGA들로부터 서버(140)를 통해 수신한 PCIe 제어 신호를 전달받는다. 즉, 동기 신호 생성 모듈이 아닌 FPGA은 서버(140)로부터 제어 신호를 수신하면, 이를 동기 신호 생성 모듈로 선정된 FPGA로 전달하는 것이다.The FPGA selected by the synchronous signal generation module receives the PCIe control signal received from the other FPGAs through the server 140. That is, the FPGA, not the synchronization signal generation module, receives the control signal from the server 140 and transmits the control signal to the FPGA selected by the synchronization signal generation module.

동기 신호 생성 모듈로 선정된 FPGA는 자신을 포함한 모든 FPGA들이 서버(140)로부터 PCIe 제어 신호를 수신하였음을 확인하면, 동기 신호를 생성하여 다른 모든 FPGA들에게 전달한다.When the FPGA selected as the synchronous signal generation module confirms that all the FPGAs including the FPGA itself have received the PCIe control signal from the server 140, the synchronization signal is generated and transmitted to all the other FPGAs.

한편, 유선 연결에 따른 지연을 고려하여 제어 신호의 전달은 저속 클록을 이용하는 것이 좋다.On the other hand, considering the delay due to the wired connection, it is preferable to use a low-speed clock for the transmission of the control signal.

이에 의해, 기존 방식에서는 멀티 모듈 구성 시에 각각 다른 PCIe Slot을 사용하기 때문에 동시에 제어할 수 없어 정확히 동기가 맞는 멀티 채널 데이터 획득/재생이 불가능 하였던 문제를 해소할 수 있게 된다.Thus, in the conventional method, since different PCIe slots are used in the multi-module configuration, simultaneous control can not be performed, and the problem that multi-channel data acquisition / playback with synchronous accuracy is impossible can be solved.

이를 테면, 본 발명의 실시예들에 따르면, 스포츠 중계 시 Slow Live Motion을 위해 고속촬영(180fps) 후 이를 60fps로 재생하거나, 이를 위해 60fps 3채널로 데이터의 실시간/동시 획득한 후 편집하여 60fps로 재생하는 경우, 동기 및 동시 획득이 가능해진다.For example, according to the embodiments of the present invention, it is possible to reproduce 60fps after high-speed shooting (180fps) for Slow Live Motion at the time of sports relay, or 60fps When reproduced, synchronization and simultaneous acquisition become possible.

이하에서는, 도 4에 도시된 영상 획득/재생 시스템에 의해 멀티 채널 초고해상도 영상이 획득되는 과정에 대해, 도 5를 참조하여 상세히 설명한다. 도 5는 본 발명의 다른 실시예에 따른 멀티 채널 초고해상도 영상 획득 방법의 설명에 제공되는 흐름도이다.Hereinafter, a process of acquiring a multi-channel super high resolution image by the image acquisition / reproduction system shown in FIG. 4 will be described in detail with reference to FIG. 5 is a flowchart provided in explanation of a multi-channel ultra high resolution image acquisition method according to another embodiment of the present invention.

도 5에 도시된 바와 같이, '동기 신호를 생성하도록 선정된 FPGA'(이하, '마스터 FPGA'로 표기)는 포트를 통해 다른 FPGA들로부터 서버(140)를 통해 수신한 PCI 제어 신호를 전달 받는다(S210).5, a 'FPGA selected to generate a synchronizing signal' (hereinafter referred to as a 'master FPGA') receives a PCI control signal received from another FPGA through a port through a server 140 (S210).

PCI 제어 신호는 초고해상도 영상 획득을 위한 제어 신호일 있고 초고해상도 영상 재생을 위한 제어 신호 일 수도 있다.The PCI control signal may be a control signal for obtaining an ultra-high resolution image and may be a control signal for reproducing an ultra high resolution image.

마스터 FPGA가 자신을 포함한 모든 FPGA들이 서버(140)로부터 PCI 제어 신호를 수신하였다고 판단하면(S220-Y), 마스터 FPGA는 동기 신호를 생성하여 포트를 통해 다른 FPGA들에 전달한다(S230).If the master FPGA determines that all the FPGAs including the master FPGA have received the PCI control signal from the server 140 (S220-Y), the master FPGA generates a synchronization signal and transmits the synchronization signal to the other FPGAs through the port (S230).

이에, FPGA들이 동기화 되어, 멀티 채널 초고해상 영상을 동시 획득하거나 동시 재생할 수 있게 된다(S240).Accordingly, the FPGAs can be synchronized to simultaneously acquire or simultaneously reproduce multi-channel super-resolution images (S240).

또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood by those skilled in the art that various changes in form and detail may be made therein without departing from the spirit and scope of the present invention.

111, 112 : FPGA(Field Programmable Gate Array)
121,122 : 포트
131,132 : PCIe 슬롯
140 : 서버111 and 112: Field Programmable Gate Array (FPGA)
121, 122:
131,132: PCIe slot
140: Server

Claims (8)

멀티 채널 영상을 압축하여 서버로 전달하는 다수의 모듈들; 및
다수의 모듈들 간의 통신을 위해 연결된 포트들;을 포함하는 것을 특징으로 하는 영상 시스템.
A plurality of modules for compressing and transmitting the multi-channel image to the server; And
And ports connected for communication between the plurality of modules.
청구항 1에 있어서,
다수의 모듈들 중 하나는 마스터 모듈로 선정되고,
마스터 모듈은, 포트들을 통해 다른 모듈들에 동기 신호를 전달하는 것을 특징으로 하는 영상 시스템.
The method according to claim 1,
One of the plurality of modules is selected as a master module,
Wherein the master module transmits a synchronization signal to the other modules via the ports.
청구항 2에 있어서,
마스터 모듈은,
모든 모듈들이 서버로부터 제어 신호를 수신한 경우에, 동기 신호를 생성하는 것을 특징으로 하는 영상 시스템.
The method of claim 2,
The master module,
And generates a synchronization signal when all the modules receive the control signal from the server.
청구항 3에 있어서,
모듈들은,
멀티 채널 영상을 재생하여 디스플레이로 전달하는 것을 특징으로 하는 영상 시스템.
The method of claim 3,
The modules,
And the multi-channel image is reproduced and transmitted to the display.
청구항 3에 있어서,
모듈들은,
서버와 직접 연결된 슬롯을 통해 서버로부터 제어 신호를 수신하는 것을 특징으로 하는 영상 시스템.
The method of claim 3,
The modules,
And receives a control signal from a server through a slot directly connected to the server.
청구항 3에 있어서,
포트들은 유선으로 연결되어 있는 것을 특징으로 하는 영상 시스템.
The method of claim 3,
Wherein the ports are connected by wire.
청구항 6에 있어서,
포트들을 통한 통신은,
저속 클록을 이용하는 것을 특징으로 하는 영상 시스템.
The method of claim 6,
Communication over the ports can be accomplished,
Wherein the low-speed clock is used.
멀티 채널 영상을 압축하여 서버로 전달하는 다수의 모듈들;
다수의 모듈들 간의 통신을 위해 연결된 포트들; 및
압축된 영상을 저장하는 서버;를 포함하는 것을 특징으로 하는 영상 시스템.
A plurality of modules for compressing and transmitting the multi-channel image to the server;
Ports connected for communication between multiple modules; And
And a server for storing the compressed image.
KR1020170009697A 2017-01-20 2017-01-20 Hardware Device for Inter-Channel Synchronization in Simultaneous Acquisition of Multi-Channel Ultra High Resolution Image Data KR20180085953A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170009697A KR20180085953A (en) 2017-01-20 2017-01-20 Hardware Device for Inter-Channel Synchronization in Simultaneous Acquisition of Multi-Channel Ultra High Resolution Image Data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170009697A KR20180085953A (en) 2017-01-20 2017-01-20 Hardware Device for Inter-Channel Synchronization in Simultaneous Acquisition of Multi-Channel Ultra High Resolution Image Data

Publications (1)

Publication Number Publication Date
KR20180085953A true KR20180085953A (en) 2018-07-30

Family

ID=63048648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170009697A KR20180085953A (en) 2017-01-20 2017-01-20 Hardware Device for Inter-Channel Synchronization in Simultaneous Acquisition of Multi-Channel Ultra High Resolution Image Data

Country Status (1)

Country Link
KR (1) KR20180085953A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108959656A (en) * 2018-08-13 2018-12-07 电子科技大学 A kind of three-dimensional mapping synchronous method of more FPGA multichannel collecting systems
CN110012217A (en) * 2018-12-06 2019-07-12 香港乐蜜有限公司 The determination method, apparatus and electronic equipment of acquisition resolution
CN110196416A (en) * 2019-05-30 2019-09-03 电子科技大学 A kind of radar multi-channel data acquisition and real-time processing device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108959656A (en) * 2018-08-13 2018-12-07 电子科技大学 A kind of three-dimensional mapping synchronous method of more FPGA multichannel collecting systems
CN108959656B (en) * 2018-08-13 2021-03-30 电子科技大学 Three-dimensional mapping synchronization method of multi-FPGA multi-channel acquisition system
CN110012217A (en) * 2018-12-06 2019-07-12 香港乐蜜有限公司 The determination method, apparatus and electronic equipment of acquisition resolution
CN110012217B (en) * 2018-12-06 2021-07-20 卓米私人有限公司 Method and device for determining acquisition resolution and electronic equipment
CN110196416A (en) * 2019-05-30 2019-09-03 电子科技大学 A kind of radar multi-channel data acquisition and real-time processing device

Similar Documents

Publication Publication Date Title
US10021301B2 (en) Omnidirectional camera with multiple processors and/or multiple sensors connected to each processor
KR101821145B1 (en) Video live streaming system
US9948940B2 (en) Encoding apparatus, decoding apparatus, encoding method, and decoding method
CN107592452B (en) Panoramic audio and video acquisition device and method
US8125571B2 (en) Video data processing module furnished with a configurable video processing unit with a single input bus
KR20180085953A (en) Hardware Device for Inter-Channel Synchronization in Simultaneous Acquisition of Multi-Channel Ultra High Resolution Image Data
US20180376181A1 (en) Networked video communication applicable to gigabit ethernet
KR20130099723A (en) Input-output system for eding and playing of uhd image contents
KR20160017214A (en) Multi-Screen System, Picture Partition Server and Picture Processing Method thereof, Divided Picture Terminal and Multi-Screen Control Method thereof
KR20110055011A (en) Real-time input/output module system for ultra high-definition image
EP2939416B1 (en) Device for receiving video signals transmitted over a packet computer network
JP2003299038A (en) Frame converter and frame converting method
KR20120019754A (en) Receiving system for digital braoadcasting using ultrea high definition module
KR20120019751A (en) Real-time three dimension formating module for ultra high-definition image and system using thereof
KR20170085213A (en) Multi-Channel Ultra High Definition AV Contents Capture and Playback System and Method for Indepentent Operations per Channel
CN116112720A (en) Ultra-high-definition audio and video synchronization system based on PTP network synchronization
JP5068282B2 (en) Video transmission apparatus and method
KR101146331B1 (en) Digital Video Recorder system using Ultra High Definition module
JP2014003491A (en) Transmitter, receiver and program of broadband video signal
US9812172B2 (en) Video-processing apparatus, video-processing system, and video-processing method
KR20100082166A (en) Apparatus for reproducing a picture
WO2022254798A1 (en) Signal processing system and signal processing method
TWM568008U (en) Video signal conversion device
JP2005223821A (en) Multistream reproduction system
KR100280983B1 (en) Digital converter of multichannel video signal