KR100280983B1

KR100280983B1 - Digital converter of multichannel video signal

Info

Publication number: KR100280983B1
Application number: KR1019980038053A
Authority: KR
Inventors: 정차균; 정창현
Original assignee: 김광호; 포스데이타주식회사
Priority date: 1998-09-15
Filing date: 1998-09-15
Publication date: 2001-02-01
Also published as: KR20000019783A

Abstract

본 발명은 다채널 비디오 신호의 디지털 변환 장치에 관한 것으로서, 각 채널의 비디오 신호를 디지털 변환하는 각 채널의 아날로그/디지털 변환기, 상기 각 채널의 아날로그/디지털 변환기의 출력 신호를 저장하는 각 채널의 FIFO, 및 상기 각 채널의 아날로그/디지털 변환기와 상기 각 채널의 FIFO를 초기화하고, 상기 각 채널의 FIFO에 입력된 비디오 데이터를 복수개의 채널의 카메라 중 임의로 정한 하나의 카메라의 동기신호에 맞추어서 직접데이터전송방식(DMA)으로 전송 요청하는 CPU를 포함하는 것을 특징으로 한다. 본 발명에 의한 다채널 비디오 신호의 디지털 변환 장치에 의하면 다채널의 비디오 신호를 동시에 입력받을 수 있고, 채널 변경을 위하여 비디오 신호의 전송을 멈출 필요가 없다. 또한, 채널 변경 후 채널간의 비동기 비디오 신호로 인한 비디오 싱크 문제가 발생하지 않을 뿐만 아니라, 데이터버스를 효율적으로 이용할 수 있는 장점이 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital conversion apparatus for a multichannel video signal, comprising: an analog / digital converter for each channel for digitally converting a video signal for each channel, and a FIFO for each channel for storing output signals of the analog / digital converter for each channel And analog / digital converters of the respective channels and FIFOs of the respective channels, and directly transmit the video data input to the FIFOs of the respective channels according to a synchronization signal of one camera arbitrarily determined among a plurality of channels of cameras. And a CPU requesting a transfer in a DMA. According to the digital conversion apparatus for a multi-channel video signal according to the present invention, it is possible to simultaneously receive a multi-channel video signal, and it is not necessary to stop the transmission of the video signal to change the channel. In addition, a video sync problem does not occur due to an asynchronous video signal between channels after a channel change, and there is an advantage that the data bus can be efficiently used.

Description

Digital converter of multichannel video signal

본 발명은 다채널 비디오 신호의 디지털 변환 장치에 관한 것이다.The present invention relates to a digital conversion device for a multichannel video signal.

디지털 영상 감시 시스템이나, 다채널 디지털 비디오 텔레비젼에서는 다채널 비디오 신호를 디지털 변환하기 위한 디지털 변환 장치를 사용한다. 이를 다채널 비디오 신호의 디지털 변환 장치라고 한다.Digital video surveillance systems and multichannel digital video televisions employ digital converters for digitally converting multichannel video signals. This is called a digital conversion device of a multichannel video signal.

종래에 사용되어 온 다채널 비디오 신호의 디지털 변환 장치로는 아날로그/디지털 변환기를 시분할하는 방식과 아날로그/디지털 변환기 전체를 복제하는 방식이 사용되었다.As a digital converter of a multi-channel video signal, a method of time-dividing an analog / digital converter and a method of replicating an entire analog / digital converter has been used.

도1은 종래 기술로서 시분할 방식을 사용한 다채널 비디오 신호의 디지털 변환 장치의 구성도이다.1 is a block diagram of a digital conversion apparatus for a multi-channel video signal using a time division scheme as a prior art.

도1에 도시된 시분할 방식의 다채널 비디오 신호의 디지털 변환 장치의 동작을 설명한다. 먼저, 중앙처리부(이하에서 'CPU'라 함)(10)가 멀티플렉서(13), 아날로그/디지털변환기(12), FIFO(11)를 정해진 순서대로 초기화한다. 보통 CPU(10)가 아날로그/디지털변환기(12)를 풀링(polling)한 후에 비디오 데이터를 가져올 수도 있지만, CPU(10)의 로드를 줄이고 전송 효율과 전송 오류를 줄이기 위하여 FIFO(11)를 사용한다. FIFO(11)로부터 디지털 비디오 신호를 직접데이터전송방식(DMA:Direct Memory Access)으로 메모리(DRAM)로 전송받게 된다.The operation of the digital conversion apparatus of the time division multichannel video signal shown in FIG. 1 will be described. First, the central processing unit (hereinafter referred to as 'CPU') 10 initializes the multiplexer 13, analog / digital converter 12, and FIFO 11 in a predetermined order. Normally, the CPU 10 may import video data after the analog / digital converter 12 is pulled, but the FIFO 11 is used to reduce the load on the CPU 10 and reduce transmission efficiency and transmission error. . The digital video signal is received from the FIFO 11 into a memory (DRAM) by a direct data transfer method (DMA).

도1에 도시된 장치에서, 멀티플렉서(13)는 입력되는 비디오 신호 중 하나를 선택하여 아날로그/디지털변환기(12)로 전송하므로, 각 비디오 신호가 시간적으로 분할되어 처리된다. 따라서, 다채널 비디오 신호를 동시에 입력받을 수 없다.In the apparatus shown in Fig. 1, the multiplexer 13 selects one of the input video signals and transmits it to the analog / digital converter 12, so that each video signal is divided and processed in time. Therefore, the multi-channel video signal cannot be simultaneously received.

또한, 채널을 변경할 때에는 비디오 전송을 멈춘 후, 다시 초기화부터 시작하여야 하는 단점이 있을 뿐만 아니라, 다채널 비디오 신호간에 동기화가 되지 않아서 채널 변경후 화면의 동기가 맞지 않아서 화면이 흔들리는 현상이 발생한다.In addition, when changing the channel, the video transmission stops, and the initialization must be started again. In addition, the synchronization of the multi-channel video signals is not synchronized. Therefore, the screen is not synchronized after the channel change, causing the screen to shake.

또한, 채널 변경으로 인하여 CPU에 간섭(인터럽트)이 발생하고, 2프레임 중 1프레임은 채널 변경에 할당하므로 30프레임의 비디오 신호 중 적어도 15프레임의 손실이 발생한다. 현재의 CPU는 데이터 버스가 32비트 이상이므로 16비트 데이터 전송으로 인하여 데이터 버스를 비효율적(50%)으로 사용함으로 인하여 전송 효율이 현저히 떨어진다.In addition, an interrupt (interrupt) occurs in the CPU due to the channel change, and one frame of the two frames is allocated to the channel change, so that at least 15 frames of the 30-frame video signal are lost. The current CPU has a 32-bit or larger data bus, so the 16-bit data transfer results in an inefficient use of the data bus (50%).

도2는 종래 기술로서 아날로그/디지털 변환기를 복제한 다채널 비디오 신호의 디지털 변환 장치의 구성도이다.2 is a block diagram of a digital converter of a multi-channel video signal in which a conventional analog-to-digital converter is copied.

도2는 상기에서 설명한 시분할 방식의 다채널 비디오 신호의 디지털 변환 장치의 문제점들을 해결하기 위하여 아날로그/디지털 변환기를 채널별로 설치하여 사용한다. 그러나, 이 경우는 장치의 비용이 채널의 수에 비례하여 증가하고, 주 CPU가 필요할 뿐만 아니라, CPU간의 데이터 전송을 위한 또 다른 메모리(dual-port RAM)가 필요하다.FIG. 2 is used to install an analog-to-digital converter for each channel in order to solve the problems of the digital conversion apparatus of the multi-channel video signal of the time division method described above. In this case, however, the cost of the device increases in proportion to the number of channels, not only the main CPU but also another memory (dual-port RAM) for data transfer between the CPUs.

본 발명은 상기한 바와 같은 종래 기술의 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은, 다채널 비디오 신호를 동시에 입력받을 수 있고, 채널 변경시 비디오 전송을 멈출 필요가 없는 다채널 비디오 신호의 디지털 변환 장치를 제공하는 것이다.The present invention is to solve the problems of the prior art as described above, an object of the present invention, it is possible to receive a multi-channel video signal at the same time, the digital of the multi-channel video signal does not need to stop the video transmission when changing the channel It is to provide a conversion device.

본 발명의 또 다른 목적은, 화면의 떨림 현상을 방지하고, 데이터버스를 효율적으로 사용할 수 있는 다채널 비디오 신호의 디지털 변환 장치를 제공하는 것이다.It is still another object of the present invention to provide a digital conversion device for multi-channel video signals that can prevent screen shaking and efficiently use a data bus.

도1은 종래 기술로서 시분할 방식을 사용한 다채널 비디오 신호의 디지털 변환 장치의 구성도,1 is a block diagram of a digital conversion apparatus for a multichannel video signal using a time division scheme as a prior art;

도2는 종래 기술로서 아날로그/디지털 변환기를 복제한 다채널 비디오 신호의 디지털 변환 장치의 구성도,Fig. 2 is a block diagram of a digital conversion device for multi-channel video signals replicating analog / digital converters according to the prior art;

도3은 본 발명의 일실시예로서 4채널 비디오 신호의 디지털 변환 장치의 구성도,3 is a block diagram of a digital conversion apparatus for 4-channel video signals according to an embodiment of the present invention;

도4는 본 발명에 의한 다채널 비디오 신호의 디지털 변환 장치의 카메라 동기 신호,4 is a camera synchronization signal of a digital conversion apparatus for a multichannel video signal according to the present invention;

도5는 본 발명에 의한 다채널 비디오 신호의 디지털 변환 장치에서의 디지털 변환의 시작과 끝을 설명하기 위한 도면,5 is a view for explaining the start and end of digital conversion in the digital conversion device for a multi-channel video signal according to the present invention;

도6은 본 발명에 의한 다채널 비디오 신호의 디지털 변환 장치에서의 DMA 전송의 시작을 설명하기 위한 도면,6 is a view for explaining the start of DMA transfer in the digital conversion device of a multi-channel video signal according to the present invention;

도7은 본 발명에 의한 다채널 비디오 신호의 디지털 변환 장치에서 CPU의 RAM에 저장된 비디오 신호를 설명하기 위한 도면.Fig. 7 is a view for explaining a video signal stored in a RAM of a CPU in the digital conversion apparatus for a multichannel video signal according to the present invention.

* 도면의 주요한 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

31,32,33,34 : 각 채널의 아날로그/디지털 변환기31,32,33,34: Analog to digital converters for each channel

35,36,37,38 : 각 채널의 FIFO 39 : CPU35,36,37,38: FIFO 39 for each channel: CPU

상기한 바와 같은 목적을 달성하기 위하여, 본 발명에 의한 다채널 비디오 신호의 디지털 변환 장치는, 각 채널의 비디오 신호를 디지털 변환하는 각 채널의 아날로그/디지털 변환기, 상기 각 채널의 아날로그/디지털 변환기의 출력 신호를 저장하는 각 채널의 FIFO, 및 상기 각 채널의 아날로그/디지털 변환기와 상기 각 채널의 FIFO를 초기화하고, 상기 각 채널의 FIFO에 입력된 비디오 데이터를 복수개의 채널의 카메라 중 임의로 정한 하나의 카메라의 동기신호에 맞추어서 직접데이터전송방식(DMA)으로 데이터메모리(DRAM)로 전송요청하는 CPU를 포함하는 것을 특징으로 한다.In order to achieve the above object, the digital conversion device of a multi-channel video signal according to the present invention, the analog-to-digital converter of each channel for digitally converting the video signal of each channel, the analog-to-digital converter of each channel A FIFO of each channel that stores an output signal, an analog / digital converter of each channel, and a FIFO of each channel, and the video data inputted to the FIFO of each channel is arbitrarily determined from among a plurality of channels of cameras. And a CPU requesting a transfer to a data memory (DRAM) by a direct data transfer method (DMA) in accordance with the synchronization signal of the camera.

이하에서 첨부된 도면을 참조하면서 본 발명의 바람직한 일실시예에 의한 다채널 비디오 신호의 디지털 변환 장치를 상세하게 설명하기로 한다.Hereinafter, a digital conversion apparatus for a multi-channel video signal according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도3은 본 발명의 일실시예로서 4채널 비디오 신호의 디지털 변환 장치의 구성도이다.3 is a block diagram of a digital conversion apparatus for 4-channel video signals according to an embodiment of the present invention.

본 발명에 의한 장치는, 각 채널별로 아날로그/디지털 변환기와 FIFO를 두고, 각 FIFO(35,36,37,38)에 입력된 비디오 신호를 카메라 중 임의로 선택한 하나의 카메라 동기 신호에 맞추어서 DMA 전송하는 방식으로 구현된다.The apparatus according to the present invention has an analog-to-digital converter and a FIFO for each channel, and DMA-transfers a video signal input to each FIFO (35, 36, 37, 38) in accordance with a randomly selected camera synchronization signal among cameras. Is implemented in a way.

이를 위하여, 도3에 도시된 바와 같이, 본 발명에 의한 장치는, 각 채널의 비디오 신호를 디지털 변환하는 각 채널의 아날로그/디지털 변환기(31,32,33,34), 상기 각 채널의 아날로그/디지털 변환기(31,32,33,34)의 출력 신호를 저장하는 각 채널의 FIFO(35,36,37,38), 및 상기 각 채널의 아날로그/디지털 변환기(31,32,33,34)와 상기 각 채널의 FIFO(35,36,37,38)를 초기화하고, 상기 각 채널의 FIFO(35,36,37,38)에 입력된 비디오 데이터를 복수개의 채널의 카메라 중 하나의 카메라의 동기신호에 맞추어서 직접데이터전송방식(DMA)으로 전송받는 CPU(39)로 구성된다.To this end, as shown in Figure 3, the apparatus according to the present invention, the analog-to-digital converter (31, 32, 33, 34) of each channel for digitally converting the video signal of each channel, the analog / FIFOs 35, 36, 37, 38 of each channel storing the output signals of the digital converters 31, 32, 33, 34, and analog / digital converters 31, 32, 33, 34 of the respective channels. Initialize the FIFOs 35, 36, 37, 38 of each channel, and synchronize the video data inputted to the FIFOs 35, 36, 37, 38 of each channel with the synchronization signal of one of the cameras of the plurality of channels. In accordance with the configuration, the CPU 39 receives a direct data transfer method (DMA).

CPU(39)는 주변 회로를 정해진 방식으로 초기화한 다음, 각 채널의 FIFO(35,36,37,38)를 클리어한 후, 기준이 되는 채널을 선택한다. 예를 들어서 도3의 제4채널을 기준으로 선택한다면, 제4채널의 카메라의 수직동기신호를 기준으로 본 발명에 의한 장치의 동작의 시작과 끝을 결정한다. 도4 및 도5를 참조하여 이를 설명한다.The CPU 39 initializes the peripheral circuits in a predetermined manner, and then clears the FIFOs 35, 36, 37, 38 of each channel, and then selects the reference channel. For example, if the reference is made based on the fourth channel of FIG. 3, the start and end of the operation of the apparatus according to the present invention are determined based on the vertical synchronization signal of the camera of the fourth channel. This will be described with reference to FIGS. 4 and 5.

도4는 기준 채널인 제4채널의 카메라의 수직 동기 신호를 나타낸 것이고, 도5는 도4의 수직 동기 신호에서 2번째 수직 동기 신호가 발생하는 경우, 시스템의 동작이 시작된다고 가정할 때의 다채널 비디오 신호의 디지털 변환의 시작과 끝을 설명하는 도면이다.FIG. 4 illustrates a vertical sync signal of a camera of a fourth channel as a reference channel, and FIG. 5 assumes that the operation of the system starts when a second vertical sync signal occurs in the vertical sync signal of FIG. 4. A diagram illustrating the start and end of digital conversion of channel video signals.

도4의 수직 동기 신호의 2번째 수직 동기 신호가 발생하는 경우, 시스템의 동작이 시작된다고 가정하면, 모든 채널의 카메라의 수직 동기 신호의 주기는 동일하므로 도5에서 보이는 바와 같이, 기준 채널인 제4채널의 수직 동기 신호의 두 주기 내에 모든 채널의 수직 동기 신호가 들어갈 것이다. 도5를 보면, 제4채널의 카메라의 두 번째 수직 동기 신호를 기준으로 전체 시스템의 동작이 시작되고, 제4채널의 카메라의 두 번째 수직 동기 신호 이후에 제2채널의 카메라, 제3채널의 카메라, 제1채널의 카메라의 수직 동기 신호가 온다. 4개의 모든 수직 동기 신호는 수직 동기 신호 두 두기 내의 범위에 다 포함된다.When the second vertical synchronizing signal of the vertical synchronizing signal of FIG. 4 is generated, assuming that the operation of the system is started, since the periods of the vertical synchronizing signal of the cameras of all channels are the same, as shown in FIG. Within two periods of the 4-channel vertical sync signal, the vertical sync signal of all channels will enter. 5, the operation of the entire system is started based on the second vertical synchronizing signal of the fourth channel camera, and after the second vertical synchronizing signal of the fourth channel camera, The vertical synchronization signal of the camera and the camera of the first channel comes. All four vertical sync signals fall within the range of both vertical sync signals.

제4채널의 카메라의 수직 동기 신호를 기준으로 시스템의 작동이 시작되면, CPU(39)는 모든 FIFO(35,36,37,38)를 초기화하고 모든 아날로그/디지털 변환기(31,32,33,34)에게 각 채널의 수직 동기 신호로부터 디지털 변환을 수행하도록 하는 제어 신호를 보낸다.When the system starts to operate based on the vertical synchronization signal of the fourth channel camera, the CPU 39 initializes all the FIFOs 35, 36, 37, 38 and all the analog / digital converters 31, 32, 33, 34. A control signal is sent to perform digital conversion from the vertical synchronization signal of each channel.

각 채널의 아날로그/디지털 변환기(31,32,33,34)는 각 채널의 수직 동기 신호에 동기되어 아날로그/디지털 변환을 수행하고, 그 결과를 각 채널의 FIFO(35,36,37,38)에 저장한다. 이때, 아날로그/디지털 변환기와 FIFO는 각 채널마다 구비되어 있으므로 각 채널 별로 각 채널의 수직 동기 신호에 맞추어서 진행할 수 있다.The analog-to-digital converters 31, 32, 33, and 34 of each channel perform analog-to-digital conversion in synchronization with the vertical synchronization signal of each channel, and the result of the FIFOs (35, 36, 37, 38) of each channel. Store in At this time, since the analog-to-digital converter and the FIFO are provided for each channel, the channel can proceed according to the vertical synchronization signal of each channel for each channel.

도5를 참조하여 더욱 구체적으로 설명하면, 제1채널 카메라의 수직 동기 신호에 맞추어서 제1채널의 아날로그/디지털 변환기(31)에 의하여 제1채널의 비디오 신호의 디지털 변환이 수행되고 제1채널 카메라의 수직 동기 신호가 끝나는 시점에서 디지털 변환이 완료되어 제1채널의 FIFO(35)에 제1채널의 디지털 비디오 신호가 저장된다.More specifically, referring to FIG. 5, the digital conversion of the first channel video signal is performed by the analog-to-digital converter 31 of the first channel in accordance with the vertical synchronization signal of the first channel camera, and the first channel camera. At the end of the vertical synchronization signal, the digital conversion is completed and the digital video signal of the first channel is stored in the FIFO 35 of the first channel.

이와 같이, 모든 채널에 대한 아날로그/디지털 변환 동작 및 FIFO에 디지털 신호를 저장하는 동작은 기준 채널인 제4채널의 수직 동기 신호로부터 두 주기내에 모두 완료된다. 따라서, 제4채널의 수직 동기 신호로부터 두 주기가 경과된 후, 기준 채널인 제4채널의 수직 동기 신호에 맞추어서 DMA 전송을 시작한다.As described above, the analog / digital conversion operation for all channels and the operation of storing the digital signal in the FIFO are completed within two periods from the vertical synchronization signal of the fourth channel, which is the reference channel. Therefore, after two periods have elapsed from the vertical synchronization signal of the fourth channel, the DMA transfer is started in accordance with the vertical synchronization signal of the fourth channel, which is the reference channel.

도6은 DMA 전송이 시작되는 시점을 설명하기 위한 도면이다. 도6에서 보이는 바와 같이, 모든 채널에 대한 아날로그/디지털 변환이 완료되고, 디지털 변환된 데이터가 각 FIFO에 저장된 후, 기준 채널인 채널4의 수직 동기 신호에 맞추어서 DMA 전송이 시작된다.6 is a diagram for explaining a time point at which DMA transfer starts. As shown in Fig. 6, analog / digital conversion for all channels is completed, and the digitally converted data is stored in each FIFO, and then DMA transfer is started in accordance with the vertical synchronization signal of channel 4, which is a reference channel.

각 채널의 FIFO의 데이터 버스의 크기는 16비트이고, CPU의 데이터 버스의 크기를 64비트로 설정하면, CPU의 1회의 DMA 요청으로 4개의 채널의 비디오 신호를 읽어올 수 있다.The size of the data bus of the FIFO of each channel is 16 bits, and if the size of the CPU's data bus is set to 64 bits, four channels of video signals can be read by one CPU DMA request.

도7은 CPU의 RAM에 입력된 비디오 신호를 개념적으로 설명한 것이다.7 conceptually illustrates a video signal input to a RAM of a CPU.

도7에서 보이는 바와 같이, 64비트의 데이터 버스로 비디오 신호를 읽어올 수 있으므로 4개의 채널의 비디오 신호를 1회의 DMA로 읽어와서 64비트 단위로 저장한다. 저장된 64비트의 데이터 중 0∼15의 첫 번째 16비트는 제1채널의 비디오 신호, 16∼31의 두 번째 16비트는 제2채널의 비디오 신호, 32∼47의 세 번째 16비트는 제3채널의 비디오 신호, 48∼63의 마지막 16비트는 제4채널의 비디오 신호이다.As shown in Fig. 7, since a video signal can be read out by a 64-bit data bus, four channels of video signals are read in one DMA and stored in 64-bit units. Of the 64 bits of stored data, the first 16 bits of 0 to 15 are the video signals of the first channel, the second 16 bits of 16 to 31 are the video signals of the second channel, and the third 16 bits of 32 to 47 are the third channel. Video signal, the last 16 bits of 48 to 63 are the video signal of the fourth channel.

CPU의 RAM으로부터 예를 들어서, 제1채널의 비디오 신호를 얻기 위하여는 논리 변환에 의하여 각 64비트 단위의 처음 0∼15비트의 데이터만을 추출하면된다. 이와 같이, RAM에 저장된 비디오 신호를 논리적으로 재구성하면 각 채널의 비디오 신호를 얻을 수 있다.For example, to obtain the video signal of the first channel from the RAM of the CPU, only the first 0 to 15 bits of data in each 64 bit unit need to be extracted by logical conversion. As such, by logically reconstructing the video signal stored in the RAM, a video signal of each channel can be obtained.

이상에서 설명한 바와 같이, 본 발명에 의한 다채널 비디오 신호의 디지털 변환 장치에 의하면 다채널의 비디오 신호를 동시에 입력받을 수 있고, 채널 변경을 위하여 비디오 신호의 전송을 멈출 필요가 없다. 또한, 채널 변경 후 채널간의 비동기 비디오 신호로 인한 비디오 싱크 문제가 발생하지 않을 뿐만 아니라, 데이터버스를 효율적으로 이용할 수 있는 장점이 있다.As described above, according to the digital conversion apparatus for a multi-channel video signal according to the present invention, it is possible to simultaneously receive a multi-channel video signal, and it is not necessary to stop the transmission of the video signal in order to change the channel. In addition, a video sync problem does not occur due to an asynchronous video signal between channels after a channel change, and there is an advantage that the data bus can be efficiently used.

본 발명에 의한 다채널 비디오 신호의 디지털 변환 장치를 개별 소자로 구현하는 경우, 도1에 도시된 시분할 방식의 종래 기술에 비하여 아날로그/디지털 변환기가 더 많이 필요하므로 비용이 많이들지만, ASIC로 구현할 수 있고, 효율적인 면에서 본 발명이 매우 우수하다. 도2에 도시된 아날로그/디지털 변환기를 복제한 다채널 비디오 신호의 디지털 변환 장치에 비하면 시스템의 구성이 간단하고 가격도 저렴하다.When the digital conversion device of the multi-channel video signal according to the present invention is implemented as a separate element, it requires more analog / digital converter than the time division method of the prior art shown in FIG. The present invention is very excellent in terms of efficiency. Compared with the digital converter of the multi-channel video signal, which is a replica of the analog-to-digital converter shown in FIG. 2, the configuration of the system is simple and the cost is low.

Claims

In the digital converter of a multi-channel video signal,

An analog / digital converter for each channel for digitally converting a video signal for each channel;

A FIFO of each channel for storing an output signal of the analog-to-digital converter of each channel; And

The analog / digital converter of each channel and the FIFO of each channel are initialized, and the video data inputted to the FIFO of each channel is matched with a synchronization signal of one camera arbitrarily determined among a plurality of cameras. And a CPU for making a transfer request to a data memory (DRAM) in DMA.

The method of claim 1,

And the CPU of the digital conversion apparatus for the multi-channel video signal starts digital conversion of the video signal in accordance with the vertical synchronization signal of the reference channel camera of the multi-channel.

The method of claim 1,

The CPU of the apparatus for digitally converting a multichannel video signal reads a digital video signal stored in a FIFO of each channel for a plurality of channels by one DMA request using a size of a data bus. Digital conversion of video signals.

The method of claim 3,

The CPU of the apparatus for converting a multichannel video signal may store a digital video signal for a plurality of channels in a RAM and logically reconstruct the stored video signal to obtain a video signal of a desired channel. Digital conversion of the signal.