KR20180079906A

KR20180079906A - 광-디지털 변환기

Info

Publication number: KR20180079906A
Application number: KR1020170000642A
Authority: KR
Inventors: 지동우; 김형기
Original assignee: 아주대학교산학협력단
Priority date: 2017-01-03
Filing date: 2017-01-03
Publication date: 2018-07-11
Also published as: KR101933009B1; WO2018128370A3; US20190339121A1; US10935423B2; WO2018128370A2

Abstract

본 발명의 광-디지털 변환기는 각각이 언바이어스된(unbiased) 포토다이오드로부터 생성된 포토다이오드 전압에 대해서 델타시그마 변환을 수행하여 제1 클록 신호를 생성하고, 상기 제1 클록 신호를 기준 클록 신호인 제2 클록 신호에 동기화한 단위 출력 신호를 출력하는 복수의 광-디지털 변환 유닛; 및 상기 복수의 광-디지털 변환 유닛 각각의 상기 단위 출력 신호를 합산하여 디지털 출력 신호를 출력하는 가산기를 포함한다.

Description

광-디지털 변환기{LIGHT TO DIGITAL CONVERTOR}

본 발명은 광-디지털 변환기에 관한 것이다.

PPG(Photoplethysmography)는 심박수 모니터링을 위한 웨어러블 장치의 가장 많이 사용되는 센싱 기법이다. 혈류량의 변화에 따른 광 신호 변화를 측정하는 것이 주요 원리이기 때문에, PPG 센서 시스템은 광 신호를 전류 신호로 변환하는 포토다이오드(photodiode, PD)(101), 전류 신호를 디지털 데이터로 변환하는 고성능 아날로그 전단(analog front-end, AFE)(104), 및 심박수 추출을 위한 디지털 신호 처리기(105)를 포함한다(도 1 참조).

최근 기술적 진보로 인해 PPG 리드아웃(readout)을 시스템온칩(System on Chip, SoC)(103)으로 집적화할 수 있게 되었고, 웨어러블 시스템의 소형화가 가능하게 되었다(비특허문헌 1 참조).

그러나 고성능 아날로그 전단(104)은 시스템온칩(103) 디자인 및 기술 스케일링에 있어서, 중대한 병목(bottleneck)으로 작용한다. 추가적으로, 포토다이오드(101)로부터 출력되는 약한 전류를 증폭하기 위해서, 상당한 양의 전력 및 면적을 요구하는 전치 증폭기(pre-amplifier) IC(102)가 필요한 문제점이 있다.

포토다이오드(101)는 바이오 신호 획득을 위한 최적의 장소(예를 들어, 손목의 안쪽 부분)에 위치할 필요가 있으므로, 시스텝온칩(103)으로의 아날로그 신호 전송은 통계적인 손목 둘레로 볼 때 대략 7 내지 10 cm 길이가 필요할 수 있고, 전치 증폭기(102)를 포함하더라도 노이즈 커플링에 있어 매우 취약하게 되는 문제가 있다.

M. Konijnenburg, et al., "A Battery-Powered Effcient Multi-Sensor Acquisition System with Simultaneous ECG, BIO-Z, GSR, and PPG", ISSCC Dig. Tech. Papers, pp. 480- 481, Feb. 2016.

해결하고자 하는 기술적 과제는, 포토다이오드에 대한 바이어스 전압이 불필요하여 저전력이 구현되고, 복수의 광-디지털 변환 유닛을 어레이로 구성하여 각 유닛의 구성을 간소화하면서 낮은 노이즈 레벨을 달성하는 광-디지털 변환기를 제공하는 데 있다.

본 발명의 한 실시예에 따른 광-디지털 변환기는 각각이 언바이어스된(unbiased) 포토다이오드로부터 생성된 포토다이오드 전압에 대해서 델타시그마 변환을 수행하여 제1 클록 신호를 생성하고, 상기 제1 클록 신호를 기준 클록 신호인 제2 클록 신호에 동기화한 단위 출력 신호를 출력하는 복수의 광-디지털 변환 유닛; 및 상기 복수의 광-디지털 변환 유닛 각각의 상기 단위 출력 신호를 합산하여 디지털 출력 신호를 출력하는 가산기를 포함한다.

상기 복수의 광-디지털 변환 유닛은 일 평면에 대해서 광 입사면이 어레이 형태로 배치될 수 있다.

상기 복수의 광-디지털 변환 유닛 각각은 비반전 단자가 상기 포토다이오드의 애노드 단자와 연결되고, 반전 단자가 기준 전압과 연결되고, 제1 클록 신호를 출력하는 비교기를 더 포함할 수 있다.

상기 복수의 광-디지털 변환 유닛 각각은 게이트 단자에 상기 제1 클록 신호가 입력되고, 일단이 상기 비교기의 비반전 단자와 연결되는 트랜지스터를 더 포함할 수 있다.

상기 복수의 광-디지털 변환 유닛 각각은 상기 포토다이오드의 캐소드 단자 및 상기 트랜지스터의 타단이 접지 단자에 연결될 수 있다.

상기 복수의 광-디지털 변환 유닛 각각은 클록 단자에 상기 제1 클록 신호가 입력되고, 입력 단자와 반전 출력 단자가 연결되는 제1 플립플롭을 더 포함할 수 있다.

상기 복수의 광-디지털 변환 유닛 각각은 클록 단자에 제2 클록 신호가 입력되고, 입력 단자가 상기 제1 플립플롭의 출력 단자와 연결되는 제2 플립플롭을 더 포함할 수 있다.

상기 복수의 광-디지털 변환 유닛 각각은 클록 단자에 상기 제2 클록 신호가 입력되고, 입력 단자가 상기 제2 플립플롭의 출력 단자와 연결되는 제3 플립플롭을 더 포함할 수 있다.

상기 복수의 광-디지털 변환 유닛 각각은 상기 제2 플립플롭의 출력 단자와 상기 제3 플립플롭의 출력 단자로부터 입력을 받아 단위 출력 신호를 출력하는 XOR 게이트를 더 포함할 수 있다.

본 발명의 한 실시예에 따른 광-디지털 변환 유닛은 포토다이오드; 비반전 단자가 상기 포토다이오드의 애노드 단자와 연결되고, 반전 단자가 기준 전압과 연결되고, 제1 클록 신호를 출력하는 비교기; 및 게이트 단자에 상기 제1 클록 신호가 입력되고, 일단이 상기 비교기의 비반전 단자와 연결되는 트랜지스터를 포함한다.

상기 포토다이오드의 캐소드 단자 및 상기 트랜지스터의 타단은 접지 단자에 연결될 수 있다.

상기 광-디지털 변환 유닛은 클록 단자에 상기 제1 클록 신호가 입력되고, 입력 단자와 반전 출력 단자가 연결되는 제1 플립플롭; 클록 단자에 제2 클록 신호가 입력되고, 입력 단자가 상기 제1 플립플롭의 출력 단자와 연결되는 제2 플립플롭; 클록 단자에 상기 제2 클록 신호가 입력되고, 입력 단자가 상기 제2 플립플롭의 출력 단자와 연결되는 제3 플립플롭; 및 상기 제2 플립플롭의 출력 단자와 상기 제3 플립플롭의 출력 단자로부터 입력을 받아 단위 출력 신호를 출력하는 XOR 게이트를 더 포함할 수 있다.

본 발명에 따른 광-디지털 변환기는 포토다이오드에 대한 바이어스 전압이 불필요하여 저전력이 구현되고, 복수의 광-디지털 변환 유닛을 어레이로 구성하여 각 유닛의 구성을 간소화하면서 낮은 노이즈 레벨을 달성할 수 있다.

도 1은 종래 기술에 따른 PPG 센서 시스템을 설명하기 위한 도면이다.
도 2는 본 발명의 한 실시예에 따른 PPG 센서 시스템을 설명하기 위한 도면이다.
도 3은 본 발명의 한 실시예에 따른 광-디지털 변환기를 설명하기 위한 도면이다.
도 4는 본 발명의 한 실시예에 따른 광-디지털 변환 유닛을 설명하기 위한 도면이다.
도 5는 제1 클록 신호, 기준 전압, 및 포토다이오드 전압의 관계를 설명하기 위한 도면이다.
도 6은 단위 출력 신호가 출력되기까지의 신호 전달 관계를 설명하기 위한 도면이다.
도 7은 LED 전류 값 대비 포토다이오드의 개방 전압을 설명하기 위한 도면이다.
도 8은 LED 전류 값 대비 포토다이오드의 단락 전류를 설명하기 위한 도면이다.
도 9는 예시적으로 선택된 3 개의 광-디지털 변환 유닛의 단위 출력 신호에 대해 FFT 처리한 결과를 설명하기 위한 도면이다.
도 10은 광-디지털 변환기의 디지털 출력 신호에 대해 FFT 처리한 결과를 설명하기 위한 도면이다.
도 11은 손목 부위에서 측정된 PPG 신호를 설명하기 위한 도면이다.
도 12는 손가락 부위에서 측정된 PPG 신호를 설명하기 위한 도면이다.
도 13은 본 발명의 한 실시예에 따른 광-디지털 변환기와 종래 기술의 성능을 비교하기 위한 표이다.
도 14는 본 발명의 한 실시예에 따른 광-디지털 변환기의 예시적인 구성예를 설명하기 위한 도면이다.

이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.

또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.

도 2는 본 발명의 한 실시예에 따른 PPG 센서 시스템을 설명하기 위한 도면이다.

도 2를 참조하면 본 발명의 한 실시예에 따른 PPG 센서 시스템은 광-디지털 변환기(20) 및 시스템온칩(21)을 포함한다.

전술한 바와 같이 시스템온칩(21)은 디지털 신호로부터 심박수 정보를 추출하기 위한 디지털 신호 처리기(22)를 포함한다.

본 실시예에 따른 PPG 센서 시스템의 시스템온칩(21)은 별도의 아날로그 전단(analog front-end, AFE)을 포함하지 않는데, 이는 광-디지털 변환기(20)로부터 디지털 신호가 직접 출력될 수 있음에 기인한다.

본 실시예에 따르면, 광-디지털 변환기(20)로부터 디지털 신호가 직접 출력됨으로써, 디지털 신호 변환에 필요한 아날로그 전단이 별도로 필요하지 않게 되는 장점이 있다. 또한, 광-디지털 변환기(20)로부터 시스템온칩(21)까지의 경로는 통계적인 손목 둘레로 볼 때 대략 7 내지 10 cm 길이의 전송로가 필요할 수 있는데, 디지털 신호가 전송됨에 따라 전치 증폭기를 포함하지 않더라도 노이즈에 강인한 특성을 갖게 된다.

이하에서. CMOS 로직 공정으로 단일 다이(a single die)에서 직접 광-디지털 변환(direct light-to-digital conversion)을 수행하는 25 uW 이하의 예시적인 PPG 센서 시스템에 대해 설명한다. 본 발명의 한 실시예에 따른 구조의 모놀리식(monolithic) 센서는 시스템 비용 및 노이즈 커플링을 최소화할 수 있고, 시스템온칩의 테크놀로지 스케일링(technology scaling)을 더 용이하게 할 수 있다.

도 3은 본 발명의 한 실시예에 따른 광-디지털 변환기를 설명하기 위한 도면이다.

도 3을 참조하면 본 발명의 한 실시예에 따른 광-디지털 변환기(20)는 복수의 광-디지털 변환 유닛(210) 및 가산기(220)를 포함한다.

복수의 광-디지털 변환 유닛(210)은 각각이 언바이어스된(unbiased) 포토다이오드(photodiode)를 포함할 수 있다. 언바이어스된 포토다이오드에 대해서는 도 4를 참조하여 후술한다. 도 3을 참조하면, 복수의 광-디지털 변환 유닛(210)이 사각형 어레이 형태로 배치되어 있으나, 실시예에 따라 적절한 형태로 배치될 수 있다. 예를 들어, PPG 센서 시스템이 사용자의 손가락을 타겟으로 하는 경우와 사용자의 손목을 타겟으로 하는 경우, 복수의 광-디지털 변환 유닛(210) 간의 간격 및 배치 형태가 서로 달라질 수 있다. 또한 실시예에 따라 복수의 광-디지털 변환 유닛은 일 평면에 대해서 광 입사면이 어레이 형태로 배치될 수 있다(도 3 및 14 참조).

이하에서는 복수의 광-디지털 변환 유닛(210)이 128개로서 16*8 어레이 형태로 분포되어 배치된 것으로 가정한다. 빛에 의해 생성된 애노드 전압은 델타시그마 변환된(delta-sigma modulated) 1 비트 스트림(1b stream)으로 변환될 수 있다. 이에 대해서는 도 4를 참조하여 후술한다.

가산기(220)는 복수의 광-디지털 변환 유닛(210)의 출력을 합산하여 디지털 출력 신호(OUT_sensor)를 출력한다. 실시예에 따라, 가산기(220)는 128 개의 1 비트 스트림 입력을 받을 수 있다(1b 128-input adder).

PPG 센싱은 전체 수광량과 그 변화만을 고려하기 때문에, 가산기(220)는 복수의 광-디지털 변환 유닛(210)의 출력을 단순히 합산함으로써 신호 변환이 완료된 디지털 출력 신호(OUT_sensor)를 출력할 수 있다. 한편으로는, 광 입력이 복수의 광-디지털 변환 유닛(210)에 넓게 분포되어있기 때문에, 각각의 광-디지털 변환 유닛 자체의 다이나믹 레인지 요구량(dynamic range requirement)이 크게 완화될 수 있는 장점이 있다.

도 4는 본 발명의 한 실시예에 따른 광-디지털 변환 유닛을 설명하기 위한 도면이다.

도 4를 참조하면, 본 발명의 한 실시예에 따른 광-디지털 변환 유닛(210a)은 바이어스되지 않은 포토다이오드(211)를 포함한다. 실시예에 따라, 광-디지털 변환 유닛(210a)은 비교기(213), 트랜지스터(212), 제1 플립플롭(214), 제2 플립플롭(215), 제3 플립플롭(216), 및 XOR 게이트(217)를 더 포함할 수 있다.

각각의 광-디지털 변환 유닛(210a)은, 예를 들어, 128 um * 64 um의 p-n 다이오드를 포토다이오드(211)로서 포함할 수 있다. 실시예에 따라, 포토다이오드의 캐소드 단자(cathode)는 접지 단자에 연결될 수 있고, 애노드 단자(anode)는 바이어스되지 않을 수 있다. 종래 기술과 달리 포토다이오드(211)를 바이어스시키는 데 필요한 바이어스 구동원이 불필요하게 되므로, 본 실시예의 광-디지털 변환 유닛(210a)은 전력 소모면에서 유리하고, 적은 면적의 집적화가 가능하다.

본 실시예의 광-디지털 변환 유닛(210a)은 포토다이오드(211)로부터 생성된 포토다이오드 전압(V_PD)에 대해서 델타시그마 변환을 수행하여 제1 클록 신호(clk_PD)를 생성할 수 있다. 이러한 델타시그마 변환은 비교기(213) 및 비교기(213)의 출력을 피드백받는 트랜지스터(212)를 통해서 수행될 수 있다.

또한 실시예에 따라, 광-디지털 변환 유닛(210a)은 제1 클록 신호(clk_PD)를 기준 클록 신호인 제2 클록 신호(clk_s)에 동기화한 단위 출력 신호(OUT_LDC)를 가산기(220)로 출력할 수 있다. 이러한 동기화 과정은 제1 플립플롭(214), 제2 플립플롭(215), 제3 플립플롭(216), 및 XOR 게이트(217)를 통해서 수행될 수 있다.

비교기(213)는 비반전 단자가 포토다이오드(211)의 애노드 단자와 연결되고, 반전 단자가 기준 전압(V_ref)과 연결되고, 제1 클록 신호(clk_PD)를 출력할 수 있다.

예를 들어, 비교기(213)는 포토다이오드 전압(V_PD)과 기준 전압(V_ref)의 차에 대응하는 신호를 제1 클록 신호(clk_PD)로 출력할 수 있다. 포토다이오드 전압(V_PD)이 기준 전압(V_ref)보다 큰 경우 양의 값이 출력되고, 포토다이오드 전압(V_PD)이 기준 전압(V_ref)보다 작은 경우 음의 값 또는 0이 출력될 수 있다.

트랜지스터(212)는 게이트 단자에 제1 클록 신호(clk_PD)가 입력되고, 일단이 비교기(213)의 비반전 단자와 연결될 수 있다. 실시예에 따라 트랜지스터(212)의 타단은 접지 단자에 연결될 수 있다. 도 4를 참조하면 트랜지스터(212)는 NMOS로 도시되어 있으나, 실시예에 따라 다른 종류의 스위치가 이용될 수도 있다.

도 4에 도시된 바와 같이 트랜지스터(212)가 NMOS인 경우, 제1 클록 신호(clk_PD)로 일정 크기 이상의 양의 값이 출력되는 경우 트랜지스터(212)가 턴온되어 비교기(213)의 비반전 단자를 접지 단자와 도통시킬 수 있다.

제1 플립플롭(214)은 클록 단자에 제1 클록 신호(clk_PD)가 입력되고, 입력 단자와 반전 출력 단자가 연결될 수 있다. 제1 플립플롭(214), 제2 플립플롭(215), 및 제3 플립플롭(215)은, 예를 들어, 입력 클록의 상승 엣지(rising edge)에 트리거되어 동작하는 D-플립플롭일 수 있다.

제1 플립플롭(214)은 입력 단자와 반전 출력 단자가 서로 연결됨으로 인해서, 제1 클록 신호(clk_PD)의 발생에 따라 출력이 반전되게 된다.

제2 플립플롭(215)은 클록 단자에 제2 클록 신호(clk_s)가 입력되고, 입력 단자가 상기 제1 플립플롭의 출력 단자와 연결될 수 있다. 제2 플립플롭(215)은 제2 클록 신호(clk_s)에 따라 출력이 결정되므로, 발생 시기가 랜덤이었던 제1 클록 신호(clk_PD)를 기준 클록 신호인 제2 클록 신호(clk_s)에 동기화시키는 역할을 수행한다.

제3 플립플롭(216)은 클록 단자에 제2 클록 신호(clk_s)가 입력되고, 입력 단자가 제2 플립플롭(215)의 출력 단자와 연결될 수 있다. 제3 플립플롭(216)은 제2 플립플롭(215)의 출력을 한 클록 지연시킴으로써, 후속하는 XOR 게이트(217) 검출용 신호를 생성할 수 있다.

XOR 게이트(217)는 제2 플립플롭(215)의 출력 단자와 제3 플립플롭(216)의 출력 단자로부터 입력을 받아 단위 출력 신호(OUT_LDC)를 출력할 수 있다. 제2 플립플롭(215)의 출력 신호와 제3 플립플롭(216)의 출력 신호는 제2 클록 신호(clk_s)를 기준으로 한 클록 차이가 나므로, 일정한 크기의 단위 출력 신호(OUT_LDC)를 생성할 수 있다.

도 5는 제1 클록 신호, 기준 전압, 및 포토다이오드 전압의 관계를 설명하기 위한 도면이다.

빛(light)에 의해 광전류(photocurrent)(I_ph)가 발생하면, 이는 곧 포토다이오드(211)의 애노드 전압인 포토다이오드 전압(V_PD)의 생성으로 이어진다.

포토다이오드 전압(V_PD)이 기준 전압(V_ref)을 초과하게되는 경우, 비교기(213)의 출력은 트랜지스터(212)를 동작시켜 포토다이오드 전압(V_PD)을 초기화시키고, 짧은 펄스 출력(clk_PD)이 생성된다. 비교기(213)를 위해, 예를 들어, 인버터 스테이지(inverter stages)가 후속하는 액티브 로드 증폭기(active load amplifier)가 구현될 수 있다.

만약 포토다이오드 전압(V_PD)이 언바이어스드 포토다이오드(211)의 개방 전압(V_OC)보다 작다면, 포토다이오드 전압(V_PD)의 상승은 광전류(I_ph) 및 기생 커패시턴스(parasitic capacitance)에 의존하게 된다. 그러므로, 한 실시예에 따르면, 기준 전압(V_ref)은 개방 전압(V_oc)보다 낮게 설정됨으로써, 제1 클록 신호(clk_PD)의 주파수(f_PD)가 광 입력에 대해 선형적인 관계를 갖도록 할 수 있다.

또한, 제1 클록 신호(clk_PD)는 델타시그마 변조된 1 비트 스트림이라고 할 수 있는데, 이는 포토다이오드 전압(V_PD)이 광전류(I_ph)의 적분 결과인 점, 비교기(213)가 1 비트 양자화기(quantizer)로서 동작하는 점, 제1 클록 신호(clk_PD)가 1로 셋팅될 때 마다 기준 전압(V_ref)이 포토다이오드 전압(V_PD)으로부터 빼기 연산(subtract)되는 점으로부터 기인한다.

PPG 신호는 일반적으로 큰 직류 신호 및 작은 교류 신호를 갖고, 광전류(I_ph)는 포토다이오드 전압(V_PD)을 생성하기에 충분히 크다. 본 실시예에서 제안된 언바이어스드 포토다이오드 설계는 종래의 광전도성 구성(photoconductive configuration)보다 전력면에서 더 효율적인데, 이는 PPG 신호의 큰 직류 성분으로 인해 수 uA 부터 수십 uA 까지 필요한 포토다이오드 바이어싱 전류가 존재하지 않음에 기인한다.

도 6은 단위 출력 신호가 출력되기까지의 신호 전달 관계를 설명하기 위한 도면이다.

도 6은 비동기 펄스 출력인 제1 클록 신호(clk_PD)가 어떻게 동기화되는 지를 설명하기 위한 도면이다. 노드 B는 비동기 펄스인 제1 클록 신호(clk_PD)가 비교기(213)로부터 발생할 때마다 토글(toggled)된다.

케스케이디드(cascaded) 플립플롭을 통한 후속하는 샘플링 및 2 개의 출력(C 및 D)에 대한 XOR 게이트 동작에 의해, 제2 클록 신호(clk_s)에 동기화된 단위 출력 신호(OUT_LDC)가 생성된다.

비동기(async)로부터 동기(sync)로 변환하는 동안 데이터 유실을 방지하기 위해서, 제2 클록 신호(clk_s)의 주파수는 제1 클록 신호(clk-_PD)의 최대 주파수보다 2 배 높아야할 필요가 있다.

본 실시예에 따른 광-디지털 변환 유닛(210a)의 구성에 따르면, 제2 클록 신호(clk_s)는 매우 높은 주파수가될 필요는 없다. 본 구현예에서는, 제2 클록 신호(clk_s)는 160 kHz로 설정되었다. 제2 클록 신호(clk_s)의 주파수를 증가시키는 것은, 제1 클록 신호(clk_PD)의 생성에 영향을 미치지 않는 점에서, 센서의 다이나믹 레인지를 쉽게 향상시킬 수 있다는 장점이 있다.

도 7은 LED 전류 값 대비 포토다이오드의 개방 전압을 설명하기 위한 도면이고, 도 8은 LED 전류 값 대비 포토다이오드의 단락 전류를 설명하기 위한 도면이다.

LED 전류 값은 LED 광 출력의 강도(intensity)와 비례한다고 가정한다.

도 7 및 8은 LED 광 입력에 대한 본 실시예의 PPG 센서 및 포토다이오드의 직류 성분 특성에 대한 측정 값을 설명하기 위한 도면이다. 목표 구현예(target application)이 반사형 PPG(reflective PPG)이기 때문에, 녹색 LED가 광원으로서 선택되었다.

먼저, 기준 전압(V_ref) 결정을 위해서 포토다이오드의 개방 전압(V_OC)이 특징지어질(characterized) 필요가 있다. 개방 전압(V_oc)이 낮은 레벨의 광에 대해 250 mV로 측정이 시작되므로, 기준 전압(V_ref)은 200mV로 설정될 수 있다(도 7 참조).

오프-칩 로우패스 필터링(off-chip low-pass-filtering) 이후의 포토다이오드의 단락 전류(I_sc) 및 디지털 출력 신호(OUT_sensor)가 도 8에 도시되어 있으며, 제안된 언바이어스드 포토다이오드 기반의 광-디지털 변환이 바람직한 선형성을 갖게 됨을 보여준다. 이러한 결과는 본 실시예의 센서가 10 uA의 광전류까지 처리할 수 있음을 보여준다.

제1 클록 신호(clk_PD)의 주파수가 제2 클록 신호(clk_s)의 주파수의 절반보다 낮아야하기 때문에, 각각의 광-디지털 변환 유닛의 최대 직류 출력이 0.5에 해당하게 된다. 그러므로, 복수의 광-디지털 변환 유닛(210)가 128 개라고 할 때, 64(0.5*128)가 본 실시예의 PPG 센서의 최대 직류 값에 해당하게 된다.

실제 구현 시에, 광-디지털 변환 유닛 사이의 온칩 변동성(on-chip variations)과 미스매치(mismatches)로 인해서, 몇몇 광-디지털 변환 유닛은 다른 광-디지털 변환 유닛보다 먼저 포화(saturation)를 경험하게 되며, 이는 최대 값 부근의 선형성을 다소 저해하는 결과로 나타날 수 있다.

도 9는 예시적으로 선택된 3 개의 광-디지털 변환 유닛의 단위 출력 신호에 대해 FFT 처리한 결과를 설명하기 위한 도면이고, 도 10은 광-디지털 변환기의 디지털 출력 신호에 대해 FFT 처리한 결과를 설명하기 위한 도면이다.

이때 광원으로는 10 Hz 사인 변조된 LED 광원이 이용되었다.

서로 다른 위치에서의 3 개의 단위 출력 신호(OUT_LDC)에 대한 FFT 결과는 1차 델타시그마 노이즈 쉐이핑(1^st order delta-sigma noise shaping)을 명확하게 보여준다(도 9 참조). 대역폭이 통상적으로 10 Hz 이하로서 높은 오버샘플링 비율을 제공하기 때문에, 노이즈 쉐이핑 속성(property)은 PPG 어플리케이션에 매우 적합할 수 있다.

미스매치 및 온칩 변동성으로 인한 서로 다른 인밴드 노이즈 플로어 레벨(in-band noise floor levels)이 또한 관측되었다(도 9 참조). 고주파수에서의 주기적 스퍼(periodic spurs)는 1 비트 1차 델타 시그마 모듈레이터의 잘 알려진 특성이다. 이러한 스퍼는 복수의 단위 출력 신호의 합산 이후에 높은 노이즈 레벨을 야기하나, 로우패스 필터링을 통해 제거될 수 있다. 그러나, 인밴드(in-band)에서의 랜덤 노이즈 레벨은 도 10에서 나타낸 바와 같이 본 실시예의 분산 구조(도 3 참조)로 인한 평균화 효과(averaing effect)로 인해서 복수의 광-디지털 변환 유닛(210)이 128 개라고 할 때, 단위 유닛의 노이즈 레벨보다 최대 10log(128) dB 감소될 수 있다는 장점이 있다.

도 11은 손목 부위에서 측정된 PPG 신호를 설명하기 위한 도면이고, 도 12는 손가락 부위에서 측정된 PPG 신호를 설명하기 위한 도면이고, 도 13은 본 발명의 한 실시예에 따른 광-디지털 변환기와 종래 기술의 성능을 비교하기 위한 표이다.

도 11 및 12의 세로축은 로우패스 필터링 이후의 디지털 출력 신호(OUT_sensor) 값을 의미한다.

본 구현예의 모노리식 센서는 0.18 um 표준 CMOS 로직 공정으로 제작되었고, 추가적인 후속 제작 공정이 적용되지 않았다. 전체 코어 영역(total core area)은 1.3*1.28 mm² 로서 디지털 블록의 테스트 회로를 포함한다. 전력 소비량은 직류 광 레벨(DC light level)에 따라 14 uW 부터 25 uW까지 변동된다.

성능 비교를 위해서, 도 8의 단락 전류 대 출력(I_sc-OUT_sensor) 측정과 도 10의 인밴드 노이즈 레벨 측정을 이용하여, 등가 전류 노이즈(equivalent current noise)(18.2 pA_rms)가 유도되었다. 본 구현예에 따른 모노리식 PPG 센서는 종래 기술에 비해서 6 배 적은 전력 소모와 함께 25 배 작은 노이즈 레벨을 달성하였다.

도 14는 본 발명의 한 실시예에 따른 광-디지털 변환기의 예시적인 구성예를 설명하기 위한 도면이다.

도 14를 참조하면 구현예에 따라 구현된 광-디지털 변환기의 칩 현미경 사진(chip photomicrograph)을 확인할 수 있다.

지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

20: 광-디지털 변환기
211: 포토다이오드
212: 트랜지스터
213: 비교기
214: 제1 플립플롭
215: 제2 플립플롭
216: 제3 플립플롭

Claims

각각이 언바이어스된(unbiased) 포토다이오드로부터 생성된 포토다이오드 전압에 대해서 델타시그마 변환을 수행하여 제1 클록 신호를 생성하고, 상기 제1 클록 신호를 기준 클록 신호인 제2 클록 신호에 동기화한 단위 출력 신호를 출력하는 복수의 광-디지털 변환 유닛; 및
상기 복수의 광-디지털 변환 유닛 각각의 상기 단위 출력 신호를 합산하여 디지털 출력 신호를 출력하는 가산기를 포함하는
광-디지털 변환기.
제1 항에 있어서,
상기 복수의 광-디지털 변환 유닛은 일 평면에 대해서 광 입사면이 어레이 형태로 배치된
광-디지털 변환기.
제1 항에 있어서,
상기 복수의 광-디지털 변환 유닛 각각은
비반전 단자가 상기 포토다이오드의 애노드 단자와 연결되고, 반전 단자가 기준 전압과 연결되고, 제1 클록 신호를 출력하는 비교기를 더 포함하는,
광-디지털 변환기.
제3 항에 있어서,
상기 복수의 광-디지털 변환 유닛 각각은
게이트 단자에 상기 제1 클록 신호가 입력되고, 일단이 상기 비교기의 비반전 단자와 연결되는 트랜지스터를 더 포함하는,
광-디지털 변환기.
제4 항에 있어서,
상기 복수의 광-디지털 변환 유닛 각각은
상기 포토다이오드의 캐소드 단자 및 상기 트랜지스터의 타단이 접지 단자에 연결되는,
광-디지털 변환기.
제4 항에 있어서,
상기 복수의 광-디지털 변환 유닛 각각은
클록 단자에 상기 제1 클록 신호가 입력되고, 입력 단자와 반전 출력 단자가 연결되는 제1 플립플롭을 더 포함하는,
광-디지털 변환기.
제6 항에 있어서,
상기 복수의 광-디지털 변환 유닛 각각은
클록 단자에 제2 클록 신호가 입력되고, 입력 단자가 상기 제1 플립플롭의 출력 단자와 연결되는 제2 플립플롭을 더 포함하는,
광-디지털 변환기.
제7 항에 있어서,
상기 복수의 광-디지털 변환 유닛 각각은
클록 단자에 상기 제2 클록 신호가 입력되고, 입력 단자가 상기 제2 플립플롭의 출력 단자와 연결되는 제3 플립플롭을 더 포함하는,
광-디지털 변환기.
제8 항에 있어서,
상기 복수의 광-디지털 변환 유닛 각각은
상기 제2 플립플롭의 출력 단자와 상기 제3 플립플롭의 출력 단자로부터 입력을 받아 단위 출력 신호를 출력하는 XOR 게이트를 더 포함하는,
광-디지털 변환기.
포토다이오드;
비반전 단자가 상기 포토다이오드의 애노드 단자와 연결되고, 반전 단자가 기준 전압과 연결되고, 제1 클록 신호를 출력하는 비교기; 및
게이트 단자에 상기 제1 클록 신호가 입력되고, 일단이 상기 비교기의 비반전 단자와 연결되는 트랜지스터를 포함하는
광-디지털 변환 유닛.
제10 항에 있어서,
상기 포토다이오드의 캐소드 단자 및 상기 트랜지스터의 타단은 접지 단자에 연결되는,
광-디지털 변환 유닛.
제10 항에 있어서,
클록 단자에 상기 제1 클록 신호가 입력되고, 입력 단자와 반전 출력 단자가 연결되는 제1 플립플롭;
클록 단자에 제2 클록 신호가 입력되고, 입력 단자가 상기 제1 플립플롭의 출력 단자와 연결되는 제2 플립플롭;
클록 단자에 상기 제2 클록 신호가 입력되고, 입력 단자가 상기 제2 플립플롭의 출력 단자와 연결되는 제3 플립플롭; 및
상기 제2 플립플롭의 출력 단자와 상기 제3 플립플롭의 출력 단자로부터 입력을 받아 단위 출력 신호를 출력하는 XOR 게이트를 더 포함하는
광-디지털 변환 유닛.