KR102178795B1 - 오에프디알 광섬유 센서의 고속 신호 처리 장치 - Google Patents

Abstract

제1 포토 다이오드, 제2 포토 다이오드 및 제3 포토 다이오드, 상기 제1 포토 다이오드가 광전 변환한 신호를 수신하여 ADC(Analog-Digital Converter) 샘플링 클록을 생성하는 제1 데이터 취득부, 상기 제2 포토 다이오드가 광전 변환한 신호를 수신하여 아날로그-디지털 변환 처리하는 제2 데이터 취득부, 상기 제3 포토 다이오드가 광전 변환한 신호를 수신하여 아날로그-디지털 변환 처리하는 제3 데이터 취득부, 상기 제2 데이터 취득부가 아날로그-디지털 변환 처리한 신호를 수신하여 상기 ADC 샘플링 클록에 맞춰 신호 처리의 일부를 수행하는 제1 주 FPGA, 상기 제1 주 FPGA가 일부 처리한 신호를 수신하여 후속 신호 처리를 수행하는 제1 부 FPGA, 상기 제3 데이터 취득부가 아날로그-디지털 변환 처리한 신호를 수신하여 상기 ADC 샘플링 클록에 맞춰 신호 처리의 일부를 수행하는 제2 주 FPGA, 상기 제2 주 FPGA가 일부 처리한 신호를 수신하여 후속 신호 처리를 수행하는 제2 부 FPGA를 포함하는 OFDR 광섬유 센서의 고속 신호 처리 장치.

Description

오에프디알 광섬유 센서의 고속 신호 처리 장치{device for High speed SIGNAL PROCESSIng of OFDR(OPtical Freqeuncy Domain Reflectometry) optical fiber sensor}

본 발명은 OFDR 광섬유 센서를 사용하여 광선로의 상태를 감시할 수 있는 OFDR 광섬유센서의 고속 신호 처리 장치 및 그 방법에 관한 것이다.

OFDR (Optical Frequency Domain Reflectometry)은 광섬유 기반 분포형 센서 기술로서, 광섬유에서 역산란(back scattering)되는 광신호의 푸리에 변환(Fourier transform)을 통해 km급 측정 거리와 mm급 위치 분해능으로 위치 정보와 변형량 정보를 획득할 수 있는 센싱 기술이다.

OFDR 시스템의 기본 구성은, 도 1에 도시된 바와 같이, 주파수 또는 파장 가변 광원(Tunable laser source), 역산란 광신호를 검출하여 전기 신호로 변환하는 검출기(Detector), 검출기가 전기 신호로 변환한 역산란 광 신호를 푸리에 변환(Fourier transform)하여 처리하는 신호 프로세서(FFT signal processor), 신호 프로세서가 처리한 신호를 표시하는 디스플레이(Display), 광원으로부터 오는 광신호를 테스트 하려는 광선로(FUT: Fiber Under Test)와 참고용 광선로(Ref)로 분기하여 내보내고, 테스트하려는 광선로와 참고용 광 선로(Ref)로부터 되돌아오는 역산란 광신호를 검출기(Detector)로 전달하는 커플러(Coupler)로 이루어진다.

이러한 OFDR 시스템에서는, 도 2에 도시된 바와 같이, 광원(Frequency Tuned Light Source)이 소정 주파수의 광 신호를 발신하고, 광 선로의 여러 위치에서 산란되어 되돌아 오는 광신호를 광검출기(Optical Detector)가 검출하여 전기 신호로 변환하고, 이에 대한 증폭 및 아날로그-디지털 변환 등의 과정을 통해 거리별 레일레이 산란(Rayleigh scattering) 신호를 얻고(Data Acquisition), 이 데이터 신호를 푸리에 변환한다(FFT Signal Processing).

OFDR 시스템 계측 원리는, 도 3을 참고로 하여, 다음과 같이 이해할 수 있다. 광섬유 코어를 구성하는 매질의 비균등 분포에 의해 레일레이 산란이 발생하는데, 레일레이 산란은 거리에 따라 광섬유 구간별로 고유한 신호 패턴을 가진다. 이것이 '광섬유 지문'의 역할을 하는데, 측정단으로 입사하여 검출된다. 초기의 거리에 따른 레일레이 산란 신호와 광섬유에 변형이 발생한 후 발생한 레일레이 산란 신호의 패턴을 비교 분석함으로써 거리에 대한 변형률을 연속적으로 모니터링할 수 있다.

이러한 OFDR 시스템에서 측정단의 데이터 처리 속도와 처리 용량은 OFDR 광섬유 센서 시스템 전체의 속도와 처리 용량을 결정하는데, OFDR 시스템의 측정단에서 데이터 처리를 담당하는 FPGA (Field Programmable Gate Array)는 그 처리 속도와 용량에 제한이 있어서, 광섬유 상태를 실시간으로 감시하기에는 어려움이 있다.

본 발명이 해결하고자 하는 기술적 과제는 광섬유의 상태를 실시간으로 감시할 수 있는 OFDR 광섬유 센서의 고속 신호 처리 장치 및 그 방법을 제공하는 것이다.

본 발명의 한 실시예에 따른 OFDR 광섬유 센서의 고속 신호 처리 장치는 제1 포토 다이오드, 제2 포토 다이오드 및 제3 포토 다이오드, 상기 제1 포토 다이오드가 광전 변환한 신호를 수신하여 ADC(Analog-Digital Converter) 샘플링 클록을 생성하는 제1 데이터 취득부, 상기 제2 포토 다이오드가 광전 변환한 신호를 수신하여 아날로그-디지털 변환 처리하는 제2 데이터 취득부, 상기 제3 포토 다이오드가 광전 변환한 신호를 수신하여 아날로그-디지털 변환 처리하는 제3 데이터 취득부, 상기 제2 데이터 취득부가 아날로그-디지털 변환 처리한 신호를 수신하여 상기 ADC 샘플링 클록에 맞춰 신호 처리의 일부를 수행하는 제1 주 FPGA, 상기 제1 주 FPGA가 일부 처리한 신호를 수신하여 후속 신호 처리를 수행하는 제1 부 FPGA, 상기 제3 데이터 취득부가 아날로그-디지털 변환 처리한 신호를 수신하여 상기 ADC 샘플링 클록에 맞춰 신호 처리의 일부를 수행하는 제2 주 FPGA, 상기 제2 주 FPGA가 일부 처리한 신호를 수신하여 후속 신호 처리를 수행하는 제2 부 FPGA를 포함한다.

상기 제1 주 FPGA와 상기 제2 주 FPGA는 상기 아날로그-디지털 변환 처리한 신호를 복수의 구간으로 나눠서 순차적으로 번갈아 신호 처리를 진행할 수 있다.

본 발명의 한 실시예에 따른 OFDR 광섬유 센서의 고속 신호 처리 장치는 제4 포토 다이오드 및 제5 포토 다이오드, 상기 제4 포토 다이오드가 광전 변환한 신호를 수신하여 아날로그-디지털 변환 처리하는 제4 데이터 취득부, 상기 제5 포토 다이오드가 광전 변환한 신호를 수신하여 아날로그-디지털 변환 처리하는 제5 데이터 취득부를 더 포함하고, 상기 제4 데이터 취득부가 아날로그-디지털 변환 처리한 신호는 상기 제1 주 FPGA로 입력되고, 상기 제5 데이터 취득부가 아날로그-디지털 변환 처리한 신호는 상기 제2 주 FPGA로 입력될 수 있다.

상기 제2 포토 다이오드와 제3 포토 다이오드가 광전 변환하는 광신호는 S파이고, 상기 제4 포토 다이오드와 제5 포토 다이오드가 광전 변환하는 광신호는 P파일 수 있다.

본 발명의 실시예에 따른 OFDR 광섬유 센서의 고속 신호 처리 장치를 사용하면, 광섬유의 위치에 따른 상태를 실시간으로 감시할 수 있고, 이러한 광섬유 상태 감시 시스템을 저비용으로 구현할 수 있다.

도 1은 OFDR 시스템의 기본 구성도이다.
도 2는 OFDR 시스템을 이용한 측정 방법을 보여주는 기술 개념도이다.
도 3은 OFDR 시스템의 계측 원리를 보여주는 개념도이다.
도 4는 본 발명의 일 실시예에 따른 OFDR 시스템의 구성도이다.
도 5는 본 발명의 일 실시예에 따른 OFDR 시스템의 광섬유 센서의 신호 처리 장치의 블록도이다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 OFDR 시스템의 광섬유 센서의 신호 처리 방법에 대한 개념도이다.
도 8은 본 발명의 일 실시예에 따른 OFDR 시스템의 광섬유 센서의 신호 처리 방법에서 신호 취득과 처리에 대한 타이밍도이다.
도 9는 본 발명의 다른 실시예에 따른 OFDR 시스템의 광섬유 센서의 신호 처리 방법에 대한 개념도이다.
도 10은 본 발명의 일 실시예에 따른 OFDR 시스템의 광섬유 센서의 신호 처리 장치에서 교차 측정(interleaving) 방식으로 신호를 취득하고, 취득한 신호를 결합하여 복원하는 방법에 대한 개념도이다.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도 4는 본 발명의 일 실시예에 따른 OFDR 시스템의 구성도이다.

도 4를 참조하면, 본 발명의 일 실시예에 따른 OFDR 시스템은 주파수를 조정할 수 있는 광원(12), 광원(12)을 제어하는 광원 제어부(11), 복수의 광커플러(21, 22, 23, 25, 26, 27, 28), 편광 조절기(31), 감쇄기(32), 써큘레이터(33), 무지연 광섬유(34), 지연 광섬유(35), 포토 다이오드(13, 131), 데이터 취득부(Data Acquisition Unit, 14), 분산 신호처리 프로세서(15) 및 그래픽 사용자 인터페이스(16) 등으로 이루어진다. 여기서, 커플러(27), 무지연 광섬유(34), 지연 광섬유(35), 커플러(28) 및 포토 다이오드(131)는 주파수 보정용 보조 간섭계(120)를 이루며, 데이터 취득부(14)의 아날로그-디지털 컨버터(ADC)의 샘플링 클록(sampling clock)을 생성한다. 또한, 편광 분리기(24), 커플러(25, 26), 포토 다이오드(13), 데이터 취득부(14) 및 분산 신호 처리 프로세서(15) 등은 OFDR 광섬유 센서의 고속 신호 처리 장치(110)를 구성한다.

이러한 OFDR 시스템에서는 광원(12)이 주파수가 조정된 광신호를 출력하면 커플러(21)가 일부를 분기하여 주파수 보정용 보조 간섭계(120)로 전달하여 ADC 샘플링 클록을 생성한다. 이때, 지연 광섬유(35)의 길이를 조정하여 ADC 샘플링 클록의 주파수를 조절할 수 있다.

커플러(21)에서 커플러(22)로 전달된 광신호는 다시 분기되어 일부는 편광 조절기(31)와 감쇄기(32)를 거처 커플러(23)로 입사하고, 나머지 일부는 써큘레이터(33)를 거쳐 감시 대상 광섬유(Fiber Under Test: FUT)로 입사한다. 감시 대상 광섬유로 입사한 광신호는 광섬유의 여러 위치에서 산란되어 써큘레이터(33)로 되돌아가고, 써큘레이터(33)는 이들 후방 산란된 광신호를 커플러(23)로 전달한다. 편광 조절기(31)와 감쇄기(32) 거쳐 커플러(23)로 입사한 광신호와 감시 대상 광섬유에서 후방 산란되어 써큘레이터(33)를 통해 커플러(23)로 입사한 광신호는 위상차와 주파수차에 따라 다양한 간섭 패턴을 나타낸다. 여기서, 편광 조절기(31)와 감쇄기(32)는 보다 명확한 간섭 패턴을 얻기 위해 광신호의 세기와 편광 상태를 조절하는 역할을 한다.

커플러(23)에서 결합하여 간섭 패턴을 가지게 된 광신호는 OFDR 광섬유 센서의 고속 신호 처리 장치(110)로 입사하여 분산 신호 처리된다. OFDR 광섬유 센서의 고속 신호 처리 장치(110)로 입사한 광신호는 편광 분리기(24)에서 P파와 S파로 분리되고, P파와 S파는 각각 커플러(25, 26)에서 분기되어 포토 다이오드(13)로 입사하여 4개의 독립된 전기 신호로 변환된다. 포토 다이오드(13)가 출력하는 4개의 전기 신호는 데이터 취득부(14)로 입력되어 증폭과 아날로그-디지털 변환을 거쳐 분산 신호 처리 프로세서(15)로 입력되어 신호 처리되고, 그 결과를 그래픽 사용자 인터페이스(16)를 통해 표시한다.

도 5는 본 발명의 일 실시예에 따른 OFDR 시스템의 광섬유 센서의 신호 처리 장치의 블록도이다.

도 5를 참고하면, 도 4의 포토 다이오드(13)는 4개의 독립된 포토 다이오드(132, 133, 134, 135)를 포함하고, 데이터 취득부(14)는 5개의 독립된 데이터 취득부(141, 142, 143, 144, 145)를 포함하며, 분산 신호 처리 프로세서(15)는 2개의 독립된 신호 처리부(151, 152)를 포함한다.

데이터 취득부(141)는 보조 간섭계(120)의 포토 다이오드(131)로부터 신호를 입력 받아서 증폭하고, 비교기 등을 통해 ADC 샘플링 클록을 생성하여, 두 신호 처리부(151, 152)로 입력한다. 데이터 취득부(142, 143, 144, 145)들은 각각 포토 다이오드(132, 133, 134, 135)로부터 신호를 입력 받아서 증폭하고, 아날로그-디지털 변환하여 디지털 신호를 생성한다. 데이터 취득부(142, 143)에서 생성된 디지털 신호는 신호 처리부(151)로 입력되고, 데이터 취득부(144, 145)에서 생성된 디지털 신호는 신호 처리부(152)로 입력된다.

각각의 신호 처리부(151, 152)는 주 FPGA (Field Programmable Gate Array, FPGA MAIN #1, FPGA MAIN #2)와 부 FPGA (FPGA SUB #1, FPGA SUB #2)를 가지며, 각각의 FPGA에 연결되어 있는 메모리(Memory 1, Memory 2, Memory 3, Memory 4)를 포함한다. 두 신호 처리부(151, 152)는 데이터 취득부(141)가 입력한 ADC 샘플링 클록에 맞춰 데이터 취득부(142, 143, 144, 145)로부터 입력되는 디지털 신호를 번갈아 처리한다. 또한, 주 FPGA (Field Programmable Gate Array, FPGA MAIN #1, FPGA MAIN #2)는 데이터 수신, 푸리에 변환(FFT) 및 변환 신호 병합, 푸리에 역변환(iFFT), RMS(route mean square) 연산까지 수행하고, 이후의 크로스 코릴레이션(Cross-correlation: X-correlation), 크로스 코릴레이션 피크 추적, 변형률 데이터 출력 등의 처리는 부 FPGA(FPGA SUB #1, FPGA SUB #2)가 수행한다. 여기서, 주 FPGA (Field Programmable Gate Array, FPGA MAIN #1, FPGA MAIN #2)와 부 FPGA (FPGA SUB #1, FPGA SUB #2)가 수행하는 신호 처리 범위는 달라질 수 있다. 이러한 분산 신호 처리 방법에 대하여 도 6 내지 도 8을 참고하여 좀 더 상세히 설명한다.

도 6 및 도 7은 본 발명의 일 실시예에 따른 OFDR 시스템의 광섬유 센서의 신호 처리 방법에 대한 개념도이고, 도 8은 본 발명의 일 실시예에 따른 OFDR 시스템의 광섬유 센서의 신호 처리 방법에서 신호 취득과 처리에 대한 타이밍도이다.

도 6에 도시된 바와 같이, 순차적으로 입력되는 OFDR 신호를 편광 분리하고, 이들을 다시 각각 둘로 분기함으로써 4개의 독립된 신호를 생성하여 각각을 포토 다이오드로 입력한다. 포토 다이오드는 4개의 독립된 신호를 각각 전기 신호로 변환하여 ADC 입력하고, ADC가 변환한 디지털 신호를 두 개의 주 FPGA(FPGA MAIN #1, FPGA MAIN #2)로 둘씩 분산 입력한다. 각각의 주 FPGA((FPGA MAIN #1, FPGA MAIN #2)에는 S파 성분 신호와 P파 성분 신호가 하나씩 입력된다. 두 개의 주 FPGA(FPGA MAIN #1, FPGA MAIN #2)로 입력된 신호들은 ADC 샘플링 클록에 맞춰 여러 구간으로 분할되어 두 개의 주 FPGA(FPGA MAIN #1, FPGA MAIN #2)에서 번갈아 신호 처리된다. 즉, 제1 주 FPGA(FPGA MAIN #1)는 제1 구간의 신호를 처리하고, 제2 주 FPGA(FPGA MAIN #2)는 그 다음 제2 구간의 신호를 처리하며, 그 다음 제3 구간의 신호는 다시 제1 주 FPGA(FPGA MAIN #1)가 처리하고, 이어지는 제4 구간의 신호는 제2 주 FPGA(FPGA MAIN #1)가 처리하는 방식으로 신호 처리를 진행한다.

도 7 및 도 8을 참고하면, 주 FPGA(FPGA MAIN #1, FPGA MAIN #2)에서 신호 처리 일부를 진행한 후, 각각에 연결되어 있는 부 FPGA(FPGA SUB #1, FPGA SUB #2) 전달하여 후속 신호 처리를 수행하도록 함으로써, 주 FPGA(FPGA MAIN #1, FPGA MAIN #2)에 걸리는 부하를 줄이고, 신호 처리 속도를 높일 수 있다. 또한, 주 FPGA(FPGA MAIN #1, FPGA MAIN #2)도 복수로 설치하고 신호를 나눠서 번갈아 처리하도록 함으로써, 더 많은 양의 데이터를 더 빨리 처리할 수 있도록 한다.

도 9는 본 발명의 다른 실시예에 따른 OFDR 시스템의 광섬유 센서의 신호 처리 방법에 대한 개념도이다.

도 9의 실시예에서는 주 FPGA와 부 FPGA를 포함하는 신호 처리부 세트를 더 많이(n+1개) 설치하여 입력 신호를 구간별로 나눠 순차적으로 돌아가면서 처리하도록 한다.

도 10은 본 발명의 일 실시예에 따른 OFDR 시스템의 광섬유 센서의 신호 처리 장치에서 교차 측정(interleaving) 방식으로 신호를 취득하고, 취득한 신호를 결합하여 복원하는 방법에 대한 개념도이다.

위상이 180도 다른 두 ACD 샘플링 클록(Clok 1, Clock 2)을 생성하여 이들 클록 각각에 맞춰 입력되는 신호를 샘플링하여 처리하고(ADC 1, ADC 2), 이들을 다시 합하면 본래 신호에 대한 처리 결과를 얻을 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

11: 광원 제어부,
12: 광원,
21, 22, 23, 25, 26, 27, 28: 광커플러
31: 편광 조절기
32: 감쇄기
33: 써큘레이터
13, 131, 132, 133, 134, 135: 포토 다이오드
14, 141, 142, 143, 144, 145: 데이터 취득부
15: 분산 신호 처리 프로세서
151, 152: 신호 처리부
16: 그래픽 사용자 인터페이스
FPGA MAIN #1, FPGA MAIN #2: 주 FPGA
FPGA SUB #1, FPGA SUB #2: 부 FPGA

Claims (4)

1. 제1 포토 다이오드, 제2 포토 다이오드 및 제3 포토 다이오드,
   상기 제1 포토 다이오드가 광전 변환한 신호를 수신하여 ADC(Analog-Digital Converter) 샘플링 클록을 생성하는 제1 데이터 취득부,
   상기 제2 포토 다이오드가 광전 변환한 신호를 수신하여 아날로그-디지털 변환 처리하는 제2 데이터 취득부,
   상기 제3 포토 다이오드가 광전 변환한 신호를 수신하여 아날로그-디지털 변환 처리하는 제3 데이터 취득부,
   상기 제2 데이터 취득부가 아날로그-디지털 변환 처리한 신호를 수신하여 상기 ADC 샘플링 클록에 맞춰 신호 처리의 일부를 수행하는 제1 주 FPGA,
   상기 제1 주 FPGA가 일부 처리한 신호를 수신하여 후속 신호 처리를 수행하는 제1 부 FPGA,
   상기 제3 데이터 취득부가 아날로그-디지털 변환 처리한 신호를 수신하여 상기 ADC 샘플링 클록에 맞춰 신호 처리의 일부를 수행하는 제2 주 FPGA,
   상기 제2 주 FPGA가 일부 처리한 신호를 수신하여 후속 신호 처리를 수행하는 제2 부 FPGA
   를 포함하는 OFDR 광섬유 센서의 고속 신호 처리 장치.
2. 제1항에서,
   상기 제1 주 FPGA와 상기 제2 주 FPGA는 상기 아날로그-디지털 변환 처리한 신호를 복수의 구간으로 나눠서 순차적으로 번갈아 신호 처리를 진행하는 OFDR 광섬유 센서의 고속 신호 처리 장치.
3. 제2항에서,
   제4 포토 다이오드 및 제5 포토 다이오드,
   상기 제4 포토 다이오드가 광전 변환한 신호를 수신하여 아날로그-디지털 변환 처리하는 제4 데이터 취득부,
   상기 제5 포토 다이오드가 광전 변환한 신호를 수신하여 아날로그-디지털 변환 처리하는 제5 데이터 취득부
   를 더 포함하고,
   상기 제4 데이터 취득부가 아날로그-디지털 변환 처리한 신호는 상기 제1 주 FPGA로 입력되고, 상기 제5 데이터 취득부가 아날로그-디지털 변환 처리한 신호는 상기 제2 주 FPGA로 입력되는 OFDR 광섬유 센서의 고속 신호 처리 장치.
4. 제3항에서,
   상기 제2 포토 다이오드와 제3 포토 다이오드가 광전 변환하는 광신호는 S파이고, 상기 제4 포토 다이오드와 제5 포토 다이오드가 광전 변환하는 광신호는 P파인 OFDR 광섬유 센서의 고속 신호 처리 장치.
   

Images