KR20180076628A - 유전체 파우더 및 이를 이용한 적층형 커패시터 - Google Patents

유전체 파우더 및 이를 이용한 적층형 커패시터 Download PDF

Info

Publication number
KR20180076628A
KR20180076628A KR1020160180989A KR20160180989A KR20180076628A KR 20180076628 A KR20180076628 A KR 20180076628A KR 1020160180989 A KR1020160180989 A KR 1020160180989A KR 20160180989 A KR20160180989 A KR 20160180989A KR 20180076628 A KR20180076628 A KR 20180076628A
Authority
KR
South Korea
Prior art keywords
region
shell
dielectric
core region
core
Prior art date
Application number
KR1020160180989A
Other languages
English (en)
Other versions
KR101933417B1 (ko
Inventor
박창화
김진우
신민기
박병현
김진모
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160180989A priority Critical patent/KR101933417B1/ko
Priority to US15/654,249 priority patent/US10593482B2/en
Publication of KR20180076628A publication Critical patent/KR20180076628A/ko
Application granted granted Critical
Publication of KR101933417B1 publication Critical patent/KR101933417B1/ko
Priority to US16/782,586 priority patent/US10903013B2/en
Priority to US17/133,828 priority patent/US11574775B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/302—Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G23/00—Compounds of titanium
    • C01G23/003—Titanates
    • C01G23/006—Alkaline earth titanates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/465—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/12—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01F—COMPOUNDS OF THE METALS BERYLLIUM, MAGNESIUM, ALUMINIUM, CALCIUM, STRONTIUM, BARIUM, RADIUM, THORIUM, OR OF THE RARE-EARTH METALS
    • C01F11/00—Compounds of calcium, strontium, or barium
    • C01F11/02—Oxides or hydroxides
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G23/00—Compounds of titanium
    • C01G23/04—Oxides; Hydroxides
    • C01G23/047—Titanium dioxide
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/50—Solid solutions
    • C01P2002/52—Solid solutions containing elements as dopants
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/60—Particles characterised by their size
    • C01P2004/64—Nanometer sized, i.e. from 1-100 nanometer
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/80—Particles consisting of a mixture of two or more inorganic phases
    • C01P2004/82—Particles consisting of a mixture of two or more inorganic phases two phases having the same anion, e.g. both oxidic phases
    • C01P2004/84—Particles consisting of a mixture of two or more inorganic phases two phases having the same anion, e.g. both oxidic phases one phase coated with the other
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/80—Particles consisting of a mixture of two or more inorganic phases
    • C01P2004/82—Particles consisting of a mixture of two or more inorganic phases two phases having the same anion, e.g. both oxidic phases
    • C01P2004/84—Particles consisting of a mixture of two or more inorganic phases two phases having the same anion, e.g. both oxidic phases one phase coated with the other
    • C01P2004/88—Thick layer coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geology (AREA)
  • Structural Engineering (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은, 내측의 코어 영역과 상기 코어 영역을 커버하는 쉘 영역을 포함하는 코어(core)-쉘(shell) 구조로 이루어지고, 상기 코어 영역은 금속 산화물이 도핑된 티탄산바륨(BaTiO3)을 입성장하여 형성되고, 상기 쉘 영역은 강유전체로 이루어지는 유전체 파우더 및 이를 이용한 적층형 커패시터를 제공한다.

Description

유전체 파우더 및 이를 이용한 적층형 커패시터{Dielectric Powder and Multilayered Capacitor Using the Same}
본 발명은 유전체 파우더 및 이를 이용한 적층형 커패시터에 관한 것이다.
적층형 커패시터(MLCC: Multilayered Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이한 장점을 갖는 전자 부품이며, 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 개인 휴대용 단말기(PDA: Personal Digital Assistants) 및 휴대폰 등 여러 전자 제품의 회로 기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층형 커패시터는 최근 전자 제품의 소형화 및 고속화 추세에 따라 초소형화 및 초고용량화가 요구되고 있다.
종래의 페롭스카이트 구조를 가지는 유전체 재료인 BaTiO3는 미립화가 진행됨에 따라 쌍극자 모멘트(Dipole Moment)가 중화되어 쌍극자 편극(Dipole Polarization)이 0(Zero)인 큐빅(Cubic)상(像) 비율이 증가하고, 이로 인해 낮은 유전 특성을 가진다.
또한, 적층형 커패시터는 제품의 사이즈가 정해져 있어서 적층할 수 있는 유전체층 수의 한계가 있고, 이로 인해 박층형 적층형 커패시터에서의 용량 증가의 한계가 발생되고 있다.
이에, 초소형 제품으로 동일 사이즈에서의 고유전율을 구현하기 위해서는 유전체 재료 자체에서 고유전율을 구현하는 것이 요구된다.
한국특허등록공보 제10-1509878호 한국특허공개공보 제2016-0068762호
본 발명의 목적은 고유전율을 구현하는 유전체 파우더 및 이를 이용하여 동일 사이즈에서 고용량을 가지는 적층형 커패시터를 제공하는 것이다.
본 발명의 일 측면은, 내측의 코어 영역과 상기 코어 영역을 커버하는 쉘 영역을 포함하는 코어(core)-쉘(shell) 구조로 이루어지고, 상기 코어 영역은 금속 산화물이 도핑된 티탄산바륨(BaTiO3)을 입성장하여 형성되고, 상기 쉘 영역은 강유전체로 이루어지는 유전체 파우더를 제공한다.
본 발명의 또 다른 측면은, 복수의 유전체층과 상기 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극을 포함하는 포함하는 바디; 및 상기 바디에 상기 제1 및 제2 내부 전극의 노출되는 부분과 각각 전기적으로 연결되도록 배치되는 제1 및 제2 외부 전극; 을 포함하며, 상기 유전체층은, 내측의 코어 영역과 상기 코어 영역을 커버하는 쉘 영역을 포함하는 코어(core)-쉘(shell) 구조로 이루어지고, 상기 코어 영역은 금속 산화물이 도핑된 티탄산바륨(BaTiO3)을 입성장하여 포함하고, 상기 쉘 영역은 강유전체로 이루어지는 적층형 커패시터를 제공한다.
본 발명의 일 실시 형태에 따르면, 코어 영역이 금속 산화물이 도핑된 티탄산바륨(BaTiO3)을 입성장하여 형성되고 쉘 영역이 강유전체로 이루어짐으로써, 고유전율 및 고신뢰성을 가지는 유전체 파우더를 제공할 수 있고, 이를 이용하여 동일 사이즈에서 적층형 커패시터의 용량과 신뢰성을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 형태에 따른 유전체 파우더를 개략적으로 나타낸 도식도이다.
도 2는 도 1의 유전체 파우더를 이용하여 소성을 진행하여 입성장된 후의 구조를 개략적으로 나타낸 사시도이다.
도 3은 본 발명의 다른 실시 형태에 따른 유전체 파우더를 개략적으로 나타낸 도식도이다.
도 4는 본 발명의 일 실시 형태에 따른 유전체 파우더를 제조하는 방법을 순서대로 나타낸 플로우차트이다.
도 5는 코어 영역 내의 Dy의 함량에 따른 유전체 파우더의 격자 구조의 변화를 나타낸 그래프이다.
도 6은 본 발명의 일 실시 형태에 따른 적층형 커패시터의 개략적인 구조를 나타낸 사시도이다.
도 7은 도 6의 I-I'선 단면도이다.
도 8은 도 6에서 내부 전극의 적층 구조를 나타낸 분리사시도이다.
도 9는 유전체 파우더의 특성에 따른 적층형 커패시터의 열 특성을 각각 나타낸 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태를 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 형태의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
덧붙여, 명세서 전체에서 어떤 구성 요소를 포함한다 것은 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
유전체 파우더
도 1은 본 발명의 일 실시 형태에 따른 유전체 파우더를 개략적으로 나타낸 도식도이다.
도 1을 참조하면, 본 발명의 일 실시 형태에 따른 유전체 파우더(10)는, 내측의 코어 영역(1)과 코어 영역(1)을 커버하는 외측의 쉘 영역(2)을 포함하는 코어(core)-쉘(shell) 구조로 이루어진다.
코어 영역(1)은 고전도영역으로서, ABO3 페롭스카이트 구조에서 A site에 산화수가 3가이며 Ba과 이온 반경이 다른 원소를 치환시켜 Ba 대비 많은 양의 자유전자를 이용하여 형성하며, 이에 고유전율을 확보할 수 있다.
이러한 코어 영역(1)은 예컨대 금속 산화물이 도핑된 티탄산바륨(BaTiO3)을 입성장하여 포함될 수 있으며, 이에 상변이가 된 반전도성 또는 전도성 재료로 이루어질 수 있다.
코어 영역(1)은 BaTiO3에 La(란탄늄), Sr(스트론튬), Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba1 - xCax)TiO3, Ba(Ti1 - yCay)O3, (Ba1 - xCax)(Ti1 - yZry)O3 또는 Ba(Ti1-yZry)O3?등을 이용하여 형성할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
쉘 영역(2)은 절연 저항 역할을 하는 것으로서, BaTiO3와 같은 강유전체로 이루어진다.
도 2는 도 1의 유전체 파우더를 이용하여 소성을 진행하여 입성장된 후의 구조를 개략적으로 나타낸 사시도이고, 아래 수학식 1은 입계 시스템 내에서의 유전율 공식이다.
(수학식 1)
Figure pat00001

여기서, C는 용량이고, εr은 상대유전율이고, ε0는 진공상태에서의 유전율이고, εre는 상대유전율 대비 실제 유전율이고, t는 유전체층 1층의 두께를 나타낸다. 상기 수학식 1은 전체 유전율은 유전체층의 전체 두께와 결정립계(Grain Boundary)의 두께가 얇을수록 증가되고, 코어의 입경이 클수록 커진다는 것을 나타내는 것이다.
도 2 및 상기 수학식 1을 참조하면, 유전체 파우더는 블록형으로 이루어질 수 있다.
또한, 쉘 영역(2)의 두께(tb)가 두꺼워질수록 유전체 파우더(10)의 전체 유전율은 감소한다.
다만, 쉘 영역(2)의 두께(tb)가 10nm 미만이면 소성 중 코어 영역(1)의 전도 및 반전도성 원소가 확산되어 환원 작용이 발생하게 되고, 이에 유전체 파우더(10)를 후술하는 적층형 커패시터에 적용할 때 적층형 커패시터의 저항 및 신뢰성이 저하될 수 있다. 쉘 영역(2)의 두께(tb)가 40nm를 초과하면 유전율 확보 효과가 저하될 수 있다. 따라서, 본 실시 형태에서 쉘 영역(2)의 두께(tb)는 10 내지 40nm일 수 있다.
또한, 고유전율의 확보를 위해, 코어 영역(1)의 직경은 쉘 영역(2)의 두께(tb) 보다 크거나 적어도 같을 수 있다.
이때, 코어 영역(1)의 직경은 크면 클수록 유전율 확보에 유리하지만, 60nm를 초과하는 경우 입성장을 제어하기 어렵고 첨가제가 산포되는 문제가 발생할 수 있다. 이에, 코어 영역(1)의 직경은 60nm 이하일 수 있다.
따라서, 본 실시 형태의 유전체 파우더(10)는 직경(Tg)이 100nm 이하의 미립 파우더로 이루어질 수 있다.
이와 같이 구성된 유전체 파우더(10)는 코어 영역(1)에 금속 산화물을 도핑하여 미립화시 수반되는 큐빅상을 감소시켜 고유전율을 확보할 수 있고, 쉘 영역(2)에는 강유전체를 형성하여 반도성 물질에 의해 IR(저항) 및 온도 특성 등의 신뢰성 저하를 방지할 수 있다.
따라서, 유전체 파우더(10)의 자체 유전율이 향상되어 비입성장계에서 입성장 동반 없이 고유전율을 확보할 수 있다. 본 실시 형태의 유전체 파우더(10)는 종래의 코어-쉘 구조가 아닌 파우더 대비 2배 이상의 유전율을 가질 수 있다.
한편, 소성시 과도한 입성장이 발생하면 코어 영역(1) 내의 전도성 물질이 쉘 영역(2)으로 확산될 수 있다. 본 실시 형태의 유전체 파우더는 입성장이 억제되는 저온 소성 조건이나 또는 비입성장계 조성에서 높은 유전율을 유지할 수 있다.
도 3은 본 발명의 다른 실시 형태에 따른 유전체 파우더를 개략적으로 나타낸 도식도이다.
도 3을 참조하면, 본 실시 형태의 유전체 파우더는, 쉘 영역(2)의 표면에 코팅층(3)이 더 형성될 수 있다.
코팅층(3)은 쉘 영역(2)의 결정립계(Grain Boundary) 및 적층형 커패시터의 내부전극 간 계면에 이종 원소를 더 도핑하거나 또는 코팅하여 형성할 수 있다.
이때, 상기 이종 원소는 코어 영역 내 도핑된 금속 산화물의 확산 및 전도성 저하를 방지하기 위해 코어 영역에 도핑된 금속 산화물과 반응성이 없어야 한다.
예컨대 상기 이종 원소는 Sr, Sn, Dy, Mg, Mn, Na, Si 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 즉, 상기 Sr, Sn, Dy, Mg, Mn, Na, Si를 사용하는 경우, 절연저항성을 확보하고 및 코어 영역의 이온확산을 방지하는데 효과적이며, 적층형 커패시터에 적용시 적층형 커패시터의 바디에 사용된 첨가제 성분들이 코어 영역으로 확산되는 것을 방지하는데 효과적이다.
또한, 코팅층(3)의 두께는 1 내지 2nm일 수 있다. 이때, 코팅층(3)의 두께가 2 nm를 초과하면 각 분말의 코팅층들이 서로 뭉치면서 막 형태를 유지하지 못하고 아일랜드(Island) 형상이 되는 문제가 발생할 수 있고, 코팅층(3)의 두께가 1 nm 미만이면 막 형태를 안정적으로 유지하지 못하고 오히려 소성시 소결성을 저해하는 원인이 될 수 있다.
한편, 코팅층(3)은 원자 알칼리 금속을 동반한 단분자형 흡착제와 질산염 또는 염산염 형태의 첨가제를 반응시켜 형성할 수 있다.
이때, 상기 단분자형 흡착제는 예를 들어 분자형 전해질 또는 케톤계일 수 있으며, 상기 알칼리 금속은 원자번호 20 이전의 알칼리금속으로서 예컨대 Na(나트륨), K(칼륨) 또는 Li(리튬) 중 적어도 하나일 수 있다.
또한, 코팅층(3)과 쉘 영역(2)의 두께는 합하여 40nm를 초과하지 않도록 하는 것이 바람직하다.
유전체 파우더의 제조 방법
이하, 본 발명의 일 실시 형태에 따른 유전체 파우더의 제조 방법을 설명한다.
도 4을 참조하면, 먼저 Ba(OH)2를 마련하고(S10), 이 Ba(OH)2에 이종 원소 및 TiO2를 투입하고(S21, S22), 치환 및 도핑하여 60nm 이하의 코어 영역을 형성한다(S20).
상기 이종 원소는 알칼리 가용화가 가능한 금속 산화물로서, Dy, Ce, Al, La, Bi, Cu 등의 금속 이온 중 적어도 하나 이상을 포함할 수 있다. 예컨대, 도 5를 참조하면, 상기 이종 원소로 Dy를 사용한 경우, 격자 부피의 변화를 통해 Dy가 2차상으로 석출되는 것을 확인할 수 있다.
이때, 상기 이종 원소의 한계 용해도는 각각 다르며, 이러한 한계 용해도는 BET, 입성장 온도, 입성장시 Ba(OH)2의 함량 및 전기 전도도에 따라 차이가 날 수 있다.
또한, 상기 이종 원소의 함량은 TiO2 대비 0.1 내지 2.0mol%일 수 있으며, 그 함량은 코어 영역의 목표 사이즈에 따라 달라질 수 있다.
다음으로, 10nm급 시드(Seed)를 투입하고(S30), 입성장시켜 코어 영역의 둘레에 쉘 영역을 형성한다(S40). 상기 시드는 BaTiO3계일 수 있다.
이때, 코어 영역과 쉘 영역의 부피분율은 1:1~10:1의 비율로 조절할 수 있고, 쉘 영역은 10 내지 40nm의 두께로 형성될 수 있다.
이후, 필요시 쉘 영역의 표면에 코팅층을 더 형성하여(S50 유전체 파우더의 특성을 더 개선할 수 있다.
코팅층은 쉘 영역의 결정립계(Grain Boundary) 또는 적층형 커패시터의 내부 전극 간 계면에 이종 원소를 도핑하거나 또는 코팅하여 형성할 수 있다.
상기 이종 원소는 코어 영역 내 도핑된 금속 산화물과 반응성이 없는 것으로 한정할 수 있으며, 이에 코어 영역 내 도핑된 이종 원소의 확산 및 전도성 저하를 방지할 수 있다.
예컨대, 상기 이종 원소는 Sr, Sn, Dy, Mg, Mn, Na, Si 등에서 적어도 하나 이상을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
다음으로, 건조 공정(S60)을 진행하여 유전체 파우더를 완성한다.
적층형 커패시터
도 6 내지 도 8을 참조하면, 본 발명의 일 실시 형태에 따른 적층형 커패시터(100)는 바디(110)와 제1 및 제2 외부 전극(131, 132)을 포함한다.
본 실시 형태를 명확하게 설명하기 위해 바디(110)의 방향을 정의하면, 도면 상에 표시된 X, Y 및 Z는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다.
여기서, 두께 방향은 유전체층(111)이 적층된 적층 방향과 동일한 개념으로 사용될 수 있다.
또한, 바디(110)의 형상은 특별히 제한되지 않으며, 예를 들어 대체로 육면체 형상을 가질 수 있다.
본 실시 형태에서는, 설명의 편의를 위해, 바디(110)의 유전체층(111)이 적층되는 Z방향의 서로 대향되는 양면을 제1 및 제2 면(1, 2)으로, 제1 및 제2 면(1, 2)을 연결하며 서로 대향되는 X방향의 양면을 제3 및 제4 면(3, 4)으로, 이와 수직으로 교차되며 Y방향으로 서로 대향되는 양면을 제5 및 제6 면(5, 6)으로 정의하기로 한다.
바디(110)는 액티브 영역(115)과 마진부인 상하부 커버(112, 113)를 포함한다.
액티브 영역(115)은 커패시터의 용량 형성에 기여하는 부분으로서 복수의 유전체층(111)과 유전체층(111)을 사이에 두고 제1 및 제2 내부 전극(121, 122)이 Z방향으로 번갈아 배치되게 적층된 것이다.
상부 커버(112)는 도면 상으로 액티브 영역(115)에서 최상부에 배치된 제1 내부 전극(121)의 상면 위에 소정 두께로 형성된 부분이고, 하부 커버(113)는 액티브 영역(115)에서 최하부에 배치된 제2 내부 전극(122)의 하면에 소정 두께로 형성된 부분이다.
상부 커버(112) 및 하부 커버(113)는 예컨대 액티브 영역(115)에 포함되는 유전체층(111)을 액티브 영역(115)의 상하 부에 각각 적어도 하나 이상 적층하여 형성할 수 있다.
유전체층(111)은 앞서 설명한 실시 형태의 유전체 파우더를 포함하고, 소결된 상태로서 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
유전체층(111)의 유전체 파우더는 크기가 모두 상이하게 제작되므로 상하로 적층시 각각의 유전체 파우더 사이에 보이드(void)가 발생할 수 있다.
이에, 상기 보이드를 제거하고, 유전체 파우더 적층시 높이를 설계대로 맞추기 위해서 유전체층(111)에는 글라스가 더 포함될 수 있다.
제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 전극으로서, 유전체층(111)의 적층 방향을 따라 서로 대향되게 배치되며, 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
제1 및 제2 내부 전극(121, 122)은 그 일단이 바디(110)의 제3 및 제4 면(3, 4)을 통하여 각각 노출될 수 있다.
또한, 바디(110)의 제3 및 제4 면(3, 4)을 통해 노출되는 제1 및 제2 내부 전극(121, 122)의 단부는 바디(110)의 제3 및 제4 면(3, 4)에서 제1 및 제2 외부 전극(131, 132)에 각각 접속되어 전기적으로 연결될 수 있다.
제1 및 제2 외부 전극(131, 132)에 소정의 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적된다. 이때, 적층형 커패시터(100)의 정전 용량은 서로 오버랩 되는 제1 및 제2 내부 전극(121, 122)의 오버랩 면적과 비례하게 된다.
제1 및 제2 내부 전극(121, 122)은 도전성 금속으로 형성되며, 예컨대 니켈(Ni) 또는 니켈(Ni) 합금 등의 재료를 사용할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
또한, 상기 도전성 금속의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
제1 및 제2 외부 전극(131, 132)은 제1 및 제2 접속부(131a, 132a)와, 제1 및 제2 밴드부(131b, 132b)를 각각 포함한다.
제1 및 제2 접속부(131a, 132a)는 바디(110)의 제3 및 제4 면(3, 4)에 각각 배치되어 제1 및 제2 내부 전극(121, 122)의 노출되는 부분과 각각 접촉되어 전기적으로 연결되는 부분이다.
제1 및 제2 밴드부(131b, 132b)는 제1 및 제2 접속부(131a, 132a)에서 바디(110)의 제1 및 제2 면(1, 2)의 일부와 제5 및 제6 면(5, 6)의 일부까지 각각 연장되는 부분으로, 바디(110)에 대한 고착 강도를 향상시키는 역할을 할 수 있다.
이러한, 제1 및 제2 외부 전극(131, 132)은 도전성 금속을 포함하는 도전성 페이스트에 의해 형성될 수 있다.
상기 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
한편, 제1 및 제2 외부 전극(131, 132)은 필요시 그 표면에 니켈(Ni) 또는 주석(Sn) 등으로 도금층(미도시)을 더 형성할 수 있다.
위와 같이 구성된 본 실시 형태의 적층형 커패시터는 유전체층의 유전체 파우더가 고전도의 코어 영역과 반전도의 쉘 영역으로 이루어져 칩의 고유전율을 확보할 수 있다.
또한, 바디를 이루는 유전체층이 코어-쉘 구조임에 따라 첨가제 성분의 과도한 확산이 억제되고, 이를 통해 결정립계 영역 및 내부 전극과 유전체층의 계면에서 쉘 영역이 계면층을 형성함으로써, 절연저항 등의 신뢰성 특성과 내전압 특성을 향상시킬 수 있다.
또한, 본 실시 형태의 적층형 커패시터는, 바디를 이루는 유전체층의 유전체 파우더가 블록형 구조로서 상호 접촉이 점 접촉이 아닌 면 접촉으로 된 상태에서 소성이 이루어지므로, 커패시터 제조시 소성 속도를 빠르게 할 수 있다.
유전체 파우더 간의 상호 면 접촉은, 유전체층을 제조할 때 사용되는 첨가제가 그레인 내에서 전체적으로 확산되는 것을 억제하는 작용을 하므로, 코어 영역의 유전율을 상승시켜 유전체 파우더의 유전율을 더 높이고 이에 적층형 커패시터의 유전율을 더욱 상승시킬 수 있다.
한편, 종래의 유전체층은, 모재로서 구형의 BaTiO3와 첨가제로서 무정형의 금속 산화물 파우더를 혼합하고 유기 용제를 용매로 하여 균일하게 분산시킨 후 이를 시트 형태로 성형하고 건조하여 제조한다.
그러나, 상기 유전체층은 첨가제로 사용되는 금속 산화물 파우더의 높은 활성화 에너지(Activation Energy)로 인해 과도한 입성장이 발생되어 신뢰성이 저하되므로, 저속 및 고온 조건에서의 소성은 가능하지만, 급속 및 저온 조건에서의 소성이나, 박층화된 상태에서의 소성이 곤란한 문제가 있다.
상기 문제를 해소하기 위해, 첨가제로 사용되는 금속 산화물 파우더를 20nm 이하의 나노 금속 산화물로 제조하거나, 또는 첨가제를 BaTiO3의 표면에 코팅하는 기술이 개시되어 있다.
그러나, 상기 나노 금속 산화물의 경우, 미립 분산의 한계로 인해 급속 및 저온 조건에서의 소성이나 박층화된 상태에서의 소성 효과가 높지 않다.
또한, 상기 첨가제를 BaTiO3의 표면에 코팅하는 기술의 경우, 과도한 입성장의 발생은 일부 억제할 수 있지만, 입자간 점 접촉의 소결 특성을 보이는 기하학적(Geometric) 특성으로 인해 여전히 긴 소성 시간이 요구된다.
본 발명의 다른 실시 형태에 따르면, 유전체층을 이루는 유전체 파우더가 코어-쉘 구조로 이루어지고, 이 중 쉘 영역의 표면에 코팅층이 형성됨으로써, 질산염 또는 염산염 등의 첨가제가 모재와는 빠르게 반응하지만 대체로 쉘 영역에서만 부분적으로 반응하여 코어 영역까지 풀(Full) 확산되는 것은 최소화되므로, 저온 및 급속 소성이 가능해진다.
따라서, 이러한 재료로 유전체층 및 커패시터의 바디를 제조하게 되면, 적층형 커패시터의 고유전율과 고신뢰성을 더욱 향상시킬 수 있다.
도 9는 코어-쉘 구조의 유전체 파우더를 적용한 적층형 커패시터의 열 특성(TCC data)을 나타낸 것이다.
여기서, 비교 예 1은 종래의 50nm급 BT파우더를 바디의 유전체층에 적용한 적층형 커패시터의 온도별 상온 유전율을 측정한 것이고, 비교 예 2는 종래의 70nm급 BT파우더를 바디의 유전체층에 적용한 적층형 커패시터의 온도별 상온 유전율을 측정한 것이다
그리고, 실시 예 1은 180℃에서 본 발명의 실시 형태로 합성한 유전체 파우더를 바디의 유전체층에 적용한 적층형 커패시터의 온도별 상온 유전율을 측정한 것이고, 실시 예 2는 220℃에서 본 발명의 실시 형태로 합성한 유전체 파우더를 바디의 유전체층에 적용한 적층형 커패시터의 온도별 상온 유전율을 측정한 것이다.
본 실험 예에서, 이종 원소의 확산 온도는 약 200℃를 기준으로 정해지기 때문에 이를 감안하여 실시 예 1과 2의 합성 온도를 설정한 것이다.
또한, 각각의 샘플은 유전체와 내부전극을 각각 30층으로 적층하여 1608 사이즈(size)의 적층형 커패시터를 제작하여 평가를 진행하였고, 소성은 1120℃ 급속승온에 수소가스는 1%의 약환원 분위기에서 진행하였다.
해당 평가결과 본 발명의 실시 형태의 유전체 파우더를 사용한 실시 예 2가 비교 예 1에 비해 유전 상수의 최대 값이 약 25% 가량 상승하였고, 파우더의 합성 온도가 200℃ 이상인 실시 예 1의 경우 실시 예 2에 비해 유전 상수의 최대 값이 약 5% 이상 더 상승하는 것을 확인할 수 있다.
한편, 유전체 파우더에서, 코어 영역에 이종 원소를 도핑하더라도 쉘 영역을 형성하지 않으면 유전율이 코어-쉘 구조를 가지는 유전체 파우더에 비해 저하된다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
1: 코어 영역
2: 쉘 영역
3: 코팅층
10, 10’: 유전체 파우더
100: 적층형 커패시터
110: 바디
111: 유전체층
112, 113: 상부 및 하부 커버
115: 액티브 영역
121, 122: 제1 및 제2 내부 전극
131, 132: 제1 및 제2 외부 전극

Claims (10)

  1. 내측의 코어 영역과 상기 코어 영역을 커버하는 쉘 영역을 포함하는 코어(core)-쉘(shell) 구조로 이루어지고,
    상기 코어 영역은 금속 산화물이 도핑된 티탄산바륨(BaTiO3)을 입성장하여 형성되고,
    상기 쉘 영역은 강유전체로 이루어지는 유전체 파우더.
  2. 제1항에 있어서,
    이종 원소로 이루어지고, 상기 쉘 영역의 표면을 커버하는 코팅층을 더 포함하며,
    상기 이종 원소가 Sr, Sn, Dy, Mg, Mn, Na 및 Si 중 적어도 하나 이상을 포함하는 유전체 파우더.
  3. 제1항에 있어서,
    상기 코어 영역의 직경이 상기 쉘 영역의 두께 보다 큰 유전체 파우더.
  4. 제1항에 있어서,
    상기 코어 영역의 직경이 60nm 이하이고, 상기 쉘 영역의 두께가 10 내지 40nm인 유전체 파우더.
  5. 제1항에 있어서,
    상기 코어 영역과 상기 쉘 영역을 합한 직경이 100nm 이하인 유전체 파우더.
  6. 복수의 유전체층과 상기 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극을 포함하는 포함하는 바디; 및
    상기 바디에 상기 제1 및 제2 내부 전극의 노출되는 부분과 각각 전기적으로 연결되도록 배치되는 제1 및 제2 외부 전극; 을 포함하며,
    상기 유전체층은, 내측의 코어 영역과 상기 코어 영역을 커버하는 쉘 영역을 포함하는 코어(core)-쉘(shell) 구조로 이루어지고, 상기 코어 영역은 금속 산화물이 도핑된 티탄산바륨(BaTiO3)을 입성장하여 포함하고, 상기 쉘 영역은 강유전체로 이루어지는 적층형 커패시터.
  7. 제6항에 있어서,
    상기 유전체층은, 이종 원소로 이루어지고, 상기 쉘 영역의 표면을 커버하는 코팅층을 더 포함하며, 상기 이종 원소가 Sr, Sn, Dy, Mg, Mn, Na 및 Si 중 적어도 하나 이상을 포함하는 적층형 커패시터.
  8. 제6항에 있어서,
    상기 유전체층은, 상기 코어 영역의 직경이 상기 쉘 영역의 두께 보다 큰 적층형 커패시터.
  9. 제6항에 있어서,
    상기 유전체층은, 상기 코어 영역의 직경이 60nm 이하이고, 상기 쉘 영역의 두께가 10 내지 40nm인 적층형 커패시터.
  10. 제6항에 있어서,
    상기 유전체층은, 상기 코어 영역과 상기 쉘 영역을 합한 직경이 100nm 이하인 적층형 커패시터.
KR1020160180989A 2016-12-28 2016-12-28 유전체 파우더 및 이를 이용한 적층형 커패시터 KR101933417B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160180989A KR101933417B1 (ko) 2016-12-28 2016-12-28 유전체 파우더 및 이를 이용한 적층형 커패시터
US15/654,249 US10593482B2 (en) 2016-12-28 2017-07-19 Dielectric powder and multilayer capacitor using the same
US16/782,586 US10903013B2 (en) 2016-12-28 2020-02-05 Dielectric powder and multilayer capacitor using the same
US17/133,828 US11574775B2 (en) 2016-12-28 2020-12-24 Dielectric powder and multilayer capacitor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160180989A KR101933417B1 (ko) 2016-12-28 2016-12-28 유전체 파우더 및 이를 이용한 적층형 커패시터

Publications (2)

Publication Number Publication Date
KR20180076628A true KR20180076628A (ko) 2018-07-06
KR101933417B1 KR101933417B1 (ko) 2018-12-28

Family

ID=62630018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160180989A KR101933417B1 (ko) 2016-12-28 2016-12-28 유전체 파우더 및 이를 이용한 적층형 커패시터

Country Status (2)

Country Link
US (3) US10593482B2 (ko)
KR (1) KR101933417B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220086452A (ko) * 2020-12-16 2022-06-23 삼성전기주식회사 적층형 커패시터
US11791098B2 (en) 2020-12-16 2023-10-17 Samsung Electro-Mechanics Co., Ltd. Dielectric and multilayer capacitor including the same
US11791097B2 (en) 2020-12-18 2023-10-17 Samsung Electro-Mechanics Co., Ltd. Ceramic electronic component

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102194706B1 (ko) * 2019-02-15 2020-12-23 삼성전기주식회사 적층형 커패시터
KR102603410B1 (ko) * 2019-06-28 2023-11-17 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 적층형 전자부품의 제조 방법
US11424075B2 (en) 2019-06-28 2022-08-23 Murata Manufacturing Co., Ltd. Multilayer electronic component and method for manufacturing multilayer electronic component
KR102523255B1 (ko) * 2019-06-28 2023-04-19 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품
US11805645B2 (en) * 2019-08-16 2023-10-31 Micron Technology, Inc. Integrated assemblies having rugged material fill, and methods of forming integrated assemblies
KR20210078011A (ko) * 2019-12-18 2021-06-28 삼성전기주식회사 유전체 자기 조성물의 제조 방법 및 이로부터 제조된 유전체 자기 조성물
KR20220060347A (ko) * 2020-11-04 2022-05-11 삼성전기주식회사 적층형 커패시터
KR20220167599A (ko) * 2021-06-14 2022-12-21 삼성전기주식회사 세라믹 전자 부품

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001240466A (ja) * 2000-02-28 2001-09-04 Taiyo Yuden Co Ltd 誘電体磁器と積層セラミック電子部品
KR20060102502A (ko) * 2005-03-22 2006-09-27 티디케이가부시기가이샤 분말의 제조방법, 그 분말 및 그 분말을 사용한 적층세라믹 콘덴서
WO2011162371A1 (ja) * 2010-06-25 2011-12-29 京セラ株式会社 コンデンサ
KR20130055940A (ko) * 2011-11-21 2013-05-29 삼성전기주식회사 페롭스카이트 분말, 이의 제조방법 및 이를 이용한 적층 세라믹 전자부품
JP2013163614A (ja) * 2012-02-10 2013-08-22 Tdk Corp 誘電体粉末及びこれを用いた積層セラミックコンデンサ並びに電子部品
KR20160034763A (ko) * 2014-09-22 2016-03-30 삼성전기주식회사 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2193713B (en) * 1986-07-14 1990-12-05 Cabot Corp Method of producing perovskite-type compounds.
TW434600B (en) * 1998-02-17 2001-05-16 Murata Manufacturing Co Dielectric ceramic composition, laminated ceramic capacitor, and method for producing the laminate ceramic capacitor
JP3361091B2 (ja) * 2000-06-20 2003-01-07 ティーディーケイ株式会社 誘電体磁器および電子部品
MY124934A (en) * 2000-06-30 2006-07-31 Taiyo Yuden Kk Dielectric ceramic composition and ceramic capacitor
US6727200B2 (en) * 2000-08-31 2004-04-27 Mra Laboratories, Inc. High dielectric constant very low fired X7R ceramic capacitor, and powder for making
CN101346784B (zh) * 2005-12-26 2011-08-03 京瓷株式会社 层叠陶瓷电容器
JP5446052B2 (ja) * 2008-02-28 2014-03-19 株式会社村田製作所 酸化亜鉛超微粒子分散溶液、及び該酸化亜鉛超微粒子分散溶液の製造方法、並びに酸化亜鉛薄膜
JPWO2011125543A1 (ja) * 2010-04-02 2013-07-08 株式会社村田製作所 誘電体セラミックおよびそれを用いた積層セラミックコンデンサ
KR101509878B1 (ko) 2013-01-31 2015-04-07 건국대학교 산학협력단 기상 공정에 의해 합성된 적층 세라믹 커패시터용 금속-세라믹 코어-쉘 구조의 복합체 분말 및 이의 제조방법
CN105453201B (zh) * 2013-07-30 2018-10-02 京瓷株式会社 电介质膜、膜电容器以及电子设备
JP6654562B2 (ja) 2013-10-04 2020-02-26 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニーＥ．Ｉ．Ｄｕ Ｐｏｎｔ Ｄｅ Ｎｅｍｏｕｒｓ Ａｎｄ Ｃｏｍｐａｎｙ 熱伝導性電気絶縁粒子および組成物
TWI537235B (zh) * 2014-08-06 2016-06-11 國巨股份有限公司 含鈦化合物核殼粉末及其製作方法，及含鈦化合物的燒結體

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001240466A (ja) * 2000-02-28 2001-09-04 Taiyo Yuden Co Ltd 誘電体磁器と積層セラミック電子部品
KR20060102502A (ko) * 2005-03-22 2006-09-27 티디케이가부시기가이샤 분말의 제조방법, 그 분말 및 그 분말을 사용한 적층세라믹 콘덴서
WO2011162371A1 (ja) * 2010-06-25 2011-12-29 京セラ株式会社 コンデンサ
KR20130055940A (ko) * 2011-11-21 2013-05-29 삼성전기주식회사 페롭스카이트 분말, 이의 제조방법 및 이를 이용한 적층 세라믹 전자부품
JP2013163614A (ja) * 2012-02-10 2013-08-22 Tdk Corp 誘電体粉末及びこれを用いた積層セラミックコンデンサ並びに電子部品
KR20160034763A (ko) * 2014-09-22 2016-03-30 삼성전기주식회사 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220086452A (ko) * 2020-12-16 2022-06-23 삼성전기주식회사 적층형 커패시터
US11791098B2 (en) 2020-12-16 2023-10-17 Samsung Electro-Mechanics Co., Ltd. Dielectric and multilayer capacitor including the same
US11791097B2 (en) 2020-12-18 2023-10-17 Samsung Electro-Mechanics Co., Ltd. Ceramic electronic component

Also Published As

Publication number Publication date
US20180182557A1 (en) 2018-06-28
US10593482B2 (en) 2020-03-17
US10903013B2 (en) 2021-01-26
US20210151257A1 (en) 2021-05-20
KR101933417B1 (ko) 2018-12-28
US20200176191A1 (en) 2020-06-04
US11574775B2 (en) 2023-02-07

Similar Documents

Publication Publication Date Title
KR101933417B1 (ko) 유전체 파우더 및 이를 이용한 적층형 커패시터
USRE49923E1 (en) Dielectric composition and multilayer ceramic capacitor containing the same
US20130258546A1 (en) Multilayer ceramic electronic component and fabrication method thereof
US11062849B2 (en) Method of manufacturing multilayer ceramic electronic component and multilayer ceramic electronic component
US10580576B2 (en) Dielectric powder and multilayer ceramic electronic component using the same
US10748709B2 (en) Multilayer ceramic capacitor with dielectric layers including dielectric grains having a core-shell structure
JP6852845B2 (ja) 誘電体磁器組成物及びこれを含む積層セラミックキャパシタ
CN110828170B (zh) 多层陶瓷电容器
US10872725B2 (en) Ceramic dielectric, method of manufacturing the same, ceramic electronic component, and electronic device
US20200411240A1 (en) Dielectric composition and multilayered electronic component comprising the same
US11817264B2 (en) Multi-layered ceramic electronic component
US20230207191A1 (en) Mutilayer electronic component
US11955286B2 (en) Multilayered electronic component and method of manufacturing the same
US11776750B2 (en) Ceramic electronic component
US20240170213A1 (en) Multilayer electronic component
US20230207212A1 (en) Multilayer ceramic capacitor
JP6863556B2 (ja) 積層型キャパシター及びその製造方法
JP2023166329A (ja) 積層型電子部品
JP2023071576A (ja) キャパシタ部品
CN118073092A (en) Multilayer electronic component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right